DE69034110T2 - Halbleiteranordnung des Harzverkapselungstyps, in dem ein sehr kleiner Halbleiterchip mit Harz versiegelt ist - Google Patents

Halbleiteranordnung des Harzverkapselungstyps, in dem ein sehr kleiner Halbleiterchip mit Harz versiegelt ist Download PDF

Info

Publication number
DE69034110T2
DE69034110T2 DE69034110T DE69034110T DE69034110T2 DE 69034110 T2 DE69034110 T2 DE 69034110T2 DE 69034110 T DE69034110 T DE 69034110T DE 69034110 T DE69034110 T DE 69034110T DE 69034110 T2 DE69034110 T2 DE 69034110T2
Authority
DE
Germany
Prior art keywords
printed circuit
circuit board
semiconductor chip
wiring pattern
socket pins
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE69034110T
Other languages
English (en)
Other versions
DE69034110D1 (de
Inventor
Hiromichi Minato-ku Sawaya
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Publication of DE69034110D1 publication Critical patent/DE69034110D1/de
Application granted granted Critical
Publication of DE69034110T2 publication Critical patent/DE69034110T2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/49524—Additional leads the additional leads being a tape carrier or flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/49531—Additional leads the additional leads being a wiring board
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5385—Assembly of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Description

  • Die vorliegende Erfindung bezieht sich auf eine Halbleitervorrichtung vom Vergussmaterialtyp zum Versiegeln eines sehr kleinen Halbleiterchips in einem Gehäuse.
  • In Übereinstimmung mit der Miniaturisierung der Elemente ist die Größe von Halbleiterchips reduziert worden. Im allgemeinen sinkt mit abnehmender Größe eines Halbleiterchips sein mechanischer Stress, so dass der Halbleiterchip schwieriger zu beschädigen ist. Der kleine Halbleiterchip ist bei Änderungen der Temperatur zuverlässiger als ein großer und er kann zu niedrigen Kosten hergestellt werden. Durch Verwenden kleiner Halbleiterchips kann eine Halbleitervorrichtung erreicht werden, deren Betriebsgeschwindigkeit hoch ist, deren Leistungsaufnahme klein ist, und deren elektrische Charakteristika gut sind.
  • 1 ist eine Querschnittsansicht, die eine Halbleitervorrichtung zeigt, in der ein sehr kleiner Halbleiterchip, der die oben beschriebenen Merkmale aufweist, mit einem Polymer versiegelt ist. Halbleiterchip 12 wird auf Bett 11 eines Systemträgers aufgeklebt, Sockelstift 13 des Systemträgers wird mit Elektrodenanschlussstelle 14 auf Chip 12 durch Bonddraht 15 verbunden, und sie werden mit Gießharz 16 vergossen. Da der zu verarbeitende Systemträger größenbegrenzt ist, kann Sockelstift 13 nicht hinreichend nahe am Halbleiterchip 12 angeordnet werden, so dass der Bonddraht 15 unvermeidlich verlängert wird.
  • Obwohl Bonddraht 15 in einer korrekten Position ist, bevor der Halbleiterchip mit Polymer vergossen wird, wird er durch den während des Harzvergießens ausgeübten Druck deformiert, wie durch die gestrichelte Linie A in 4 dargestellt wird, und wird in Kontakt mit einem anderen Bonddraht gebracht. Es ist sehr wahrscheinlich, dass der Bonddraht 15 defekt wird.
  • Als eines der Verfahren zur Lösung des obigen Problems ist es bekannt, Chip 14 und Stift 13 durch TAB-(Tape Automated Bonding, bandautomatisiertes Bonden)-Band 21 unter Verwendung einer TAB-Technik zu verbinden, wie in 2 gezeigt. Die TAB-Technik ist wie folgt. TAB-Band 21 wird durch Ankleben von Elektrodenkontaktfläche 14 und eines aus Kupfer oder ähnlichem gemachten und dem Sockelstift 13 entsprechenden Dünnfilmdrahts auf einem Polymerfilm hergestellt, und das TAB-Band gestattet es, Elektrodenkontaktfläche 14 und Sockelstift 13 zugleich zu Bonden.
  • TAB-Band 21 ist gegenüber dem Druck , der ausgeübt wird, wenn der Stift mit Polymer vergossen wird, widerstandsfähig und wird daher nicht deformiert. Da Elektrodenkontaktfläche 14 und Sockelstift 13 zugleich gebondet werden können, ist die Produktivität bezüglich der Halbleitervorrichtungen hoch. Jedoch muss gemäß der TAB-Technik ein Bondhügel (vorstehende Elektrode) 22 auf der Elektrodenkontaktfläche 14 gebildet werden, so dass die Elektrodenkontaktfläche nicht die Kante des Chips kontaktiert oder der Chip nicht durch den Bonding-Vorgang beschädigt wird, und eine spezielle Vorrichtung zum Bilden des Bondhügels wird benötigt. Aus diesem Grund erhöht eine Ausrüstungsinvestition in den Herstellungsprozess die Herstellkosten, und es ist ökonomisch schwierig, die TAB- Technik auf eine Halbleitervorrichtung gemäß der vorliegenden Erfindung anzuwenden, deren Preis niedrig ist.
  • Es ist dem gemäß eine erste Aufgabe der vorliegenden Erfindung, eine Halbleitervorrichtung vom Harzvergusstyp bereitzustellen, welche Defekte, die durch Deformation eines Drahts verursacht werden, wenn der Halbleiterchip mit Polymer vergossen wird, verhindert und die daher zu relativ niedrigen Kosten produziert werden kann. Es ist eine zweite Aufgabe der vorliegenden Erfindung, eine Halbleitervorrichtung vom Harzvergusstyp bereitzustellen, die eine Kostensteigerung der Ausrüstungsinvestition am Herstellprozess vermeidet und deren Herstellkosten relativ niedrig, deren Zuverlässigkeit hoch und deren Produktivität hoch ist.
  • Verschiedene IC-Gehäuse sind bekannt, die eine Anordnung umfassen, die eingekapselt ist, um ein IC-Gehäuse zu bilden.
  • WO 88/05962 offenbart eine Halbleitervorrichtung, die einen mittels einer Die-Anlagerungsfläche an einem Element gesicherten Chip umfasst. Banddrähte verbinden die Chipelektroden zu einer Anordnung von inneren Stiftfingern auf dem Element, an dem der Chip befestigt ist.
  • In EP-A-0 247 644 sind die Elektroden eines Chips auf einer Montageoberfläche mit den Leitern eines umgebenden Systemträgers über leitende Pfade auf einem isolierenden Brückenelement verbunden, das in die Lücke zwischen der Peripherie des Chips und den Innenseitenkanten des Systemträgers inseriert ist, innere und äußere Banddrähte zwischenverbinden die Chipelektroden und die inneren Enden der leitenden Pfade, bzw. die äußeren Enden der leitenden Pfade und die Leiter des Systemträgers.
  • Gemäß EP-A-0 350 833 werden die auf einem Basiselement befestigten Elektroden der Chips, wie auch externe Stifte, jeweils mit Bondflächen auf dem Basiselement verbunden.
  • Unter Bezugnahme auf Patent Abstracts of Japan 10 (158), (E-409) [2214] und JP-A-61 014 731 wird eine Anordnung offenbart, die eine Schaltkreisplatine mit Schaltkreiselementmustern und verschiedenen Schaltkreisvorrichtungen darauf umfasst, die zwischen einem Halbleiterpellet auf der Platine und leitenden Stiften eines umgebenden Systemträgers, der auch auf der Platine montiert ist, zwischenverbunden sind. Leitende Zwischenverbindungen zwischen dem Pellet und den Leitstiften werden durch elektrische Verbindungsdrähte hergestellt.
  • Schließlich offenbart EP-A-0 247 775 einen Systemträger, der ein Zentralpaddel mit einem Halbleiterchip darauf und eine umgebende Anordnung von äußeren, leitenden Fingern umfasst. Ein isolierendes Band, das innere leitende Finger aufnimmt, wird auf der oberen Oberfläche des Paddels rund um die äußere Randkante angebracht und kann diese überlappen. Jeder der inneren leitenden Finger auf dem Band wird an einen jeweiligen äußeren leitenden Finger angebracht und ferner durch einen Bonddraht mit einer entsprechenden Kontaktfläche auf der Peripherie des Chips verbunden.
  • Die vorliegende Erfindung wird durch die Ansprüche 1 bzw. 4 definiert.
  • Mit der Struktur der Halbleitervorrichtung kann ein Intervall zwischen dem Bett und jedem der Sockelstifte mit der gedruckten Schaltkreisplatine ergänzt werden, welche so fixiert ist, dass sie über das Bett überhängt und an der das Verdrahtungsmuster gebildet wird. Der Abstand zwischen den Elektrodenflächen und dem gedruckten Schaltkreisbord wird dadurch verkürzt. Da der Halbleiterchip und die Kontaktstifte über das Substrat verbunden sind, wird die Zuverlässigkeit der Halbleitervorrichtung hoch, ohne dass die TAB-Technik übernommen werden muss, in der Bondhügel auf dem Chip gebildet werden müssen, wenn der Chip und die Kontaktstifte direkt miteinander verbunden werden.
  • Diese Erfindung kann vollständiger aus der nachfolgenden detaillierten Beschreibung verstanden werden, die beispielhaft gegeben ist, wenn in Verbindung mit den beigefügten Zeichnungen betrachtet, in denen:
  • 1 eine Querschnittsansicht einer vorbekannten Halbleitervorrichtung vom Polymervergusstyp ist, in der ein sehr kleiner Halbleiterchip mit Polymer vergossen ist;
  • 2 eine Querschnittsansicht der in 1 gezeigten Halbleitervorrichtung ist, in welcher der Halbleiterchip mit Kontaktstiften des Systemträgers unter Verwendung der TAB-Technik verbunden ist;
  • 3 eine Querschnittsansicht einer Halbleitervorrichtung vom Polymervergusstyp gemäß einer Ausführungsform der vorliegenden Erfindung ist, in der ein sehr kleiner Halbleiterchip mit Polymer vergossen ist;
  • 4 bis 6 Querschnittsansichten einer Halbleitervorrichtung eines modifizierten Polymervergusstyps sind, die nicht Ausführungsformen der vorliegenden Erfindung sind, jedoch als Vergleichsbeispiele mit aufgenommen sind;
  • 7 eine perspektivische Ansicht eines MCPs (multi chip package, Multichipgehäuse) ist, bei welchem die in 3 gezeigte Struktur des Halbleiterchips angewendet ist, gemäß einer zweiten Ausführungsform der vorliegenden Erfindung; und
  • 8 eine Querschnittsansicht des in 7 gezeigten MCPs ist, das mit Polymer vergossen ist.
  • Die Ausführungsform der vorliegenden Erfindung und die Vergleichsbeispiele werden nunmehr unter Bezugnahme auf die beigefügten Zeichnungen beschrieben werden.
  • 3 ist eine Querschnittsansicht der Konfiguration einer Halbleitervorrichtung vom Polymervergusstyp gemäß einer bevorzugten Ausführungsform der vorliegenden Erfindung. Halbleiterchip 32 ist auf Bett 31 eines Systemträgers durch Lötmetall oder leitendes Epoxypolymer die-gebondet. Ein Isolationsverdrahtungssubstrat 33 wird an einem Endbereich der Oberfläche von Bett 31 so befestigt, dass es über Bett 31 überhängt. Eine Mehrzahl von nicht dargestellten, erwünschten Verdrahtungsmustern wird auf der gedruckten Schaltkreisplatine 33 gebildet und die gedruckte Schaltkreisplatine 33 wird verwendet, um Sockelstift 34 des Systemträgers und Halbleiterchip 32 zu verbinden, die im Hinblick auf die Prozessabmessungen nicht mehr nahe zueinander gebracht werden können. Jede aus einer Mehrzahl von I/O-Elektrodenflächen 35, die auf Chip 32 gebildet sind, wird mit einem der verbindenden Enden 36 von Substrat 33 mittels Bonddrahts 37 verbunden und Sockelstift 34 wird mit dem anderen verbindenden Endbereich 38 des Substrats mittels TAB-Band 39 verbunden. Halbleiterchip 32 inklusive der gedruckten Schaltkreisplatine 33 wird dann mit Vergusspolymer 40 bedeckt, und ein Teil des Sockelstifts 34 wird als ein äußerer Stift außen exponiert.
  • Gemäß dieser Ausführungsform verursacht eine in einem durch Vergießen eines sehr kleinen Halbleiterchip 32 in einem Gehäuse mit Polymer hergestellte Halbleitervorrichtung die Deformation des Bonddrahts 37 aufgrund von bei der Durchführung der Vergießoperation ausgeübtem Druck weder irgendwelche Kurzschlüsse noch wirkt sie sich auf die Zuverlässigkeit der Halbleitervorrichtung aus, da der Bonddraht kurz ist. Selbst wenn ein solcher Bonddraht verwendet wird, kann die Ausbeute verbessert werden. Da Halbleiterchip 32 und gedruckte Schaltkreisplatine 33 durch Bonddraht 37 verbunden sind, müssen keine speziellen Vorrichtungen zum Bilden von Bondhügeln (vorstehenden Elektroden) auf der I/O-Elektrodenfläche 35 des Chips 32 verwendet werden. Somit wird nur eine OLB-(outer lead bonding, äußere Leitbonden)-Vorrichtung als neue Ausrüstung zum Verbinden von gedruckter Schaltkreisplatine 33 und Sockelstift 34 durch TAB-Band 39 benötigt. Die Investition in Ausrüstung im Fertigungsverfahren kann daher reduziert werden.
  • Bei der Halbleitervorrichtung, deren Preis niedrig ist und bei der Bondhügel auf Elektrodenfläche 35 gebildet werden, und bei der es ökonomisch schwierig ist, Elektrode 35 und Sockelstift 34 durch das TAB-Band zu verbinden, falls die gedruckte Schaltkreisplatine gebildet ist, kann die Halbleitervorrichtung mit hoher Zuverlässigkeit und zu niedrigen Kosten hergestellt werden.
  • Weiterhin kann, da die TAB-Technik zum Verbinden der gedruckten Schaltkreisplatine und des Stiftkontakts 34 verwendet wird, die Produktivität bezüglich der Halbleitervorrichtungen verbessert werden. Bondhügel müssen nicht gebildet werden und daher werden die Herstellkosten der Halbleitervorrichtung nicht erhöht.
  • Die Verfahren zum elektrischen Verbinden von Chip 32 und gedruckter Schaltkreisplatine 33 und dem elektrischen Verbinden von gedruckter Schaltkreisplatine 33 und Sockelstift 34 sind nicht auf die Ausführungsform der 3 beschränkt. Zum Beispiel können unter Bezugnahme auf das in 4 gezeigte Vergleichsbeispiel gedruckte Schaltkreisplatine 33 und Sockelstift 34 miteinander durch Bonddraht 41 verbunden werden. Wie in 5 dargestellt, kann die elektrische Verbindung von gedruckter Schaltkreisplatine 33 und Sockelstift 34 durch Bilden von Kontaktbereichen 51 auf der unteren Oberfläche der gedruckten Schaltkreisplatine 33 unter Verwendung einer drahtlosen Bondtechnik durchgeführt werden. Es ist daher notwendig, nur eine Bondoperation durchzuführen, die für einen Haltleiterchip am geeignetsten ist. Falls Bett 31 klein ist und keinen Platz zum Fixieren von gedruckter Schaltkreisplatine 33 hat, kann die Platine 33 nicht auf die Oberfläche, sondern auf die untere Oberfläche von Bett 31 fixiert werden, wie in 6 gezeigt.
  • 7 illustriert ein MCP (multi chip package), auf das der in 3 gezeigte Halbleiterchip angewendet wird. Wie in 7 dargestellt, sind Halbleiterchips 55 bis 61 geeignet angeordnet und auf die Betten 51–54 der Systemträger, die durch hängende Pins 50 fixiert sind, die-gebondet. Gedruckte Schaltkreisplatinen 62–65 sind auf den Betten 51–54 so ausgebildet, dass sie die Halbleiterchips umgeben. Ein erwünschtes Verdrahtungsmuster wird auf jeder der gedruckten Schaltkreisplatinen 62–65 ausgebildet und zum elektrischen Verbinden von Kontaktstift 66 und jedem der Chips 55–61 verwendet, die im Hinblick auf die Prozessdimensionen nicht mehr nahe zueinander gebracht werden können, und zum Verbinden der Chips 55–61 untereinander. Eine Mehrzahl von auf der Oberfläche jedes der Chips 55–61 ausgebildeten I/O-Elektrodenflächen 67 wird durch Bonddrähte 69 mit verschaltenden Endbereichen 68 des Verdrahtungsmusters verschaltet, die in der Nähe der Halbleiterchips sind. Die verschaltenden Endbereiche des Verdrahtungsmusters, die nahe der Peripherie einer der gedruckten Schaltkreisplatinen 62–65 liegen, werden mit den Verdrahtungsmustern anderer gedruckter Schaltkreisbords verbunden und elektrisch mit Sockelstiften 66 verbunden. Die erstere Verbindung wird durch Bonddrähte 70 durchgeführt und die letztere Verbindung wird durch TAB-Bänder 71 unter Verwendung der TAB-Technik durchgeführt. TAB-Band 71 wird durch Ausbilden einer mit Kupfer auf einem Polyamidfilm 72 plattierten Kontaktleitung 73 hergestellt, um Sockelstift 66 zu entsprechen. Die verschaltenden Endbereiche jeder der gedruckten Schaltkreisplatinen 62–65 werden mit ihren entsprechenden Sockelstiften 66 auf einmal verbunden.
  • 8 ist eine Querschnittsansicht des in 7 gezeigten MCPs, der mit Polymer vergossen ist. In 8 werden dieselben Elemente, wie in 7 gezeigt, mit den selben Bezugszeichen bezeichnet. Die gedruckten Schaltkreisplatinen sind miteinander durch Bonddrähte verbunden und die Halbleiterchips sind mit gedruckten Schaltkreisplatinen durch Bonddrähte verbunden. Die gedruckten Schaltkreisplatinen sind mit ihren entsprechenden Sockelstiften 66 durch TAB-Bänder 71 verbunden. So wird der MCP mit Vergusspolymer 81 vergossen. Wie bei der in 3 gezeigten Struktur müssen keine Bondhügel gebildet werden, so dass die Herstellkosten nicht erhöht sind, und ein MCP einer Multipinstruktur mit einer großen Zahl von Sockelstiften 66 ist bezüglich seiner Zuverlässigkeit und Produktivität verbessert.
  • Wie oben beschrieben, kann gemäß den offenbarten Ausführungsformen der vorliegenden Erfindung eine Halbleitervorrichtung vom Polymervergusstyp bereitgestellt werden, deren Preis niedrig und deren Zuverlässigkeit hoch ist, und ein MCP kann bezüglich der Zuverlässigkeit und der Produktivität verbessert werden.
  • Bezugszeichen in den Ansprüchen dienen dem besseren Verständnis und sollen den Schutzumfang nicht beschränken.

Claims (4)

  1. Eine Halbleitervorrichtung vom Vergussmaterialtyp zum Versiegeln eines sehr kleinen Halbleiterchips (32) in einem Gehäuse mit einer auf einer Oberfläche des Halbleiterchips (32) angeordneten Mehrzahl von Elektroden (35), umfassend: ein Bett (31) mit einer Oberfläche, auf der der Halbleiterchip (32) angebracht ist, wobei die Oberfläche einen peripheren Oberflächenbereich aufweist, der sich jenseits der Peripherie des Halbleiterchips (32) erstreckt; eine das Bett (31) umgebende Mehrzahl von Sockelstiften (34); eine gedruckte Schaltkreisplatine (33) mit einem Verdrahtungsmuster darauf mit ersten und zweiten Enden (36, 38), die zwischen dem Halbleiterchip (32) und den Sockelstiften (34) bereitgestellt sind; erste Verbindungsmittel (37), welche die Elektroden (35) auf dem Halbleiterchip (32) mit dem ersten Ende (36) des Verdrahtungsmusters auf der Oberfläche der gedruckten Schaltkreisplatine (33) verbinden; zweite Verbindungsmittel (39), welche die Sockelstifte (34) mit dem zweiten Ende (38) des Verdrahtungsmusters auf der Oberfläche der gedruckten Schaltkreisplatine (33) verbinden; und vergossenes Material (40), welches die Halbleitervorrichtung bedeckt, wobei Teile der Sockelstifte (34) unbedeckt bleiben; wobei das vergossene Material (40) vergossenes Polymer ist; die gedruckte Schaltkreisplatine (33) einen unterseitigen Oberflächenbereich an einer inneren Seite der gedruckten Schaltkreisplatine (33) aufweist und der unterseitige Oberflächenbereich Teil der gegenüberliegenden Oberfläche der gedruckten Schaltkreisplatine (33) zu derjenigen mit dem darauf angeordneten Verdrahtungsmuster ist und mit dem peripheren Oberflächenbereich peripheren Oberflächenbereich des Betts (31), das den Halbleiterchip (32) umgibt, überlappt und daran befestigt ist, ohne Kontakt zwischen der gedruckten Schaltkreisplatine (33) und dem Chip (32); und die ersten Verbindungsmittel Bonddrähte (37) und die zweiten Verbindungsmittel TAB-Band (39) sind.
  2. Eine Halbleitervorrichtung vom Vergussmaterialversiegelungstyp gemäß Anspruch 1, wobei ein Bondhügel am zweiten Ende (38) des Verdrahtungsmusters bereitgestellt ist; und das TAB-Band (39) den auf dem Verdrahtungsmuster bereitgestellten Bondhügel für die Verbindungen zwischen dem zweiten Ende des Verdrahtungsmusters der gedruckten Schaltkreisplatine (33) und den Sockelstiften (34) verwendet.
  3. Eine Halbleitervorrichtung vom Vergussmaterialversiegelungstyp gemäß Anspruch 1, wobei das TAB-Band (39) keinen auf der gedruckten Schaltkreisplatine (33) bereitgestellten Bondhügel und die Sockelstifte (34) für die Verbindungen zwischen dem zweiten Ende des Verdrahtungsmusters der gedruckten Schaltkreisplatine (33) und den Sockelstiften (34) verwendet.
  4. Eine Halbleitervorrichtung vom Vergussmaterialtyp zum Versiegeln einer Mehrzahl sehr kleiner Halbleiterchips (56– 61) in einem Gehäuse mit einer auf einer Oberfläche des Halbleiterchips (55–61) angeordneten Mehrzahl von Elektroden (67), umfassend: eine Mehrzahl von Betten (51–54) mit einer Oberfläche, auf der zumindest einer der Halbleiterchips (55–61) angebracht ist, wobei die Oberfläche einen peripheren Oberflächenbereich aufweist, der sich jenseits der Peripherie des Halbleiterchips (55–61) erstreckt; eine die Mehrzahl der Betten (51–54) umgebende Mehrzahl von Sockelstiften (66); eine Mehrzahl von gedruckten Schaltkreisplatinen (62–65), jede mit einem Verdrahtungsmuster darauf mit ersten und zweiten Enden, die zwischen dem Halbleiterchip (55–61) und den Sockelstiften (66) bereitgestellt sind; Bonddrähte (69), welche die Elektroden (67) auf jedem der Halbleiterchips (55–61) mit dem ersten Ende (68) des Verdrahtungsmusters auf der Oberfläche der jeweiligen gedruckten Schaltkreisplatine (33) verbinden; TAB-Band (71), welches die Sockelstifte (66) mit zweiten Enden des Verdrahtungsmusters auf der Oberfläche der gedruckten Schaltkreisplatinen (62–65) verbinden; und vergossenes Material (81), welches die Halbleitervorrichtung bedeckt, wobei Teile der Sockelstifte (66) unbedeckt bleiben; wobei das vergossene Material (81) vergossenes Polymer ist; jede der gedruckten Schaltkreisplatinen (62–65) einen unterseitigen Oberflächenbereich aufweist und an dem peripheren Oberflächenbereich des Betts (51–54), das die Halbleiterchip (55–61) umgibt, befestigt ist, ohne Kontakt zwischen der gedruckten Schaltkreisplatine (62–65) und dem Chip (55–61); zumindest eine Öffnung in jeder der gedruckten Schaltkreisplatinen (62–65) zum Einschliessen eines jeweiligen Halbleiterchips (55–61) in der oder jeder Öffnung gebildet ist; Verbindungsendbereichs der benachbarten gedruckten Schaltkreisplatinen mit Bonddrähten (70) verbunden sind; und verschaltende, den Sockelstiften (66) zugewandte Endbereiche und die Sockelstifte mittels dem TAB-Band (71) verbunden sind.
DE69034110T 1989-08-25 1990-08-24 Halbleiteranordnung des Harzverkapselungstyps, in dem ein sehr kleiner Halbleiterchip mit Harz versiegelt ist Expired - Fee Related DE69034110T2 (de)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP21940489 1989-08-25
JP21940489 1989-08-25
JP17306590 1990-06-29
JP2173065A JPH0777256B2 (ja) 1989-08-25 1990-06-29 樹脂封止型半導体装置

Publications (2)

Publication Number Publication Date
DE69034110D1 DE69034110D1 (de) 2003-11-20
DE69034110T2 true DE69034110T2 (de) 2004-07-15

Family

ID=26495191

Family Applications (1)

Application Number Title Priority Date Filing Date
DE69034110T Expired - Fee Related DE69034110T2 (de) 1989-08-25 1990-08-24 Halbleiteranordnung des Harzverkapselungstyps, in dem ein sehr kleiner Halbleiterchip mit Harz versiegelt ist

Country Status (5)

Country Link
EP (1) EP0414257B1 (de)
JP (1) JPH0777256B2 (de)
DE (1) DE69034110T2 (de)
MY (1) MY106858A (de)
SG (1) SG67890A1 (de)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2582013B2 (ja) * 1991-02-08 1997-02-19 株式会社東芝 樹脂封止型半導体装置及びその製造方法
JPH0831879A (ja) * 1994-07-18 1996-02-02 Fujitsu Ltd 半導体装置とｔａｂテープ及びそれぞれの製造方法
DE102008051491A1 (de) * 2008-10-13 2010-04-29 Tyco Electronics Amp Gmbh Leadframe für elektronische Bauelemente
JP7179712B2 (ja) * 2019-12-26 2022-11-29 株式会社東芝 ディスク装置

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61183936A (ja) * 1985-02-08 1986-08-16 Toshiba Corp 半導体装置
JPS62226649A (ja) * 1986-03-28 1987-10-05 Toshiba Corp ハイブリツド型半導体装置
US4754317A (en) * 1986-04-28 1988-06-28 Monolithic Memories, Inc. Integrated circuit die-to-lead frame interconnection assembly and method
US4774635A (en) * 1986-05-27 1988-09-27 American Telephone And Telegraph Company At&T Bell Laboratories Semiconductor package with high density I/O lead connection
JPH0666354B2 (ja) * 1986-07-29 1994-08-24 日本電気株式会社 半導体装置
JPS6387846U (de) * 1986-11-27 1988-06-08
US4800419A (en) * 1987-01-28 1989-01-24 Lsi Logic Corporation Support assembly for integrated circuits
US4994895A (en) * 1988-07-11 1991-02-19 Fujitsu Limited Hybrid integrated circuit package structure

Also Published As

Publication number Publication date
JPH03163858A (ja) 1991-07-15
DE69034110D1 (de) 2003-11-20
SG67890A1 (en) 1999-10-19
EP0414257A3 (en) 1991-07-31
EP0414257B1 (de) 2003-10-15
EP0414257A2 (de) 1991-02-27
MY106858A (en) 1995-08-30
JPH0777256B2 (ja) 1995-08-16

Similar Documents

Publication Publication Date Title
DE69133497T2 (de) Leiterrahmen für eine Halbleiteranordnung und dessen Herstellungsverfahren
US5953589A (en) Ball grid array semiconductor package with solder balls fused on printed circuit board and method for fabricating the same
DE69627565T2 (de) Verpacken von Multi-Chip-Modulen ohne Drahtverbindung
DE19709295B4 (de) Halbleiterbaugruppe
DE69216867T2 (de) Verkapselte Anordnung mehrerer Halbleiterbausteine und Herstellungsverfahren dafür
DE19743767B4 (de) Verfahren zum Herstellen eines Halbleiterchip-Gehäuses mit einem Halbleiterchip für Oberflächenmontage sowie ein daraus hergestelltes Halbleiterchip-Gehäuse mit Halbleiterchip
DE10147955A1 (de) Halbleitervorrichtung
US6013946A (en) Wire bond packages for semiconductor chips and related methods and assemblies
DE102011053871B4 (de) Multichip-Halbleitergehäuse und deren Zusammenbau
DE3787671T2 (de) Halbleiterpackung mit Eingang/Ausgang-Verbindungen hoher Dichte.
DE4421077B4 (de) Halbleitergehäuse und Verfahren zu dessen Herstellung
DE69834064T2 (de) Montagestruktur einer Halbleiteranordnung und Verfahren zum Montieren einer Halbleiteranordnung
DE10301512A1 (de) Verkleinertes Chippaket und Verfahren zu seiner Herstellung
DE4126043C2 (de) Gekapseltes Halbleiterbauelement
DE102007002707A1 (de) System-in Package-Modul
DE112006001036T5 (de) Elektronisches Bauelement und elektronische Anordnung
DE69737320T2 (de) Halbleitervorrichtung
DE10043127A1 (de) Infrarot-Daten-Kommunikationsmodul und Verfahren zu dessen Herstellung
DE112007003208T5 (de) Ein Halbleitergehäuse
DE60037383T2 (de) Harzversiegelte Halbleitervorrichtung und dieselbe enthaltendes Flüssigkristallanzeigemodul
DE3428881A1 (de) Verfahren zum herstellen einer integrierten schaltungsvorrichtung
DE69004581T2 (de) Plastikumhüllte Hybrid-Halbleiteranordnung.
DE19736139B4 (de) Leiterplatte
DE19929606A1 (de) Integrierte Schaltung und Verfahren zu ihrer Herstellung
DE19801488B4 (de) Verfahren zum Zusammenbau eines Halbleiterbausteins

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee