JP5813963B2 - Semiconductor device and mounting structure of semiconductor device - Google Patents
Semiconductor device and mounting structure of semiconductor device Download PDFInfo
- Publication number
- JP5813963B2 JP5813963B2 JP2011041453A JP2011041453A JP5813963B2 JP 5813963 B2 JP5813963 B2 JP 5813963B2 JP 2011041453 A JP2011041453 A JP 2011041453A JP 2011041453 A JP2011041453 A JP 2011041453A JP 5813963 B2 JP5813963 B2 JP 5813963B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- conductive
- conductive plate
- semiconductor chip
- wire
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims description 320
- 229920005989 resin Polymers 0.000 claims description 126
- 239000011347 resin Substances 0.000 claims description 126
- 229910000679 solder Inorganic materials 0.000 claims description 36
- 239000003990 capacitor Substances 0.000 claims description 3
- 239000000758 substrate Substances 0.000 description 23
- 238000005452 bending Methods 0.000 description 21
- 238000004519 manufacturing process Methods 0.000 description 21
- 239000013067 intermediate product Substances 0.000 description 20
- 239000004020 conductor Substances 0.000 description 15
- 238000010586 diagram Methods 0.000 description 14
- 238000000034 method Methods 0.000 description 12
- 230000005484 gravity Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 229910052709 silver Inorganic materials 0.000 description 2
- 239000004332 silver Substances 0.000 description 2
- 230000001154 acute effect Effects 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
- H01L23/293—Organic, e.g. plastic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49517—Additional leads
- H01L23/49524—Additional leads the additional leads being a tape carrier or flat leads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49541—Geometry of the lead-frame
- H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49575—Assemblies of semiconductor devices on lead frames
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
- H01L24/92—Specific sequence of method steps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
- H01L2224/0601—Structure
- H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
- H01L2224/061—Disposition
- H01L2224/0618—Disposition being disposed on at least two different sides of the body, e.g. dual array
- H01L2224/06181—On opposite sides of the body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
- H01L2224/141—Disposition
- H01L2224/1412—Layout
- H01L2224/1413—Square or rectangular array
- H01L2224/14133—Square or rectangular array with a staggered arrangement, e.g. depopulated array
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16245—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
- H01L2224/29001—Core members of the layer connector
- H01L2224/29099—Material
- H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/43—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45147—Copper (Cu) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48101—Connecting bonding areas at the same height, e.g. horizontal bond
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73207—Bump and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73253—Bump and layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
- H01L2224/92—Specific sequence of method steps
- H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
- H01L2224/9222—Sequential connecting processes
- H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
- H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00012—Relevant to the scope of the group, the symbol of which is combined with the symbol of this group
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01029—Copper [Cu]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01047—Silver [Ag]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01082—Lead [Pb]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/014—Solder alloys
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/30101—Resistance
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/30107—Inductance
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Wire Bonding (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Description
本発明は、半導体装置、および、半導体装置の実装構造に関する。 The present invention relates to a semiconductor device and a mounting structure of the semiconductor device.
従来から、種々の電子回路が用いられている。電子回路は、たとえばトランジスタやダイオードなどの機能素子チップを複数用いることにより実現されることが多い。機能素子チップは各々、樹脂により覆われたモジュールとして用いられる。各モジュールは一つの機能素子チップを含む(たとえば特許文献1参照)。このようなモジュールを用いて電子回路を構成する場合に異なる機能素子チップどうしを導通させるには、たとえばプリント基板における配線を経由させる必要がある。 Conventionally, various electronic circuits have been used. Electronic circuits are often realized by using a plurality of functional element chips such as transistors and diodes. Each functional element chip is used as a module covered with resin. Each module includes one functional element chip (see, for example, Patent Document 1). In order to connect different functional element chips when an electronic circuit is configured using such a module, for example, it is necessary to pass through wiring on a printed circuit board.
プリント基板における配線には、配線抵抗および配線インダクタンスが存在する。そのため上述のようにプリント基板における配線を経由して異なる機能素子チップどうしを導通させた場合には、プリント基板における配線の配線抵抗や配線インダクタンスが生じる。配線抵抗や配線インダクタンスは、電子回路における低消費電力化や電子回路の高性能化を妨げる要因となる。 Wiring resistance and wiring inductance exist in the wiring on the printed circuit board. For this reason, when different functional element chips are made conductive via wiring on the printed board as described above, wiring resistance and wiring inductance of the wiring on the printed board are generated. Wiring resistance and wiring inductance are factors that hinder low power consumption and high performance of electronic circuits.
本発明は、上記した事情のもとで考え出されたものであって、配線抵抗および配線インダクタンスを低減できる半導体装置を提供することをその主たる課題とする。 The present invention has been conceived under the circumstances described above, and its main object is to provide a semiconductor device capable of reducing wiring resistance and wiring inductance.
本発明の第1の側面によると、複数の機能素子チップと、上記複数の機能素子チップのうちの2つの機能素子チップのいずれにも接合された導通部材と、第1ワイヤと、上記複数の機能素子チップ、上記導通部材、および上記第1ワイヤを覆う樹脂部と、を備え、上記2つの機能素子チップの一方は、互いに同一方向を向く第1主面電極および第2主面電極と、上記第1主面電極の向く方向とは反対の方向を向く第1裏面電極と、を含む第1半導体チップであり、上記導通部材は、上記第1主面電極に接合され、上記第1ワイヤは、上記第2主面電極に接合され、且つ、上記第1半導体チップの厚さ方向において上記導通部材に重なる部位を有する、半導体装置が提供される。 According to the first aspect of the present invention, a plurality of functional element chips, a conductive member joined to any two of the plurality of functional element chips, a first wire, and the plurality of functional elements chips A functional part chip, a conducting member, and a resin portion covering the first wire, and one of the two functional element chips has a first main surface electrode and a second main surface electrode facing in the same direction. A first semiconductor chip including a first back surface electrode facing in a direction opposite to the direction of the first main surface electrode, wherein the conducting member is bonded to the first main surface electrode and the first wire Provides a semiconductor device having a portion bonded to the second principal surface electrode and overlapping the conductive member in the thickness direction of the first semiconductor chip.
好ましくは、上記導通部材は、第1導電板であり、上記2つの機能素子チップの他方は、第2半導体チップである。 Preferably, the conducting member is a first conductive plate, and the other of the two functional element chips is a second semiconductor chip.
好ましくは、上記樹脂部から露出しているワイヤボンディング用リードを更に備え、上記ワイヤボンディング用リードは、上記第1ワイヤが接合されたパッド主面を有するパッド部を含む。 Preferably, a wire bonding lead exposed from the resin portion is further included, and the wire bonding lead includes a pad portion having a pad main surface to which the first wire is bonded.
好ましくは、上記パッド主面は、上記厚さ方向において、上記第1裏面電極よりも上記第1主面電極の配置された側に位置する。 Preferably, the pad main surface is located on a side where the first main surface electrode is disposed with respect to the first back surface electrode in the thickness direction.
好ましくは、上記樹脂部は、上記厚さ方向のいずれか一方を向く樹脂底面を有し、上記ワイヤボンディング用リードは、上記樹脂底面から露出する実装部を含む。 Preferably, the resin portion has a resin bottom surface facing either one of the thickness directions, and the wire bonding lead includes a mounting portion exposed from the resin bottom surface.
好ましくは、上記実装部は、上記樹脂底面と面一である実装面を有する。 Preferably, the mounting portion has a mounting surface that is flush with the resin bottom surface.
好ましくは、上記ワイヤボンディング用リードは、上記パッド部と上記実装部との間に位置する中間部を含み、上記中間部は、上記樹脂底面に対し傾斜している。 Preferably, the wire bonding lead includes an intermediate portion positioned between the pad portion and the mounting portion, and the intermediate portion is inclined with respect to the resin bottom surface.
好ましくは、上記パッド主面は、上記樹脂底面の位置する側を向く。 Preferably, the pad main surface faces the side where the resin bottom surface is located.
好ましくは、上記パッド部は、上記パッド主面とは反対側のパッド裏面を有し、上記パッド裏面は、上記樹脂底面の位置する側を向く。 Preferably, the pad portion has a pad back surface opposite to the pad main surface, and the pad back surface faces the side where the resin bottom surface is located.
好ましくは、上記第2半導体チップは、上記厚さ方向視において、上記第1半導体チップからずれた位置に配置されている。 Preferably, the second semiconductor chip is disposed at a position shifted from the first semiconductor chip in the thickness direction view.
好ましくは、上記第1導電板には、上記第1ワイヤの一部が配置された凹部が形成されている。 Preferably, the first conductive plate is formed with a recess in which a part of the first wire is disposed.
好ましくは、上記第1主面電極はゲート電極であり、上記第2主面電極はソース電極であり、上記第1裏面電極はドレイン電極である。 Preferably, the first main surface electrode is a gate electrode, the second main surface electrode is a source electrode, and the first back surface electrode is a drain electrode.
好ましくは、第2導電板を更に備え、上記第2半導体チップは、上記第1主面電極の向く方向と同一方向を向く第3主面電極と、上記第3主面電極の向く方向とは反対方向を向く第2裏面電極と、を含み、上記第3主面電極は、上記第2導電板に接合され、上記第2裏面電極は、上記第1導電板に接合されている。 Preferably, the semiconductor device further includes a second conductive plate, wherein the second semiconductor chip includes a third main surface electrode facing in the same direction as the first main surface electrode and a direction facing the third main surface electrode. A second back surface electrode facing in the opposite direction, wherein the third main surface electrode is joined to the second conductive plate, and the second back surface electrode is joined to the first conductive plate.
好ましくは、上記第2導電板は、上記第3主面電極が接合された第1導電面と、上記第1導電面の向く方向とは反対方向を向く第2導電面と、を有し、上記第2導電面は、上記樹脂部から露出している。 Preferably, the second conductive plate has a first conductive surface to which the third main surface electrode is joined, and a second conductive surface facing in a direction opposite to the direction in which the first conductive surface is directed, The second conductive surface is exposed from the resin portion.
好ましくは、上記第1導電面は、上記厚さ方向視において、上記第2導電面からはみ出る部位を有する。 Preferably, the first conductive surface has a portion protruding from the second conductive surface when viewed in the thickness direction.
好ましくは、第2ワイヤを更に備え、上記第2半導体チップは、上記第3主面電極の向く方向と同一方向を向く第4主面電極を含み、上記第2ワイヤは、上記第4主面電極に接合され、且つ、上記厚さ方向において上記第2導電板に重なる。 Preferably, the semiconductor device further includes a second wire, wherein the second semiconductor chip includes a fourth main surface electrode facing the same direction as the third main surface electrode, and the second wire includes the fourth main surface. It is joined to the electrode and overlaps the second conductive plate in the thickness direction.
好ましくは、第2導電板を更に備え、上記第2半導体チップは、上記第1裏面電極の向く方向と同一方向を向く第3主面電極と、上記第3主面電極の向く方向とは反対方向を向く第2裏面電極と、を含み、上記第3主面電極は、上記第2導電板に接合され、上記第2裏面電極は、上記第1導電板に接合されている。 Preferably, the semiconductor device further includes a second conductive plate, wherein the second semiconductor chip is opposite to a direction of the third main surface electrode facing the same direction as the direction of the first back electrode and the direction of the third main surface electrode. A third back surface electrode facing the direction, wherein the third main surface electrode is joined to the second conductive plate, and the second back surface electrode is joined to the first conductive plate.
好ましくは、上記第1導電板は、上記第1主面電極が接合された第1導電面と、上記第1主面電極とは反対側の第2導電面と、を有し、上記第2導電面は、上記樹脂部から露出する。 Preferably, the first conductive plate has a first conductive surface to which the first main surface electrode is joined, and a second conductive surface opposite to the first main surface electrode, and the second conductive surface. The conductive surface is exposed from the resin portion.
好ましくは、上記第1導電面は、上記厚さ方向視において、上記第2導電面からはみ出る部位を有する。 Preferably, the first conductive surface has a portion protruding from the second conductive surface when viewed in the thickness direction.
好ましくは、第2ワイヤを更に備え、上記第2半導体チップは、上記第3主面電極の向く方向と同一方向を向く第4主面電極を含み、上記第2ワイヤは、上記第4主面電極に接合され、且つ、上記厚さ方向において上記第2導電板に重なる。 Preferably, the semiconductor device further includes a second wire, wherein the second semiconductor chip includes a fourth main surface electrode facing the same direction as the third main surface electrode, and the second wire includes the fourth main surface. It is joined to the electrode and overlaps the second conductive plate in the thickness direction.
好ましくは、上記第1導電板には、上記樹脂部の一部が入り込む孔が形成されている。 Preferably, the first conductive plate has a hole into which a part of the resin portion enters.
好ましくは、上記第3主面電極はゲート電極であり、上記第4主面電極はソース電極であり、上記第2裏面電極はドレイン電極である。 Preferably, the third main surface electrode is a gate electrode, the fourth main surface electrode is a source electrode, and the second back surface electrode is a drain electrode.
好ましくは、上記機能素子チップのいずれか一つは、ダイオード、抵抗、もしくはコンデンサである。 Preferably, any one of the functional element chips is a diode, a resistor, or a capacitor.
本発明の第2の側面によると、本発明の第1の側面によって提供される半導体装置と、上記半導体装置が配置された配線基板と、上記半導体装置および上記配線基板の間に介在するハンダ層と、を備える、半導体装置の実装構造が提供される。 According to a second aspect of the present invention, a semiconductor device provided by the first aspect of the present invention, a wiring board on which the semiconductor device is disposed, and a solder layer interposed between the semiconductor device and the wiring board A mounting structure of a semiconductor device is provided.
本発明のその他の特徴および利点は、添付図面を参照して以下に行う詳細な説明によって、より明らかとなろう。 Other features and advantages of the present invention will become more apparent from the detailed description given below with reference to the accompanying drawings.
<第1実施形態>
図1〜図17を用いて本発明の第1実施形態について説明する。
<First Embodiment>
1st Embodiment of this invention is described using FIGS.
図1は、本発明の第1実施形態にかかる実装構造を示す平面図である。図2は、図1のII−II線に沿う断面図である。図3は、図1のIII−III線に沿う断面図である。 FIG. 1 is a plan view showing a mounting structure according to the first embodiment of the present invention. 2 is a cross-sectional view taken along line II-II in FIG. 3 is a cross-sectional view taken along line III-III in FIG.
同図に示された実装構造801は、半導体装置101と、配線基板106と、ハンダ層881〜885とを備える。
The mounting
配線基板106は、たとえばプリント配線基板である。配線基板106は、たとえば、絶縁基板と、当該絶縁基板に形成されたパターン電極(図示略)とを含む。半導体装置101は配線基板106に搭載されている。半導体装置101と、配線基板106との間には、ハンダ層881〜885が介在している。ハンダ層881〜885は、半導体装置101と配線基板106とを接合している。
The
図4は、半導体装置101の底面図である。図5は、図4から樹脂部7を省略した図である。図6は、図5から導電板23を省略した図である。図7は、図6から導電板22と半導体チップ32とワイヤ47とを省略した図である。図8は、半導体装置101が構成する回路の回路図である。
FIG. 4 is a bottom view of the
これらの図に示す半導体装置101は、DC/DCコンバータである。半導体装置101は、導電板21〜23と、半導体チップ31,32と、導電性接合部411〜414と、2本のワイヤ46,47と、ワイヤボンディング用リード51,52と、樹脂部7(図5〜図7では想像線で示す)とを備える。
The
図1〜図7に示す樹脂部7は、導電板21〜23と、半導体チップ31,32と、導電性接合部411〜414と、2本のワイヤ46,47と、ワイヤボンディング用リード51,52と、を覆っている。樹脂部7は、たとえば、黒色のエポキシ樹脂よりなる。樹脂部7は、樹脂底面71と、樹脂側面72と、樹脂主面73とを有する。
The
樹脂底面71は、XY平面に広がる平面状であり、且つ、方向Zの一方向(方向Za)を向く。図2、図3に示す樹脂側面72は、方向Z視において、半導体チップ31,32を囲む形状である。樹脂側面72は、第1部分721と、第2部分722とを有する。第1部分721は樹脂底面71とつながる。第2部分722は第1部分721とつながる。第2部分722は、樹脂底面71と鋭角をなすように、方向Zに対し傾斜している。樹脂主面73は、XY平面に広がる平面状であり、且つ、方向Zの他方向(方向Zb)を向く。樹脂主面73は第2部分722につながる。
The
図2、図3、図7に示す半導体チップ31は、半導体からなる素子である。半導体チップ31は、機能素子チップもしくは第1半導体チップの一例に相当する。半導体チップ31としては、たとえば、ダイオード、トランジスタ、もしくは、ICが挙げられる。図8に示すように、本実施形態では半導体チップ31は、DC/DCコンバータにおけるハイサイド用のトランジスタである。図7に示すように、半導体チップ31は平面視矩形状である。半導体チップ31の厚さ(方向Zにおける寸法)は、たとえば、200μmである。半導体チップ31の方向Xにおける寸法は、たとえば、1600μmであり、半導体チップ31の方向Yにおける寸法は、たとえば、2200μmである。
The
図2、図3、図7に示すように、半導体チップ31は、主面電極311(第1主面電極)と、主面電極312(第2主面電極)と、裏面電極313(第1裏面電極)とを含む。主面電極311,312は互いに同一方向を向く。本実施形態において主面電極311,312はいずれも、半導体チップ31の厚さ方向Zのうちの一方向(方向Za)を向く。裏面電極313は、主面電極311,312の各々が向く方向とは反対の方向を向く。本実施形態において裏面電極313は、半導体チップ31の厚さ方向Zのうちの他方向(方向Zb)を向く。
As shown in FIGS. 2, 3, and 7, the
本実施形態においては、主面電極311はソース電極であり、主面電極312はゲート電極であり、裏面電極313はドレイン電極である。なお、図8にてソース電極をSとして示し、ゲート電極をGとして示し、ドレイン電極をDとして示している。他の実施形態の回路図においても同様の表記をしている。本実施形態と異なり、半導体チップは、主面電極311がドレイン電極であるものなどであってもよい。半導体チップがICである場合には、半導体チップは2つの主面電極のみを含むのではなく、さらに多くの主面電極を含んでいても良い。
In the present embodiment, the
図2、図3、図6に示す半導体チップ32は、半導体チップ31に対し平面視のサイズが異なる点を除き、半導体チップ31と略同様の構成を有する。半導体チップ32は、半導体からなる素子である。半導体チップ32は、機能素子チップもしくは第2半導体チップの一例に相当する。半導体チップ32としては、たとえば、ダイオード、トランジスタ、もしくは、ICが挙げられる。図8に示すように、本実施形態では半導体チップ32は、DC/DCコンバータにおけるローサイド用のトランジスタである。図6に示すように、半導体チップ32は平面視矩形状である。半導体チップ32の厚さ(方向Zにおける寸法)は、たとえば、200μmである。半導体チップ32の方向Xにおける寸法は、たとえば、2800μmであり、半導体チップ32の方向Yにおける寸法は、たとえば、4000μmである。
The
図2、図3、図6に示すように、半導体チップ32は、主面電極321(第3主面電極)と、主面電極322(第4主面電極)と、裏面電極323(第2裏面電極)とを含む。主面電極321,322は互いに同一方向を向く(図2、図6参照)。本実施形態において主面電極321,312はいずれも方向Zaを向く。裏面電極323は、主面電極321,322の各々が向く方向とは反対の方向を向く。本実施形態において裏面電極323は方向Zbを向く。
As shown in FIGS. 2, 3, and 6, the
本実施形態においては、図8に示すように、主面電極321はソース電極であり、主面電極322はゲート電極であり、裏面電極323はドレイン電極である。本実施形態と異なり、半導体チップは、主面電極321がドレイン電極であるものなどであってもよい。半導体チップがICである場合には、半導体チップは2つの主面電極のみを含むのではなく、さらに多くの主面電極を含んでいても良い。
In the present embodiment, as shown in FIG. 8, the
図1〜図3、図7に示す導電板21はたとえばCuなどの導体よりなる。導電板21には、後述の導電性接合部411を介して半導体チップ31が接合されている。導電板21は、一つの平らな板を折り曲げ成型することにより形成される。導電板21は、パッド部211と、中間部212と、実装部213と、を含む。
The
パッド部211はXY平面に沿って広がる平板状である。パッド部211は、導電性接合部411を介して半導体チップ31に接合されており、半導体チップ31と導通している。より具体的には、パッド部211は、導電性接合部411を介して、半導体チップ31の裏面電極313に接合されている。これにより、パッド部211は半導体チップ31の裏面電極313と導通している。
The
中間部212は、パッド部211および実装部213の間に位置する。中間部212は、パッド部211および実装部213のいずれにもつながる。中間部212は板状を呈している。本実施形態において中間部212は、パッド部211に対し傾斜している。更に、中間部212は樹脂底面71に対し傾斜している。中間部212は、XY平面視においてパッド部211から遠ざかるほど方向Zaに向かう形状である。図5に示すように、本実施形態においては、中間部212には複数の穴216が形成されている。各穴216には、樹脂部7の一部が充填されている。穴216が形成されているのは、樹脂部7と中間部212(導電板21)とをより強く接合するためである。樹脂部7と中間部212(導電板21)とがより強く接合すると、樹脂部7と中間部212とが剥離しにくくなり、耐湿性の向上を図ることができる。
The
実装部213は、樹脂部7から露出する部位を有する。より具体的には、実装部213は、樹脂側面72における第1部分721と、樹脂底面71と、から露出している。図1、図3に示すように、実装部213は、第1部分721から方向Yの一方に突出している。本実施形態と異なり、実装部213が第1部分721から突出しておらず、実装部213が、樹脂側面72と面一の側面を有していても良い。図3〜図5に示すように、実装部213は実装面219を有する。実装面219は、樹脂底面71から露出し且つ樹脂底面71と面一である。図3に示すように、実装面219は、ハンダ層881を介して、配線基板106に接合されている。導電板21はハンダ層881を経由して配線基板106の配線層と導通している。上述のように導電板21は、一つの平らな板を折り曲げ成型することにより形成される。そのため、実装部213の厚さ(方向Zにおける寸法)は、パッド部211の厚さ(方向Zにおける寸法)と同一である。
The mounting
図1〜図3、図6に示す導電板22は、導電板21と略同様の構成を有する。導電板22は、たとえばCuなどの導体よりなる。導電板22は、導通部材もしくは第1導電板の一例に相当する。導電板22には、後述の導電性接合部413を介して半導体チップ32が接合されている。導電板22は、一つの平らな板を折り曲げ成型することにより形成される。導電板22は、パッド部221と、中間部222と、実装部223と、を含む。
The
パッド部221はXY平面に沿って広がる平板状である。図3または図6に示すように、パッド部221は、XY平面視において、パッド部211と重なる。パッド部221とパッド部211との間には、半導体チップ31が位置している。パッド部221は、導電性接合部412を介して半導体チップ31に接合されており、半導体チップ31と導通している。より具体的には、パッド部221は、導電性接合部412を介して半導体チップ31の主面電極311に接合されている。これにより、パッド部221は半導体チップ31の主面電極311と導通している。一方、パッド部221は、半導体チップ31と半導体チップ32との間に位置している。パッド部221は、導電性接合部413を介して半導体チップ32に接合されており、半導体チップ32と導通している。より具体的には、パッド部221は、導電性接合部413を介して半導体チップ32の裏面電極323に接合されている。これにより、パッド部221は半導体チップ32の裏面電極323と導通している。図6に示すように、パッド部221には、凹部227が形成されている。凹部227は、XY平面視において、パッド部221の外側から内側に凹む形状である。凹部227は、XY平面視において、主面電極312に重なる。
The
中間部222は、パッド部221および実装部223の間に位置する。中間部222は、パッド部221および実装部223のいずれにもつながる。中間部222は板状を呈している。本実施形態において中間部222は、パッド部221に対し傾斜している。更に、中間部222は樹脂底面71に対し傾斜している。中間部222は、XY平面視においてパッド部221から遠ざかるほど方向Zaに向かう形状である。図5に示すように、本実施形態においては、中間部222には複数の穴226が形成されている。各穴226には、樹脂部7の一部が充填されている。穴226が形成されているのは、樹脂部7と中間部222(導電板22)とをより強く接合するためである。樹脂部7と中間部222(導電板22)とがより強く接合すると、樹脂部7と中間部222とが剥離しにくくなり、耐湿性の向上を図ることができる。
The
実装部223は、樹脂部7から露出する部位を有する。より具体的には、実装部223は、樹脂側面72における第1部分721と、樹脂底面71と、から露出している。図1、図3に示すように、実装部223は、第1部分721から方向Yのいずれか一方に突出している。本実施形態と異なり、実装部223が第1部分721から突出しておらず、実装部223が、樹脂側面72と面一の側面を有していても良い。実装部223は実装面229を有する。実装面229は、樹脂底面71から露出し且つ樹脂底面71と面一である。実装面229は、ハンダ層882を介して、配線基板106に接合されている。導電板22はハンダ層882を経由して配線基板106の配線層と導通している。上述のように導電板22は、一つの平らな板を折り曲げ成型することにより形成される。そのため、実装部223の厚さ(方向Zにおける寸法)は、パッド部221の厚さ(方向Zにおける寸法)と同一である。
The mounting
図1〜図5に示す導電板23は、たとえばCuなどの導体よりなる。導電板23は第2導電板の一例に相当する。導電板23は、後述の導電性接合部414を介して半導体チップ32が接合されている。導電板23は、XY平面に沿って広がる平板状である。導電板23は、XY平面視において、パッド部221と重なる。導電板23とパッド部221との間には、半導体チップ32が位置している。導電板23は、導電性接合部414を介して半導体チップ32に接合されており、半導体チップ32と導通している。図2〜図4に示すように、導電板23は、樹脂部7から露出する部位を有する。より具体的には、導電板23は、樹脂側面72における第1部分721と、樹脂底面71と、から露出している。図1、図4に示すように、導電板23は、第1部分721から方向Xに突出している。本実施形態と異なり、導電板23が第1部分721から突出しておらず、導電板23が、樹脂側面72と面一の側面を有していても良い。
The
図2、図3に示すように、導電板23は、導電面231(第1導電面)と導電面232(第2導電面)とを有する。導電面231および導電面232はいずれも、XY平面に広がる平面状である。導電面231は方向Zbを向き、導電面232は、方向Zaを向く。すなわち、導電面231および導電面232は、互いに反対方向を向く。導電面231は、導電性接合部414を介して半導体チップ32の主面電極321に接合されている。これにより、導電板23は、半導体チップ32の主面電極321と導通している。一方、導電面232は、樹脂底面71から露出している。そして導電面232は樹脂底面71と面一である。導電面232は、ハンダ層883を介して、配線基板106に接合されている。導電面232は、ハンダ層883を経由して配線基板106の配線層と導通している。図5に示すように、導電板23には凹部237が形成されている。凹部237は、XY平面視において、導電板23の外側から内側に凹む形状である。凹部237は、XY平面視において、主面電極322に重なる。
As shown in FIGS. 2 and 3, the
図3に示すように、導電板23は、方向Yにおける端において、導電面232から導電面231側に凹む段差部233を有する。そのため、導電面231は、方向Z視において、導電面232よりも方向Y側にはみ出る部位を有する。これにより、導電板23が樹脂部7から脱落するのを防止できる。
As shown in FIG. 3, the
図2、図3、図5〜図7に示す各導電性接合部411〜414は導体よりなる。各導電性接合部411〜414を構成する導体としては、ハンダもしくは銀などが挙げられる。本実施形態において、導電性接合部411,413を構成する導体は銀であり、導電性接合部412,414を構成する導体はハンダである。
Each of the
導電性接合部411は、半導体チップ31における裏面電極313と、導電板21におけるパッド部211との間に介在している。導電性接合部411は、半導体チップ31と導電板21とを接合するためのものである。これにより、半導体チップ31の裏面電極313と導電板21とが導通している。
The
同様に、導電性接合部412は、半導体チップ31における主面電極311と、導電板22におけるパッド部221との間に介在している(図7には5個示す)。導電性接合部412は、半導体チップ31と導電板22とを接合するためのものである。これにより、半導体チップ31の主面電極311と導電板22とが導通している。
Similarly, the
同様に、導電性接合部413は、半導体チップ32における裏面電極323と、導電板22におけるパッド部221との間に介在している。導電性接合部413は、半導体チップ32と導電板22とを接合するためのものである。これにより、半導体チップ32の裏面電極323と導電板22とが導通している。そのため、図8にも示すように、半導体チップ32の裏面電極323(本実施形態ではローサイド用の素子のドレイン電極)と、半導体チップ31の主面電極311(本実施形態ではハイサイド用の素子のソース電極)と、が導電性接合部412,413と導電板22とを経由して、導通している。なお、図8では、導電性接合部412,413は図示していない。
Similarly, the
同様に、導電性接合部414は、半導体チップ32における主面電極321と、導電板23における導電面231との間に介在している(図5、図6には14個示す)。導電性接合部414は、半導体チップ32と導電板23とを接合するためのものである。これにより、半導体チップ32の主面電極321と導電板23とが導通している。
Similarly, the conductive joint 414 is interposed between the
図1、図2、図5〜図7に示すワイヤボンディング用リード51は、たとえばCuなどの導体よりなる。ワイヤボンディング用リード51は、一つの平らな板を折り曲げ成型することにより形成される。本実施形態では特に、ワイヤボンディング用リード51は導電板21とともに、一つの平らな板を折り曲げ成型することにより形成される。ワイヤボンディング用リード51は、パッド部511と、中間部512と、実装部513と、を含む。
The
パッド部511は、パッド主面515およびパッド裏面516を有する。パッド主面515は樹脂底面71の位置する側(方向Za側)を向く。図2に示すように、パッド主面515は、方向Zにおいて、裏面電極313よりも主面電極311の配置された側(方向Za側)に位置している。一方、パッド裏面516はパッド主面515の向く方向と反対方向を向く。
The
中間部512は、パッド部511および実装部513の間に位置する。中間部512は、パッド部511および実装部513のいずれにもつながる。本実施形態において中間部512は、パッド部511に対し傾斜している。更に、中間部512は樹脂底面71に対し傾斜している。中間部512は、XY平面視においてパッド部511から遠ざかるほど方向Zaに向かう形状である。
The
実装部513は、樹脂部7から露出する部位を有する。より具体的には、実装部513は、樹脂側面72における第1部分721と、樹脂底面71と、から露出している。実装部513は、第1部分721から方向Yの一方に突出している。図1、図2に示すように、実装部513は、実装部213と同一方向に、第1部分721から突出している。本実施形態と異なり、実装部513が第1部分721から突出しておらず、実装部513が、樹脂側面72と面一の側面を有していても良い。実装部513は実装面519を有する。実装面519は、樹脂底面71から露出し且つ樹脂底面71と面一である。実装面519は、ハンダ層884を介して、配線基板106に接合されている。ワイヤボンディング用リード51はハンダ層884を経由して配線基板106の配線層と導通している。上述のようにワイヤボンディング用リード51は、一つの平らな板を折り曲げ成型することにより形成される。そのため、実装部513の厚さ(方向Zにおける寸法)は、パッド部511の厚さ(方向Zにおける寸法)と同一である。本実施形態では更に、ワイヤボンディング用リード51は導電板21とともに、一つの平らな板を折り曲げ成型することにより形成される。そのため、実装部513の厚さ(方向Zにおける寸法)は、導電板21における実装部213の厚さと同一である。以上より、本実施形態においては、パッド部511、実装部513、パッド部211、および実装部213の各厚さは、互いに同一である。
The mounting
図1、図2、図5〜図7に示すワイヤボンディング用リード52は、ワイヤボンディング用リード51と略同様の構成を有する。ワイヤボンディング用リード52は、たとえばCuなどの導体よりなる。ワイヤボンディング用リード52は、一つの平らな板を折り曲げ成型することにより形成される。本実施形態では特に、ワイヤボンディング用リード52は導電板22とともに、一つの平らな板を折り曲げ成型することにより形成される。ワイヤボンディング用リード52は、パッド部521と、中間部522と、実装部523と、を含む。
The
パッド部521は、パッド主面525およびパッド裏面526を有する。パッド主面525は樹脂底面71の位置する側(方向Za側)を向く。図2に示すように、パッド主面525は、方向Zにおいて、裏面電極323よりも主面電極321の配置された側(方向Za側)に位置している。一方、パッド裏面526はパッド主面525の向く方向と反対方向を向く。
The
中間部522は、パッド部521および実装部523の間に位置する。中間部522は、パッド部521および実装部523のいずれにもつながる。本実施形態において中間部522は、パッド部521に対し傾斜している。更に、中間部522は樹脂底面71に対し傾斜している。中間部522は、XY平面視においてパッド部521から遠ざかるほど方向Zaに向かう形状である。
The
実装部523は、樹脂部7から露出する部位を有する。より具体的には、実装部523は、樹脂側面72における第1部分721と、樹脂底面71と、から露出している。図2に示すように、実装部523は、第1部分721から方向Yの一方に突出している。実装部523は、実装部223と同一方向に、第1部分721から突出している。本実施形態と異なり、実装部523が第1部分721から突出しておらず、実装部523が、樹脂側面72と面一の側面を有していても良い。実装部523は実装面529を有する。実装面529は、樹脂底面71から露出し且つ樹脂底面71と面一である。実装面529は、ハンダ層885を介して、配線基板106に接合されている。ワイヤボンディング用リード52はハンダ層885を経由して配線基板106の配線層と導通している。上述のようにワイヤボンディング用リード52は、一つの平らな板を折り曲げ成型することにより形成される。そのため、実装部523の厚さ(方向Zにおける寸法)は、パッド部521の厚さ(方向Zにおける寸法)と同一である。本実施形態では更に、ワイヤボンディング用リード52は導電板22とともに、一つの平らな板を折り曲げ成型することにより形成される。そのため、実装部523の厚さ(方向Zにおける寸法)は、導電板22における実装部223の厚さと同一である。以上より、本実施形態においては、パッド部521、実装部523、パッド部221、実装部223の各厚さは、互いに同一である。
The mounting
ワイヤ46,47はいずれも、AuもしくはCuなどの導体よりなる。ワイヤ46は、第1ワイヤであり、半導体チップ31の主面電極312と、パッド部511のパッド主面515と、に接合されている。これにより、ワイヤ46を経由して、半導体チップ31の主面電極312は、ワイヤボンディング用リード51に導通している。図2に示すように、ワイヤ46は、方向Zにおいて導電板22に重なる部位を有する。図5に示すように、本実施形態では、ワイヤ46の一部は、導電板22に形成された凹部227に配置されている。このようにして、ワイヤ46は、方向Z視において、導電板22と異なる位置に配置されている。
Both the
ワイヤ47は、第2ワイヤであり、半導体チップ32の主面電極322と、パッド部521のパッド主面525と、に接合されている。これにより、ワイヤ47を経由して、半導体チップ32の主面電極322は、ワイヤボンディング用リード52に導通している。図2に示すように、ワイヤ47は、方向Zにおいて導電板23に重なる部位を有する。図5に示すように、本実施形態では、ワイヤ47の一部は、導電板23に形成された凹部237に配置されている。このようにして、ワイヤ47は、方向Z視において、導電板23と異なる位置に配置されている。
The
次に、半導体装置101の製造方法の一例について簡単に説明する。
Next, an example of a method for manufacturing the
半導体装置101を製造するには、第1中間品851(図9、図10参照)と、第2中間品852(図11、図12参照)と、リードフレーム843(図13、図14参照)と、を製造する。
To manufacture the
第1中間品851を製造するには、まず、図9、図10に示すリードフレーム841を一枚の導電板から形成する。リードフレーム841は、のちに、導電板21、ワイヤボンディング用リード51になるものである。次に、リードフレーム841に、導電性接合部411を介して、半導体チップ31における裏面電極313を接合する。次に、半導体チップ31における主面電極312と、リードフレーム841とに、ワイヤ46を接合する。これにより、同図に示す第1中間品851が製造される。ワイヤ46を接合する工程は、主面電極312が重力方向における上方を向いている状態で行われる。
To manufacture the first
同様に第2中間品852を製造するには、図11、図12に示すリードフレーム842を一枚の導電板から形成する。リードフレーム842は、のちに、導電板22、ワイヤボンディング用リード52になるものである。次に、リードフレーム842に、導電性接合部413を介して、半導体チップ32における裏面電極323を接合する。次に、半導体チップ32における主面電極322と、リードフレーム842とに、ワイヤ47を接合する。これにより、同図に示す第2中間品852が製造される。ワイヤ47を接合する工程は、主面電極322が重力方向における上方を向いている状態で行われる。
Similarly, to manufacture the second
図13、図14に示すリードフレーム843は、一枚の導電板から形成する。リードフレーム843は、のちに、導電板23になるものである。
The
次に、図15に示すように、リードフレーム843に第2中間品852を接合する。本実施形態において、リードフレーム843と第2中間品852とを接合する工程においては、第2中間品852を図12に示す状態から裏返す。そして、半導体チップ32の主面電極321とリードフレーム843とを、導電性接合部414を介して接合する。
Next, as shown in FIG. 15, the second
次に、図16に示すように、リードフレーム842に第1中間品851を接合する。本実施形態において、リードフレーム842と第1中間品851とを接合する工程においては、第1中間品851を図10に示す状態から裏返す。そして、半導体チップ31の主面電極311とリードフレーム842とを、導電性接合部412を介して接合する。
Next, as shown in FIG. 16, the first
次に、図17に示すように、樹脂部7を形成する。次に、同図に示す線L1に沿って、リードフレーム841〜843をそれぞれ切断することにより(一部図示略)、図2等に示した半導体装置101が製造される。
Next, as shown in FIG. 17, the
次に、本実施形態の作用効果について説明する。 Next, the effect of this embodiment is demonstrated.
図2に示したように、半導体装置101においては、半導体チップ31の主面電極311、および、半導体チップ32は、いずれも、導電板22に接合している。このような構成によると、半導体チップ31および半導体チップ32は、導電板22を経由して互いに導通している。よって、半導体チップ31および半導体チップ32を、半導体装置101の外部の配線等を経由して導通させる必要がない。半導体装置101の外部の配線等を用いる必要がないと、半導体チップ31と半導体チップ32とを導通させる経路の配線抵抗および配線インダクタンスは、主に、導電板22の抵抗およびインダクタンスのみとなる。これは、半導体装置101が構成する回路における配線抵抗や配線インダクタンスの低減を図るのに適する。したがって、半導体装置101は、低消費電力化および高性能化を図るのに適する。
As shown in FIG. 2, in the
図2に示したように、半導体装置101においては、主面電極312に接合されたワイヤ46は、方向Zにおいて、主面電極311に接合された導電板22に重なる部位を有する。このような構成によるとワイヤ46と導電板22との接触を防止できる。よって、ワイヤ46と導電板22との接触を防止すべく主面電極311から方向Zにおいて離間した位置に、導電板22を配置する必要がない。これにより、導電板22と主面電極311との間に無駄なスペースを形成する必要がない。その結果、半導体装置101の薄型化を図ることができる。同様に、半導体装置101においては、主面電極322に接合されたワイヤ47は、方向Zにおいて、主面電極321に接合された導電板23に重なる部位を有する。このような構成によっても、同様の理由により、半導体装置101の小型化を図ることができる。
As shown in FIG. 2, in the
図2に示したように、半導体装置101においては、パッド主面515は、方向Zにおいて、裏面電極313よりも主面電極311の配置された側(方向Za側)に位置する。パッド主面515が方向Za側にあればあるほど、パッド主面515に接合されたワイヤ46が半導体チップ31に接触しにくくなる。よって、本実施形態にかかる構成は、ワイヤ46が半導体チップ31に接触することを防止するのに適する。同様に、半導体装置101においては、パッド主面525は、方向Zにおいて、裏面電極323よりも主面電極321の配置された側(方向Za側)に位置する。このような構成も、ワイヤ47が半導体チップ32に接触するのを防止するのに適する。
As shown in FIG. 2, in the
半導体装置101においては、ワイヤボンディング用リード51は、パッド部511と実装部513との間に位置する中間部512を含む。中間部512は、樹脂底面71に対し傾斜している。このような構成によると、ワイヤ46をパッド部511に接合する際に用いるキャピラリ(図示略)が中間部512に接触することを、防止できる。同様に、半導体装置101においては、ワイヤボンディング用リード52は、パッド部521と実装部523との間に位置する中間部522を含む。中間部522は樹脂底面71に対し傾斜している。このような構成によると、ワイヤ47をパッド部521に接合する際に用いるキャピラリ(図示略)が中間部522に接触することを、防止できる。
In the
以下に、図18〜図44を用いて、本発明の他の実施形態について説明する。以下の実施形態において第1実施形態で述べた構成と同一もしくは類似の構成については、同一の符号を付してその説明を省略する。 Hereinafter, another embodiment of the present invention will be described with reference to FIGS. In the following embodiments, the same or similar configurations as those described in the first embodiment are denoted by the same reference numerals and description thereof is omitted.
<第2実施形態>
図18〜図34を用いて、本発明の第2実施形態について説明する。
Second Embodiment
A second embodiment of the present invention will be described with reference to FIGS.
図18は、本発明の第2実施形態にかかる実装構造を示す平面図である。図19は、図18のXIX−XIX線に沿う断面図である。図20は、図18のXX−XX線に沿う断面図である。図21は、図18のXXI−XXI線に沿う断面図である。図22は、図18のXXII−XXII線に沿う断面図である。 FIG. 18 is a plan view showing a mounting structure according to the second embodiment of the present invention. 19 is a cross-sectional view taken along line XIX-XIX in FIG. 20 is a cross-sectional view taken along line XX-XX in FIG. 21 is a cross-sectional view taken along the line XXI-XXI in FIG. 22 is a cross-sectional view taken along line XXII-XXII in FIG.
本実施形態は、半導体装置102における半導体チップ32が、半導体チップ31に対し、方向Z視においてずれた位置に配置されている点において、第1実施形態と相違する。同図に示された実装構造802は、半導体装置102と、配線基板106と、ハンダ層881,884,886〜888とを備える。
The present embodiment is different from the first embodiment in that the
半導体装置102は配線基板106に搭載されている。半導体装置102と、配線基板106との間には、ハンダ層881,884,886〜888が介在している。ハンダ層881,884,886〜888は、半導体装置102と配線基板106とを接合している。
The
図23は、図18に示した半導体装置102から、導電板25を省略した図である。図24は、半導体装置102の底面図である。図25は、図24から樹脂部7を省略した図である。図26は、図25から導電板24を省略した図である。
23 is a view in which the
これらの図に示す半導体装置102は、半導体装置101と同様に、DC/DCコンバータである。半導体装置102は、図8に示す回路と同一の回路を構成する。半導体装置102は、導電板21,24,25、半導体チップ31,32、導電性接合部411〜414、2本のワイヤ46,47、ワイヤボンディング用リード51,53、および、樹脂部7を備える。本実施形態においては、導電板21、半導体チップ31,32、導電性接合部411〜414、2本のワイヤ46,47、およびワイヤボンディング用リード51は、第1実施形態における構成と同様であるから、説明を省略し、導電板24,25と、ワイヤボンディング用リード53と、について主に説明する。
Similar to the
ただし、本実施形態では、主面電極321,322はいずれも方向Zbを向く。裏面電極323は、主面電極321,322の各々が向く方向とは反対の方向を向く。すなわち、本実施形態において裏面電極323は方向Zaを向く。
However, in this embodiment, both the
図18〜図24に示す導電板24は、たとえばCuなどの導体よりなる。導電板24は、導通部材もしくは第1導電板の一例に相当する。導電板24は、XY平面に沿って広がる平板状である。図18に示すように、導電板24は、XY平面視において、パッド部212と重なる。導電板24とパッド部212との間には、半導体チップ31が位置している。導電板24は、導電性接合部412を介して半導体チップ31に接合されており、半導体チップ31と導通している。図19〜図22に示すように、導電板24は、樹脂部7から露出する部位を有する。より具体的には、導電板24は、樹脂側面72における第1部分721と、樹脂底面71と、から露出している。導電板24は、第1部分721から突出している。本実施形態と異なり、導電板24が第1部分721から突出しておらず、導電板24が、樹脂側面72と面一の側面を有していても良い。
The
導電板24は、導電面241(第1導電面)と導電面242(第2導電面)とを有する。導電面241および導電面242はいずれも、XY平面に広がる平面状である。導電面241は方向Zbを向き、導電面242は、方向Zaを向く。すなわち、導電面241および導電面242は、互いに反対方向を向く。導電面241は、導電性接合部412を介して半導体チップ31の主面電極311に接合されている。これにより、導電板24は、半導体チップ31の主面電極311と導通している。一方、導電面242は、樹脂底面71から露出している。そして導電面242は樹脂底面71と面一である。導電面242は、ハンダ層886を介して、配線基板106に接合されている。導電面242は、ハンダ層886を経由して配線基板106の配線層と導通している。図24、図25に示すように、導電板24には、凹部247が形成されている。凹部247は、XY平面視において、導電板24の外側から内側に凹む形状である。凹部247は、XY平面視において、主面電極312に重なる。導電板24には、穴248が形成されている。穴248は、第1実施形態における穴216と同様に、耐湿性の向上を図るために設けられている。
The
導電板25は、第2導電板の一例に相当し、たとえばCuなどの導体よりなる。導電板25には、導電性接合部414を介して半導体チップ32が接合されている。導電板25は、一つの平らな板を折り曲げ成型することにより形成される。本実施形態においては、導電板25は導電板21とともに、一つの平らな板を折り曲げ成型することにより形成される。導電板25は、パッド部251と、中間部252と、実装部253と、を含む。
The
パッド部251はXY平面に沿って広がる平板状である。パッド部251は、XY平面視において、導電板24と重なる。パッド部251と導電板24との間には、半導体チップ32が位置している。パッド部251は、導電性接合部414を介して半導体チップ32に接合されており、半導体チップ32と導通している。より具体的には、パッド部251は、導電性接合部414を介して半導体チップ32の主面電極321に接合されている。これにより、パッド部251は半導体チップ32の主面電極321と導通している。パッド部251には、凹部257が形成されている。凹部257は、XY平面視において、パッド部251の外側から内側に凹む形状である。凹部257は、XY平面視において、主面電極322に重なる。
The
図21に示すように、中間部252は、パッド部251および実装部253の間に位置する。中間部252は、パッド部251および実装部253のいずれにもつながる。中間部252は板状を呈している。本実施形態において中間部252は、パッド部251に対し傾斜している。更に、中間部252は樹脂底面71に対し傾斜している。中間部252は、XY平面視においてパッド部251から遠ざかるほど方向Zaに向かう形状である。
As shown in FIG. 21, the
実装部253は、樹脂部7から露出する部位を有する。より具体的には、実装部253は、樹脂側面72における第1部分721と、樹脂底面71と、から露出している。図21に示すように、実装部253は、第1部分721から方向Yの一方に突出している。本実施形態と異なり、実装部253が第1部分721から突出しておらず、実装部253が、樹脂側面72と面一の側面を有していても良い。実装部253は実装面259を有する。実装面259は、樹脂底面71から露出し且つ樹脂底面71と面一である。実装面259は、ハンダ層887を介して、配線基板106に接合されている。導電板25はハンダ層887を経由して配線基板106の配線層と導通している。上述のように導電板25は、一つの平らな板を折り曲げ成型することにより形成される。そのため、実装部253の厚さ(方向Zにおける寸法)は、パッド部251の厚さ(方向Zにおける寸法)と同一である。本実施形態では更に、導電板25は導電板21とともに、一つの平らな板を折り曲げ成型することにより形成される。そのため、実装部253の厚さ(方向Zにおける寸法)は、実装部213の厚さ(方向Zにおける)と同一である。
The mounting
図22に示すワイヤボンディング用リード53は、ワイヤボンディング用リード51と略同様の構成を有するが、ワイヤがボンディングされるパッド主面の向く方向が、ワイヤボンディング用リード51と異なる。以下、具体的に説明する。
The
ワイヤボンディング用リード53は、たとえばCuなどの導体よりなる。ワイヤボンディング用リード53は、一つの平らな板を折り曲げ成型することにより形成される。本実施形態では特に、ワイヤボンディング用リード53は導電板24とともに、一つの平らな板を折り曲げ成型することにより形成される。ワイヤボンディング用リード53は、パッド部531と、中間部532と、実装部533と、を含む。
The
パッド部531は、パッド主面535およびパッド裏面536を有する。パッド主面535にはワイヤ47がボンディングされている。図22に示すように、パッド主面535は、方向Zにおいて、裏面電極323よりも主面電極321の配置された側(方向Zb側)に位置している。一方、パッド裏面536はパッド主面535の向く方向と反対方向を向く。パッド裏面536は、樹脂底面71の位置する側を向いている。本実施形態においては、図22に示すように、パッド裏面536は、導電板24に形成された段差部243における段差面249よりも、樹脂底面71の位置する側に配置されている。これにより、パッド主面535にワイヤ47をボンディングする際に用いるヒータ(使用時にはパッド裏面536の図22における下側に配置される)が、導電板24に接近したとしても、当該ヒータが導電板24に接触することを防止できる。
The
中間部532は、パッド部531および実装部533の間に位置する。中間部532は、パッド部531および実装部533のいずれにもつながる。本実施形態において中間部532は、パッド部531に対し傾斜している。更に、中間部532は樹脂底面71に対し傾斜している。中間部532は、XY平面視においてパッド部531から遠ざかるほど方向Zaに向かう形状である。
The
実装部533は、樹脂部7から露出する部位を有する。より具体的には、実装部533は、樹脂側面72における第1部分721と、樹脂底面71と、から露出している。図18、図22に示すように、実装部533は、第1部分721から方向Yの一方に突出している。実装部533は、実装部253と同一方向に、第1部分721から突出している。本実施形態と異なり、実装部533が第1部分721から突出しておらず、実装部533が、樹脂側面72と面一の側面を有していても良い。実装部533は実装面539を有する。実装面539は、樹脂底面71から露出し且つ樹脂底面71と面一である。実装面539は、ハンダ層888を介して、配線基板106に接合されている。ワイヤボンディング用リード53はハンダ層888を経由して配線基板106の配線層と導通している。上述のようにワイヤボンディング用リード53は、一つの平らな板を折り曲げ成型することにより形成される。そのため、実装部533の厚さ(方向Zにおける寸法)は、パッド部531の厚さ(方向Zにおける寸法)と同一である。本実施形態では更に、ワイヤボンディング用リード53は、導電板24とともに、一つの平らな板を折り曲げ成型することにより形成される。そのため、実装部533の厚さ(方向Zにおける寸法)は、導電板24の厚さと同一である。
The mounting
次に、半導体装置102の製造方法の一例について簡単に説明する。
Next, an example of a method for manufacturing the
半導体装置102を製造するには、第1中間品851(図27、図28参照)と、第2中間品853(図29、図30参照)と、リードフレーム845(図31、図32参照)と、を製造する。
To manufacture the
第1中間品851は、第1実施形態で述べたように製造する。
The first
第2中間品853を製造するには、まず、図29、図30に示すリードフレーム844を一枚の導電板から形成する。リードフレーム844は、のちに、導電板24、ワイヤボンディング用リード53になるものである。次に、リードフレーム844に、導電性接合部413を介して、半導体チップ32における裏面電極323を接合する。次に、半導体チップ32における主面電極322と、リードフレーム844とに、ワイヤ47を接合する。これにより、同図に示す第2中間品853が製造される。ワイヤ47を接合する工程は、主面電極321が重力方向における上方を向いている状態で行われる。
To manufacture the second
リードフレーム845は、一枚の導電板から折り曲げ成型することにより形成する。リードフレーム845は、のちに、導電板25になるものである。
The
次に、図33、図34に示すように、導電性接合部412を介して、第2中間品853におけるリードフレーム844に、半導体チップ31における主面電極311を接合する。同様に、図33に示すように、導電性接合部414を介して、半導体チップ32の主面電極321に、リードフレーム845を接合する。
Next, as shown in FIGS. 33 and 34, the
次に、上述の樹脂部7(製造方法の説明では図示略)を形成したのちに、線L2に沿って、リードフレーム841,844,845をそれぞれ切断することにより、図19等に示した半導体装置102が製造される。
Next, after forming the above-described resin portion 7 (not shown in the description of the manufacturing method), the lead frames 841, 844, and 845 are cut along the line L2, respectively, so that the semiconductor shown in FIG.
次に、本実施形態の作用効果について説明する。 Next, the effect of this embodiment is demonstrated.
半導体装置102においては、半導体チップ31の主面電極311、および、半導体チップ32は、いずれも、導電板24に接合している。このような構成によると、半導体チップ31および半導体チップ32は、導電板24を経由して互いに導通している。よって、半導体チップ31および半導体チップ32を、半導体装置102の外部の配線等を経由して導通させる必要がない。半導体装置102の外部の配線等を用いる必要がないと、半導体チップ31と半導体チップ32とを導通させる経路の配線抵抗および配線インダクタンスは、主に、導電板24の抵抗およびインダクタンスのみとなる。これは、半導体装置102が構成する回路における配線抵抗や配線インダクタンスの低減を図るのに適する。したがって、半導体装置102は、低消費電力化および高性能化を図るのに適する。
In the
図19に示すように、半導体装置102においては、主面電極312に接合されたワイヤ46は、方向Zにおいて、主面電極311に接合された導電板24に重なる部位を有する。このような構成によると、第1実施形態で述べたのと同様の理由により、半導体装置102の薄型化を図ることができる。同様に、半導体装置102においては、主面電極322に接合されたワイヤ47は、方向Zにおいて、主面電極321に接合された導電板25に重なる部位を有する。このような構成によっても、同様の理由により、半導体装置102の小型化を図ることができる。
As shown in FIG. 19, in the
図19に示すように、半導体装置102においては、パッド主面515は、方向Zにおいて、裏面電極313よりも主面電極311の配置された側(方向Za側)に位置する。このような構成によると、第1実施形態で述べたのと同様の理由により、ワイヤ46が半導体チップ31に接触することを防止するのに適する。同様に、図22に示すように、半導体装置102においては、パッド主面535は、方向Zにおいて、裏面電極323よりも主面電極321の配置された側(方向Zb側)に位置する。このような構成も、ワイヤ47が半導体チップ32に接触するのを防止するのに適する。
As shown in FIG. 19, in the
半導体装置102によると、第1実施形態で述べたのと同様の理由により、ワイヤ46をパッド部511に接合する際に用いるキャピラリ(図示略)が中間部512に接触することを、防止できる。同様に、半導体装置102においては、ワイヤボンディング用リード53は、パッド部531と実装部533との間に位置する中間部532を含む。中間部532は樹脂底面71に対し傾斜している。このような構成によると、ワイヤ47をパッド部531に接合する際に用いるキャピラリ(図示略)が中間部532に接触することを、防止できる。
According to the
図22に示すように、半導体装置102においては、パッド裏面536はパッド主面535の向く方向と反対方向を向く。パッド裏面536は、樹脂底面71の位置する側を向いている。このような構成によると、パッド裏面536は樹脂底面71から方向Zにおいて離間しており、樹脂底面71から露出していない。そのため、ハンダ層888はパッド裏面536には接合せず、パッド裏面536よりも導電板24から離間した実装面539に接合することとなる。そのため、ハンダ層888と、導電板24に接合するハンダ層886との離間距離を大きくすることができる。ハンダ層888およびハンダ層886の離間距離を大きくできると、ハンダ層888およびハンダ層886の意図しない接触を防止することができる。これにより、ハンダ層888とハンダ層886とがショートすることを防止できる。
As shown in FIG. 22, in the
<第3実施形態>
図35〜図38を用いて、本発明の第3実施形態について説明する。
<Third Embodiment>
A third embodiment of the present invention will be described with reference to FIGS.
図35は、本発明の第3実施形態にかかる半導体装置の平面図である。図36は、図35のXXXVI−XXXVI線に沿う断面図である。図37は、図35のXXXVII−XXXVII線に沿う断面図である。図38は、本発明の第3実施形態にかかる半導体装置が構成する回路の回路図である。 FIG. 35 is a plan view of a semiconductor device according to the third embodiment of the present invention. 36 is a cross-sectional view taken along line XXXVI-XXXVI in FIG. FIG. 37 is a cross-sectional view taken along line XXXVII-XXXVII in FIG. FIG. 38 is a circuit diagram of a circuit configured by the semiconductor device according to the third embodiment of the present invention.
これらの図に示す半導体装置103は、半導体チップ31,32、導電板22、および、ワイヤボンディング用リード51,52をそれぞれ2つずつ備える点において、上述の半導体装置101と異なる。図38に示すように、半導体装置103は、フルブリッジ回路を構成している。本実施形態において、2つの半導体チップ31のうち一方を半導体チップ31aとし、2つの半導体チップ31のうち他方を半導体チップ31bとする。同様に、2つの半導体チップ32のうち一方を半導体チップ32aとし、2つの半導体チップ32のうち他方を半導体チップ32bとする。
The
半導体装置103においては、導電板21は、半導体チップ31a,31bのいずれにも接合している。これにより図38に示すように、半導体チップ31a,31bの裏面電極313(ドレイン電極)どうしが互いに導通している。導電板23は、半導体チップ32a,32bのいずれにも接合している。これにより図38に示すように、半導体チップ32a,32bの主面電極321(ソース電極)どうしが互いに導通している。また図38に示すように、半導体チップ31aの主面電極311(ソース電極)と、半導体チップ32aの裏面電極323(ドレイン電極)とは、互いに導通している。同様に、半導体チップ31bの主面電極311と、半導体チップ32bの裏面電極323とは、互いに導通している。
In the
本実施形態によっても、半導体装置103が構成する回路における配線抵抗や配線インダクタンスの低減を図ることができる。したがって、半導体装置103は、低消費電力化および高性能化を図るのに適する。さらに、第1実施形態で述べたのと同様の利点を得ることができる。
Also according to the present embodiment, it is possible to reduce wiring resistance and wiring inductance in a circuit configured by the
<第4実施形態>
図39〜図42を用いて、本発明の第4実施形態について説明する。
<Fourth embodiment>
A fourth embodiment of the present invention will be described with reference to FIGS.
図39は、本発明の第4実施形態にかかる半導体装置の平面図である。図40は、図39のXL−XL線に沿う断面図である。図41は、図39のXLI−XLI線に沿う断面図である。図42は、本発明の第4実施形態にかかる半導体装置が構成する回路の回路図である。 FIG. 39 is a plan view of a semiconductor device according to the fourth embodiment of the present invention. 40 is a cross-sectional view taken along line XL-XL of FIG. 41 is a cross-sectional view taken along line XLI-XLI in FIG. FIG. 42 is a circuit diagram of a circuit configured by the semiconductor device according to the fourth embodiment of the present invention.
これらの図に示す半導体装置104は、導電板26と、半導体チップ33,34と、ワイヤ48,49と、ワイヤボンディング用リード58と、を更に備える点において、上述の半導体装置102と異なる。図42に示すように、半導体装置104は、フルブリッジ回路を構成している。図41に示すように、本実施形態においては、第2実施形態と異なり、半導体チップ31の主面電極311、および、半導体チップ32の主面電極321は、互いに同一方向(方向Za)を向いている。
The
半導体チップ33,34は、トランジスタである。半導体チップ33の裏面電極333と、半導体チップ34の裏面電極343とは導電性接合部を介して導電板26に接合している(一部図示略)。これにより図42に示すように、裏面電極333,334(ドレイン電極)どうしが互いに導通している。半導体チップ33の主面電極331は導電板21に接合されている。これにより図42に示すように、半導体チップ33の主面電極331(ソース電極)は、半導体チップ31の裏面電極313(ドレイン電極)と導通している。半導体チップ34の主面電極341は導電板25に接合されている。これにより図42に示すように、半導体チップ34の主面電極341(ソース電極)は、半導体チップ32の裏面電極323(ドレイン電極)と導通している。ワイヤ48は、半導体チップ33の主面電極332とワイヤボンディング用リード58とを接続しており、ワイヤ49は、半導体チップ34の主面電極342とワイヤボンディング用リード58とを接続している。
The semiconductor chips 33 and 34 are transistors. The
本実施形態によっても、半導体装置104が構成する回路における配線抵抗や配線インダクタンスの低減を図ることができる。したがって、半導体装置104は、低消費電力化および高性能化を図るのに適する。さらに、第2実施形態で述べたのと同様の利点を得ることができる。
Also according to the present embodiment, it is possible to reduce wiring resistance and wiring inductance in a circuit configured by the
<第5実施形態>
図43,図44を用いて、本発明の第5実施形態について説明する。
<Fifth Embodiment>
A fifth embodiment of the present invention will be described with reference to FIGS.
図43は、本発明の第5実施形態にかかる半導体装置の断面図である。図44は、本発明の第5実施形態にかかる半導体装置が構成する回路の回路図である。 FIG. 43 is a cross-sectional view of a semiconductor device according to the fifth embodiment of the present invention. FIG. 44 is a circuit diagram of a circuit configured by the semiconductor device according to Embodiment 5 of the present invention.
半導体装置105は、導電板21,28,29と、半導体チップ31と、ダイオード38と、抵抗39と、導電性接合部411,421,422と、ワイヤ46,461と、導通部材462と、ワイヤボンディング用リード51,59と、樹脂部7と、を備える。導電板21、半導体チップ31、導電性接合部411、ワイヤ46、ワイヤボンディング用リード59、および、樹脂部7は、第1実施形態における構成と同様であるから、説明を省略する。半導体装置105は過電流保護回路であり、DC/DCコントローラ周辺に配置されることが多い。
The
導電板28,29はCuなどの導体よりなる。導電板28および導電板29はいずれも、樹脂底面71から露出している。ダイオード38は、導電性接合部421を介して導電板21に接合されている。これにより図44に示すように、ダイオード38は、半導体チップ31の裏面電極313(本実施形態ではドレイン電極)と互いに導通している。抵抗39は導電性接合部422を介して、導電板28,29に接合されている。これにより、抵抗39は導電板28,29に導通している。導通部材462は、半導体チップ31の主面電極311と抵抗39の一端とに接合している。これにより図44に示すように、導通部材462を経由して、半導体チップ31の主面電極311(本実施形態ではソース電極)は、抵抗39と導通している。導通部材462はCuなどの導体よりなる。ワイヤ46は、方向Zにおいて、導通部材462に重なる部位、および、抵抗39に重なる部位を有する。ダイオード38および抵抗39は、機能素子チップの一例である。
The
ワイヤボンディング用リード59は、ワイヤボンディング用リード51と同様の構成であるから、説明を省略する。ワイヤボンディング用リード59とダイオード38とに、ワイヤ461が接合されている。
Since the
半導体装置105においては、半導体チップ31の主面電極311、および、抵抗39は、いずれも、導通部材462に接合している。このような構成によると、半導体チップ31および抵抗39は、導通部材462を経由して互いに導通している。よって、半導体チップ31および抵抗39を、半導体装置105の外部の配線等を経由して導通させる必要がない。半導体装置105の外部の配線等を用いる必要がないと、半導体チップ31と、抵抗39とを導通させる経路の配線抵抗および配線インダクタンスは、主に、導通部材462の抵抗およびインダクタンスのみとなる。これは、半導体装置105が構成する回路における配線抵抗や配線インダクタンスの低減を図るのに適する。したがって、半導体装置105は、低消費電力化および高性能化を図るのに適する。
In the
半導体装置105においては、主面電極312に接合されたワイヤ46は、方向Zにおいて、主面電極311に接合された導通部材462に重なる部位を有する。このような構成によると、上述の実施形態で述べたのと同様の理由により、半導体装置105の薄型化を図ることができる。同様に、ワイヤ46は、方向Zにおいて抵抗39と重なる部位を有する。このような構成によっても、半導体装置105の薄型化を図ることができる。
In the
本発明は、上述した実施形態に限定されるものではない。本発明の各部の具体的な構成は、種々に設計変更自在である。半導体装置が構成する回路は、上述のものに限られない。当該回路は、たとえば、バッファ回路や3層モータであってもよい。本発明の機能素子チップは、トランジスタやダイオードや抵抗の他に、コンデンサであってもよい。 The present invention is not limited to the embodiment described above. The specific configuration of each part of the present invention can be changed in various ways. The circuit which a semiconductor device comprises is not restricted to the above-mentioned thing. The circuit may be, for example, a buffer circuit or a three-layer motor. The functional element chip of the present invention may be a capacitor in addition to a transistor, a diode, or a resistor.
801,802 実装構造
881〜888 ハンダ層
101〜105 半導体装置
106 配線基板
21,22,22a,22b,23〜26,28,29 導電板
211,221,251 パッド部
212,222,252 中間部
216,226,248 穴
213,223,253 実装部
219,229,259 実装面
227,237,247,257 凹部
231,232,241,242 導電面
233 段差部
31,31a,31b,32,32a,32b,33,34 半導体チップ
311,312,321,322 主面電極
313,323 裏面電極
38 ダイオード
39 抵抗
411〜418,421,422 導電性接合部
46〜49,461 ワイヤ
462 導通部材
51,51a,51b,52,52a,52b,53,58,59 ワイヤボンディング用リード
511,521,531 パッド部
515,525,535 パッド主面
516,526,536 パッド裏面
512,522,532 中間部
513,523,533 実装部
519,529 実装面
7 樹脂部
71 樹脂底面
72 樹脂側面
721 第1部分
722 第2部分
73 樹脂主面
851 第1中間品
852,853 第2中間品
841〜845 リードフレーム
L1,L2 線
801, 802 Mounting structure 881-888 Solder layer 101-105
Claims (21)
上記複数の機能素子チップのうちの2つの機能素子チップのいずれにも接合された導通部材と、
第1ワイヤと、
上記複数の機能素子チップ、上記導通部材、および上記第1ワイヤを覆う樹脂部と、を備え、
上記2つの機能素子チップの一方は、互いに同一方向を向く第1ソース電極および第1ゲート電極と、上記第1ソース電極の向く方向とは反対の方向を向く第1ドレイン電極と、を含む第1半導体チップであり、上記導通部材は、上記第1ソース電極に接合され、上記第1ワイヤは、上記第1ゲート電極に接合され、且つ、上記第1半導体チップの厚さ方向において上記導通部材に重なる部位を有しており、
上記導通部材は、第1導電板であり、上記2つの機能素子チップの他方は、上記第1ソース電極の向く方向と同一方向を向く第2ソース電極および第2ゲート電極と上記第2ソース電極の向く方向とは反対の方向を向く第2ドレイン電極とを含む第2半導体チップであり、
上記第1半導体チップの上記第1ソース電極と上記第2半導体チップの上記第2ドレイン電極とは、上記第1導電板を介して電気的に接続されている、半導体装置。 A plurality of functional element chips;
A conductive member bonded to any one of the two functional element chips among the plurality of functional element chips;
A first wire;
A plurality of functional element chips, the conductive member, and a resin portion covering the first wire,
One of the two functional element chips includes a first source electrode and a first gate electrode facing in the same direction, and a first drain electrode facing in a direction opposite to the direction facing the first source electrode. 1 semiconductor chip, the conducting member is joined to the first source electrode, the first wire is joined to the first gate electrode, and the conducting member in the thickness direction of the first semiconductor chip. and have a site that overlaps in,
The conducting member is a first conductive plate, and the other of the two functional element chips is a second source electrode, a second gate electrode, and the second source electrode that face the same direction as the first source electrode. A second semiconductor chip including a second drain electrode facing in a direction opposite to the direction facing
The semiconductor device, wherein the first source electrode of the first semiconductor chip and the second drain electrode of the second semiconductor chip are electrically connected via the first conductive plate .
上記ワイヤボンディング用リードは、上記第1ワイヤが接合されたパッド主面を有するパッド部を含む、請求項1に記載の半導体装置。 Further comprising a wire bonding lead exposed from the resin part,
The semiconductor device according to claim 1 , wherein the lead for wire bonding includes a pad portion having a pad main surface to which the first wire is bonded.
上記ワイヤボンディング用リードは、上記樹脂底面から露出する実装部を含む、請求項2または3に記載の半導体装置。
The resin part has a resin bottom surface facing one of the thickness directions,
The semiconductor device according to claim 2 , wherein the wire bonding lead includes a mounting portion exposed from the resin bottom surface.
上記第2ソース電極は、上記第2導電板に接合されている、請求項1ないし10のいずれかに記載の半導体装置。 A second conductive plate;
Above SL and the second source electrode, the is joined to the second conductive plate, the semiconductor device according to any one of claims 1 to 10.
上記第2導電面は、上記樹脂部から露出している、請求項11に記載の半導体装置。 The second conductive plate has a first conductive surface to which the second source electrode is joined, and a second conductive surface facing in a direction opposite to the direction toward the first conductive surface,
The semiconductor device according to claim 11 , wherein the second conductive surface is exposed from the resin portion.
上記第2ワイヤは、上記第2ゲート電極に接合され、且つ、上記厚さ方向において上記第2導電板に重なる、請求項11ないし13のいずれかに記載の半導体装置。 A second wire;
Upper Symbol second wire is bonded to the second gate electrode, and, overlapping the second conductive plate in the thickness direction, the semiconductor device according to any one of claims 11 to 13.
上記第2ソース電極は、上記第2導電板に接合されている、請求項1ないし10のいずれかに記載の半導体装置。 A second conductive plate;
Above SL and the second source electrode, the is joined to the second conductive plate, the semiconductor device according to any one of claims 1 to 10.
上記第2ワイヤは、上記第2ゲート電極に接合され、且つ、上記厚さ方向において上記第2導電板に重なる、請求項15ないし17のいずれかに記載の半導体装置。 A second wire;
Upper Symbol second wire is bonded to the second gate electrode, and, in the thickness direction overlaps the second conductive plate, the semiconductor device according to any one of claims 15 to 17.
上記半導体装置が配置された配線基板と、
上記半導体装置および上記配線基板の間に介在するハンダ層と、を備える、半導体装置の実装構造。 A semiconductor device according to any one of claims 1 to 20 ,
A wiring board on which the semiconductor device is disposed;
And a solder layer interposed between the semiconductor device and the wiring board.
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011041453A JP5813963B2 (en) | 2011-02-28 | 2011-02-28 | Semiconductor device and mounting structure of semiconductor device |
US13/406,527 US8963304B2 (en) | 2011-02-28 | 2012-02-27 | Semiconductor device and semiconductor device mounting structure |
US14/613,473 US9711481B2 (en) | 2011-02-28 | 2015-02-04 | Semiconductor device and semiconductor device mounting structure |
US15/617,746 US10535624B2 (en) | 2011-02-28 | 2017-06-08 | Semiconductor device and semiconductor device mounting structure having conductor plates |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011041453A JP5813963B2 (en) | 2011-02-28 | 2011-02-28 | Semiconductor device and mounting structure of semiconductor device |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015183820A Division JP6162764B2 (en) | 2015-09-17 | 2015-09-17 | Semiconductor device and mounting structure of semiconductor device |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2012178504A JP2012178504A (en) | 2012-09-13 |
JP5813963B2 true JP5813963B2 (en) | 2015-11-17 |
Family
ID=46718411
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011041453A Active JP5813963B2 (en) | 2011-02-28 | 2011-02-28 | Semiconductor device and mounting structure of semiconductor device |
Country Status (2)
Country | Link |
---|---|
US (3) | US8963304B2 (en) |
JP (1) | JP5813963B2 (en) |
Families Citing this family (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6161251B2 (en) * | 2012-10-17 | 2017-07-12 | ルネサスエレクトロニクス株式会社 | Semiconductor device and manufacturing method thereof |
WO2014073311A1 (en) * | 2012-11-09 | 2014-05-15 | 富士電機株式会社 | Semiconductor device |
US9385070B2 (en) * | 2013-06-28 | 2016-07-05 | Delta Electronics, Inc. | Semiconductor component having a lateral semiconductor device and a vertical semiconductor device |
JP6162643B2 (en) * | 2014-05-21 | 2017-07-12 | 三菱電機株式会社 | Semiconductor device |
US9589868B2 (en) * | 2015-03-11 | 2017-03-07 | Gan Systems Inc. | Packaging solutions for devices and systems comprising lateral GaN power transistors |
JP6639320B2 (en) | 2016-04-27 | 2020-02-05 | マレリ株式会社 | Semiconductor device |
JP6857035B2 (en) * | 2017-01-12 | 2021-04-14 | ローム株式会社 | Semiconductor device |
CN108376714B (en) * | 2018-03-01 | 2021-03-16 | 山东沂光集成电路有限公司 | SMA paster diode |
JP2019153752A (en) * | 2018-03-06 | 2019-09-12 | トヨタ自動車株式会社 | Semiconductor device |
JP7271570B2 (en) * | 2018-11-19 | 2023-05-11 | ローム株式会社 | semiconductor equipment |
US11342248B2 (en) | 2020-07-14 | 2022-05-24 | Gan Systems Inc. | Embedded die packaging for power semiconductor devices |
JP7118205B1 (en) | 2021-04-12 | 2022-08-15 | 三菱電機株式会社 | Semiconductor device and semiconductor module using the same |
JP7118204B1 (en) | 2021-04-12 | 2022-08-15 | 三菱電機株式会社 | semiconductor equipment |
Family Cites Families (19)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3639515B2 (en) | 2000-09-04 | 2005-04-20 | 三洋電機株式会社 | Method for manufacturing MOSFET mounting structure |
US7176506B2 (en) * | 2001-08-28 | 2007-02-13 | Tessera, Inc. | High frequency chip packages with connecting elements |
JP4239580B2 (en) * | 2002-12-13 | 2009-03-18 | 株式会社デンソー | Semiconductor device |
FR2855837B1 (en) * | 2003-06-06 | 2006-01-27 | Api Seplast | WIRE HAVING CUT RESISTANCE PROPERTIES |
JP4489485B2 (en) | 2004-03-31 | 2010-06-23 | 株式会社ルネサステクノロジ | Semiconductor device |
JP2005302951A (en) * | 2004-04-09 | 2005-10-27 | Toshiba Corp | Semiconductor device package for power |
JP2006049542A (en) * | 2004-08-04 | 2006-02-16 | Toyota Motor Corp | Power module |
JP4426955B2 (en) * | 2004-11-30 | 2010-03-03 | 株式会社ルネサステクノロジ | Semiconductor device |
CN100435324C (en) * | 2004-12-20 | 2008-11-19 | 半导体元件工业有限责任公司 | Semiconductor package structure having enhanced thermal dissipation characteristics |
US7442295B2 (en) * | 2006-07-14 | 2008-10-28 | Jian-Rung Cheng | Water purification and treatment apparatus and treatment process using the apparatus |
JP4860442B2 (en) | 2006-11-20 | 2012-01-25 | ローム株式会社 | Semiconductor device |
JP4640345B2 (en) * | 2007-01-25 | 2011-03-02 | 三菱電機株式会社 | Power semiconductor device |
JP4910889B2 (en) * | 2007-05-31 | 2012-04-04 | 株式会社デンソー | Semiconductor device |
US7991831B2 (en) * | 2007-07-30 | 2011-08-02 | Northwestern University | System and method for speculative remote display |
JP2009224560A (en) * | 2008-03-17 | 2009-10-01 | Denso Corp | Semiconductor device and production method therefor |
JP4344776B2 (en) * | 2008-08-11 | 2009-10-14 | 株式会社ルネサステクノロジ | Semiconductor device |
JP5443837B2 (en) | 2009-06-05 | 2014-03-19 | ルネサスエレクトロニクス株式会社 | Semiconductor device |
JP5271861B2 (en) * | 2009-10-07 | 2013-08-21 | ルネサスエレクトロニクス株式会社 | Manufacturing method of semiconductor device |
JP5943795B2 (en) * | 2012-09-26 | 2016-07-05 | ルネサスエレクトロニクス株式会社 | Manufacturing method of semiconductor device |
-
2011
- 2011-02-28 JP JP2011041453A patent/JP5813963B2/en active Active
-
2012
- 2012-02-27 US US13/406,527 patent/US8963304B2/en active Active
-
2015
- 2015-02-04 US US14/613,473 patent/US9711481B2/en active Active
-
2017
- 2017-06-08 US US15/617,746 patent/US10535624B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
US9711481B2 (en) | 2017-07-18 |
JP2012178504A (en) | 2012-09-13 |
US8963304B2 (en) | 2015-02-24 |
US20120217616A1 (en) | 2012-08-30 |
US20170271297A1 (en) | 2017-09-21 |
US20150155253A1 (en) | 2015-06-04 |
US10535624B2 (en) | 2020-01-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5813963B2 (en) | Semiconductor device and mounting structure of semiconductor device | |
US9496205B2 (en) | Power semiconductor package | |
KR101489325B1 (en) | Power module with stacked flip-chip and method of fabricating the same power module | |
JP4600576B2 (en) | Semiconductor device and manufacturing method thereof | |
WO2021251126A1 (en) | Semiconductor device | |
US20190333850A1 (en) | Wiring board having bridging element straddling over interfaces | |
JP2021015857A (en) | Semiconductor device and electronic device | |
JP3958156B2 (en) | Power semiconductor device | |
JP6162764B2 (en) | Semiconductor device and mounting structure of semiconductor device | |
JP2013219268A (en) | Semiconductor device | |
JP2006134912A (en) | Semiconductor module and its manufacturing method, and film interposer | |
JP2008103725A (en) | Flexible film, semiconductor package using the flexible film and method for manufacturing the semiconductor package | |
JP2017199897A (en) | Semiconductor device | |
JP4237542B2 (en) | Semiconductor device | |
JP5822468B2 (en) | Semiconductor device | |
JP2004363319A (en) | Mount substrate and semiconductor device | |
JP4791104B2 (en) | Semiconductor chip and method for manufacturing semiconductor chip | |
US20120056240A1 (en) | Semiconductor device | |
JP2020098811A (en) | Semiconductor device and electric power conversion apparatus | |
JP2007059430A (en) | Semiconductor device | |
US7019409B2 (en) | Circuit device | |
KR20230158860A (en) | Power module and manufacturing method thereof | |
JPH0923055A (en) | Electronic circuit board | |
JP2008159786A (en) | Method of manufacturing semiconductor device and adhesive wiring member | |
JP2007059548A (en) | Semiconductor chip and method of manufacturing semiconductor chip |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20140207 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20140826 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150203 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150406 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150512 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150706 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20150818 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20150917 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5813963 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |