JP4239580B2 - Semiconductor device - Google Patents

Semiconductor device Download PDF

Info

Publication number
JP4239580B2
JP4239580B2 JP2002362170A JP2002362170A JP4239580B2 JP 4239580 B2 JP4239580 B2 JP 4239580B2 JP 2002362170 A JP2002362170 A JP 2002362170A JP 2002362170 A JP2002362170 A JP 2002362170A JP 4239580 B2 JP4239580 B2 JP 4239580B2
Authority
JP
Japan
Prior art keywords
electrode
phase
igbt
side electrode
switching element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2002362170A
Other languages
Japanese (ja)
Other versions
JP2004193476A (en
JP2004193476A5 (en
Inventor
典久 今泉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP2002362170A priority Critical patent/JP4239580B2/en
Publication of JP2004193476A publication Critical patent/JP2004193476A/en
Publication of JP2004193476A5 publication Critical patent/JP2004193476A5/ja
Application granted granted Critical
Publication of JP4239580B2 publication Critical patent/JP4239580B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H01L2224/331—Disposition
    • H01L2224/3318—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/33181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73215—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1301—Thyristor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance

Landscapes

  • Semiconductor Integrated Circuits (AREA)

Description

【０００１】
【発明の属する技術分野】
本発明は、スイッチング素子と整流素子とを有する半導体装置に関するものである。
【０００２】
【従来の技術】
スイッチング素子と整流素子とを有する半導体装置には、ＩＧＢＴモジュール、サイリスタモジュール、ＭＯＳＦＥＴモジュール等がある。ここでは、ＩＧＢＴモジュールを例として半導体装置について説明する。
【０００３】
ＩＧＢＴモジュールは、スイッチング素子としてのＩＧＢＴ素子と、整流素子としてのダイオード素子とを有して構成されており、例えば、インバータ回路に用いられている。
【０００４】
図７にＩＧＢＴモジュールが用いられる回路としてインバータ回路を示す。図７に示す回路は、２つのＩＧＢＴ素子４、５が直列に接続されており、各ＩＧＢＴ素子４、５のエミッタＥ、コレクタＣにはそれぞれ並列してダイオード素子６、７が接続されている。そして、一方のＩＧＢＴ素子４のコレクタＣおよび他方のＩＧＢＴ素子５のエミッタＥに外部電極１、２が接続されており、２つのＩＧＢＴ素子４、５の間には、中点電極３が接続されている。
【０００５】
従来、このような回路を構成するためのＩＧＢＴモジュールとしては、例えば、図示しないが、ＩＧＢＴ素子４のエミッタ電極形成面Ｅ上に素子間接続導体が接合され、さらに、素子間接続導体の上にダイオード素子６が搭載され、ダイオード素子６のアノード電極形成面Ａと素子間接続導体とが接合された構造のものがある。これは、ＩＧＢＴ素子４とダイオード素子６とを縦方向に積層して接続することにより、ＩＧＢＴモジュールが小型化されたものである（例えば、特許文献１参照）。
【０００６】
この構造のモジュールでは、図７中における上相（図７中にて中点電極３よりも上側）のＩＧＢＴ素子４とダイオード素子６とが素子間接続導体を介して対面するように、もしくは下相（図７中にて中点電極３よりも下側）のＩＧＢＴ素子５とダイオード素子７とが素子間接続導体を介して対面するように、それぞれ配置されている。
【０００７】
また、他の構造のものとしては、ＩＧＢＴ素子とダイオード素子とを縦方向に積層して接続し、さらに、外部電力端子をＩＧＢＴ素子の上面電極および下面電極へ直接接続しているものもある。これは、ＩＧＢＴ素子の各電極に外部電力端子を直接接続することで、電力配線部分の低抵抗化と低インダクタンス化が図られたものである（例えば、特許文献２参照）。
【０００８】
この構造のＩＧＢＴモジュールでは、図７中の上相のＩＧＢＴ素子４およびダイオード素子６、下相のＩＧＢＴ素子５およびダイオード素子７のうち、ＩＧＢＴ素子４、５同士が素子間接続導体を介して対面し、ダイオード素子６、７同士も素子間接続導体を介して対面するように、それぞれ積層されている。
【０００９】
【特許文献１】
特開２０００−１６４８００号公報（第４−５頁、第２図）
【００１０】
【特許文献２】
特開２００２−２６２５１号公報（第３−４頁、第１図）
【００１１】
【発明が解決しようとする課題】
上記したようなＩＧＢＴ素子等のスイッチング素子と、ダイオード素子等の整流素子とが縦方向に積層され、接続された構造の半導体装置においては、スイッチング素子間に発生するサージ電圧を低減することが要求される。
【００１２】
本発明は上記点に鑑みて、ＩＧＢＴ素子間に発生するサージ電圧を低減することができる半導体装置を提供することを目的とする。
【００１３】
【課題を解決するための手段】
本発明者らは、サージ電圧を低減する方法を得るために、サージ電圧と各素子と電極とを接続している配線等のインダクタンス成分との関係に着目した。
【００１４】
ここで、図８に図７に示すインバータ回路の外部電極１、２にバッテリー３２、コンデンサ３３が接続され、中点電極３にモータが接続されているときの等価回路を示す。この回路図では、バッテリー３２の電圧Ｅ、モータと中点電極３との間でのインダクタンス成分３１、Ｐ側電極１やＮ側電極２のインダクタンス成分ＬP、ＬNや、各素子や電極に接続されている配線のインダクタンス成分Ｌも示している。
【００１５】
なお、各インダクタンス成分は、ＬS41：Ｐ側電極１と上相のＩＧＢＴ素子４との間の配線、ＬS42：ＩＧＢＴ素子４と中点電極３との間の配線、ＬS51：下相のＩＧＢＴ素子５と中点電極３との間の配線、ＬS52：Ｎ側電極２とＩＧＢＴ素子５との間の配線、ＬR61：Ｐ側電極１と上相のダイオード素子６との間の配線、ＬR62：ダイオード素子６と中点電極３との間の配線、ＬR71：中点電極３と下相のダイオード素子７との間の配線、ＬR72：ダイオード素子７とＮ側電極２との間の配線のインダクタンス成分を示している。
【００１６】
例えば、図８中のＩＧＢＴ素子４がＯＮ→ＯＦＦしたときのＩＧＢＴ素子４間に発生するオフサージ電圧ＶSの大きさは、次の式にて示すことができる。
【００１７】
【数１】

Figure 0004239580
【００１８】
なお、ｄＩ／ｄｔは配線に流れる電流変化率を示している。
【００１９】
このように、ＩＧＢＴ素子４間に発生するオフサージ電圧は、ＬP、ＬS41、ＬS42、ＬR71、ＬR72、ＬNの和に比例する。したがって、これらのインダクタンス成分を減少させることができれば、ＩＧＢＴ素子間に発生するサージ電圧を低減することができる。
【００２０】
そこで、本発明者らは、特にＩＧＢＴ素子とこのＩＧＢＴ素子に対して逆相であるダイオード素子との間の配線のインダクタンス成分（上記した例では、ＬS4 2とＬR71の和）に着目することにより、以下の発明を創出した。
【００２１】
上記目的を達成するため、請求項１に記載の発明では、スイッチング素子（４、５）と整流素子（６、７）とが素子間接続導体（３）を介して縦方向に積層され接合され絶縁性の樹脂により封止された半導体装置において、スイッチング素子（４）のエミッタ電極形成面とこのスイッチング素子（４）に対して逆相である整流素子（７）のカソード電極形成面とが対面するように、もしくは、スイッチング素子（５）のコレクタ電極形成面とこのスイッチング素子（５）に対して逆相である整流素子（６）のアノード電極形成面とが対面するように、スイッチング素子と整流素子とが配置されていることを特徴としている。
【００２２】
上記従来技術の欄に記載した各半導体装置では、スイッチング素子とスイッチング素子に対して逆相である整流素子とが対向するように配置されていなかった。
【００２３】
つまり、スイッチング素子とスイッチング素子に対して逆相である整流素子とは、異なる積層の組に分かれて配置されていたため、スイッチング素子と逆相の整流素子との距離が長く、これらの間のインダクタンス成分が大きいものとなっていた。
【００２４】
これに対して、本発明では、スイッチング素子とスイッチング素子に対して逆相である整流素子とを対向するように配置していることから、スイッチング素子と逆相の整流素子との間の距離を従来技術の欄に記載した各半導体装置と比較して、短くすることができる。
【００２５】
これにより、スイッチング素子と逆相の整流素子との間のインダクタンス成分を従来の半導体装置よりも低減することができる。このため、上記した式（１）からわかるように、スイッチング素子間にサージ電圧が発生したとき、このサージ電圧を低減することができる。
【００２６】
請求項７に記載の発明では、スイッチング素子の各電極形成面のうち、素子間接続導体と電気的に接続されている面と反対側の面に第１の放熱板が接続されており、整流素子の各電極形成面のうち、素子間接続導体と電気的に接続されている面と反対側の面に第２の放熱板が接続されていることを特徴としている。
また、請求項２に記載の発明では、スイッチング素子の各電極形成面のうち、素子間接続導体と電気的に接続されている面と反対側の面に放熱板としてのＮ側電極が接続されており、整流素子の各電極形成面のうち、素子間接続導体と電気的に接続されている面と反対側の面に放熱板としてのＰ側電極が接続されていることを特徴としている。
【００２７】
請求項７に記載の発明では、スイッチング素子と整流素子とを重ね合わせており、さらに、スイッチング素子および整流素子を二枚の放熱板の間に配置した構造としていることから、これら各素子に発生した熱を各放熱板から放出することができる。これにより、各素子の信頼性を向上させることができる。なお、請求項２に記載の発明においても、スイッチング素子及び整流素子を放熱板としてのＮ側電極及びＰ側電極の間に配置した構造としていることから、上記請求項７と同様の効果を奏することができる。
【００２８】
請求項３に記載の発明では、整流素子と素子間接続導体との間には第１の導体ブロック（９）が接合され、スイッチング素子とＮ側電極との間には第２の導体ブロック（１０）が接合されることを特徴としている。さらに、請求項６に記載の発明では、Ｐ側電極及びＮ側電極において、スイッチング素子又は整流素子と接合されている面と反対側の面は樹脂から露出していることを特徴としている。
それによれば、スイッチング素子や整流素子にて発生した熱を、導体ブロックを介してＰ側電極及びＮ側電極から放出することができる。
請求項４に記載の発明では、素子間接続導体としての中点電極を備えており、中点電極の一方の面にはスイッチング素子（４）及び整流素子（６）を介して放熱板としてのＰ側電極が接合され、中点電極の他方の面には前記スイッチング素子（５）及び整流素子（７）を介して放熱板としてのＮ側電極が接合されたものであって、Ｐ側電極と中点電極の間である上相にてスイッチング素子（４）及び整流素子（６）が並列に接続されており、中点電極とＮ側電極の間である下相にてスイッチング素子（５）及び整流素子（７）が並列に接続されており、上相と下相のスイッチング素子はＰ側電極とＮ側電極との間にて中点電極を介して電気的に直列に接続されていることを特徴としている。
それによれば、スイッチング素子と逆相の整流素子との間の距離を従来技術の欄に記載した各半導体装置と比較して、より顕著に短くすることができる。
請求項５に記載の発明では、スイッチング素子（４）及び整流素子（６）と中点電極との間には第１の導体ブロック（８、９）が接合され、スイッチング素子（５）及び整流素子（７）とＮ側電極との間には第２の導体ブロック（１０、１１）が接合されることを特徴としている。それによれば、上記請求項３と同様の効果を奏することができる。
具体的には、請求項８に示すように、スイッチング素子として例えばＩＧＢＴ素子を用い、整流素子として例えばダイオード素子を用いることができる。
【００２９】
なお、上記各手段の括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係を示すものである。
【００３０】
【発明の実施の形態】
（第１実施形態）
本実施形態では、半導体装置としてインバータパワーモジュールを例として説明する。図１に第１実施形態におけるインバータパワーモジュールの断面図を示す。図１では、２つのＩＧＢＴ素子が１つの構造体に配置されている２ｉｎ１の構造を例として示している。また、図２に図１中のインバータパワーモジュールの回路図を示す。
【００３１】
インバータパワーモジュールは外部電極としてのＰ側電極１、Ｎ側電極２、および中点電極３と、スイッチング素子としてのＩＧＢＴ素子４、５と、整流素子としての回生用ダイオード素子６、７とを有する構成となっている。
【００３２】
そして、このインバータパワーモジュールの回路は、図２に示すように、Ｐ側電極１と中点電極３の間である上相にてＩＧＢＴ素子４およびダイオード素子６が並列に接続されており、中点電極３とＮ側電極２の間である下相にてＩＧＢＴ素子５およびダイオード素子７が並列に接続されている。上相と下相のＩＧＢＴ素子４、５はＰ側電極１とＮ側電極２との間にて、中点電極３を介して電気的に直列に接続されている。
【００３３】
なお、図２では、図１に対してＰ側電極１とＮ側電極２の位置が上下反対になっている。
【００３４】
具体的には、図１に示すように、Ｐ側電極１の上に図２中の上相のＩＧＢＴ素子４およびダイオード素子６が搭載されており、Ｐ側電極１の上側の面に、ＩＧＢＴ素子４のコレクタ面Ｃと、ダイオード素子６のカソード面Ｋとが接合されている。
【００３５】
そして、これらのＩＧＢＴ素子４とダイオード素子６の上に中点電極３が配置されており、ＩＧＢＴ素子４のエミッタ面Ｅおよびダイオード素子６のアノード面Ａが、それぞれ導体ブロック８、９を介して中点電極３と接合されている。
【００３６】
さらに、中点電極３の上に、図２中の下相のＩＧＢＴ素子５およびダイオード素子７が搭載されている。この中点電極３上のＩＧＢＴ素子５は、中点電極３の下側に位置するダイオード素子６と対向するように配置され、ＩＧＢＴ素子５のコレクタ面Ｃが中点電極３に接合されている。
【００３７】
また、中点電極３の上のダイオード素子７は、中点電極３の下側に位置するＩＧＢＴ素子４と対向するように配置され、ダイオード素子７のカソード面Ｋが中点電極３に接合されている。なお、本実施形態では、このように中点電極３が素子間接続導体としての役割も果たしている。
【００３８】
そして、ＩＧＢＴ素子５とダイオード素子７の上にＮ側電極２が配置されており、ＩＧＢＴ素子５のエミッタ面Ｅおよびダイオード素子７のアノード面Ａは、それぞれ導体ブロック１０、１１を介してＮ側電極２と接合されている。
【００３９】
つまり、本実施形態では、図１中のモジュールの右側半分に示されているように、上相のＩＧＢＴ素子４のエミッタ面Ｅと下相のダイオード素子７のカソード面Ｋとが中点電極３および導体ブロック８を介して対面し、また、図１中のモジュールの左側半分に示されているように、下相のＩＧＢＴ素子５のコレクタ面Ｃと上相のダイオード素子６のアノード面Ａとが中点電極３および導体ブロック９を介して対面するにように、各相のＩＧＢＴ素子４、５とダイオード素子６、７とが配置されている。
【００４０】
そして、ＩＧＢＴ素子４、５は、エミッタ面側に形成されているボンディングパッド（図示せず）と信号電極１２、１３とがボンディングワイヤ１４、１５により接続されている。この信号電極１２、１３は例えば、ゲート信号やケルビンエミッタ信号用の電極である。
【００４１】
導体ブロック８、９、１０、１１は、ＩＧＢＴ素子４、５と信号電極１２、１３とを接続しているボンディングワイヤ１４、１５が中点電極３もしくはＮ側電極２と接触したり、切断しないように、ＩＧＢＴ素子４、５のエミッタ面Ｅと中点電極３、またはＩＧＢＴ素子のエミッタ面ＥとＮ側電極２との間にスペースを設けるためのスペーサとして用いられているものである。
【００４２】
導体ブロック８、９、１０、１１、Ｐ側電極１、Ｎ側電極２および中点電極３は、Ｃｕ、Ｍｏ、Ｗ等の電気伝導度が大きく、かつ、熱伝導の大きいものにより構成されている。
【００４３】
また、ＩＧＢＴ素子４、５もしくはダイオード素子６、７の各素子と、Ｐ側電極１もしくは中点電極３の各電極とは、はんだ、もしくは導電性接着剤等の接合材１６により接合されている。同様に、各素子４、５、６、７と各導体ブロック８、９、１０、１１との間、各導体ブロック８、９、１０、１１とＮ側電極２もしくは中点電極３との間も、接合材１６により接合されている。なお、これらの接合は他の接合手段を用いることもできる。
【００４４】
そして、ＩＧＢＴ素子４、５、ダイオード素子６、７、導体ブロック８、９、１０、１１、Ｐ側電極１、Ｎ側電極２および中点電極３等は、外部との絶縁性を確保したり、ボンディングワイヤ１４、１５を保護するため、絶縁性の樹脂１７により封止されている。ただし、Ｐ側電極１およびＮ側電極２の各素子等と接続されていない面は、絶縁性の樹脂１７で覆われていない。
【００４５】
なお、絶縁性の樹脂１７は、この樹脂１７がなくても外部との絶縁性を確保できれば必ずしも必要ではない。また、各素子の発熱が少ないときは、Ｐ側電極１およびＮ側電極２の各素子等と接続されていない面は絶縁性の樹脂１７で覆われていても良い。
【００４６】
次に本実施形態におけるインバータパワーモジュールの製造方法を説明する。図３に製造方法を説明するための図を示す。図３（ａ）は完成後のインバータパワーモジュールの断面図であり、図１と同じである。図３（ｂ）〜（ｃ）はそれぞれインバータパワーモジュールを完成させる前のＰ側電極１、中点電極３、Ｎ側電極２の平面図であり、図３（ａ）中に示す各破線領域に相当する。
【００４７】
まず、図３（ｂ）に示すように、Ｐ側電極１に上相のＩＧＢＴ素子４およびダイオード素子６等を接合する工程を行う。
【００４８】
この工程では、Ｐ側電極１と上相用のＩＧＢＴ素子４およびダイオード素子６とを用意し、図３（ａ）に示すように、Ｐ側電極１の上側の面に上相のＩＧＢＴ素子４のコレクタ面Ｃと、上相のダイオード素子６のカソード面Ｋとを接合材等により接合する。
【００４９】
そして、上相のＩＧＢＴ素子４の上に導体ブロック８を搭載し、接合材等によりＩＧＢＴ素子４のエミッタ面Ｅと導体ブロック８とを接合する。同様に、上相のダイオード素子６の上にも導体ブロック９を搭載し、ダイオード素子６のアノード面Ａと導体ブロック９とを接合する。
【００５０】
さらに、ＩＧＢＴ素子４のエミッタ面側に形成されているボンディングパッド２１と信号電極１２とをボンディングワイヤ１４にて接続する。
【００５１】
次に、図３（ｃ）に示すように、中点電極３に下相のＩＧＢＴ素子５およびダイオード素子７等を接合する工程を行う。
【００５２】
この工程では、中点電極３と下相のＩＧＢＴ素子５およびダイオード素子７とを用意し、中点電極３の上側の面に下相のＩＧＢＴ素子５のコレクタ面Ｃと、下相のダイオード素子７のカソード面Ｋとを接合材等により接合する。
【００５３】
このとき、例えば、中点電極３をＰ側電極１の上に載せたとき、図１に示すように、上相のＩＧＢＴ素子４のエミッタ面Ｅと下相のダイオード素子７のカソード面Ｋとが対面するように、下相のダイオード素子７を配置する。同様に、中点電極３をＰ側電極１の上に載せたとき、下相のＩＧＢＴ素子５のコレクタ面Ｃと上相のダイオード素子６のアノード面Ａとが対面するように、下相のＩＧＢＴ素子５を配置する。
【００５４】
そして、下相のＩＧＢＴ素子５の上に導体ブロック１０を搭載し、接合材等によりＩＧＢＴ素子５のエミッタ面Ｅと導体ブロック１０とを接合する。また、下相のダイオード素子７の上にも導体ブロック１１を搭載し、ダイオード素子７のアノード面Ａと導体ブロック１１とを接合する。
【００５５】
さらに、ＩＧＢＴ素子５のエミッタ面側に形成されているボンディングパッド２２と信号電極１３とをボンディングワイヤ１５にて接続する。
【００５６】
続いて、Ｐ側電極１、中点電極３およびＮ側電極２を重ね合わせ、接合する工程を行う。
【００５７】
この工程では、図３（ａ）に示すように、Ｐ側電極１の各素子４、６、導体ブロック８、９が接合されている面上に、中点電極３を各素子５、７、導体ブロック１０、１１が接合されている面を上にして重ね合わせ、Ｐ側電極１の上の導体ブロック８、９と中点電極３とを接合材等により接合する。
【００５８】
さらに、その上に図３（ｄ）に示すＮ側電極２を重ね合わせ、中点電極３の上の導体ブロック１０、１１とＮ側電極２とを接合材等により接合する。
【００５９】
その後、所望の領域を絶縁性の樹脂１７により封止する。このとき、Ｐ側電極１およびＮ側電極２の各素子が接合されていない面が樹脂１７により覆われないようにする。このようにして、図１に示すインバータパワーモジュールが完成する。
【００６０】
本実施形態では、上記したように、上相のＩＧＢＴ素子４のエミッタ面Ｅと下相のダイオード素子７のカソード面Ｋとが中点電極３を介して対面するように、上相のＩＧＢＴ素子４および下相のダイオード７が配置されている。また、下相のＩＧＢＴ素子５のコレクタ面Ｃと上相のダイオード素子６のアノード面Ａとが中点電極３を介して対面するにように、下相のＩＧＢＴ素子５および上相のダイオード６が配置されている。
【００６１】
したがって、上相のＩＧＢＴ素子４のエミッタ面Ｅと下相のダイオード素子７のカソード面Ｋとの間の距離や、下相のＩＧＢＴ素子５のコレクタ面Ｃと上相のダイオード素子６のアノード面Ａとの間の距離は、図１中の上下方向における中点電極３の幅と導体ブロック８、９の幅との合計となる。
【００６２】
ここで、上記従来技術の欄にて説明した特許文献１に記載されているような半導体装置では、同相（例えば上相）のＩＧＢＴ素子とダイオード素子とが対面して接合されていた。このため、ＩＧＢＴ素子のエミッタ面は、このＩＧＢＴ素子の隣に位置し、このＩＧＢＴ素子と逆相であるダイオード素子のカソード面とボンディングワイヤ等により接続されていた。
【００６３】
したがって、特許文献１に記載されているような構造の半導体装置では、ＩＧＢＴ素子と逆相であるダイオード素子との間の距離は、ＩＧＢＴ素子とこのＩＧＢＴ素子と逆相であるダイオード素子とが対面して配置されていないので、本実施形態よりも長かった。
【００６４】
また、同様に、特許文献２に記載されているような半導体装置では、上相のＩＧＢＴ素子と下相のＩＧＢＴ素子とを対面させるように、かつ、上相のダイオード素子と下相のダイオード素子とを対面させるように、各ＩＧＢＴ素子と各ダイオードとを配置していた。これは、図１中のインバータパワーモジュールにおいて、中点電極３の下側に位置する上相のダイオード素子６とＩＧＢＴ素子４の位置を入れ替えた配置である。
【００６５】
このため、例えば中点電極３の下側に位置する上相のＩＧＢＴ素子４のエミッタ面と、中点電極３の上側であって、このＩＧＢＴ素子４に対して斜め上方に位置する下相のダイオード素子７のカソード面とは、中点電極３を介して斜め方向に電気的に接続されていた。
【００６６】
したがって、特許文献２に記載されているような半導体装置も、ＩＧＢＴ素子と逆相であるダイオード素子との間の距離は、ＩＧＢＴ素子とこのＩＧＢＴ素子と逆相であるダイオード素子とが対面して配置されていないので、本実施形態よりも長かった。
【００６７】
このように、本実施形態のインバータパワーモジュールでは、ＩＧＢＴ素子４、５とこのＩＧＢＴ素子４、５と逆相であるダイオード素子６、７との間の距離が、従来技術の欄に記載した各半導体装置と比較して、短くなっている。これにより、ＩＧＢＴ素子４、５とこのＩＧＢＴ素子４、５と逆相であるダイオード素子６、７との間のインダクタンス成分を従来の半導体装置よりも低減することができる。
【００６８】
本実施形態のインバータパワーモジュールにおいて、例えばＩＧＢＴ素子４がＯＮ→ＯＦＦしたときのＩＧＢＴ素子４間に発生するオフサージ電圧は、上記課題を解決するための手段の欄にて説明したように、Ｐ側電極１、Ｎ側電極２のインダクタンス成分（ＬP、ＬN）、ＩＧＢＴ素子４に接続されている配線のインダクタンス成分（ＬS41、ＬS42）、およびこのＩＧＢＴ素子４に対して逆相であるダイオード素子７に接続されている配線のインダクタンス成分（ＬR71、ＬR72）の和に比例する。
【００６９】
なお、式では示さないが、オフサージ電圧以外の他のサージ電圧であるリカバリサージ電圧においても、オフサージ電圧と同様に、ＩＧＢＴ素子に接続されている配線や、このＩＧＢＴ素子に対して逆相であるダイオード素子に接続されている配線等のインダクタンス成分が大きくなるにつれ、リカバリサージ電圧が大きくなることが知られている。
【００７０】
したがって、本実施形態では、各電極および配線のインダクタンス成分のうち、ＩＧＢＴ素子とこのＩＧＢＴ素子と逆相であるダイオード素子との間のインダクタンス成分（例えば、ＬS42とＬR71の和）を従来の半導体装置よりも低減できることから、ＩＧＢＴ素子間にサージ電圧が発生したとき、このサージ電圧を低減することができる。
【００７１】
また、同様に、インバータ回路のスイッチング損失も、ＩＧＢＴ素子に接続されている配線や、このＩＧＢＴ素子に対して逆相であるダイオード素子に接続されている配線等のインダクタンス成分が大きくなるにつれ、スイッチング損失が大きくなることが知られている。
【００７２】
したがって、本実施形態によれば、ＩＧＢＴ素子とこのＩＧＢＴ素子と逆相であるダイオード素子との間のインダクタンス成分を従来の半導体装置よりも低減できることから、スイッチング損失も低減することができる。
【００７３】
また、本実施形態では、ＩＧＢＴ素子４、５とダイオード素子６、７とを中点電極３および導体ブロック８、９を介して対面させている。
【００７４】
そして、上相のＩＧＢＴ素子４およびダイオード素子６の電極形成面のうち、中点電極３と電気的に接続されている面（ＩＧＢＴ素子４：エミッタ面Ｅ、ダイオード素子６：アノード面Ａ）と反対側の面（ＩＧＢＴ素子４：コレクタ面Ｃ、ダイオード素子６：カソード面）には、Ｐ側電極１が接合されている。
【００７５】
同様に、下相のＩＧＢＴ素子５およびダイオード素子７の電極形成面のうち、中点電極３と電気的に接続されている面（ＩＧＢＴ素子５：コレクタ面Ｃ、ダイオード素子６：カソード面）と反対側の面には、導体ブロック１０、１１を介してＮ側電極２が接合されている。
【００７６】
Ｐ側電極１およびＮ側電極２の各素子が接合されていない面１ａ、２ａは、絶縁性の樹脂１７で覆われていないため、Ｐ側電極１およびＮ側電極２は外部への放熱経路、すなわち、放熱板として機能する。
【００７７】
これらのことから、例えば、図１中の中点電極３の下側に位置するＩＧＢＴ素子４にて発生した熱を、Ｐ側電極１から放出でき、さらに、導体ブロック８、中点電極３、ダイオード素子７および導体ブロック１１を介してＮ側電極２からも放出することができる。
【００７８】
同様に、図１中の中点電極３の上側に位置するダイオード素子７にて発生した熱を導体ブロック１１を介してＮ側電極２から放出でき、さらに、中点電極３、導体ブロック８およびＩＧＢＴ素子４を介してＰ側電極１からも放出することができる。
【００７９】
このように本実施形態では、各素子４、５、６、７に発生した熱をＰ側電極１およびＮ側電極２の両面から放出することができる。これにより、各素子４、５、６、７の信頼性を向上させることができる。
【００８０】
（第２実施形態）
図４に本発明の第２実施形態におけるインバータパワーモジュールの断面 を示し、図５にこのインバータパワーモジュールの回路を示す。
【００８１】
本実施形態のインバータパワーモジュールは１ｉｎ１構造である。これは第１実施形態における図１中の左側半分の下相のＩＧＢＴ素子５と上相のダイオード素子６とが１つのモジュールとして構成されたものである。
【００８２】
本実施形態のインバータパワーモジュールは、図５に示すように、下相のＩＧＢＴ素子５と上相のダイオード素子６とが直列に接続されている。また、図４に示すように、下相のＩＧＢＴ素子５のコレクタ面Ｃと上相のダイオード素子６のアノード面Ａとが中点電極３および導体ブロック９を介して対面するように、ＩＧＢＴ素子５とダイオード素子６とが配置されている。
【００８３】
そして、下相のＩＧＢＴ素子５の電極形成面のうち、中点電極３と電気的に接続されている面（コレクタ面Ｃ）と反対側の面（エミッタ面Ｅ）には、導体ブロック１０を介してＮ側電極２が接合されている。上相のダイオード素子６の電極形成面のうち、中点電極３と電気的に接続されている面（アノード面Ａ）と反対側の面（カソード面Ｋ）には、Ｐ側電極１が接合されている。
【００８４】
このことから、第１実施形と同様の効果を有している。なお、その他の構造については、図１と同一の構造部には同一の符号を付しているため説明を省略する。
【００８５】
図４では図１中のモジュールの左側半分に位置する下相のＩＧＢＴ素子５と上相のダイオード素子６とを１つのモジュールとした構造を示しているが、図１中のモジュールの右側半分に位置する上相のＩＧＢＴ素子４と下相のダイオード素子７とを１つのモジュールとすることもできる。
【００８６】
すなわち、１つのモジュールを、図１中における上相のＩＧＢＴ素子４のエミッタ面Ｅと下相のダイオード７のカソード面Ｋとが中点電極３および導体ブロック８を介して対面するように、ＩＧＢＴ素子４とダイオード素子７とが配置された構造とすることもできる。
【００８７】
これらのモジュールを組み合わせて用いることで、図２に示すインバータ回路を構成することができる。
【００８８】
なお、これらのモジュールは、第１実施形態のモジュールに対して、ＩＧＢＴ素子とダイオード素子とをそれぞれ１つずつ減らすだけであるため、第１実施形態と同様の製造方法により製造される。
【００８９】
（第３実施形態）
本実施形態はインバータパワーモジュールの製造方法の変形例を示すものである。図６に本実施形態におけるインバータパワーモジュールの製造方法を説明するための図を示す。図６（ａ）、（ｂ）は図１中のインバータパワーモジュールの中点電極３より上側半分と下側半分とを示した図である。
【００９０】
第１、第２実施形態では、上相のＩＧＢＴ素子４やダイオード素子６を接合したＰ側電極１の上に、下相のＩＧＢＴ素子５やダイオード素子７を接合した中点電極３を重ね合わせ、さらにその上にＮ側電極２を重ね合わせることでインバータパワーモジュールを製造する方法を説明した。
【００９１】
この方法以外にも、図１または図４中のインバータパワーモジュールに対して中点電極３を境にして上側と下側の半分に分けた状態の構造体を別々に形成し、その後、それらを重ね合わせることで図１または図４に示すインバータパワーモジュールを製造することもできる。
【００９２】
以下では、図１に示すインバータパワーモジュールについて、本実施形態の製造方法を適用した例を具体的に説明する。図６（ａ）に示すように、中点電極３ａの上側の面に下相用のＩＧＢＴ素子５のコレクタ面Ｃと、下相用のダイオード素子７のカソード面Ｋとを接合材等により接合する。
【００９３】
そして、下相のＩＧＢＴ素子５の上に導体ブロック１０を搭載し、接合材１６によりＩＧＢＴ素子５のエミッタ面Ｅと導体ブロック１０とを接合する。また、下相のダイオード素子７の上にも導体ブロック１１を搭載し、ダイオード素子７のアノード面Ａと導体ブロック１１とを接合する。
【００９４】
さらに、ＩＧＢＴ素子５のエミッタ面Ｅ側に形成されているボンディングパッドと信号電極１３とをボンディングワイヤ１５にて接続する。その後、各導体ブロック１０、１１とＮ側電極２とを接合し、樹脂１７ａにてＩＧＢＴ素子５、ダイオード素子７等を封止する。
【００９５】
これにより、Ｎ側電極２と中点電極３ａの間に上相のＩＧＢＴ素子５とダイオード素子７とが配置され、上相のＩＧＢＴ素子５とダイオード素子７とが並列に接続された１ｉｎ１構造の第１の構造体を形成する。
【００９６】
続いて、図６（ｂ）に示すように、Ｐ側電極１の上側の面に上相用のＩＧＢＴ素子４のコレクタ面Ｃと、上相用のダイオード素子６のカソード面Ｋとを接合する。
【００９７】
そして、上相のＩＧＢＴ素子４の上に導体ブロック８を搭載し、接合材１６によりＩＧＢＴ素子４のエミッタ面Ｅと導体ブロック８とを接合する。同様に、上相のダイオード素子６の上にも導体ブロック９を搭載し、ダイオード素子６のアノード面Ａと導体ブロック９とを接合する。
【００９８】
さらに、ＩＧＢＴ素子４のエミッタ面Ｅ側に形成されているボンディングパッドと信号電極１２とをボンディングワイヤ１４にて接続する。その後、各導体ブロック８、９と中点電極３ｂとを接合し、樹脂１７ｂにてＩＧＢＴ素子４、ダイオード素子７等を封止する。
【００９９】
これにより、中点電極３ｂとＰ側電極１との間に下相のＩＧＢＴ素子４とダイオード素子６とが配置され、下相のＩＧＢＴ素子４とダイオード素子６とが並列に接続された１ｉｎ１構造の第２の構造体を形成する。
【０１００】
そして、図６（ｂ）に示す第２の構造体の上に、図６（ａ）に示す第１の構造体を載せ、中点電極３ａ、３ｂ同士を接合材等により接合する。なお、このとき、上相のＩＧＢＴ素子４のエミッタ面Ｅと下相のダイオード素子７のカソード面Ｋとが対面するように、また、下相のＩＧＢＴ素子５のコレクタ面Ｃと上相のダイオード素子６のアノード面Ａとが対面するように、各ＩＧＢＴ素子４、５および各ダイオード素子６、７とを配置しておく。
【０１０１】
このようにして、図１に示すインバータパワーモジュールを製造することができる。
【０１０２】
なお、本実施形態では、第１の構造体、第２の構造体をそれぞれ樹脂封止した後、それらを重ね合わせる場合を説明したが、樹脂封止をする前の第１、第２の構造体を製造し、これらを重ね合わせた後に、樹脂封止を行うこともできる。
【０１０３】
（他の実施形態）
上記した各実施形態では、ＩＧＢＴ素子とダイオード素子とを用いたＩＧＢＴモジュールを例として説明したが、これ以外に、サイリスタモジュール、ＭＯＳＦＥＴモジュール等のスイッチング素子と整流素子とが用いられた構成のモジュールにおいても本発明を適用することができる。
【図面の簡単な説明】
【図１】本発明の第１実施形態におけるインバータパワーモジュールの断面図である。
【図２】図１中のインバータパワーモジュールの回路図である。
【図３】図１中のインバータパワーモジュールの製造方法を説明するための図であり、（ａ）は完成後のインバータパワーモジュールの断面図であり、（ｂ）〜（ｄ）はそれぞれ、完成前のＰ側電極１、中点電極３およびＮ側電極２の平面図である。
【図４】本発明の第２実施形態におけるインバータパワーモジュールの断面図である。
【図５】図４中のインバータパワーモジュールの回路図である。
【図６】本発明の第３実施形態における図１中のインバータパワーモジュールの製造方法を説明するための図であり、図１に対応する断面図である。
【図７】従来のＩＧＢＴモジュールの回路図である。
【図８】従来のＩＧＢＴモジュールの等価回路図である。
【符号の説明】
１…Ｐ側電極、２…Ｎ側電極、３…中点電極、４、５…ＩＧＢＴ素子、
６、７…ダイオード素子、８、９、１０、１１…導体ブロック、
１２、１３…信号電極、１４、１５…ボンディングワイヤ、１６…接合材、
１７…封止用樹脂、２１、２２…ボンディングパッド。[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a semiconductor device having a switching element and a rectifying element.
[0002]
[Prior art]
Examples of semiconductor devices having a switching element and a rectifying element include an IGBT module, a thyristor module, and a MOSFET module. Here, a semiconductor device will be described by taking an IGBT module as an example.
[0003]
The IGBT module is configured to include an IGBT element as a switching element and a diode element as a rectifying element, and is used, for example, in an inverter circuit.
[0004]
FIG. 7 shows an inverter circuit as a circuit in which the IGBT module is used. In the circuit shown in FIG. 7, two IGBT elements 4 and 5 are connected in series, and diode elements 6 and 7 are connected in parallel to the emitter E and collector C of each IGBT element 4 and 5, respectively. . The external electrodes 1 and 2 are connected to the collector C of one IGBT element 4 and the emitter E of the other IGBT element 5, and the midpoint electrode 3 is connected between the two IGBT elements 4 and 5. ing.
[0005]
Conventionally, as an IGBT module for configuring such a circuit, for example, although not shown, an inter-element connection conductor is joined on the emitter electrode forming surface E of the IGBT element 4, and further, on the inter-element connection conductor, There is a structure in which the diode element 6 is mounted and the anode electrode forming surface A of the diode element 6 and the inter-element connection conductor are joined. This is a miniaturization of the IGBT module by stacking and connecting the IGBT element 4 and the diode element 6 in the vertical direction (for example, see Patent Document 1).
[0006]
In the module of this structure, the IGBT element 4 and the diode element 6 in the upper phase in FIG. 7 (above the middle point electrode 3 in FIG. 7) face each other through the inter-element connection conductor, or The IGBT element 5 and the diode element 7 in a phase (lower than the middle point electrode 3 in FIG. 7) are arranged so as to face each other through an inter-element connection conductor.
[0007]
As another structure, there is a structure in which an IGBT element and a diode element are stacked and connected in the vertical direction, and an external power terminal is directly connected to the upper surface electrode and the lower surface electrode of the IGBT element. This is achieved by reducing the resistance and the inductance of the power wiring portion by directly connecting an external power terminal to each electrode of the IGBT element (see, for example, Patent Document 2).
[0008]
  In the IGBT module having this structure, the upper-phase IGBT element 4 and the diode element 6 in FIG. 7 and the lower-phase IGBT element 5 and the diode element in FIG.7Among them, the IGBT elements 4 and 5 are stacked so as to face each other via the inter-element connection conductor, and the diode elements 6 and 7 face each other via the inter-element connection conductor.
[0009]
[Patent Document 1]
JP 2000-164800 A (page 4-5, FIG. 2)
[0010]
[Patent Document 2]
Japanese Patent Laid-Open No. 2002-26251 (page 3-4, FIG. 1)
[0011]
[Problems to be solved by the invention]
In a semiconductor device having a structure in which a switching element such as an IGBT element as described above and a rectifying element such as a diode element are vertically stacked and connected, it is required to reduce a surge voltage generated between the switching elements. Is done.
[0012]
In view of the above points, an object of the present invention is to provide a semiconductor device capable of reducing a surge voltage generated between IGBT elements.
[0013]
[Means for Solving the Problems]
In order to obtain a method for reducing the surge voltage, the present inventors paid attention to the relationship between the surge voltage and an inductance component such as a wiring connecting each element and the electrode.
[0014]
Here, FIG. 8 shows an equivalent circuit when the battery 32 and the capacitor 33 are connected to the external electrodes 1 and 2 of the inverter circuit shown in FIG. 7 and the motor is connected to the midpoint electrode 3. In this circuit diagram, the voltage E of the battery 32, the inductance component 31 between the motor and the midpoint electrode 3, the inductance component L of the P-side electrode 1 and the N-side electrode 2 are shown.P, LNIn addition, an inductance component L of wiring connected to each element and electrode is also shown.
[0015]
Each inductance component is LS41: Wiring between P-side electrode 1 and upper-phase IGBT element 4, LS42: Wiring between IGBT element 4 and midpoint electrode 3, LS51: Wiring between the IGBT element 5 of the lower phase and the midpoint electrode 3, LS52: Wiring between the N-side electrode 2 and the IGBT element 5, LR61: Wiring between the P-side electrode 1 and the upper-phase diode element 6, LR62: Wiring between the diode element 6 and the midpoint electrode 3, LR71: Wiring between the middle point electrode 3 and the diode element 7 of the lower phase, LR72: Indicates the inductance component of the wiring between the diode element 7 and the N-side electrode 2.
[0016]
For example, the off-surge voltage V generated between the IGBT elements 4 when the IGBT element 4 in FIG.SThe size of can be expressed by the following equation.
[0017]
[Expression 1]
Figure 0004239580
[0018]
DI / dt represents the rate of change of current flowing in the wiring.
[0019]
Thus, the off-surge voltage generated between the IGBT elements 4 is LP, LS41, LS42, LR71, LR72, LNIs proportional to the sum of Therefore, if these inductance components can be reduced, the surge voltage generated between the IGBT elements can be reduced.
[0020]
Therefore, the inventors of the present invention particularly describe the inductance component of the wiring between the IGBT element and the diode element having a phase opposite to that of the IGBT element (in the above example, LS4 2And LR71The following inventions were created by paying attention to the sum of
[0021]
  In order to achieve the above object, according to the first aspect of the present invention, the switching elements (4, 5) and the rectifying elements (6, 7) are stacked and joined in the vertical direction via the inter-element connection conductors (3).Sealed with insulating resinIn the semiconductor device, the emitter electrode forming surface of the switching element (4) and the cathode electrode forming surface of the rectifying element (7) having a phase opposite to the switching element (4) face each other, or the switching element ( The switching element and the rectifying element are arranged so that the collector electrode forming surface of 5) and the anode electrode forming surface of the rectifying element (6) having a phase opposite to the switching element (5) face each other. It is characterized by.
[0022]
In each of the semiconductor devices described in the above-mentioned column of the prior art, the switching element and the rectifying element having a phase opposite to the switching element are not arranged so as to face each other.
[0023]
In other words, the switching element and the rectifying element that is in reverse phase with respect to the switching element are arranged in different stacks, so the distance between the switching element and the reverse phase rectifying element is long, and the inductance between them The ingredients were large.
[0024]
On the other hand, in the present invention, since the switching element and the rectifying element having the opposite phase with respect to the switching element are arranged to face each other, the distance between the switching element and the rectifying element having the opposite phase is set. Compared with each semiconductor device described in the column of the prior art, it can be shortened.
[0025]
As a result, the inductance component between the switching element and the rectifying element having the opposite phase can be reduced as compared with the conventional semiconductor device. For this reason, as can be seen from the above equation (1), when a surge voltage is generated between the switching elements, the surge voltage can be reduced.
[0026]
  Claim 7In the invention described in (1), the first heat radiating plate is connected to the surface on the opposite side to the surface electrically connected to the inter-element connection conductor among the electrode forming surfaces of the switching element. The second heat radiating plate is connected to a surface of the electrode forming surface opposite to the surface electrically connected to the inter-element connection conductor.
  In the invention according to claim 2, an N-side electrode as a heat radiating plate is connected to a surface opposite to the surface electrically connected to the inter-element connection conductor among the electrode forming surfaces of the switching element. Among the electrode forming surfaces of the rectifying element, a P-side electrode as a heat sink is connected to a surface opposite to the surface electrically connected to the inter-element connection conductor.
[0027]
  Invention of Claim 7Then, since the switching element and the rectifying element are overlapped, and the switching element and the rectifying element are arranged between the two heat sinks, the heat generated in each of these elements is released from each heat sink. be able to. Thereby, the reliability of each element can be improved.In the invention according to claim 2, since the switching element and the rectifying element are arranged between the N-side electrode and the P-side electrode as the heat radiating plate, the same effect as in the above-mentioned claim 7 is obtained. be able to.
[0028]
  In the invention according to claim 3, the first conductor block (9) is joined between the rectifying element and the inter-element connection conductor, and the second conductor block (between the switching element and the N-side electrode). 10) are joined. Furthermore, the invention according to claim 6 is characterized in that, in the P-side electrode and the N-side electrode, the surface opposite to the surface joined to the switching element or the rectifying element is exposed from the resin.
  According to this, heat generated in the switching element and the rectifying element can be released from the P-side electrode and the N-side electrode through the conductor block.
  The invention according to claim 4 is provided with a midpoint electrode as an inter-element connection conductor, on one surface of the midpoint electrode as a heat radiating plate via a switching element (4) and a rectifying element (6). A P-side electrode is joined, and an N-side electrode as a heat sink is joined to the other surface of the midpoint electrode via the switching element (5) and the rectifying element (7). The switching element (4) and the rectifying element (6) are connected in parallel in the upper phase between the middle point electrode and the middle point electrode, and the switching element (5 in the lower phase between the middle point electrode and the N-side electrode. ) And the rectifying element (7) are connected in parallel, and the upper and lower phase switching elements are electrically connected in series between the P-side electrode and the N-side electrode via the middle point electrode. It is characterized by being.
  According to this, the distance between the switching element and the rectifying element having the opposite phase can be shortened more significantly as compared with each semiconductor device described in the column of the related art.
  In the fifth aspect of the present invention, the first conductor block (8, 9) is joined between the switching element (4) and the rectifying element (6) and the midpoint electrode, and the switching element (5) and the rectifying element are connected. A second conductor block (10, 11) is joined between the element (7) and the N-side electrode. According to this, an effect similar to that of the third aspect can be obtained.
  In particular,Claim 8As shown in FIG. 3, for example, an IGBT element can be used as the switching element, and a diode element can be used as the rectifying element.
[0029]
In addition, the code | symbol in the bracket | parenthesis of each said means shows the correspondence with the specific means as described in embodiment mentioned later.
[0030]
DETAILED DESCRIPTION OF THE INVENTION
(First embodiment)
In the present embodiment, an inverter power module will be described as an example of a semiconductor device. FIG. 1 shows a cross-sectional view of the inverter power module in the first embodiment. In FIG. 1, a 2-in-1 structure in which two IGBT elements are arranged in one structure is shown as an example. FIG. 2 shows a circuit diagram of the inverter power module in FIG.
[0031]
The inverter power module has a P-side electrode 1, an N-side electrode 2, and a midpoint electrode 3 as external electrodes, IGBT elements 4 and 5 as switching elements, and regenerative diode elements 6 and 7 as rectifying elements. It has a configuration.
[0032]
In the inverter power module circuit, as shown in FIG. 2, the IGBT element 4 and the diode element 6 are connected in parallel in the upper phase between the P-side electrode 1 and the midpoint electrode 3. The IGBT element 5 and the diode element 7 are connected in parallel in the lower phase between the point electrode 3 and the N-side electrode 2. The upper-phase and lower-phase IGBT elements 4 and 5 are electrically connected in series between the P-side electrode 1 and the N-side electrode 2 via the middle point electrode 3.
[0033]
In FIG. 2, the positions of the P-side electrode 1 and the N-side electrode 2 are upside down with respect to FIG. 1.
[0034]
Specifically, as shown in FIG. 1, the upper-phase IGBT element 4 and the diode element 6 in FIG. 2 are mounted on the P-side electrode 1, and the IGBT is disposed on the upper surface of the P-side electrode 1. The collector surface C of the element 4 and the cathode surface K of the diode element 6 are joined.
[0035]
The midpoint electrode 3 is disposed on the IGBT element 4 and the diode element 6, and the emitter surface E of the IGBT element 4 and the anode surface A of the diode element 6 are respectively connected via the conductor blocks 8 and 9. It is joined to the midpoint electrode 3.
[0036]
Further, the lower phase IGBT element 5 and the diode element 7 in FIG. The IGBT element 5 on the midpoint electrode 3 is disposed so as to face the diode element 6 positioned below the midpoint electrode 3, and the collector surface C of the IGBT element 5 is joined to the midpoint electrode 3. .
[0037]
The diode element 7 above the midpoint electrode 3 is disposed so as to face the IGBT element 4 located below the midpoint electrode 3, and the cathode surface K of the diode element 7 is joined to the midpoint electrode 3. ing. In the present embodiment, the midpoint electrode 3 also serves as an inter-element connection conductor in this way.
[0038]
The N-side electrode 2 is disposed on the IGBT element 5 and the diode element 7, and the emitter surface E of the IGBT element 5 and the anode surface A of the diode element 7 are connected to the N-side via conductor blocks 10 and 11, respectively. It is joined to the electrode 2.
[0039]
That is, in the present embodiment, as shown in the right half of the module in FIG. 1, the emitter surface E of the upper phase IGBT element 4 and the cathode surface K of the lower phase diode element 7 are the middle point electrodes 3. And the collector surface C of the IGBT element 5 of the lower phase and the anode surface A of the diode element 6 of the upper phase as shown in the left half of the module in FIG. Are arranged with the IGBT elements 4 and 5 and the diode elements 6 and 7 of each phase so that they face each other through the midpoint electrode 3 and the conductor block 9.
[0040]
In the IGBT elements 4 and 5, bonding pads (not shown) formed on the emitter surface side and the signal electrodes 12 and 13 are connected by bonding wires 14 and 15. The signal electrodes 12 and 13 are, for example, electrodes for gate signals and Kelvin emitter signals.
[0041]
In the conductor blocks 8, 9, 10, 11, the bonding wires 14, 15 connecting the IGBT elements 4, 5 and the signal electrodes 12, 13 do not come into contact with or cut off the midpoint electrode 3 or the N-side electrode 2. Thus, it is used as a spacer for providing a space between the emitter surface E and the middle point electrode 3 of the IGBT elements 4 and 5 or between the emitter surface E and the N-side electrode 2 of the IGBT element.
[0042]
The conductor blocks 8, 9, 10, 11, the P-side electrode 1, the N-side electrode 2 and the midpoint electrode 3 are made of a material having high electrical conductivity such as Cu, Mo, W, etc. and having high thermal conductivity. Yes.
[0043]
Further, each of the IGBT elements 4 and 5 or the diode elements 6 and 7 and each electrode of the P-side electrode 1 or the midpoint electrode 3 are bonded by a bonding material 16 such as solder or conductive adhesive. . Similarly, between each element 4, 5, 6, 7 and each conductor block 8, 9, 10, 11, between each conductor block 8, 9, 10, 11 and the N-side electrode 2 or midpoint electrode 3 Are also bonded by the bonding material 16. In addition, other joining means can also be used for these joining.
[0044]
The IGBT elements 4 and 5, the diode elements 6 and 7, the conductor blocks 8, 9, 10, 11, the P-side electrode 1, the N-side electrode 2, the midpoint electrode 3, and the like ensure insulation from the outside. In order to protect the bonding wires 14 and 15, the bonding wires 14 and 15 are sealed with an insulating resin 17. However, the surfaces of the P-side electrode 1 and the N-side electrode 2 that are not connected to the elements are not covered with the insulating resin 17.
[0045]
Note that the insulating resin 17 is not necessarily required as long as the insulation from the outside can be ensured without the resin 17. When each element generates little heat, the surfaces of the P-side electrode 1 and the N-side electrode 2 that are not connected to the elements or the like may be covered with an insulating resin 17.
[0046]
Next, the manufacturing method of the inverter power module in this embodiment is demonstrated. FIG. 3 is a diagram for explaining the manufacturing method. FIG. 3A is a sectional view of the completed inverter power module, which is the same as FIG. 3 (b) to 3 (c) are plan views of the P-side electrode 1, the middle point electrode 3, and the N-side electrode 2, respectively, before the inverter power module is completed, and each broken line region shown in FIG. 3 (a). It corresponds to.
[0047]
First, as shown in FIG. 3B, a step of bonding the upper phase IGBT element 4 and the diode element 6 to the P-side electrode 1 is performed.
[0048]
In this step, a P-side electrode 1, an upper-phase IGBT element 4 and a diode element 6 are prepared, and an upper-phase IGBT element 4 is formed on the upper surface of the P-side electrode 1 as shown in FIG. The collector surface C and the cathode surface K of the upper-phase diode element 6 are bonded together by a bonding material or the like.
[0049]
Then, the conductor block 8 is mounted on the upper-phase IGBT element 4, and the emitter surface E of the IGBT element 4 and the conductor block 8 are joined by a bonding material or the like. Similarly, the conductor block 9 is mounted on the upper-phase diode element 6, and the anode surface A of the diode element 6 and the conductor block 9 are joined.
[0050]
Further, the bonding pad 21 formed on the emitter surface side of the IGBT element 4 and the signal electrode 12 are connected by a bonding wire 14.
[0051]
Next, as shown in FIG. 3C, a step of bonding the lower phase IGBT element 5, the diode element 7 and the like to the midpoint electrode 3 is performed.
[0052]
In this step, a middle point electrode 3, a lower phase IGBT element 5 and a diode element 7 are prepared, and a collector surface C of the lower phase IGBT element 5 and a lower phase diode element are formed on the upper surface of the middle point electrode 3. 7 is bonded to the cathode surface K by a bonding material or the like.
[0053]
At this time, for example, when the midpoint electrode 3 is placed on the P-side electrode 1, the emitter surface E of the upper phase IGBT element 4 and the cathode surface K of the lower phase diode element 7, as shown in FIG. The lower-phase diode element 7 is arranged so that the two face each other. Similarly, when the middle point electrode 3 is placed on the P-side electrode 1, the lower-phase IGBT element 5 and the anode surface A of the upper-phase diode element 6 face each other so that the collector surface C of the lower-phase IGBT element 5 faces. The IGBT element 5 is disposed.
[0054]
Then, the conductor block 10 is mounted on the lower-phase IGBT element 5, and the emitter surface E of the IGBT element 5 and the conductor block 10 are joined by a bonding material or the like. The conductor block 11 is also mounted on the lower-phase diode element 7, and the anode surface A of the diode element 7 and the conductor block 11 are joined.
[0055]
Further, the bonding pad 22 formed on the emitter surface side of the IGBT element 5 and the signal electrode 13 are connected by a bonding wire 15.
[0056]
Subsequently, a process of superposing and joining the P-side electrode 1, the midpoint electrode 3 and the N-side electrode 2 is performed.
[0057]
In this step, as shown in FIG. 3 (a), the midpoint electrode 3 is placed on each of the elements 5, 7, The surfaces where the conductor blocks 10 and 11 are joined are overlapped, and the conductor blocks 8 and 9 on the P-side electrode 1 and the midpoint electrode 3 are joined with a joining material or the like.
[0058]
Further, the N-side electrode 2 shown in FIG. 3D is overlaid thereon, and the conductor blocks 10 and 11 and the N-side electrode 2 on the midpoint electrode 3 are joined with a joining material or the like.
[0059]
Thereafter, a desired region is sealed with an insulating resin 17. At this time, the surface where the elements of the P-side electrode 1 and the N-side electrode 2 are not joined is prevented from being covered with the resin 17. In this way, the inverter power module shown in FIG. 1 is completed.
[0060]
  In the present embodiment, as described above, the upper-phase IGBT element such that the emitter surface E of the upper-phase IGBT element 4 and the cathode surface K of the lower-phase diode element 7 face each other through the midpoint electrode 3. 4 and lower-phase diode 7 are arranged. Also, the collector surface C of the lower phase IGBT element 5 and the upper phase diodeElement 6The lower-phase IGBT element 5 and the upper-phase diode 6 are arranged so that the anode surface A faces the other via the midpoint electrode 3.
[0061]
Therefore, the distance between the emitter surface E of the upper phase IGBT element 4 and the cathode surface K of the lower phase diode element 7, or the collector surface C of the lower phase IGBT element 5 and the anode surface of the upper phase diode element 6. The distance from A is the sum of the width of the midpoint electrode 3 and the width of the conductor blocks 8 and 9 in the vertical direction in FIG.
[0062]
Here, in the semiconductor device as described in Patent Document 1 described in the section of the related art, the in-phase (for example, upper phase) IGBT element and the diode element face each other and are joined. For this reason, the emitter surface of the IGBT element is located next to the IGBT element, and is connected to the cathode surface of the diode element having a phase opposite to that of the IGBT element by a bonding wire or the like.
[0063]
Therefore, in the semiconductor device having the structure described in Patent Document 1, the distance between the IGBT element and the diode element having the opposite phase is such that the IGBT element and the diode element having the opposite phase to the IGBT element face each other. Therefore, it is longer than the present embodiment.
[0064]
Similarly, in the semiconductor device described in Patent Document 2, the upper-phase IGBT element and the lower-phase IGBT element face each other, and the upper-phase diode element and the lower-phase diode element The IGBT elements and the diodes are arranged so as to face each other. This is an arrangement in which the positions of the upper-phase diode element 6 and the IGBT element 4 located below the middle point electrode 3 are interchanged in the inverter power module in FIG.
[0065]
For this reason, for example, the emitter surface of the upper-phase IGBT element 4 located below the middle point electrode 3 and the upper phase of the lower-phase IGBT element 4 located above the middle point electrode 3 and obliquely above the IGBT element 4. The cathode surface of the diode element 7 was electrically connected in an oblique direction via the midpoint electrode 3.
[0066]
Therefore, also in the semiconductor device described in Patent Document 2, the distance between the IGBT element and the diode element having the opposite phase is such that the IGBT element and the diode element having the opposite phase to the IGBT element face each other. Since it is not arranged, it is longer than the present embodiment.
[0067]
As described above, in the inverter power module of the present embodiment, the distance between the IGBT elements 4 and 5 and the diode elements 6 and 7 that are in reverse phase with the IGBT elements 4 and 5 are the values described in the column of the related art. It is shorter than the semiconductor device. Thereby, the inductance component between IGBT elements 4 and 5 and diode elements 6 and 7 having a phase opposite to that of IGBT elements 4 and 5 can be reduced as compared with the conventional semiconductor device.
[0068]
In the inverter power module of the present embodiment, for example, the off-surge voltage generated between the IGBT elements 4 when the IGBT elements 4 are turned ON → OFF is the P side as described in the section of means for solving the above problems. Inductance component of electrode 1 and N-side electrode 2 (LP, LN), Inductance component (L of wiring connected to the IGBT element 4)S41, LS42), And the inductance component (L of the wiring connected to the diode element 7 having a phase opposite to that of the IGBT element 4)R71, LR72).
[0069]
Although not shown in the equation, the recovery surge voltage, which is a surge voltage other than the off-surge voltage, is also in the reverse phase with respect to the wiring connected to the IGBT element and the IGBT element, similarly to the off-surge voltage. It is known that the recovery surge voltage increases as the inductance component of the wiring connected to the diode element increases.
[0070]
Therefore, in the present embodiment, among the inductance components of each electrode and wiring, an inductance component between the IGBT element and a diode element having a phase opposite to that of the IGBT element (for example, LS42And LR71Can be reduced as compared with the conventional semiconductor device, and when a surge voltage is generated between the IGBT elements, the surge voltage can be reduced.
[0071]
Similarly, the switching loss of the inverter circuit is switched as the inductance component of the wiring connected to the IGBT element and the wiring connected to the diode element having a phase opposite to the IGBT element increases. It is known that loss increases.
[0072]
Therefore, according to the present embodiment, since the inductance component between the IGBT element and the diode element having a phase opposite to that of the IGBT element can be reduced as compared with the conventional semiconductor device, the switching loss can also be reduced.
[0073]
In the present embodiment, the IGBT elements 4 and 5 and the diode elements 6 and 7 are opposed to each other via the midpoint electrode 3 and the conductor blocks 8 and 9.
[0074]
Of the electrode formation surfaces of the upper-phase IGBT element 4 and diode element 6, the surfaces electrically connected to the midpoint electrode 3 (IGBT element 4: emitter surface E, diode element 6: anode surface A) and The P-side electrode 1 is joined to the opposite surface (IGBT element 4: collector surface C, diode element 6: cathode surface).
[0075]
Similarly, of the electrode forming surfaces of the lower phase IGBT element 5 and the diode element 7, the surfaces electrically connected to the midpoint electrode 3 (IGBT element 5: collector surface C, diode element 6: cathode surface) and The N-side electrode 2 is joined to the opposite surface via the conductor blocks 10 and 11.
[0076]
Since the surfaces 1a and 2a to which the elements of the P-side electrode 1 and the N-side electrode 2 are not joined are not covered with the insulating resin 17, the P-side electrode 1 and the N-side electrode 2 are radiated to the outside. That is, it functions as a heat sink.
[0077]
From these things, for example, the heat generated in the IGBT element 4 located below the midpoint electrode 3 in FIG. 1 can be released from the P-side electrode 1, and further, the conductor block 8, the midpoint electrode 3, It can also be emitted from the N-side electrode 2 through the diode element 7 and the conductor block 11.
[0078]
Similarly, heat generated in the diode element 7 located above the midpoint electrode 3 in FIG. 1 can be released from the N-side electrode 2 through the conductor block 11, and further, the midpoint electrode 3, the conductor block 8, and The light can also be emitted from the P-side electrode 1 through the IGBT element 4.
[0079]
Thus, in this embodiment, the heat generated in each element 4, 5, 6, 7 can be released from both sides of the P-side electrode 1 and the N-side electrode 2. Thereby, the reliability of each element 4, 5, 6, 7 can be improved.
[0080]
(Second Embodiment)
FIG. 4 shows a cross section of an inverter power module according to the second embodiment of the present invention, and FIG. 5 shows a circuit of this inverter power module.
[0081]
The inverter power module of this embodiment has a 1 in 1 structure. In this embodiment, the lower-phase IGBT element 5 and the upper-phase diode element 6 in the left half of FIG. 1 in the first embodiment are configured as one module.
[0082]
In the inverter power module of the present embodiment, as shown in FIG. 5, a lower phase IGBT element 5 and an upper phase diode element 6 are connected in series. Further, as shown in FIG. 4, the IGBT element so that the collector surface C of the lower phase IGBT element 5 and the anode surface A of the upper phase diode element 6 face each other through the midpoint electrode 3 and the conductor block 9. 5 and a diode element 6 are arranged.
[0083]
The conductor block 10 is placed on the surface (emitter surface E) opposite to the surface (collector surface C) electrically connected to the midpoint electrode 3 among the electrode forming surfaces of the lower phase IGBT element 5. The N-side electrode 2 is joined via the via. The P-side electrode 1 is joined to the surface (cathode surface K) opposite to the surface (anode surface A) electrically connected to the midpoint electrode 3 among the electrode forming surfaces of the upper-phase diode element 6. Has been.
[0084]
From this, it has the same effect as 1st Embodiment. In addition, about another structure, since the same code | symbol is attached | subjected to the structure part same as FIG. 1, description is abbreviate | omitted.
[0085]
4 shows a structure in which the lower-phase IGBT element 5 and the upper-phase diode element 6 located in the left half of the module in FIG. 1 are combined into one module, the right-hand half of the module in FIG. The upper-phase IGBT element 4 and the lower-phase diode element 7 that are positioned can be combined into one module.
[0086]
That is, one module is arranged such that the emitter surface E of the upper phase IGBT element 4 and the cathode surface K of the lower phase diode 7 in FIG. 1 face each other through the midpoint electrode 3 and the conductor block 8. A structure in which the element 4 and the diode element 7 are arranged may be employed.
[0087]
By using these modules in combination, the inverter circuit shown in FIG. 2 can be configured.
[0088]
These modules are manufactured by the same manufacturing method as in the first embodiment because the number of IGBT elements and the number of diode elements are reduced by one each with respect to the module of the first embodiment.
[0089]
(Third embodiment)
This embodiment shows the modification of the manufacturing method of an inverter power module. FIG. 6 is a diagram for explaining a method of manufacturing the inverter power module in the present embodiment. 6A and 6B are views showing the upper half and the lower half of the midpoint electrode 3 of the inverter power module in FIG.
[0090]
In the first and second embodiments, the middle point electrode 3 joined with the lower phase IGBT element 5 and the diode element 7 is superimposed on the P-side electrode 1 joined with the upper phase IGBT element 4 and the diode element 6. Furthermore, the method for manufacturing the inverter power module by superimposing the N-side electrode 2 thereon has been described.
[0091]
In addition to this method, the inverter power module in FIG. 1 or FIG. 4 is separately formed into a structure that is divided into an upper half and a lower half with the middle point electrode 3 as a boundary, The inverter power module shown in FIG. 1 or FIG. 4 can also be manufactured by overlapping.
[0092]
Below, the example which applied the manufacturing method of this embodiment is demonstrated concretely about the inverter power module shown in FIG. As shown in FIG. 6A, the collector surface C of the IGBT element 5 for the lower phase and the cathode surface K of the diode element 7 for the lower phase are bonded to the upper surface of the middle point electrode 3a by a bonding material or the like. To do.
[0093]
Then, the conductor block 10 is mounted on the lower-phase IGBT element 5, and the emitter surface E of the IGBT element 5 and the conductor block 10 are bonded by the bonding material 16. The conductor block 11 is also mounted on the lower-phase diode element 7, and the anode surface A of the diode element 7 and the conductor block 11 are joined.
[0094]
Further, a bonding pad formed on the emitter surface E side of the IGBT element 5 and the signal electrode 13 are connected by a bonding wire 15. Thereafter, each of the conductor blocks 10 and 11 and the N-side electrode 2 are joined, and the IGBT element 5, the diode element 7 and the like are sealed with a resin 17a.
[0095]
As a result, the upper-phase IGBT element 5 and the diode element 7 are arranged between the N-side electrode 2 and the midpoint electrode 3a, and the upper-phase IGBT element 5 and the diode element 7 are connected in parallel. A first structure is formed.
[0096]
Subsequently, as shown in FIG. 6B, the collector surface C of the upper phase IGBT element 4 and the cathode surface K of the upper phase diode element 6 are joined to the upper surface of the P-side electrode 1. .
[0097]
Then, the conductor block 8 is mounted on the upper-phase IGBT element 4, and the emitter surface E of the IGBT element 4 and the conductor block 8 are bonded by the bonding material 16. Similarly, the conductor block 9 is mounted on the upper-phase diode element 6, and the anode surface A of the diode element 6 and the conductor block 9 are joined.
[0098]
Further, the bonding pad formed on the emitter surface E side of the IGBT element 4 and the signal electrode 12 are connected by a bonding wire 14. Then, each conductor block 8 and 9 and the midpoint electrode 3b are joined, and the IGBT element 4, the diode element 7, etc. are sealed with resin 17b.
[0099]
As a result, the lower-phase IGBT element 4 and the diode element 6 are arranged between the midpoint electrode 3b and the P-side electrode 1, and the lower-phase IGBT element 4 and the diode element 6 are connected in parallel. The second structure is formed.
[0100]
Then, the first structure shown in FIG. 6 (a) is placed on the second structure shown in FIG. 6 (b), and the midpoint electrodes 3a and 3b are joined together by a bonding material or the like. At this time, the emitter surface E of the upper-phase IGBT element 4 and the cathode surface K of the lower-phase diode element 7 face each other, and the collector surface C of the lower-phase IGBT element 5 and the upper-phase diode The IGBT elements 4 and 5 and the diode elements 6 and 7 are arranged so that the anode surface A of the element 6 faces.
[0101]
In this way, the inverter power module shown in FIG. 1 can be manufactured.
[0102]
In the present embodiment, the first structure and the second structure are sealed with resin and then overlapped with each other. However, the first and second structures before resin sealing are described. Resin sealing can also be performed after manufacturing a body and superimposing these.
[0103]
(Other embodiments)
In each of the above-described embodiments, the IGBT module using the IGBT element and the diode element has been described as an example. However, in addition to this, in a module having a configuration in which a switching element such as a thyristor module and a MOSFET module and a rectifying element are used. The present invention can also be applied.
[Brief description of the drawings]
FIG. 1 is a cross-sectional view of an inverter power module according to a first embodiment of the present invention.
FIG. 2 is a circuit diagram of the inverter power module in FIG.
3 is a diagram for explaining a method of manufacturing the inverter power module in FIG. 1, (a) is a sectional view of the inverter power module after completion, and (b) to (d) are completed respectively. 2 is a plan view of a front P-side electrode 1, a middle point electrode 3, and an N-side electrode 2. FIG.
FIG. 4 is a cross-sectional view of an inverter power module according to a second embodiment of the present invention.
FIG. 5 is a circuit diagram of the inverter power module in FIG. 4;
6 is a view for explaining a method of manufacturing the inverter power module in FIG. 1 in the third embodiment of the present invention, and is a cross-sectional view corresponding to FIG. 1. FIG.
FIG. 7 is a circuit diagram of a conventional IGBT module.
FIG. 8 is an equivalent circuit diagram of a conventional IGBT module.
[Explanation of symbols]
DESCRIPTION OF SYMBOLS 1 ... P side electrode, 2 ... N side electrode, 3 ... Middle point electrode, 4, 5 ... IGBT element,
6, 7 ... Diode element, 8, 9, 10, 11 ... Conductor block,
12, 13 ... signal electrodes, 14, 15 ... bonding wires, 16 ... bonding material,
17 ... Resin for sealing, 21, 22 ... Bonding pad.

Claims (8)

スイッチング素子（４、５）と整流素子（６、７）とが素子間接続導体（３）を介して縦方向に積層され接合され絶縁性の樹脂により封止された半導体装置において、
前記スイッチング素子（４）のエミッタ電極形成面と前記スイッチング素子（４）に対して逆相である前記整流素子（７）のカソード電極形成面とが対面するように、もしくは、前記スイッチング素子（５）のコレクタ電極形成面と前記スイッチング素子（５）に対して逆相である前記整流素子（６）のアノード電極形成面とが対面するように、前記スイッチング素子と前記整流素子とが配置されていることを特徴とする半導体装置。In the semiconductor device in which the switching elements (4, 5) and the rectifying elements (6, 7) are stacked and bonded in the vertical direction via the inter-element connection conductor (3) and sealed with an insulating resin .
The emitter electrode forming surface of the switching element (4) and the cathode electrode forming surface of the rectifying element (7) having the opposite phase to the switching element (4) face each other, or the switching element (5 The switching element and the rectifying element are arranged so that the collector electrode forming surface of) and the anode electrode forming surface of the rectifying element (6) having a phase opposite to that of the switching element (5) face each other. A semiconductor device characterized by comprising: 前記スイッチング素子の各電極形成面のうち、前記素子間接続導体と電気的に接続されている面と反対側の面に放熱板としてのＮ側電極（２）が接続されており、前記整流素子の各電極形成面のうち、前記素子間接続導体と電気的に接続されている面と反対側の面に放熱板としてのＰ側電極（１）が接続されていることを特徴とする請求項１に記載の半導体装置。Among the electrode forming surfaces of the switching element, an N-side electrode (2) as a heat sink is connected to a surface opposite to a surface electrically connected to the inter-element connection conductor, and the rectifying element The P side electrode (1) as a heat sink is connected to the surface on the opposite side to the surface electrically connected with the said inter-element connection conductor among each electrode formation surface. 2. The semiconductor device according to 1. 前記整流素子と前記素子間接続導体との間には第１の導体ブロック（９）が接合され、前記スイッチング素子と前記Ｎ側電極との間には第２の導体ブロック（１０）が接合されることを特徴とする請求項２に記載の半導体装置。A first conductor block (9) is joined between the rectifying element and the inter-element connection conductor, and a second conductor block (10) is joined between the switching element and the N-side electrode. The semiconductor device according to claim 2. 前記素子間接続導体としての中点電極を備えており、前記中点電極の一方の面には前記スイッチング素子（４）及び前記整流素子（６）を介して放熱板としてのＰ側電極が接合され、前記中点電極の他方の面には前記スイッチング素子（５）及び前記整流素子（７）を介して放熱板としてのＮ側電極が接合されたものであって、A mid-point electrode is provided as the inter-element connection conductor, and a P-side electrode as a heat sink is joined to one surface of the mid-point electrode via the switching element (4) and the rectifying element (6). And an N-side electrode as a heat sink is joined to the other surface of the midpoint electrode via the switching element (5) and the rectifying element (7),
前記Ｐ側電極と前記中点電極の間である上相にて前記スイッチング素子（４）及び前記整流素子（６）が並列に接続されており、前記中点電極と前記Ｎ側電極の間である下相にて前記スイッチング素子（５）及び前記整流素子（７）が並列に接続されており、前記上相と前記下相の前記スイッチング素子は前記Ｐ側電極と前記Ｎ側電極との間にて前記中点電極を介して電気的に直列に接続されていることを特徴とする請求項１に記載の半導体装置。The switching element (4) and the rectifying element (6) are connected in parallel in an upper phase between the P-side electrode and the midpoint electrode, and between the midpoint electrode and the N-side electrode. The switching element (5) and the rectifying element (7) are connected in parallel in a certain lower phase, and the switching element of the upper phase and the lower phase is between the P-side electrode and the N-side electrode. The semiconductor device according to claim 1, wherein the semiconductor devices are electrically connected in series via the midpoint electrode. 前記スイッチング素子（４）及び前記整流素子（６）と前記中点電極との間には第１の導体ブロック（８、９）が接合され、前記スイッチング素子（５）及び前記整流素子（７）と前記Ｎ側電極との間には第２の導体ブロック（１０、１１）が接合されることを特徴とする請求項４に記載の半導体装置。A first conductor block (8, 9) is joined between the switching element (4) and the rectifying element (6) and the midpoint electrode, and the switching element (5) and the rectifying element (7). 5. The semiconductor device according to claim 4, wherein a second conductor block (10, 11) is joined between the first electrode and the N-side electrode. 前記Ｐ側電極及び前記Ｎ側電極において、前記スイッチング素子又は前記整流素子と接合されている面と反対側の面は前記樹脂から露出していることを特徴とする請求項２乃至５に記載の半導体装置。6. The P-side electrode and the N-side electrode, wherein a surface opposite to a surface bonded to the switching element or the rectifying element is exposed from the resin. Semiconductor device. 前記スイッチング素子の各電極形成面のうち、前記素子間接続導体と電気的に接続されている面と反対側の面に第１の放熱板が接続されており、前記整流素子の各電極形成面のうち、前記素子間接続導体と電気的に接続されている面と反対側の面に第２の放熱板が接続されていることを特徴とする請求項１に記載の半導体装置。  A first heat radiating plate is connected to a surface opposite to a surface electrically connected to the inter-element connection conductor among each electrode forming surface of the switching element, and each electrode forming surface of the rectifying element The semiconductor device according to claim 1, wherein a second heat radiating plate is connected to a surface opposite to a surface electrically connected to the inter-element connection conductor. 前記スイッチング素子はＩＧＢＴ素子であり、前記整流素子はダイオード素子であることを特徴とする請求項１乃至７いずれか１つに記載の半導体装置。The switching element is an IGBT element, the semiconductor device according to any one claims 1 to 7, wherein the rectifying element is a diode element.
JP2002362170A 2002-12-13 2002-12-13 Semiconductor device Expired - Fee Related JP4239580B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002362170A JP4239580B2 (en) 2002-12-13 2002-12-13 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002362170A JP4239580B2 (en) 2002-12-13 2002-12-13 Semiconductor device

Publications (3)

Publication Number Publication Date
JP2004193476A JP2004193476A (en) 2004-07-08
JP2004193476A5 JP2004193476A5 (en) 2008-12-18
JP4239580B2 true JP4239580B2 (en) 2009-03-18

Family

ID=32760696

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002362170A Expired - Fee Related JP4239580B2 (en) 2002-12-13 2002-12-13 Semiconductor device

Country Status (1)

Country Link
JP (1) JP4239580B2 (en)

Families Citing this family (41)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4438489B2 (en) * 2004-04-13 2010-03-24 富士電機システムズ株式会社 Semiconductor device
JP2006066464A (en) * 2004-08-24 2006-03-09 Toyota Industries Corp Semiconductor device
JP4581885B2 (en) * 2005-07-22 2010-11-17 株式会社デンソー Semiconductor device
JP4552810B2 (en) * 2005-09-06 2010-09-29 株式会社デンソー Semiconductor device
JP4564937B2 (en) 2006-04-27 2010-10-20 日立オートモティブシステムズ株式会社 Electric circuit device, electric circuit module, and power conversion device
JP4973059B2 (en) * 2006-08-09 2012-07-11 日産自動車株式会社 Semiconductor device and power conversion device
JP4985009B2 (en) * 2007-03-20 2012-07-25 トヨタ自動車株式会社 Semiconductor device and method for packaging the semiconductor device
JP5167728B2 (en) * 2007-08-31 2013-03-21 株式会社デンソー Power converter
JP5067267B2 (en) 2008-06-05 2012-11-07 三菱電機株式会社 Resin-sealed semiconductor device and manufacturing method thereof
JP2010016925A (en) * 2008-07-01 2010-01-21 Toshiba Corp Power semiconductor module and semiconductor power conversion device equipped with the same
JP5231880B2 (en) * 2008-07-01 2013-07-10 株式会社東芝 Power semiconductor module and semiconductor power conversion device including the same
JP5100535B2 (en) * 2008-07-01 2012-12-19 株式会社東芝 Power semiconductor module and semiconductor power conversion device including the same
JP5267021B2 (en) * 2008-09-30 2013-08-21 株式会社デンソー Semiconductor device and inverter circuit using the same
JP5544767B2 (en) * 2009-06-17 2014-07-09 トヨタ自動車株式会社 Semiconductor device
JP2011114176A (en) * 2009-11-27 2011-06-09 Mitsubishi Electric Corp Power semiconductor device
US8513784B2 (en) * 2010-03-18 2013-08-20 Alpha & Omega Semiconductor Incorporated Multi-layer lead frame package and method of fabrication
JP5447453B2 (en) * 2010-11-03 2014-03-19 株式会社デンソー Switching module
JP5813963B2 (en) 2011-02-28 2015-11-17 ローム株式会社 Semiconductor device and mounting structure of semiconductor device
US8963338B2 (en) * 2011-03-02 2015-02-24 International Rectifier Corporation III-nitride transistor stacked with diode in a package
JP5733092B2 (en) * 2011-08-03 2015-06-10 トヨタ自動車株式会社 Semiconductor device and manufacturing method thereof
JP5891744B2 (en) * 2011-11-28 2016-03-23 トヨタ自動車株式会社 Semiconductor device
JP2013153010A (en) * 2012-01-24 2013-08-08 Denso Corp Semiconductor module and semiconductor device
ITMI20120713A1 (en) 2012-04-27 2013-10-28 St Microelectronics Srl ELECTRONIC ASSEMBLY SYSTEM THROUGH THROUGH HOLES WITH DISSIPATED ELEMENTS CLOSED AMONG THEM AGAINST INSULATING BODY
ITMI20120712A1 (en) 2012-04-27 2013-10-28 St Microelectronics Srl ELECTRONIC LOOP-MOUNTED DEVICE WITH DOUBLE HEAT SINK
ITMI20120711A1 (en) * 2012-04-27 2013-10-28 St Microelectronics Srl POWER DEVICE
JP5741526B2 (en) * 2012-05-30 2015-07-01 トヨタ自動車株式会社 Semiconductor device and manufacturing method thereof
JP2014032985A (en) * 2012-08-01 2014-02-20 Rohm Co Ltd Semiconductor device and method for manufacturing the same
CN105393354B (en) 2013-07-16 2018-05-25 三菱电机株式会社 Semiconductor device
JP6201800B2 (en) * 2014-02-14 2017-09-27 トヨタ自動車株式会社 Semiconductor module
JP6207460B2 (en) * 2014-05-19 2017-10-04 三菱電機株式会社 Semiconductor device
DE102014209690B4 (en) * 2014-05-21 2020-02-20 Robert Bosch Gmbh Kommutierungszelle
JP6053858B2 (en) * 2015-04-06 2016-12-27 三菱電機株式会社 Power semiconductor device and drive device for vehicle-mounted rotating electrical machine
JP6256419B2 (en) 2015-06-24 2018-01-10 株式会社デンソー Semiconductor chip and semiconductor module using the same
JP6162764B2 (en) * 2015-09-17 2017-07-12 ローム株式会社 Semiconductor device and mounting structure of semiconductor device
JP2016076727A (en) * 2015-12-24 2016-05-12 トヨタ自動車株式会社 Semiconductor device
JP6690280B2 (en) * 2016-02-12 2020-04-28 株式会社豊田自動織機 Semiconductor module
JP6822000B2 (en) * 2016-08-05 2021-01-27 株式会社デンソー Semiconductor device
JP6604926B2 (en) 2016-09-27 2019-11-13 三菱電機株式会社 Semiconductor module
JP7294403B2 (en) * 2019-03-12 2023-06-20 住友電気工業株式会社 semiconductor equipment
JP7180533B2 (en) * 2019-05-15 2022-11-30 株式会社デンソー semiconductor equipment
CN115985941B (en) * 2023-03-21 2023-06-23 上海埃积半导体有限公司 Longitudinal RC-IGBT structure and preparation method thereof

Also Published As

Publication number Publication date
JP2004193476A (en) 2004-07-08

Similar Documents

Publication Publication Date Title
JP4239580B2 (en) Semiconductor device
US9035453B2 (en) Semiconductor device
EP3107120B1 (en) Power semiconductor module
EP2814059A1 (en) Semiconductor device
JP2000164800A (en) Semiconductor module
JP5659938B2 (en) Semiconductor unit and semiconductor device using the same
CN110178304B (en) Semiconductor device with a plurality of semiconductor chips
JP3390661B2 (en) Power module
JP4885046B2 (en) Power semiconductor module
JP2019046899A (en) Electronic device
JP2005197435A (en) Power semiconductor device
CN113557603B (en) Semiconductor device with a semiconductor device having a plurality of semiconductor chips
JP4140238B2 (en) Semiconductor module bonding structure
US11996344B2 (en) Semiconductor device
JP4706551B2 (en) Power semiconductor element and power module
JP4039258B2 (en) Power semiconductor device
US11887905B2 (en) Semiconductor device
JP5682511B2 (en) Semiconductor module
WO2024062845A1 (en) Semiconductor device
WO2024048371A1 (en) Semiconductor device
JP7218564B2 (en) semiconductor equipment
US20230016437A1 (en) Semiconductor device
JP2013098343A (en) Semiconductor device and method of manufacturing the same
JP7035868B2 (en) Semiconductor device
JP2003347507A (en) Semiconductor power device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050126

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20081029

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20081202

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20081215

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120109

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4239580

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130109

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140109

Year of fee payment: 5

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees