JP5733092B2 - Semiconductor device and manufacturing method thereof - Google Patents

Semiconductor device and manufacturing method thereof Download PDF

Info

Publication number
JP5733092B2
JP5733092B2 JP2011170402A JP2011170402A JP5733092B2 JP 5733092 B2 JP5733092 B2 JP 5733092B2 JP 2011170402 A JP2011170402 A JP 2011170402A JP 2011170402 A JP2011170402 A JP 2011170402A JP 5733092 B2 JP5733092 B2 JP 5733092B2
Authority
JP
Japan
Prior art keywords
side electrode
electrode
middle side
semiconductor element
resin mold
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2011170402A
Other languages
Japanese (ja)
Other versions
JP2013038105A (en
Inventor
裕孝 大野
裕孝 大野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyota Motor Corp
Original Assignee
Toyota Motor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyota Motor Corp filed Critical Toyota Motor Corp
Priority to JP2011170402A priority Critical patent/JP5733092B2/en
Publication of JP2013038105A publication Critical patent/JP2013038105A/en
Application granted granted Critical
Publication of JP5733092B2 publication Critical patent/JP5733092B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/33Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92Specific sequence of method steps
    • H01L2224/922Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222Sequential connecting processes
    • H01L2224/92242Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1305Bipolar Junction Transistor [BJT]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1305Bipolar Junction Transistor [BJT]
    • H01L2924/13055Insulated gate bipolar transistor [IGBT]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1306Field-effect transistor [FET]
    • H01L2924/13091Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Investigating Or Analyzing Materials By The Use Of Ultrasonic Waves (AREA)

Description

本発明は、半導体装置及びその製造方法に関し、特に、第1の半導体素子及び第2の半導体素子を有する半導体装置及びその製造方法に関する。   The present invention relates to a semiconductor device and a manufacturing method thereof, and more particularly, to a semiconductor device having a first semiconductor element and a second semiconductor element and a manufacturing method thereof.

従来から、直流電圧の電圧変換又は電力変換を行うパワーモジュールであって、直流電圧の高位側及び低位側をそれぞれ受けるハイサイド電極板及びローサイド電極板と、ハイサイド電極板とローサイド電極板との間に直列接続される第1及び第2のスイッチング素子と、第1のスイッチング素子と第2のスイッチング素子の中間点に接続されるミドルサイド電極板とを備え、第1のスイッチング素子と第2のスイッチング素子とは、共通のミドルサイド電極板を挟んで積層されて構成され、各素子を高密度に積層配置するようにしたパワーモジュールが知られている(例えば、特許文献1参照)。かかるパワーモジュールにおいては、ミドルサイド電極を挟む上下アームが一体的に封止樹脂によりモールド成形されている。   Conventionally, a power module that performs voltage conversion or power conversion of DC voltage, and includes a high-side electrode plate and a low-side electrode plate that respectively receive a high-order side and a low-order side of a DC voltage, and a high-side electrode plate and a low-side electrode plate First and second switching elements connected in series between each other, and a middle side electrode plate connected to an intermediate point between the first switching element and the second switching element, the first switching element and the second switching element The switching element is configured by laminating a common middle-side electrode plate, and a power module is known in which the elements are stacked in a high density (see, for example, Patent Document 1). In such a power module, the upper and lower arms sandwiching the middle side electrode are integrally molded with a sealing resin.

特開2006−49542号公報JP 2006-49542 A

しかしながら、上述の特許文献1に記載の構成では、ミドルサイド電極の表面付近のはんだ接合の良否、及び封止樹脂とミドルサイド電極との接合の良否を超音波探傷により検査する場合に、超音波は幾層にも積層されたはんだ層、電極、半導体素子を通過して検査対象領域に到達するため、反射波が著しく減衰し、正確にミドルサイド電極付近のはんだ接合の良否や封止樹脂とミドルサイド電極の接合の良否を検査するのが困難であるという問題があった。   However, in the configuration described in Patent Document 1 described above, when ultrasonic bonding is used to inspect the quality of solder bonding near the surface of the middle side electrode and the quality of bonding between the sealing resin and the middle side electrode, ultrasonic waves are used. Passes through multiple layers of solder layers, electrodes, and semiconductor elements, and reaches the inspection target region. Therefore, the reflected wave is significantly attenuated, and the soldering quality near the middle side electrode is accurately determined and the sealing resin. There is a problem that it is difficult to inspect whether or not the middle side electrode is bonded.

図1は、特許文献1に記載された従来の2段積層型パワーモジュールを示した図である。図1(A)は、従来の2段積層型パワーモジュールの断面構成図である。図1(A)において、上アーム320の上に、下アーム310が積層された構成となっている。上アーム320は、ハイサイド電極260上にはんだ290により半導体スイッチング素子211及び整流素子221が接合され、更にその上にはんだ290を介してスペーサ電極230が積層され、更にその上にはんだ290を介してミドルサイド電極250が積層されている。また、半導体スイッチング素子211には、ボンディングワイヤ280を介して制御用端子271が接続されている。   FIG. 1 is a diagram showing a conventional two-stage stacked power module described in Patent Document 1. In FIG. FIG. 1A is a cross-sectional configuration diagram of a conventional two-stage stacked power module. In FIG. 1A, a lower arm 310 is laminated on an upper arm 320. In the upper arm 320, the semiconductor switching element 211 and the rectifying element 221 are joined to the high side electrode 260 by the solder 290, and the spacer electrode 230 is further laminated thereon via the solder 290, and further on the solder 290 via the solder 290. The middle side electrode 250 is laminated. Further, a control terminal 271 is connected to the semiconductor switching element 211 via a bonding wire 280.

ミドルサイド電極250の上には、やはりはんだ290により接合されて、半導体スイッチング素子210及び整流素子220と、スペーサ電極230と、ローサイド電極240が積層されて下アーム310が構成されている。また、半導体スイッチング素子210には、ボンディングワイヤ280を介して制御端子270が接続されている。そして、側方に延びたローサイド電極240、ミドルサイド電極250、ハイサイド電極260及び制御用端子270、271以外は、封止樹脂300によりモールド成形されて一体化されている。かかる構成は、上アーム320と下アーム310を積層するとともに、両者のミドルサイド電極250を共有することにより、小型に構成することができる。   On the middle side electrode 250, the lower arm 310 is configured by laminating the semiconductor switching element 210 and the rectifying element 220, the spacer electrode 230, and the low side electrode 240, which are also joined by the solder 290. Further, a control terminal 270 is connected to the semiconductor switching element 210 via a bonding wire 280. The components other than the low-side electrode 240, the middle-side electrode 250, the high-side electrode 260, and the control terminals 270 and 271 that extend to the side are molded by the sealing resin 300 and integrated. Such a configuration can be made compact by stacking the upper arm 320 and the lower arm 310 and sharing the middle side electrode 250 of both.

図1(B)は、従来の2段積層型パワーモジュールの超音波探傷による検査の問題点を説明するための図である。図1(B)に示すように、超音波探傷においては、超音波がパワーモジュールに向けて照射される。超音波の入射波は、発振子から出力された数十MHzの超音波で、封止樹脂300と電極240、250、260界面から反射してくる反射波をセンサで検出し、その強度を検出する。被検査物が、超音波の伝播速度の異なる物質から構成されていると、超音波は伝播速度が変化する界面で反射する性質を有する。そして、界面を挟んだ物質の伝播速度差が大きい程、反射波強度が大きくなる。一般に、固体同士と比較して、空気等の気体は、伝播速度が著しく異なる。よって、構成物質間の界面に密着していない剥離層があると、空気層があるので、剥離層が無い正常な場合に比べて強い反射波が発生し、明確にこれを検出できる。超音波探傷は、この性質を利用して、封止樹脂と電極等との密着性を検査する。   FIG. 1B is a diagram for explaining the problems of inspection by ultrasonic flaw detection of a conventional two-stage stacked power module. As shown in FIG. 1B, in ultrasonic flaw detection, ultrasonic waves are applied toward the power module. The incident wave of the ultrasonic wave is an ultrasonic wave of several tens MHz output from the oscillator, and the reflected wave reflected from the interface between the sealing resin 300 and the electrodes 240, 250, 260 is detected by the sensor, and the intensity is detected. To do. When the object to be inspected is composed of materials having different ultrasonic propagation speeds, the ultrasonic waves have a property of reflecting at the interface where the propagation speed changes. The reflected wave intensity increases as the difference in propagation speed of the substance across the interface increases. In general, a gas such as air has a significantly different propagation speed than solids. Therefore, if there is a release layer that is not in close contact with the interface between constituent materials, there is an air layer, so that a strong reflected wave is generated compared to a normal case without the release layer, and this can be detected clearly. The ultrasonic flaw inspection utilizes this property to inspect the adhesion between the sealing resin and the electrode.

ところで、封止樹脂300には、半導体周辺、ボンディングワイヤ等の高電圧が印加される部位の絶縁、外部からの半導体周辺、ボンディングワイヤ等への水や汚染物質の侵入の防止、熱変形の抑制の3つの機能がある。なお、熱変形の抑制とは、半導体(シリコン)と電極(銅)の線膨張係数が異なるため、温度変化により両者の界面に応力が発生し、半導体と電極を接合するはんだ層290に破損が発生する現象を、銅に線膨張係数が近い封止樹脂で抑制することである。これらの3つの機能は、封止樹脂300と電極240〜260とが密着しないと発現しない。よって、超音波探傷により、封止樹脂300と電極240〜260との密着性を検査することは、極めて重要である。また、はんだ290にボイド等が発生しないかを検査することも、同様に重要である。   By the way, the sealing resin 300 is insulated from the periphery of the semiconductor, a portion where a high voltage is applied, such as a bonding wire, prevention of intrusion of water or contaminants from the outside to the periphery of the semiconductor, the bonding wire, etc., and suppression of thermal deformation. There are three functions. The suppression of thermal deformation means that the linear expansion coefficients of the semiconductor (silicon) and the electrode (copper) are different, so that stress is generated at the interface between the two due to temperature change, and the solder layer 290 that joins the semiconductor and the electrode is damaged. The phenomenon that occurs is to suppress the sealing resin having a linear expansion coefficient close to that of copper. These three functions do not appear unless the sealing resin 300 and the electrodes 240 to 260 are in close contact with each other. Therefore, it is very important to inspect the adhesion between the sealing resin 300 and the electrodes 240 to 260 by ultrasonic flaw detection. It is equally important to inspect the solder 290 for voids or the like.

図1(B)に示すように、封止樹脂300と電極240〜260の界面の検査は、ローサイド電極240側又はハイサイド電極260側から超音波を入射させることにより行われる。ここで、ローサイド電極240と封止樹脂300との界面は、ローサイド電極240しか通過しない入射波C及び反射波Dにより行われるので、伝播距離は短く、また大きな形状変化も無いので、十分なS/Nの信号を得て検査できる。ハイサイド電極260と封止樹脂300との界面も、伝播距離の短い入射波C’及び反射波D’により行われるので、何ら問題は無い。   As shown in FIG. 1B, the inspection of the interface between the sealing resin 300 and the electrodes 240 to 260 is performed by making ultrasonic waves enter from the low side electrode 240 side or the high side electrode 260 side. Here, since the interface between the low-side electrode 240 and the sealing resin 300 is performed by the incident wave C and the reflected wave D that only pass through the low-side electrode 240, the propagation distance is short and there is no large shape change. / N signal can be obtained and inspected. Since the interface between the high side electrode 260 and the sealing resin 300 is also formed by the incident wave C ′ and the reflected wave D ′ having a short propagation distance, there is no problem.

しかしながら、ミドルサイド電極250の両面の封止樹脂300との界面については、入射波A及び反射波B、入射波A’及び反射波B’が、3層のはんだ層290、スペーサ電極230、半導体スイッチング素子210、整流素子220等を通過する必要があるため、この間、超音波は減衰してしまうという現象が生じる。また、超音波が、積層された複数層を通過するため、信号が乱れてしまうという現象も生じる。その結果、十分なS/Nの信号を得ることができず、ミドルサイド電極250と封止樹脂300との密着性を正確に検査できないという問題があった。   However, the incident wave A and the reflected wave B, the incident wave A ′ and the reflected wave B ′ at the interfaces with the sealing resin 300 on both surfaces of the middle side electrode 250 are divided into the three solder layers 290, the spacer electrode 230, and the semiconductor. Since it is necessary to pass through the switching element 210, the rectifying element 220, etc., a phenomenon occurs in which the ultrasonic wave is attenuated during this period. In addition, a phenomenon that the signal is disturbed also occurs because the ultrasonic wave passes through the stacked layers. As a result, there is a problem that a sufficient S / N signal cannot be obtained, and the adhesion between the middle side electrode 250 and the sealing resin 300 cannot be accurately inspected.

そこで、本発明は、ミドルサイド電極の界面について、封止樹脂との接合やはんだ接合の状態を正確に検査することができる半導体装置及びその製造方法を提供することを目的とする。   Therefore, an object of the present invention is to provide a semiconductor device and a method for manufacturing the same that can accurately inspect the state of bonding with a sealing resin and solder bonding at the interface of the middle side electrode.

上記目的を達成するため、本発明の一態様に係る半導体装置は、第1の半導体素子を有し、該第1の半導体素子を両面から挟むように、該第1の半導体素子の各面に導通してローサイド電極及び第1のミドルサイド電極が設けられ、該ローサイド電極及び第1のミドルサイド電極の外側の面が露出するように封止樹脂によりモールド成形された第1の樹脂モールドと、
第2の半導体素子を有し、該第2の半導体素子を両面から挟むように、該第2の半導体素子の各面に導通してハイサイド電極及び第2のミドルサイド電極が設けられ、該ハイサイド電極及び第2のミドルサイド電極の外側の面が露出するように封止樹脂によりモールド成形された第2の樹脂モールドとを有し、
前記第1のミドルサイド電極と前記第2のミドルサイド電極の外側の面同士が、導電性を有しない接合材により接合され、
前記第1のミドルサイド電極及び前記第2のミドルサイド電極は、前記封止樹脂の側面よりも外側に飛び出した第1の引き出し電極部及び第2の引き出し電極部を各々有し、
該第1の引き出し電極部と該第2の引き出し電極部との接合により電気的に接続されたことを特徴とする。
In order to achieve the above object, a semiconductor device according to one embodiment of the present invention includes a first semiconductor element, and is formed on each surface of the first semiconductor element so as to sandwich the first semiconductor element from both sides. A first resin mold that is conductively provided with a low-side electrode and a first middle-side electrode, and is molded with a sealing resin so that an outer surface of the low-side electrode and the first middle-side electrode is exposed;
A second semiconductor element, and a high-side electrode and a second middle-side electrode are provided in conduction with each surface of the second semiconductor element so as to sandwich the second semiconductor element from both sides, A second resin mold molded with a sealing resin so that the outer surfaces of the high side electrode and the second middle side electrode are exposed;
The outer surfaces of the first middle side electrode and the second middle side electrode are bonded together by a bonding material having no conductivity,
The first middle side electrode and the second middle side electrode each have a first extraction electrode portion and a second extraction electrode portion that protrude outward from the side surface of the sealing resin,
The first lead electrode portion and the second lead electrode portion are electrically connected by bonding.

また、本発明の他の態様に係る半導体装置の製造方法は、ローサイド電極と第1のミドルサイド電極との間に第1の半導体素子が配置され、はんだ接合により該第1の半導体素子の2面と前記ローサイド電極及び前記第1のミドルサイド電極が導通固定された状態で、前記ローサイド電極及び前記第1のミドルサイド電極の外側の面が露出するように封止樹脂によりモールド成形し、第1の樹脂モールドを形成する第1の樹脂モールド形成工程と、
ハイサイド電極と第2のミドルサイド電極との間に第2の半導体素子が配置され、はんだ接合により該第の半導体素子の2面と前記ハイサイド電極及び前記第2のミドルサイド電極が導通固定された状態で、前記ハイサイド電極及び前記第2のミドルサイド電極の外側の面が露出するように封止樹脂によりモールド成形し、第2の樹脂モールドを形成する第2の樹脂モールド形成工程と、
前記第1の樹脂モールドの前記ローサイド電極と前記封止樹脂の界面及び前記第1のミドルサイド電極と前記封止樹脂との界面を超音波探傷により検査する第1の樹脂モールド検査工程と、
前記第の樹脂モールドの前記ハイサイド電極と前記封止樹脂の界面及び前記第のミドルサイド電極と前記封止樹脂との界面を超音波探傷により検査する第2の樹脂モールド検査工程と、
前記第1の樹脂モールド検査工程及び前記第2の樹脂モールド検査工程において、良品と判定された前記第1の樹脂モールド及び前記第2の樹脂モールドの前記第1のミドルサイド電極と前記第2のミドルサイド電極の外側の面同士を、導電性を有しない接合材により合するとともに、前記第1のミドルサイド電極と前記第2のミドルサイド電極とを導通させる一体化工程と、を有し、
前記第1のミドルサイド電極及び前記第2のミドルサイド電極は、前記封止樹脂の側面よりも外側に飛び出した第1の引き出し電極部及び第2の引き出し電極部を各々有し、
前記一体化工程における前記第1のミドルサイド電極と前記第2のミドルサイド電極との導通は、該第1の引き出し電極部と該第2の引き出し電極部との接合により行われることを特徴とする。
In the method for manufacturing a semiconductor device according to another aspect of the present invention, the first semiconductor element is disposed between the low-side electrode and the first middle-side electrode, and the first semiconductor element 2 is formed by solder bonding. In a state where the surface, the low side electrode and the first middle side electrode are conductively fixed, molding is performed with a sealing resin so that the outer surface of the low side electrode and the first middle side electrode is exposed. A first resin mold forming step of forming one resin mold;
The second semiconductor element is disposed between the high-side electrode and the second middle side electrode, conducting said two faces the high-side electrode and the second middle side electrode of the semiconductor element of the second by solder joint A second resin mold forming step of forming a second resin mold by molding with a sealing resin so that the outer surfaces of the high side electrode and the second middle side electrode are exposed in a fixed state When,
A first resin mold inspection step of inspecting an interface between the low side electrode and the sealing resin of the first resin mold and an interface between the first middle side electrode and the sealing resin by ultrasonic flaw detection;
A second resin mold inspection step of inspecting an interface between the high side electrode and the sealing resin of the second resin mold and an interface between the second middle side electrode and the sealing resin by ultrasonic flaw detection;
In the first resin mold inspection step and the second resin mold inspection step, the first middle side electrode of the first resin mold and the second resin mold that are determined as non-defective products, and the second resin mold have the outer surface between the middle side electrodes, Rutotomoni to adjust contact by no bonding material conductivity, the integrated process for conducting the wherein the first middle side electrode and the second middle side electrodes, the And
The first middle side electrode and the second middle side electrode each have a first extraction electrode portion and a second extraction electrode portion that protrude outward from the side surface of the sealing resin,
Conductivity between the first middle side electrode and the second middle side electrode in the integration step is performed by joining the first lead electrode portion and the second lead electrode portion. To do.

本発明によれば、ミドルサイド電極の界面の状態を正確に検査でき、半導体装置の信頼性を高めることができる。   According to the present invention, the state of the interface of the middle side electrode can be accurately inspected, and the reliability of the semiconductor device can be improved.

従来の2段積層型パワーモジュールを示した図である。図1(A)は、従来の2段積層型パワーモジュールの断面構成図である。図1(B)は、従来の2段積層型パワーモジュールの超音波探傷による検査の問題点を説明するための図である。It is the figure which showed the conventional 2 step | paragraph laminated type power module. FIG. 1A is a cross-sectional configuration diagram of a conventional two-stage stacked power module. FIG. 1B is a diagram for explaining the problems of inspection by ultrasonic flaw detection of a conventional two-stage stacked power module. 本発明の実施例1に係る半導体装置の一例を示した断面図である。It is sectional drawing which showed an example of the semiconductor device which concerns on Example 1 of this invention. 実施例1に係る半導体装置の超音波探傷による検査を説明するための図である。図3(A)は、下アームの超音波探傷による検査を説明するための図である。図3(B)は、上アームの超音波探傷による検査を説明するための図である。FIG. 6 is a diagram for explaining inspection by ultrasonic flaw detection of the semiconductor device according to the first embodiment. FIG. 3A is a view for explaining inspection by ultrasonic flaw detection of the lower arm. FIG. 3B is a diagram for explaining inspection by ultrasonic flaw detection of the upper arm. 実施例1に係る半導体装置の上アームと下アームとの接合方法の説明図である。6 is an explanatory diagram of a method for joining the upper arm and the lower arm of the semiconductor device according to the first embodiment. FIG. 実施例1に係る半導体装置のはんだ付け及びモールド成形の手順を説明するための図である。図5(A)は、下アーム110の素子はんだ付け工程の一例を示した図である。図5(B)は、ローサイド電極はんだ付け工程の一例を示した図である。図5(C)は、樹脂モールド形成工程の一例を示した図である。It is a figure for demonstrating the procedure of the soldering of the semiconductor device which concerns on Example 1, and a molding. FIG. 5A is a diagram illustrating an example of an element soldering process of the lower arm 110. FIG. 5B is a diagram illustrating an example of a low-side electrode soldering process. FIG. 5C is a diagram illustrating an example of a resin mold forming process. 比較例として、従来の半導体装置のはんだ付け工程を示した図である。図6(A)は、素子はんだ付け工程を示した図である。図6(B)は、電極はんだ付け工程を示した図である。It is the figure which showed the soldering process of the conventional semiconductor device as a comparative example. FIG. 6A is a diagram showing an element soldering process. FIG. 6B is a diagram showing an electrode soldering process. 本発明の実施例2に係る半導体装置の上アームと下アームの構成及び接合工程の一例を示した図である。It is the figure which showed an example of the structure of the upper arm and lower arm of a semiconductor device which concern on Example 2 of this invention, and a joining process. 本発明の実施例3に係る半導体装置の一例を示した図である。It is the figure which showed an example of the semiconductor device which concerns on Example 3 of this invention. 本発明の実施例4に係る半導体装置の一例を示した図である。It is the figure which showed an example of the semiconductor device which concerns on Example 4 of this invention. 本発明の実施例5に係る半導体装置の一例を示した図である。It is the figure which showed an example of the semiconductor device which concerns on Example 5 of this invention. 実施例5の第2モータ駆動回路における接合部の構成の一例を示した図である。FIG. 10 is a diagram illustrating an example of a configuration of a joint in a second motor drive circuit according to a fifth embodiment. 実施例5の第2モータ駆動回路における接合部の構成の他の例を示した図である。FIG. 10 is a diagram showing another example of the configuration of the joint in the second motor drive circuit of the fifth embodiment. 実施例5の1段パワーモジュール単体の構成を示した図である。図13(A)は、1段パワーモジュール単体の外観を示した斜視図である。図13(B)は、1段パワーモジュール単体の回路図である。図13(C)は、両面冷却型パワーモジュールの断面図である。It is the figure which showed the structure of the 1-stage power module single-piece | unit of Example 5. FIG. 13A is a perspective view showing an external appearance of a single-stage power module. FIG. 13B is a circuit diagram of a single stage power module. FIG. 13C is a cross-sectional view of a double-sided cooling power module. 実施例5の第2モータ駆動回路のインバータ回路の一例を示した図である。FIG. 10 is a diagram illustrating an example of an inverter circuit of a second motor drive circuit according to a fifth embodiment. 実施例5の第2モータ駆動回路のインバータ回路の断面構成を示した図である。図15(A)は、インバータ回路の断面構成図である。図15(B)は、インバータ回路の斜視図である。FIG. 10 is a diagram illustrating a cross-sectional configuration of an inverter circuit of a second motor drive circuit according to a fifth embodiment. FIG. 15A is a cross-sectional configuration diagram of an inverter circuit. FIG. 15B is a perspective view of the inverter circuit. 実施例5に係る半導体装置の分解斜視図である。FIG. 10 is an exploded perspective view of a semiconductor device according to a fifth embodiment. 本発明の実施例6に係る半導体装置の接合前の一例を示した断面図である。It is sectional drawing which showed an example before joining of the semiconductor device which concerns on Example 6 of this invention. 実施例6に係る半導体装置の接合後の一例を示した図である。FIG. 10 is a diagram illustrating an example after bonding of a semiconductor device according to Example 6; 本発明の実施例7に係る半導体装置の一例を示した断面図である。It is sectional drawing which showed an example of the semiconductor device which concerns on Example 7 of this invention. 本発明の実施例8に係る半導体装置の一例を示した断面図である。It is sectional drawing which showed an example of the semiconductor device which concerns on Example 8 of this invention.

以下、図面を参照して、本発明を実施するための形態の説明を行う。   DESCRIPTION OF EMBODIMENTS Hereinafter, embodiments for carrying out the present invention will be described with reference to the drawings.

図2は、本発明の実施例1に係る半導体装置の一例を示した断面図である。図2において、実施例1に係る半導体装置は、下アーム110と、上アーム120とを備える。下アーム110は、ローサイド回路を搭載した樹脂モールド体であり、上アーム120は、ハイサイド回路を搭載した樹脂モールド体である。ローサイド回路は、回路が低電位側と高電位側の2段で構成されている場合の低電位側の回路を意味し、ハイサイド回路は高電位側の回路を意味する。実施例1に係る半導体装置は、2段積層型のパワーモジュールとして構成された例を挙げて説明する。   FIG. 2 is a cross-sectional view showing an example of a semiconductor device according to Example 1 of the present invention. In FIG. 2, the semiconductor device according to the first embodiment includes a lower arm 110 and an upper arm 120. The lower arm 110 is a resin mold body on which a low side circuit is mounted, and the upper arm 120 is a resin mold body on which a high side circuit is mounted. The low side circuit means a circuit on the low potential side when the circuit is composed of two stages of a low potential side and a high potential side, and the high side circuit means a circuit on the high potential side. The semiconductor device according to the first embodiment will be described with an example configured as a two-stage stacked power module.

下アーム110は、第1の半導体素子10と、第1の整流素子20と、スペーサ電極30と、ローサイド電極40と、第1のミドルサイド電極50と、第1の制御用端子70と、ボンディングワイヤ80と、はんだ90と、封止樹脂100とを備える。   The lower arm 110 includes a first semiconductor element 10, a first rectifying element 20, a spacer electrode 30, a low side electrode 40, a first middle side electrode 50, a first control terminal 70, and a bonding The wire 80, the solder 90, and the sealing resin 100 are provided.

また、上アーム120は、第2の半導体素子11と、第2の整流素子21と、スペーサ電極30と、第2のミドル電極51と、ハイサイド電極60と、第2の制御用端子71と、ボンディングワイヤ80と、はんだ90と、封止樹脂100とを備える。   The upper arm 120 includes the second semiconductor element 11, the second rectifying element 21, the spacer electrode 30, the second middle electrode 51, the high side electrode 60, and the second control terminal 71. Bonding wire 80, solder 90, and sealing resin 100 are provided.

ここで、スペーサ電極30、ボンディングワイヤ80、はんだ90及び封止樹脂100は、上アーム110と下アーム120とで特に相違点が無く共通であるので、同一の参照符号を付している。   Here, the spacer electrode 30, the bonding wire 80, the solder 90, and the sealing resin 100 are common to the upper arm 110 and the lower arm 120 since there is no difference between them, and thus the same reference numerals are given.

本実施例に係る半導体装置は、上アーム110及び下アーム120がそれぞれミドルサイド電極50、51を個別に備え、各々が個別に樹脂封止されている。図1において説明したように、従来の2段積層型パワーモジュールは、ミドルサイド電極250が共通であり、ローサイド電極240及びハイサイド電極250とともに総て一体となった状態で樹脂封止がなされていたが、本実施例に係る半導体装置は、下アーム110と上アーム120で個別に樹脂封止がなされ、別体として構成されている点で異なっている。   In the semiconductor device according to the present embodiment, the upper arm 110 and the lower arm 120 are individually provided with the middle side electrodes 50 and 51, and each is individually sealed with resin. As described with reference to FIG. 1, the conventional two-stage stacked power module has a common middle side electrode 250 and is sealed with the low side electrode 240 and the high side electrode 250 together. However, the semiconductor device according to the present embodiment is different in that the lower arm 110 and the upper arm 120 are individually resin-sealed and configured as separate bodies.

下アーム110において、第1のミドルサイド電極50上に、はんだ90により第1の半導体素子10及び第1の整流素子20が接合されている。また、第1の半導体素子10及び第1の整流素子20の上には、はんだ90によりスペーサ電極30が接合されて積層されている。スペーサ電極30の上には、やはりはんだ90を介してローサイド電極40が第1の半導体素子10及び第1の整流素子20の両方を覆うように積層されている。そして、ローサイド電極40及び第1のミドルサイド電極50の外側の表面が露出するように、封止樹脂100でモールド成形され、第1の樹脂モールド体が形成されている。また、第1のミドルサイド電極50は、右側に水平に延び、封止樹脂100より外側に突出して露出した第1の引き出し電極部50aを有する。更に、第1のミドルサイド電極50の左側には、第1の制御用端子70が、ミドルサイド電極50とほぼ水平の高さで、封止樹脂100から先端が突き出て露出するように配置され、残りの部分は封止樹脂100で封止されている。また、第1の制御用端子70と第1の半導体素子10とは、ボンディングワイヤ80により接続されている。   In the lower arm 110, the first semiconductor element 10 and the first rectifying element 20 are joined to the first middle side electrode 50 by solder 90. Further, a spacer electrode 30 is bonded and laminated on the first semiconductor element 10 and the first rectifying element 20 by solder 90. On the spacer electrode 30, the low-side electrode 40 is laminated so as to cover both the first semiconductor element 10 and the first rectifying element 20 through the solder 90. And it mold-molds with the sealing resin 100 so that the outer surface of the low side electrode 40 and the 1st middle side electrode 50 may be exposed, and the 1st resin mold body is formed. The first middle side electrode 50 has a first extraction electrode portion 50 a that extends horizontally to the right side and protrudes outward from the sealing resin 100 and is exposed. Further, on the left side of the first middle side electrode 50, the first control terminal 70 is arranged at a level substantially horizontal to the middle side electrode 50 so that the tip protrudes from the sealing resin 100 and is exposed. The remaining part is sealed with a sealing resin 100. The first control terminal 70 and the first semiconductor element 10 are connected by a bonding wire 80.

上アーム120は、ほぼ下アーム110と同様の構成を有するが、下端にハイサイド電極60が配置され、その上にはんだ90を用いた接合により、第2の半導体素子11及び第2の整流素子21、スペーサ電極30、第2のミドルサイド電極51が下から順に積層された構成となっている。第2のミドルサイド電極51は、引き出し電極部を有しない点で、第1のミドルサイド電極50と異なっている。また、第2の制御用端子71がハイサイド電極60の左側に配置され、先端が封止樹脂100から突き出して露出しており、封止樹脂100内の部分はボンディングワイヤ80により第2の半導体素子11と接続されている点は、下アーム110と同様である。   The upper arm 120 has substantially the same configuration as the lower arm 110, but the high-side electrode 60 is disposed at the lower end, and the second semiconductor element 11 and the second rectifying element are joined by bonding using the solder 90 thereon. 21, the spacer electrode 30, and the second middle side electrode 51 are stacked in order from the bottom. The second middle side electrode 51 is different from the first middle side electrode 50 in that it does not have a lead electrode portion. The second control terminal 71 is disposed on the left side of the high-side electrode 60, the tip protrudes from the sealing resin 100 and is exposed, and a portion in the sealing resin 100 is bonded to the second semiconductor by the bonding wire 80. The point connected to the element 11 is the same as that of the lower arm 110.

このように、下アーム110と上アーム120は、一旦別個に独立して形成される。そして、最終的には、第1のミドルサイド電極50と第2のミドルサイド電極51同士が接合又は圧接され、一体化して固定される。下アーム110と上アーム120が接合又は圧接して固定された状態が、パワーモジュールとして完成した状態となる。   As described above, the lower arm 110 and the upper arm 120 are once separately and independently formed. Finally, the first middle side electrode 50 and the second middle side electrode 51 are joined or pressed together, and are fixed integrally. The state in which the lower arm 110 and the upper arm 120 are fixed by joining or press-contacting is a state completed as a power module.

図2において、第1及び第2の半導体素子10、11には、半導体を用いたスイッチング素子が用いられる。例えば、第1及び第2の半導体素子10、11には、IGBT(Insulated Gate Bipolar Transistor、絶縁ゲートトランジスタ)や、パワーMOS(Metal Oxide Semiconductor)トランジスタ等の半導体スイッチング素子が用いられてよい。また、第1の半導体素子10と第2の半導体素子11には、同一の半導体素子が用いられてもよい。   In FIG. 2, switching elements using semiconductors are used for the first and second semiconductor elements 10 and 11. For example, semiconductor switching elements such as IGBTs (Insulated Gate Bipolar Transistors) and power MOS (Metal Oxide Semiconductor) transistors may be used for the first and second semiconductor elements 10 and 11. Further, the same semiconductor element may be used for the first semiconductor element 10 and the second semiconductor element 11.

第1及び第2の整流素子20、21には、整流作用のあるダイオードが用いられてよい。第1及び第2の整流素子20、21は、例えば、第1及び第2の半導体素子10、11のコレクタ−エミッタ間(又はドレイン−ソース間)と並列に接続されてもよい。第1及び第2の半導体素子10、11がIGBTであり、本実施例に係る半導体装置がインバータとして構成される場合には、第1及び第2の整流素子20、21は、第1及び第2の半導体素子10、11の各々のコレクタ−エミッタ間に並列に接続される。   For the first and second rectifying elements 20 and 21, diodes having a rectifying action may be used. For example, the first and second rectifying elements 20 and 21 may be connected in parallel with the collector-emitter (or between the drain and source) of the first and second semiconductor elements 10 and 11. When the first and second semiconductor elements 10 and 11 are IGBTs and the semiconductor device according to this embodiment is configured as an inverter, the first and second rectifying elements 20 and 21 The two semiconductor elements 10 and 11 are connected in parallel between the collector and the emitter.

スペーサ電極30は、ローサイド電極50と第1のミドルサイド電極50との間隔、及びハイサイド電極60と第2のミドルサイド電極51との間隔を確保し、第1及び第2の半導体素子10、11の発熱を放出し易くするための電極である。また、スペーサ電極30も電極の1つであるので、第1の半導体素子10とローサイド電極40との導通、及び第2の半導体素子11と第2のミドルサイド電極51との導通も確保する。スペーサ電極30は、第1及び第2の半導体素子10、11、第1及び第2の整流素子20、21よりも面積が小さい、柱状のブロックのような電極として構成されてよい。よって、スペース電極30を、ブロック電極と呼んでもよい。また、スペース電極30は、種々の金属から構成されてよいが、銅、アルミニウム等の配線用金属で構成されることが好ましい。   The spacer electrode 30 secures a gap between the low side electrode 50 and the first middle side electrode 50 and a gap between the high side electrode 60 and the second middle side electrode 51, and the first and second semiconductor elements 10, 11 is an electrode for facilitating the release of heat generation. In addition, since the spacer electrode 30 is one of the electrodes, conduction between the first semiconductor element 10 and the low-side electrode 40 and conduction between the second semiconductor element 11 and the second middle-side electrode 51 are ensured. The spacer electrode 30 may be configured as an electrode such as a columnar block having a smaller area than the first and second semiconductor elements 10 and 11 and the first and second rectifying elements 20 and 21. Therefore, the space electrode 30 may be called a block electrode. The space electrode 30 may be made of various metals, but is preferably made of a wiring metal such as copper or aluminum.

ローサイド電極40は、下アーム110のローサイド回路の低電位側の電位線と同電位となる電極である。ローサイド電極40は、例えば、接地電位に設定される。ローサイド電極40は、第1の半導体素子10及び第1の整流素子20の双方を覆うように、第1の半導体素子10及び第1の整流素子20よりも大きい面積を有して、平板状の電極として形成される。また、ローサイド電極40も、種々の金属から構成されてよいが、銅、アルミニウム等の配線用金属で構成されることが好ましい。   The low side electrode 40 is an electrode having the same potential as the potential line on the low potential side of the low side circuit of the lower arm 110. The low side electrode 40 is set to a ground potential, for example. The low-side electrode 40 has a larger area than the first semiconductor element 10 and the first rectifier element 20 so as to cover both the first semiconductor element 10 and the first rectifier element 20, and has a flat plate shape. It is formed as an electrode. The low side electrode 40 may also be made of various metals, but is preferably made of a wiring metal such as copper or aluminum.

第1のミドルサイド電極50は、ローサイド回路の出力端子となる電極であり、ローサイド回路の高電位側の電位線と同電位となる。第1のミドルサイド電極50も、ローサイド電極40と同様に、第1の半導体素子10及び第1の整流素子20の双方を覆う面積を有して、平板状の電極として形成される。また、第1のミドルサイド電極50も、種々の金属から構成されてよいが、銅、アルミニウム等の配線用金属で構成されることが好ましい。   The first middle side electrode 50 is an electrode serving as an output terminal of the low side circuit, and has the same potential as the potential line on the high potential side of the low side circuit. Similarly to the low-side electrode 40, the first middle-side electrode 50 is also formed as a plate-like electrode having an area that covers both the first semiconductor element 10 and the first rectifying element 20. The first middle side electrode 50 may also be made of various metals, but is preferably made of a wiring metal such as copper or aluminum.

第2のミドルサイド電極51は、ハイサイド回路の出力端子となる電極であり、ハイサイド回路の低電位側の電位線と同電位となる。第2のミドルサイド電極51も、第2の半導体素子11及び第2の整流素子21の双方を覆う面積を有し、平板状の電極として形成される。また、第2のミドルサイド電極51も、種々の金属から構成されてよいが、銅、アルミニウム等の配線用金属で構成されることが好ましい。   The second middle side electrode 51 is an electrode serving as an output terminal of the high side circuit, and has the same potential as the potential line on the low potential side of the high side circuit. The second middle side electrode 51 also has an area covering both the second semiconductor element 11 and the second rectifying element 21 and is formed as a flat electrode. The second middle side electrode 51 may also be made of various metals, but is preferably made of a wiring metal such as copper or aluminum.

第1のミドルサイド電極50と第2のミドルサイド電極51は、物理的に接合又は圧接により一体化して固定されるとともに、電気的にも接続される。そのため、第1のミドルサイド電極50と第2のミドルサイド電極51は同電位の出力端子を構成する。図2においては、第1のミドルサイド電極50にのみ引き出し電極部50aが設けられており、この引き出し電極部50aが下アーム110及び上アーム120の共通の出力端子となる。また、第1のミドルサイド電極50と第2のミドルサイド電極51とは、接合又は圧接されるため、外側の接合面は合同に形成されることが好ましい。   The first middle side electrode 50 and the second middle side electrode 51 are integrally fixed by physical bonding or pressure welding, and are also electrically connected. Therefore, the first middle side electrode 50 and the second middle side electrode 51 constitute an output terminal having the same potential. In FIG. 2, the extraction electrode portion 50 a is provided only on the first middle side electrode 50, and this extraction electrode portion 50 a serves as a common output terminal for the lower arm 110 and the upper arm 120. Moreover, since the 1st middle side electrode 50 and the 2nd middle side electrode 51 are joined or press-contacted, it is preferable that an outer joining surface is formed jointly.

ハイサイド電極60は、ハイサイド回路の高電位側の電位線と同電位となる電極である。ハイサイド電極60は、例えば、電源と同じ電位に設定される。なお、ハイサイド電極60も、第2の半導体素子11及び第2の整流素子21の双方を覆うことができる面積を有して、平板状の電極として形成される。また、ハイサイド電極60も、種々の金属から構成されてよいが、銅、アルミニウム等の配線用金属で構成されることが好ましい。   The high side electrode 60 is an electrode having the same potential as the potential line on the high potential side of the high side circuit. For example, the high side electrode 60 is set to the same potential as the power supply. Note that the high-side electrode 60 is also formed as a flat electrode having an area that can cover both the second semiconductor element 11 and the second rectifying element 21. The high side electrode 60 may also be made of various metals, but is preferably made of a wiring metal such as copper or aluminum.

第1の制御用端子70は、第1の半導体素子10に制御信号を供給するための端子である。第1の半導体素子10がIGBT又はパワーMOSトランジスタの場合には、第1の制御用端子70は、第1の半導体素子10のゲートに接続され、第1の半導体素子10のオン・オフを制御する。   The first control terminal 70 is a terminal for supplying a control signal to the first semiconductor element 10. When the first semiconductor element 10 is an IGBT or a power MOS transistor, the first control terminal 70 is connected to the gate of the first semiconductor element 10 to control on / off of the first semiconductor element 10. To do.

第2の制御用端子71は、第21の半導体素子11に制御信号を供給するための端子であり、その構成及び機能は、第1の制御用端子と同じであってよい。   The second control terminal 71 is a terminal for supplying a control signal to the twenty-first semiconductor element 11, and the configuration and function thereof may be the same as those of the first control terminal.

ボンディングワイヤ80は、第1及び第2の制御用端子70、71と第1及び第2の半導体素子10、11とをそれぞれ接続するための配線用ワイヤである。具体的には、例えば、第1及び第2の半導体素子10、11のゲートと、第1及び第2の制御用端子70、71を各々ワイヤボンディングにより接続する。   The bonding wire 80 is a wiring wire for connecting the first and second control terminals 70 and 71 and the first and second semiconductor elements 10 and 11, respectively. Specifically, for example, the gates of the first and second semiconductor elements 10 and 11 and the first and second control terminals 70 and 71 are connected by wire bonding, respectively.

はんだ90は、積層方向に各部品同士を接合する接合材である。はんだ90は、導電性の接合材であるので、物理的な接合だけではなく、電気的にも各部品同士を接続する。具体的には、下アーム110においてはんだ90は、第1のミドルサイド電極50と第1の半導体素子10及び第1の整流素子20、第1の半導体素子10及び第1の整流素子20とスペーサ電極30、スペーサ電極30とローサイド電極40とを接合し、電気的にもそれらを接続している。同様に、上アーム120においてはんだ90は、ハイサイド電極60と第2の半導体素子11及び第2の整流素子21、第2の半導体素子10及び第2の整流素子20とスペーサ電極30、スペーサ電極30と第2のミドルサイド電極51とを物理的に接合するとともに、電気的に接続している。   The solder 90 is a bonding material for bonding the components in the stacking direction. Since the solder 90 is a conductive bonding material, the components are not only physically bonded but also electrically connected. Specifically, in the lower arm 110, the solder 90 is composed of the first middle-side electrode 50, the first semiconductor element 10, the first rectifier element 20, the first semiconductor element 10, the first rectifier element 20, and the spacer. The electrode 30, the spacer electrode 30, and the low side electrode 40 are joined, and they are also electrically connected. Similarly, in the upper arm 120, the solder 90 is composed of the high-side electrode 60, the second semiconductor element 11, the second rectifying element 21, the second semiconductor element 10, the second rectifying element 20, the spacer electrode 30, and the spacer electrode. 30 and the second middle side electrode 51 are physically joined and electrically connected.

封止樹脂100は、下アーム110及び上アーム120の各部品を封止し、各部品間の絶縁を確保するとともに、外部の水分、湿気、塵等から部品を保護するための材料である。封止樹脂100は、モールド成形により図2に示すような形状に形成される。なお、封止樹脂100は、各電極30〜60の線膨張係数に近くなるように材料が選択され、調整されていることが好ましい。例えば、電極30〜60に銅が用いられた場合には、エポキシ樹脂を封止樹脂100に用い、他の無機物質又は有機物質を混合して銅の線膨張係数に近くなるように構成してもよい。   The sealing resin 100 is a material for sealing the components of the lower arm 110 and the upper arm 120, ensuring insulation between the components, and protecting the components from external moisture, moisture, dust, and the like. The sealing resin 100 is formed into a shape as shown in FIG. 2 by molding. In addition, it is preferable that the material of the sealing resin 100 is selected and adjusted so as to be close to the linear expansion coefficient of each of the electrodes 30 to 60. For example, when copper is used for the electrodes 30 to 60, an epoxy resin is used for the sealing resin 100, and other inorganic substances or organic substances are mixed so as to be close to the linear expansion coefficient of copper. Also good.

図3は、実施例1に係る半導体装置の超音波探傷による検査を説明するための図である。図3(A)は、下アーム110の超音波探傷による検査を説明するための図である。図3(A)において、下アーム110が、ローサイド電極40を上側、第1のミドルサイド電極50を下側に配置して構成されている。この状態で、ローサイド電極40の表面に向けて超音波を発射すると、入射波Cはローサイド電極40のみを通過し、ローサイド電極40と封止樹脂100との界面で反射して反射波Dが得られる。よって、十分なS/Nの信号を反射波Dとして得ることができる。この点は、図1で説明した従来のパワーモジュールと同様である。   FIG. 3 is a diagram for explaining the inspection by the ultrasonic flaw detection of the semiconductor device according to the first embodiment. FIG. 3A is a view for explaining inspection of the lower arm 110 by ultrasonic flaw detection. In FIG. 3A, the lower arm 110 is configured by disposing the low side electrode 40 on the upper side and the first middle side electrode 50 on the lower side. When an ultrasonic wave is emitted toward the surface of the low side electrode 40 in this state, the incident wave C passes only through the low side electrode 40 and is reflected at the interface between the low side electrode 40 and the sealing resin 100 to obtain a reflected wave D. It is done. Therefore, a sufficient S / N signal can be obtained as the reflected wave D. This is the same as the conventional power module described in FIG.

一方、第1のミドルサイド電極50の表面に向けて超音波を発射した場合も、入射波Aは第1のミドルサイド電極50のみを通過し、第1のミドルサイド電極50と封止樹脂100との界面で反射して反射波Bを得ることができる。つまり、第1のミドルサイド電極50の界面についても、はんだ90、第1の半導体素子10、スペーサ電極30等を通過することなく、第1のミドルサイド電極50の界面からの直接的な反射波Bを得ることができる。よって、反射波Bは、十分なS/Nを有する信号であり、第1のミドルサイド電極50の界面の封止樹脂100との密着性を正確に検査することが可能となる。   On the other hand, even when an ultrasonic wave is emitted toward the surface of the first middle side electrode 50, the incident wave A passes only through the first middle side electrode 50, and the first middle side electrode 50 and the sealing resin 100. And reflected wave B can be obtained. That is, the direct reflected wave from the interface of the first middle side electrode 50 also does not pass through the solder 90, the first semiconductor element 10, the spacer electrode 30, and the like at the interface of the first middle side electrode 50. B can be obtained. Therefore, the reflected wave B is a signal having a sufficient S / N, and the adhesion with the sealing resin 100 at the interface of the first middle side electrode 50 can be accurately inspected.

このように、下アーム110においては、ローサイド電極40及び第1のミドルサイド電極50の表面が両方とも露出しているため、両方の電極40、50の界面の封止樹脂100との密着性を正確に検査することができる。   Thus, in the lower arm 110, since the surfaces of the low-side electrode 40 and the first middle-side electrode 50 are both exposed, the adhesion with the sealing resin 100 at the interface between both the electrodes 40 and 50 is improved. It can be accurately inspected.

図3(B)は、上アーム120の超音波探傷による検査を説明するための図である。図3(B)において、上アーム120が、第2のミドルサイド電極51が上側、ハイサイド電極60が下側となるように配置されている。この場合においても、第2のミドルサイド電極51の表面は露出しているため、第2のミドルサイド電極51に向けて超音波を発射することにより、入射波A’及び反射波B’は、第2のミドルサイド電極51のみを通過して反射する。よって、反射波B’は、十分なS/Nを有する信号であり、これをセンサで検出することにより、第2のミドルサイド電極51の界面の封止樹脂100との密着性を正確に検査することができ、その信頼性を高めることができる。   FIG. 3B is a view for explaining inspection of the upper arm 120 by ultrasonic flaw detection. In FIG. 3B, the upper arm 120 is disposed such that the second middle side electrode 51 is on the upper side and the high side electrode 60 is on the lower side. Also in this case, since the surface of the second middle side electrode 51 is exposed, by emitting ultrasonic waves toward the second middle side electrode 51, the incident wave A ′ and the reflected wave B ′ are Reflects only through the second middle side electrode 51. Therefore, the reflected wave B ′ is a signal having a sufficient S / N, and the adhesion between the interface of the second middle side electrode 51 and the sealing resin 100 is accurately inspected by detecting this with a sensor. And increase its reliability.

なお、ハイサイド電極60の界面についても、入射波C’及び反射波D’はハイサイド電極60しか通過しないので、高S/Nで信号を検出することができ、正確にハイサイド電極60の界面における封止樹脂100との密着性を検査することができる。   At the interface of the high side electrode 60, the incident wave C ′ and the reflected wave D ′ pass through only the high side electrode 60, so that a signal can be detected with high S / N, and the high side electrode 60 can be accurately detected. The adhesion with the sealing resin 100 at the interface can be inspected.

このように、本実施例に係る半導体装置によれば、下アーム110及び上アーム120の双方とも、ミドルサイド電極50、51を露出させた状態で樹脂封止を行っているので、ミドルサイド電極50、51と封止樹脂100との密着性を正確に検査することができ、高い信頼性の半導体装置を提供することができる。   Thus, according to the semiconductor device according to the present embodiment, since both the lower arm 110 and the upper arm 120 perform resin sealing with the middle side electrodes 50 and 51 exposed, the middle side electrode 50 and 51 and the sealing resin 100 can be accurately inspected, and a highly reliable semiconductor device can be provided.

図4は、実施例1に係る半導体装置の上アーム120と下アーム110との接合方法の一例を説明するための図である。なお、図4において、各構成要素には図2と同一の参照符号を付し、その説明を省略するものとする。   FIG. 4 is a diagram for explaining an example of a method of joining the upper arm 120 and the lower arm 110 of the semiconductor device according to the first embodiment. In FIG. 4, the same reference numerals as those in FIG.

図4において、上側に配置された下アーム110の第1のミドルサイド電極50と、下側に配置された上アーム120の第2のミドルサイド電極51が対向し、接合層130を介して接合されている。このように、上アーム120と下アーム110は、接合材を用いて、接合層130を介して接合されてもよい。   In FIG. 4, the first middle side electrode 50 of the lower arm 110 disposed on the upper side and the second middle side electrode 51 of the upper arm 120 disposed on the lower side face each other and are bonded via the bonding layer 130. Has been. Thus, the upper arm 120 and the lower arm 110 may be bonded via the bonding layer 130 using a bonding material.

接合材は、用途に応じて種々の接合材を用いることができるが、例えば、低融点はんだ、導電性接着剤、Agナノペースト材、In拡散層等を、用途に応じて用いることができる。これらの接合材は、総て導電性を有する材料であるので、接合層130により、第1のミドルサイド電極50と第2のミドルサイド電極51が導通した状態となっている。よって、導電性の接合材を用いる場合には、上アーム120と下アーム110を一体化して固定する物理的接合と、第1のミドルサイド電極50と第2のミドルサイド電極51同士の電気的接続の両方を接合層130のみで行うことができる。   As the bonding material, various bonding materials can be used depending on the application. For example, a low melting point solder, a conductive adhesive, an Ag nano paste material, an In diffusion layer, or the like can be used according to the application. Since these bonding materials are all conductive materials, the first middle side electrode 50 and the second middle side electrode 51 are electrically connected by the bonding layer 130. Therefore, in the case of using a conductive bonding material, physical bonding for integrally fixing the upper arm 120 and the lower arm 110, and electrical connection between the first middle side electrode 50 and the second middle side electrode 51 are used. Both connections can be made only with the bonding layer 130.

なお、上アーム120と下アーム110の接合は、樹脂封止を行った後の工程となるので、接合材には、封止樹脂100の耐熱温度以下で接合できる接合材を用いる。例えば、封止樹脂100の耐熱温度以下で接合できる低融点はんだ、導電性接着剤、Agナノペースト材、In拡散層等を用い、接合材を第1のミドルサイド電極50と第2のミドルサイド電極51との間に挿入し、全体を加温して接合材を溶融又は硬化させることにより、接合を行うことができる。接合材は、接合後は図4に示すように接合層130となる。   In addition, since joining of the upper arm 120 and the lower arm 110 is a process after resin sealing, a bonding material that can be bonded at a temperature lower than the heat resistance temperature of the sealing resin 100 is used as the bonding material. For example, a low melting point solder, a conductive adhesive, an Ag nano paste material, an In diffusion layer, or the like that can be bonded at a temperature lower than the heat resistance temperature of the sealing resin 100 is used, and the bonding material is the first middle side electrode 50 and the second middle side. It can join by inserting between the electrodes 51, heating the whole and melting or hardening a joining material. After joining, the joining material becomes the joining layer 130 as shown in FIG.

次に、図5を用いて、実施例1に係る半導体装置の製造方法について説明する。図5は、実施例1に係る半導体装置のはんだ付け及びモールド成形の手順を説明するための図である。   Next, a method for manufacturing the semiconductor device according to the first embodiment will be described with reference to FIG. FIG. 5 is a diagram for explaining the procedure of soldering and molding the semiconductor device according to the first embodiment.

図5(A)は、下アーム110の素子はんだ付け工程(又は素子接合工程)の一例を示した図である。素子はんだ付け工程においては、まず、第1のミドルサイド電極50の表面上に、第1の半導体素子10及び第1の整流素子20、更にそれらの上にスペーサ電極30をはんだ付けする。その際、はんだ90の位置にはんだ箔を挿入し、治具等で位置決め固定して加熱し、はんだ箔を溶融させれば、図5(A)に示すように、第1のミドルサイド電極50上に素子10、20及び電極30が積層接合される。その際、スペーサ電極30の上面をはんだ材で覆っておく。また、その後、ワイヤボンディングで第1の半導体素子10と制御用端子70とをアルミワイヤで接続しておく。また、その状態で、ローサイド電極40を準備しておく。   FIG. 5A is a diagram illustrating an example of an element soldering process (or element joining process) of the lower arm 110. In the element soldering step, first, the first semiconductor element 10 and the first rectifying element 20 are further soldered onto the surface of the first middle side electrode 50, and the spacer electrode 30 is soldered thereon. At that time, if the solder foil is inserted into the position of the solder 90, positioned and fixed with a jig or the like and heated to melt the solder foil, as shown in FIG. The elements 10 and 20 and the electrode 30 are laminated and bonded on top. At that time, the upper surface of the spacer electrode 30 is covered with a solder material. Thereafter, the first semiconductor element 10 and the control terminal 70 are connected with an aluminum wire by wire bonding. In this state, the low side electrode 40 is prepared.

図5(B)は、ローサイド電極はんだ付け工程(又はローサイド電極接合工程)の一例を示した図である。ローサイド電極はんだ付け工程においては、ローサイド電極40をスペーサ電極30の上面上に重ね、治具等で位置決め固定し、スペーサ電極30の上面上のはんだ材の溶融点以上まで加熱する。そうすると、図5(B)に示すように、ローサイド電極40がスペーサ電極30の上面上にはんだ付けされて接合される。これにて、下アーム110の配線は完了する。   FIG. 5B is a diagram illustrating an example of a low-side electrode soldering process (or a low-side electrode joining process). In the low-side electrode soldering step, the low-side electrode 40 is overlaid on the upper surface of the spacer electrode 30, positioned and fixed with a jig or the like, and heated to the melting point or higher of the solder material on the upper surface of the spacer electrode 30. Then, as shown in FIG. 5B, the low-side electrode 40 is soldered and joined to the upper surface of the spacer electrode 30. Thus, the wiring of the lower arm 110 is completed.

図5(C)は、樹脂モールド形成工程の一例を示した図である。樹脂モールド成形工程においては、封止樹脂100を用いて、モールド成形を行う。モールド成形は、例えば、トランスファーモールド成形機の金型中にはんだ付け完了品を設置し、トランスファーモールド成形を行い、封止樹脂100を電極周囲に形成する。その際、第1の半導体素子10の通電時に発生する熱の放熱を促進するため、ローサイド電極40と第1のミドルサイド電極50の非半導体素子実装面側(外面側)を露出させるように成形するか、又は封止樹脂100が電極40、50の一部を覆ってしまった場合には、切削加工等で、ローサイド電極40及び第1のミドルサイド電極50の非半導体素子実装面(外側面)を露出させるようにする。   FIG. 5C is a diagram illustrating an example of a resin mold forming process. In the resin molding process, molding is performed using the sealing resin 100. For molding, for example, a soldered product is placed in a mold of a transfer molding machine, transfer molding is performed, and the sealing resin 100 is formed around the electrodes. At that time, in order to promote the heat dissipation of the heat generated when the first semiconductor element 10 is energized, the non-semiconductor element mounting surface side (outer surface side) of the low side electrode 40 and the first middle side electrode 50 is exposed. Or when the sealing resin 100 covers a part of the electrodes 40 and 50, the non-semiconductor element mounting surface (outer surface) of the low-side electrode 40 and the first middle-side electrode 50 by cutting or the like. ) To be exposed.

例えば、このようにして、下アーム110は形成される。なお、上アーム120についても、第1のミドルサイド電極50をハイサイド電極60、ローサイド電極40を第2のミドルサイド電極51に置き換えれば、下アーム110と同様に上アーム120を形成することができる。   For example, the lower arm 110 is formed in this way. As for the upper arm 120, the upper arm 120 can be formed in the same manner as the lower arm 110 by replacing the first middle side electrode 50 with the high side electrode 60 and the low side electrode 40 with the second middle side electrode 51. it can.

この後は、例えば、図4で説明したように、上アーム120と下アーム110との接合を、接合材を用いて行い、図4に示した半導体装置を完成させることができる。   Thereafter, for example, as described with reference to FIG. 4, the upper arm 120 and the lower arm 110 are bonded using a bonding material, whereby the semiconductor device illustrated in FIG. 4 can be completed.

図6は、比較例として、従来の半導体装置のはんだ付け工程を示した図である。図6(A)は、素子はんだ付け工程を示した図である。素子はんだ付け工程においては、ハイサイド電極260上には半導体素子211及び整流素子221と、スペーサ電極230とを順次積層させてはんだ290により接合する。そして、制御用端子271もボンディングワイヤ280を介して半導体素子210に接続される。同様に、ミドルサイド電極250上には、半導体素子210及び整流素子220と、スペーサ電極230とが順次積層され、はんだ290により接合される。半導体素子210には、ボンディングワイヤ280を介して制御用端子270が接続される。そして、下から、ハイサイド電極260、ミドルサイド電極250、ローサイド電極240の順に積み重ねられ、位置決め固定される。   FIG. 6 is a view showing a soldering process of a conventional semiconductor device as a comparative example. FIG. 6A is a diagram showing an element soldering process. In the element soldering process, the semiconductor element 211, the rectifying element 221, and the spacer electrode 230 are sequentially stacked on the high-side electrode 260 and joined by solder 290. The control terminal 271 is also connected to the semiconductor element 210 via the bonding wire 280. Similarly, the semiconductor element 210, the rectifying element 220, and the spacer electrode 230 are sequentially stacked on the middle side electrode 250 and joined by solder 290. A control terminal 270 is connected to the semiconductor element 210 via a bonding wire 280. Then, from the bottom, the high side electrode 260, the middle side electrode 250, and the low side electrode 240 are stacked in this order, and are positioned and fixed.

図6(B)は、電極はんだ付け工程を示した図である。ハイサイド電極260、ミドルサイド電極250及びローサイド電極240が、重ね合わせられた状態で位置決め固定され、スペーサ電極30の上面上のはんだ290が溶融する温度で加熱されると、図6(B)に示すように、下アーム310と上アーム320が接合され、一体化されて配線が完了する。この状態で、トランスファーモールド成形を行うことにより、全体を樹脂封止することができる。その際、ローサイド電極240及びハイサイド電極260の非半導体素子実装面(外側面)は露出させるようにする。しかしながら、ミドルサイド電極250は、構造上、封止樹脂300の中に封止されることになる(図1参照)。   FIG. 6B is a diagram showing an electrode soldering process. When the high-side electrode 260, the middle-side electrode 250, and the low-side electrode 240 are positioned and fixed in a superposed state and heated at a temperature at which the solder 290 on the upper surface of the spacer electrode 30 is melted, FIG. As shown, the lower arm 310 and the upper arm 320 are joined and integrated to complete wiring. In this state, the whole can be resin-sealed by performing transfer molding. At this time, the non-semiconductor element mounting surfaces (outer surfaces) of the low-side electrode 240 and the high-side electrode 260 are exposed. However, the middle side electrode 250 is structurally sealed in the sealing resin 300 (see FIG. 1).

このように、従来の半導体装置では、工程的に、半導体装置の配線が完了してからモールド成形が行われるので、中段に配置されたミドルサイド電極250については、樹脂封止がされてから封止樹脂300の中段に埋設されてから検査を行わざるを得ない構成となってしまう。   As described above, in the conventional semiconductor device, since molding is performed after the wiring of the semiconductor device is completed in a process, the middle side electrode 250 arranged in the middle stage is sealed after resin sealing. An inspection must be performed after being buried in the middle of the stop resin 300.

それと比較して、本実施例に係る半導体装置は、樹脂封止が半導体装置全体の接合が終了する前に終了するので、ミドルサイド電極50、51を露出させた状態で超音波探傷による検査を行うことができ、高精度で界面の封止樹脂100との密着性を検査することができる。   In contrast, in the semiconductor device according to the present embodiment, since the resin sealing is completed before the bonding of the entire semiconductor device is completed, the inspection by ultrasonic flaw detection is performed with the middle side electrodes 50 and 51 exposed. It can be performed, and the adhesion with the sealing resin 100 at the interface can be inspected with high accuracy.

図7は、本発明の実施例2に係る半導体装置の上アームと下アームの構成及び接合工程の一例を示した図である。なお、実施例2においても、実施例1の図2及び図4と同様の構成要素には、同一の参照符号を付してその説明を省略する。   FIG. 7 is a diagram illustrating an example of the configuration and joining process of the upper and lower arms of the semiconductor device according to the second embodiment of the present invention. In the second embodiment as well, the same components as those in FIGS. 2 and 4 of the first embodiment are denoted by the same reference numerals, and the description thereof is omitted.

図7において、図4と同様に、上アーム121の上に下アーム110が配置され、第2のミドルサイド電極52と第1のミドルサイド電極50の間に、接合層130が形成されている。   In FIG. 7, as in FIG. 4, the lower arm 110 is disposed on the upper arm 121, and the bonding layer 130 is formed between the second middle side electrode 52 and the first middle side electrode 50. .

しかしながら、実施例2においては、第2のミドルサイド電極52が、右方向に延びて封止樹脂100の外側まで突き出した引き出し電極部52aを有する点で、実施例1の図4に係る半導体装置と異なっている。また、第1のミドルサイド電極50と第2のミドルサイド電極52との接合のために、電源140が半導体装置の外部に設けられ、第1及び第2のミドルサイド電極50、52に接続されている点で、実施例1に係る半導体装置及びその製造方法と異なっている。   However, in the second embodiment, the second middle side electrode 52 has a lead electrode portion 52a extending rightward and protruding to the outside of the sealing resin 100, so that the semiconductor device according to FIG. Is different. In addition, a power source 140 is provided outside the semiconductor device for joining the first middle side electrode 50 and the second middle side electrode 52 and is connected to the first and second middle side electrodes 50 and 52. In this respect, the semiconductor device according to the first embodiment and the manufacturing method thereof are different.

実施例2に係る半導体装置においては、上アーム121と下アーム110との接合は、接合材を用いる点では共通するが、実施例1のような全体加熱ではなく、通電加熱によりは接合材を溶融又は硬化して接合を行う点で異なっている。   In the semiconductor device according to the second embodiment, the bonding between the upper arm 121 and the lower arm 110 is common in that a bonding material is used. However, the bonding material is not heated by whole heating as in the first embodiment but by energization heating. It differs in that it is joined by melting or curing.

図7において、電源140が設けられ、第1のミドルサイド電極50と第2のミドルサイド電極52に接続されて電圧が印加されている。このように、第1及び第2のミドルサイド電極50、52間に電圧を印加して通電することにより、第1及び第2のミドルサイド電極50、52間にジュール熱が発生し、接合材を溶融又は硬化することができる。このように、接合材の溶融又は硬化は、通電により行うようにしてもよい。   In FIG. 7, a power source 140 is provided and connected to the first middle side electrode 50 and the second middle side electrode 52 to apply a voltage. As described above, when a voltage is applied between the first and second middle side electrodes 50 and 52 and energized, Joule heat is generated between the first and second middle side electrodes 50 and 52, and the bonding material. Can be melted or cured. As described above, the bonding material may be melted or cured by energization.

実施例2に係る半導体装置の上アーム120と接合方法においては、短時間の通電加熱により、封止樹脂100の温度が上昇するまでに接合処理が完結するので、封止樹脂100の耐熱以上の接合材も使用することができる。なお、第1及び第2のミドルサイド電極50、52への通電は、図7に示すように、ミドルサイド電極50、52の一部を封止樹脂100の外側に延ばして引き出し電極部52aを形成するか、又は封止樹脂100の一部に穴を開けて、ミドルサイド電極50、52に接触するように電源供給用電極を挿入する等して、上アーム121のミドルサイド電極52に外部から通電してもよい。   In the bonding method of the upper arm 120 and the semiconductor device according to the second embodiment, the bonding process is completed by a short time of energization heating until the temperature of the sealing resin 100 rises. Bonding materials can also be used. As shown in FIG. 7, the energization of the first and second middle side electrodes 50 and 52 is performed by extending a part of the middle side electrodes 50 and 52 to the outside of the sealing resin 100 and connecting the extraction electrode portion 52a. Forming or forming a hole in a part of the sealing resin 100 and inserting a power supply electrode so as to be in contact with the middle side electrodes 50, 52. May be energized.

このように、実施例2に係る半導体装置及びその製造方法によれば、上アーム121を、外部からミドルサイド電極52への通電が可能な形状に構成し、ミドルサイド電極50、52間への通電により接合材を溶融又は硬化させて接合を行うことにより、接合材の許容幅を拡大し、溶融温度又は硬化温度がはんだ材の耐熱温度よりも高い接合材を用いることが可能となる。   As described above, according to the semiconductor device and the manufacturing method thereof according to the second embodiment, the upper arm 121 is configured to have a shape capable of energizing the middle side electrode 52 from the outside, and between the middle side electrodes 50 and 52. By bonding the bonding material by melting or curing it by energization, the allowable width of the bonding material can be expanded, and a bonding material having a melting temperature or a curing temperature higher than the heat resistance temperature of the solder material can be used.

図8は、本発明の実施例3に係る半導体装置の一例を示した図である。実施例3に係る半導体装置は、下部アーム122の第2のミドルサイド電極53の構成が実施例1及び実施例2と異なるが、その他の構成要素は、実施例1及び実施例2と同様であるので、その他の構成要素には実施例1及び実施例2と同一の参照符号を付してその説明を省略する。   FIG. 8 is a diagram showing an example of a semiconductor device according to Example 3 of the present invention. The semiconductor device according to the third embodiment is different from the first and second embodiments in the configuration of the second middle side electrode 53 of the lower arm 122, but the other components are the same as those in the first and second embodiments. Therefore, the other constituent elements are denoted by the same reference numerals as those in the first and second embodiments, and the description thereof is omitted.

実施例3に係る半導体装置においては、第2のミドルサイド電極53が、封止樹脂100の外側まで突き出して延びた引き出し電極部53aを有し、引き出し電極部53aの先端部が第1のミドルサイド電極50の先端部と接合部135において接続され、第1のミドルサイド電極50と第2のミドルサイド電極53との電気的接続が行われている。なお、第1及び第2のミドルサイド電極50、53同士の先端部の接続は、例えば、溶接、リベット止め、カシメ等により行われてよい。   In the semiconductor device according to the third embodiment, the second middle side electrode 53 has a lead electrode portion 53a that protrudes and extends to the outside of the sealing resin 100, and the leading end portion of the lead electrode portion 53a is the first middle portion. The first middle side electrode 50 and the second middle side electrode 53 are electrically connected to each other at the front end portion of the side electrode 50 at the joint portion 135. In addition, the connection of the front-end | tip part of the 1st and 2nd middle side electrodes 50 and 53 may be performed by welding, riveting, caulking, etc., for example.

この場合、第1のミドルサイド電極50と第2のミドルサイド電極53の電気的接続は、先端部の接続で保証されているので、第1のミドルサイド電極50と第2のミドルサイド電極53の物理的接合は、必ずしも導電性の接合材を用いる必要は無い。よって、導電性を有しない一般的な樹脂の接着剤を使用することも可能となる。また、導電性を有する接合材を用いる場合でも、電気的接続をあまり考慮に入れず、接合のための最小限の接合層131を形成することができる。   In this case, since the electrical connection between the first middle side electrode 50 and the second middle side electrode 53 is ensured by the connection at the tip, the first middle side electrode 50 and the second middle side electrode 53 are connected. In the physical bonding, it is not always necessary to use a conductive bonding material. Therefore, it is possible to use a general resin adhesive having no conductivity. Further, even when a bonding material having conductivity is used, the minimum bonding layer 131 for bonding can be formed without much consideration for electrical connection.

よって、接合層131を形成する接合材としては、低融点はんだ、導電性接着剤、Agナノペースト材、In拡散層の他、導電性を有しない接着剤や粘着剤も用いることができる。   Therefore, as a bonding material for forming the bonding layer 131, a low-melting-point solder, a conductive adhesive, an Ag nanopaste material, an In diffusion layer, or an adhesive or pressure-sensitive adhesive having no conductivity can be used.

実施例3に係る半導体装置によれば、ミドルサイド電極50、53の先端部で電気的接続を行うことにより、非導電性の接着剤や粘着剤を含めた広い接合材を接合工程に用いることができる。   According to the semiconductor device according to the third embodiment, a wide bonding material including a non-conductive adhesive or a pressure-sensitive adhesive is used for the bonding step by performing electrical connection at the tip portions of the middle side electrodes 50 and 53. Can do.

図9は、本発明の実施例4に係る半導体装置の一例を示した図である。実施例4においても、実施例1と同様の構成要素には、実施例1と同一の参照符号を付してその説明を省略する。   FIG. 9 is a diagram showing an example of a semiconductor device according to Example 4 of the present invention. Also in the fourth embodiment, the same components as those of the first embodiment are denoted by the same reference numerals as those of the first embodiment, and the description thereof is omitted.

図9において、実施例4に係る半導体装置は、構成要素としては、実施例1に係る半導体装置とほぼ同様であるが、接合層130を有せず、圧接接触界面132のみが示されている点で、実施例1に係る半導体装置と異なっている。   In FIG. 9, the semiconductor device according to the fourth embodiment is substantially the same as the semiconductor device according to the first embodiment, but does not have the bonding layer 130 and only the pressure contact interface 132 is shown. This is different from the semiconductor device according to the first embodiment.

実施例4に係る半導体装置においては、下側に配置された上アーム120の第2のミドルサイド電極51と、上側に配置された下アーム110の第1のミドルサイド電極50とが対向して圧接されている。この場合、圧接接触界面132には、接合材は存在せず、第1のミドルサイド電極50と第2のミドルサイド電極51とは接触して押圧された状態である。このような圧接状態であっても上アーム120と下アーム110が固定され、第1のミドルサイド電極50と第2のミドルサイド電極51同士の接触が十分になされていれば、パワーモジュールとして機能することができる。   In the semiconductor device according to the fourth embodiment, the second middle side electrode 51 of the upper arm 120 disposed on the lower side and the first middle side electrode 50 of the lower arm 110 disposed on the upper side face each other. It is in pressure contact. In this case, there is no bonding material at the pressure contact interface 132, and the first middle side electrode 50 and the second middle side electrode 51 are in contact and pressed. Even in such a pressure contact state, if the upper arm 120 and the lower arm 110 are fixed and the first middle side electrode 50 and the second middle side electrode 51 are sufficiently in contact with each other, they function as a power module. can do.

なお、上アーム120と下アーム110の圧接は、例えば、ローサイド電極40又はハイサイド電極60の一方の外側表面を壁のような固定支持体に押し付け、反対側からローサイド電極40又はハイサイド電極60を弾性力等で押圧するようにして行われてもよい。そのような圧接を可能とする治具、フレーム、ハイジング、ケーシング等を用いることにより、第1及び第2のミドルサイド電極50、51同士を必ずしも接合せずに、パワーモジュールを構成することができる。   For example, the pressure contact between the upper arm 120 and the lower arm 110 is performed by pressing one outer surface of the low-side electrode 40 or the high-side electrode 60 against a fixed support such as a wall, and the low-side electrode 40 or the high-side electrode 60 from the opposite side. May be performed so as to be pressed by an elastic force or the like. By using a jig, a frame, a hiding, a casing, or the like that enables such press contact, a power module can be configured without necessarily joining the first and second middle side electrodes 50 and 51 together. .

図9においては、そのような治具やフレームは示されていないが、例えば、ローサイド電極40及びハイサイド電極60の両側から、中央に向かって挟み込むように押圧力を加えれば、そのような圧接固定を実現することができる。   In FIG. 9, such a jig or frame is not shown. However, for example, if a pressing force is applied from both sides of the low-side electrode 40 and the high-side electrode 60 so as to be sandwiched toward the center, Fixing can be realized.

実施例4に係る半導体装置によれば、接合材を用いることなく半導体装置を構成することができ、半導体装置が用いられる用途に応じた治具、フレーム、ケーシング、ハウジング等に挿入されて用いられることにより、簡潔な構造でありながら、高い信頼性のパワーモジュールを構成することができる。   According to the semiconductor device according to the fourth embodiment, the semiconductor device can be configured without using a bonding material, and is used by being inserted into a jig, a frame, a casing, a housing, or the like according to an application in which the semiconductor device is used. Thus, a highly reliable power module can be configured with a simple structure.

図10は、本発明の実施例5に係る半導体装置の一例を示した図である。実施例5においては、実施例4に係る半導体装置を、3相交流モータの駆動回路として構成した例を説明する。実施例4に係る半導体装置は、ハイブリッド車の主軸駆動用モータと発電用モータを駆動するための車載用半導体装置として構成されている。   FIG. 10 is a diagram showing an example of a semiconductor device according to Example 5 of the present invention. In the fifth embodiment, an example in which the semiconductor device according to the fourth embodiment is configured as a drive circuit for a three-phase AC motor will be described. The semiconductor device according to the fourth embodiment is configured as an in-vehicle semiconductor device for driving a main shaft driving motor and a power generation motor of a hybrid vehicle.

実施例5に係る半導体装置は、第1モータ駆動回路150と、第2モータ駆動回路160と、冷却器固定用ハウジング170と、押さえバネ保持用ボス171と、押さえバネ175と、冷却チューブ180とを有する。   The semiconductor device according to the fifth embodiment includes a first motor driving circuit 150, a second motor driving circuit 160, a cooler fixing housing 170, a holding spring holding boss 171; a holding spring 175; and a cooling tube 180. Have

第1モータ駆動回路150は、ハイブリッド車の主軸駆動用モータを駆動するインバータであり、U相回路部151、V相回路部152及びW相回路部153を有する。   The first motor drive circuit 150 is an inverter that drives the main shaft drive motor of the hybrid vehicle, and includes a U-phase circuit unit 151, a V-phase circuit unit 152, and a W-phase circuit unit 153.

第2モータ駆動回路160は、ハイブリッド車の発電用モータ(発電機)を駆動するインバータであり、実施例4に係る半導体装置がU相、V相、W相に対応して備えられている。   The second motor drive circuit 160 is an inverter that drives a power generation motor (generator) of the hybrid vehicle. The semiconductor device according to the fourth embodiment is provided corresponding to the U phase, the V phase, and the W phase.

冷却固定用ハウジング170は、冷却チューブ180を固定するためのハウジングである。   The cooling fixing housing 170 is a housing for fixing the cooling tube 180.

押さえバネ保持用ボス171は、押さえバネ175を固定するためのボスであり、冷却器固定用ハウジングに固定されている。   The holding spring holding boss 171 is a boss for fixing the holding spring 175, and is fixed to the cooler fixing housing.

押さえバネ175は、冷却チューブ180を介して、第1モータ駆動回路150及び第2モータ駆動回路160を冷却器固定用ハイジング170側に弾性力により押圧し、第1モータ駆動回路150及び第2モータ駆動回路160を固定するための押圧手段である。   The holding spring 175 presses the first motor driving circuit 150 and the second motor driving circuit 160 toward the cooler fixing haze 170 side by an elastic force via the cooling tube 180, and the first motor driving circuit 150 and the second motor are pressed. It is a pressing means for fixing the drive circuit 160.

冷却チューブ180は、第1モータ駆動回路150及び第2モータ駆動回路160の駆動回路を冷却する手段である。冷却チューブ180の内部を冷却水が循環し、各回路から発生された熱を熱交換し、駆動回路を冷却する。冷却チューブ180は、その内部にフィン181を有し、熱交換の効率を高めている。   The cooling tube 180 is a means for cooling the drive circuits of the first motor drive circuit 150 and the second motor drive circuit 160. Cooling water circulates inside the cooling tube 180 to exchange heat generated from each circuit and cool the drive circuit. The cooling tube 180 has fins 181 inside thereof to increase the efficiency of heat exchange.

実施例5に係る半導体装置において、第1モータ駆動回路150のU相回路部151、V相回路部152及びW相回路部153を両側から挟むように冷却チューブ180が設けられ、同様に、第2モータ駆動回路160のやはり両側から挟むように冷却チューブ180が設けられている。   In the semiconductor device according to the fifth embodiment, a cooling tube 180 is provided so as to sandwich the U-phase circuit unit 151, the V-phase circuit unit 152, and the W-phase circuit unit 153 of the first motor drive circuit 150 from both sides. A cooling tube 180 is also provided so as to be sandwiched from both sides of the two-motor drive circuit 160.

また、図10において、第1モータ駆動回路150のU相回路部151、V相回路部152及びW相回路部153は、実施例1乃至4に係る半導体装置とは異なり、1段型パワーモジュールとして構成されている。これは、主軸駆動用モータは、大電流容量モータなので、第1モータ駆動回路150の各回路151〜153は通電量が多くなり、発熱量が多いので、比較的高価ではあるが、冷却性能が高い両面冷却方式を用いる必要があるからである。   In FIG. 10, the U-phase circuit unit 151, the V-phase circuit unit 152, and the W-phase circuit unit 153 of the first motor drive circuit 150 are different from the semiconductor devices according to the first to fourth embodiments. It is configured as. This is because the main shaft driving motor is a large current capacity motor, and each of the circuits 151 to 153 of the first motor driving circuit 150 has a large energization amount and a large amount of heat generation. This is because it is necessary to use a high both-side cooling method.

一方、第2モータ駆動回路160は、実施例1乃至4で説明したように、2段積層型パワーモジュールとして構成されている。一般に、発電用モータは小電流容量で、各駆動用のパワーモジュールの通電量が少なく、従って駆動回路の発熱量が少ない。よって、高価で高効率の冷却性能を有する両面冷却方式が必ずしも必要とは限らない。そのような場合には、小電流容量の駆動用パワーモジュールだけ、2段積層型を採用し、これに両面冷却方式を用いると、発熱量と冷却効果及び費用とのバランスがとれる。また、2段積層型のパワーモジュールは、小型化、低インダクタンス化によるエネルギー効率改善等の効果が得られるため、非常にバランスの良い構成とすることができる。   On the other hand, the second motor drive circuit 160 is configured as a two-stage stacked power module as described in the first to fourth embodiments. In general, a power generation motor has a small current capacity, a small amount of power is supplied to each driving power module, and accordingly, a heat generation amount of a driving circuit is small. Therefore, a double-sided cooling method having an expensive and highly efficient cooling performance is not always necessary. In such a case, if a two-stage stacked type is used only for the driving power module having a small current capacity and a double-sided cooling system is used for this, a balance between the heat generation amount, the cooling effect and the cost can be achieved. In addition, the two-stage power module can achieve a very well-balanced configuration because it can achieve effects such as energy efficiency improvement by downsizing and low inductance.

図11は、第2モータ駆動回路160における接合部の構成の一例を示した図である。図11において、各構成要素には、実施例4と同様の参照符号を付す。   FIG. 11 is a diagram illustrating an example of a configuration of a joint portion in the second motor drive circuit 160. In FIG. 11, the same reference numerals as those in the fourth embodiment are given to the respective components.

図11において、第1のミドルサイド電極50と第2のミドルサイド電極51が対向する面において、封止樹脂100に凸部101aと凹部101bからなる嵌合構造101が形成されている。図11においては、下アーム110側に凹部101bが形成され、上アーム120側に凸部101aが形成されている。これにより、下アーム110と上アーム120の位置決めを適切に行うことができる。   In FIG. 11, a fitting structure 101 including a convex portion 101 a and a concave portion 101 b is formed in the sealing resin 100 on the surface where the first middle side electrode 50 and the second middle side electrode 51 face each other. In FIG. 11, a concave portion 101b is formed on the lower arm 110 side, and a convex portion 101a is formed on the upper arm 120 side. Thereby, positioning of the lower arm 110 and the upper arm 120 can be performed appropriately.

また、図11において、封止樹脂100の表面が、ミドルサイド電極50、51よりも数μm〜数十μm低く削られている。これにより、ミドルサイド電極50、51同士の密着を高めることができ、圧接のみで十分な接触を保つことができる。   Further, in FIG. 11, the surface of the sealing resin 100 is cut lower by several μm to several tens of μm than the middle side electrodes 50 and 51. Thereby, the close_contact | adherence of the middle side electrodes 50 and 51 can be improved, and sufficient contact can be maintained only by press contact.

図12は、実施例5の第2モータ駆動回路160における接合部の構成の他の例を示した図である。図12において、各構成要素には、実施例4と同様の参照符号を付す。   FIG. 12 is a diagram illustrating another example of the configuration of the joint in the second motor drive circuit 160 of the fifth embodiment. In FIG. 12, the same reference numerals as those in the fourth embodiment are given to the respective components.

図12において、ミドルサイド電極50、51同士の対向面に、凸部54aと凹部54bからなる嵌合構造54が形成されている。これにより、ミドルサイド電極50、51同士の位置決めを適切に行うことができる。また、第2のミドルサイド電極51の封止樹脂100の表面が、ミドルサイド電極50、51より低くなっている点は、図11と同様である。これにより、ミドルサイド電極50、51同士の十分な接触を得ることができる。なお、図12に示すように、ミドルサイド電極50、51の一方についてのみ、封止樹脂100の表面を削る場合であっても、ミドルサイド電極50、51同士の密着性を高めることができるので、このような構成としてもよい。   In FIG. 12, the fitting structure 54 which consists of the convex part 54a and the recessed part 54b is formed in the opposing surface of middle side electrode 50,51. Thereby, the middle side electrodes 50 and 51 can be appropriately positioned. Further, the surface of the sealing resin 100 of the second middle side electrode 51 is lower than that of the middle side electrodes 50 and 51, as in FIG. Thereby, sufficient contact between the middle side electrodes 50 and 51 can be obtained. Note that, as shown in FIG. 12, even when only one of the middle side electrodes 50 and 51 is scraped off, the adhesion between the middle side electrodes 50 and 51 can be improved. Such a configuration may be adopted.

このように、上アーム120と下アーム110の接合面に嵌合構造54を形成し、封止樹脂100の高さをミドルサイド電極50、51より低くすることにより、圧接によっても、十分な接触を得ることができる。   As described above, the fitting structure 54 is formed on the joint surface between the upper arm 120 and the lower arm 110, and the height of the sealing resin 100 is made lower than that of the middle side electrodes 50 and 51. Can be obtained.

なお、図12では、凸部54aと凹部54bの嵌合構造54を2組示したが、1組以上あれば位置決めを行うことができるので、嵌合構造54は、少なくとも1組の凸部54aと凹部54bを備えていればよい。   In FIG. 12, two sets of the fitting structures 54 of the convex portions 54a and the concave portions 54b are shown. However, since the positioning can be performed with one or more sets, the fitting structure 54 includes at least one set of the convex portions 54a. And the recess 54b may be provided.

また、凸部54a及び凹部54bの嵌合構造54は、必ずしも必須の構成ではなく、例えば、外部から治具等により保持することでパワーモジュールの位置決めを行うようにしてもよく、その場合には、凸部54a及び凹部54bからなる嵌合構造54は不要となる。   Moreover, the fitting structure 54 of the convex part 54a and the recessed part 54b is not necessarily an essential structure, For example, you may make it position a power module by hold | maintaining with a jig | tool etc. from the outside. The fitting structure 54 composed of the convex portion 54a and the concave portion 54b is not necessary.

図13は、実施例5の1段パワーモジュール単体の構成を示した図である。図13(A)は、1段パワーモジュール単体の外観を示した斜視図である。図13(A)においては、パワーモジュール本体155が、ヒートシンク兼電極Cによって両面から挟まれ、バスバBと制御端子79が外側に突出した構成となっている。   FIG. 13 is a diagram illustrating a configuration of a single-stage power module according to the fifth embodiment. FIG. 13A is a perspective view showing an external appearance of a single-stage power module. In FIG. 13A, the power module main body 155 is sandwiched from both surfaces by the heat sink and electrode C, and the bus bar B and the control terminal 79 protrude outward.

図13(B)は、1段パワーモジュール単体の回路図である。図13(B)において、半導体素子19と整流素子29が並列に接続され、入力電極Binと出力電極Boutが示されている。   FIG. 13B is a circuit diagram of a single stage power module. In FIG. 13B, a semiconductor element 19 and a rectifying element 29 are connected in parallel, and an input electrode Bin and an output electrode Bout are shown.

図13(C)は、両面冷却型パワーモジュールの断面図である。図13(C)において、パワーモジュールは、半導体素子10とブロック電極39が積層され、コレクタ電極Cとエミッタ電極Eとの間に挟まれ、封止樹脂100で封止された構成を有する。また、入力バスバBin、出力バスバBout、信号線89及び制御端子79を備えている。   FIG. 13C is a cross-sectional view of a double-sided cooling power module. In FIG. 13C, the power module has a configuration in which the semiconductor element 10 and the block electrode 39 are stacked, sandwiched between the collector electrode C and the emitter electrode E, and sealed with a sealing resin 100. Further, an input bus bar Bin, an output bus bar Bout, a signal line 89 and a control terminal 79 are provided.

図14は、実施例5の第2モータ駆動回路160等の3相交流モータを駆動するインバータ回路の一例を示した図である。図14において、下アーム111に搭載されたローサイド回路は、U相、V相、W相に対応して半導体素子12u、12v、12w及び整流素子22u、22v、22wを備えている。同様に、上アーム123に搭載されたハイサイド回路は、半導体素子13u、13v、13w及び整流素子23u、23v、23wを備えている。下アーム111と上アーム123は、ミドルサイド電極55u、55v、55wにおいてそれぞれ接続され、U,V、W相の各相において、2段のインバータ回路を構成している。   FIG. 14 is a diagram illustrating an example of an inverter circuit that drives a three-phase AC motor such as the second motor driving circuit 160 according to the fifth embodiment. In FIG. 14, the low-side circuit mounted on the lower arm 111 includes semiconductor elements 12u, 12v, 12w and rectifier elements 22u, 22v, 22w corresponding to the U phase, the V phase, and the W phase. Similarly, the high side circuit mounted on the upper arm 123 includes semiconductor elements 13u, 13v, 13w and rectifier elements 23u, 23v, 23w. The lower arm 111 and the upper arm 123 are connected to each other at the middle side electrodes 55u, 55v, and 55w, and constitute a two-stage inverter circuit in each of the U, V, and W phases.

図15は、実施例5の第2モータ駆動回路160に搭載されたインバータ回路の構成を示した図である。図15(A)は、実施例5の第2モータ駆動回路160に搭載されたインバータ回路の断面構成を示した図である。図15(A)において、下アーム111と上アーム123が圧接されているが、下アーム111はU相、V相、W相に各々対応した半導体素子12u、12v、12w、スペーサ電極31、第1のミドルサイド電極56u、56v、56w及び3相共通のローサイド電極41を備える。同様に、上アーム123は、U相、V相、W相に各々対応した半導体素子13u、13v、13w、スペーサ電極31、第2のミドルサイド電極57u、57v、57w及び3相共通のハイサイド電極61を備える。第1のミドルサイド電極56u、56v、56wと第2のミドルサイド電極57u、57v、57wは圧接されている。そして、ローサイド電極41及びハイサイド電極61の両外側から冷却チューブ180で冷却することにより、第2モータ駆動回路160を冷却することができる。   FIG. 15 is a diagram illustrating a configuration of an inverter circuit mounted on the second motor drive circuit 160 according to the fifth embodiment. FIG. 15A is a diagram illustrating a cross-sectional configuration of an inverter circuit mounted on the second motor drive circuit 160 of the fifth embodiment. In FIG. 15A, the lower arm 111 and the upper arm 123 are pressed against each other, but the lower arm 111 includes semiconductor elements 12u, 12v, 12w, a spacer electrode 31 and a first electrode corresponding to the U phase, V phase, and W phase, respectively. One middle-side electrode 56u, 56v, 56w and a three-phase common low-side electrode 41 are provided. Similarly, the upper arm 123 includes the semiconductor elements 13u, 13v, 13w, the spacer electrode 31, the second middle side electrodes 57u, 57v, 57w, and the high side common to the three phases corresponding to the U phase, the V phase, and the W phase, respectively. An electrode 61 is provided. The first middle side electrodes 56u, 56v, 56w and the second middle side electrodes 57u, 57v, 57w are in pressure contact. The second motor drive circuit 160 can be cooled by cooling with cooling tubes 180 from both outer sides of the low side electrode 41 and the high side electrode 61.

図15(B)は、実施例5の第2モータ駆動回路160に搭載されたインバータ回路の斜視図である。図15(B)に示すように、下アーム111のローサイド電極41と、第1のミドルサイド電極56u、56v、56wは、引き出し電極部を有している。一方、上アーム123は、ハイサイド電極61が示されているが、第2のミドルサイド電極57u、57v、57wは、上アーム123の裏面側に形成されており、示されない状態となっている。また、ハイサイド電極61は引き出し電極部を有しているが、第2のミドルサイド電極57u、57v、57wは引き出し電極部を有さず、下アーム111との接合により、第1のミドルサイド電極56u、56v、56wの引き出し電極部が第1のミドルサイド電極56u、56v、56wと第2のミドルサイド電極57u、57v、57wに共通の引き出し電極部となるように構成されている。   FIG. 15B is a perspective view of an inverter circuit mounted on the second motor drive circuit 160 of the fifth embodiment. As shown in FIG. 15B, the low-side electrode 41 of the lower arm 111 and the first middle-side electrodes 56u, 56v, 56w have lead electrode portions. On the other hand, the upper arm 123 shows the high side electrode 61, but the second middle side electrodes 57u, 57v, 57w are formed on the back side of the upper arm 123 and are not shown. . The high side electrode 61 has a lead electrode portion, but the second middle side electrodes 57u, 57v, and 57w do not have a lead electrode portion. The extraction electrode portions of the electrodes 56u, 56v, 56w are configured to be extraction electrodes common to the first middle side electrodes 56u, 56v, 56w and the second middle side electrodes 57u, 57v, 57w.

図16は、実施例5に係る半導体装置の分解斜視図である。図16に示すように、1段パワーモジュール156は、絶縁板190で挟まれ、冷却チューブ180で両面から挟まれて高効率で冷却されるように構成されている。一方、2段パワーモジュールとして構成される第2モータ駆動用回路160は、2段積層状態で両面から冷却される。また、第2モータ駆動回路160は、冷却器加圧用バネ175で圧接され、パワーモジュールとしての機能を果たす。   FIG. 16 is an exploded perspective view of the semiconductor device according to the fifth embodiment. As shown in FIG. 16, the first-stage power module 156 is configured to be sandwiched between insulating plates 190 and sandwiched from both surfaces with a cooling tube 180 to be cooled with high efficiency. On the other hand, the second motor driving circuit 160 configured as a two-stage power module is cooled from both sides in a two-stage stacked state. The second motor drive circuit 160 is pressed by a cooler pressurizing spring 175 and functions as a power module.

なお、実施例5においては、圧接により固定する例を挙げて説明したが、実施例1乃至3に係る半導体装置を、第2モータ駆動回路160に適用することもできる。   In the fifth embodiment, the example of fixing by press contact has been described. However, the semiconductor device according to the first to third embodiments can also be applied to the second motor drive circuit 160.

図17は、本発明の実施例6に係る半導体装置の接合前の一例を示した断面図である。図17において、下アーム110と、上アーム124が示されているが、下アーム110の構成は、実施例1に係る半導体装置と同様であるので、各構成要素に同一の参照符号を付してその説明を省略する。   FIG. 17 is a cross-sectional view showing an example of a semiconductor device according to a sixth embodiment of the present invention before bonding. In FIG. 17, the lower arm 110 and the upper arm 124 are shown. Since the configuration of the lower arm 110 is the same as that of the semiconductor device according to the first embodiment, the same reference numerals are given to the respective components. The description is omitted.

一方、上アーム124は、ハイサイド電極60と、第2の半導体素子11と、第2の整流素子21と、制御用端子71と、ボンディングワイヤ80と、はんだ90と、封止樹脂100を備えている点は、実施例1に係る半導体装置の上アーム120と同様であるが、平板状のミドルサイド電極51が無くなり、柱状のミドルサイド電極58となっている点で、実施例1に係る半導体装置と異なっている。ミドルサイド電極58は、実施例1においては、スペーサ電極30として用いられていた電極であるが、実施例6においては、その柱状のスペーサ電極30を露出させ、ミドルサイド電極58として用いている。ミドルサイド電極58は、下アーム110のミドルサイド電極50と同電位の中間電位であれば、その形状は問わない。よって、実施例6においては、柱状のスペーサ電極30を露出させ、上アーム124のミドルサイド電極58としている。かかる構成により、平板状のミドルサイド電極51、52、53を除去して半導体装置をより小型に構成することができ、小型高出力の要請に応えることができる。また、平板状の第1のミドルサイド電極50よりも面積の小さいミドルサイド電極58で構成することができ、低コストで半導体装置を構成することができる。   On the other hand, the upper arm 124 includes the high-side electrode 60, the second semiconductor element 11, the second rectifying element 21, the control terminal 71, the bonding wire 80, the solder 90, and the sealing resin 100. This is the same as the upper arm 120 of the semiconductor device according to the first embodiment, but the plate-like middle side electrode 51 is eliminated and the columnar middle side electrode 58 is used. Different from semiconductor devices. The middle side electrode 58 is the electrode used as the spacer electrode 30 in the first embodiment, but in the sixth embodiment, the columnar spacer electrode 30 is exposed and used as the middle side electrode 58. The middle side electrode 58 may have any shape as long as it has an intermediate potential that is the same as that of the middle side electrode 50 of the lower arm 110. Therefore, in the sixth embodiment, the columnar spacer electrode 30 is exposed and used as the middle side electrode 58 of the upper arm 124. With such a configuration, the flat middle-side electrodes 51, 52, and 53 can be removed to make the semiconductor device more compact, and the demand for small size and high output can be met. Moreover, it can be comprised with the middle side electrode 58 whose area is smaller than the flat 1st middle side electrode 50, and can comprise a semiconductor device at low cost.

なお、この場合、封止樹脂100の高さは、ミドルサイド電極58の高さよりも低く構成し、ミドルサイド電極58が確実にミドルサイド電極50と接合又は圧接できる構成としている。つまり、ミドルサイド電極58は、封止樹脂100からの表面から露出するように設けられるとともに、突出した形状を有している。よって、ミドルサイド電極58を、突出電極と呼んでもよい。   In this case, the height of the sealing resin 100 is configured to be lower than the height of the middle side electrode 58 so that the middle side electrode 58 can be reliably joined to or pressed against the middle side electrode 50. That is, the middle side electrode 58 is provided so as to be exposed from the surface from the sealing resin 100 and has a protruding shape. Therefore, the middle side electrode 58 may be called a protruding electrode.

また、上アーム124及び下アーム110とも、接合前から樹脂封止されているので、ミドルサイド電極50、58の界面の封止樹脂100との密着度を正確に検査できる点は、実施例1乃至5と同様である。   In addition, since the upper arm 124 and the lower arm 110 are both resin-sealed before bonding, the degree of adhesion with the sealing resin 100 at the interface between the middle side electrodes 50 and 58 can be accurately inspected. To 5.

図18は、実施例6に係る半導体装置の接合後の一例を示した図である。図18において、実施例6に係る半導体装置は、下アーム110のミドルサイド電極50と上アーム124のミドルサイド電極58が接合されており、一体化されている。このように、平板状のミドルサイド電極を上アーム124側に設けなくても、2段積層型のパワーモジュールを構成することができる。   FIG. 18 is a diagram illustrating an example of the semiconductor device according to the sixth embodiment after bonding. In FIG. 18, in the semiconductor device according to Example 6, the middle side electrode 50 of the lower arm 110 and the middle side electrode 58 of the upper arm 124 are joined and integrated. As described above, a two-stage stacked power module can be configured without providing a flat middle-side electrode on the upper arm 124 side.

なお、図18において、封止樹脂100の下アーム110と上アーム124との間隙を埋めるように、シール105材が設けられている。実施例6に係る半導体装置の上アーム124のミドルサイド電極58については、側面の界面における封止樹脂100との密着性を検査する必要があるが、上述の超音波探傷では、超音波が上から入射されるため、側面の検査は行うことができない。よって、実施例6に係る半導体装置においては、封止樹脂100の外側の面において、水等の侵入を防ぐ構成を用意する必要がある。かかる観点から、図18においては、上アーム124と下アーム110との境界の隙間を、シール材105で覆うことにより、水分の侵入を防いでいる。図18に示すように、シール材105は、パワーモジュールの外周面にシール材105を塗布することにより形成されている。シール材105は、透水性が低い材料であれば、種々の材料を用いることができ、例えば、FIPG、シリコーン樹脂、ウレタン樹脂、エポキシ樹脂、ポリイミド樹脂、ポリアミド樹脂等を用いることができる。また、密着性が無くても、ゴム系のパッキン、ガスケット、O−リング、CIPG等でも機能する。ミドルサイド電極58の側面の剥離は、半導体素子10、11の実装面とは異なり、半導体素子10、11周辺の応力の発生や、絶縁破壊に繋がらないので、シール材105の塗布で十分に信頼性を確保できる。   In FIG. 18, a seal 105 material is provided so as to fill a gap between the lower arm 110 and the upper arm 124 of the sealing resin 100. For the middle side electrode 58 of the upper arm 124 of the semiconductor device according to the sixth embodiment, it is necessary to inspect the adhesion with the sealing resin 100 at the interface of the side surface. The side surface cannot be inspected. Therefore, in the semiconductor device according to the sixth embodiment, it is necessary to prepare a configuration that prevents intrusion of water or the like on the outer surface of the sealing resin 100. From this point of view, in FIG. 18, the gap at the boundary between the upper arm 124 and the lower arm 110 is covered with the sealing material 105 to prevent moisture from entering. As shown in FIG. 18, the sealing material 105 is formed by applying the sealing material 105 to the outer peripheral surface of the power module. As the sealing material 105, various materials can be used as long as they have low water permeability. For example, FIPG, silicone resin, urethane resin, epoxy resin, polyimide resin, polyamide resin, or the like can be used. Further, even if there is no adhesion, the rubber-based packing, gasket, O-ring, CIPG and the like function. Unlike the mounting surface of the semiconductor elements 10 and 11, peeling of the side surface of the middle side electrode 58 does not lead to the generation of stress around the semiconductor elements 10 and 11 and dielectric breakdown. Can be secured.

図19は、本発明の実施例7に係る半導体装置の一例を示した断面図である。実施例7に係る半導体装置は、上アーム125のシール材106の位置が異なる以外は、実施例6に係る半導体装置と同様の構成を有するので、同様の構成要素に同一の参照符号を付してその説明を省略する。   FIG. 19 is a cross-sectional view showing an example of a semiconductor device according to Example 7 of the present invention. Since the semiconductor device according to the seventh embodiment has the same configuration as that of the semiconductor device according to the sixth embodiment except that the position of the sealing material 106 of the upper arm 125 is different, the same components are denoted by the same reference numerals. The description is omitted.

図19において、実施例7に係る半導体装置は、ミドルサイド電極58の側面周辺にシール材106が塗布されている。この場合も、実施例6のシール材105とほぼ同様の効果が得られる。また、シール材106の材料も、シール材105と同様の材料を使用することができる。   In FIG. 19, in the semiconductor device according to the seventh embodiment, a sealing material 106 is applied around the side surface of the middle side electrode 58. Also in this case, substantially the same effect as the sealing material 105 of Example 6 is obtained. Further, as the material of the sealing material 106, the same material as that of the sealing material 105 can be used.

実施例6及び実施例7に係る半導体装置によれば、上アーム124、125の平板状のミドルサイド電極を無くすことにより、小型化及びコスト低減を図ることができる。   According to the semiconductor devices according to the sixth and seventh embodiments, the flat middle side electrodes of the upper arms 124 and 125 can be eliminated, so that the size and cost can be reduced.

図20は、本発明の実施例8に係る半導体装置の一例を示した断面図である。実施例8に係る半導体装置は、下アーム110と上アーム126とを備える。下アーム110の構成は、実施例1に係る半導体装置と同様であるので、各構成要素に同一の参照符号を付してその説明を省略する。   FIG. 20 is a sectional view showing an example of a semiconductor device according to Example 8 of the present invention. The semiconductor device according to the eighth embodiment includes a lower arm 110 and an upper arm 126. Since the configuration of the lower arm 110 is the same as that of the semiconductor device according to the first embodiment, the same reference numerals are given to the respective components and the description thereof is omitted.

一方、上アーム126においては、第2の半導体素子11及び第2の整流素子21の直上の電極がミドルサイド電極59となっている点で実施例6に係る半導体装置のミドルサイド電極58と共通するが、その形状が実施例6のミドルサイド電極58と異なっている。ミドルサイド電極59は、第2の半導体素子11上と第2の整流素子21上とを跨いで接続するようなコの字型の断面形状を有している。このように、第2の半導体素子11と第2の整流素子21同士を統合するようなスペーサ電極を設け、これをミドルサイド電極59としてもよい。なお、その他の上アーム126の構成要素は、実施例6に係る半導体装置の下アーム124と同様であるので、同一の参照符号を付してその説明を省略する。   On the other hand, the upper arm 126 is common to the middle side electrode 58 of the semiconductor device according to the sixth embodiment in that the electrode immediately above the second semiconductor element 11 and the second rectifying element 21 is the middle side electrode 59. However, the shape is different from the middle side electrode 58 of the sixth embodiment. The middle side electrode 59 has a U-shaped cross-sectional shape so as to be connected across the second semiconductor element 11 and the second rectifying element 21. Thus, a spacer electrode that integrates the second semiconductor element 11 and the second rectifying element 21 may be provided, and this may be used as the middle side electrode 59. Since the other components of the upper arm 126 are the same as those of the lower arm 124 of the semiconductor device according to the sixth embodiment, the same reference numerals are used and description thereof is omitted.

ミドルサイド電極59は、実施例6のように、スペーサ電極30をそのまま用いる訳ではないが、実施例1に係る半導体装置の平板状の第2のミドルサイド電極51よりは面積が大幅に小さくなっている。また、ミドルサイド電極59は、第2の半導体素子11及び第2の整流素子21と接合する部分は、スペーサ電極30と同様に、第2の半導体素子11及び第2の整流素子21よりも面積の小さい柱状の形状を有しているので、一種のスペーサ電極として機能している。このように、第2の半導体素子11及び第2の整流素子21の直上に設けられたスペーサ電極を、表面が露出した接合用のミドルサイド電極59として用いることにより、ミドルサイド電極を1枚減らすことができるため、小型に構成することができるとともに、製造コストを低減することができる。また、ミドルサイド電極59は、実施例1乃至3で示した第2の半導体素子11及び第2の整流素子21の全体を覆う平板状の第2のミドルサイド電極51、52、53より面積が大幅に小さいので、この点からも更に低コスト化を図ることができる。   The middle electrode 59 does not use the spacer electrode 30 as in the sixth embodiment, but the area is significantly smaller than the flat second middle side electrode 51 of the semiconductor device according to the first embodiment. ing. In addition, the middle side electrode 59 is joined to the second semiconductor element 11 and the second rectifying element 21 at a portion where the middle side electrode 59 is larger than the second semiconductor element 11 and the second rectifying element 21 in the same manner as the spacer electrode 30. Therefore, it functions as a kind of spacer electrode. As described above, the spacer electrode provided immediately above the second semiconductor element 11 and the second rectifying element 21 is used as the bonding middle side electrode 59 whose surface is exposed, thereby reducing the number of middle side electrodes by one. Therefore, it can be configured in a small size and the manufacturing cost can be reduced. The middle side electrode 59 has a larger area than the flat second middle side electrodes 51, 52, and 53 that cover the entire second semiconductor element 11 and the second rectifying element 21 shown in the first to third embodiments. Since it is much smaller, the cost can be further reduced from this point.

また、ミドルサイド電極59は、実施例6と同様に、その表面が封止樹脂100から露出するように設けられ、封止樹脂100の表面から突出している。つまり、封止樹脂100は、ミドルサイド電極59の表面よりも高さが低くなるように構成されている。このように、ミドルサイド電極59を、封止樹脂100の表面よりも表面が突出した突出電極として構成することにより、小さい面積でも下アーム100側の第1のミドルサイド電極50との接合を確実に行うことができる。   Similarly to the sixth embodiment, the middle side electrode 59 is provided so that the surface thereof is exposed from the sealing resin 100 and protrudes from the surface of the sealing resin 100. That is, the sealing resin 100 is configured to be lower in height than the surface of the middle side electrode 59. In this way, by configuring the middle side electrode 59 as a protruding electrode whose surface protrudes from the surface of the sealing resin 100, the bonding with the first middle side electrode 50 on the lower arm 100 side is ensured even in a small area. Can be done.

なお、実施例8に係る半導体装置においては、実施例6、7と同様に、シール材105、106を封止樹脂100の外側又はミドルサイド電極59の側面に設けることが好ましい。これにより、水の浸入を確実に防止することができる。   In the semiconductor device according to the eighth embodiment, it is preferable to provide the sealing materials 105 and 106 on the outer side of the sealing resin 100 or the side surface of the middle side electrode 59 as in the sixth and seventh embodiments. Thereby, infiltration of water can be prevented reliably.

以上、本発明の好ましい実施例について詳説したが、本発明は、上述した実施例に制限されることはなく、本発明の範囲を逸脱することなく、上述した実施例に種々の変形及び置換を加えることができる。   The preferred embodiments of the present invention have been described in detail above. However, the present invention is not limited to the above-described embodiments, and various modifications and substitutions can be made to the above-described embodiments without departing from the scope of the present invention. Can be added.

特に、実施例1乃至8においては、下アームの上に上アームを接合する例を挙げて説明したが、ミドルサイド電極同士を接合する限り、上アームと下アームは逆にして構成することができ、この場合でも、本実施例を好適に適用することができる。   In particular, in the first to eighth embodiments, the example in which the upper arm is joined to the lower arm has been described. However, as long as the middle side electrodes are joined, the upper arm and the lower arm may be configured to be reversed. Even in this case, the present embodiment can be preferably applied.

本発明は、半導体素子を用いたインバータ等のパワーモジュールに利用することができる。   The present invention can be used for a power module such as an inverter using a semiconductor element.

10、11 半導体素子
20、21 整流素子
30 スペーサ電極
40、41 ローサイド電極
50〜53、55u〜w、56u〜w、57u〜w、58、59 ミドルサイド電極
54、101 嵌合構造
54a、101a 凸部
54b、101b 凹部
60、61 ハイサイド電極
70、71、79 制御用端子
80、89 ボンディングワイヤ
90 はんだ
100 封止樹脂
105、106 シール材
110、111 下アーム
120〜125 上アーム
130、131 接合層
132 圧接接触界面
135 接合部
140 電源
150 第1モータ駆動回路
160 第2モータ駆動回路
170 冷却器固定用ハウジング
171 押さえバネ保持ボス
175 押さえバネ
180 冷却チューブ
181 フィン
190 絶縁板
10, 11 Semiconductor element 20, 21 Rectifier 30 Spacer electrode 40, 41 Low side electrode 50-53, 55u-w, 56u-w, 57u-w, 58, 59 Middle side electrode 54, 101 Fitting structure 54a, 101a Convex Portion 54b, 101b Recess 60, 61 High side electrode 70, 71, 79 Control terminal 80, 89 Bonding wire 90 Solder 100 Sealing resin 105, 106 Sealing material 110, 111 Lower arm 120-125 Upper arm 130, 131 Bonding layer 132 pressure contact interface 135 joint 140 power supply 150 first motor drive circuit 160 second motor drive circuit 170 cooler fixing housing 171 holding spring holding boss 175 holding spring 180 cooling tube 181 fin 190 insulating plate

Claims (10)

第1の半導体素子を有し、該第1の半導体素子を両面から挟むように、該第1の半導体素子の各面に導通してローサイド電極及び第1のミドルサイド電極が設けられ、該ローサイド電極及び第1のミドルサイド電極の外側の面が露出するように封止樹脂によりモールド成形された第1の樹脂モールドと、
第2の半導体素子を有し、該第2の半導体素子を両面から挟むように、該第2の半導体素子の各面に導通してハイサイド電極及び第2のミドルサイド電極が設けられ、該ハイサイド電極及び第2のミドルサイド電極の外側の面が露出するように封止樹脂によりモールド成形された第2の樹脂モールドとを有し、
前記第1のミドルサイド電極と前記第2のミドルサイド電極の外側の面同士が、導電性を有しない接合材により接合され、
前記第1のミドルサイド電極及び前記第2のミドルサイド電極は、前記封止樹脂の側面よりも外側に飛び出した第1の引き出し電極部及び第2の引き出し電極部を各々有し、
該第1の引き出し電極部と該第2の引き出し電極部との接合により電気的に接続されたことを特徴とする半導体装置。
A low-side electrode and a first middle-side electrode that are electrically connected to each surface of the first semiconductor element so as to sandwich the first semiconductor element from both sides, A first resin mold molded with a sealing resin so that the outer surfaces of the electrode and the first middle side electrode are exposed;
A second semiconductor element, and a high-side electrode and a second middle-side electrode are provided in conduction with each surface of the second semiconductor element so as to sandwich the second semiconductor element from both sides, A second resin mold molded with a sealing resin so that the outer surfaces of the high side electrode and the second middle side electrode are exposed;
The outer surfaces of the first middle side electrode and the second middle side electrode are bonded together by a bonding material having no conductivity,
The first middle side electrode and the second middle side electrode each have a first extraction electrode portion and a second extraction electrode portion that protrude outward from the side surface of the sealing resin,
A semiconductor device characterized in that the first lead electrode portion and the second lead electrode portion are electrically connected by bonding.
前記導電性を有しない接合材による接合は、前記第1の樹脂モールドの前記封止樹脂と前記第2の樹脂モールドの前記封止樹脂との対向面に形成された凹凸の嵌合構造により位置決めされて行われることを特徴とする請求項1に記載の半導体装置。   The bonding with the non-conductive bonding material is determined by a concave / convex fitting structure formed on the facing surface of the sealing resin of the first resin mold and the sealing resin of the second resin mold. The semiconductor device according to claim 1, wherein the semiconductor device is performed. 前記導電性を有しない接合材による接合は、前記第1のミドルサイド電極と前記第2のミドルサイド電極との対向面に形成された凹凸の嵌合構造により位置決めされて行われることを特徴とする請求項1又は2に記載の半導体装置。   The bonding with the non-conductive bonding material is performed by being positioned by a concave / convex fitting structure formed on an opposing surface of the first middle side electrode and the second middle side electrode. The semiconductor device according to claim 1 or 2. 前記ローサイド電極と前記第1のミドルサイド電極との間及び前記ハイサイド電極と前記第2のミドルサイド電極との間には、前記第1の半導体素子及び前記第2の半導体素子よりも面積が小さい柱状のスペーサ電極が各々設けられ、
前記ローサイド電極と前記第1のミドルサイド電極の少なくとも一方は、前記スペーサ電極を介して前記第1の半導体素子に導通し、前記ハイサイド電極と前記第2のミドルサイド電極の少なくとも一方は、前記スペーサ電極を介して前記第2の半導体素子に導通していることを特徴とする請求項1乃至3のいずれか一項に記載の半導体装置。
The area between the low side electrode and the first middle side electrode and between the high side electrode and the second middle side electrode is larger than that of the first semiconductor element and the second semiconductor element. Each is provided with a small columnar spacer electrode,
At least one of the low side electrode and the first middle side electrode is electrically connected to the first semiconductor element through the spacer electrode, and at least one of the high side electrode and the second middle side electrode is 4. The semiconductor device according to claim 1, wherein the semiconductor device is electrically connected to the second semiconductor element through a spacer electrode. 5.
前記第1の樹脂モールドは、前記第1の半導体素子に前記ローサイド電極側で並列に接続された第3及び第4の半導体素子を含んで3相のローサイド回路を構成し、
前記第2の樹脂モールドは、前記第2の半導体素子に前記ハイサイド電極側で並列に接続された第5及び第6の半導体素子を含んで3相のハイサイド回路を構成し、
前記第3の半導体素子の第3のミドルサイド電極と前記第5の半導体素子の第5のミドルサイド電極同士、前記第4の半導体素子の第4のミドルサイド電極と前記第6の半導体素子の第6のミドルサイド電極同士が前記導電性を有しない接合材により接合され、
前記第3のミドルサイド電極及び前記第5のミドルサイド電極は、前記封止樹脂の側面よりも外側に飛び出した第3の引き出し電極部及び第5の引き出し電極部を各々有するとともに、該第3の引き出し電極部と該第5の引き出し電極部との接合により電気的に接続され、
前記第4のミドルサイド電極及び前記第6のミドルサイド電極は、前記封止樹脂の側面よりも外側に飛び出した第4の引き出し電極部及び第6の引き出し電極部を各々有するとともに、該第4の引き出し電極部と該第6の引き出し電極部との接合により電気的に接続され、3相交流モータを駆動するインバータ回路を構成したことを特徴とする請求項1乃至4のいずれか一項に記載の半導体装置。
The first resin mold includes a third and a fourth semiconductor element connected in parallel to the first semiconductor element on the low-side electrode side to form a three-phase low-side circuit,
The second resin mold includes a fifth and a sixth semiconductor element connected in parallel on the high side electrode side to the second semiconductor element to form a three-phase high side circuit,
The third middle side electrode of the third semiconductor element and the fifth middle side electrode of the fifth semiconductor element, the fourth middle side electrode of the fourth semiconductor element, and the sixth semiconductor element The sixth middle side electrodes are bonded together by a bonding material having no conductivity,
The third middle side electrode and the fifth middle side electrode each have a third extraction electrode portion and a fifth extraction electrode portion that protrude outward from the side surface of the sealing resin. Are electrically connected by joining the lead electrode portion and the fifth lead electrode portion,
The fourth middle side electrode and the sixth middle side electrode each have a fourth extraction electrode portion and a sixth extraction electrode portion that protrude outward from the side surface of the sealing resin, and the fourth 5. The inverter circuit that is electrically connected by joining the lead electrode portion and the sixth lead electrode portion to drive a three-phase AC motor is formed according to claim 1. The semiconductor device described.
第1の半導体素子を有し、該第1の半導体素子を両面から挟むように、該第1の半導体素子の各面に導通してローサイド電極及び第1のミドルサイド電極が設けられ、該ローサイド電極及び第1のミドルサイド電極の外側の面が露出するように封止樹脂によりモールド成形された第1の樹脂モールドと、
第2の半導体素子を有し、該第2の半導体素子を両面から挟むように、該第2の半導体素子の各面に導通してハイサイド電極及び第2のミドルサイド電極が設けられ、該ハイサイド電極及び第2のミドルサイド電極の外側の面が露出するように封止樹脂によりモールド成形された第2の樹脂モールドとを有し、
前記第1のミドルサイド電極と前記第2のミドルサイド電極の外側の面同士が、接合又は圧接により一体的に固定されるとともに、電気的に接続され、
前記第1のミドルサイド電極及び前記第2のミドルサイド電極のいずれか一方は、前記第1の樹脂モールド又は前記第2の樹脂モールドから表面が露出するように設けられたスペーサ電極であり、
前記第1のミドルサイド電極及び前記第2のミドルサイド電極の他方は、前記スペーサ電極よりも面積が大きい板状の電極であることを特徴とする半導体装置。
A low-side electrode and a first middle-side electrode that are electrically connected to each surface of the first semiconductor element so as to sandwich the first semiconductor element from both sides, A first resin mold molded with a sealing resin so that the outer surfaces of the electrode and the first middle side electrode are exposed;
A second semiconductor element, and a high-side electrode and a second middle-side electrode are provided in conduction with each surface of the second semiconductor element so as to sandwich the second semiconductor element from both sides, A second resin mold molded with a sealing resin so that the outer surfaces of the high side electrode and the second middle side electrode are exposed;
The outer surfaces of the first middle side electrode and the second middle side electrode are integrally fixed by bonding or pressure welding and electrically connected,
Either one of the first middle side electrode and the second middle side electrode is a spacer electrode provided such that the surface is exposed from the first resin mold or the second resin mold,
The other of the first middle side electrode and the second middle side electrode is a plate-like electrode having a larger area than the spacer electrode.
前記スペーサ電極は、前記第1の半導体素子及び前記第2の半導体素子よりも面積が小さい柱状の形状を含み、前記第1の樹脂モールド又は前記第2の樹脂モールドよりも表面が突出していることを特徴とする請求項6に記載の半導体装置。   The spacer electrode includes a columnar shape having a smaller area than the first semiconductor element and the second semiconductor element, and the surface protrudes from the first resin mold or the second resin mold. The semiconductor device according to claim 6. 前記第1の樹脂モールドと前記第2の樹脂モールドとの間の側面が、シール材により封止されたことを特徴とする請求項6又は7に記載の半導体装置。   The semiconductor device according to claim 6, wherein a side surface between the first resin mold and the second resin mold is sealed with a sealing material. 前記スペーサ電極の側面と前記封止樹脂との間が、シール材により封止されたことを特徴とする請求項6又は7に記載の半導体装置。   The semiconductor device according to claim 6, wherein a space between a side surface of the spacer electrode and the sealing resin is sealed with a sealing material. ローサイド電極と第1のミドルサイド電極との間に第1の半導体素子が配置され、はんだ接合により該第1の半導体素子の2面と前記ローサイド電極及び前記第1のミドルサイド電極が導通固定された状態で、前記ローサイド電極及び前記第1のミドルサイド電極の外側の面が露出するように封止樹脂によりモールド成形し、第1の樹脂モールドを形成する第1の樹脂モールド形成工程と、
ハイサイド電極と第2のミドルサイド電極との間に第2の半導体素子が配置され、はんだ接合により該第2の半導体素子の2面と前記ハイサイド電極及び前記第2のミドルサイド電極が導通固定された状態で、前記ハイサイド電極及び前記第2のミドルサイド電極の外側の面が露出するように封止樹脂によりモールド成形し、第2の樹脂モールドを形成する第2の樹脂モールド形成工程と、
前記第1の樹脂モールドの前記ローサイド電極と前記封止樹脂の界面及び前記第1のミドルサイド電極と前記封止樹脂との界面を超音波探傷により検査する第1の樹脂モールド検査工程と、
前記第2の樹脂モールドの前記ハイサイド電極と前記封止樹脂の界面及び前記第2のミドルサイド電極と前記封止樹脂との界面を超音波探傷により検査する第2の樹脂モールド検査工程と、
前記第1の樹脂モールド検査工程及び前記第2の樹脂モールド検査工程において、良品と判定された前記第1の樹脂モールド及び前記第2の樹脂モールドの前記第1のミドルサイド電極と前記第2のミドルサイド電極の外側の面同士を、導電性を有しない接合材により接合するとともに、前記第1のミドルサイド電極と前記第2のミドルサイド電極とを導通させる一体化工程と、を有し、
前記第1のミドルサイド電極及び前記第2のミドルサイド電極は、前記封止樹脂の側面よりも外側に飛び出した第1の引き出し電極部及び第2の引き出し電極部を各々有し、
前記一体化工程における前記第1のミドルサイド電極と前記第2のミドルサイド電極との導通は、該第1の引き出し電極部と該第2の引き出し電極部との接合により行われることを特徴とする半導体装置の製造方法。
A first semiconductor element is disposed between the low side electrode and the first middle side electrode, and two surfaces of the first semiconductor element, the low side electrode, and the first middle side electrode are conductively fixed by soldering. A first resin mold forming step of forming a first resin mold by molding with a sealing resin so that the outer surfaces of the low side electrode and the first middle side electrode are exposed in a state where
A second semiconductor element is disposed between the high side electrode and the second middle side electrode, and two surfaces of the second semiconductor element are electrically connected to the high side electrode and the second middle side electrode by solder bonding. A second resin mold forming step of forming a second resin mold by molding with a sealing resin so that the outer surfaces of the high side electrode and the second middle side electrode are exposed in a fixed state When,
A first resin mold inspection step of inspecting an interface between the low side electrode and the sealing resin of the first resin mold and an interface between the first middle side electrode and the sealing resin by ultrasonic flaw detection;
A second resin mold inspection step of inspecting an interface between the high side electrode and the sealing resin of the second resin mold and an interface between the second middle side electrode and the sealing resin by ultrasonic flaw detection;
In the first resin mold inspection step and the second resin mold inspection step, the first middle side electrode of the first resin mold and the second resin mold that are determined as non-defective products, and the second resin mold And integrating the outer surfaces of the middle side electrodes with a non-conductive bonding material and conducting the first middle side electrode and the second middle side electrode,
The first middle side electrode and the second middle side electrode each have a first extraction electrode portion and a second extraction electrode portion that protrude outward from the side surface of the sealing resin,
Conductivity between the first middle side electrode and the second middle side electrode in the integration step is performed by joining the first lead electrode portion and the second lead electrode portion. A method for manufacturing a semiconductor device.
JP2011170402A 2011-08-03 2011-08-03 Semiconductor device and manufacturing method thereof Expired - Fee Related JP5733092B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011170402A JP5733092B2 (en) 2011-08-03 2011-08-03 Semiconductor device and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011170402A JP5733092B2 (en) 2011-08-03 2011-08-03 Semiconductor device and manufacturing method thereof

Publications (2)

Publication Number Publication Date
JP2013038105A JP2013038105A (en) 2013-02-21
JP5733092B2 true JP5733092B2 (en) 2015-06-10

Family

ID=47887469

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011170402A Expired - Fee Related JP5733092B2 (en) 2011-08-03 2011-08-03 Semiconductor device and manufacturing method thereof

Country Status (1)

Country Link
JP (1) JP5733092B2 (en)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6053858B2 (en) * 2015-04-06 2016-12-27 三菱電機株式会社 Power semiconductor device and drive device for vehicle-mounted rotating electrical machine
JP6673118B2 (en) * 2016-09-23 2020-03-25 株式会社デンソー Semiconductor device
JP6566927B2 (en) 2016-12-01 2019-08-28 三菱電機株式会社 Semiconductor device and power conversion device
CN116134618A (en) 2020-07-29 2023-05-16 三菱电机株式会社 Semiconductor device with a semiconductor device having a plurality of semiconductor chips
JP2023032484A (en) * 2021-08-27 2023-03-09 株式会社 日立パワーデバイス Power semiconductor unit, manufacturing method of power semiconductor unit
CN114334921A (en) * 2021-12-31 2022-04-12 佛山市国星光电股份有限公司 Power module and heat dissipation system

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01200638A (en) * 1988-02-04 1989-08-11 Murata Mfg Co Ltd Connection of electronic component
JPH09181244A (en) * 1995-12-25 1997-07-11 Fujitsu Ltd Semiconductor device
JP2003174143A (en) * 2001-12-05 2003-06-20 Sharp Corp Semiconductor device and laminated semiconductor device using the same
JP4239580B2 (en) * 2002-12-13 2009-03-18 株式会社デンソー Semiconductor device
JP4075815B2 (en) * 2004-02-13 2008-04-16 トヨタ自動車株式会社 Laminated power module and positioning method thereof
JP2008235724A (en) * 2007-03-23 2008-10-02 Matsushita Electric Ind Co Ltd Semiconductor device
JP5267021B2 (en) * 2008-09-30 2013-08-21 株式会社デンソー Semiconductor device and inverter circuit using the same

Also Published As

Publication number Publication date
JP2013038105A (en) 2013-02-21

Similar Documents

Publication Publication Date Title
JP6979864B2 (en) Power semiconductor devices and their manufacturing methods
JP5733092B2 (en) Semiconductor device and manufacturing method thereof
JP5591396B2 (en) Semiconductor module and method for manufacturing semiconductor module
JP2001308263A (en) Semiconductor switching module and semiconductor device using it
JP6302803B2 (en) Power semiconductor module, method for manufacturing the same, and power conversion device
JP6288254B2 (en) Semiconductor module and manufacturing method thereof
WO2005119896A1 (en) Inverter device
JP5126278B2 (en) Semiconductor device and manufacturing method thereof
JP5659938B2 (en) Semiconductor unit and semiconductor device using the same
TW201820586A (en) Electronic device
JP7491707B2 (en) Electrical circuit body, power conversion device, and method for manufacturing the electrical circuit body
TW201921613A (en) Electronic device
US20220336324A1 (en) Electric circuit body, power converter, and method for manufacturing electric circuit body
WO2018159209A1 (en) Power semiconductor device
WO2013153920A1 (en) Semiconductor device
WO2022123870A1 (en) Electrical circuit body, power conversion device, and electrical circuit body manufacturing method
JP5267021B2 (en) Semiconductor device and inverter circuit using the same
JP2013062282A (en) Semiconductor device
JP2014229782A (en) Semiconductor device and manufacturing method of the same
JP7026823B2 (en) Manufacturing method of semiconductor device, power conversion device and semiconductor device
US9698076B1 (en) Metal slugs for double-sided cooling of power module
JP6782748B2 (en) Power module and power converter
KR20130100702A (en) Semiconductor device and method for manufacturing semiconductor device
JP2012119488A (en) Manufacturing method of semiconductor device and semiconductor device
JP6447914B2 (en) DC module wiring board for power module and manufacturing method thereof

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140116

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140722

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140924

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20141121

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150106

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150225

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150317

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150330

R151 Written notification of patent or utility model registration

Ref document number: 5733092

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees