JP2011114176A - Power semiconductor device - Google Patents

Power semiconductor device Download PDF

Info

Publication number
JP2011114176A
JP2011114176A JP2009269562A JP2009269562A JP2011114176A JP 2011114176 A JP2011114176 A JP 2011114176A JP 2009269562 A JP2009269562 A JP 2009269562A JP 2009269562 A JP2009269562 A JP 2009269562A JP 2011114176 A JP2011114176 A JP 2011114176A
Authority
JP
Grant status
Application
Patent type
Prior art keywords
power semiconductor
pair
semiconductor device
metal member
semiconductor element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2009269562A
Other languages
Japanese (ja)
Inventor
Masao Kikuchi
Osamu Usui
修 碓井
正雄 菊池
Original Assignee
Mitsubishi Electric Corp
三菱電機株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date

Links

Images

Classifications

    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/33Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92Specific sequence of method steps
    • H01L2224/922Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222Sequential connecting processes
    • H01L2224/92242Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1305Bipolar Junction Transistor [BJT]
    • H01L2924/13055Insulated gate bipolar transistor [IGBT]
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1306Field-effect transistor [FET]
    • H01L2924/13091Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/301Electrical effects
    • H01L2924/30107Inductance
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/35Mechanical effects
    • H01L2924/351Thermal stress

Abstract

PROBLEM TO BE SOLVED: To provide a power semiconductor device that suppresses deterioration in heat dissipation performance and insulation performance.
SOLUTION: The power semiconductor device 101 includes a power semiconductor element 1 as a first power semiconductor element, metal members 6, 8 as a pair of metal members arranged with the power semiconductor element 1 interposed therebetween, a pair of insulating layers 12a, 12b laminated on metal plates 11a, 11b as a pair of heat sinks with the pair of metal members 6, 8 interposed therebetween, and a filling resin 18 charged while covering at least the power semiconductor element 1, the pair of metal members 6, 8, and the pair of insulating layers 12a, 12b. The coefficient of thermal expansion of the pair of insulating layers 12a, 12b is substantially equal to that of the filling resin 18.
COPYRIGHT: (C)2011,JPO&INPIT

Description

本発明はパワー半導体装置に関し、特にMOSFETやIGBTなどの1個あるいは複数個のパワー半導体素子を内蔵して、モータなどの負荷を制御するパワー半導体装置に関する。 The present invention relates to a power semiconductor device, in particular a built-in one or a plurality of power semiconductor elements such as MOSFET or IGBT, relates to a power semiconductor device for controlling a load such as a motor.

パワー半導体素子は、モータなどの大きな負荷を制御するために、制御する電流が大きく、そのために自己発熱が大きい。 Power semiconductor device, in order to control a large load such as a motor, greater current control, a large self-heating for this purpose. したがって、パワー半導体素子を収納するパワー半導体装置は、パワー半導体素子の放熱を考慮する必要がある。 Accordingly, the power semiconductor device for accommodating a power semiconductor device, it is necessary to consider the heat radiation of the power semiconductor device.

従来のパワー半導体装置におけるパワー半導体素子は、絶縁基板上に搭載され、絶縁基板は金属板に接合されて、ケースに収納される。 Power semiconductor element in a conventional power semiconductor device is mounted on an insulating substrate, the insulating substrate is joined to the metal plate, it is accommodated in the case. パワー半導体素子の上面電極には、複数のボンディングワイヤが接続され、ボンディングワイヤのもう一端は、絶縁基板上の配線あるいはケースに取り付けられた電極に接続される。 The upper surface electrode of the power semiconductor device, a plurality of bonding wires are connected, the other end of the bonding wire is connected to the electrodes attached to wiring or case on the insulating substrate. 一方、パワー半導体素子の裏面電極は、絶縁基板上の配線にはんだ接合されて搭載される。 On the other hand, the back electrode of the power semiconductor element is mounted is soldered to the wiring on the insulating substrate. パワー半導体装置は、金属板表面でグリースなどを介して冷却器に取り付けられ、パワー半導体素子の発熱は、はんだ、絶縁基板、金属板を通って、冷却器によって放熱される。 Power semiconductor device is attached to the condenser via a grease with a metal plate surface, the heat generation of the power semiconductor element passes through the solder, insulating substrate, a metal plate, is radiated by the cooler.

また、パワー半導体素子を動作させるための電圧を供給するため、パワー半導体素子の上面電極と同一平面上に制御電極が設けられており、上記と同様にボンディングワイヤで基板上の配線あるいはケースに取り付けられた電極に接続される。 The mounting for supplying a voltage for operating the power semiconductor device is provided with an upper surface electrode and a control electrode on the same plane of the power semiconductor element, the wiring or case on the substrate in the same manner as above bonding wire It is connected to the obtained electrode. 大電流が流れる配線あるいは電極と制御用の配線あるいは電極は同一の基板表面上あるいはケース表面上に設けられることが多い。 Wiring or electrode for controlling the wiring or the electrode large current flows is often provided on the same substrate surface or on the surface of the case.

パワー半導体素子は、MOSFETやIGBTといった素子が大きな電流を制御する用途では多用されており、パワー半導体装置によって数Aから数百A程度の電流を制御する。 Power semiconductor devices, in applications where elements such MOSFET or IGBT to control a large current has been widely used to control several hundred A current of about several A by the power semiconductor device. このために、パワー半導体装置の冷却性能を向上するために、例えば、特許文献1に記載のパワー半導体装置がある。 For this, in order to improve the cooling performance of the power semiconductor device, for example, a power semiconductor device described in Patent Document 1.

特許文献1では、コレクタ電極ならびに制御電極と同一面に形成されたエミッタ電極を有する複数のパワー半導体素子を備え、これらのパワー半導体素子を挟むように設けられ、挟む側の面に半導体チップの電極に接合するための電極パターンが配設された高熱伝導性絶縁基板があり、高放熱伝導性基板の電極パターンと半導体素子の電極をロウ付けにより接合している。 In Patent Document 1, includes a plurality of power semiconductor device having an emitter electrode formed on the same surface as the collector electrode and the control electrode, these power provided so as to sandwich the semiconductor element, sandwiching the semiconductor chip on the surface of the negative electrode electrode pattern for bonding there is disposed the high thermal conductivity insulating substrate, and the electrodes of the high heat radiation conductive substrate of the electrode pattern and the semiconductor element is bonded by brazing to.

特開平10−56131号公報 JP-10-56131 discloses

従来のパワー半導体装置は、パワー半導体素子の表裏を挟み込むように絶縁基板を設けるため、組立のばらつきによって絶縁基板の表面の平行度が悪化する。 Conventional power semiconductor device, for providing an insulating substrate so as to sandwich the front and back surfaces of the power semiconductor element, the parallelism of the surface of the insulating substrate due to variations in assembly is deteriorated. 特に、特許文献1に記載されるように、絶縁基板に窒化アルミニウムなどのセラミックスを用いる場合、絶縁基板が非常に硬いため、その表面に冷却器を取り付ける際に片当たりが発生し、半導体素子の局部に過大な力が加わりこれらを破壊する恐れがある。 In particular, as described in Patent Document 1, when using a ceramic such as aluminum nitride in the insulating substrate, since the insulating substrate is very hard, it has uneven contact occurs when mounting the condenser on the surface, of the semiconductor element local in joined by excessive force is likely to destroy these. また、破壊に至らないまでも、冷却器と絶縁基板の間に大きな隙間が発生するため、グリース層が厚くなり放熱性能が悪化する。 Further, even it does not result in destruction, since a large gap between the cooler and the insulating substrate occurs, the grease layer is thick heat radiation performance is deteriorated.

また、上下2枚の絶縁基板の間に樹脂を充填する場合、樹脂と絶縁基板との間が密着していないと、高い電圧がパワー半導体素子に加わるような場合には絶縁破壊を招く恐れがある。 In addition, when filling the resin between the two upper and lower insulating substrate and between the resin and the insulating substrate is not in close contact, when higher voltages, such as stress on the power semiconductor element can lead to breakdown is there. ここで、一般的にセラミックスと樹脂との接着性は良くないため、このような事態が生じやすい。 Since generally not good adhesion between the ceramic and the resin, such a situation is likely to occur. また、セラミックスと樹脂とは熱膨張差が大きいため、熱膨張により接着面に大きな熱応力が発生し、そのまま冷熱サイクルが繰り返されると絶縁基板と樹脂との間で剥がれが発生し、絶縁性が劣化してしまうという問題があった。 Moreover, because of the large difference in thermal expansion between the ceramic and the resin, a large thermal stress on the adhesive surface is generated by thermal expansion, as the thermal cycle is repeated peeling between the insulating substrate and the resin occurred, insulation there is a problem that deteriorates.

本発明は、上記のような問題を解決すべくなされたものであり、放熱性能、絶縁性能の劣化を抑制するパワー半導体装置を提供することを目的とする。 The present invention has been made to solve the above problems, the heat radiation performance, and to provide a suppressing power semiconductor device deterioration of insulation performance.

本発明にかかるパワー半導体装置は、第1パワー半導体素子と、前記第1パワー半導体素子を挟んで配置された一対の第1金属部材と、前記一対の第1金属部材を挟んで一対の放熱板上に積層された一対の絶縁層と、少なくとも前記第1パワー半導体素子と、前記一対の第1金属部材と、前記一対の絶縁層とを覆って充填された充填樹脂とを備え、前記一対の絶縁層と前記充填樹脂とは、熱膨張率が略等しい。 The power semiconductor device according to the present invention includes a first power semiconductor element, a pair of first metal member disposed across the first power semiconductor element, a pair of radiating plates across the pair of first metal member a pair of insulating layers laminated above, at least the first power semiconductor element, wherein a pair of first metal member, and a pair of filling resin filled to cover the insulating layer, of the pair the said filling resin and the insulating layer, the thermal expansion coefficient substantially equal.

本発明にかかるパワー半導体装置によれば、第1パワー半導体素子と、前記第1パワー半導体素子を挟んで配置された一対の第1金属部材と、前記一対の第1金属部材を挟んで一対の放熱板上に積層された一対の絶縁層と、少なくとも前記第1パワー半導体素子と、前記一対の第1金属部材と、前記一対の絶縁層とを覆って充填された充填樹脂とを備え、前記一対の絶縁層と前記充填樹脂とは、熱膨張率が略等しいことにより、十分な放熱性能を有し、かつ、絶縁層と充填樹脂との熱膨張差により剥がれが発生し絶縁性が劣化することを抑制することができる。 According to the power semiconductor device according to the present invention, a first power semiconductor element, and the first power semiconductor element pair of the first metal member disposed across the pair of sandwiching the pair of first metal member comprising a pair of insulating layers stacked on the heat dissipation plate, at least the first power semiconductor element, wherein a pair of first metal member, and a filling resin filled to cover the pair of insulating layers, wherein the pair of insulating layer and the filled resin, by a thermal expansion coefficient substantially equal to have sufficient heat radiation performance, and is deteriorated peeled by thermal expansion difference occurs insulation between the filling resin and the insulating layer it is possible to suppress that.

実施の形態1にかかるパワー半導体装置の断面図である。 It is a cross-sectional view of a power semiconductor device according to the first embodiment. 実施の形態1にかかるパワー半導体装置の製造方法を示す図である。 It is a diagram showing a method of manufacturing a power semiconductor device according to the first embodiment. 実施の形態1にかかるパワー半導体装置の製造方法を示す図である。 It is a diagram showing a method of manufacturing a power semiconductor device according to the first embodiment. 実施の形態2にかかるパワー半導体装置の断面図である。 It is a cross-sectional view of a power semiconductor device according to the second embodiment. 実施の形態2にかかるパワー半導体装置の製造方法を示す図である。 It is a diagram showing a method of manufacturing a power semiconductor device according to the second embodiment. 実施の形態3にかかるパワー半導体装置の断面図である。 It is a cross-sectional view of a power semiconductor device according to the third embodiment. 実施の形態3にかかるパワー半導体装置の回路図である。 It is a circuit diagram of a power semiconductor device according to the third embodiment. 実施の形態3にかかるパワー半導体装置の断面図である。 It is a cross-sectional view of a power semiconductor device according to the third embodiment. 実施の形態3にかかるパワー半導体装置の断面図である。 It is a cross-sectional view of a power semiconductor device according to the third embodiment. 実施の形態4にかかるパワー半導体装置の断面図である。 It is a cross-sectional view of a power semiconductor device according to the fourth embodiment.

<A. <A. 実施の形態1> The first embodiment>
<A−1. <A-1. 構成> Configuration>
本発明の実施の形態1について説明する。 Described first embodiment of the present invention. 図1は、本発明の実施の形態1を説明するためのパワー半導体装置の断面模式図である。 Figure 1 is a schematic cross-sectional view of a power semiconductor device for explaining the first embodiment of the present invention. 図1に示すように第1パワー半導体素子としてのパワー半導体素子1(図1では、2個内蔵の場合を示している)は、第1の電極としてのコレクタ電極2と、第2の電極としてのエミッタ電極3とを有しており、これらの電極はパワー半導体素子1の表裏面に形成される。 (FIG. 1 shows the case of two-chip) power semiconductor device 1 as a first power semiconductor device as shown in Figure 1, the collector electrode 2 as a first electrode, a second electrode of has an emitter electrode 3, these electrodes are formed on the front and back surfaces of the power semiconductor device 1.

エミッタ電極3側には、パワー半導体素子1を駆動するために必要な電力を供給するための制御電極4が備えられる。 The emitter electrode 3 side, the control electrode 4 is provided for supplying electric power necessary for driving the power semiconductor device 1. コレクタ電極2は、第1の金属ブロックとしての金属ブロック5にはんだ層1001を介して接合され、金属ブロック5は一対の第1金属部材の一方である金属部材6にはんだ層1001を介して電気的に接合される。 The collector electrode 2 is joined via a solder layer 1001 in a metal block 5 of the first metal block, the metal block 5 via a solder layer 1001 to the metal member 6 is one of a pair of first metal member electrically They are joined.

一方、エミッタ電極3上側には、金属ブロック5よりも一回り面積が小さい第2の金属ブロックとしての金属ブロック7がはんだ層1001を介して接合され、さらに、金属ブロック7上部は、一対の第1金属部材の他方である金属部材8にはんだ層1001を介して接合される。 On the other hand, the emitter electrode 3 upper, metal block 7 as a second metal block area slightly smaller than that of the metal block 5 is bonded through the solder layer 1001, further, a metal block 7 top, a pair of first it is joined via a solder layer 1001 to the metal member 8 which is the other of the first metal member.

パワー半導体装置101は、上下一対の金属板、すなわち放熱板としての金属板11aおよび金属板11bに挟まれ、金属板11a、11bのパワー半導体素子1とは反対側の表面111、121が、装置外部に露出した構造となっている。 The power semiconductor device 101, a pair of upper and lower metal plates, i.e. sandwiched metal plate 11a and the metal plate 11b of the heat radiating plate, the metal plate 11a, the surface 111, 121 opposite to the power semiconductor element 1 11b, device and it has a structure that is exposed to the outside. 露出面と反対側の面(パワー半導体素子1側の面)には絶縁層12a、12bが貼り付けられており、絶縁層12a、12bに一対の金属部材6、8、および第2金属部材である金属部材1002が取り付けられる。 The exposed surface opposite to the surface (power semiconductor element 1 side surface) insulating layer to 12a, 12b are attached, the insulating layer 12a, a pair of metal members 6 and 8 to 12b, and the second metal member certain metal member 1002 are attached.

パワー半導体装置101は、上記した各部位が、上下一対の金属板11a、11bの一部の面(表面111、121)を除いて、充填樹脂18によって被覆される。 The power semiconductor device 101, each part described above is a pair of upper and lower metal plates 11a, except for a part of the surface (surface 111, 121) of 11b, are covered by the filling resin 18. ただし、金属部材6は、例えば図1中(A)のように、下層の絶縁層12aが露出する箇所が設けられている。 However, the metal member 6, for example, as in FIG. 1 (A), the portion where the lower insulating layer 12a is exposed is provided.

図1において、第2金属部材である金属部材1002は、金属部材6と電気的に分離されて、絶縁層12a上に配置され、例えば配線を構成する。 In Figure 1, the metal member 1002 is a second metal member is a metal member 6 and electrically isolated, is arranged on the insulating layer 12a, constitutes for example a wire. 金属部材1002は、パワー半導体素子1とワイヤを介して接続されている。 Metal member 1002 are connected via the power semiconductor element 1 and the wire. 図1においては、金属部材1002は絶縁層12a上に配置されているが、絶縁層12b上に配置することも可能である。 In Figure 1, the metal member 1002 are disposed on the insulating layer 12a, it can be arranged on the insulating layer 12b.

絶縁層12a、12bは樹脂材料からなり、充填樹脂18の材料と熱膨張率が略等しい材料、望ましくは同種の材料で構成される。 Insulating layers 12a, 12b is made of resin material, substantially equal to the material materials and the thermal expansion coefficient of the filled resin 18 is desirably made of the same material. 充填樹脂18の材料と同種の材料で構成することによって、接合箇所において絶縁層12a、12bと充填樹脂18との反応が良く進み、接合強度が向上するだけでなく、界面の消失効果がある。 By a material of the material of the same type as the filling resin 18, the insulating layer 12a in the joint, it proceeds well reaction 12b and the filled resin 18, not only the bonding strength is improved, there is a loss effect of the interface. したがって、金属板11a、11b、金属ブロック5、7、あるいはパワー半導体素子1との線膨張の違いによる熱応力が発生しても、絶縁層12a、12bと充填樹脂18との間で容易に剥がれの進行がなく、高い絶縁信頼性やはんだクラック耐量が維持できる。 Therefore, the metal plate 11a, 11b, the metal block 5,7, or even thermal stress occurs due to a difference in linear expansion between the power semiconductor element 1, easily peeling between the insulating layers 12a, 12b and the filled resin 18 no progression of, can maintain a high insulating reliability and solder crack resistance. これらの材料としては、いずれもエポキシ材料であれば、パッケージの強度が大きくなり、充填樹脂18内部に内蔵されるパワー半導体素子1周辺のストレスを分散させる効果が大きく、またハンドリング性も良くなる。 These materials, if any epoxy material, the strength of the package is increased, the effect of dispersing the stress around the power semiconductor device 1 is incorporated in the filling resin 18 is large, better even handling properties.

本発明におけるパワー半導体素子は、例えばシリコンからなる素子であるが、素子の発熱を素子の上下方向から効率的に逃がすことができるので、素子の温度が高くなっても、充填樹脂等の有機材料に熱が拡がらずに温度上昇を抑えることができる。 The power semiconductor element of the present invention is, for example, a device made of silicon, it is possible to release the heat generated elements from vertical elements efficiently, even higher temperature of the element, an organic material such as filled resin temperature rise without heat spread can be suppressed to.

また、パワー半導体素子の周辺にある他の電子部品に対しても熱の拡がりが少ない。 Also, a small spread of heat also to other electronic components in the neighborhood of the power semiconductor element. したがって、炭化珪素からなる素子によって高温での動作をしても、装置の信頼性は確保することができる。 Therefore, even if the operation at a high temperature by an element made of silicon carbide, the reliability of the device can be ensured. さらには、冷却器に取り付けられる上下の金属板11a、11bの表面111、121とパワー半導体素子1の間に絶縁層12a、12bを形成する構造となるため、パワー半導体素子1の温度サイクルによる高さ方向の伸縮が柔らかい絶縁層12a、12bによって吸収されるため、冷却器の取り付け面(すなわち、金属板11a、11bの表面111、121)の接触部分の熱抵抗が変化することがない。 Furthermore, the upper and lower metal plates 11a attached to the condenser, since the structure of forming the insulating layer 12a, and 12b between the surface 111 and 121 and the power semiconductor element 1 11b, high due to the temperature cycle of the power semiconductor element 1 since the direction of expansion and contraction to be absorbed by the soft insulating layer 12a, 12b, the mounting surface of the cooler (i.e., the metal plate 11a, the surface 111, 121 of 11b) is the thermal resistance of the contact portion of the never changes. これらの点で、特に炭化珪素からなるパワー半導体素子を搭載したパワー半導体装置であれば、非常に優れた効果を発揮することができる。 In these respects, if a power semiconductor device mounted with a power semiconductor element in particular made of silicon carbide, it is possible to exhibit excellent effects.

<A−2. <A-2. 製造方法> Manufacturing Method>
次に、本実施の形態1のパワー半導体装置101の製造方法について、図2および図3を用いて説明する。 Next, a method of manufacturing the power semiconductor device 101 according to the first embodiment will be described with reference to FIGS. 金属板11aあるいは、絶縁層12a、金属部材6、1002はあらかじめ、ホットプレスなどの工程を経て積層する。 Metal plate 11a or the insulating layer 12a, the metal member 6,1002 in advance is laminated through a process such as hot pressing. また、金属部材6、1002は、複数の部材を島状に配置して、絶縁層12aを接合しても良いし、金属板11a、絶縁層12aと同等の面積を有する板状の金属部材6、1002を積層した後に、例えばエッチング等の方法で所望の形状に成形しても良い。 The metal member 6,1002, place a plurality of members in an island shape may be bonded to the insulating layer 12a, a plate-like metal member 6 having a metal plate 11a, the same area as the insulating layer 12a , after laminating the 1002, for example, it may be molded into a desired shape by a method such as etching. 後者は、種々の形状の金属部材6、1002が一括で形成することができるため工業的に有用な方法である。 The latter is an industrially useful method for metallic members 6,1002 of various shapes can be formed in bulk. また、同様にあらかじめ所望の形状に成形された金属部材6、1002を積層しても良い。 Similarly, it may be pre-laminated metal member 6,1002, which is formed into a desired shape.

そのように製造した積層構造(以下、積層基板102a)に、図2(a)のように金属ブロック5、パワー半導体素子1、金属ブロック7がその順に搭載される。 So produced were stacked structure (hereinafter, a laminated substrate 102a), the metal block 5 as shown in FIG. 2 (a), the power semiconductor element 1, metal blocks 7 are mounted in this order. これらの部材と積層基板102aとの接合は、本実施の形態1では、例えばはんだを用いてはんだ付けする。 Bonding between these members and the laminated substrate 102a is in the first embodiment, for example, using solder soldered. この場合のはんだ層1001(図2(b))は、同一材料のはんだ材を用いて一括してはんだ付けするものである。 The solder layer 1001 in the case (FIG. 2 (b)) are those soldered collectively with the solder material of the same material.

次に、パワー半導体素子1の制御電極4と金属部材6の所定の箇所とをワイヤ16で電気的に接続する(図2(b))。 Then, a predetermined portion of the control electrode 4 and the metal member 6 of the power semiconductor element 1 are electrically connected by wires 16 (Figure 2 (b)). さらに、前述した積層基板102aの製造方法と同様の方法で製作したもう一つの積層基板102bを、金属部材8側が金属ブロック7に当接するように載せて接合する。 Furthermore, another laminate substrate 102b fabricated by the same method as the manufacturing method of a multilayer substrate 102a as described above, joined by placing such metallic member 8 side comes into contact with the metal block 7. この場合にも、例えばはんだ材を用いて接合する(図3(a))。 Also in this case, for example, bonding using a solder material (Figure 3 (a)). このはんだ材は、3層のはんだ層1001の融点と比べて、その融点が同等以下であることが好ましい。 The solder material is different from the melting point of the solder layer 1001 of three layers, it is preferred that the melting point of equal to or less. なぜならば、図3(a)に示す工程での、はんだ付けのための加熱によるはんだ層1001への影響を、極力防止するためである。 Because of the step shown in FIG. 3 (a), the effect on the solder layer 1001 by heating for soldering, in order to prevent as much as possible. 特に、はんだ層1001が再溶融すると、パワー半導体素子1と金属部材6の相対位置が変化し、ワイヤ16にストレスが加わる恐れがあるため、はんだ層1001が溶融しないように融点を上記のように組み合わせることが好ましい。 In particular, the solder layer 1001 is remelted, the power the relative position of the semiconductor element 1 and the metal member 6 is changed, since the wire 16 there is a risk that stress is applied, the melting point as solder layer 1001 is not melted as described above it is preferable to combine.

次に、積層基板102a、102bでサンドイッチされた構造であるパワー半導体素子1を金型17にセットし、充填樹脂18を注入して樹脂充填する(図3(b))。 Next, the laminated substrate 102a, the power semiconductor device 1 is a sandwich structure set in the mold 17 at 102b, injected into a resin filled with a filling resin 18 (Figure 3 (b)). この際、上下一対の積層基板102a、102bの表面111、121は、金型17面に加圧密着し、表面111、121への樹脂の流動を防止する。 At this time, the pair of upper and lower laminated substrate 102a, the surface 111, 121 of the 102b are pressurized compacted wear mold 17 side, to prevent the flow of resin to the surface 111, 121. 樹脂を充填した後、金型17面を外し、パワー半導体装置101が製造される(図3(c))。 After filling the resin, removing the mold 17 side, the power semiconductor device 101 is manufactured (Figure 3 (c)).

ここで、充填樹脂18と絶縁層12a、12bは同種の材料でできており、材料としては、エポキシ樹脂が充填構造として機械的強度が高く、パワー半導体装置101の保持状態が良い。 Here, the filling resin 18 and the insulating layers 12a, 12b are made of the same material, as the material, high mechanical strength as epoxy resin filling structure, good holding state of the power semiconductor device 101. エポキシ樹脂の充填方法には、生産性の優れた方法であるトランスファーモールド法がある。 The filling method of the epoxy resin, there is a transfer molding method is an excellent method of productivity.

図2(a)、図3(a)の部材の積層工程では、高さ方向に一定の偏りが発生しうるため、上下一対の積層基板102a、102bの表面111、121の平行度が必ずしも良好ではない。 FIG. 2 (a), the step of laminating member of FIG. 3 (a), since the constant deviation in the height direction can occur, a pair of upper and lower laminated substrate 102a, always good parallelism of the surfaces 111 and 121 of 102b is not. しかしながら本実施の形態1においては、パワー半導体素子1を挟んで上下に一対のシリコン系からなる絶縁層12a、12bが形成されており、この絶縁層12a、12bはパワー半導体素子1や他の金属に比べて柔らかい材質であるため、金型17に当接する際に金型17と金属板11a、11bの表面111、121の当りの偏りを吸収することができる。 In the first embodiment, however, the insulating layer 12a consisting of a pair of silicon vertically across the power semiconductor device 1, and 12b are formed, the insulating layer 12a, 12b is a power semiconductor device 1 and other metals since a soft material as compared to, can be absorbed mold 17 and the metal plate 11a, the bias of the contact surfaces 111 and 121 of 11b in contact to the mold 17. よって、金型17と金属板11a、11bの表面111、121との間には、樹脂が入り込まないように密着することができ、かつ、偏圧によるパワー半導体素子1へのダメージも防止するように、樹脂充填することができる。 Thus, the mold 17 and the metal plate 11a, between the 11b of the surface 111 and 121, can be in close contact so that the resin does not enter, and to also prevent damage to the power semiconductor element 1 by the biasing , it is possible to resin filling.

また、上下一対の絶縁層12a、12bによって、パワー半導体素子1とパワー半導体装置101外部面は絶縁される。 Further, a pair of upper and lower insulating layer 12a, by 12b, a power semiconductor device 1 and the power semiconductor device 101 external surface is insulated. さらに、絶縁層12a、12bを充填樹脂18内部に内蔵することにより、外部環境の湿気、イオン成分、異物などの付着による絶縁性の劣化がなく、信頼性が高い装置とすることができる。 Further, by incorporating insulating layer 12a, and 12b inside the filling resin 18, moisture in the external environment, ionic components, there is no insulation degradation due to adhesion of foreign matter can have high reliability devices. パワー半導体装置101では、高電圧かつ大電流を制御するため、絶縁信頼性の優れた装置を提供することは、非常に有用である。 In the power semiconductor device 101, for controlling the high voltage and large current, it is to provide an excellent device for insulation reliability, is very useful.

本実施の形態1においては、金属部材6、8、1002は、種々の形状をとり得るが、例えば金属部材6、8、1002によって複数のパワー半導体素子1、あるいは外部接続端子と接続された複数の電気配線を形成することができる。 More In the first embodiment, the metal member 6,8,1002 is susceptible to various shapes, which are connected, for example, a plurality of power semiconductor elements 1 by a metal member 6,8,1002, or an external connection terminal it is possible to form the electrical wires.

パワー半導体素子1のエミッタ電極3からの配線は、金属ブロック5を通じて積層基板102aの上側の金属部材6、1002で形成することができ、一方、コレクタ電極2ならびに制御用の配線パターンは、積層基板102bの下側の金属部材8で形成することができる。 Wire from the emitter electrode 3 of the power semiconductor element 1 may be formed in the upper metal member 6,1002 laminated board 102a through the metal block 5, whereas, the wiring pattern of the collector electrode 2 and the control is laminated substrate 102b may be formed below the metal member 8. 上下一対の積層基板102a、102bの金属部材6、8、1002で配線形成することによって、非常にコンパクトなパワー半導体装置101を実現できるだけでなく、配線長を最小化することができて、損失を低減することができる。 A pair of upper and lower laminated substrate 102a, by wiring formed in 102b of the metal member 6,8,1002, very well possible to realize a compact power semiconductor device 101, the wiring length can be minimized, the loss it can be reduced.

ところで、積層基板102bにおける絶縁層12bは、金属板11b上にあらかじめ形成することで、軟質な絶縁層12bを平面的に支持しつつパワー半導体素子1上方より当接することができる。 Incidentally, the insulating layer 12b of the layered substrate 102b may be to pre-formed on the metal plate 11b, may abut than the power semiconductor device 1 upward while supporting the soft insulating layer 12b in a plan view. また、金属板11a、11bは、金型17当接時に金属板11a、11b自身が変形せずに均一加圧できるよう、銅またはアルミニウム、あるいはこれらを主成分とする合金、積層板であることが好ましく、厚さは0.1mm以上が好ましい。 It metal plates 11a, 11b is a metal plate 11a at the time the mold 17 contact, so that uniformly pressurized without 11b itself deform, copper or aluminum, or an alloy, a laminated board mainly composed of these preferably, the thickness is preferably at least 0.1 mm. また、良好な放熱性を確保するために3mm程度以下とすることが好ましい。 Further, it is preferable that the following order of 3mm in order to ensure good heat dissipation.

また、絶縁層12a、12bはエポキシ等(充填樹脂18と同質)の材料であって、特に金属板11bに固着された絶縁層12bは、半硬化状態(Bステージ状態)としておくと、パワー半導体素子1へのダメージを抑制しながらパワー半導体装置101を製造することができる。 The insulating layer 12a, 12b is a material such as epoxy (filled resin 18 the same quality), the insulating layer 12b is to be especially secured to the metal plate 11b, idea to a semi-cured state (B stage state), the power semiconductor it is possible to manufacture the power semiconductor device 101 while preventing damage to the device 1.

具体的には、金属板11a、絶縁層12a、金属部材6、金属ブロック5の上にパワー半導体素子1を搭載し、絶縁層12aはほぼ硬化が完了した状態にしておく。 Specifically, the metal plate 11a, insulating layer 12a, the metal member 6, mounted power semiconductor element 1 on the metal block 5, the insulating layer 12a is left in a state where almost cured is completed. 次に、金属ブロック7、金属部材8、絶縁層12b、金属板11bを配置した後、金型17によって上下の金属板11a、11bの表面111、121に当接して加熱しながら、充填樹脂18を充填する。 Next, a metal block 7, the metal member 8, the insulating layer 12b, after placing the metal plate 11b, upper and lower metal plates 11a by the mold 17, while being heated in contact with the 11b of the surface 111 and 121, the filled resin 18 to fill the. この際、絶縁層12bを半硬化状態にしておくと、金型17当接時ならびに樹脂注入時の圧力によって容易に変形することができる。 At this time, the insulating layer 12b idea to a semi-cured state, can be easily deformed by pressure during the time the mold 17 contact and resin injection. このため、パワー半導体素子1へのダメージを防止することができる。 Therefore, it is possible to prevent damage to the power semiconductor element 1.

また、あらかじめ金属部材6、8に、上下一対の金属板11a、11bの表面111、121間の高さ制御用のスペーサとなる柱状部材(第1柱状部材)を適当な箇所に取り付けても良い。 Further, in advance metallic member 6, 8, may be attached a pair of upper and lower metal plates 11a, columnar member serving as a spacer for height control between surfaces 111 and 121 of 11b (first columnar member) to suitable locations . 例えば、一対の金属部材6、8を他の構成要素に支障のない所で所定の幅まで拡張し、それらに接触し支持する複数の柱状部材(図9の屈曲部位22のような部材)がパワー半導体素子1を避けて配置できるように形成すれば、金属部材6、8がこの複数の柱状部材で固定される。 For example, to extend the pair of metal members 6, 8 to a predetermined width at not interfering with the other components, a plurality of columnar members that contact them support (member such as a bending portion 22 in FIG. 9) by forming so that it can be arranged so as to avoid the power semiconductor element 1, the metal member 6, 8 is fixed at the plurality of columnar members.

こうすることによって、金属板11a、11b間の高さの精度が、この複数の柱状部材によってコントロールされるため、柱状部材が所望の部材精度を確保すれば、一対の金属部材6,8が積層された上下の金属板11a、11bの、その表面111、121の平行度が得られ、金型17当接時に偏圧が発生してパワー半導体素子1にダメージが入ったり、金属板11a、11bの表面に過剰な樹脂が侵入したりすることを防ぐことができる。 By doing so, the metal plate 11a, the height of the accuracy between 11b, to be controlled by the plurality of columnar members, if the columnar member by securing the desired member accuracy, a pair of metal members 6 and 8 laminated It has been the upper and lower metal plates 11a, of 11b, parallelism of the surface 111 and 121 is obtained, or contain damage to the power semiconductor device 1 the biasing when the mold 17 contact occurs, the metal plate 11a, 11b it is possible to prevent the excessive resin on the surface of or intrusion.

また、金属部材6、8で電気配線を形成する場合、電気配線の周囲は配線として延伸する箇所を除いて、可能な限り金属部材6、8の周辺に、露出した絶縁層12a、12bを設けることがよい。 In the case of forming the electrical wiring in the metal member 6, 8, around the electrical wiring except where stretching as wires, around the metal member 6, 8 as far as possible, the exposed insulating layer 12a, providing 12b it good. こうすることによって、金属部材6、8は充填樹脂18との接着性が良好とは言い難いが、その周辺にある接着性に優れた絶縁層12a、12bが充填樹脂18と強固に接合するので、金属部材6、8で剥離の進展がなく好ましい。 By doing so, the metal member 6, 8 is hard to say that good adhesion between the filling resin 18, but superior insulating layer 12a on the adhesive on the periphery thereof, so 12b is firmly bonded to the filled resin 18 , preferably no progress of peeling the metal member 6, 8.

<A−3. <A-3. 効果> Effects>
本発明にかかる実施の形態1によれば、パワー半導体装置において、第1パワー半導体素子であるパワー半導体素子1と、パワー半導体素子1を挟んで配置された一対の第1金属部材である金属部材6、8と、一対の金属部材6、8を挟んで一対の放熱板である金属板11a、11b上に積層された一対の絶縁層12a、12bと、少なくともパワー半導体素子1と、一対の金属部材6、8と、一対の絶縁層12a、12bとを覆って充填された充填樹脂18とを備え、一対の絶縁層12a、12bと充填樹脂18とは、熱膨張率が略等しいことで、十分な放熱性能を有し、かつ、絶縁層12a、12bと充填樹脂18との熱膨張差により剥がれが発生し絶縁性が劣化することを抑制することができる。 According to the first preferred embodiment of the present invention, a power semiconductor device, a power semiconductor device 1 is a first power semiconductor element, the metal member is a pair of first metal member disposed across the power semiconductor device 1 and 6,8, the metal plate 11a are a pair of radiating plates sandwiching a pair of metal members 6 and 8, a pair of insulating layers 12a laminated on 11b, a 12b, at least the power semiconductor device 1, a pair of metal a member 6,8, and a pair of insulating layers 12a, filling resin 18 filled over a 12b, a pair of insulating layers 12a, and 12b and the filled resin 18, the coefficient of thermal expansion is substantially equal, have sufficient heat radiation performance, and may be insulating layers 12a, 12b and peeling due to thermal expansion difference occurs insulation between the filling resin 18 is prevented from being deteriorated.

また、本発明にかかる実施の形態1によれば、パワー半導体装置において、一対の絶縁層12a、12bと充填樹脂18とは、同種の材質であることで、十分な放熱性能を有し、かつ、絶縁層12a、12bと充填樹脂18との熱膨張差により剥がれが発生し絶縁性が劣化することを抑制することができる。 Further, according to the first preferred embodiment of the present invention, in the power semiconductor device, a pair of insulating layers 12a, and 12b and the filled resin 18, that is the material of the same type, have sufficient heat radiation performance, and may insulating layers 12a, 12b and peeling due to thermal expansion difference occurs insulation between the filling resin 18 is prevented from being deteriorated.

また、樹脂からなる絶縁層12a、12bがパワー半導体素子1を挟み込むように設けられているため、上下一対の金属板11a、11bの平行度が偏っていても、絶縁層12a、12bでその偏りを吸収することができるので、パワー半導体素子1にダメージを与えることがなく、パワー半導体装置の製造が可能である。 Further, since the insulating layer 12a made of a resin, 12b are provided so as to sandwich the power semiconductor device 1, a pair of upper and lower metal plates 11a, even if the parallelism of 11b is biased, the insulating layer 12a, the deviation in 12b it is possible to absorb, without damaging the power semiconductor device 1, it is possible to manufacture the power semiconductor device.

また、充填樹脂18との接着性に優れ、絶縁層12a、12bと充填樹脂18の間の剥がれを抑制し、パワー半導体装置の絶縁性能が向上する。 Also, excellent adhesion to the filled resin 18, the insulating layer 12a, the peeling between 12b and the filling resin 18 is suppressed, the insulation performance is improved in the power semiconductor device.

また、本発明にかかる実施の形態1によれば、パワー半導体装置において、充填樹脂18は、一対の放熱板である金属板11a、11bの第1パワー半導体素子であるパワー半導体素子1とは反対側の表面111、121を除いた領域を覆って充填されることで、十分な放熱性能を確保することができる。 Further, according to the first preferred embodiment of the present invention, contrary to the power semiconductor device, the filling resin 18, the metal plate 11a are a pair of radiating plates, and the power semiconductor device 1 is a first power semiconductor element 11b by being filled over the region excluding the side surfaces 111 and 121, it is possible to ensure sufficient heat dissipation performance.

また、本発明にかかる実施の形態1によれば、パワー半導体装置において、一対の第1金属部材である金属部材6、8と電気的に分離されて一対の絶縁層12a、12bの少なくとも一方上に配置された第2金属部材である金属部材1002をさらに備え、金属部材1002は、第1パワー半導体素子であるパワー半導体素子1と電気的に接続されることで、金属部材1002をパワー半導体素子1の電気配線として活用することができ、パワー半導体装置のモジュールサイズの小型化が可能となる。 Further, according to the first preferred embodiment of the present invention, a power semiconductor device, it is electrically isolated from the metal member 6, 8 is a pair of first metal member pair of insulating layers 12a, 12b of at least one upper further comprising a metal member 1002 is a second metal member disposed on the metal member 1002, by being connected power semiconductor element 1 and electrically a first power semiconductor element, a metal member 1002 power semiconductor element can be utilized as first electrical wiring, miniaturization of the module size of the power semiconductor device becomes possible.

また、本発明にかかる実施の形態1によれば、パワー半導体装置において、第2金属部材である金属部材1002は、第1パワー半導体素子であるパワー半導体素子1と接続された複数の電気配線を含むことで、高密度に実装可能となり、パワー半導体装置のモジュールサイズの小型化が可能となる。 Further, according to the first preferred embodiment of the present invention, in the power semiconductor device, a metal member 1002 is a second metal member, a plurality of electric wires connected to the power semiconductor device 1 is a first power semiconductor element it is to include, be high density can be implemented, the miniaturization of the module size of the power semiconductor device becomes possible.

また、本発明にかかる実施の形態1によれば、パワー半導体装置において、一対の放熱板である金属板11a、11b間に、一対の金属板11a、11bを支持する第1柱状部材をさらに備えることで、金属板11a、11b間の高さ調整が可能となり、金属板11a、11bの表面111、121の平行度を確保することができる。 Further, according to the first preferred embodiment of the present invention, further comprises the power semiconductor device, the metal plate 11a are a pair of radiating plates, between 11b, a pair of metal plates 11a, the first pillars supporting the 11b it is, the metal plate 11a, it is possible to height adjustment between 11b, it is possible to ensure the parallelism of the metal plates 11a, 11b of the surface 111, 121.

また、本発明にかかる実施の形態1によれば、パワー半導体装置において、第1パワー半導体素子であるパワー半導体素子1は、炭化珪素からなることで、高温になっても、熱を効率的に装置外部に輸送することができ、装置内部に熱がこもって、充填樹脂18などの有機材料や、他の電子部品が熱により劣化することを防止することができる。 Further, according to the first preferred embodiment of the present invention, in the power semiconductor device, the power semiconductor device 1 is a first power semiconductor element, that made of silicon carbide, even at high temperatures, heat efficiently device can be transported to the outside, muffled heat in the apparatus, organic materials and such filling resin 18, other electronic components can be prevented from being deteriorated by heat.

<B. <B. 実施の形態2> Embodiment 2>
<B−1. <B-1. 構成> Configuration>
本発明の実施の形態2について説明する。 It described a second embodiment of the present invention. 図4は、本実施の形態2におけるパワー半導体装置を示した図であり、パワー半導体素子1aは実施の形態1と同様に、コレクタ電極2aが下側の金属ブロック5aに、エミッタ電極3aが上側の金属ブロック7aに接続されるように構成されているが、第2パワー半導体素子としてのパワー半導体素子1bは、コレクタ電極2bが上側の金属ブロック5bに、エミッタ電極3bが下側の金属ブロック7bに接合されており、各々のパワー半導体素子1a、1bが上下入れ替わった構成を有している。 Figure 4 is a view showing a power semiconductor device of the second embodiment, the power semiconductor element 1a is similar to the first embodiment, the collector electrode 2a is lower metal block 5a, emitter electrodes 3a the upper the are configured to be connected to the metal block 7a, the power semiconductor device 1b of the second power semiconductor device, the collector electrode 2b is the upper metal block 5b, the emitter electrode 3b is lower metal block 7b It is bonded to, and has a structure in which each of the power semiconductor elements 1a, 1b is reversed vertically.

具体的には、実施の形態1と同様の構成で挟まれたパワー半導体素子1aと、上下入れ替わった構成で挟まれたパワー半導体素子1bとを備えるものであり、パワー半導体素子1bは、絶縁層12a上に第3金属部材としての金属部材6bが配置され、さらに金属ブロック7bがその上に配置される。 Specifically, which comprises a power semiconductor element 1a sandwiched by the same structure as in the first embodiment, a power semiconductor element 1b sandwiched by upper and lower reversed configuration, the power semiconductor element 1b, the insulating layer metal member 6b as a third metal member is placed on 12a, further metal block 7b is disposed. その金属ブロック7b上にパワー半導体素子1bが配置され、金属ブロック5b、第3金属部材としての金属部材8b、絶縁層12bがその上に配置されるが、パワー半導体素子1bのコレクタ電極2bは、金属ブロック5b側に接し、エミッタ電極3bは、金属ブロック7b側に接する。 Arranged power semiconductor element 1b is on the metal block 7b, the metal block 5b, the metal member 8b as a third metal member, the insulating layer 12b is placed thereon, the collector electrode 2b of the power semiconductor element 1b is metal block 5b side in contact, the emitter electrode 3b is in contact with the metal block 7b side. 絶縁層12b上には、第4の金属部材である金属部材1003が配置され、金属部材1003は金属部材8bとは電気的に分離され、ワイヤ16bを介して第2パワー半導体素子であるパワー半導体素子1bと接続される。 On the insulating layer 12b, a metal member 1003 is a fourth metal member is arranged, the metal member 1003 are electrically isolated from the metal member 8b, the power semiconductor is a second power semiconductor element via a wire 16b It is connected to the device 1b.

本実施の形態2は、例えば、上下方向を入れ替えることで複数のパワー半導体素子1a、1bを直列接続したパワー半導体装置103であり、片側の金属部材1002による配線では、横方向に配線の引き出しが必要となるために装置全体が大形化してしまうが、本実施の形態2の場合には、上下一対の金属部材1002、1003からなる配線パターンで配線形成することによって、容易にコンパクトな配線を形成することができる。 Second embodiment, for example, the vertical direction a plurality of by replacing the power semiconductor elements 1a, 1b and a power semiconductor device 103 connected in series, in the wiring due to one side of the metal member 1002, the drawer laterally wiring the entire device to be necessary to result in upsizing, in the case of the present embodiment 2, by wiring formed in the wiring pattern consisting of a pair of upper and lower metal members 1002 and 1003, a readily compact wiring it can be formed.

<B−2. <B-2. 製造方法> Manufacturing Method>
また、パワー半導体素子1bの制御用の配線は上側の金属部材1003によって配線する。 The wiring for the control of the power semiconductor element 1b is wired by the upper metal member 1003. この場合、パワー半導体素子1bの制御用電極からのワイヤ16bの引き出しは、上側の金属部材1003に接合するが、図5のように、あらかじめ、各々のパワー半導体素子1a、1bを搭載し、ワイヤボンドした積層基板アセンブリ201a、201bを製造する工程を経て(図5(a))、上側にくる積層基板アセンブリ201bをひっくり返して上下一対の積層基板アセンブリ201a、201bを張り合わせる(図5(b))ことで、生産性を損なうことなくワイヤボンド可能なパワー半導体装置103が実現できる(図5(c))。 In this case, withdrawal of the wire 16b of the control electrode of the power semiconductor element 1b is joined to the upper side of the metal member 1003, as shown in FIG. 5, in advance, mounted each of the power semiconductor elements 1a, a 1b, wire laminated substrate assembly 201a which is bonded, through a process of manufacturing the 201b (FIG. 5 (a)), is turned over the laminated substrate assembly 201b comes to the upper pair of upper and lower laminated substrate assembly 201a, stuck together 201b (FIG. 5 (b )) it is, wire bondable power semiconductor device 103 without impairing the productivity can be achieved (FIG. 5 (c)).

本実施の形態2によれば、コンパクトなパワー半導体装置103ができる。 According to the second embodiment, it is compact power semiconductor device 103. また、図4では、直列接続する一対のパワー半導体素子1a、1bを搭載した例に基づいて説明したが、上下電極を入れ替えたパワー半導体素子、および上下電極が同じ向き同士のパワー半導体素子を多数搭載したパワー半導体装置も製造することが可能であり、様々な組合せの回路構成に対応可能なことはいうまでもない。 Further, in FIG. 4, a pair of power semiconductor elements 1a to be connected in series, have been described based on the example provided with the 1b, power semiconductor devices interchanged upper and lower electrodes, and upper and lower electrodes of the power semiconductor elements of the same direction among many also equipped with power semiconductor device it is possible to produce, it is needless to say that capable of supporting the circuit configuration of the various combinations.

図5に示す積層基板アセンブリ201a、201bは、同一のパワー半導体素子を直列とする場合には、同一の積層基板アセンブリを製造し、いずれか一方を上下ひっくり返して重ねることで製造できるので、積層基板アセンブリ毎に異なる形状を作る必要がなく、容易に製造することができる。 Laminated substrate assembly 201a shown in FIG. 5, 201b, when the same power semiconductor element and the series, to produce the same laminated substrate assembly, can be manufactured by overlapping turned over up and down either, laminated it is not necessary to produce different shapes for each substrate assembly, it can be easily manufactured.

<B−3. <B-3. 効果> Effects>
本発明にかかる実施の形態2によれば、パワー半導体装置において、一対の第3金属部材である金属部材6b、8bに挟まれ、第1パワー半導体素子であるパワー半導体素子1aと電極が逆向きに一対の絶縁層12a、12b間に配置された、第2パワー半導体素子であるパワー半導体素子1bをさらに備え、一対の第3金属部材である金属部材6b、8bと電気的に分離されて一対の絶縁層12a、12bの少なくとも一方上に配置された第4金属部材である金属部材1003をさらに備え、金属部材1003は、パワー半導体素子1bと電気的に接続されることで、上下両側の絶縁層12a、12b上を効率的に利用して配線形成ができ、パワー半導体装置のコンパクト化が可能となる。 According to the second embodiment of the present invention, in the power semiconductor device, a metal member 6b are a pair of third metal member is sandwiched 8b, opposite the power semiconductor element 1a and the electrode is a first power semiconductor element disposed between a pair of insulating layers 12a, 12b to, further comprising a power semiconductor element 1b is a second power semiconductor device, a metal member 6b are a pair of third metal member, is 8b electrically isolated pair the insulating layer 12a, further comprising a metal member 1003 is a fourth metal member disposed on at least one 12b, the metal member 1003, by being connected power semiconductor element 1b and electrically, the upper and lower sides insulation layer 12a, it can wiring formed using the upper 12b efficiently, compactness of the power semiconductor device becomes possible. また、低インダクタンス化が可能となる。 In addition, it is possible to lower inductance.

<C. <C. 実施の形態3> Embodiment 3>
<C−1. <C-1. 構成> Configuration>
本発明の実施の形態3について説明する。 It will be described a third embodiment of the present invention. 図6は、本実施の形態3におけるパワー半導体装置を示した図であり、パワー半導体素子1cは、コレクタ電極2cが下側の金属ブロック5c、金属部材6cに接続されている。 Figure 6 is a view showing a power semiconductor device in the third embodiment, the power semiconductor device 1c has a collector electrode 2c is connected below the metal blocks 5c, the metal member 6c.

一方、パワー半導体素子1cのエミッタ電極3cは、パワー半導体素子1dのコレクタ電極2dに接続される。 On the other hand, the emitter electrode 3c of the power semiconductor device 1c is connected to the collector electrode 2d of the power semiconductor device 1d. また、パワー半導体素子1dのエミッタ電極3dが、上側の金属ブロック7d、金属部材8dと接続される点は、実施の形態1と同様である。 The emitter electrode 3d of the power semiconductor device 1d is the upper metal block 7d, is that it is connected to the metal member 8d, are the same as in the first embodiment.

本実施の形態3では、パワー半導体素子1cのエミッタ電極3cとパワー半導体素子1dのコレクタ電極2dとの間に、中間配線部材19が設けられており、パワー半導体素子1cのエミッタ電極3cとパワー半導体素子1dのコレクタ電極2dとの接続は、中間配線部材19を介して行われる。 In the third embodiment, the power between the emitter electrode 3c and the collector electrode 2d of the power semiconductor device 1d of the semiconductor device 1c, an intermediate wiring member 19 is provided, the power semiconductor device 1c emitter electrode 3c and the power semiconductors connection between the collector electrode 2d of the device 1d is effected via an intermediate wiring member 19. すなわち、第1パワー半導体素子であるパワー半導体素子1cは、中間配線部材19を挟んで積層されている。 That is, the power semiconductor device 1c is the first power semiconductor element are laminated via the intermediate wiring member 19.

一方、図6では、さらにパワー半導体素子1eとパワー半導体素子1fも示されており、パワー半導体素子1eのコレクタ電極2eはパワー半導体素子1cのコレクタ電極2cと同じ金属部材6cに接続され、パワー半導体素子1eのエミッタ電極3eと、パワー半導体素子1fのコレクタ電極2fとは、中間配線部材19の同極部位に接続される。 On the other hand, in FIG. 6 is also illustrated further power semiconductor device 1e and the power semiconductor device 1f, the collector electrode 2e of the power semiconductor device 1e is connected to the same metal member 6c and the collector electrode 2c of the power semiconductor device 1c, the power semiconductor and the emitter electrode 3e of device 1e, and the collector electrode 2f of the power semiconductor device 1f, are connected to the same polarity portion of the intermediate wiring member 19.

また、パワー半導体素子1cのエミッタ電極3cならびにパワー半導体素子1dのコレクタ電極2dも、中間配線部材19の同極部位に接続され、パワー半導体素子1fのエミッタ電極3fは、パワー半導体素子1dのエミッタ電極3dと同じ金属部材8dに接続される。 The collector electrode 2d of the emitter electrode 3c and the power semiconductor device 1d of the power semiconductor device 1c is also connected to the same polarity portion of the intermediate wiring member 19, the emitter electrode 3f of the power semiconductor device 1f, an emitter electrode of the power semiconductor device 1d It is connected to the same metal member 8d and 3d.

図7は、本実施の形態3におけるパワー半導体装置の基本回路構成の一例である。 Figure 7 shows an example of a basic circuit configuration of a power semiconductor device according to the third embodiment. 図7(a)のように、トランジスタ素子A、Bと、ダイオード素子C、Dとの組合せがハーフブリッジ回路である。 As shown in FIG. 7 (a), the transistor device A, and B, the diode element C, and a combination of D is a half-bridge circuit. これを2個並列に接続してブリッジ回路を構成したものが、図7(b)に示す単相フルブリッジ回路となり、単相交流に変換する。 That this was a bridge circuit and connected to two parallel, it becomes a single-phase full-bridge circuit shown in FIG. 7 (b), into a single-phase AC.

また、図7(c)に示すように、図7(a)のハーフブリッジ回路を3個並列に接続した三相ハーフブリッジ回路によって、直流電力を三相交流に変換する。 Further, as shown in FIG. 7 (c), the three-phase half-bridge circuit connected to the half-bridge circuit in three parallel in FIG. 7 (a), converting DC power into three-phase alternating current. すなわち、図7(a)のトランジスタ素子A、Bが、パワー半導体素子1c、1eに相当し、ダイオード素子C、Dが、パワー半導体素子1d、1fに相当する。 That is, the transistor element A in FIG. 7 (a), B is a power semiconductor device 1c, equivalent to 1e, the diode element C, D is, the power semiconductor devices 1d, corresponding to 1f.

本実施の形態3の構成がハーフブリッジ回路となり、図7(b)、図7(c)は、適宜これらの構成を並べることによって容易に製造可能となる。 Configuration of the third embodiment is a half-bridge circuit, FIG. 7 (b), the FIG. 7 (c), it is possible easily produced by arranging these configurations as appropriate.

<C−2. <C-2. 製造方法> Manufacturing Method>
本実施の形態3における、パワー半導体装置は以下の製造工程を経て製造される。 In the third embodiment, the power semiconductor device is manufactured through the following manufacturing process. まず、金属板11cに、絶縁層12c、金属部材6cをあらかじめホットプレスによって積層する。 First, the metal plate 11c, the insulating layer 12c, laminated in advance by hot pressing the metal member 6c. これを積層基板102cとする。 This is referred to as the laminated substrate 102c. 同様に、金属板11dに、絶縁層12d、金属部材8dを積層したものを積層基板102dと称する。 Similarly, the metal plate 11d, referred insulating layer 12d, a material obtained by laminating a metal member 8d and the laminated substrate 102d.

次に、各積層基板102cの金属部材6c上に、金属ブロック5c、5eならびにパワー半導体素子1c、1eをはんだ付け、または導電樹脂接着等の方法によって搭載する。 Then, on the metal member 6c of the multilayer substrate 102c, mounted metal block 5c, 5e and the power semiconductor device 1c, 1e soldering or by the method of the conductive resin bonding or the like. 一方、パワー半導体素子1d、1fは、中間配線部材19に同様にはんだ付け、または導電性樹脂等の方法によって搭載する。 On the other hand, the power semiconductor device 1d, 1f is similarly mounted by a method such as soldering or a conductive resin, an intermediate wiring member 19.

次に、パワー半導体素子1c、1eを搭載した積層基板102cと中間配線部材19とを重ね合わせ、さらにその上側に、積層基板102dを積み上げてはんだ付け、または導電性接着等の方法で接合して組み立てる。 Next, superposed on a power semiconductor device 1c, the laminated substrate 102c and the intermediate wiring member 19 mounted with 1e, further on its upper side, and joined stacked laminated substrate 102d with soldering or a conductive adhesive or the like method, assemble. パワー半導体素子1d、1fが搭載された側に、金属ブロック7d、7fを積層し、さらにその上に積層基板102dが、金属部材8d、絶縁層12d、金属板11dの順に積層するように配置する。 Power semiconductor devices 1d, the 1f is a side mounted, metal block 7d, the 7f are laminated, further laminated substrate 102d thereon, arranged to laminated metal member 8d, the insulating layer 12d, in the order of the metal plate 11d .

この際、中間配線部材19は、金属板11cの表面111aを基準として高さをコントロールするための治具(第1柱状部材等)を設け、金属板11cの表面111aに対する中間配線部材19のパワー半導体素子搭載面20の高さを精度よく制御する。 In this case, the intermediate wiring member 19 is a metal plate 11c jig for controlling the height of the surface 111a as a reference for the (first columnar member or the like) provided, the power of the intermediate wiring member 19 with respect to the surface 111a of the metal plate 11c the height of the semiconductor element mounting surface 20 to accurately control. さらに、場合によっては、中間配線部材19のパワー半導体素子搭載面20と金属板11dの表面121bの高さを治具で調整してコントロールする。 Furthermore, in some cases, to control the height of the surface 121b of the power semiconductor element mounting surface 20 and the metal plate 11d of the intermediate wiring member 19 is adjusted by a jig.

以上の実施の形態3によれば、パワー回路の基本構成となるハーフブリッジ回路を縦方向に積み上げることができるため、パワー半導体素子の電極ごとに配線するボンディングワイヤやリード端子といった配線部材が不要となり、非常にコンパクトかつ生産性が高い構造を実現できる。 According to the third or more embodiments, it is possible to stack the half-bridge circuit as a basic configuration of a power circuit in the vertical direction, the wiring member such as a bonding wire and a lead terminal for wiring for each electrode of the power semiconductor element is not required , it can be realized very compact and productive structures. 特に、中間配線部材19により、パワー半導体装置の出力端子を引き出すことで、各パワー半導体素子からの電気接続に要する配線を集約することができる。 In particular, the intermediate wiring member 19, by pulling out the output terminals of the power semiconductor device, can be integrated wiring required for electrical connections from the power semiconductor device.

また、ハーフブリッジ回路におけるトランジスタ素子とダイオード素子が、各々上下の金属板より均等に放熱されるため、パワー半導体素子間で温度上昇のアンバランスがなく、非常に効率的に放熱して、温度上昇を抑制することができる。 The transistor element and a diode element in the half-bridge circuit, since each is equally radiating from the upper and lower metal plates, there is no imbalance in temperature rise between the power semiconductor devices, and highly efficient heat dissipation, the temperature rise it is possible to suppress.

さらに、縦方向にパワー半導体素子を積み上げても、樹脂充填時の金型17当接時のパワー半導体素子へのストレスおよび金属板11c、11dの表面111a、121bへの樹脂侵入に対して、金属板11c、11dと金属部材6c、8d間にある絶縁層12c、12dが十分に軟らかく、ストレスの吸収および金型17との密着性の向上が可能となり、各パワー半導体素子へのダメージならびに樹脂バリを低減することができる。 Furthermore, longitudinally stacked power semiconductor device, stress and the metal plate 11c to the power semiconductor element at the time the mold 17 contact during resin filling, the surface 111a of the 11d, the resin entering the 121b, metal plate 11c, 11d and the metal member 6c, the insulating layer 12c in between 8d, 12d is sufficiently soft, it is possible to improve the adhesion between the absorber and the mold 17 of the stress, damage and resin burrs to each power semiconductor element it is possible to reduce the.

本実施の形態3では、パワー半導体素子1cと1e、ならびパワー半導体素子1dと1fは、それぞれ一つの金属部材6c、8dに接続されているが、図6中の(A)部および(B)部を、図8に示すように金属部材61cと金属部材62cとに分割して、例えば、金属部材間を、ボンディングワイヤ21aあるいはリボン21b等で接続すると、パワー半導体素子1c、1dとパワー半導体素子1e、1fとが、金型当接に対して独立懸架の構造となるため、各々独立して柔軟に変形でき、パワー半導体素子に対するダメージをさらに低減することができる。 In the third embodiment, the power semiconductor device 1c and 1e, alignment power semiconductor device 1d and 1f, one of the metal member 6c respectively, are connected to 8d, in FIG. 6 (A) unit and (B) the section is divided into the metal member 61c and a metal member 62c, as shown in FIG. 8, for example, between the metal member and connecting a bonding wire 21a or ribbons 21b, etc., the power semiconductor elements 1c, 1d and the power semiconductor element 1e, 1f and is, since the structure of the independent suspension relative to the mold contact each independently flexibility to deform, further it is possible to reduce damage to the power semiconductor element.

図9は、中間配線部材19から放熱板である金属板11cに向かって配線部材の一部が屈曲して金属部材1000に接触する第2柱状部材としての屈曲部位22を形成している。 9 forms a bent portion 22 as the second pillars that part of the wiring member toward the intermediate wiring member 19 to the metal plate 11c is a heat sink is in contact with the metal member 1000 is bent. 屈曲部位22は、絶縁層12c上に接触しても良いが、屈曲部位22の接触のための金属部材1000を別途設けることによって金属部材1000上に接触するようにすれば、屈曲部位22によるストレスによって絶縁層12c上がダメージを受けることがない。 Bending portion 22 may be in contact with the insulating layer 12c but, if in contact on the metal member 1000 by separately providing a metal member 1000 for contact of the bent portion 22, the stress due to the bending portion 22 It is not damaged on the insulating layer 12c by.

屈曲部位22によって、金属板11cの表面111aと中間配線部材19間の高さ、平行度を確保することができる。 By bending portion 22, between the surface 111a and the intermediate wiring member 19 of the metal plate 11c height, it is possible to secure the parallelism. 屈曲部位22は、中間配線部材19間と一体的に、曲げ加工によって形成しており、曲げ精度を勘案すれば、高さ精度は確保することが可能となる。 Bending portion 22, an intermediate between the wiring member 19 integrally, bent and formed by, Considering the bending precision, high accuracy can be ensured. よって、複数のパワー半導体素子を積み上げた場合でも、厚みのばらつきに影響されず、樹脂充填時の金型17に精度よく収納することができる。 Therefore, even when stacked a plurality of power semiconductor devices, without being affected by the variation in thickness can be accurately accommodated in the mold 17 at the time of resin filling.

また屈曲部位22は、中間配線部材19間の上側にも屈曲して形成しても良く、上側の金属板11dを支持して、金属板11dの表面121bと中間配線部材19間の高さ精度を確保することができる。 The bent portion 22 may be formed also bent upward between the intermediate wiring member 19, and supports the upper metal plate 11d, the height precision between the surface 121b and the intermediate wiring member 19 of the metal plate 11d it can be ensured. 無論、フラットな中間配線部材19間に後付で高さ制御用の部材を取り付けても良い。 Of course, it may be attached to member for height control in retrofitted between flat intermediate wiring member 19.

さらに、あらかじめ金属板11c、11dの表面111a、121bに積層した金属部材6c、8dに、中間配線部材19間との高さ制御用のピンのような柱状部材を取り付けて、パワー半導体素子、中間配線部材19を積層しても良い。 Furthermore, pre-metal plate 11c, the surface 111a of the 11d, the metal member 6c laminated on 121b, to 8d, by attaching a columnar member such as a pin for height control and between the intermediate wiring member 19, the power semiconductor element, the intermediate the wiring member 19 may be laminated. こうすることによって、フラットな中間配線部材19を用いて製造することができるので、製造時に配線部材を収納するスペースが少なくてすむことや、設備に流動させる際に空間が少なくてすみ、生産する上で価値が高い。 By doing this, it is possible to manufacture using a flat intermediate wiring member 19, it requires less space for accommodating the wiring member during manufacture and requires less space when to flow into the equipment, to produce a high value on.

<C−3. <C-3. 効果> Effects>
本発明にかかる実施の形態3によれば、パワー半導体装置において、第1パワー半導体素子であるパワー半導体素子は、中間配線部材19を挟んで積層される一対のパワー半導体素子1c、1eを含むことで、必要となる配線の最短化が可能となる。 According to the third embodiment of the present invention, in the power semiconductor device, the power semiconductor device is a first power semiconductor element include a pair of power semiconductor devices 1c laminated via the intermediate wiring member 19, the 1e in, it is possible to minimize the required wiring. また、中間配線部材19で高さ方向に支持できるため、高さ精度が高くなり、金型17当接時の素子ダメージや樹脂バリを低減できる。 Further, since it supported in the height direction in the intermediate wiring member 19, the height accuracy is increased, thereby reducing the damage of devices or resin burr at the mold 17 contact. 中間配線部材19に各パワー半導体素子が直接的に搭載されて電気接続されるため、パワー半導体素子から配線部材へ電気的に接続するための配線が不要となる。 Since each power semiconductor element to an intermediate wiring member 19 are electrically connected is directly mounted, the wiring for electrically connecting the power semiconductor element to the wiring member is not required.

また、本発明にかかる実施の形態3によれば、パワー半導体装置において、中間配線部材19は、一対の放熱板である金属板11a、11bを支持する第2柱状部材である屈曲部位22をさらに備えることで、金属板11cの表面111aと中間配線部材19間の高さ、平行度を確保することができる。 Further, according to the third embodiment of the present invention, in the power semiconductor device, an intermediate wiring member 19, the metal plate 11a are a pair of radiating plates, the bent portion 22 further is a second columnar member that supports the 11b the provision, between the surface 111a and the intermediate wiring member 19 of the metal plate 11c height, it is possible to secure the parallelism.

<D. <D. 実施の形態4> Embodiment 4>
<D−1. <D-1. 構成> Configuration>
本発明の実施の形態4について説明する。 Described fourth embodiment of the present invention. 図10は、本実施の形態4におけるパワー半導体装置を示した断面模式図である。 Figure 10 is a schematic sectional view showing a power semiconductor device in the fourth embodiment. 本実施の形態4におけるパワー半導体装置は、実施の形態1に示すパワー半導体装置101に対し、金属部材26が新たに設けられ、金属部材26に電子部品が搭載された構造となっている。 Power semiconductor device according to the fourth embodiment, compared power semiconductor device 101 shown in the first embodiment, the metal member 26 is newly provided, the electronic component has a mounting structure in the metal member 26.

金属部材26に設けられた当該電子部品は、例えばパワー半導体を駆動させる、すなわちトランジスタゲートを制御するために必要な受動部品群23、IC24、25といった電子部品群104、あるいは、パワー半導体装置を保護するために必要な電子部品、あるいは、パワー半導体装置内部の温度を検出するサーミスタ、電流を測定するためのシャント抵抗等である。 The electronic component provided on the metal member 26, for example, to drive the power semiconductor, i.e. passive components group 23 required for controlling the transistor gate, the electronic component group 104 such IC24,25 or, protect the power semiconductor device electronic components required for, or a thermistor for detecting the temperature inside the power semiconductor device, a shunt resistor or the like for measuring the current.

<D−2. <D-2. 動作> Operation>
これらの部品は、パワー半導体素子に近い位置に配置するほど、回路装置のコンパクト化が図れることはいうまでもないが、トランジスタゲートを制御するための回路に必要な電子部品がパワー半導体素子近くに配置されることによって、ゲートの制御性も向上する。 These components, as arranged in a position close to the power semiconductor element, but it is needless to say that attained the compact circuit device, the electronic components near the power semiconductor element necessary circuitry for controlling the transistor gate by being arranged, also improved controllability of the gate. また、ノイズ耐量も向上する。 In addition, also improved noise immunity.

さらに、測温素子、電流検出素子等をパワー半導体素子の配線部分に設けて、パワー半導体素子の温度あるいは電流を検出することができ、パワー半導体装置の保護機能を強化することができる。 Furthermore, temperature measuring element, a current detecting element and the like is provided on the wiring portion of the power semiconductor device, it is possible to detect the temperature or current of the power semiconductor device, it is possible to enhance the protection of the power semiconductor device.

これらの電子部品は、パワー半導体素子の搭載と同じ工程で搭載することができるため、製造合理化が実現できる。 These electronic components, it is possible to mount in the same step as mounting the power semiconductor element, manufacturing rationalization can be achieved. さらに、金属部材1002によって配線パターンを形成することにより、より複雑な回路パターンも金属板11a、11b上の絶縁層12a、12b上に形成することができるので、非常にコンパクトかつ高機能なパワー半導体装置を実現することができる。 Further, by forming the wiring pattern by metal member 1002, a more complex circuit patterns metal plate 11a, insulating layer 12a on 11b, can be formed on 12b, very compact and highly functional power semiconductor it is possible to realize a device.

無論、電子部品は片側の金属部材上にのみならず、あらかじめ上下両方の金属部材上に個別に搭載した後に、上側の金属板を搭載することにより、容易に上下の金属部材に搭載することができ、いっそうのコンパクト化が可能となる。 Of course, the electronic components not only on one side of the metal member, after mounting individually in advance on both the upper and lower metal members, by mounting an upper metal plate, be easily mounted on the upper and lower metal members can, it is possible to further compact.

<D−3. <D-3. 効果> Effects>
本発明にかかる実施の形態4によれば、パワー半導体装置において、第2金属部材である金属部材1002上に配置された電子部品である電子部品群104をさらに備えることで、パワー半導体素子を駆動する電子部品を直近に配置することができ、駆動速度が向上、バランスが良くなる。 According to the fourth embodiment of the present invention, in the power semiconductor device, by further comprising an electronic component group 104 is an electronic component that arranged on the metal member 1002 is a second metal member, driving the power semiconductor element electronic components can be arranged at the most recent, the drive speed is improved, the balance is improved. また、ノイズ耐量が向上する。 In addition, noise immunity is improved. さらにパワー半導体装置のコンパクト化が可能となる。 Furthermore it is possible to compact the power semiconductor device.

1,1a,1b,1c,1d,1e,1f パワー半導体素子、2,2a,2b,2c,2d,2e,2f コレクタ電極、3,3a,3b,3c,3d,3e,3f エミッタ電極、4 制御電極、5,5a,5b,5c,5e,7,7a,7b,7d,7f 金属ブロック、6,6a,6b,6c,8,8a,8b,8d,26,61c,62c,1000,1002,1003 金属部材、11a,11b,11c,11d 金属板、12a,12b,12c,12d 絶縁層、16,16b ワイヤ、17 金型、18 充填樹脂、19 中間配線部材、20 半導体素子搭載面、21a ボンディングワイヤ、21b リボン、22 屈曲部位、23 受動部品群、101,103 パワー半導体装置、102a,102b,102c,102d 積層基板、 1,1a, 1b, 1c, 1d, 1e, 1f power semiconductor device, 2,2a, 2b, 2c, 2d, 2e, 2f collector electrode, 3,3a, 3b, 3c, 3d, 3e, 3f emitter electrode, 4 control electrode, 5,5a, 5b, 5c, 5e, 7,7a, 7b, 7d, 7f metal block, 6,6a, 6b, 6c, 8,8a, 8b, 8d, 26,61c, 62c, 1000,1002 , 1003 metal member, 11a, 11b, 11c, 11d metal plates, 12a, 12b, 12c, 12d insulating layer, 16, 16b wire, 17 mold 18 filled resin, 19 intermediate wiring member, 20 semiconductor element mounting surface, 21a bonding wires, 21b ribbons, 22 bent part, 23 passive component group, 101 and 103 the power semiconductor device, 102a, 102b, 102c, 102d laminated substrate, 104 電子部品群、111,111a,121,121b 表面、201a,201b 積層基板アセンブリ、1001 はんだ層。 104 electronic component group, 111, 111a, 121,121B surface, 201a, 201b laminated substrate assembly 1001 solder layer.

Claims (11)

  1. 第1パワー半導体素子と、 A first power semiconductor element,
    前記第1パワー半導体素子を挟んで配置された一対の第1金属部材と、 A pair of first metal member disposed across the first power semiconductor element,
    前記一対の第1金属部材を挟んで一対の放熱板上に積層された一対の絶縁層と、 A pair of insulating layers laminated on a pair of the heat sink across the pair of the first metal member,
    少なくとも前記第1パワー半導体素子と、前記一対の第1金属部材と、前記一対の絶縁層とを覆って充填された充填樹脂とを備え、 Comprising at least a first power semiconductor element, wherein a pair of first metal member, and a filling resin filled to cover the pair of insulating layers,
    前記一対の絶縁層と前記充填樹脂とは、熱膨張率が略等しい、 Wherein the pair of insulating layer and the filled resin, the thermal expansion coefficient substantially equal,
    パワー半導体装置。 Power semiconductor device.
  2. 前記一対の絶縁層と前記充填樹脂とは、同種の材質である、 Wherein the pair of insulating layer and the filled resin, which is the material of the same kind,
    請求項1に記載のパワー半導体装置。 The power semiconductor device according to claim 1.
  3. 前記充填樹脂は、前記一対の放熱板の前記第1パワー半導体素子とは反対側の表面を除いた領域を覆って充填される、 The filling resin, wherein the said first power semiconductor element of the pair of the heat sink is filled over the region excluding the surface of the opposite side,
    請求項1または2に記載のパワー半導体装置。 The power semiconductor device according to claim 1 or 2.
  4. 前記一対の第1金属部材と電気的に分離されて前記一対の絶縁層の少なくとも一方上に配置された第2金属部材をさらに備え、 The pair of first metal member is electrically isolated from the further comprising a second metal member disposed on at least one of the pair of insulating layers,
    前記第2金属部材は、前記第1パワー半導体素子と電気的に接続される、 It said second metal member is connected to the first power to the semiconductor element and electrically,
    請求項1〜3のいずれかに記載のパワー半導体装置。 The power semiconductor device according to claim 1.
  5. 前記第2金属部材は、前記第1パワー半導体素子と接続された複数の電気配線を含む、 The second metal member includes a plurality of electric wires connected to the first power semiconductor element,
    請求項4に記載のパワー半導体装置。 The power semiconductor device according to claim 4.
  6. 前記第2金属部材上に配置された電子部品をさらに備える、 Further comprising the placed electronic components on the second metal member,
    請求項4または5に記載のパワー半導体装置。 The power semiconductor device according to claim 4 or 5.
  7. 前記一対の放熱板間に、前記一対の放熱板を支持する第1柱状部材をさらに備える、 The pair of radiating plates, further comprising a first columnar member supporting the pair of radiating plates,
    請求項1〜6のいずれかに記載のパワー半導体装置。 The power semiconductor device according to claim 1.
  8. 一対の第3金属部材に挟まれ、前記第1パワー半導体素子と電極が逆向きに前記一対の絶縁層間に配置された、第2パワー半導体素子をさらに備え、 Between a pair of the third metal member, said first power semiconductor element and the electrodes are disposed on the pair of insulating layers in the reverse direction, further comprising a second power semiconductor element,
    前記一対の第3金属部材と電気的に分離されて前記一対の絶縁層の少なくとも一方上に配置された第4金属部材をさらに備え、 The pair of third metal member is electrically isolated from the further comprising a fourth metal member disposed on at least one of said pair of insulating layers,
    前記第4金属部材は、前記第2パワー半導体素子と電気的に接続される、 It said fourth metal member is a second power semiconductor element and electrically connected,
    請求項1〜7のいずれかに記載のパワー半導体装置。 The power semiconductor device according to claim 1.
  9. 前記第1パワー半導体素子は、 Wherein the first power semiconductor element,
    中間配線部材を挟んで積層される一対のパワー半導体素子を含む、 A pair of power semiconductor elements are stacked via the intermediate wiring member,
    請求項1〜8のいずれかに記載のパワー半導体装置。 The power semiconductor device according to claim 1.
  10. 前記中間配線部材は、前記一対の放熱板を支持する第2柱状部材をさらに備える、 The intermediate wiring member further comprises a second columnar member supporting the pair of radiating plates,
    請求項9に記載のパワー半導体装置。 The power semiconductor device according to claim 9.
  11. 前記第1パワー半導体素子は、炭化珪素からなる、 Wherein the first power semiconductor element is made of silicon carbide,
    請求項1〜10のいずれかに記載のパワー半導体装置。 The power semiconductor device according to any one of claims 1 to 10.
JP2009269562A 2009-11-27 2009-11-27 Power semiconductor device Pending JP2011114176A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009269562A JP2011114176A (en) 2009-11-27 2009-11-27 Power semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009269562A JP2011114176A (en) 2009-11-27 2009-11-27 Power semiconductor device

Publications (1)

Publication Number Publication Date
JP2011114176A true true JP2011114176A (en) 2011-06-09

Family

ID=44236280

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009269562A Pending JP2011114176A (en) 2009-11-27 2009-11-27 Power semiconductor device

Country Status (1)

Country Link
JP (1) JP2011114176A (en)

Cited By (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102881659A (en) * 2011-07-14 2013-01-16 三菱电机株式会社 Semiconductor device and method of manufacturing the same
JP2013021878A (en) * 2011-07-14 2013-01-31 Honda Motor Co Ltd Semiconductor device
CN103066027A (en) * 2011-08-25 2013-04-24 丰田自动车株式会社 Power module, method for manufacturing power module, and molding die
JP2013149796A (en) * 2012-01-19 2013-08-01 Denso Corp Semiconductor device and manufacturing method of the same
JP2014053457A (en) * 2012-09-07 2014-03-20 Toyota Industries Corp Semiconductor module
JP2014072305A (en) * 2012-09-28 2014-04-21 Sanken Electric Co Ltd Semiconductor module manufacturing method, bonding device and semiconductor module
JP2014099610A (en) * 2012-11-14 2014-05-29 Power Integrations Inc Integrated circuit package and switch mode power converter
WO2016024333A1 (en) * 2014-08-12 2016-02-18 新電元工業株式会社 Semiconductor module
WO2016059702A1 (en) * 2014-10-16 2016-04-21 新電元工業株式会社 Semiconductor module
WO2016067393A1 (en) * 2014-10-29 2016-05-06 新電元工業株式会社 Heat-dissipating structure
WO2016067377A1 (en) * 2014-10-29 2016-05-06 新電元工業株式会社 Heat-dissipating structure
WO2016067659A1 (en) * 2014-10-29 2016-05-06 新電元工業株式会社 Heat-dissipating structure
WO2016067390A1 (en) * 2014-10-29 2016-05-06 新電元工業株式会社 Heat-dissipating structure
WO2016076015A1 (en) * 2014-11-13 2016-05-19 株式会社日立製作所 Power semiconductor module
WO2016125673A1 (en) * 2015-02-02 2016-08-11 株式会社村田製作所 Semiconductor module and power control unit
WO2016174698A1 (en) * 2015-04-28 2016-11-03 新電元工業株式会社 Semiconductor module
WO2016174697A1 (en) 2015-04-28 2016-11-03 新電元工業株式会社 Semiconductor module and production method for semiconductor module
JP2016192497A (en) * 2015-03-31 2016-11-10 日立化成株式会社 Semiconductor device and power module having the same
WO2017134776A1 (en) 2016-02-03 2017-08-10 新電元工業株式会社 Semiconductor device and method for manufacturing semiconductor device
WO2017134774A1 (en) 2016-02-03 2017-08-10 新電元工業株式会社 Semiconductor device and method for manufacturing semiconductor device
US9831188B2 (en) 2012-11-14 2017-11-28 Power Integrations, Inc. Noise cancellation for a magnetically coupled communication link utilizing a lead frame
US10079543B2 (en) 2012-11-14 2018-09-18 Power Intergrations, Inc. Magnetically coupled galvanically isolated communication using lead frame
KR101897641B1 (en) * 2016-11-29 2018-10-04 현대오트론 주식회사 Method for manufacturing power module package and the power module package using the same

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08298299A (en) * 1995-04-27 1996-11-12 Hitachi Ltd Semiconductor device
JP2004193476A (en) * 2002-12-13 2004-07-08 Denso Corp Semiconductor device
JP2004303900A (en) * 2003-03-31 2004-10-28 Denso Corp Semiconductor device
JP2005237141A (en) * 2004-02-20 2005-09-02 Toyota Motor Corp Inverter and inverter manufacturing method
JP2006013080A (en) * 2004-06-24 2006-01-12 Fuji Electric Fa Components & Systems Co Ltd Semiconductor module and manufacturing method thereof
JP2007006575A (en) * 2005-06-22 2007-01-11 Denso Corp Three-phase inverter device
JP2007287784A (en) * 2006-04-13 2007-11-01 Denso Corp Semiconductor device, and manufacturing method thereof

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08298299A (en) * 1995-04-27 1996-11-12 Hitachi Ltd Semiconductor device
JP2004193476A (en) * 2002-12-13 2004-07-08 Denso Corp Semiconductor device
JP2004303900A (en) * 2003-03-31 2004-10-28 Denso Corp Semiconductor device
JP2005237141A (en) * 2004-02-20 2005-09-02 Toyota Motor Corp Inverter and inverter manufacturing method
JP2006013080A (en) * 2004-06-24 2006-01-12 Fuji Electric Fa Components & Systems Co Ltd Semiconductor module and manufacturing method thereof
JP2007006575A (en) * 2005-06-22 2007-01-11 Denso Corp Three-phase inverter device
JP2007287784A (en) * 2006-04-13 2007-11-01 Denso Corp Semiconductor device, and manufacturing method thereof

Cited By (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013021878A (en) * 2011-07-14 2013-01-31 Honda Motor Co Ltd Semiconductor device
CN102881659A (en) * 2011-07-14 2013-01-16 三菱电机株式会社 Semiconductor device and method of manufacturing the same
US8654554B2 (en) 2011-07-14 2014-02-18 Honda Motor Co., Ltd. Semiconductor device
CN103066027A (en) * 2011-08-25 2013-04-24 丰田自动车株式会社 Power module, method for manufacturing power module, and molding die
JP2013149796A (en) * 2012-01-19 2013-08-01 Denso Corp Semiconductor device and manufacturing method of the same
JP2014053457A (en) * 2012-09-07 2014-03-20 Toyota Industries Corp Semiconductor module
JP2014072305A (en) * 2012-09-28 2014-04-21 Sanken Electric Co Ltd Semiconductor module manufacturing method, bonding device and semiconductor module
US9831188B2 (en) 2012-11-14 2017-11-28 Power Integrations, Inc. Noise cancellation for a magnetically coupled communication link utilizing a lead frame
JP2014099610A (en) * 2012-11-14 2014-05-29 Power Integrations Inc Integrated circuit package and switch mode power converter
US10079543B2 (en) 2012-11-14 2018-09-18 Power Intergrations, Inc. Magnetically coupled galvanically isolated communication using lead frame
JP5930565B1 (en) * 2014-08-12 2016-06-08 新電元工業株式会社 Semiconductor module
WO2016024333A1 (en) * 2014-08-12 2016-02-18 新電元工業株式会社 Semiconductor module
US9704828B2 (en) 2014-10-16 2017-07-11 Shindengen Electric Manufacturing Co., Ltd. Semiconductor module
WO2016059702A1 (en) * 2014-10-16 2016-04-21 新電元工業株式会社 Semiconductor module
JP5950488B1 (en) * 2014-10-16 2016-07-13 新電元工業株式会社 Semiconductor module
WO2016067659A1 (en) * 2014-10-29 2016-05-06 新電元工業株式会社 Heat-dissipating structure
JPWO2016067393A1 (en) * 2014-10-29 2017-09-14 新電元工業株式会社 Heat dissipation structure
WO2016067390A1 (en) * 2014-10-29 2016-05-06 新電元工業株式会社 Heat-dissipating structure
WO2016067383A1 (en) * 2014-10-29 2016-05-06 新電元工業株式会社 Heat-dissipating structure
WO2016067377A1 (en) * 2014-10-29 2016-05-06 新電元工業株式会社 Heat-dissipating structure
WO2016067393A1 (en) * 2014-10-29 2016-05-06 新電元工業株式会社 Heat-dissipating structure
JPWO2016067377A1 (en) * 2014-10-29 2017-08-10 新電元工業株式会社 Heat dissipation structure
WO2016076015A1 (en) * 2014-11-13 2016-05-19 株式会社日立製作所 Power semiconductor module
JPWO2016125673A1 (en) * 2015-02-02 2017-11-09 株式会社村田製作所 Semiconductor module and a power control unit
WO2016125673A1 (en) * 2015-02-02 2016-08-11 株式会社村田製作所 Semiconductor module and power control unit
JP2016192497A (en) * 2015-03-31 2016-11-10 日立化成株式会社 Semiconductor device and power module having the same
JP6086989B1 (en) * 2015-04-28 2017-03-01 新電元工業株式会社 Semiconductor module
US9892993B2 (en) 2015-04-28 2018-02-13 Shindengen Electric Manufacturing Co., Ltd. Semiconductor module having stacked insulated substrate structures
US9997437B2 (en) 2015-04-28 2018-06-12 Shindengen Electric Manufacturing Co., Ltd. Power semiconductor module for improved thermal performance
CN106463501A (en) * 2015-04-28 2017-02-22 新电元工业株式会社 Semiconductor module
WO2016174697A1 (en) 2015-04-28 2016-11-03 新電元工業株式会社 Semiconductor module and production method for semiconductor module
EP3104411A4 (en) * 2015-04-28 2017-12-06 Shindengen Electric Manufacturing Co., Ltd. Semiconductor module
WO2016174698A1 (en) * 2015-04-28 2016-11-03 新電元工業株式会社 Semiconductor module
WO2017134776A1 (en) 2016-02-03 2017-08-10 新電元工業株式会社 Semiconductor device and method for manufacturing semiconductor device
WO2017134774A1 (en) 2016-02-03 2017-08-10 新電元工業株式会社 Semiconductor device and method for manufacturing semiconductor device
KR101897641B1 (en) * 2016-11-29 2018-10-04 현대오트론 주식회사 Method for manufacturing power module package and the power module package using the same

Similar Documents

Publication Publication Date Title
US20020109152A1 (en) Power semiconductor module
US20080054425A1 (en) Power electronic package having two substrates with multiple electronic components
US20130020694A1 (en) Power module packaging with double sided planar interconnection and heat exchangers
JP2005123233A (en) Cooling structure of semiconductor device
US20060192253A1 (en) Semiconductor device, electrode member and electrode member fabrication method
JP2005303018A (en) Semiconductor device
US6563211B2 (en) Semiconductor device for controlling electricity
US20140367736A1 (en) Semiconductor device and method for manufacturing semiconductor device
JP2006165534A (en) Semiconductor device
WO2011083737A1 (en) Unit for semiconductor device, and semiconductor device
JP2012119618A (en) Power semiconductor module
US20100134979A1 (en) Power semiconductor apparatus
JP2006134990A (en) Semiconductor apparatus
US20110241198A1 (en) Power Semiconductor Module
US20060164813A1 (en) Semiconductor package and semiconductor module
WO2009150875A1 (en) Power module and control method therefore
US20060138633A1 (en) Semiconductor device
JP2004221381A (en) Semiconductor device
JP2007173680A (en) Semiconductor device
JP2004014599A (en) Semiconductor device and its manufacturing method
US20120218714A1 (en) Power electronics assemblies, insulated metal substrate assemblies, and vehicles incorporating the same
US20020158329A1 (en) Capacitor module and semiconductor device using the same
US20030090915A1 (en) Inverter apparatus and method of manufacturing the same
JP2009212302A (en) Semiconductor module and method of manufacturing the same
JP2008042074A (en) Semiconductor device and power conversion device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20111214

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120918

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120927

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121019

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121127

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130110

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20130326