JP5891744B2 - Semiconductor device - Google Patents
Semiconductor device Download PDFInfo
- Publication number
- JP5891744B2 JP5891744B2 JP2011258653A JP2011258653A JP5891744B2 JP 5891744 B2 JP5891744 B2 JP 5891744B2 JP 2011258653 A JP2011258653 A JP 2011258653A JP 2011258653 A JP2011258653 A JP 2011258653A JP 5891744 B2 JP5891744 B2 JP 5891744B2
- Authority
- JP
- Japan
- Prior art keywords
- unit
- semiconductor device
- arm unit
- upper arm
- terminals
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
- H01L2924/13055—Insulated gate bipolar transistor [IGBT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
- H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
Landscapes
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Description
本発明は、半導体装置に関し、特に、第1の半導体素子を有する第1のユニットと、第2の半導体素子を有する第2のユニットとを有する半導体装置に関する。 The present invention relates to a semiconductor device, and more particularly, to a semiconductor device having a first unit having a first semiconductor element and a second unit having a second semiconductor element.
従来から、電力変換を行うためのパワーモジュールにおいて、第1の半導体素子は、ハイサイド電極とミドルサイド電極とに電気的に接続されて上アームユニットを構成し、第2の半導体素子は、ミドルサイド電極とローサイド電極とに電気的に接続されて下アームユニットを構成し、ハイサイド電極、第1の半導体素子、ミドルサイド電極、第2の半導体素子及びローサイド電極を順次積層させ、ハイサイド電極とローサイド電極の外側表面が露出するようにモールド樹脂で封止したものが知られている(例えば、特許文献1参照)。 Conventionally, in a power module for performing power conversion, a first semiconductor element is electrically connected to a high side electrode and a middle side electrode to constitute an upper arm unit, and a second semiconductor element is a middle semiconductor element. A lower arm unit is configured by being electrically connected to the side electrode and the low side electrode, and the high side electrode, the first semiconductor element, the middle side electrode, the second semiconductor element, and the low side electrode are sequentially stacked to form the high side electrode. In addition, a material sealed with a mold resin so that the outer surface of the low-side electrode is exposed is known (for example, see Patent Document 1).
しかしながら、上述の特許文献1に記載の構成では、ハイサイド電極の外側表面とローサイド電極の外側表面を冷却面とするため、ハイサイド電極及びローサイド電極の表面にグリスを介して絶縁材を貼り付け、更にグリスを介してヒートシンク等を取り付ける必要がある。ここで、モールド成形時に絶縁材を両電極の表面に貼り付けようとすると、上下から金型で絶縁材を電極に対して加圧することになるが、はんだ等による厚さ公差を吸収する術が無いため、厚さの薄くなった箇所は加圧力不足となり、厚さの厚くなった箇所は圧力が必要以上に加わり、均一に加圧を行うことが難しく、絶縁材を貼り付けることが困難であるという問題があった。
However, in the configuration described in
そこで、本発明は、モールド成形時の均一な加圧が容易であり、絶縁材が電極等の金属板に均一に貼り付けられた半導体装置を提供することを目的とする。 In view of the above, an object of the present invention is to provide a semiconductor device in which uniform pressurization during molding is easy and an insulating material is uniformly attached to a metal plate such as an electrode.
上記目的を達成するため、本発明の一態様に係る半導体装置は、第1の基板の一方の面に第1の半導体素子が接合され、他方の面に第1の絶縁材を介して第1の放熱板が接合され、前記第1の半導体素子と電気的に接続された種類の異なる複数の端子が側方に延び、封止樹脂によりモールド成形され、前記第1の放熱板の反対側に該封止樹脂のみが露出した第1の樹脂露出面を有する第1のユニットと、
第2の基板の一方の面に第2の半導体素子が接合され、他方の面に第2の絶縁材を介して第2の放熱板が接合され、前記第2の半導体素子と電気的に接続された種類の異なる複数の端子が側方に延び、封止樹脂によりモールド成形され、前記第2の放熱板の反対側に該封止樹脂のみが露出した第2の樹脂露出面を有する第2のユニットとを有し、
前記第1のユニットの前記第1の樹脂露出面と前記第2のユニットの前記第2の樹脂露出面が接合され、
前記第1の半導体素子と電気的に接続された種類の異なる複数の端子と前記第2の半導体素子と電気的に接続された種類の異なる複数の端子とは、前記第1のユニットと前記第2のユニットとの積層方向において互いに異なる高さ位置から側方に延び、
前記第1の半導体素子と電気的に接続された種類の異なる複数の端子及び前記第2の半導体素子と電気的に接続された種類の異なる複数の端子のうち、前記第1のユニットと前記第2のユニットとの接続が必要な端子同士は、前記封止樹脂の外部で、同一平面上で重なるように配置され、前記第1のユニットと前記第2のユニットとの接続が不要な端子は、前記封止樹脂の外部で上面視にて重ならないように配置されたことを特徴とする。
In order to achieve the above object, in a semiconductor device according to one embodiment of the present invention, a first semiconductor element is bonded to one surface of a first substrate, and the first surface is interposed with the first insulating material on the other surface. A plurality of different types of terminals electrically connected to the first semiconductor element extend laterally, are molded with a sealing resin, and are opposite to the first heat dissipation plate. A first unit having a first resin exposed surface in which only the sealing resin is exposed;
A second semiconductor element is bonded to one surface of the second substrate, and a second heat radiating plate is bonded to the other surface via a second insulating material, and is electrically connected to the second semiconductor element. A plurality of different types of terminals extending sideways, molded by a sealing resin, and having a second resin exposed surface in which only the sealing resin is exposed on the opposite side of the second heat radiation plate And a unit of
The first resin exposed surface of the first unit and the second resin exposed surface of the second unit are joined,
The plurality of different types of terminals electrically connected to the first semiconductor element and the plurality of different types of terminals electrically connected to the second semiconductor element include the first unit and the first Extending sideways from different height positions in the stacking direction with the two units,
Of the plurality of terminals of different types electrically connected to the first semiconductor element and the plurality of terminals of different types electrically connected to the second semiconductor element, the first unit and the first terminals are required to connect the second unit, the outside of the sealing resin, is disposed so as to overlap on the same plane, connectivity is not required terminal and said first unit and the second unit The outer surface of the sealing resin is arranged so as not to overlap in a top view.
本発明によれば、モールド成形時に均一に加圧され、厚さ方向にバランスのよい半導体装置を提供することができる。 According to the present invention, it is possible to provide a semiconductor device that is uniformly pressurized during molding and has a good balance in the thickness direction.
以下、図面を参照して、本発明を実施するための形態の説明を行う。 DESCRIPTION OF EMBODIMENTS Hereinafter, embodiments for carrying out the present invention will be described with reference to the drawings.
図1は、本発明の実施例1に係る半導体装置の一例を示した図である。図1(A)は、実施例1に係る半導体装置の一例の上アームユニットを示した図であり、図1(B)は、実施例1に係る半導体装置の一例の下アームユニットを示した図であり、図1(C)は、実施例1に係る半導体装置の一例の全体構成を示した図である。 1 is a diagram illustrating an example of a semiconductor device according to a first embodiment of the present invention. FIG. 1A is a diagram illustrating an upper arm unit of an example of a semiconductor device according to the first embodiment, and FIG. 1B illustrates a lower arm unit of an example of the semiconductor device according to the first embodiment. FIG. 1C is a diagram illustrating an overall configuration of an example of a semiconductor device according to the first embodiment.
図1(A)において、実施例1に係る半導体装置の上アームユニット170は、半導体素子10、11と、金属板30と、絶縁材50と、放熱板70と、冷却フィン71と、信号端子90と、出力端子91と、ボンディングワイヤ110と、はんだ120と、封止樹脂130とを備える。
1A, the
上アームユニット170において、半導体素子10、11が、各々金属板30上にはんだ120により接合されている。半導体素子10の左側上面には、左側側方に延びて封止樹脂130から先端側の部分が露出した信号端子90が、ボンディングワイヤ110を介して接続されている。また、半導体素子10の上面には、はんだ120により出力端子91が接続されている。出力端子91は右側の側方に向かって延び、半導体素子11の上で半導体素子11の上面とはんだ120により接合され、更に右側側方に延びて封止樹脂130から先端側が露出している。また、金属板30の下面には、絶縁材50が貼り付けられ、絶縁材50の下面には放熱板70が貼り付けられている。放熱板70の外側表面には、冷却フィン71が形成されている。また、放熱板70は、冷却フィン71が形成された下側の表面のみが封止樹脂130から露出している。その他の構成要素は、信号端子90及び出力端子91の一部以外は、封止樹脂130に封止され、モールド成形されて覆われている。
In the
上アームユニット170は、高電位側のパワーモジュールのユニットであり、例えば、インバータの高電位側の回路を構成する。上アームユニット170は、トランジスタ等の半導体スイッチング素子を有して構成される。
The
半導体素子10は、トランジスタであり、例えば、MOS(Metal Oxide Semiconductor)トランジスタ又はIGBT(Insulated Gate Bipolar Transistor)から構成される。
The
半導体素子11はダイオードであり、半導体素子10がMOSトランジスタの場合には、ソース−ドレイン間に並列に接続され、半導体素子10がIGBTの場合には、コレクタ−エミッタ間に並列に接続される。
The
金属板30は、半導体素子10、11の基板、電極及び熱伝達媒体として機能する。つまり、金属板30は、半導体素子10、11を支持するとともに、半導体素子10、11の下面の電極同士を電気的に接続する。また、金属板30は、半導体素子10、11で発生した熱を放熱板70に伝達して運び去る役割も果たす。金属板30は、配線材料に用いられる高い導電性及び熱伝導性を有する金属材料であれば、種々の材料を利用することができる。例えば、金属板30は銅で構成されてもよい。
The
絶縁材50は、金属板30と放熱板70とを絶縁するための材料である。放熱板70は、導体である金属で構成されているが、冷却面を形成しているため、封止樹脂130の外部に露出される。よって、放熱板70を介した外部と金属板30との電気的接続を遮断するため、絶縁材50が金属板30の放熱板70との間に設けられている。なお、絶縁材50は、金属板30と放熱板70とを電気的に絶縁できれば、種々の材料を用いることができるが、例えば、SiO2で構成されてもよい。
The insulating
放熱板70は、半導体素子10、11で発生した熱を外部に放出するための媒体である。よって、放熱板70の一部は、封止樹脂130に覆われずに外部に露出されて構成される。本実施例においては、放熱板70の外側の表面のみが封止樹脂130から露出した構成を有している。
The
放熱板70の外側の表面には、冷却フィン71が形成されている。冷却フィン71は、放熱板70の外側表面に複数設けられ、外気との接触面積を増加させ、放熱板70の冷却効率を高める。
Cooling
放熱板70は、熱導電性の高い材料から構成され、例えば、金属材料から構成される。具体的には、例えば放熱板70は、銅やアルミニウム等から構成されてもよい。
The
信号端子90は、半導体素子10に入力信号を供給する端子であり、具体的には、半導体素子10のゲートに接続され、ゲートへの入力信号を供給する。信号端子90は、ボンディングワイヤ110を用いて、半導体素子10のゲート(図示せず)に電気的に接続される。
The
外部接続端子91は、半導体素子10、11の外部回路との接続端子であり、接続される外部回路又は外部回路の状態に応じて、出力端子として機能したり、入力端子として機能したりする。例えば、本実施例に係る半導体装置がパワーモジュールとして構成され、外部接続端子91が出力端子として機能する場合には、外部接続端子91から外部回路に所定の電力を出力する。この場合、半導体素子10がMOSトランジスタの場合には、出力端子91はドレインに接続されており、IGBTの場合には出力端子91はコレクタに接続されている。また、例えば、本実施例に係る半導体装置がパワーモジュールとして構成され、モータ・ジェネレータに接続されている場合において、モータ・ジェネレータがモータとして機能しているときには、外部接続端子91は出力端子として機能する。一方、モータ・ジェネレータが発電機として機能している場合には、パワーモジュールは充電用モジュールとして機能し、外部接続端子91は入力端子として機能する。
The
なお、上アームユニット170は、信号端子90及び外部接続端子91の他、図1には図示されていない正極端子(P端子)を備えているが、この点については後述する。
The
はんだ120は、半導体素子10、11の下面の電極を金属板30に接合するとともに、ボンディングワイヤ110及び外部接続端子91を半導体素子10、11の上面の電極に接合する接合材である。はんだ120は、これらの接続を、物理的及び電気的の両方について行う。
The
封止樹脂130は、冷却フィン71を含む放熱板70の下側表面、信号端子90及び外部接続端子91の先端部以外の総ての構成要素を封止し、これらを外部の埃や水分等から防ぐための保護媒体である。具体的には、封止樹脂130は、半導体素子10、11、金属板30、絶縁材50、放熱板70の下側表面以外、信号端子90及び外部接続端子91の根元部分、ボンディングワイヤ110及びはんだ120の総てを封止する。
The sealing
封止樹脂130は、モールド成形により形成されるが、上アームユニット170のモールド成形前における上下方向の構造は、下面に放熱板70が存在するが、上面は開放された構造である。よって、モールド成形時においては、絶縁材50を上面から多点で均一に加圧することが可能である。
The sealing
また、上面が開放されていることから、上面側からのはんだ接合を極めて容易に行うことができる。つまり、金属板30の表面上に半導体素子10、11を接合する場合にも、半導体素子10、11の上方に電極が存在せず、半導体素子10、11が上面から覆われていない開放された状態であるので、上方から容易にはんだ120を供給することができ、障害物無くはんだ接合を行うことができる。更に、はんだ120の厚さに多少のバラツキがあっても、上側に電極等は存在せず、モールド成形により外形は調整できるので、はんだ120に要求される規格を緩和することができる。
Moreover, since the upper surface is open, solder joining from the upper surface side can be performed very easily. That is, even when the
このように、実施例1に係る半導体装置の上アームユニット170は、上面が開放された構造を有することにより、モールド成形を適切に行うことができ、絶縁材50も適切に金属板30と放熱板70との間に設けることができる。
As described above, the
図1(B)は、実施例1に係る半導体装置の下アームユニット180の一例を示しているが、下アームユニット180は、実施例1に係る半導体装置の低電位側のパワーモジュールユニットである。下アームユニット180は、半導体素子20、21と、金属板40と、絶縁材60と、放熱板80と、冷却フィン81と、信号端子100と、外部接続端子101と、ボンディングワイヤ111と、はんだ120と、封止樹脂140とを有する。
FIG. 1B illustrates an example of the
下アームユニット180は、上アームユニット170と類似した構成を有しており、各構成要素が、上アームユニット170の構成要素と対応する。具体的には、半導体素子20、21が上アームユニット170の半導体素子10、11、金属板40が上アームユニット170の金属板30、絶縁材60が上アームユニット170の絶縁材50、放熱板80が上アームユニット170の放熱板70、冷却フィン81が上アームユニット170の冷却フィン71、信号端子100が上アームユニット170の信号端子90、外部接続端子101が上アームユニット170の外部接続端子91、ボンディングワイヤ111が上アームユニット170のボンディングワイヤ110、封止樹脂140が上アームユニット170の封止樹脂130にそれぞれ対応している。
The
このように、下アームユニット180は、上アームユニット170に対応する構成要素を備えているが、外部接続端子101が、半導体素子20の上面からではなく、金属板40の上面から右側側方に延びている点で、上アームユニット170の外部接続端子91と異なっている。これは、上アームユニット170の半導体素子10と下アームユニット180の半導体素子20とを直列接続するために、回路の構成に基づいて生じた相違点である。つまり、半導体素子20の下面にある電極及び半導体素子10の上面にある電極が各々の出力端子であるため、半導体素子20の下面の電極に接続された金属板40と、半導体素子10の上面の電極に接続された外部接続端子91とを、外部接続端子101を介して電気的に接続している。
As described above, the
なお、下アームユニット180のその他の構成要素の構成及び機能については、上アームユニット170と全く同一であるので、その説明を省略する。
Note that the configuration and functions of the other components of the
このように、上アームユニット170と下アームユニット180とを別々に作製することにより、封止樹脂130、140を用いたモールド成形時には、放熱板70、80の反対側から金型を加圧することができるので、絶縁材50、60にも十分な加圧を均一に行うことができ、加圧不良を防止することができる。
In this manner, by separately manufacturing the
また、ボンディングワイヤ110、111や外部接続端子91、101を半導体素子10、11、20、21又は金属板30、40上に接合する際に、はんだ120を上側から供給できるため、はんだ接合を容易に行うことができる。
In addition, when the
図1(C)は、実施例1に係る半導体装置の完成後の構成を示した図である。図1(C)に示すように、実施例1に係る半導体装置は、図1(B)に示した下アームユニット180上に、上アームユニット170を対向させて積層させ、対向させた状態で両者を貼り合わせて固定することにより形成される。上アームユニット170は、図1(A)に示した状態から上下反転され、冷却フィン71が上側に来るように配置された状態で、モールド成形された封止樹脂130、140の面同士が接合されることにより形成される。このととき、出力端子91、101同士は封止樹脂130、140の外部で、同一平面上で重なり合い、接合可能な状態となる。一方、信号端子90、100同士は、上面視したときに重ならないように配置される。なお、この点の詳細については、後述する。
FIG. 1C is a diagram illustrating a configuration after the completion of the semiconductor device according to the first embodiment. As shown in FIG. 1C, in the semiconductor device according to the first embodiment, the
また、上アームユニット170と下アームユニット180との接合は、例えば、接着剤を上アームユニット170と下アームユニット180の対向面、つまり接合面に塗布して接着を行い、両者を接着固定してもよい。接着剤は、用途に応じて、種々の適切なものを利用することができる。
The
なお、外部接続端子91、101同士は、最終的には接合されて電気的に接続される。例えば、外部接続端子91、101同士は、溶接やはんだ接合により接合される。その場合、例えば、外部接続端子91、101の先端は、外部回路の外部端子との接続を行うので、外部接続端子91、101同士が重なった部分のうち、外側の先端の部分で外部接続端子91、101同士の接合を行うようにしてもよい。
Note that the
また、図1(C)において、信号端子90、100同士は、同一平面上に配置されているが、信号端子90、100同士は、同一平面上に配置されてもよいし、同一平面上に配置されていなくてもよい。また、図1(C)においては、信号端子90、100と外部接続端子91、101も、上アームユニット170と下アームユニット180の境界面の同一平面上に配置されているが、信号端子90、100と外部接続端子91、101同士も、同一平面上にあってもよいし、同一平面上になくてもよい。但し、外部接続端子91、101同士は、互いに接合可能に重なることが必要なので、当然に同一平面上にあることが必要である。
In FIG. 1C, the
このように、実施例1に係る半導体装置では、上アームユニット170の封止樹脂130と下アームユニット180の封止樹脂140とを直接接合し、境界面に中間電極等の金属を含まないため、上アームユニット170と下アームユニット180との間の熱干渉を大幅に低減させることができる。
Thus, in the semiconductor device according to the first embodiment, the sealing
また、上アームユニット170と下アームユニット180との境界面は、封止樹脂130、140同士の接合面で構成されており、中間電極等の金属材料を含まないため、封止樹脂130、140がポリアミドで構成されている場合に発生する、モールド成形時に金属材料に封止樹脂130、140が引っ張られる現象を低減させることができ、樹脂接合面への応力を緩和することができる。
Further, the boundary surface between the
また、絶縁材50と放熱板70との間及び絶縁材60と放熱板80との間には、グリスが存在せず、絶縁材50、60上に直接冷却フィン71、81付きの放熱板70、80が貼り付けられているため、上アームユニット170と下アームユニット180を両面から直接冷却することが可能となり、十分な冷却能力を担保することができる。
Further, there is no grease between the insulating
図2は、本発明の実施例1に係る半導体装置の一例の平面図である。図2(A)は、実施例1に係る半導体装置の上アームユニットの平面図であり、図2(B)は、実施例1に係る半導体装置の下アームユニットの平面図である。また、図2(C)は、上アームユニットと下アームユニットの接合後の実施例1に係る半導体装置の平面図である。
FIG. 2 is a plan view of an example of a semiconductor device according to
図2(A)において、実施例1に係る上アームユニット170は、半導体素子10が金属板30上の左側、半導体素子11が金属板30上の右側に配置されており、左側の奥側(上側)に信号端子90が配置されている。そして、ボンディングワイヤ110により、中央左側に配置された半導体素子10の上面にある電極(図示せず)と電気的に接続されている。また、外部接続端子91は、半導体素子10と半導体素子11の上面を跨いで両者の上面電極同士を接続し、右側の手前側(下側)に延びて封止樹脂130の外側に突き抜けている。また、金属板30の上面には、正極端子92が電気的に接続され、右側に延びて封止樹脂130を突き抜けて露出している。なお、図2(A)は、封止樹脂130内の平面構成を示したものであるため、封止樹脂130は仮想的に破線で示されている。正極端子92は、実施例1に係る半導体装置に電源電圧を供給するための電源端子であり、外部にある電源(図示せず)と接続されている。
2A, in the
また、図2(A)において、図1(A)で示した断面図の断面線が破線で示されている。図1(A)で示した断面図は、確かに図2(A)の平面図と一致しており、正極端子92が図示されない状態となっていることが分かる。
In FIG. 2A, the cross-sectional line of the cross-sectional view shown in FIG. The cross-sectional view shown in FIG. 1 (A) certainly matches the plan view of FIG. 2 (A), and it can be seen that the
図2(B)においては、下アームユニット180の平面図が示されており、金属板40上の左側に半導体素子20が配置され、右側に半導体素子21が配置されている点は、上アームユニット170と同様である。信号端子100は、上アームユニット170と同様に、左側の奧側に配置され、ボンディンワイヤ111により、中央左側にある半導体素子20の上面にある電極(図示せず)に電気的に接続されている。また、外部接続端子101は、金属板40の上面に接続され、右側の奧側に延び、封止樹脂140を突き抜けて配置されている。なお、封止樹脂140が仮想的に破線で示されている点は、図2(A)と同様である。
2B, a plan view of the
半導体素子20、21の上面には、両者を跨ぐようにして接続し、更に右側側方に延びて封止樹脂140を突き抜けた負極端子(N端子)102が配置されている。負極端子102は、負電極側の端子であり、一般的には、グランド端子となる。負極端子102は、図2(A)に示した上アームユニット170の外部接続端子91と同様の形状及び配置を有している。つまり、下アームユニット180においては、上アームユニット170とは反対に、金属板40側が外部接続端子101となり、半導体素子20、21の上面側が負極端子となっている。なお、図2(B)において、図1(B)に示した断面図の断面線が示されているが、信号端子100及び外部接続端子101を通っており、負極端子102は示されていない点で、確かに図1(B)の断面図と一致することが分かる。
On the upper surfaces of the
図2(C)は、図2(A)に示した上アームユニット170を上下反転させ、図2(A)に示した面が図2(B)に示した下アームユニット180の面と対向するように接合した状態を示している。よって、図2(C)には、図2(A)に示した上アームユニット170の裏面が、図2(B)に示した下アームユニット180の上に重ねられた状態を示している。
2C, the
図2(C)において、封止樹脂130によりモールド成形された中央部分には、上面に放熱板70の外側表面及び冷却フィン71が配置されているが、モールド成形部より左側にある上アームユニット170の信号端子90と、下アームユニット180の信号端子100とは、上面視にて重ならない配置となっている。また、モールド成形部よりも右側には、外部接続端子91、正極端子92及び負極端子102が配置されているが、外部接続端子91、正極端子92及び負極端子102同士も、上面視にて互いに重ならない配置構成となっている。また、図2(C)には示されていないが、図2(A)、(B)及び図1(C)に示すように、上アームユニット170の外部接続端子91の下には下アームユニット180の外部接続端子101が存在し、両者は重なり合っている。
In FIG. 2C, the outer surface of the
つまり、上アームユニット170と下アームユニット180の外部接続端子91、101同士は上面視において重なり合っているが、外部接続端子91、101と、信号端子90、100と、正極端子92と、負極端子102とは上面視にて互いに重ならないように配置された構成となっている。かかる端子同士が互いに重ならない配置とすることにより、各端子90〜92、100〜102と他の外部端子との接続を非常に容易に行うことができる。
That is, the
このように、実施例1に係る半導体装置によれば、上アームユニット170と下アームユニット180が独立してモールド成形されているため、各々十分かつ均一な加圧により成形を行うことができるとともに、種類の異なる端子同士が上面視で重ならない配置を有するため、他の素子との電気的接続を容易に行うことができる。
As described above, according to the semiconductor device according to the first embodiment, since the
なお、実施例1において、外部接続端子91、101同士が重なり合い、他の信号端子90、100、正極端子92、負極端子102同士は上面視にて互いに重なり合わない例を挙げて説明したが、種類の異なる複数の端子が上アームユニット170及び下アームユニット180に設けられ、上アームユニット170と下アームユニット180との電気的接続が必要な端子同士が重なり合い、上アームユニット170と下アームユニット180との電気的接続が不要な端子同士が上面視にて重なり合わないように配置されていれば、電極の種類は特に問わず、用途に応じて種々の電極の設定が可能である。
In the first embodiment, the
この点は、以下の実施例においても同様であり、以後の各実施例においては、外部接続端子同士が上アームユニットと下アームユニットとの接続が必要な端子であり、他の信号端子、正極端子、負極端子は、上アームユニットと下アームユニットとの接続が不要な端子である例を挙げて説明するが、上アームユニットと下アームユニットとの接続が必要な端子同士を重ねて配置し、接続が不要な端子は上面視において重ならない配置とすれ限り、種々の端子を有する半導体装置に適用可能である。 This also applies to the following embodiments. In each of the following embodiments, the external connection terminals are terminals that require connection between the upper arm unit and the lower arm unit, and other signal terminals, positive electrodes The terminal and the negative terminal are explained with reference to an example in which the connection between the upper arm unit and the lower arm unit is unnecessary. However, the terminals that need to be connected to the upper arm unit and the lower arm unit are arranged to overlap each other. As long as the terminals that do not need to be connected are arranged so as not to overlap in a top view, the present invention can be applied to a semiconductor device having various terminals.
図3は、本発明の実施例2に係る半導体装置の一例を示した図である。図3(A)は、実施例2に係る半導体装置の一例の上アームユニットを示した断面図であり、図3(B)は、実施例2に係る半導体装置の一例の下アームユニットを示した断面図であり、図3(C)は、実施例2に係る半導体装置の一例の完成状態を示した断面図である。 FIG. 3 is a diagram illustrating an example of a semiconductor device according to the second embodiment of the present invention. FIG. 3A is a cross-sectional view showing an upper arm unit of an example of a semiconductor device according to the second embodiment, and FIG. 3B shows a lower arm unit of an example of the semiconductor device according to the second embodiment. FIG. 3C is a cross-sectional view illustrating a completed state of an example of the semiconductor device according to the second embodiment.
図3(A)において、実施例2に係る半導体装置の上アームユニット171は、半導体素子10、11と、金属板30と、絶縁材50と、放熱板70と、冷却フィン71と、信号端子90と、外部接続端子91と、ボンディングワイヤ110と、はんだ120と、封止樹脂131とを備える点で、実施例1に係る半導体装置の上アームユニット170と共通する。
3A, the
しかしながら、実施例2に係る半導体装置の上アームユニット171は、封止樹脂131の上面に凹凸形状132が形成されるととともに、位置決めピン133を備える点で、実施例1に係る半導体装置の上アームユニット170と異なっている。上アームユニット171の上面は、図3(B)に示す下アームユニット181との対向面であり、上アームユニット171と下アームユニット181の固定が、対向面での接合により行われる場合には、接合面を構成する。凹凸形状132は、下アームユニット181との接合面の面積を増加させ、密着性を高める目的で構成されている。また、位置決めピン133は、下アームユニット181との接合の際、位置合わせを行うために設けられている。
However, the
なお、その他の構成要素については、実施例1に係る半導体装置の上アームユニット170の構成要素と同様であるので、同一の参照符号を付し、その説明を省略する。
Since the other components are the same as those of the
図3(B)において、実施例2に係る半導体装置の下アームユニット181は、半導体素子20、21と、金属板40と、絶縁材60と、放熱板80と、冷却フィン81と、信号端子100と、外部接続端子101と、ボンディングワイヤ111と、はんだ120と、封止樹脂141とを備える点で、実施例1に係る半導体装置の下アームユニット180と共通する。
In FIG. 3B, the
しかしながら、実施例2に係る半導体装置の下アームユニット181は、上アームユニット171と同様に、封止樹脂141の上面に凹凸形状142が形成されるととともに、位置決め穴143を備える点で、実施例1に係る半導体装置の下アームユニット180と異なっている。下アームユニット181の上面は、上アームユニット171との対向面であり、接合面を構成する。凹凸形状142は、上アームユニット171の凹凸形状132と互いに嵌合する構造を有し、接合面における接触面積を増加させる役割を有している。また、位置決め穴143は、上アームユニット171の位置決めピン133と互いに嵌合する嵌合構造を有し、位置決めピン133と位置決め穴143が嵌合することにより、上アームユニット171と下アームユニット181との接合固定位置が定められる。
However, the
よって、位置決めピン133及び位置決め穴143は、接合位置を一意に定められるように、複数個設けられていることが好ましい。
Therefore, it is preferable that a plurality of positioning pins 133 and
なお、他の構成要素については、実施例1に係る半導体装置と同様であるので、同一の参照符号を付し、その説明を省略する。 Since other components are the same as those of the semiconductor device according to the first embodiment, the same reference numerals are given and description thereof is omitted.
図3(C)において、上アームユニット171と下アームユニット181とが接合固定された実施例2に係る半導体装置の断面図が示されている。図3(C)に示すように、上アームユニット171の接合面の凹凸形状132と、下アームユニット181の接合面の凹凸形状142とは互いに嵌合している。凹凸形状132、142により、平面状の接合面よりも接触面積は増大し、密着性を向上させることができる。
FIG. 3C is a cross-sectional view of the semiconductor device according to the second embodiment in which the
また、位置決めピン133と位置決め穴143とは互いに嵌合し、上アームユニット171と下アームユニット171との対向位置を定めている。これにより、接合時に治具等を用いた複雑な位置合わせが不要となり、容易に位置合わせをして上アームユニット171と下アームユニット181とを接合することができる。
Further, the
なお、上アームユニット171と下アームユニット181との接合は、例えば、実施例1と同様に、接合面(対向面)に接着剤を塗布し、上アームユニット171と下アームユニット181とを接着固定して行うようにしてもよい。凹凸形状132、142により、接着剤の密着効果を高めることができる。
The
また、図3においては、密着性を高める凹凸形状132、142と、位置決め用の位置決めピン133及び位置決め穴143の双方を上アームユニット171及び下アームユニット181の対向面に形成する例を挙げて説明したが、用途に応じて、凹凸形状132、142のみを形成したり、位置決めピン133及び位置決め穴143のみを形成したりするようにしてもよい。
Further, in FIG. 3, an example is given in which the concave and
なお、その他の構成要素については、実施例1に係る半導体装置と同様の構成及び機能を有するので、同一の参照符号を付してその説明を省略する。 The other components have the same configuration and functions as those of the semiconductor device according to the first embodiment, and thus the same reference numerals are given and description thereof is omitted.
このように、実施例2に係る半導体装置によれば、上アームユニット171及び下アームユニット171の接合面に互いに嵌合する嵌合構造を形成することにより、接合時の密着性を高め、接合の際の位置決めを容易に行うことができる。
As described above, according to the semiconductor device according to the second embodiment, by forming a fitting structure that fits to the joint surfaces of the
図4は、本発明の実施例3に係る半導体装置の一例を示した図である。図4において、実施例3に係る半導体装置は、上アームユニット172と、下アームユニット182とを備える。また、上アームユニット172は封止樹脂134を備え、下アームユニット182は封止樹脂144を備える。
FIG. 4 is a diagram showing an example of a semiconductor device according to Example 3 of the present invention. In FIG. 4, the semiconductor device according to the third embodiment includes an
上アームユニット172は、側面の下アームユニット182との対向面付近にフック135を備え、下アームユニット182は、同様に側面の上アームユニット172との対向面付近にフック135と係合するフック受け145を有する。フック135は、封止樹脂134の外周面と連続して所定長さを有して細く延び、先端部に内側に突き出た鍵状の形状を有し、引っかけて固定できる形状となっている。また、フック受け145は、封止樹脂144の対向面から所定長さ低くなった箇所に溝状に形成され、フック135が引っ掛かるように構成されている。
The
このように、実施例3に係る半導体装置においては、上アームユニット172と下アームユニット182の側面に、互いに係合するフック構造135、145を有し、これにより上アームユニット172と下アームユニット182を固定する。かかるフック構造135、145を用いることにより、接着剤等を用いずに、上アームユニット172と下アームユニット182とを対向させた状態で固定することができる。例えば、本実施例に係る半導体装置をインバータ等のパワーモジュールとして構成し、冷却用の水路を形成した箇所に取り付ける場合には、水路を形成する際に半導体装置を圧縮して水路に組み込む必要がある。その際に、上アームユニット172と下アームユニット182とを最終的に接着固定する場合には、それまで、本実施例のように仮固定としておき、最終取り付けの際に接着剤を用いて固定するような設置も可能となり、これにより、製造原価を低減させることができる。
As described above, in the semiconductor device according to the third embodiment, the
また、そのような設置を行わない場合であっても、接着剤を用いずに半導体装置を構成したい場合には、本実施例に係る半導体装置を好適に適用することができる。 Even when such an installation is not performed, the semiconductor device according to this embodiment can be suitably applied when it is desired to configure the semiconductor device without using an adhesive.
なお、実施例3に係る半導体装置において、上アームユニット172は、下アームユニット182との対向面に位置合わせ穴136を備え、下アームユニット182は、上アームユニット172との対向面に位置合わせピン146を備え、係合固定時に互いに嵌合するように構成されている。
In the semiconductor device according to the third embodiment, the
このように、実施例3に係る半導体装置においても、対向面に位置合わせ用の嵌合構造を備えるようにしてもよい。なお、位置合わせ穴136及び位置合わせピン146は、必要に応じて設けるようにしてよく、フック構造135、145のみで位置合わせも可能な場合には、特に設けなくてもよい。
Thus, also in the semiconductor device according to the third embodiment, an alignment fitting structure may be provided on the facing surface. Note that the
また、フック構造135、145と、実施例1、2で説明した接着剤等による接合は、併用するようにしてもよい。これにより、上アームユニット172と下アームユニット182とを、対向した状態で確実に固定することができる。
Further, the
なお、実施例3に係る半導体装置において、その他の構成要素については実施例1、2に係る半導体装置と同様であるので、同一の参照符号を付し、その説明を省略する。 Note that, in the semiconductor device according to the third embodiment, the other components are the same as those of the semiconductor device according to the first and second embodiments, and therefore, the same reference numerals are given and description thereof is omitted.
図5は、本発明の実施例4に係る半導体装置の一例を示した図である。実施例4に係る半導体装置は、上アームユニット173と、下アームユニット183とを有する。また、上アームユニット173は封止樹脂137を備え、下アームユニット183は封止樹脂147を備える。
FIG. 5 is a diagram showing an example of a semiconductor device according to Example 4 of the present invention. The semiconductor device according to the fourth embodiment includes an
実施例4に係る半導体装置においては、上アームユニット173と下アームユニット183との対向面の間に、金属板150が挟まれて設けられている点で、実施例1乃至3に係る半導体装置とは異なっている。つまり、上アームユニット173と下アームユニット183とは、金属板150を介して接合されている。かかる構成により、半導体装置のインダクタンスを低減させることができる。金属板150は、インダクタンスの低減が目的であるので、ある程度の厚さを有する方が好ましく、例えば、1mm以上5mm以下の厚さに構成してもよい。
In the semiconductor device according to the fourth embodiment, the semiconductor device according to the first to third embodiments is that a
なお、上アームユニット173と下アームユニット183との接合は、例えば、金属板150の両面に接着剤を塗布し、上面には上アームユニット173の封止樹脂137を接着し、下面には下アームユニット183の封止樹脂147を接着するように構成してもよい。
The
また、図5において、金属板150は左右1枚ずつの2枚で構成され、中央には位置決め穴136及び位置決めピン146が設けられている。このように、必要に応じて位置決め穴136及び位置決めピン146を上アームユニット173と下アームユニット183の対向面に設けてもよい点は、実施例2、3と同様である。
In FIG. 5, the
なお、その他の構成要素については、実施例1乃至3に係る半導体装置と同様であるので、同一の参照符号を付し、その説明を省略する。 Since other components are the same as those of the semiconductor device according to the first to third embodiments, the same reference numerals are given and the description thereof is omitted.
実施例4に係る半導体装置によれば、上アームユニット173と下アームユニット183との対向面に金属板150を挿入することにより、半導体装置のインダクタンスを減少させることができる。
According to the semiconductor device according to the fourth embodiment, the inductance of the semiconductor device can be reduced by inserting the
図6は、本発明の実施例5に係る半導体装置の一例を示した図である。図6(A)は、比較例に係る実施例1の半導体装置の一例を示した図であり、図6(B)は、実施例5に係る半導体装置の一例を示した図である。 FIG. 6 is a diagram showing an example of a semiconductor device according to Example 5 of the present invention. FIG. 6A is a diagram illustrating an example of the semiconductor device according to the first embodiment according to the comparative example, and FIG. 6B is a diagram illustrating an example of the semiconductor device according to the fifth embodiment.
図6(A)において、比較例に係る実施例1の半導体装置は、上アームユニット170の外部接続端子91と、下アームユニット180の外部接続端子101との接合を、外部接続端子91、101同士が重なり合った部分の最も外側で行っており、溶接部160が最も外側の部分に形成されている。なお、図1及び図2においては、具体的な外部接続端子91,101の接合箇所は明示していなかったが、外部の端子との接続を考慮し、最小限の接合点を設けて構成すると、図6(A)に示す構成となる。かかる構成の場合、外部接続端子91、101の長さ総てを経由した経路で半導体素子10、20間の電流が流れるため、回路の経路がやや長くなってしまう。
6A, in the semiconductor device of Example 1 according to the comparative example, the connection between the
一方、図6(B)に示した実施例5に係る半導体装置においては、外部接続端子91、101が重なり合った部分の根元側で溶接が行われ、外側の接合部160よりも内側の、半導体素子10、20に最も接近した箇所に接合部161が形成されている。かかる構成により、半導体素子10、20間を流れる電流は、溶接部161を通過することになり、電流経路が短縮される。よって、半導体装置のインダクタンスを、図6(A)に係る半導体装置よりも更に低減させることができる。
On the other hand, in the semiconductor device according to the fifth embodiment shown in FIG. 6B, welding is performed on the base side of the portion where the
なお、実施例5に係る半導体装置においても、外部接続端子91、101は外部の端子と接続されるため、外側の溶接部160自体は必要とされ、溶接部160、161が両方とも設けられる。
Even in the semiconductor device according to the fifth embodiment, the
このように、実施例5に係る半導体装置によれば、外部接続端子91、101が重なり合う領域の最も内側の半導体素子10、11、20、21に最も接近した箇所で接合を行うことにより、半導体装置のインダクタンスを低減させることができる。
As described above, according to the semiconductor device of Example 5, bonding is performed at a position closest to the
なお、図6(A)に示した比較例は、インダクタンスが増加するものの、接合点が少なくて済むという利点があるので、インダクタンス低減を重視するか、製造コスト低減を重視するかにより、用途に応じた形態を選択することができる。 Note that the comparative example shown in FIG. 6A has an advantage in that the inductance increases but the number of junction points is small, so depending on whether importance is placed on inductance reduction or manufacturing cost reduction, A suitable form can be selected.
また、その他の構成要素については、実施例1に係る半導体装置と同様であるので、同一の参照符号を付してその説明を省略する。 Other components are the same as those of the semiconductor device according to the first embodiment, and thus the same reference numerals are given and description thereof is omitted.
図7は、本発明の実施例6に係る半導体装置の一例を示した図である。図7(A)は、実施例6に係る半導体装置の一例の上アームユニット及び下アームユニット単独成形時の断面構成を示した図であり、図7(B)は、実施例6に係る半導体装置の一例の上アームユニットと下アームユニットの接合時の断面構成を示した図である。 FIG. 7 is a diagram showing an example of a semiconductor device according to Example 6 of the present invention. FIG. 7A is a diagram illustrating a cross-sectional configuration when an upper arm unit and a lower arm unit of an example of the semiconductor device according to the sixth embodiment are molded separately, and FIG. 7B is a semiconductor according to the sixth embodiment. It is the figure which showed the cross-sectional structure at the time of joining of the upper arm unit and lower arm unit of an example of an apparatus.
図7(A)において、実施例6に係る半導体装置の上アームユニット174と下アームユニット184が示されているが、上アームユニット174の外部接続端子93と下アームユニット184の外部接続端子103とは、連続したリードフレームとして一体的に構成されている。
7A shows the
しかしながら、上アームユニット174と下アームユニット184は、各々単独でモールド成形されており、各々封止樹脂130、140により別々に封止されている。よって、モールド成形時は、十分かつ均一に、絶縁材50、60に加圧を行うことができる。
However, the
図7(B)において、リードフレームを折り曲げ、信号端子93が信号端子103上に重なるようにするとともに、上アームユニット174を反転させ、下アームユニット184上に積層させている。なお、例えば、上アームユニット174と下アームユニット184の対向面同士を接合することにより、上アームユニット174と下アームユニット184とを対向させた状態で固定することができる。
In FIG. 7B, the lead frame is bent so that the
図7(B)において、信号端子93と信号端子103の重なり部分は、リードフレームで一体的になった状態で構成されているので、実施例5において説明した溶接等による接合を行う必要が無い。かかる構成により、信号端子93、103同士の接合点を無くすことができ、半導体装置全体の接合点数を低減させることができる。
In FIG. 7B, the overlapping portion of the
このように、実施例6に係る半導体装置によれば、上アームユニット174の信号端子93及び下アームユニット184の信号端子103を一体化したリードフレームとして構成することにより、端子同士の接続点数を減少させることができる。
Thus, according to the semiconductor device according to the sixth embodiment, the
なお、その他の構成要素については、実施例1と同様であるので、同一の参照符号を付し、その説明を省略する。 Since other components are the same as those in the first embodiment, the same reference numerals are given and the description thereof is omitted.
図8は、本発明の実施例7に係る半導体装置の上アームユニット175の一例を示した図である。実施例7に係る半導体装置においては、実施例1に係る半導体装置を用いて、三相のパワーモジュールとして構成する例を説明する。図8(A)は、実施例7に係る半導体装置の上アームユニット175の平面図であり、図8(B)は、実施例7に係る半導体装置の上アームユニット175の側面図であり、図8(C)は、実施例7に係る半導体装置の上アームユニット175の斜視図である。
FIG. 8 is a diagram illustrating an example of the
図8(A)〜(C)において、上アームユニット175は、放熱板72と、冷却フィン73と、封止樹脂138と、信号端子94と、外部接続端子95と、正極端子96とを備える。上アームユニット175の上面に、放熱板72の表面及び冷却フィン73が露出し、その他の構成要素は封止樹脂138で封止されている点は、実施例1乃至6に係る半導体装置の構成と同様である。
8A to 8C, the
実施例7に係る半導体装置は、封止樹脂137の外部に、信号端子94が間を空けて3つ配置されている点と、外部接続端子95が3つ並ぶようにして配置されている点が異なっている。これは、実施例7に係る半導体装置が三相用パワーモジュールとして構成され、半導体素子10、11、20、21のセットが三相分に対応して3つずつ搭載されたことによるものである。一方、正極端子96は、電源を供給する電源端子であり、三相共通で良いので、一相の場合と同様に1つだけ設けられている。
In the semiconductor device according to the seventh embodiment, three
上アームユニット175において、信号端子94、外部接続端子95及び正極端子96は、総ての端子が上面視において重ならないように配置されている点は、今までの実施例と同様である。
In the
また、図8(B)において、外部接続端子95は、正極端子96よりもやや下方に配置されており、信号端子94及び正極端子96と同一平面上には形成されていない。しかしながら、図8(A)、(C)に示すように、信号端子94、外部接続端子95及び正極端子96は、上面視において互いに重ならない配置であるので、外部の接続端子との接続は容易に行える配置構成であり、何ら問題は無い。
In FIG. 8B, the
また、上アームユニット175は、封止樹脂137を用いて単独でモールド成形されているので、モールド成形を行う際には、十分かつ均一な加圧を行うことができる。
Further, since the
図9は、実施例7に係る半導体装置の下アームユニット185の一例を示した図である。図9(A)は、実施例7に係る半導体装置の下アームユニット185の平面図であり、図9(B)は、実施例7に係る半導体装置の下アームユニット185の側面図であり、図9(C)は、実施例7に係る半導体装置の下アームユニット185の斜視図である。
FIG. 9 is a diagram illustrating an example of the
図9(A)〜(C)において、実施例7に係る半導体装置の下アームユニット185は、半導体素子22、23と、金属板41と、放熱板82と、冷却フィン83と、信号端子104と、外部接続端子105と、負極端子106と、ボンディングワイヤ112と、封止樹脂148とを備える。3つ配置された半導体素子22、23のうち、半導体素子22がMOSトランジスタ、IGBT等のトランジスタ素子であり、半導体素子23がダイオード素子である。3対の半導体素子22、23は、各々独立した金属板41上に設けられ、総ての金属板41が1枚の放熱板82上に設けられている。また、放熱板82の外側は、封止樹脂147で封止されている。信号端子104は、それぞれの半導体素子22に対応して3群ずつ設けられ、ボンディングワイヤ112で半導体素子22のゲートに接続されている。また、総ての半導体素子22、23を覆うように負極端子106が半導体素子22、23の上面電極と接続されて設けられ、3つの各金属板41には、各々外部接続端子105が接続されている。そして、信号端子104、外部接続端子105及び負極端子106は、封止樹脂147よりも外側に露出している。
9A to 9C, the
下アームユニット185は、単独で封止樹脂148を用いてモールド成形されて構成されているので、モールド成形の際には、十分かつ均一な加圧を行うことができる。
Since the
下アームユニット185の3つの外部接続端子105は、上アームユニット175の外部接続端子95と重なり合うように、各々対応して配置されている。一方、信号端子104は、上アームユニット175の信号端子94と重ならないように配置され、負極端子106も同様に、上アームユニット175の正極端子96と重ならないように配置されている。
The three
図10は、実施例7に係る半導体装置の完成状態の一例を示した図である。図10(A)は、実施例7に係る半導体装置の完成状態の平面図であり、図10(B)は、実施例7に係る半導体装置の完成状態の側面図であり、図10(C)は、実施例7に係る半導体装置の完成状態の斜視図である。 FIG. 10 is a diagram illustrating an example of a completed state of the semiconductor device according to the seventh embodiment. FIG. 10A is a plan view of a completed semiconductor device according to the seventh embodiment, and FIG. 10B is a side view of the completed semiconductor device according to the seventh embodiment. ) Is a perspective view of a completed semiconductor device according to the seventh embodiment.
図10(A)、(C)に示すように、上アームユニット175の外部接続端子95と下アームユニット185の外部接続端子105同士は、3つが各々対応してそれぞれ重なり合っている。しかしながら、3つの外部接続端子95、105同士は、上面視において重なり合っていない。同様に、6つの信号端子94、104同士も、上面視において重なり合っていない。更に、正極端子96と負極端子106も重なり合っておらず、信号端子94、104と、外部接続端子95、105と、正極端子96と、負極端子106との重なりは、上面視において存在しない。よって、外部の接続端子との接続は極めて容易な構成となっている。
As shown in FIGS. 10A and 10C, three of the
また、図10(B)に示すように、外部接続端子95、105と正極端子96とは、同一平面上には無く、高さが異なっているが、その点は接続上の問題とはならない。
Further, as shown in FIG. 10B, the
なお、上アームユニット175と下アームユニット185とは、実施例1と同様に、接着剤を用いて接合することができる。
Note that the
このように、実施例7に係る半導体装置によれば、加圧が十分行われてモールド成形された上アームユニット175と下アームユニット185を接合し、外部の端子との接続が容易な三相パワーモジュールとして構成することができる。なお、三相パワーモジュールは、用途に応じて種々の目的を果たすパワーモジュールとして構成されてよいが、例えば、インバータとして構成されてもよい。
As described above, according to the semiconductor device of Example 7, the
また、実施例7においては、実施例1に係る半導体装置を用いて三相パワーモジュールを構成する例を挙げて説明したが、上アームユニット175及び下アームユニット185の構成及びその固定方法を変更することにより、実施例2〜7に係る半導体装置を用いて三相パワーモジュールを構成することができる。これにより、各々の実施例に応じた追加的な作用効果を奏することができる。
Further, in the seventh embodiment, the example in which the three-phase power module is configured using the semiconductor device according to the first embodiment has been described, but the configuration of the
以上、本発明の好ましい実施例について詳説したが、本発明は、上述した実施例に制限されることはなく、本発明の範囲を逸脱することなく、上述した実施例に種々の変形及び置換を加えることができる。 The preferred embodiments of the present invention have been described in detail above. However, the present invention is not limited to the above-described embodiments, and various modifications and substitutions can be made to the above-described embodiments without departing from the scope of the present invention. Can be added.
特に、実施例同士は、矛盾の無い範囲で組み合わせることができ、例えば、実施例2と実施例6を組み合わせ、接合面の凹凸形状を形成しつつ、信号端子同士はリードフレームで一体化して形成する等の構成も可能である。 In particular, the embodiments can be combined within a consistent range. For example, the second embodiment and the sixth embodiment are combined to form a concave / convex shape on the joint surface, and the signal terminals are integrated by a lead frame. It is also possible to configure such as.
本発明は、種々の半導体装置に利用することができ、例えば、インバータ等の半導体装置を用いたパワーモジュールに利用することができる。 The present invention can be used for various semiconductor devices, for example, a power module using a semiconductor device such as an inverter.
10、11、20、21、22、23 半導体素子
30、40、41、150 金属板
50、60 絶縁材
70、72、80、82 放熱板
71、73、81、83 冷却フィン
90、94、100、104 信号端子
91、93、95、101、103、105 外部接続端子
92、96 正極端子
102、106 負極端子
110、111、112 ボンディングワイヤ
120 はんだ
130、131、134、137、138、140、141、144、147、148 封止樹脂
132、142 凹凸形状
133、146 位置決めピン
136、143 位置決め穴
160、161 溶接部
170〜175 上アームユニット
180〜185 下アームユニット
10, 11, 20, 21, 22, 23
Claims (13)
第2の基板の一方の面に第2の半導体素子が接合され、他方の面に第2の絶縁材を介して第2の放熱板が接合され、前記第2の半導体素子と電気的に接続された種類の異なる複数の端子が側方に延び、封止樹脂によりモールド成形され、前記第2の放熱板の反対側に該封止樹脂のみが露出した第2の樹脂露出面を有する第2のユニットとを有し、
前記第1のユニットの前記第1の樹脂露出面と前記第2のユニットの前記第2の樹脂露出面が接合され、
前記第1の半導体素子と電気的に接続された種類の異なる複数の端子と前記第2の半導体素子と電気的に接続された種類の異なる複数の端子とは、前記第1のユニットと前記第2のユニットとの積層方向において互いに異なる高さ位置から側方に延び、
前記第1の半導体素子と電気的に接続された種類の異なる複数の端子及び前記第2の半導体素子と電気的に接続された種類の異なる複数の端子のうち、前記第1のユニットと前記第2のユニットとの接続が必要な端子同士は、前記封止樹脂の外部で、同一平面上で重なるように配置され、前記第1のユニットと前記第2のユニットとの接続が不要な端子は、前記封止樹脂の外部で上面視にて重ならないように配置されたことを特徴とする半導体装置。 A first semiconductor element is bonded to one surface of the first substrate, and a first heat radiating plate is bonded to the other surface via a first insulating material, and is electrically connected to the first semiconductor element. A plurality of different types of terminals extend sideways, are molded with a sealing resin, and have a first resin exposed surface in which only the sealing resin is exposed on the opposite side of the first heat radiating plate. Unit of
A second semiconductor element is bonded to one surface of the second substrate, and a second heat radiating plate is bonded to the other surface via a second insulating material, and is electrically connected to the second semiconductor element. A plurality of different types of terminals extending sideways, molded by a sealing resin, and having a second resin exposed surface in which only the sealing resin is exposed on the opposite side of the second heat radiation plate And a unit of
The first resin exposed surface of the first unit and the second resin exposed surface of the second unit are joined,
The plurality of different types of terminals electrically connected to the first semiconductor element and the plurality of different types of terminals electrically connected to the second semiconductor element include the first unit and the first Extending sideways from different height positions in the stacking direction with the two units,
Of the plurality of terminals of different types electrically connected to the first semiconductor element and the plurality of terminals of different types electrically connected to the second semiconductor element, the first unit and the first terminals are required to connect the second unit, the outside of the sealing resin, is disposed so as to overlap on the same plane, connectivity is not required terminal and said first unit and the second unit The semiconductor device is arranged outside the sealing resin so as not to overlap in a top view.
該フック構造により前記第1のユニットと前記第2のユニットが固定されたことを特徴とする請求項1乃至4のいずれか一項に記載の半導体装置。 Hook structures that can be engaged with each other are formed on side surfaces of the first unit and the second unit,
The semiconductor device according to claim 1, wherein the first unit and the second unit are fixed by the hook structure.
該金属板の各面に前記第1のユニットの前記第1の樹脂露出面及び前記第2のユニットの前記第2の樹脂露出面が接合されることにより、前記第1のユニットと前記第2のユニットが固定されたことを特徴とする請求項1乃至4のいずれか一項に記載の半導体装置。 A metal plate is inserted between the first resin exposed surface of the first unit and the second resin exposed surface of the second unit,
By joining the first resin exposed surface of the first unit and the second resin exposed surface of the second unit to each surface of the metal plate, the first unit and the second unit are joined. The semiconductor device according to claim 1, wherein the unit is fixed.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011258653A JP5891744B2 (en) | 2011-11-28 | 2011-11-28 | Semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011258653A JP5891744B2 (en) | 2011-11-28 | 2011-11-28 | Semiconductor device |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015251079A Division JP2016076727A (en) | 2015-12-24 | 2015-12-24 | Semiconductor device |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2013115167A JP2013115167A (en) | 2013-06-10 |
JP5891744B2 true JP5891744B2 (en) | 2016-03-23 |
Family
ID=48710455
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011258653A Expired - Fee Related JP5891744B2 (en) | 2011-11-28 | 2011-11-28 | Semiconductor device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5891744B2 (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2016076727A (en) * | 2015-12-24 | 2016-05-12 | トヨタ自動車株式会社 | Semiconductor device |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6053858B2 (en) * | 2015-04-06 | 2016-12-27 | 三菱電機株式会社 | Power semiconductor device and drive device for vehicle-mounted rotating electrical machine |
JP7240221B2 (en) * | 2019-03-28 | 2023-03-15 | 日立Astemo株式会社 | power semiconductor equipment |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003023280A (en) * | 2001-07-09 | 2003-01-24 | Daikin Ind Ltd | Power module |
JP4239580B2 (en) * | 2002-12-13 | 2009-03-18 | 株式会社デンソー | Semiconductor device |
JP2005302951A (en) * | 2004-04-09 | 2005-10-27 | Toshiba Corp | Semiconductor device package for power |
JP5067267B2 (en) * | 2008-06-05 | 2012-11-07 | 三菱電機株式会社 | Resin-sealed semiconductor device and manufacturing method thereof |
-
2011
- 2011-11-28 JP JP2011258653A patent/JP5891744B2/en not_active Expired - Fee Related
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2016076727A (en) * | 2015-12-24 | 2016-05-12 | トヨタ自動車株式会社 | Semiconductor device |
Also Published As
Publication number | Publication date |
---|---|
JP2013115167A (en) | 2013-06-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5273101B2 (en) | Semiconductor module and manufacturing method thereof | |
JP5895933B2 (en) | Power module | |
JP5527330B2 (en) | Unit for semiconductor device and semiconductor device | |
US9136193B2 (en) | Semiconductor device and method of manufacturing the same | |
US8031479B2 (en) | Power converter apparatus | |
CN103314437B (en) | Power semiconductor modular and power unit device | |
JP4973059B2 (en) | Semiconductor device and power conversion device | |
WO2020050325A1 (en) | Power semiconductor device, method of manufacturing same, and power conversion device | |
JP5659938B2 (en) | Semiconductor unit and semiconductor device using the same | |
JP5263334B2 (en) | Busbar module | |
JP5017332B2 (en) | Inverter | |
JP6783327B2 (en) | Semiconductor devices and power converters | |
JP2019102561A (en) | Power semiconductor device and manufacturing method thereof | |
JP6319137B2 (en) | Semiconductor device and manufacturing method thereof | |
WO2005119896A1 (en) | Inverter device | |
TW201533857A (en) | Semiconductor device | |
JP2011155088A (en) | Semiconductor device module | |
JP2016076727A (en) | Semiconductor device | |
JP5891744B2 (en) | Semiconductor device | |
JP6119825B2 (en) | Power module | |
JP5409889B2 (en) | Inverter | |
JP6248803B2 (en) | Power semiconductor module | |
JP5123162B2 (en) | Power semiconductor device and manufacturing method thereof | |
US8018730B2 (en) | Power converter apparatus | |
JP5188602B2 (en) | Inverter |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20140117 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20150319 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150421 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150529 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20151006 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20151224 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20160105 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20160126 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20160208 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 5891744 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |