JP7035868B2 - Semiconductor device - Google Patents
Semiconductor device Download PDFInfo
- Publication number
- JP7035868B2 JP7035868B2 JP2018133556A JP2018133556A JP7035868B2 JP 7035868 B2 JP7035868 B2 JP 7035868B2 JP 2018133556 A JP2018133556 A JP 2018133556A JP 2018133556 A JP2018133556 A JP 2018133556A JP 7035868 B2 JP7035868 B2 JP 7035868B2
- Authority
- JP
- Japan
- Prior art keywords
- insulating substrate
- electrode
- bonding wire
- semiconductor element
- main surface
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
- H01L2224/0601—Structure
- H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
- H01L2224/331—Disposition
- H01L2224/3318—Disposition being disposed on at least two different sides of the body, e.g. dual array
- H01L2224/33181—On opposite sides of the body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
- H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Wire Bonding (AREA)
Description
本明細書が開示する技術は、半導体装置に関する。 The techniques disclosed herein relate to semiconductor devices.
特許文献1に、半導体素子が配線基板に取り付けられている半導体装置が開示されている。半導体素子は、その主面に第1電極と第2電極を備えている。ここで、半導体素子の主面とは、扁平な半導体素子の幅広面を意味する。第1電極は、ゲート電極や、センスエミッタ電極などの小電流用の電極である。第2電極は、コレクタ電極あるいはエミッタ電極などの主電極である。第1電極にはボンディングワイヤが接続されている。第2電極には銅ブロックを介して配線基板が接続されている。配線基板はボンディングワイヤにも対向している。銅ブロックは、半導体素子と配線基板の間にボンディングワイヤが他の導体と短絡しないための空間を確保するために備えられている。
近年、半導体装置が搭載される電子機器において小型化、特に薄型化が進んでいる。そのため、半導体装置についても、薄型化が要求される。特許文献1の半導体装置では、半導体素子と配線基板の間の空間を狭めることができれば薄型化が図れる。しかしながら、半導体基板と配線基板の間の空間を狭めると、ボンディングワイヤが他の導体と短絡し易くなってしまう。本明細書は、ボンディングワイヤが他の導体と短絡することを防止しつつ、薄型化した半導体装置を提供する。
In recent years, electronic devices equipped with semiconductor devices have been made smaller, especially thinner. Therefore, the semiconductor device is also required to be thin. In the semiconductor device of
本明細書が開示する半導体装置は、半導体素子と、ボンディングワイヤと、絶縁基板を備えている。半導体素子の主面には、第1電極と第2電極が設けられている。第1電極は典型的には、ゲート電極など、小電流の制御電極である。第2電極は、コレクタ電極など、大電流が流れる主電極である。ボンディングワイヤは、第1電極に接続されている。絶縁基板は主面及びボンディングワイヤと対向している。半導体素子の主面と対向する絶縁基板の面に所定の厚みの導体パターンが形成されているとともに導体パターンが第2電極と接続されている。絶縁基板のボンディングワイヤと対向する領域は絶縁基板が露出しており、その領域に、ボンディングワイヤの位置を規制するワイヤガイド部が設けられている。 The semiconductor device disclosed in the present specification includes a semiconductor element, a bonding wire, and an insulating substrate. A first electrode and a second electrode are provided on the main surface of the semiconductor element. The first electrode is typically a small current control electrode, such as a gate electrode. The second electrode is a main electrode through which a large current flows, such as a collector electrode. The bonding wire is connected to the first electrode. The insulating substrate faces the main surface and the bonding wire. A conductor pattern having a predetermined thickness is formed on the surface of the insulating substrate facing the main surface of the semiconductor element, and the conductor pattern is connected to the second electrode. The insulating substrate is exposed in the region of the insulating substrate facing the bonding wire, and a wire guide portion for restricting the position of the bonding wire is provided in that region.
本明細書が開示する半導体装置では、半導体素子と絶縁基板の間の距離が、最も小さい場合で導体パターンの厚み程度しかない。従って半導体装置を薄型化できる。一方、そのような狭い空間では、ボンディングワイヤが絶縁基板と接触する可能性がある。絶縁基板に接触したボンディングワイヤは、絶縁基板に押されて位置が変わり、他の導体と接触するおそれがある。しかし、本明細書が開示する半導体装置では、ワイヤガイド部がボンディングワイヤの位置を規制するので、絶縁基板と半導体素子の間の距離を短くしても、ボンディングワイヤが他の導体と短絡してしまうことが防げる。即ち、本明細書が開示する半導体装置は、ボンディングワイヤが他の導体と短絡することを防止しつつ、薄型化を図れる。他の導体の一例は、隣り合う別のボンディングワイヤであり、ワイヤガイド部の一例は、隣り合うボンディングワイヤを隔てる壁、あるいは、夫々のボンディングワイヤが係止される溝である。 In the semiconductor device disclosed in the present specification, the distance between the semiconductor element and the insulating substrate is only about the thickness of the conductor pattern in the smallest case. Therefore, the semiconductor device can be made thinner. On the other hand, in such a narrow space, the bonding wire may come into contact with the insulating substrate. The bonding wire that comes into contact with the insulating substrate may be pushed by the insulating substrate to change its position and come into contact with other conductors. However, in the semiconductor device disclosed in the present specification, since the wire guide portion regulates the position of the bonding wire, even if the distance between the insulating substrate and the semiconductor element is shortened, the bonding wire is short-circuited with other conductors. It can be prevented from being stored. That is, the semiconductor device disclosed in the present specification can be made thinner while preventing the bonding wire from being short-circuited with other conductors. An example of another conductor is another bonding wire adjacent to each other, and an example of a wire guide portion is a wall separating adjacent bonding wires or a groove in which each bonding wire is locked.
本明細書が開示する技術の詳細とさらなる改良は以下の「発明を実施するための形態」にて説明する。 Details of the techniques disclosed herein and further improvements will be described in the "Modes for Carrying Out the Invention" below.
図面を参照して、実施例の半導体装置10について説明する。以下に説明するように、本実施例の半導体装置10は、両面冷却構造を有する半導体装置である。本実施例の半導体装置10は、例えば電気自動車、ハイブリッド車、燃料電池車といった電動自動車において、コンバータやインバータといった電力変換回路に用いることができる。但し、半導体装置10の用途は特に限定されない。半導体装置10は、様々な装置や回路に広く採用することができる。
The
図1、図2、図3を用いて、半導体装置10を構成する部品について説明する。半導体装置10は、前側半導体素子20aと後側半導体素子20bと、上側絶縁基板12と、下側絶縁基板32と、樹脂パッケージ11と、銅スペーサ17と、を備えている。前側半導体素子20aと後側半導体素子20bは、上側絶縁基板12と下側絶縁基板32により上下方向から挟み込まれており、その全体が樹脂パッケージ11の内部に封止されている。前側半導体素子20a及び後側半導体素子20bは、電力回路用のいわゆるパワー半導体素子である。前側半導体素子20aは、制御パッド(以下、第1電極21aとする。)と、コレクタ電極(以下、第2電極23aとする。)と、エミッタ電極(以下、第3電極24aとする。)と、を有している。第1電極21a及び第2電極23aは前側半導体素子20aの一方の主面(第1主面)に位置しており、第3電極24aは前側半導体素子20aの他方の主面(第2主面)に位置している。また、後側半導体素子20bも、前側半導体素子20a同様に、第1電極21bと第2電極23b及び第3電極24bを有している。第1電極21b及び第2電極23bは後側半導体素子20bの一方の主面(第1主面)に位置しており、第3電極24bは後側半導体素子20bの他方の主面(第2主面)に位置する。なお、図1は、図中の座標系の+Z方向から半導体装置10を平面視した図であるが、理解を助けるため、半導体素子20a、20b等を封止しているパッケージ11は仮想線で示してある。また、図1では、半導体素子20a、20bよりも手前に位置する絶縁基板12も仮想線で示し、絶縁基板12の一方の面に設けられている上側主面導体パターン25a、25b(詳しくは後述)をグレーで示している。絶縁基板12の他方の面に設けられている上側裏面導体パターン35a、35b(詳しくは後述)は図示を省略してある。
A component constituting the
上側絶縁基板12及び下側絶縁基板32は、いわゆるDBC(Direct Bonding Copper)基板である。上側絶縁基板12は、前側半導体素子20aと後側半導体素子20bの主面及びボンディングワイヤ26a、26b(後述)に対向する面(以下、下面とする。)に上側主面導体パターン25a、25bが形成されている。上側主面導体パターン25a、25bは、上側絶縁基板12の下面にて離間しており、互いに絶縁されている。図3に示すように、上側絶縁基板12は、上側主面導体パターン25a、25bの反対側の面にも上側裏面パターン35a、35bが形成されている。上側主面導体パターン35a、35bは、上側絶縁基板12の上面にて離間しており、互いに絶縁されている。上側主面導体パターン25a、25bと、上側裏面パターン35a、35bは上側絶縁基板12によって互いに絶縁されている。
The upper
また、下側絶縁基板32は、前側半導体素子20aと後側半導体素子20bの第2主面に対向する面に下側主面導体パターン45a、45bが形成されている。図3に示すように、下側絶縁基板32は、さらに下側主面導体パターン45a、45bの反対側の面にも下側裏面導体パターン55a、55bが形成されている。下側主面導体パターン45a、45bは互いに絶縁されており、下側裏面導体パターン55a、55bも互いに絶縁されている。下側主面導体パターン45a、45bと、下側裏面導体パターン55a、55bは、下側絶縁基板12によって互いに絶縁されている。
Further, in the lower insulating
半導体装置10は、さらに外部接続端子として複数の電力用端子14、15、16と、複数の制御端子18、19を備えている。複数の電力用端子14、15、16と、複数の制御端子18、19は、いずれも、半導体素子20a、20bを別のデバイスと電気的に接続する外部接続端子である。それらの外部接続端子は、樹脂パッケージ11の内部から外部にわたって延びている。
The
半導体装置10を構成する部品の接続構造について説明する。半導体装置10は、4本のボンディングワイヤ26aを用いて、前側半導体素子20aの4個の第1電極21aと、4本の制御端子18とを接続している。また、前側半導体素子20aの第2電極23aに接続されている上側主面導体パターン25aが、電力用端子14に接続している。さらに、下側絶縁基板32の下側主面導体パターン45aが、前側半導体素子20aの第3電極23aに接続されている。下側主面導体パターン45aは、半導体装置10の中央部まで延長されている。この下側主面導体パターン45aが銅スペーサ17に接続し、さらに銅スペーサ17が上側絶縁基板12の上側主面導体パターン25bと接続している。即ち、前側半導体素子20aと後側半導体素子20bは、銅スペーサ17を介して直列に接続されている。また、前側半導体素子20aと同様に、後側半導体素子20bの第2電極23bと上側主面導体パターン25bが接続されており、上側主面導体パターン25bと電力用端子16が接続されている。さらに、半導体装置10は、4本のボンディングワイヤ26bを用いて、前側半導体素子20bの4個の第1電極21bと4本の制御端子19とを接続している。後側半導体素子20bの第3電極23bに接続されている下側主面導体パターン45bが電力用端子15と接続している。
The connection structure of the components constituting the
図2を用いて、半導体装置10を構成する部品の接合構造を説明する。図2は、図1におけるII-II線に沿った断面である。先に述べたように、前側半導体素子20aが上側絶縁基板12と下側絶縁基板32によって挟み込まれている。上側絶縁基板12の上側主面導体パターン25aが前側半導体素子20aの第2電極23aと接合されている。この接合には、はんだ付けが採用されており、前側半導体素子20aと上側主面導体パターン25aとの間に、はんだ層27が形成されている。また、下側絶縁基板32の下側主面導体パターン45aが、前側半導体素子20aの第3電極24aと接合されている。この接合もはんだ付けが採用されており、前側半導体素子20aと下側主面導体パターン45aとの間に、はんだ層28が形成されている。上側絶縁基板12の上側主面導体パターン25aと電力用端子14が接合されている。この接合にもはんだ付けが採用されており、上側主面導体パターン25aと電力用端子14との間に、はんだ層29が形成されている。そして、全体を樹脂パッケージ11により封止している。なお、後側半導体素子20bについても、同様の接合方法が採用されている。
The joining structure of the parts constituting the
上側絶縁基板12の上側裏面導体パターン35aは、樹脂パッケージ11の上面11aに露出している。これにより、上側絶縁基板12の上側裏面導体パターン35aは、半導体装置10の電気回路の一部を構成するだけでなく、前側半導体素子20a等の熱を外部に放出する放熱板としても機能している。同様に、下側絶縁基板32の下側裏面導体パターン55aは、樹脂パッケージ11の下面11bに露出している。これにより、下側絶縁基板32の下側裏面導体パターン55aについても、半導体装置10の電気回路の一部を構成するだけでなく、前側半導体素子20a等の熱を外部に放出する放熱板としても機能している。また、図3に示す通り、樹脂パッケージ11の上下の両面11a、11bに上側絶縁基板12の上側裏面導体パターン35b、下側絶縁基板32の下側裏面導体パターン55bが露出している。これにより、上側絶縁基板12の上側裏面導体パターン35b、下側絶縁基板32の下側裏面導体パターン55bについても、半導体装置10の電気回路の一部を構成するだけでなく、後側半導体素子20b等の熱を外部に放出する放熱板としても機能している。このような構造をとることにより、本実施例の半導体装置10は、樹脂パッケージ11の上面11aと下面11bに、例えば冷却器を当接させることで、発熱体である前側半導体素子20a、後側半導体素子20bを樹脂パッケージ11の上下面両側から冷却することができる。即ち、半導体装置10は、両面冷却構造を有している。
The upper back
本実施例における前側半導体素子20aと後側半導体素子20bは、縦型の半導体素子である。また、互いに同種の半導体素子であり、詳しくはIGBT(Insulated Gate Bipolar Transistor)とダイオードとを内蔵するRC-IGBT(Reverse Conducting IGBT)素子である。
The
先に述べたように、本実施例における上側絶縁基板12は、DBC基板である。上側絶縁基板12は、例えば酸化アルミニウム、窒化シリコン、窒化アルミニウム等といったセラミックで構成されており、上側主面導体パターン25a、25bと、上側裏面導体パターン35a、35bのそれぞれは、銅で構成されている。但し、上側絶縁基板12はDBC基板に限定されない。上側絶縁基板12については、セラミックに限定されず、他の絶縁体で構成されてもよい。上側主面導体パターン25a、25bと上側裏面導体パターン35a、35bについては、銅に限定されず、他の導電体で構成されてもよい。そして、上側絶縁基板12における上側主面導体パターン25a、25bと上側裏面導体パターン35a、35bの接合構造についても、特に限定されない。
As described above, the upper insulating
上側絶縁基板12同様、本実施例における下側絶縁基板32も、DBC基板である。下側絶縁基板32は、例えば酸化アルミニウム、窒化シリコン、窒化アルミニウム等といったセラミックで構成されており、下側主面導体パターン45a、45bと下側裏面導体パターン55a、55bのそれぞれは、銅で構成されている。但し、下側絶縁基板32はDBC基板に限定されない。下側絶縁基板32については、セラミックに限定されず、他の絶縁体で構成されてもよい。下側主面導体パターン45a、45bと下側裏面導体パターン55a、55bについては、銅に限定されず、他の導電体で構成されてもよい。そして、下側絶縁基板32における下側主面導体パターン45a、45bと、下側裏面導体パターン55a、55bの接合構造についても、特に限定されない。
Like the upper insulating
また、実施例における樹脂パッケージ11は、エポキシ樹脂で構成されているが、特に限定されず、他の熱硬化性樹脂を用いてもよい。さらに、複数の電力用端子14、15、16及び複数の制御端子18、19は、銅で構成されているが、その他の金属材料を用いることができる。また、本実施例における銅スペーサ17は、銅-モリブデン合金によって構成されている。但し、銅スペーサ17についても、銅-モリブデン合金に限定されず、例えば純銅又はその他の銅合金といった他の導体で構成されてもよい。ボンディングワイヤ26a、26bは、実施例においては金のワイヤにて構成されているが、特に限定されず、他の金属(アルミニウム、銅など)を用いてもよい。
The
本実施例の半導体装置10は、ボンディングワイヤ26a、26bの位置を規制するワイヤガイド部12a、12bを備えている。ワイヤガイド部12a、12bは、複数のボンディングワイヤ26a、26bの夫々が他の導体と短絡することを防止する。以下、ワイヤガイド部12a、12bについて説明する。
The
図2、図3に示す通り、ワイヤガイド部12aは、上側絶縁基板12の下面に設けられている複数の凸条である。上側絶縁基板12の下面のボンディングワイヤ26aと対向する領域は導体パターンが設けられておらず絶縁基板が露出しており、ワイヤガイド部12aはその領域に設けられている。夫々の凸条は夫々のボンディングワイヤ26aに対して概ね平行に延びている。さらに、ワイヤガイド部12aの高さは、ボンディングワイヤ26aの直径と概ね同じである。隣接する凸条の間に、1本のボンディングワイヤ26aが通っている。従って、ワイヤガイド部12aは、ボンディングワイヤ26aの位置を規制することができる。
As shown in FIGS. 2 and 3, the
ここで、ボンディングワイヤ26aの湾曲形状について説明する。ボンディングワイヤ26aは、ワイヤボンディングにより前側半導体素子20aの第1電極21aと制御端子18に接合されている。ここで、ワイヤボンディングとは、半導体装置で一般的に用いられているワイヤ接合方法である。ワイヤボンディング工程においてワイヤが切断しないように、ボンディングワイヤ26aの長さは、第1電極21aと制御端子18の間の距離よりも少し長くなっている。それゆえ、ボンディングワイヤ16aは、第1電極21aと制御端子18の間でループを描く。隣接したボンディングワイヤと接触しないように、それぞれのボンディングワイヤ26aは、ワイヤボンディング工程において上側絶縁基板12に近づく方向に湾曲させられる。
Here, the curved shape of the
半導体装置10の小型化薄型化を図ろうとすると、ボンディングワイヤ26aが上側絶縁基板12に近づくとともに、隣接するボンディングワイヤ26aの間隔が狭くなる。そうすると、ボンディングワイヤ26aが上側絶縁基板12に設けられた導体パターンや隣のボンディングワイヤと接触する短絡するおそれが生じる。そこで、実施例の半導体装置10では、上側絶縁基板12の露出領域にワイヤガイド部12aを設けてボンディングワイヤ26aの位置を規制することでその短絡を防いでいる。
In order to reduce the size and thickness of the
図2に示す通り、前側半導体素子20aと上側絶縁基板12の間の距離は、上側主面導体パターン25aの厚みに等しい。上側主面導体パターン25aの厚みはそれほど大きくなく、例えば、0.3mmである。それゆえ、組立工程においてボンディングワイヤ26aが接合された前側半導体素子20aに上側絶縁基板12を取り付ける際、上側絶縁基板12がボンディングワイヤ26aに接触することがある。上側絶縁基板12に押されたボンディングワイヤ26aは、隣接するボンディングワイヤ26aに近づく方向に動こうとするが、凸条(ワイヤガイド部12a)がボンディングワイヤ26aの位置を規制するので、ボンディングワイヤ26aの位置は初期位置から大きくずれることがない。即ち、ワイヤガイド部12aによって、ボンディングワイヤ26aが隣のボンディングワイヤと短絡することが防止される。
As shown in FIG. 2, the distance between the
また、ボンディングワイヤ26aの周辺には樹脂(樹脂パッケージ11)が充填される。製造工程の途中で充填される樹脂の圧力によりボンディングワイヤ26aが変形し、他の導体と短絡したまま樹脂パッケージ11が形成されてしまうと、短絡を解消することができなくなる。そのような半導体装置は不良品として廃棄扱いとなる。ワイヤガイド部12aによってボンディングワイヤ26aの位置を規制することで、ボンディングワイヤ26aの変形を防ぎ、短絡することを防止する。その結果、半導体装置10の製造の歩留りが向上する。
Further, the periphery of the
このように、本明細書が開示する半導体装置10では、ワイヤガイド部12aがボンディングワイヤ26aの位置を規制する。従って上側絶縁基板12と前側半導体素子20aの間の距離を短くしても、ボンディングワイヤ26aが他の導体と短絡してしまうことが防げる。即ち、本明細書が開示する半導体装置10は、ボンディングワイヤ26aが他の導体と短絡することを防止しつつ、薄型化を図ることができる。なお、ワイヤガイド部12bも、後側半導体素子20bの第1電極21bに接続されているボンディングワイヤ26bの位置を同様に規制する。
As described above, in the
図4、図5を用いて、ワイヤガイド部の変形例を説明する。ワイヤガイド部は、先に述べたような凸条ではなく、図4、図5に示すような溝とすることもできる。以下、ワイヤガイド部の変形例であるワイヤガイド部12c、12dについて説明する。図4に示す通り、ワイヤガイド部12cは、複数の溝であり、夫々の溝は対応する夫々のボンディングワイヤ26aに沿って延びている。溝の深さは、ボンディングワイヤ26aの直径と概ね同じである。夫々の溝に、1本のボンディングワイヤ26aが通っている。別言すれば、ワイヤガイド部12cは、ボンディングワイヤ26aを係止している。溝形状のワイヤガイド部12cも、先に述べたワイヤガイド部12aと同様に、ボンディングワイヤ26aの位置を規制することができる。従って上側絶縁基板12と前側半導体素子20aの間の距離を短くしても、ボンディングワイヤ26aが他の導体と短絡してしまうことが防げる。ワイヤガイド部12dも、後側半導体素子20bの第1電極21bに接続されているボンディングワイヤ26bの位置を同様に規制する。
A modified example of the wire guide portion will be described with reference to FIGS. 4 and 5. The wire guide portion may be a groove as shown in FIGS. 4 and 5 instead of the convex stripe as described above. Hereinafter, the
実施例で説明した技術に関する留意点を述べる。図3及び図5は、ボンディングワイヤ26aの位置を規制するワイヤガイド部の断面形状を示しているが、ワイヤガイド部の断面形状は、図3及び図5に開示する形状に限定されない。ワイヤガイド部は、例えば半円形状の断面を有する凸条あるいは溝であってもよい。また、ワイヤガイド部12aの凸条又は溝における角部は、面取りされていてもよい。
The points to be noted regarding the technique described in the examples will be described. 3 and 5 show the cross-sectional shape of the wire guide portion that regulates the position of the
また、本実施例における半導体装置10においては、ワイヤガイド部は上側絶縁基板により構成される。しかし、上述したようなボンディングワイヤ26aの位置を規制するワイヤガイド部の形状を別部品で成形し、上側絶縁基板に取り付けることにより、ワイヤガイド部とすることもできる。
Further, in the
本実施例における半導体装置10において、前側半導体素子20a、後側半導体素子20bと2つの半導体素子が設けられている。また、ボンディングワイヤ26a、26bは夫々4本設けてあり、制御端子18及び19も夫々4本の設定があるが、これらの数や具体的な構成は特に限定されない。また、本実施例における半導体装置10は、上述した通り、両面冷却構造を有しているが、本明細書に開示する技術は、両面冷却構造を有する半導体装置に限定されない。さらに、本明細書に開示する技術は、実施例における半導体素子、即ち、RC-IGBT素子に限定されない。
In the
以上、本発明の具体例を詳細に説明したが、これらは例示に過ぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。本明細書または図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時請求項記載の組合せに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成し得るものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。 Although specific examples of the present invention have been described in detail above, these are merely examples and do not limit the scope of claims. The techniques described in the claims include various modifications and modifications of the specific examples exemplified above. The technical elements described herein or in the drawings exhibit their technical usefulness alone or in various combinations, and are not limited to the combinations described in the claims at the time of filing. In addition, the techniques exemplified in the present specification or the drawings can achieve a plurality of purposes at the same time, and achieving one of the purposes itself has technical usefulness.
10:半導体装置
11:樹脂パッケージ
11a:樹脂パッケージ上面
11b:樹脂パッケージ下面
12:上側絶縁基板
12a、12b、12c、12d:ワイヤガイド部
14、15、16:電力用端子
17:銅スペーサ
18、19:制御端子
20a、20b:半導体素子
21a、21b:制御パッド(第1電極)
23a、23b:コレクタ電極(第2電極)
24a、24b:エミッタ電極(第3電極)
25a、25b:上側主面導体パターン
26a、26b:ボンディングワイヤ
27、28、29:はんだ層
32:下側絶縁基板
35a、35b:上側裏面導体パターン
45a、45b:下側主面導体パターン
55a、55b:下側裏面導体パターン
10: Semiconductor device 11:
23a, 23b: Collector electrode (second electrode)
24a, 24b: Emitter electrode (third electrode)
25a, 25b: Upper main
Claims (2)
前記第1電極に接続されているボンディングワイヤと、
前記主面及び前記ボンディングワイヤと対向しており、前記主面と対向する面に所定の厚みの導体パターンが形成されているとともに前記導体パターンが前記第2電極と接続されている絶縁基板と、
を備えており、
前記絶縁基板の前記ボンディングワイヤと対向する領域は絶縁基板が露出しており、
前記領域に、前記ボンディングワイヤの位置を規制するワイヤガイド部が設けられている、半導体装置。 A semiconductor device having a first electrode and a second electrode on the main surface,
The bonding wire connected to the first electrode and
An insulating substrate facing the main surface and the bonding wire, having a conductor pattern having a predetermined thickness formed on the surface facing the main surface, and having the conductor pattern connected to the second electrode.
Equipped with
The insulating substrate is exposed in the region of the insulating substrate facing the bonding wire.
A semiconductor device provided with a wire guide portion that regulates the position of the bonding wire in the region.
前記ワイヤガイド部は、隣り合う前記ボンディングワイヤを隔てる壁、あるいは、夫々のボンディングワイヤが係止される溝である、請求項1に記載の半導体装置。 Each of the plurality of bonding wires is connected to each of the plurality of first electrodes.
The semiconductor device according to claim 1, wherein the wire guide portion is a wall separating adjacent bonding wires or a groove in which each bonding wire is locked.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018133556A JP7035868B2 (en) | 2018-07-13 | 2018-07-13 | Semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018133556A JP7035868B2 (en) | 2018-07-13 | 2018-07-13 | Semiconductor device |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2020013833A JP2020013833A (en) | 2020-01-23 |
JP7035868B2 true JP7035868B2 (en) | 2022-03-15 |
Family
ID=69170042
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2018133556A Active JP7035868B2 (en) | 2018-07-13 | 2018-07-13 | Semiconductor device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP7035868B2 (en) |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008277595A (en) | 2007-05-01 | 2008-11-13 | Matsushita Electric Ind Co Ltd | Semiconductor device, and manufacturing method thereof |
JP2009152310A (en) | 2007-12-19 | 2009-07-09 | Shinko Electric Ind Co Ltd | Assembly structure of semiconductor device |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007081127A (en) * | 2005-09-14 | 2007-03-29 | Sharp Corp | Semiconductor device and method of manufacturing same |
JP6610101B2 (en) * | 2015-09-08 | 2019-11-27 | 株式会社村田製作所 | Semiconductor module |
-
2018
- 2018-07-13 JP JP2018133556A patent/JP7035868B2/en active Active
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008277595A (en) | 2007-05-01 | 2008-11-13 | Matsushita Electric Ind Co Ltd | Semiconductor device, and manufacturing method thereof |
JP2009152310A (en) | 2007-12-19 | 2009-07-09 | Shinko Electric Ind Co Ltd | Assembly structure of semiconductor device |
Also Published As
Publication number | Publication date |
---|---|
JP2020013833A (en) | 2020-01-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9379083B2 (en) | Semiconductor device and method for manufacturing semiconductor device | |
EP3107120B1 (en) | Power semiconductor module | |
JP4613077B2 (en) | Semiconductor device, electrode member, and method for manufacturing electrode member | |
JP6451747B2 (en) | Semiconductor device | |
US9159715B2 (en) | Miniaturized semiconductor device | |
JP2022179649A (en) | Semiconductor device and manufacturing method thereof | |
EP3522213B1 (en) | Semiconductor device | |
JP7040032B2 (en) | Semiconductor device | |
JP7428018B2 (en) | semiconductor module | |
US20230352453A1 (en) | Semiconductor module | |
US9129960B2 (en) | Semiconductor device and manufacturing method thereof | |
US11195775B2 (en) | Semiconductor module, semiconductor device, and manufacturing method of semiconductor module | |
JP2018081980A (en) | Semiconductor device | |
JPWO2021002132A1 (en) | Circuit structure of semiconductor module | |
KR102586458B1 (en) | semiconductor sub-assembly and semiconductor power module | |
US11335660B2 (en) | Semiconductor module | |
JP7035868B2 (en) | Semiconductor device | |
JP5619232B2 (en) | Semiconductor device and method for manufacturing electrode member | |
JP7147186B2 (en) | semiconductor equipment | |
CN115206905A (en) | Semiconductor device and semiconductor module using the same | |
JP2021180234A (en) | Semiconductor module | |
CN110164858B (en) | Semiconductor device with a semiconductor layer having a plurality of semiconductor layers | |
JP7147187B2 (en) | semiconductor equipment | |
JP2019091795A (en) | Semiconductor device | |
WO2022137811A1 (en) | Semiconductor unit and semiconductor apparatus |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20200401 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20210318 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20220124 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20220201 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20220214 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 7035868 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |