JP2019091795A - Semiconductor device - Google Patents
Semiconductor device Download PDFInfo
- Publication number
- JP2019091795A JP2019091795A JP2017219367A JP2017219367A JP2019091795A JP 2019091795 A JP2019091795 A JP 2019091795A JP 2017219367 A JP2017219367 A JP 2017219367A JP 2017219367 A JP2017219367 A JP 2017219367A JP 2019091795 A JP2019091795 A JP 2019091795A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor element
- block
- bonding
- bonding pad
- heat
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73215—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
- H01L2224/78—Apparatus for connecting with wire connectors
- H01L2224/7825—Means for applying energy, e.g. heating means
- H01L2224/783—Means for applying energy, e.g. heating means by means of pressure
- H01L2224/78301—Capillary
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
- H01L2224/8512—Aligning
- H01L2224/85148—Aligning involving movement of a part of the bonding apparatus
- H01L2224/85169—Aligning involving movement of a part of the bonding apparatus being the upper part of the bonding apparatus, i.e. bonding head, e.g. capillary or wedge
- H01L2224/8518—Translational movements
- H01L2224/85181—Translational movements connecting first on the semiconductor or solid-state body, i.e. on-chip, regular stitch
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Abstract
Description
本明細書が開示する技術は、半導体装置に関する。 The technology disclosed herein relates to a semiconductor device.
特許文献１に、半導体素子と当該半導体素子の一方面の側に配置されている第１放熱板と第１放熱板と半導体素子の間に挟まれているブロックとを備える半導体装置が開示されている。このような半導体装置では、半導体素子の他方面の側にも第２放熱板を配置しており、動作時に半導体素子が発する熱が、半導体素子の両面の夫々の側に配置された２つの放熱板に放熱されるので、放熱性がよい。 Patent Document 1 discloses a semiconductor device including a semiconductor element, a first heat dissipation plate disposed on the side of one surface of the semiconductor element, and a block sandwiched between the first heat dissipation plate and the semiconductor element. There is. In such a semiconductor device, the second heat dissipation plate is disposed also on the other surface side of the semiconductor element, and the heat generated by the semiconductor element during operation is the two heat radiations disposed on both sides of the semiconductor element. Since the heat is dissipated to the plate, the heat dissipation is good.
半導体素子の一方面の側に配置されるブロックは、半導体素子と第１放熱板の間における熱伝達を行う役割を担うことから、放熱ブロックやヒートシンクブロックなどと称される。本来的には、当該ブロックは、半導体素子の一方面に設けられたボンディングパッドに接続されるボンディングワイヤが通る空間を、半導体素子の一方面と第１放熱板の間に確保する目的で設けられるため、スペーサブロックと称される場合もある。また、当該ブロックは、銅などの金属製であることが多いことから、金属ブロックと称される場合もある。 The block disposed on the side of the one surface of the semiconductor device plays a role of performing heat transfer between the semiconductor device and the first heat sink, and is therefore referred to as a heat radiation block, a heat sink block or the like. Essentially, the block is provided for the purpose of securing a space through which the bonding wire connected to the bonding pad provided on one surface of the semiconductor element passes between the one surface of the semiconductor element and the first heat sink. It may be called a spacer block. Moreover, since the said block is metal, such as copper, in many cases, it may be called a metal block.
ところで、半導体装置に設けられるこのようなブロックは、典型的には、半導体素子の一方面に設けられているボンディングパッドから所定間隔を隔てた位置に配置される。つまり、ボンディングパッドとブロックの間に所定広さの空間が確保される。ボンディングパッドにワイヤを接続する際にボンディングパッドに接近するボンディングツールが当該ブロックの端などに干渉しないようにするためである。 By the way, such a block provided in a semiconductor device is typically disposed at a position separated by a predetermined distance from a bonding pad provided on one surface of a semiconductor element. That is, a space of a predetermined size is secured between the bonding pad and the block. This is to prevent the bonding tool approaching the bonding pad from interfering with the end of the block or the like when connecting a wire to the bonding pad.
しかし、このようなボンディングパッドの近傍に確保される空間は、ワイヤボンディング後は他の目的で使用されるわけではない。そのため、当該空間は、デッドスペースになるばかりか、このような空間を設けるためにブロックの体積を小さくすると、放熱効率が低下してしまう。上記の空間を小さくしてブロックを拡げることができれば、半導体素子の放熱性を高めることができる。 However, the space secured in the vicinity of such bonding pads is not used for other purposes after wire bonding. Therefore, the space is not only a dead space, but if the volume of the block is reduced to provide such a space, the heat radiation efficiency is reduced. If the space can be reduced to expand the block, the heat dissipation of the semiconductor element can be enhanced.
本明細書が開示する半導体装置は、平板形状を有する半導体素子と、半導体素子の一方面の側に配置されている放熱板と、半導体素子と放熱板の間に挟まれているブロックと、半導体素子の側方に配置されている信号端子と、半導体素子の一方面に設けられているボンディングパッドと信号端子を電気的に接続しているボンディングワイヤと、を備えている。そして、ブロックが有する側面のうちボンディングパッドの方向を向いている側面が、ブロックの半導体素子に対向する面に対して鋭角で交差している。 The semiconductor device disclosed in the present specification includes a semiconductor element having a flat plate shape, a heat dissipation plate disposed on one side of the semiconductor element, a block sandwiched between the semiconductor element and the heat dissipation plate, and A signal terminal arranged laterally is provided with a bonding wire electrically connecting a bonding pad provided on one surface of the semiconductor element and the signal terminal. Further, among the side surfaces of the block, the side surface facing in the direction of the bonding pad intersects the surface of the block facing the semiconductor element at an acute angle.
上記の構造により、ボンディングパッドの方向を向いているブロックの側面は、半導体素子から離れるに従いボンディングパッドからも離れていくように傾斜した面になる。そのため、半導体素子から離れた位置ではツールとの干渉を防ぐ空間が確保される。一方、半導体素子とブロックの接合面は、ボンディングパッドに近い位置まで拡げることができるので、半導体素子からブロックへの高い伝熱性も確保できる。別言すれば、ツールが干渉しないための空間を確保しつつ、放熱効率を高めることができる。 According to the above-described structure, the side surface of the block facing the bonding pad becomes a surface inclined so as to be separated from the bonding pad as it is separated from the semiconductor element. Therefore, a space for preventing interference with the tool is secured at a position away from the semiconductor element. On the other hand, since the bonding surface between the semiconductor element and the block can be extended to a position close to the bonding pad, high heat conductivity from the semiconductor element to the block can be secured. In other words, the heat dissipation efficiency can be enhanced while securing a space for the tools not to interfere.
また、ボンディングパッドの方向を向いているブロックの側面が半導体素子から離れるに従いボンディングパッドからも離れていくように斜めに傾いた面になるため、このような側面が垂直に立ち上がる場合に比べて当該側面が有する放熱経路が増加する。この点も、放熱効率を高めることに貢献する。 In addition, since the side surface of the block facing the bonding pad is obliquely inclined so as to move away from the bonding pad as the distance from the semiconductor element increases, the side surface as compared to the case where such a side rises vertically. The heat dissipation path of the side increases. This point also contributes to the improvement of the heat dissipation efficiency.
本明細書が開示する技術の詳細、及び、さらなる改良は、発明の実施の形態で説明する。 The details of the technology disclosed herein and further improvements are described in the embodiments of the invention.
（第１実施例）図１から図５を参照して第１実施例の半導体装置を説明する。第１実施例の半導体装置は、扁平な樹脂モールドに半導体素子を封止したパワーカード１０である。図１に、パワーカード１０の断面図を示す。図１は、図２に示すＩ−Ｉ線に沿ってカットして同線矢印方向から見た断面を示した図である。図２に、パワーカード１０の一部断面図を示す。図２は、Ｋ−Ｋ線よりも下側だけを断面で示し、上側は平面図で示した図である。図２のＫ−Ｋ線より下側の断面は、図１に示すIIＡ−IIＡ線から上側の部分、即ちブロックの上面付近から上側を除去し、且つ、IIＢ−IIＢ線から上側の樹脂モールド１１を除去し、残りの部分を矢印方向から見た断面である。図２においてグレーで着色した範囲は、後述するブロック３０の上面３１を示している。 First Embodiment The semiconductor device of the first embodiment will be described with reference to FIGS. The semiconductor device of the first embodiment is a power card 10 in which a semiconductor element is sealed in a flat resin mold. FIG. 1 shows a cross-sectional view of the power card 10. FIG. 1 is a view showing a cross section cut along line I-I shown in FIG. 2 and viewed from the direction of the arrow in the same line. FIG. 2 shows a partial cross-sectional view of the power card 10. FIG. 2 is a cross-sectional view showing only the lower side than the K-K line, and the upper side is a plan view. The cross section below the line K-K in FIG. 2 removes the upper part from the upper part from the line IIA-IIA shown in FIG. 1, that is, near the upper surface of the block, and Is removed, and the remaining portion is a cross section viewed in the direction of the arrow. The range colored in gray in FIG. 2 indicates the upper surface 31 of the block 30 described later.
図３に、第１実施例の半導体装置の構成概念を示す説明図を示す。図３は、図１に表されている断面図から樹脂モールド１１の部分を除去した断面図に相当する。図３は、図２に示すI−I線でカットし、且つ、樹脂モールド１１を除去した断面にも相当する。また、図２のＫ−Ｋ線より上側と下側は同じ構造を有しており、図３は、図２に示すIII−III線でカットし、且つ、樹脂モールド１１の部分を除去して同線矢印方向から見た断面図にも相当する。図３において括弧内の符号が、図２のIII−III線でカットしたときの断面に見える部品の符号を示している。 FIG. 3 is an explanatory view showing a configuration concept of the semiconductor device of the first embodiment. FIG. 3 corresponds to a cross-sectional view in which a portion of the resin mold 11 is removed from the cross-sectional view shown in FIG. FIG. 3 corresponds to a cross section obtained by cutting along the line I-I shown in FIG. 2 and removing the resin mold 11. Further, the upper and lower sides of the line K-K in FIG. 2 have the same structure, and FIG. 3 is cut along the line III-III shown in FIG. 2 and a portion of the resin mold 11 is removed. It corresponds also to the sectional view seen from the direction of the same arrow. The reference numerals in parentheses in FIG. 3 indicate the reference numerals of parts that can be seen in the cross section when cut along the line III-III in FIG. 2.
第１実施例のパワーカード１０は、例えば、電気自動車のＰＣＵ（Ｐｏｗｅｒ Ｃｏｎｔｒｏｌ Ｕｎｉｔ）を構成する昇圧コンバータやインバータなどの電力変換装置に用いられる。 The power card 10 of the first embodiment is used, for example, in a power converter such as a boost converter or an inverter that constitutes a PCU (Power Control Unit) of an electric vehicle.
図３において、パワーカード１０のＫ−Ｋ線より上側に第１半導体素子１２が封止されており、Ｋ−Ｋ線より下側に第２半導体素子１３が封止されている。説明の便宜上、パワーカード１０のＫ−Ｋ線より上側の部分をパワーカード１０ａと称し、下側の部分をパワーカード１０ｂと称する。先に述べたように、Ｋ−Ｋ線より上側のパワーカード１０ａと下側のパワーカード１０ｂは同じ構造を有している。 In FIG. 3, the first semiconductor element 12 is sealed above the line K-K of the power card 10, and the second semiconductor element 13 is sealed below the line K-K. For convenience of explanation, a portion above the K-K line of the power card 10 is referred to as a power card 10 a, and a portion below the line is referred to as a power card 10 b. As mentioned above, the power card 10a above the K-K line and the power card 10b below have the same structure.
一方のパワーカード１０ａは、主に、第１半導体素子１２と、第１半導体素子１２の一方面１２ａの側（＋Ｚ方向）に配置されている放熱板１６と、第１半導体素子１２の他方面１２ｂの側（−Ｚ方向）に配置されている放熱板１７と、第１半導体素子１２と放熱板１６の間に挟まれているブロック３０と、第１半導体素子１２の側方（−Ｘ方向）に配置されている第１信号端子４１と、第１半導体素子１２のボンディングパッド１４と第１信号端子４１を電気的に接続しているボンディングワイヤ４０と、を備えている。ボンディングパッド１４は、第１半導体素子１２の一方面１２ａに設けられている。本実施例では、第１信号端子４１は、第１半導体素子１２のスイッチング動作（オンオフ）を制御する端子、第１半導体素子１２を流れる電流情報を出力する端子、第１半導体素子１２の温度情報を出力する端子などを含めた４本の信号端子で構成されている。 One power card 10 a mainly includes the first semiconductor element 12, the heat sink 16 disposed on the side (+ Z direction) of the one surface 12 a of the first semiconductor element 12, and the other surface of the first semiconductor element 12. The heat dissipation plate 17 disposed on the side 12 b (−Z direction), the block 30 sandwiched between the first semiconductor element 12 and the heat dissipation plate 16, and the side of the first semiconductor element 12 (−X direction) And a bonding wire 40 electrically connecting the bonding pad 14 of the first semiconductor element 12 and the first signal terminal 41. The bonding pad 14 is provided on one surface 12 a of the first semiconductor element 12. In the present embodiment, the first signal terminal 41 is a terminal for controlling the switching operation (on / off) of the first semiconductor element 12, a terminal for outputting current information flowing through the first semiconductor element 12, temperature information of the first semiconductor element 12. And four signal terminals including a terminal for outputting the signal.
また、他方のパワーカード１０ｂも、同様に、第２半導体素子１３と、第２半導体素子１３の一方面１３ａの側（＋Ｚ方向）に配置されている放熱板１８と、第２半導体素子１３の他方面１３ｂの側（−Ｚ方向）に配置されている放熱板１９と、第２半導体素子１３と放熱板１８の間に挟まれているブロック３５と、第２半導体素子１３の側方（−Ｘ方向）に配置されている第２信号端子４２と、第２半導体素子１３のボンディングパッド１５と第２信号端子４２を電気的に接続しているボンディングワイヤ４０と、を備えている。ボンディングパッド１５は、第２半導体素子１３の一方面１３ａに設けられている。本実施例では、第２信号端子４２は、第２半導体素子１３のスイッチング動作（オンオフ）を制御する端子、第２半導体素子１３を流れる電流情報を出力する端子、第２半導体素子１３の温度情報を出力する端子などを含めた４本の信号端子で構成されている。尚、ボンディングワイヤ４０は、金、銀、銅、アルミニウムなどから構成されている金属線である。 Similarly, the other power card 10 b includes the second semiconductor element 13, the heat sink 18 disposed on the side (+ Z direction) of the one surface 13 a of the second semiconductor element 13, and the second semiconductor element 13. The heat dissipating plate 19 disposed on the other surface 13 b side (−Z direction), the block 35 sandwiched between the second semiconductor element 13 and the heat dissipating plate 18, and the side of the second semiconductor element 13 (− The second signal terminal 42 disposed in the X direction) and the bonding wire 40 electrically connecting the bonding pad 15 of the second semiconductor element 13 to the second signal terminal 42 are provided. The bonding pad 15 is provided on one surface 13 a of the second semiconductor element 13. In the present embodiment, the second signal terminal 42 is a terminal for controlling the switching operation (on / off) of the second semiconductor element 13, a terminal for outputting current information flowing through the second semiconductor element 13, and temperature information of the second semiconductor element 13. And four signal terminals including a terminal for outputting the signal. The bonding wire 40 is a metal wire made of gold, silver, copper, aluminum or the like.
第１半導体素子１２及び第２半導体素子１３は、典型的には、パワーデバイス（ＩＧＢＴやパワーＭＯＳＦＥＴ）などの半導体チップであり、平板形状を有している。本実施例では、これらの半導体素子１２、１３は、樹脂封止された状態において、樹脂モールド１１の長手方向（Ｙ方向）に並べられている（図２参照）。このように２つの半導体素子１２、１３が１つの樹脂モールド１１の中に並んで樹脂封止されているのは、これらの半導体素子１２、１３が樹脂モールド１１の中で電気的に直列に接続されており、昇圧コンバータやインバータなどのスイッチング回路の上アーム（例えば第１半導体素子１２）と下アーム（例えば第２半導体素子１３）を構成するのに好都合であるためである。これらの半導体素子１２、１３は、いずれもスイッチング動作を行う際の発熱量が大きいことから、これらの半導体素子１２、１３が発した熱は、前述の放熱板１６−１９によって外部に拡散される。 The first semiconductor element 12 and the second semiconductor element 13 are typically semiconductor chips such as power devices (IGBTs or power MOSFETs), and have a flat plate shape. In the present embodiment, these semiconductor elements 12 and 13 are arranged in the longitudinal direction (Y direction) of the resin mold 11 in a resin-sealed state (see FIG. 2). The reason why two semiconductor elements 12 and 13 are lined up in one resin mold 11 and thus resin-sealed is that these semiconductor elements 12 and 13 are electrically connected in series in resin mold 11 This is because it is convenient to configure an upper arm (for example, the first semiconductor element 12) and a lower arm (for example, the second semiconductor element 13) of a switching circuit such as a boost converter or an inverter. Since the semiconductor elements 12 and 13 generate a large amount of heat when performing switching operation, the heat generated by the semiconductor elements 12 and 13 is diffused to the outside by the above-described heat radiation plate 16-19. .
放熱板１６−１９は、いずれも樹脂モールド１１から露出している。すなわち、樹脂モールド１１の一方の表面１１ａには、放熱板１６、１８が露出しており、また樹脂モールド１１の他方の表面１１ｂには、放熱板１７、１９が露出している。これらの放熱板１６−１９は、樹脂モールド１１を構成する樹脂材料よりも熱伝導率の高い材料で構成されている。樹脂モールド１１の中で発生した熱は、放熱板１６−１９を通じて外部に放出される。本実施例では、放熱板１６−１９は、例えば、板厚が厚い矩形状の平板（銅板）により構成されている。 The heat sinks 16-19 are all exposed from the resin mold 11. That is, the heat radiation plates 16 and 18 are exposed on one surface 11 a of the resin mold 11, and the heat radiation plates 17 and 19 are exposed on the other surface 11 b of the resin mold 11. These heat sinks 16-19 are made of a material having a thermal conductivity higher than that of the resin material constituting the resin mold 11. The heat generated in the resin mold 11 is released to the outside through the heat sink 16-19. In the present embodiment, the heat dissipation plate 16-19 is formed of, for example, a rectangular flat plate (copper plate) having a large thickness.
これらの放熱板１６−１９のうち、樹脂モールド１１の一方の表面１１ａ側（＋Ｚ側）に露出する放熱板１６、１８は、第１半導体素子１２や第２半導体素子１３よりも大きい矩形状の平板に形成されている。また、樹脂モールド１１の他方の表面１１ｂ側（−Ｚ側）に露出する放熱板１７、１９には、短冊形状に形成された端子４５、４６が夫々接続されている。これらの端子４５、４６は、樹脂モールド１１の短手方向（Ｘ方向）の一方の側面から外部に突出している。また、前述の第１信号端子４１や第２信号端子４２も、樹脂モールド１１の短手方向の他方の側面から外部に突出している。 Of these heat sinks 16-19, the heat sinks 16 and 18 exposed to the one surface 11a side (+ Z side) of the resin mold 11 are rectangular shaped larger than the first semiconductor element 12 and the second semiconductor element 13. It is formed in a flat plate. Moreover, the terminals 45 and 46 formed in strip shape are connected to the heat sinks 17 and 19 exposed to the other surface 11b side (-Z side) of the resin mold 11, respectively. The terminals 45 and 46 protrude from one side surface in the short direction (X direction) of the resin mold 11 to the outside. In addition, the first signal terminal 41 and the second signal terminal 42 described above also protrude to the outside from the other side surface in the short direction of the resin mold 11.
具体的には、前述したスイッチング回路の上アームを担う第１半導体素子１２の他方面１２ｂの側に配置される放熱板１７には正極端子４５が接続されており、同回路の下アームを担う第２半導体素子１３の他方面１３ｂの側に配置される放熱板１９には負極端子４６が接続されている。放熱板１７、１９は、典型的には、端子４５、４６とともに一体にプレス成形される。また、これらの半導体素子１２、１３が電気的に直列に接続されている接続部には、短冊形状に形成された中点端子４７が電気的に接続されている。この中点端子４７も、正極端子４５や負極端子４６と同様に、樹脂モールド１１の短手方向（Ｘ軸方向）の一方の側面から外部に突出している。 Specifically, the positive electrode terminal 45 is connected to the heat sink 17 disposed on the side of the other surface 12b of the first semiconductor element 12 that carries the upper arm of the switching circuit described above, and carries the lower arm of the circuit. The negative electrode terminal 46 is connected to the heat sink 19 disposed on the other surface 13 b side of the second semiconductor element 13. The heat sinks 17 and 19 are typically press-formed integrally with the terminals 45 and 46. In addition, a middle point terminal 47 formed in a strip shape is electrically connected to a connection portion in which the semiconductor elements 12 and 13 are electrically connected in series. Similarly to the positive electrode terminal 45 and the negative electrode terminal 46, the middle point terminal 47 also protrudes to the outside from one side surface of the resin mold 11 in the lateral direction (X-axis direction).
放熱板１６、１８は、ブロック３０、３５に対して、はんだ層を介して電気的及び物理的に接続されている。すなわち、放熱板１６は、はんだ層２１を介してブロック３０の上面３１に接続されている。放熱板１８は、はんだ層２５を介してブロック３５の上面３６に接続されている。また、放熱板１７、１９は、第１半導体素子１２や第２半導体素子１３に対し、はんだ層を介して電気的及び物理的に接続されている。すなわち、放熱板１７は、正極端子４５を除いた平坦部に、第１半導体素子１２の他方面１２ｂがはんだ層２３を介して接続されている。放熱板１９は、負極端子４６を除いた平坦部に、第２半導体素子１３の他方面１３ｂがはんだ層２７を介して接続されている。 The heat sinks 16 and 18 are electrically and physically connected to the blocks 30 and 35 via a solder layer. That is, the heat sink 16 is connected to the upper surface 31 of the block 30 via the solder layer 21. The heat sink 18 is connected to the top surface 36 of the block 35 via the solder layer 25. The heat sinks 17 and 19 are electrically and physically connected to the first semiconductor element 12 and the second semiconductor element 13 via the solder layer. That is, the other surface 12 b of the first semiconductor element 12 is connected to the flat portion excluding the positive electrode terminal 45 via the solder layer 23 of the heat sink 17. The heat sink 19 is connected to the flat portion excluding the negative electrode terminal 46 via the solder layer 27 on the other surface 13 b of the second semiconductor element 13.
ブロック３０、３５は、第１半導体素子１２や第２半導体素子１３と放熱板１６、１８の間に挟まれている厚板状の導電可能な熱伝導部材である。ブロック３０、３５は、典型的には、銅やアルミニウムなどの熱伝導特性の高い金属材料により構成されている。本実施例では、ブロック３０、３５は直方体形状ではなく、扁平した（高さが低い）斜四角柱形状を有する。 The blocks 30 and 35 are thick plate conductive heat conductive members sandwiched between the first semiconductor element 12 or the second semiconductor element 13 and the heat sinks 16 and 18. The blocks 30 and 35 are typically made of a metal material having high thermal conductivity, such as copper or aluminum. In the present embodiment, the blocks 30, 35 are not rectangular but have a flat (low in height) oblique quadrilateral shape.
図３に示すように、ブロック３０は、放熱板１７に取り付けられた状態において、正極端子４５の長手方向（Ｘ軸方向）を向く側面３３、３４のうちのボンディングパッド１４の方向を向いている側面３３がブロック３０の第１半導体素子１２に対向する下面３２に対して鋭角な角度θａで傾斜している。別言すれば、ブロック３０のボンディングパッド１４の方向を向いている側面３３が、ブロック３０の第１半導体素子１２に対向する下面３２に対して鋭角な角度θａで交差している。 As shown in FIG. 3, in the state where the block 30 is attached to the heat sink 17, the block 30 faces the bonding pad 14 of the side surfaces 33 and 34 facing the longitudinal direction (X-axis direction) of the positive electrode terminal 45. The side surface 33 is inclined at an acute angle θa with respect to the lower surface 32 opposed to the first semiconductor element 12 of the block 30. In other words, the side surface 33 facing the bonding pad 14 of the block 30 intersects the lower surface 32 of the block 30 facing the first semiconductor element 12 at an acute angle θa.
同様に、ブロック３５も、放熱板１９に取り付けられた状態において、負極端子４６の長手方向（Ｘ軸方向）を向いている側面３８、３９のうちのボンディングパッド１５の方向を向いている側面３８がブロック３５の第２半導体素子１３に対向する下面３７に対して鋭角な角度θａで傾斜している。別言すれば、ブロック３５のボンディングパッド１５の方向を向いている側面３８が、ブロック３５の第２半導体素子１３に対向する下面３７に対して鋭角な角度θａで交差している。 Similarly, in the state where the block 35 is attached to the heat dissipation plate 19, the side surface 38 facing the bonding pad 15 of the side surfaces 38 and 39 facing the longitudinal direction (X-axis direction) of the negative electrode terminal 46. Are inclined at an acute angle θa with respect to the lower surface 37 opposite to the second semiconductor element 13 of the block 35. In other words, the side surface 38 facing the bonding pad 15 of the block 35 intersects the lower surface 37 facing the second semiconductor element 13 of the block 35 at an acute angle θa.
これらの角度θａは、後述するように、ボンディングワイヤ４０をボンディングパッド１４（１５）に接合する際に、ボンディングツール９０の先端部９１がブロック３０（３５）に干渉（接触）することのない範囲であって、ブロック３０（３５）から熱伝達をするのに必要な上面３１（３６）の面積（図２に示す幅ｗ×奥行きｄ）を確保（熱抵抗を軽減）することが可能な範囲に設定されている。 As described later, when the bonding wire 40 is bonded to the bonding pad 14 (15), the angle θa is a range in which the tip end portion 91 of the bonding tool 90 does not interfere (contact) with the block 30 (35). A range capable of securing the area (width w × depth d shown in FIG. 2) required for heat transfer from the block 30 (35) (reducing the thermal resistance) It is set to.
また、仮に、側面３３（３８）が鋭角な角度θａではなく、９０度（直角）に立ち上がる場合には、側面３３（３８）の高さ方向（Ｚ軸方向）の長さが短くなる。この場合、側面３３（３８）の高さ方向の長さは、図３における高さｈとなる。そのため、９０度で立ち上がる場合の当該側面３３（３８）の面積（ｗ×ｈ）に比べて、実施例の側面３３、３８の面積（ｗ×ｒ）が大きくなる。増加分は（（ｒ−ｈ）×ｗ）となる。 Further, if the side surface 33 (38) rises at an acute angle of 90 ° (right angle) instead of the acute angle θa, the length in the height direction (Z-axis direction) of the side surface 33 (38) becomes short. In this case, the length in the height direction of the side surface 33 (38) is the height h in FIG. Therefore, the area (w × r) of the side surfaces 33 and 38 in the embodiment is larger than the area (w × h) of the side surface 33 (38) in the case of rising at 90 degrees. The increase is ((r−h) × w).
例えば、本実施例では、角度θａは４５度以上６０度以下に設定されている。 For example, in the present embodiment, the angle θa is set to 45 degrees or more and 60 degrees or less.
また、ブロック３０の側面３３に対向する他方の側面３４や、ブロック３５の側面３８に対向する他方の側面３９は、ブロック３０の下面３２を正極端子４５やブロック３５の下面３７を負極端子４６の方向に向けて延長した線（図３に示す一点鎖線Ｌａ）に対して鋭角な角度θｂで傾斜している。換言すると、ブロック３０、３５の側面３４、３９は、下面３２、３７に対して鈍角な角度（１８０−θｂ）で傾斜している。 The other side 34 opposite to the side 33 of the block 30 and the other side 39 opposite to the side 38 of the block 35 correspond to the lower surface 32 of the block 30 as the positive terminal 45 or the lower surface 37 of the block 35 as the negative terminal 46. It is inclined at an acute angle θb with respect to a line (a dashed dotted line La shown in FIG. 3) extended in the direction. In other words, the side surfaces 34, 39 of the blocks 30, 35 are inclined at an obtuse angle (180-θb) with respect to the lower surfaces 32, 37.
これらの角度θｂは、ブロック３０（３５）の上面３１（３６）がブロック３０（３５）から熱を伝達するのに必要な面積を確保することが可能な範囲であって、これらの上面３１（３６）に接続されている放熱板１６（１８）の側面３４（３９）の側の端面から放熱板１７（１９）の方向に垂下した線（図３に示す一点鎖線Ｌｂ）と側面３４（３９）とが干渉（接触）しない範囲に設定されている。 These angles θb are within a range where the upper surface 31 (36) of the block 30 (35) can secure an area necessary for transferring heat from the block 30 (35). 36) a line (one-dot chain line Lb shown in FIG. 3) and a side surface 34 (39 shown in FIG. 3) hanging from the end face on the side surface 34 (39) side of the heat sink 16 (18) ) Is set in the range where it does not interfere (contact).
また、仮に、側面３４（３９）が角度θｂではなく、９０度（直角）に立ち上がる場合には、側面３４（３９）の高さ方向（Ｚ軸方向）の長さが小さくなる。側面が９０度（直角）に立ち上がる場合の側面の長さはｈとなる。側面が９０度に立ち上がる場合と比較して、角度θｂで立ち上がる場合の側面の面積の増加分はｗ×（ｑ−ｈ）となる。 Further, if the side surface 34 (39) rises at 90 degrees (right angle) instead of the angle θb, the length in the height direction (Z-axis direction) of the side surface 34 (39) decreases. The side length is h when the side rises 90 degrees (right angle). The increase in the area of the side surface when rising at the angle θb is w × (q−h) as compared to the case where the side surface rises at 90 degrees.
例えば、本実施例では、角度θｂは４５度以上６０度以下に設定されている。 For example, in the present embodiment, the angle θb is set to 45 degrees or more and 60 degrees or less.
本実施例では、ブロック３０（３５）の側面３３（３８）は、半導体素子１２（１３）から離れるに従いボンディングパッド１４（１５）からも離れていくように傾斜した面になる。それゆえ、傾斜した側面３３（３８）と放熱板１６（１８）の間には空間Ｓが形成される。図３に示す破線内のグレーに着色した部分が空間Ｓを表している。そのため、例えば、図４や図５に示すように、ボンディングパッド１４（１５）にボンディングワイヤ４０を接続する工程（以下「ボンディング工程」と称する）においては、当該空間Ｓが次に説明するような効果をもたらす。図４及び図５に、ボンディング工程の例を表した説明図を示す。なお、ここでは、２つのパワーカード１０ａ、１０ｂのうち、一方のパワーカード１０ａ（第１半導体素子１２、放熱板１６、１７、ブロック３０などからなるもの）を代表して説明する。他方のパワーカード１０ｂ（第２半導体素子１３、放熱板１８、１９、ブロック３５などからなるもの）についても同様にボンディング工程でボンディングパッド１５にボンディングワイヤ４０が接続される。 In the present embodiment, the side surface 33 (38) of the block 30 (35) is a surface inclined so as to be further away from the bonding pad 14 (15) as it gets farther from the semiconductor element 12 (13). Therefore, a space S is formed between the inclined side surface 33 (38) and the heat sink 16 (18). The gray-colored portion in the dashed line shown in FIG. 3 represents the space S. Therefore, for example, as shown in FIG. 4 and FIG. 5, in the step of connecting the bonding wire 40 to the bonding pad 14 (15) (hereinafter referred to as “bonding step”), the space S is as described below Bring effects. FIG. 4 and FIG. 5 show explanatory views showing an example of the bonding process. Here, among the two power cards 10a and 10b, one power card 10a (one including the first semiconductor element 12, the heat sinks 16, 17 and the block 30) will be described as a representative. The bonding wire 40 is similarly connected to the bonding pad 15 in the bonding step for the other power card 10b (the second semiconductor element 13, the heat sink 18, 19 and the block 35).
図４に示すように、本実施例では、一方の放熱板１６が取り付けられる前工程において、第１半導体素子１２のボンディングパッド１４にボンディングワイヤ４０が接続される（図４（Ａ）参照）。第１半導体素子１２は、既にはんだ層２３を介して放熱板１７に接続されており、さらにはんだ層２３を介してブロック３０が取り付けられている。このような第１半導体素子１２に対して、第１半導体素子１２の一方面１２ａの側から、ボンディングツール９０がボンディングパッド１４に接近して、ボンディングワイヤ４０をボンディングパッド１４に接続する（図４（Ｂ）参照）。尚、接続は、ボールボンディング又はウェッジボンディングのいずれでもよい。 As shown in FIG. 4, in the present embodiment, the bonding wire 40 is connected to the bonding pad 14 of the first semiconductor element 12 in a pre-process in which one heat radiation plate 16 is attached (see FIG. 4A). The first semiconductor element 12 is already connected to the heat sink 17 via the solder layer 23, and the block 30 is attached via the solder layer 23. With respect to such a first semiconductor element 12, the bonding tool 90 approaches the bonding pad 14 from the side of the one surface 12a of the first semiconductor element 12 to connect the bonding wire 40 to the bonding pad 14 (FIG. 4). (B)). The connection may be either ball bonding or wedge bonding.
ボンディングツール９０は、ボンディングパッド１４にボンディングワイヤ４０を接合すると、その後、一旦、第１信号端子４１から離れる方向に移動する（図４（Ｂ）に示す符号９０’）。ボンディングパッド１４に接続されたボンディングワイヤ４０に対して所定形状のループを形成するためである。 After bonding the bonding wire 40 to the bonding pad 14, the bonding tool 90 temporarily moves away from the first signal terminal 41 (reference numeral 90 ′ shown in FIG. 4B). This is to form a loop of a predetermined shape on the bonding wire 40 connected to the bonding pad 14.
仮に、側面３３が垂直に立ち上がっている場合には、図４に示す仮想線（二点鎖線）で表されているように、領域Ｍ（側面３３が垂直に立ち上がっている場合にブロック３０が占める領域）にボンディングツール９０の先端部９１やボンディングワイヤ４０が干渉（接触）する可能性がある。しかし、本実施例では、側面３３が傾斜していることによって空間Ｓ（図３参照）を確保しているため、この空間Ｓの中をボンディングツール９０の先端部９１やボンディングワイヤ４０が通ることができる。従って、ボンディングツール９０の先端部９１やボンディングワイヤ４０のブロック３０との干渉（接触）を回避することが可能になる（図４（Ｃ）参照）。仮に側面３３が垂直に立ち上がっている場合にブロック３０が占める領域Ｍが、本実施例では、ボンディングツール９０などが通過できる空間Ｓに置き換わっている。 If the side surface 33 rises vertically, as represented by a phantom line (two-dot chain line) shown in FIG. 4, the area M (the block 30 occupies when the side surface 33 stands vertically) (The region) may cause interference (contact) of the tip portion 91 of the bonding tool 90 and the bonding wire 40. However, in the present embodiment, since the space S (see FIG. 3) is secured by the inclination of the side surface 33, the tip portion 91 of the bonding tool 90 and the bonding wire 40 pass through the space S. Can. Therefore, interference (contact) with the tip portion 91 of the bonding tool 90 and the block 30 of the bonding wire 40 can be avoided (see FIG. 4C). If the side surface 33 rises vertically, the area M occupied by the block 30 is replaced with the space S through which the bonding tool 90 and the like can pass in this embodiment.
また、ボンディングパッド１４に接続されたボンディングワイヤ４０がブロック３０の側面３３に接近した場合においても、当該ボンディングワイヤ４０の一部を、側面３３が斜めに傾くことにより形成されている当該空間Ｓに収容することが可能になる。 Further, even when the bonding wire 40 connected to the bonding pad 14 approaches the side surface 33 of the block 30, a part of the bonding wire 40 is formed in the space S formed by the side surface 33 being inclined. It will be possible to accommodate.
第１信号端子４１から離れる方向に移動したボンディングツール９０は、次に図５（Ｄ）に示すように、第１信号端子４１のボンディング領域にボンディングワイヤ４０を接続すると、ボンディングワイヤ４０を切り離した後、第１信号端子４１から離れる方向に上昇する（図５（Ｅ）参照）。ボンディングツール９０によるボンディング工程が終了すると、ブロック３０の上面３１にはんだ層２３を介して放熱板１６が接続される（図５（Ｆ）参照）。こうして、樹脂モールド１１が形成される前のパワーカード１０ａが完成する。 The bonding tool 90 moved in the direction away from the first signal terminal 41 separates the bonding wire 40 when the bonding wire 40 is connected to the bonding area of the first signal terminal 41, as shown in FIG. 5D. After that, it rises in a direction away from the first signal terminal 41 (see FIG. 5E). When the bonding process by the bonding tool 90 is completed, the heat sink 16 is connected to the upper surface 31 of the block 30 via the solder layer 23 (see FIG. 5F). Thus, the power card 10a before the resin mold 11 is formed is completed.
実施例で説明した技術の特徴をまとめると以下の通りである。パワーカード１０ａにおいては、平板形状を有する第１半導体素子１２と、第１半導体素子１２の一方面１２ａの側に配置されている放熱板１６と、第１半導体素子１２と放熱板１６の間に挟まれている厚板状のブロック３０と、第１半導体素子１２の側方に配置されている第１信号端子４１と、第１半導体素子１２の一方面１２ａに設けられているボンディングパッド１４と第１信号端子４１を電気的に接続しているボンディングワイヤ４０と、を備えている。そして、ブロック３０が有する側面３３、３４のうちボンディングパッド１４の方向を向いている側面３３は、ブロック３０の第１半導体素子１２に対向する下面３２に対して鋭角θａで傾斜している。 The features of the techniques described in the embodiments are summarized as follows. In the power card 10 a, the first semiconductor element 12 having a flat plate shape, the heat dissipation plate 16 disposed on the side of the one surface 12 a of the first semiconductor element 12, and the space between the first semiconductor element 12 and the heat dissipation plate 16. A block 30 having a thick plate shape, a first signal terminal 41 disposed on the side of the first semiconductor element 12, and a bonding pad 14 provided on one surface 12a of the first semiconductor element 12. And a bonding wire 40 electrically connecting the first signal terminal 41. The side surface 33 of the side surfaces 33 and 34 of the block 30 facing the bonding pad 14 is inclined at an acute angle θa with respect to the lower surface 32 of the block 30 facing the first semiconductor element 12.
また、パワーカード１０ｂにおいては、平板形状を有する第２半導体素子１３と、第２半導体素子１３の一方面１３ａの側に配置されている放熱板１８と、第２半導体素子１３と放熱板１８の間に挟まれている厚板状のブロック３５と、第２半導体素子１３の側方に配置されている第２信号端子４２と、第２半導体素子１３の一方面１３ａに設けられているボンディングパッド１５と第２信号端子４２を電気的に接続しているボンディングワイヤ４０と、を備えている。そして、ブロック３５が有する側面３８、３９のうちボンディングパッド１５の方向を向いている側面３８は、ブロック３５の第２半導体素子１３に対向する下面３７に対して鋭角θａで傾斜している。 Further, in the power card 10 b, the second semiconductor element 13 having a flat plate shape, the heat sink 18 disposed on the side of the one surface 13 a of the second semiconductor element 13, and the second semiconductor element 13 and the heat sink 18. A thick plate-like block 35 sandwiched between them, a second signal terminal 42 disposed on the side of the second semiconductor element 13, and a bonding pad provided on one surface 13a of the second semiconductor element 13. And a bonding wire electrically connecting the second signal terminal to the second signal terminal. The side surface 38 of the side surfaces 38 and 39 of the block 35 facing the bonding pad 15 is inclined at an acute angle θa with respect to the lower surface 37 of the block 35 facing the second semiconductor element 13.
上記の構造により、ボンディングパッド１４（１５）の方向を向いているブロック３０（３５）の側面３３（３８）は、半導体素子１２（１３）から離れるに従いボンディングパッド１４（１５）からも離れていくように傾斜した面となる。そのため、このように傾斜した側面３３（３８）と放熱板１６（１８）の間には空間Ｓが確保される。この空間Ｓに、ボンディングパッド１４（１５）に接続されるボンディングワイヤ４０を収容することが可能になる。また、この空間Ｓの存在によって、ボンディングパッド１４（１５）にボンディングワイヤ４０を接続する際にボンディングパッド１４（１５）に接近するボンディングツール９０との物理的な干渉を回避することも可能になる。一方、ブロック３０（３５）と半導体素子１２（１３）との接続面は、ボンディングパッド１４（１５）に近づけることができるため、半導体素子１２（１３）からブロック３０（３５）への伝熱性が向上する。 According to the above structure, the side surface 33 (38) of the block 30 (35) facing the bonding pad 14 (15) is also separated from the bonding pad 14 (15) as it is separated from the semiconductor element 12 (13). It becomes an inclined surface. Therefore, a space S is secured between the inclined side surface 33 (38) and the heat sink 16 (18). The space S can accommodate the bonding wire 40 connected to the bonding pad 14 (15). Also, the presence of the space S makes it possible to avoid physical interference with the bonding tool 90 approaching the bonding pad 14 (15) when connecting the bonding wire 40 to the bonding pad 14 (15). . On the other hand, the connecting surface between the block 30 (35) and the semiconductor element 12 (13) can be brought close to the bonding pad 14 (15), so the heat conductivity from the semiconductor element 12 (13) to the block 30 (35) is improves.
また、ボンディングパッド１４（１５）の方向を向いているブロック３０（３５）の側面３３（３８）がいずれも半導体素子１２（１３）から離れるに従いボンディングパッド１４（１５）からも離れていくように傾斜した面になるため、このような側面３３（３８）が垂直に立ち上がる場合に比べて当該側面３３（３８）が有する放熱面積（ｗ×ｒ）が増加する。別言すれば、当該側面３３（３８）が有する放熱経路が増加する。 Also, the side surfaces 33 (38) of the blocks 30 (35) facing the bonding pads 14 (15) are all separated from the bonding pads 14 (15) as they move away from the semiconductor element 12 (13). Since the surface is inclined, the heat radiation area (w × r) of the side surface 33 (38) is increased as compared to the case where the side surface 33 (38) vertically rises. In other words, the heat dissipation path of the side surface 33 (38) is increased.
実施例のパワーカード１０では、ブロック３０（３５）の側面３３（３８）に対して反対側の側面３４（３９）も、傾斜している。側面３４（３９）は、側面３３（３８）の傾斜角θａと同じ向きで鋭角な角度θｂで傾斜している。角度θｂは、角度θａと同じであることが望ましい。ブロック３０（３５）の上面と下面が同じ面積となるからである。 In the power card 10 of the embodiment, the side surface 34 (39) opposite to the side surface 33 (38) of the block 30 (35) is also inclined. The side surface 34 (39) is inclined at an acute angle θb in the same direction as the inclination angle θa of the side surface 33 (38). The angle θb is preferably the same as the angle θa. This is because the upper surface and the lower surface of the block 30 (35) have the same area.
ただし、次善の策として、側面３４（３９）は、第１半導体素子１２（第２半導体素子１３）の一方面１２ａ（１３ａ）に対して直交していてもよい。即ち、θｂ＝９０度でもよい。図６に、第２実施例の半導体装置（パワーカード１０ｃ）の構成概念を説明する図を示す。図６は、図３に対応する。第２実施例の半導体装置（パワーカード１０ｃ）は、第１実施例のパワーカード１０と、θｂの傾きが異なるだけであるので、対応する部品には同じ符号を用いる。ただし、かっこ内の符号は省略した。また、第１実施例の側面３４に対応する第２実施例のパワーカード１０ａの側面には、符号３４ａを用いた。また、符号θｂの代わりに符号θｃを用いた。 However, as a next best solution, the side surface 34 (39) may be orthogonal to the one surface 12a (13a) of the first semiconductor element 12 (second semiconductor element 13). That is, θb may be 90 degrees. FIG. 6 is a view for explaining the structural concept of the semiconductor device (power card 10c) of the second embodiment. FIG. 6 corresponds to FIG. The semiconductor device (power card 10c) of the second embodiment differs from the power card 10 of the first embodiment only in the inclination of θb, so the same reference numerals are used for the corresponding components. However, the symbols in parentheses are omitted. Further, reference numeral 34a is used for the side surface of the power card 10a of the second embodiment corresponding to the side surface 34 of the first embodiment. Also, the code θc was used instead of the code θb.
図６に示すように、第２実施例のパワーカード１０ｃは、ブロック３０のボンディングパッド１４の方向を向いている側面３３は、ブロック３０の第１半導体素子１２に対向する下面３２に対して鋭角な角度θａで交差している。ここで、θａは、第１実施例の場合と同様に、４５度以上６０度以下に設定されている。一方、ブロック３０のボンディングパッド１４の方向を向いている側面３３とは反対側の側面３４ａは、ブロック３０の下面３２を延長した線（図６に示す一点鎖線Ｌａ）に対して９０度で交差している（θｃ＝９０）。この場合、ブロック３０の放熱板１６に接する面積は第１半導体素子１２に接する面積よりも小さくなる。小さくなる面積は、ｒ×ｃｏｓ（θａ）×ｗである。ここで、ｒは、側面３３の第１半導体素子１２に接している端から放熱板１６に接している端までの長さであり、ｗは、ブロック３０のＹ方向の長さである。 As shown in FIG. 6, in the power card 10 c of the second embodiment, the side surface 33 facing the bonding pad 14 of the block 30 makes an acute angle with the lower surface 32 facing the first semiconductor element 12 of the block 30. Intersect at various angles θa. Here, as in the first embodiment, θa is set to 45 degrees or more and 60 degrees or less. On the other hand, the side surface 34a opposite to the side surface 33 facing the direction of the bonding pad 14 of the block 30 intersects at 90 degrees with the line (long and short dashed line La shown in FIG. 6) extending the lower surface 32 of the block 30. (Θc = 90). In this case, the area in contact with the heat sink 16 of the block 30 is smaller than the area in contact with the first semiconductor element 12. The area to be reduced is r × cos (θa) × w. Here, r is the length from the end in contact with the first semiconductor element 12 of the side surface 33 to the end in contact with the heat sink 16, and w is the length in the Y direction of the block 30.
第２実施例のパワーカード１０ｃは、側面３３が第１半導体素子１２の表面に直交している場合（θａ＝９０）と比較して、ブロック３０が第１半導体素子１２と接する面積が大きくなる。なおかつ、空間Ｓが確保できるので、ボンディングワイヤ４０を接続するツールとの干渉も避けることができる。ブロック３０が有する側面のうちボンディングパッド１４の方向を向いている側面が、ブロック３０の半導体素子１２に対向する面に対して鋭角で交差していれば、ボンディングパッド１４にボンディングワイヤ４０を接続するツールとの干渉を避けつつ、高い伝熱性が確保できる。 In the power card 10 c of the second embodiment, the area in which the block 30 contacts the first semiconductor element 12 is larger than when the side surface 33 is orthogonal to the surface of the first semiconductor element 12 (θa = 90). . In addition, since the space S can be secured, interference with the tool connecting the bonding wire 40 can also be avoided. The bonding wire 40 is connected to the bonding pad 14 if the side surface of the block 30 facing the bonding pad 14 intersects the surface of the block 30 facing the semiconductor element 12 at an acute angle. High heat conductivity can be ensured while avoiding interference with the tool.
実施例技術に関する留意点を述べる。上記した実施例では、半導体素子として、ＩＧＢＴやパワーＭＯＳＦＥＴなどのパワーデバイスを例示して説明したが、動作（通電）中に発熱しその熱を他に逃がす必要があるものであれば、例えば、バイポーラトランジスタ、ダイオードやサイリスタなどを樹脂パッケージやセラミックパッケージ内に封止した半導体モジュール、又はＩＰＭ（Ｉｎｔｅｌｌｉｇｅｎｔ Ｐｏｗｅｒ Ｍｏｄｕｌｅ）などでもよい。 A point to note about the embodiment technology is described. In the above embodiments, power devices such as IGBTs and power MOSFETs have been illustrated as semiconductor elements, but if it is necessary to generate heat during operation (energization) and release the heat elsewhere, for example, It may be a semiconductor module in which a bipolar transistor, a diode, a thyristor or the like is sealed in a resin package or a ceramic package, or an IPM (Intelligent Power Module).
パワーカード１０（１０ａ、１０ｂ）、１０ｃが、半導体装置の一例に相当する。第１半導体素子１２及び第２半導体素子１３が夫々、半導体素子の一例に相当する。放熱板１６、１８が「半導体素子の一方面の側に配置されている放熱板」の一例に相当する。側面３３、３８が、「ボンディングパッドの方向を向いている側面」の一例に相当する。ブロック３０の下面３２やブロック３５の下面３７が「ブロックの半導体素子に対向する面」の一例である。第１信号端子４１や第２信号端子４２が信号端子の一例に相当する。 The power cards 10 (10a, 10b) and 10c correspond to an example of a semiconductor device. Each of the first semiconductor element 12 and the second semiconductor element 13 corresponds to an example of the semiconductor element. The heat sinks 16 and 18 correspond to an example of “a heat sink disposed on one side of the semiconductor element”. The side surfaces 33 and 38 correspond to an example of the “side surface facing the bonding pad”. The lower surface 32 of the block 30 and the lower surface 37 of the block 35 are examples of the “surface facing the semiconductor element of the block”. The first signal terminal 41 and the second signal terminal 42 correspond to an example of the signal terminal.
以上、本発明の具体例を詳細に説明したが、これらは例示にすぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。また、本明細書又は図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時請求項記載の組合せに限定されるものではない。また、本明細書又は図面に例示した技術は複数目的を同時に達成するものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。 As mentioned above, although the specific example of this invention was described in detail, these are only an illustration and do not limit a claim. The art set forth in the claims includes various variations and modifications of the specific examples illustrated above. The technical elements described in the present specification or the drawings exhibit technical usefulness singly or in various combinations, and are not limited to the combinations described in the claims at the time of filing. In addition, the techniques illustrated in the present specification or the drawings simultaneously achieve a plurality of purposes, and achieving one of the purposes itself has technical utility.
１０、１０ａ、１０ｂ、１０ｃ：パワーカード（半導体装置）
１１：樹脂モールド
１２：第１半導体素子
１２ａ、１３ａ：一方面
１２ｂ、１３ｂ：他方面
１３：第２半導体素子
１４、１５：ボンディングパッド
１６、１７、１８、１９：放熱板
２１、２２、２３、２５、２６、２７：はんだ層
３０、３５：ブロック
３１、３６：上面
３２、３７：下面
３３、３４、３４ａ、３８、３９：側面
４０：ボンディングワイヤ
４１：第１信号端子
４２：第２信号端子
９０：ボンディングツール
10, 10a, 10b, 10c: Power card (semiconductor device)
11: resin mold 12: first semiconductor element 12a, 13a: one surface 12b, 13b: other surface 13: second semiconductor element 14, 15: bonding pad 16, 17, 18, 19: heat dissipation plate 21, 22, 23, 25, 26, 27: solder layer 30, 35: block 31, 36: upper surface 32, 37: lower surface 33, 34, 34a, 38, 39: side surface 40: bonding wire 41: first signal terminal 42: second signal terminal 90: Bonding tool
Claims (1)
前記半導体素子の一方面の側に配置されている放熱板と、
前記半導体素子と前記放熱板の間に挟まれているブロックと、
前記半導体素子の側方に配置されている信号端子と、
前記半導体素子の前記一方面に設けられているボンディングパッドと前記信号端子を電気的に接続しているボンディングワイヤと、を備えており、
前記ブロックが有する側面のうち前記ボンディングパッドの方向を向いている側面が、前記ブロックの前記半導体素子に対向する面に対して鋭角で交差していることを特徴とする半導体装置。 A semiconductor element having a flat plate shape;
A heat sink disposed on one side of the semiconductor element;
A block sandwiched between the semiconductor element and the heat sink;
Signal terminals arranged on the side of the semiconductor element;
A bonding wire provided on the one surface of the semiconductor element and a bonding wire electrically connecting the signal terminal;
A semiconductor device characterized in that among the side surfaces of the block, the side surface facing in the direction of the bonding pad intersects the surface of the block facing the semiconductor element at an acute angle.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2017219367A JP2019091795A (en) | 2017-11-14 | 2017-11-14 | Semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2017219367A JP2019091795A (en) | 2017-11-14 | 2017-11-14 | Semiconductor device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2019091795A true JP2019091795A (en) | 2019-06-13 |
Family
ID=66836624
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2017219367A Pending JP2019091795A (en) | 2017-11-14 | 2017-11-14 | Semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2019091795A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11532534B2 (en) | 2020-02-19 | 2022-12-20 | Denso Corporation | Semiconductor module |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010010173A (en) * | 2008-06-24 | 2010-01-14 | Denso Corp | Electronic device and method of manufacturing the same |
| JP2012186273A (en) * | 2011-03-04 | 2012-09-27 | Denso Corp | Semiconductor device, metal block and manufacturing method of the same |
-
2017
- 2017-11-14 JP JP2017219367A patent/JP2019091795A/en active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010010173A (en) * | 2008-06-24 | 2010-01-14 | Denso Corp | Electronic device and method of manufacturing the same |
| JP2012186273A (en) * | 2011-03-04 | 2012-09-27 | Denso Corp | Semiconductor device, metal block and manufacturing method of the same |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11532534B2 (en) | 2020-02-19 | 2022-12-20 | Denso Corporation | Semiconductor module |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP3107120B1 (en) | Power semiconductor module | |
| CN106252320B (en) | Semiconductor device with a plurality of semiconductor chips | |
| US11515292B2 (en) | Semiconductor device | |
| US9468087B1 (en) | Power module with improved cooling and method for making | |
| JP2008060531A (en) | Power electronic package having two sheets of substrate mounting a plurality of semiconductor chips and electronic components | |
| US9433075B2 (en) | Electric power semiconductor device | |
| US9379049B2 (en) | Semiconductor apparatus | |
| CN109417066B (en) | Semiconductor device with a plurality of semiconductor chips | |
| JP2018088531A (en) | Semiconductor module | |
| JPWO2021002132A1 (en) | Circuit structure of semiconductor module | |
| US20240038612A1 (en) | Package with electrically insulated carrier and at least one step on encapsulant | |
| JP4910889B2 (en) | Semiconductor device | |
| JP2013125889A (en) | Semiconductor device | |
| CN116072663B (en) | Power module and electronic equipment with same | |
| US20230282622A1 (en) | Semiconductor device | |
| JP2019091795A (en) | Semiconductor device | |
| WO2022059251A1 (en) | Semiconductor device | |
| JP7118205B1 (en) | Semiconductor device and semiconductor module using the same | |
| US20210050286A1 (en) | Lead frame wiring structure and semiconductor module | |
| JP2021180234A (en) | Semiconductor module | |
| JP4243043B2 (en) | Semiconductor module | |
| JP2017054855A (en) | Semiconductor device, and semiconductor package | |
| JP7035868B2 (en) | Semiconductor device | |
| CN116247049B (en) | Power module and electronic equipment with same | |
| JP7118204B1 (en) | semiconductor equipment |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20200401 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20201027 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20210916 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20210921 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20220315 |