JP2013125889A - Semiconductor device - Google Patents

Semiconductor device Download PDF

Info

Publication number
JP2013125889A
JP2013125889A JP2011274350A JP2011274350A JP2013125889A JP 2013125889 A JP2013125889 A JP 2013125889A JP 2011274350 A JP2011274350 A JP 2011274350A JP 2011274350 A JP2011274350 A JP 2011274350A JP 2013125889 A JP2013125889 A JP 2013125889A
Authority
JP
Japan
Prior art keywords
igbt
diode
power device
electrode
sic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2011274350A
Other languages
Japanese (ja)
Inventor
Katsuhiro Shimanoe
克博 島ノ江
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyota Motor Corp
Original Assignee
Toyota Motor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyota Motor Corp filed Critical Toyota Motor Corp
Priority to JP2011274350A priority Critical patent/JP2013125889A/en
Publication of JP2013125889A publication Critical patent/JP2013125889A/en
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a semiconductor device having a structure capable of appropriately cooling an SiC power device and an Si power device.SOLUTION: A semiconductor device 2 comprises: a first IGBT 10 composed of Si; a second IGBT 20 composed of Si; a first diode 30 composed of SiC; and a second diode 40 composed of SiC. The first ICBT 10 and the second IGBT 20 are arranged next to each other to lie in the same plane. The first diode 30 and the second diode 40 are arranged between the first IGBT 10 and the second IGBT 20, which are arranged next to each other.

Description

本明細書で開示する技術は、半導体装置に関する。   The technology disclosed in this specification relates to a semiconductor device.

特許文献１には、一対のＩＧＢＴと、一対のダイオードとが、それぞれ、金属バーを挟んで上下方向に積層されている半導体装置が開示されている。積層方向上側のＩＧＢＴの上面側及び上側のダイオードの上面側には、放熱フィンが配置されている。同様に、積層方向下側のＩＧＢＴの下面側及びダイオードの下面側にも、放熱フィンが配置されている。半導体装置が動作する場合、一対のＩＧＢＴ及び一対のダイオードは、それぞれ、放熱フィンによって、片面側から放熱されて冷却される。   Patent Document 1 discloses a semiconductor device in which a pair of IGBTs and a pair of diodes are stacked vertically with a metal bar interposed therebetween. Radiation fins are arranged on the upper surface side of the IGBT in the stacking direction and on the upper surface side of the upper diode. Similarly, heat radiation fins are arranged on the lower surface side of the IGBT on the lower side in the stacking direction and the lower surface side of the diode. When the semiconductor device operates, the pair of IGBTs and the pair of diodes are radiated from one side and cooled by the radiating fins.

特開２００５−３０３０１８号公報Japanese Patent Laying-Open No. 2005-303018

近年、ＳｉＣを材料とするＳｉＣパワーデバイスと、Ｓｉを材料とするＳｉパワーデバイスを組み合わせて１つの半導体装置とする技術の開発が進められている。ＳｉＣパワーデバイスは、Ｓｉパワーデバイスと比較して耐熱性に優れている。このため、ＳｉＣパワーデバイスとＳｉパワーデバイスを同一の冷却能力で冷却する場合、ＳｉＣパワーデバイスに合わせて冷却すると、Ｓｉパワーデバイスでは冷却が不十分となる。逆に、Ｓｉパワーデバイスに合わせて冷却すると、ＳｉＣパワーデバイスの能力（耐熱性）を充分に利用していないことになる。特許文献１に示す積層構造を利用して、ＳｉＣパワーデバイスとＳｉパワーデバイスを組み合わせると、ＳｉＣパワーデバイスとＳｉパワーデバイスとが同一の冷却能力で冷却される。このため、上述したように、ＳｉＣパワーデバイスとＳｉパワーデバイスを適切に冷却することができないという問題が生じる。   2. Description of the Related Art In recent years, development of technology for combining a SiC power device made of SiC and a Si power device made of Si into one semiconductor device has been advanced. The SiC power device is superior in heat resistance as compared with the Si power device. For this reason, when cooling the SiC power device and the Si power device with the same cooling capacity, if the cooling is performed in accordance with the SiC power device, the Si power device is insufficiently cooled. On the other hand, when cooling is performed according to the Si power device, the capability (heat resistance) of the SiC power device is not fully utilized. When the SiC power device and the Si power device are combined using the laminated structure shown in Patent Document 1, the SiC power device and the Si power device are cooled with the same cooling capacity. For this reason, as mentioned above, the problem that a SiC power device and Si power device cannot be cooled appropriately arises.

本明細書では、ＳｉＣパワーデバイスとＳｉパワーデバイスを適切に冷却することができる構造を有する半導体装置を開示する。   In the present specification, a SiC power device and a semiconductor device having a structure capable of appropriately cooling the Si power device are disclosed.

本明細書で開示する半導体装置は、Ｓｉを材料とする第１のＳｉパワーデバイスと、Ｓｉを材料とする第２のＳｉパワーデバイスと、ＳｉＣを材料とする第１のＳｉＣパワーデバイスと、ＳｉＣを材料とする第２のＳｉＣパワーデバイスと、を備える。第１のＳｉパワーデバイス及び第２のＳｉパワーデバイスは、同一平面上に並べて配置されている。第１のＳｉＣパワーデバイス及び第２のＳｉＣパワーデバイスは、並べて配置されている第１のＳｉパワーデバイスと第２のＳｉパワーデバイスの間に配置されている。   The semiconductor device disclosed in this specification includes a first Si power device made of Si, a second Si power device made of Si, a first SiC power device made of SiC, and SiC. A second SiC power device made of The first Si power device and the second Si power device are arranged side by side on the same plane. The first SiC power device and the second SiC power device are arranged between the first Si power device and the second Si power device arranged side by side.

上記の半導体装置では、第１のＳｉパワーデバイスと第２のＳｉパワーデバイスとが同一平面上に並べて配置されている。そのため、第１のＳｉパワーデバイスと第２のＳｉパワーデバイスのそれぞれの両面側に放熱部材を配置することができ、第１のＳｉパワーデバイスと第２のＳｉパワーデバイスとを両面側から冷却することができる。両面側から冷却することにより、第１のＳｉパワーデバイスと第２のＳｉパワーデバイスとを十分に冷却することができる。ここで、「同一平面上に並べて配置」とは、必ずしも厳密に同一平面上に配置されていることを意味するものではなく、例えば、２個のＳｉパワーデバイスが厚み方向にわずかにずれて配置されている場合や、２個のＳｉパワーデバイスが同一部材上に配置されている場合等を含んでもよい。一方、第１のＳｉＣパワーデバイスと第２のＳｉＣパワーデバイスは、第１のＳｉパワーデバイスと第２のＳｉパワーデバイスの間に配置されるため、その分だけ放熱性が低下する。ただし、第１のＳｉＣパワーデバイスと第２のＳｉＣパワーデバイスは、第１のＳｉパワーデバイスと第２のＳｉパワーデバイスよりも耐熱性に優れる。このため、放熱性が低下しても、ＳｉＣパワーデバイスの能力（耐熱性）を充分に利用して、第１のＳｉＣパワーデバイスと第２のＳｉＣパワーデバイスの温度を耐熱性が問題とならない温度に抑えることができる。   In the above semiconductor device, the first Si power device and the second Si power device are arranged side by side on the same plane. Therefore, a heat dissipation member can be disposed on both sides of each of the first Si power device and the second Si power device, and the first Si power device and the second Si power device are cooled from both sides. be able to. By cooling from both sides, the first Si power device and the second Si power device can be sufficiently cooled. Here, “arranged side by side on the same plane” does not necessarily mean that they are arranged strictly on the same plane. For example, two Si power devices are arranged slightly shifted in the thickness direction. And the case where two Si power devices are arranged on the same member may be included. On the other hand, since the first SiC power device and the second SiC power device are arranged between the first Si power device and the second Si power device, the heat dissipation performance is lowered accordingly. However, the first SiC power device and the second SiC power device are more excellent in heat resistance than the first Si power device and the second Si power device. For this reason, even if heat dissipation falls, the temperature (heat resistance) of a SiC power device is fully utilized, and the temperature of the 1st SiC power device and the 2nd SiC power device does not become a problem in heat resistance. Can be suppressed.

第１のＳｉＣパワーデバイス及び第２のＳｉＣパワーデバイスは、さらに、第１のＳｉパワーデバイス及び第２のＳｉパワーデバイスが配置されている平面と直交する方向に積層されていることが好ましい。この構成によると、第１のＳｉＣパワーデバイス及び第２のＳｉＣパワーデバイスを、第１のＳｉパワーデバイス及び第２のＳｉパワーデバイスと同一平面上に並べて配置する場合と比べて、第１のＳｉＣパワーデバイス及び第２のＳｉＣパワーデバイスの配置面積をより小さくすることができる。そのため、半導体装置全体をより小型化することができる。   It is preferable that the first SiC power device and the second SiC power device are further laminated in a direction orthogonal to a plane on which the first Si power device and the second Si power device are arranged. According to this configuration, the first SiC power device and the second SiC power device are compared with the case where the first SiC power device and the second Si power device are arranged on the same plane as the first SiC power device. The arrangement area of the power device and the second SiC power device can be further reduced. Therefore, the entire semiconductor device can be further downsized.

第１のＳｉＣパワーデバイス及び第２のＳｉＣパワーデバイスは、さらに、第１のＳｉパワーデバイス及び第２のＳｉパワーデバイスが配置されている平面と直交する平面上に並べて配置されていることが好ましい。この構成によると、第１のＳｉＣパワーデバイス及び第２のＳｉＣパワーデバイスが、第１のＳｉパワーデバイス及び第２のＳｉパワーデバイスが配置されている平面と直交する平面上に並べて配置されるため、第１のＳｉＣパワーデバイス及び第２のＳｉＣパワーデバイスの配置面積をより小さくすることができる。そのため、半導体装置全体をより小型化することができる。   It is preferable that the first SiC power device and the second SiC power device are further arranged side by side on a plane orthogonal to the plane on which the first Si power device and the second Si power device are arranged. . According to this configuration, the first SiC power device and the second SiC power device are arranged side by side on a plane orthogonal to the plane on which the first Si power device and the second Si power device are arranged. The arrangement area of the first SiC power device and the second SiC power device can be further reduced. Therefore, the entire semiconductor device can be further downsized.

第１実施例の半導体装置を模式的に示す断面図。Sectional drawing which shows the semiconductor device of 1st Example typically. 第１実施例の半導体装置の回路図。The circuit diagram of the semiconductor device of the 1st example. 第２実施例の半導体装置を模式的に示す断面図。Sectional drawing which shows the semiconductor device of 2nd Example typically. 第３実施例の半導体装置を模式的に示す平面図。The top view which shows typically the semiconductor device of 3rd Example. 第４実施例の半導体装置を模式的に示す断面図。Sectional drawing which shows the semiconductor device of 4th Example typically. 第４実施例の半導体装置の回路図。The circuit diagram of the semiconductor device of the 4th example.

（第１実施例）
図１に示すように、本実施例の半導体装置２は、第１ＩＧＢＴ１０と、第２ＩＧＢＴ２０と、第１ダイオード３０と、第２ダイオード４０と、金属板５０、５２、５４、５６と、バスバー６０、６２、６４と、小信号用端子７０、７２と、モールド樹脂８０を備えている。半導体装置２では、第１ＩＧＢＴ１０と第２ＩＧＢＴ２０とが同一平面上に並べて配置されており、第１ダイオード３０及び第２ダイオード４０は、第１ＩＧＢＴ１０と第２ＩＧＢＴ２０の間に配置されている。また、第１ダイオード３０及び第２ダイオード４０は、上下方向に積層されている。第１ＩＧＢＴ１０及び第２ＩＧＢＴ２０の表裏面には、それぞれ、金属板５０、５２、５４、５６が配置されている。モールド樹脂８０は、第１ＩＧＢＴ１０、第２ＩＧＢＴ２０、第１ダイオード３０、第２ダイオード４０の外周を被覆するように配置されている。以下、各構成要素について詳しく説明する。 (First embodiment)
As shown in FIG. 1, the semiconductor device 2 of this embodiment includes a first IGBT 10, a second IGBT 20, a first diode 30, a second diode 40, metal plates 50, 52, 54, 56, a bus bar 60, 62, 64, small signal terminals 70, 72, and a molding resin 80 are provided. In the semiconductor device 2, the first IGBT 10 and the second IGBT 20 are arranged side by side on the same plane, and the first diode 30 and the second diode 40 are arranged between the first IGBT 10 and the second IGBT 20. The first diode 30 and the second diode 40 are stacked in the vertical direction. Metal plates 50, 52, 54, and 56 are disposed on the front and back surfaces of the first IGBT 10 and the second IGBT 20, respectively. The mold resin 80 is disposed so as to cover the outer periphery of the first IGBT 10, the second IGBT 20, the first diode 30, and the second diode 40. Hereinafter, each component will be described in detail.

第１ＩＧＢＴ１０は、縦型のＩＧＢＴである。第１ＩＧＢＴ１０は、Ｓｉを材料とする半導体基板１２の一方の面（図中の下面）にエミッタ電極１８及びゲート電極パッド１４を備え、半導体基板１２の他方の面（図中の上面）にコレクタ電極１６を備える。以下、本明細書では、半導体基板１２のうち、エミッタ電極１８及びゲート電極パッド１４が備えられている側の面を「表面」、コレクタ電極１６が備えられている側の面を「裏面」と呼ぶ。半導体基板１２には、図示しない半導体素子構造が形成されている。エミッタ電極１８は、半導体基板１２の表面側に形成されたエミッタ領域（図示省略）にオーミック接触している。ゲート電極パッド１４は、半導体基板１２の表面側に形成されたゲート電極（図示省略）に電気的に接続されている。コレクタ電極１６は、半導体基板１２の裏面側に形成されたコレクタ領域（図示省略）にオーミック接触している。   The first IGBT 10 is a vertical IGBT. The first IGBT 10 includes an emitter electrode 18 and a gate electrode pad 14 on one surface (lower surface in the drawing) of a semiconductor substrate 12 made of Si, and a collector electrode on the other surface (upper surface in the drawing) of the semiconductor substrate 12. 16. Hereinafter, in this specification, the surface of the semiconductor substrate 12 on which the emitter electrode 18 and the gate electrode pad 14 are provided is referred to as “front surface”, and the surface on which the collector electrode 16 is provided is referred to as “back surface”. Call. A semiconductor element structure (not shown) is formed on the semiconductor substrate 12. The emitter electrode 18 is in ohmic contact with an emitter region (not shown) formed on the surface side of the semiconductor substrate 12. The gate electrode pad 14 is electrically connected to a gate electrode (not shown) formed on the surface side of the semiconductor substrate 12. The collector electrode 16 is in ohmic contact with a collector region (not shown) formed on the back side of the semiconductor substrate 12.

第２ＩＧＢＴ２０も、第１ＩＧＢＴ１０と同様の構成を有している。即ち、第２ＩＧＢＴ２０も、Ｓｉを材料とする半導体基板２２の一方の面（図中の上面。以下「表面」と呼ぶ）にエミッタ電極２８とゲート電極パッド２４を備え、半導体基板２２の他方の面（図中の下面。以下「裏面」と呼ぶ）にコレクタ電極２６を備える。第２ＩＧＢＴ２０でも、半導体基板２２に半導体素子構造が形成されている。第１ＩＧＢＴ１０及び第２ＩＧＢＴ２０は、スイッチング素子として機能する。   The second IGBT 20 has the same configuration as the first IGBT 10. That is, the second IGBT 20 is also provided with an emitter electrode 28 and a gate electrode pad 24 on one surface (an upper surface in the drawing, hereinafter referred to as “surface”) of the semiconductor substrate 22 made of Si, and the other surface of the semiconductor substrate 22. A collector electrode 26 is provided on a lower surface (hereinafter referred to as “back surface” in the figure). Also in the second IGBT 20, a semiconductor element structure is formed on the semiconductor substrate 22. The first IGBT 10 and the second IGBT 20 function as switching elements.

図１から明らかなように、第１ＩＧＢＴ１０と第２ＩＧＢＴ２０とは、バスバー６２上に金属板５２、５６を介して配置され、両者は同一平面上に並べて配置されている。図に示すように、第１ＩＧＢＴ１０は、表面側（エミッタ電極１８が備えられている側）を下面側にして配置されているが、第２ＩＧＢＴ１０は、表面側を上面側にして配置されている。   As is clear from FIG. 1, the first IGBT 10 and the second IGBT 20 are arranged on the bus bar 62 via the metal plates 52 and 56, and both are arranged side by side on the same plane. As shown in the figure, the first IGBT 10 is arranged with the surface side (side on which the emitter electrode 18 is provided) being the lower surface side, but the second IGBT 10 is arranged with the surface side being the upper surface side.

第１ダイオード３０は、縦型のダイオード素子である。第１ダイオード３０は、ＳｉＣを材料とする半導体基板３２の一方の面（図中の上面）にカソード電極３４を備え、他方の面（図中の下面）にアノード電極３６を備える。以下、本明細書では、半導体基板３２のうち、カソード電極３４が備えられている側の面を「裏面」、アノード電極３６が備えられている側の面を「表面」と呼ぶ。半導体基板３２には、図示しない半導体素子構造が形成されている。カソード電極３４は、半導体基板３２の裏面側（図１の上面側）に形成されたカソード領域（図示省略）にオーミック接触している。アノード電極３６は、半導体基板３２の表面側（図１の下面側）に形成されたアノード領域（図示省略）にオーミック接触している。第１ダイオード３０を平面視した際の面積は、第１ＩＧＢＴ１０（第２ＩＧＢＴ２０）を平面視した際の面積より小さい。   The first diode 30 is a vertical diode element. The first diode 30 includes a cathode electrode 34 on one surface (upper surface in the drawing) of a semiconductor substrate 32 made of SiC, and an anode electrode 36 on the other surface (lower surface in the drawing). Hereinafter, in the present specification, a surface of the semiconductor substrate 32 on which the cathode electrode 34 is provided is referred to as a “back surface”, and a surface on which the anode electrode 36 is provided is referred to as a “front surface”. A semiconductor element structure (not shown) is formed on the semiconductor substrate 32. The cathode electrode 34 is in ohmic contact with a cathode region (not shown) formed on the back side (upper side in FIG. 1) of the semiconductor substrate 32. The anode electrode 36 is in ohmic contact with an anode region (not shown) formed on the front surface side (lower surface side in FIG. 1) of the semiconductor substrate 32. The area when the first diode 30 is viewed in plan is smaller than the area when the first IGBT 10 (second IGBT 20) is viewed in plan.

第２ダイオード４０も、第１ダイオード３０と同様の構成を有している。即ち、第２ダイオード４０も、ＳｉＣを材料とする半導体基板４２の一方の面（図中の下面。以下「裏面」と呼ぶ）にカソード電極４４を備え、半導体基板４２の他方の面（図中の上面。以下「表面」と呼ぶ）にアノード電極４６を備える。第２ダイオード４０でも、半導体基板４２に半導体素子構造が形成されている。   The second diode 40 has the same configuration as the first diode 30. That is, the second diode 40 is also provided with a cathode electrode 44 on one surface (the lower surface in the drawing, hereinafter referred to as “back surface”) of the semiconductor substrate 42 made of SiC, and the other surface of the semiconductor substrate 42 (in the drawing). (Hereinafter referred to as “surface”) is provided with an anode electrode 46. Even in the second diode 40, a semiconductor element structure is formed on the semiconductor substrate 42.

図１から明らかなように、第１ダイオード３０及び第２ダイオード４０は、第１ＩＧＢＴ１０と第２ＩＧＢＴ２０との間に配置されている。また、第１ダイオード３０と第２ダイオード４０とは、上下方向（即ち、第１ＩＧＢＴ１０と第２ＩＧＢＴ２０とが配置されている平面と直交する方向）に積層して配置されている。図に示すように、第１ダイオード３０及び第２ダイオード４０は、第１ダイオード３０が下側、第２ダイオード４０が上側になるように配置されている。なお、第１ダイオード３０と第２ダイオード４０との間にはモールド樹脂８０が配置され、両者が接触しないようになっている。また、第１ダイオード３０は、裏面側（カソード電極３４が備えられている側）を上面側にして配置されているが、第２ダイオード４０は、裏面側を下面側にして配置されている。   As is clear from FIG. 1, the first diode 30 and the second diode 40 are disposed between the first IGBT 10 and the second IGBT 20. The first diode 30 and the second diode 40 are stacked in the vertical direction (that is, the direction orthogonal to the plane on which the first IGBT 10 and the second IGBT 20 are disposed). As shown in the figure, the first diode 30 and the second diode 40 are arranged such that the first diode 30 is on the lower side and the second diode 40 is on the upper side. A mold resin 80 is disposed between the first diode 30 and the second diode 40 so that they do not come into contact with each other. The first diode 30 is arranged with the back surface side (the side on which the cathode electrode 34 is provided) being the upper surface side, while the second diode 40 is arranged with the back surface side being the lower surface side.

金属板５０、５２、５４、５６は、いずれも、導電性及び熱伝導性を有する金属材料により形成された板材である。金属板５０〜５６は、例えば、Ａｌによって形成することができる。他の例では、金属板５０〜５６は、Ｃｕによって形成してもよい。本実施例では、金属板５０〜５６は、第１ＩＧＢＴ１０及び第２ＩＧＢＴ２０の各電極とバスバー６０〜６４とを電気的に接続するための導電部材として機能する。さらに、金属板５０〜５６は、第１ＩＧＢＴ１０及び第２ＩＧＢＴ２０が発する熱を放熱するための放熱部材として機能する。   Each of the metal plates 50, 52, 54, and 56 is a plate material formed of a metal material having electrical conductivity and thermal conductivity. The metal plates 50 to 56 can be formed of Al, for example. In another example, the metal plates 50 to 56 may be formed of Cu. In the present embodiment, the metal plates 50 to 56 function as conductive members for electrically connecting the electrodes of the first IGBT 10 and the second IGBT 20 and the bus bars 60 to 64. Furthermore, the metal plates 50 to 56 function as a heat radiating member for radiating heat generated by the first IGBT 10 and the second IGBT 20.

金属板５０は、第１ＩＧＢＴ１０の上側に配置されており、その下面が第１ＩＧＢＴ１０のコレクタ電極１６と接続している。金属板５０とコレクタ電極１６とは、図示しない導電性の接合材（例えばハンダ等）を介して接合されることにより、電気的に接続している。また、金属板５２は、第１ＩＧＢＴ１０の下側に配置されており、その上面が接合材を介して第１ＩＧＢＴ１０のエミッタ電極１８と接続している。   The metal plate 50 is disposed on the upper side of the first IGBT 10, and the lower surface thereof is connected to the collector electrode 16 of the first IGBT 10. The metal plate 50 and the collector electrode 16 are electrically connected by being bonded via a conductive bonding material (not shown) such as solder. Moreover, the metal plate 52 is arrange | positioned under the 1st IGBT10, The upper surface is connected with the emitter electrode 18 of the 1st IGBT10 through the joining material.

金属板５４は、第２ＩＧＢＴ２０の上側に配置されており、その下面が接合材を介してエミッタ電極２８と接続している。また、金属板５６は、第２ＩＧＢＴ２０の下側に配置されており、その上面が接合材を介してコレクタ電極２６と接続している。   The metal plate 54 is disposed on the upper side of the second IGBT 20, and the lower surface thereof is connected to the emitter electrode 28 through a bonding material. Moreover, the metal plate 56 is arrange | positioned under the 2nd IGBT20, and the upper surface is connected with the collector electrode 26 via the bonding | jointing material.

バスバー６０、６２、６４は、いずれも、導電性及び熱伝導性を有する金属製の板材である。図に示すように、バスバー６０〜６４は、いずれも、上記の金属板５０〜５６より厚みが薄くなるように形成されている。バスバー６０〜６４は、上記の金属板５０〜５６と同じ材料で形成されている。他の例では、バスバー６０〜６４は、金属板５０〜５６と異なる材料で形成することもできる。   Each of the bus bars 60, 62, and 64 is a metal plate material having electrical conductivity and thermal conductivity. As shown in the figure, the bus bars 60 to 64 are all formed to be thinner than the metal plates 50 to 56 described above. The bus bars 60 to 64 are made of the same material as the metal plates 50 to 56 described above. In another example, the bus bars 60 to 64 can be formed of a material different from that of the metal plates 50 to 56.

バスバー６０は、基部６１と延伸部６６とを有している。基部６１は、金属板５０の上側に配置されており、その下面が金属板５０と接続している。このため、基部６１は、金属板５０を介して、第１ＩＧＢＴ１０のコレクタ電極１６と電気的に接続している。延伸部６６は、基部６１の一端部から、第１ダイオード３０に向かって伸びている。延伸部６６の先端は、第１ダイオード３０の上側に配置されており、その下面がカソード電極３４と接続している。これにより、バスバー６０は、第１ＩＧＢＴ１０のコレクタ電極１６及び第１ダイオード３０のカソード電極３４に電気的に接続している。なお、バスバー６０の他端部（図中左端）は、図示しない直流電源の正極と接続されている。   The bus bar 60 has a base portion 61 and an extending portion 66. The base 61 is disposed on the upper side of the metal plate 50, and its lower surface is connected to the metal plate 50. For this reason, the base 61 is electrically connected to the collector electrode 16 of the first IGBT 10 via the metal plate 50. The extending portion 66 extends from one end portion of the base portion 61 toward the first diode 30. The leading end of the extending portion 66 is disposed on the upper side of the first diode 30, and the lower surface thereof is connected to the cathode electrode 34. Thereby, the bus bar 60 is electrically connected to the collector electrode 16 of the first IGBT 10 and the cathode electrode 34 of the first diode 30. The other end (left end in the figure) of the bus bar 60 is connected to a positive electrode of a DC power source (not shown).

バスバー６２は、基部６３と延伸部６８とを有している。基部６３は、金属板５２と、第１ダイオード３０と、金属板５６のそれぞれの下側に配置されている。基部６３の上面は、金属板５２、アノード電極３６、及び、金属板５６とそれぞれ接続している。即ち、基部６３は、金属板５２を介して、第１ＩＧＢＴ１０のエミッタ電極１８と電気的に接続している。さらに、基部６３は、金属板５６を介して、第２ＩＧＢＴ２０のコレクタ電極２６とも電気的に接続している。また、延伸部６８は、基部６３の中央部付近（第１ＩＧＢＴ１０と第２ＩＧＢＴ２０との間）から、第２ダイオード４０に向かって伸びている。延伸部６８の先端は、第２ダイオード４０の下側に配置されており、その上面がカソード電極４４と接続している。従って、バスバー６２は、第１ＩＧＢＴ１０のエミッタ電極１８と、第１ダイオード３０のアノード電極３６と、第２ダイオード４０のカソード電極４４と、第２ＩＧＢＴ２０のコレクタ電極２６と電気的に接続している。なお、バスバー６２の端部（図中左端）は、図示しない負荷（モータ等）と接続されている。   The bus bar 62 has a base portion 63 and an extending portion 68. The base 63 is disposed below each of the metal plate 52, the first diode 30, and the metal plate 56. The upper surface of the base 63 is connected to the metal plate 52, the anode electrode 36, and the metal plate 56, respectively. That is, the base 63 is electrically connected to the emitter electrode 18 of the first IGBT 10 via the metal plate 52. Further, the base 63 is also electrically connected to the collector electrode 26 of the second IGBT 20 via the metal plate 56. Further, the extending portion 68 extends toward the second diode 40 from the vicinity of the center portion of the base portion 63 (between the first IGBT 10 and the second IGBT 20). The leading end of the extending portion 68 is disposed below the second diode 40, and the upper surface thereof is connected to the cathode electrode 44. Accordingly, the bus bar 62 is electrically connected to the emitter electrode 18 of the first IGBT 10, the anode electrode 36 of the first diode 30, the cathode electrode 44 of the second diode 40, and the collector electrode 26 of the second IGBT 20. Note that the end (the left end in the figure) of the bus bar 62 is connected to a load (such as a motor) not shown.

バスバー６４は、金属板５４と、第２ダイオード４０のそれぞれの上側に配置されている。バスバー６４の下面は、アノード電極４６及び金属板５４とそれぞれ接続している。即ち、バスバー６４は、金属板５４を介して、第２ＩＧＢＴ２０のエミッタ電極２８と電気的に接続している。従って、バスバー６４は、第２ダイオード４０のアノード電極４６と、第２ＩＧＢＴ２０のエミッタ電極２８と電気的に接続している。なお、バスバー６４の端部（図中右端）は、図示しない直流電源の負極と接続されている。   The bus bar 64 is disposed on each of the metal plate 54 and the second diode 40. The lower surface of the bus bar 64 is connected to the anode electrode 46 and the metal plate 54, respectively. That is, the bus bar 64 is electrically connected to the emitter electrode 28 of the second IGBT 20 through the metal plate 54. Accordingly, the bus bar 64 is electrically connected to the anode electrode 46 of the second diode 40 and the emitter electrode 28 of the second IGBT 20. Note that the end (right end in the figure) of the bus bar 64 is connected to a negative electrode of a DC power source (not shown).

小信号用端子７０、７２は、いずれも、導電性を有する金属材料により形成された板材である。図に示すように、小信号用端子７０、７２は、いずれも、上記の金属板５０〜５６より厚みが薄くなるように形成されている。小信号用端子７０、７２は、上記の金属板５０〜５６及びバスバー６０〜６４と同じ材料で形成されている。他の例では、小信号用端子７０、７２は、金属板５０〜５６やバスバー６０〜６４と異なる材料で形成することもできる。また、他の例では、小信号用端子７０、７２として、金属製ワイヤ（ボンディングワイヤ）を用いることもできる。   The small signal terminals 70 and 72 are both plate materials formed of a conductive metal material. As shown in the figure, each of the small signal terminals 70 and 72 is formed to be thinner than the metal plates 50 to 56. The small signal terminals 70 and 72 are made of the same material as the metal plates 50 to 56 and the bus bars 60 to 64. In another example, the small signal terminals 70 and 72 may be formed of a material different from that of the metal plates 50 to 56 and the bus bars 60 to 64. In another example, metal wires (bonding wires) can be used as the small signal terminals 70 and 72.

小信号用端子７０は、一端が第１ＩＧＢＴ１０のゲート電極パッド１４と接続しており、他端が図示しない外部配線と接続している。同様に、小信号用端子７２も、一端が第２ＩＧＢＴ２０のゲート電極パッド２４と接続しており、他端が図示しない外部配線と接続している。小信号用端子７０（７２）は、第１ＩＧＢＴ１０（第２ＩＧＢＴ２０）のゲート電極にゲート信号（ゲート電圧）を供給するための端子である。   The small signal terminal 70 has one end connected to the gate electrode pad 14 of the first IGBT 10 and the other end connected to an external wiring (not shown). Similarly, the small signal terminal 72 has one end connected to the gate electrode pad 24 of the second IGBT 20 and the other end connected to an external wiring (not shown). The small signal terminal 70 (72) is a terminal for supplying a gate signal (gate voltage) to the gate electrode of the first IGBT 10 (second IGBT 20).

モールド樹脂８０は、第１ＩＧＢＴ１０、第２ＩＧＢＴ２０、第１ダイオード３０及び第２ダイオード４０の外周部に形成されている。モールド樹脂８０は、エポキシ、ポリイミド等の電気絶縁性材料で形成されている。   The mold resin 80 is formed on the outer periphery of the first IGBT 10, the second IGBT 20, the first diode 30, and the second diode 40. The mold resin 80 is formed of an electrically insulating material such as epoxy or polyimide.

次いで、図２を参照して、第１ＩＧＢＴ１０、第２ＩＧＢＴ２０、第１ダイオード３０、第２ダイオード４０の各要素により構成される回路を説明する。本実施例の半導体装置２では、第１ＩＧＢＴ１０と第２ＩＧＢＴ２０とが直列に接続されている。また、第１ダイオード３０は、第１ＩＧＢＴ１０に対して逆並列に接続されており、第２ダイオード４０は、第２ＩＧＢＴ２０に対して逆並列に接続されている。上記の通り、バスバー６０は、第１ＩＧＢＴ１０のコレクタ電極１６と、第１ダイオード３０のカソード電極３４とに接続されている。バスバー６０の端部は、例えば、図示しない直流電源の正極に接続されている。また、バスバー６２は、第１ＩＧＢＴ１０のエミッタ電極１８と、第１ダイオード３０のアノード電極３６と、第２ＩＧＢＴ２０のコレクタ電極２６と、第２ダイオード４０のカソード電極４４とに接続されている。バスバー６２の端部は、例えば、図示しない負荷（モータ等）に接続されている。また、バスバー６４は、第２ＩＧＢＴ２０のエミッタ電極２８と、第２ダイオード４０のアノード電極４６とに接続されている。バスバー６４の端部は、例えば、図示しない直流電源の負極に接続されている。なお、図２に示す回路構成を三相（Ｕ、Ｖ、Ｗ）分備えることにより、三相インバータを形成することができる。   Next, with reference to FIG. 2, a circuit constituted by each element of the first IGBT 10, the second IGBT 20, the first diode 30, and the second diode 40 will be described. In the semiconductor device 2 of the present embodiment, the first IGBT 10 and the second IGBT 20 are connected in series. The first diode 30 is connected in antiparallel to the first IGBT 10, and the second diode 40 is connected in antiparallel to the second IGBT 20. As described above, the bus bar 60 is connected to the collector electrode 16 of the first IGBT 10 and the cathode electrode 34 of the first diode 30. The end of the bus bar 60 is connected to, for example, a positive electrode of a DC power source (not shown). The bus bar 62 is connected to the emitter electrode 18 of the first IGBT 10, the anode electrode 36 of the first diode 30, the collector electrode 26 of the second IGBT 20, and the cathode electrode 44 of the second diode 40. The end of the bus bar 62 is connected to a load (such as a motor) (not shown), for example. The bus bar 64 is connected to the emitter electrode 28 of the second IGBT 20 and the anode electrode 46 of the second diode 40. The end of the bus bar 64 is connected to, for example, a negative electrode of a DC power source (not shown). A three-phase inverter can be formed by providing the circuit configuration shown in FIG. 2 for three phases (U, V, W).

以上、本実施例の半導体装置２の構成を説明した。本実施例の半導体装置２では、第１ＩＧＢＴ１０と第２ＩＧＢＴ２０とが同一平面上に並べて配置されている。そのため、第１ＩＧＢＴ１０及び第２ＩＧＢＴ２０は、いずれも、両面側に熱伝導性を有する金属板５０〜５６を配置することができる。上記の通り、金属板５０〜５６は、第１ＩＧＢＴ１０及び第２ＩＧＢＴ２０が発する熱を放熱するための放熱部材として機能する。そのため、第１ＩＧＢＴ１０と第２ＩＧＢＴ２０とを両面側から冷却することができ、その結果、第１ＩＧＢＴ１０と第２ＩＧＢＴ２０とを十分に冷却することができる。一方、第１ダイオード３０と第２ダイオード４０は、第１ＩＧＢＴ１０と第２ＩＧＢＴ２０との間に配置され、また、片面側のみがバスバー６０、６２に接続され、片面側から主に放熱される。これらのため、第１ダイオード３０と第２ダイオード４０の冷却量は、第１ＩＧＢＴ１０と第２ＩＧＢＴ２０の冷却量よりも低くなる。しかしながら、第１ダイオード３０と第２ダイオード４０とは、ＳｉＣを材料とするため、Ｓｉを材料とする第１ＩＧＢＴ１０及び第２ＩＧＢＴ２０よりも耐熱性に優れる。このため、第１ダイオード３０と第２ダイオード４０の温度が第１ＩＧＢＴ１０と第２ＩＧＢＴ２０の温度より上昇しても、その温度を耐熱性が問題とならない温度に抑えることができる。   The configuration of the semiconductor device 2 according to the present embodiment has been described above. In the semiconductor device 2 of the present embodiment, the first IGBT 10 and the second IGBT 20 are arranged side by side on the same plane. Therefore, both 1st IGBT10 and 2nd IGBT20 can arrange | position the metal plates 50-56 which have heat conductivity on both surfaces side. As described above, the metal plates 50 to 56 function as a heat radiating member for radiating heat generated by the first IGBT 10 and the second IGBT 20. Therefore, the first IGBT 10 and the second IGBT 20 can be cooled from both sides, and as a result, the first IGBT 10 and the second IGBT 20 can be sufficiently cooled. On the other hand, the first diode 30 and the second diode 40 are disposed between the first IGBT 10 and the second IGBT 20, and only one side is connected to the bus bars 60 and 62, and heat is mainly radiated from the one side. For these reasons, the cooling amount of the first diode 30 and the second diode 40 is lower than the cooling amount of the first IGBT 10 and the second IGBT 20. However, since the first diode 30 and the second diode 40 are made of SiC, they have better heat resistance than the first IGBT 10 and the second IGBT 20 made of Si. For this reason, even if the temperature of the 1st diode 30 and the 2nd diode 40 rises from the temperature of 1st IGBT10 and 2nd IGBT20, the temperature can be suppressed to the temperature which does not become a problem in heat resistance.

また、本実施例では、第１ダイオード３０及び第２ダイオード４０は、上下方向に積層されている。即ち、第１ダイオード３０及び第２ダイオード４０は、第１ＩＧＢＴ１０及び第２ＩＧＢＴ２０が配置されている平面と直交する方向に積層されている。そのため、第１ダイオード３０及び第２ダイオード４０を、第１ＩＧＢＴ１０及び第２ＩＧＢＴ２０と同一平面上に並べて配置する場合と比べて、第１ダイオード３０及び第２ダイオード４０の配置面積をより小さくすることができる。そのため、半導体装置２全体を小型化することができる。   In the present embodiment, the first diode 30 and the second diode 40 are stacked in the vertical direction. That is, the first diode 30 and the second diode 40 are stacked in a direction perpendicular to the plane on which the first IGBT 10 and the second IGBT 20 are arranged. Therefore, compared with the case where the 1st diode 30 and the 2nd diode 40 are arranged side by side on the same plane as the 1st IGBT10 and the 2nd IGBT20, the arrangement area of the 1st diode 30 and the 2nd diode 40 can be made smaller. . Therefore, the entire semiconductor device 2 can be reduced in size.

本実施例と特許請求の範囲の記載との対応関係を説明する。第１ＩＧＢＴ１０、第２ＩＧＢＴ２０が、「第１のＳｉパワーデバイス」、「第２のＳｉパワーデバイス」の一例である。第１ダイオード３０、第２ダイオード４０が、「第１のＳｉＣパワーデバイス」、「第２のＳｉＣパワーデバイス」の一例である。   The correspondence between the present embodiment and the description in the claims will be described. The first IGBT 10 and the second IGBT 20 are examples of “first Si power device” and “second Si power device”. The first diode 30 and the second diode 40 are examples of “first SiC power device” and “second SiC power device”.

（第２実施例）
図３を参照して、第２実施例について、第１実施例と異なる点を中心に説明する。図３に示すように、本実施例の半導体装置１０２は、第１ダイオード３０及び第２ダイオード４０の配置方向、及び、バスバー１６０〜１６４の形状が、第１実施例とは異なる。なお、図３の半導体装置１０２も、図２と同様の回路を構成しており、第１ＩＧＢＴ１０と第２ＩＧＢＴ２０とが直列に接続されている。 (Second embodiment)
With reference to FIG. 3, the second embodiment will be described with a focus on differences from the first embodiment. As shown in FIG. 3, the semiconductor device 102 of the present embodiment is different from the first embodiment in the arrangement direction of the first diode 30 and the second diode 40 and the shape of the bus bars 160 to 164. The semiconductor device 102 in FIG. 3 also forms a circuit similar to that in FIG. 2, and the first IGBT 10 and the second IGBT 20 are connected in series.

第２実施例では、図３に示すように、第１ダイオード３０と第２ダイオード４０とが、縦向きに積層されて配置されている。詳細には、第１ダイオード３０と第２ダイオード４０とは、第１ＩＧＢＴ１０及び第２ＩＧＢＴ２０が配置されている平面と直交する平面上に並べて配置されることによって、上下方向に積層されている。第１ダイオード３０は、裏面（カソード電極３４側）が第１ＩＧＢＴ１０と対向し、表面（アノード電極３６側）が第２ＴＧＢＴ２０と対向するように配置されている。一方、第２ダイオード４０は、裏面（カソード電極４４側）が第２ＩＧＢＴ２０と対向し、表面（アノード電極４６側）が第１ＩＧＢＴ１０と対向するように配置されている。なお、本実施例でも、上下方向に積層されている第１ダイオード３０と第２ダイオード４０とは接触していない。   In the second embodiment, as shown in FIG. 3, the first diode 30 and the second diode 40 are stacked in a vertical direction. Specifically, the first diode 30 and the second diode 40 are stacked in the vertical direction by being arranged side by side on a plane orthogonal to the plane on which the first IGBT 10 and the second IGBT 20 are arranged. The first diode 30 is arranged so that the back surface (cathode electrode 34 side) faces the first IGBT 10 and the front surface (anode electrode 36 side) faces the second TGBT 20. On the other hand, the second diode 40 is arranged so that the back surface (cathode electrode 44 side) faces the second IGBT 20 and the front surface (anode electrode 46 side) faces the first IGBT 10. In the present embodiment, the first diode 30 and the second diode 40 stacked in the vertical direction are not in contact with each other.

バスバー１６０は、基部１６１と延伸部１６６とを有する。基部１６１は、第１実施例のバスバー６０の基部６１（図１参照）と同様である。延伸部１６６は、基部１６１の一端から下方に屈曲している。延伸部１６６は、第１実施例と同様に、第１ダイオード３０のカソード電極３４と接続している。   The bus bar 160 has a base portion 161 and an extending portion 166. The base 161 is the same as the base 61 (see FIG. 1) of the bus bar 60 of the first embodiment. The extending portion 166 is bent downward from one end of the base portion 161. The extending portion 166 is connected to the cathode electrode 34 of the first diode 30 as in the first embodiment.

バスバー１６２は、基部１６３と延伸部１６８とを有する。基部１６３は、第１実施例のバスバー６２の基部６３（図１参照）と同様である。ただし、本実施例では、基部１６３は、金属板５２、５６のみと接続している。延伸部１６８は、基部１６３の中央部から上方に屈曲している。延伸部１６８は、第１ダイオード３０のアノード電極３６と、第２ダイオード４０のカソード電極４４と接続している。   The bus bar 162 has a base portion 163 and an extending portion 168. The base 163 is the same as the base 63 (see FIG. 1) of the bus bar 62 of the first embodiment. However, in this embodiment, the base 163 is connected only to the metal plates 52 and 56. The extending portion 168 is bent upward from the central portion of the base portion 163. The extending portion 168 is connected to the anode electrode 36 of the first diode 30 and the cathode electrode 44 of the second diode 40.

バスバー１６４は、基部１６７と延伸部１６９とを有する。基部１６７は、第１実施例のバスバー６４（図１参照）と同様である。ただし、本実施例では、基部１６７は、金属板５４のみと接続している。延伸部１６９は、基部１６７の一端から下方に屈曲し、第２ダイオード４０に向かって伸びている。延伸部１６９は、第２ダイオードのアノード電極４６と接続している。   The bus bar 164 has a base portion 167 and an extending portion 169. The base 167 is the same as the bus bar 64 (see FIG. 1) of the first embodiment. However, in this embodiment, the base 167 is connected only to the metal plate 54. The extending portion 169 is bent downward from one end of the base portion 167 and extends toward the second diode 40. The extending portion 169 is connected to the anode electrode 46 of the second diode.

以上、本実施例の半導体装置１０２の構成を説明した。本実施例の半導体装置１０２も、第１ＩＧＢＴ１０と第２ＩＧＢＴ２０とが同一平面上に並べて配置されているとともに、第１ダイオード３０と第２ダイオード４０とが上下方向に積層されて配置されている。そのため、本実施例の半導体装置１０２も、上記の第１実施例と同様の効果を発揮することができる。また、本実施例では、第１ダイオード３０と第２ダイオード４０とは、第１ＩＧＢＴ１０及び第２ＩＧＢＴ２０が配置されている平面と直交する平面上に並べて配置されることによって、上下方向に積層されている。そのため、第１ダイオード３０及び第２ダイオード４０の配置面積をより小さくすることができる。そのため、半導体装置１０２全体を小型化することができる。   The configuration of the semiconductor device 102 according to the present embodiment has been described above. In the semiconductor device 102 of the present embodiment, the first IGBT 10 and the second IGBT 20 are arranged side by side on the same plane, and the first diode 30 and the second diode 40 are stacked in the vertical direction. Therefore, the semiconductor device 102 of this embodiment can also exhibit the same effect as that of the first embodiment. In the present embodiment, the first diode 30 and the second diode 40 are stacked in the vertical direction by being arranged side by side on a plane orthogonal to the plane on which the first IGBT 10 and the second IGBT 20 are arranged. . Therefore, the arrangement area of the first diode 30 and the second diode 40 can be further reduced. Therefore, the entire semiconductor device 102 can be reduced in size.

（第３実施例）
図４を参照して、第３実施例について、第１実施例及び第２実施例と異なる点を中心に説明する。図４は、第３実施例の半導体装置２０２を模式的に示す平面図である。なお、図４では、第１ＩＧＢＴ１０、第２ＩＧＢＴ２０、第１ダイオード３０、第２ダイオード４０のみを簡略化して図示し、金属板、バスバー等の図示を省略している。図４に示すように、第３実施例でも、第１ＩＧＢＴ１０及び第２ＩＧＢＴ２０は、同一平面上に並べて配置されている。また、第１ダイオード３０及び第２ダイオード４０は、第１ＩＧＢＴ１０と第２ＩＧＢＴ２０との間に並べて配置されている。ただし、本実施例では、第１ダイオード３０及び第２ダイオード４０は、第１実施例及び第２実施例と異なり、上下方向に積層されていない。第１ダイオード３０及び第２ダイオード４０は、第１ＩＧＢＴ１０及び第２ＩＧＢＴ２０が配置されている平面上において、第１ＩＧＢＴ１０及び第２ＩＧＢＴ２０の配置方向と直交する方向に並べて配置されている。また、第１ダイオード３０及び第２ダイオード４０は、その表裏面（即ちアノード電極及びカソード電極）が、第１ＩＧＢＴ１０及び第２ＩＧＢＴ２０と対向するように配置されている。また、第１ＩＧＢＴ１０、第２ＩＧＢＴ２０、第１ダイオード３０、及び、第２ダイオード４０は、図示しない金属板、バスバーによって適宜接続されている。本実施例の半導体装置２０２も、図２と同様の回路構成を有しており、第１ＩＧＢＴ１０と第２ＩＧＢＴ２０とが直列に接続されている。 (Third embodiment)
With reference to FIG. 4, the third embodiment will be described with a focus on differences from the first and second embodiments. FIG. 4 is a plan view schematically showing the semiconductor device 202 of the third embodiment. In FIG. 4, only the first IGBT 10, the second IGBT 20, the first diode 30, and the second diode 40 are illustrated in a simplified manner, and illustration of a metal plate, a bus bar, and the like is omitted. As shown in FIG. 4, also in the third embodiment, the first IGBT 10 and the second IGBT 20 are arranged side by side on the same plane. Further, the first diode 30 and the second diode 40 are arranged side by side between the first IGBT 10 and the second IGBT 20. However, in the present embodiment, unlike the first and second embodiments, the first diode 30 and the second diode 40 are not stacked in the vertical direction. The first diode 30 and the second diode 40 are arranged side by side in a direction orthogonal to the arrangement direction of the first IGBT 10 and the second IGBT 20 on the plane on which the first IGBT 10 and the second IGBT 20 are arranged. The first diode 30 and the second diode 40 are arranged so that the front and back surfaces (that is, the anode electrode and the cathode electrode) face the first IGBT 10 and the second IGBT 20. The first IGBT 10, the second IGBT 20, the first diode 30, and the second diode 40 are appropriately connected by a metal plate and a bus bar (not shown). The semiconductor device 202 of this example also has a circuit configuration similar to that in FIG. 2, and the first IGBT 10 and the second IGBT 20 are connected in series.

本実施例の半導体装置２０２も、第１ＩＧＢＴ１０と第２ＩＧＢＴ２０とが同一平面上に並べて配置されている。そのため、第１ＩＧＢＴ１０及び第２ＩＧＢＴ２０は、いずれも、両面側に放熱部材として機能する金属板（図示省略）を配置することができる。そのため、第１ＩＧＢＴ１０と第２ＩＧＢＴ２０とを両面側から冷却することができる。両面側から冷却することにより、第１ＩＧＢＴ１０と第２ＩＧＢＴ２０とを十分に冷却することができる。一方、第１ダイオード３０と第２ダイオード４０は、第１ＩＧＢＴ１０と第２ＩＧＢＴ２０との間に配置されて放熱性が低下するが、ＳｉＣを材料とするため、第１ダイオード３０と第２ダイオード４０の温度を耐熱性が問題とならない温度に抑えることができる。   Also in the semiconductor device 202 of this embodiment, the first IGBT 10 and the second IGBT 20 are arranged side by side on the same plane. Therefore, both 1st IGBT10 and 2nd IGBT20 can arrange | position the metal plate (illustration omitted) which functions as a heat radiating member on both surface sides. Therefore, the first IGBT 10 and the second IGBT 20 can be cooled from both sides. By cooling from both sides, the first IGBT 10 and the second IGBT 20 can be sufficiently cooled. On the other hand, the first diode 30 and the second diode 40 are disposed between the first IGBT 10 and the second IGBT 20 to reduce heat dissipation. However, since SiC is used as a material, the temperatures of the first diode 30 and the second diode 40 are reduced. Can be suppressed to a temperature at which heat resistance is not a problem.

なお、本実施例の他の例では、第１ダイオード３０及び第２ダイオード４０は、表面と裏面のうち一方を上面側に、他方を下面側に向けて配置することもできる。言い換えると、第１ダイオード３０及び第２ダイオード４０は、第１ＩＧＢＴ１０及び第２ＩＧＢＴ２０と同一平面上に配置することができる。この場合も、第１ダイオード３０及び第２ダイオード４０は、第１ＩＧＢＴ１０及び第２ＩＧＢＴ２０が配置されている平面上において、第１ＩＧＢＴ１０及び第２ＩＧＢＴ２０の配置方向と直交する方向に並べて配置する。   In another example of the present embodiment, the first diode 30 and the second diode 40 may be arranged with one of the front surface and the back surface facing the upper surface side and the other facing the lower surface side. In other words, the first diode 30 and the second diode 40 can be arranged on the same plane as the first IGBT 10 and the second IGBT 20. Also in this case, the first diode 30 and the second diode 40 are arranged side by side in a direction orthogonal to the arrangement direction of the first IGBT 10 and the second IGBT 20 on the plane on which the first IGBT 10 and the second IGBT 20 are arranged.

（第４実施例）
図５を参照して、第４実施例について、上記各実施例と異なる点を中心に説明する。図５に示すように、第４実施例の半導体装置３０２でも、第１実施例と同様に、第１ＩＧＢＴ１０及び第２ＩＧＢＴ２０は、同一平面上に並べて配置されている。また、第１ダイオード３０及び第２ダイオード４０は、第１ＩＧＢＴ１０と第２ＩＧＢＴ２０との間に、上下方向に積層されて配置されている。なお、第４実施例では、第１ダイオード３０及び第２ダイオード４０は、アノード電極３６、４６同士が対向するように積層されて配置されている。 (Fourth embodiment)
With reference to FIG. 5, the fourth embodiment will be described focusing on differences from the above embodiments. As shown in FIG. 5, in the semiconductor device 302 of the fourth embodiment, as in the first embodiment, the first IGBT 10 and the second IGBT 20 are arranged side by side on the same plane. In addition, the first diode 30 and the second diode 40 are stacked in the vertical direction between the first IGBT 10 and the second IGBT 20. In the fourth embodiment, the first diode 30 and the second diode 40 are stacked and disposed so that the anode electrodes 36 and 46 face each other.

図５に示すように、第４実施例では、金属板３５２が、第１ＩＧＢＴ１０のコレクタ電極１６と、第１ダイオード３０のカソード電極３４とに接続している。同様に、金属板３５４が、第２ＩＧＢＴ２０のコレクタ電極２６と、第２ダイオード３０のカソード電極４４とに接続している。また、積層されている第１ダイオード３０と第２ダイオード４０との間には、金属板３５８が備えられている。金属板３５８は、第１ダイオード３０のアノード電極３６と、第２ダイオード４０のアノード電極４６とに接続している。また、第１ＩＧＢＴ１０のエミッタ電極１８と、第１ダイオード３０のアノード電極３６は、図示しないバスバーを介して接続している。また、第２ＩＧＢＴ２０のエミッタ電極２８と、第２ダイオード４０のアノード電極４６も、図示しないバスバーを介して接続している。なお、図５では、バスバーの図示を省略しているが、実際にはバスバーが適宜備えられている。また、図５では、小信号用端子７０、７２を簡略化して図示しているが、実際には小信号用端子７０、７２は、他端が図示しない外部配線と接続している。   As shown in FIG. 5, in the fourth embodiment, the metal plate 352 is connected to the collector electrode 16 of the first IGBT 10 and the cathode electrode 34 of the first diode 30. Similarly, the metal plate 354 is connected to the collector electrode 26 of the second IGBT 20 and the cathode electrode 44 of the second diode 30. A metal plate 358 is provided between the stacked first diode 30 and second diode 40. The metal plate 358 is connected to the anode electrode 36 of the first diode 30 and the anode electrode 46 of the second diode 40. The emitter electrode 18 of the first IGBT 10 and the anode electrode 36 of the first diode 30 are connected via a bus bar (not shown). The emitter electrode 28 of the second IGBT 20 and the anode electrode 46 of the second diode 40 are also connected via a bus bar (not shown). In addition, in FIG. 5, although illustration of a bus bar is abbreviate | omitted, the bus bar is provided suitably in fact. In FIG. 5, the small signal terminals 70 and 72 are illustrated in a simplified manner, but in reality, the other ends of the small signal terminals 70 and 72 are connected to external wiring (not shown).

次いで、図６を参照して、第１ＩＧＢＴ１０、第２ＩＧＢＴ２０、第１ダイオード３０、第２ダイオード４０の各要素の回路構成を説明する。本実施例の半導体装置３０２では、上記の各実施例とは異なり、第１ＩＧＢＴ１０と第２ＩＧＢＴ２０とが並列に接続されている。また、第１ダイオード３０は、第１ＩＧＢＴ１０に対して逆並列に接続されており、第２ダイオード４０は、第２ＩＧＢＴ２０に対して逆並列に接続されている。上記の通り、金属板３５２により、第１ＩＧＢＴ１０のコレクタ電極１６と、第１ダイオード３０のカソード電極３４とが接続されている。また、金属板３５４により、第２ＩＧＢＴ２０のコレクタ電極２６と、第２ダイオード３０のカソード電極４４とが接続されている。また、金属板３５８により、第１ダイオード３０のアノード電極３６と、第２ダイオード４０のアノード電極４６とが接続されている。また、第１ＩＧＢＴ１０のエミッタ電極１８と第１ダイオード３０のアノード電極３６、及び、第２ＩＧＢＴ２０のエミッタ電極２８と第２ダイオード４０のアノード電極４６は、それそれ、図示しないバスバーを介して接続している。本実施例の半導体装置３０２では、第１ＩＧＢＴ１０と第２ＩＧＢＴ２０が並列に接続されている。このため、仮に一方のＩＧＢＴが故障によって動作しない場合であっても、他方のＩＧＢＴが動作することで、出力を低減させて半導体装置３０２の駆動を継続することができる。   Next, the circuit configuration of each element of the first IGBT 10, the second IGBT 20, the first diode 30, and the second diode 40 will be described with reference to FIG. In the semiconductor device 302 of this embodiment, unlike the above embodiments, the first IGBT 10 and the second IGBT 20 are connected in parallel. The first diode 30 is connected in antiparallel to the first IGBT 10, and the second diode 40 is connected in antiparallel to the second IGBT 20. As described above, the collector electrode 16 of the first IGBT 10 and the cathode electrode 34 of the first diode 30 are connected by the metal plate 352. Further, the metal plate 354 connects the collector electrode 26 of the second IGBT 20 and the cathode electrode 44 of the second diode 30. In addition, the metal plate 358 connects the anode electrode 36 of the first diode 30 and the anode electrode 46 of the second diode 40. The emitter electrode 18 of the first IGBT 10 and the anode electrode 36 of the first diode 30, and the emitter electrode 28 of the second IGBT 20 and the anode electrode 46 of the second diode 40 are connected via a bus bar (not shown). . In the semiconductor device 302 of this embodiment, the first IGBT 10 and the second IGBT 20 are connected in parallel. For this reason, even if one IGBT does not operate due to a failure, the other IGBT operates, so that the output can be reduced and the driving of the semiconductor device 302 can be continued.

以上、本実施例の半導体装置３０２の構成を説明した。本実施例の半導体装置３０２も、第１ＩＧＢＴ１０と第２ＩＧＢＴ２０とが同一平面上に並べて配置されているとともに、第１ダイオード３０と第２ダイオード４０とが上下方向に積層されて配置されている。そのため、本実施例の半導体装置３０２も、上記の第１実施例と同様の効果を発揮することができる。   The configuration of the semiconductor device 302 according to the present embodiment has been described above. In the semiconductor device 302 of this embodiment, the first IGBT 10 and the second IGBT 20 are arranged side by side on the same plane, and the first diode 30 and the second diode 40 are stacked in the vertical direction. Therefore, the semiconductor device 302 of this embodiment can also exhibit the same effect as that of the first embodiment.

本発明の変形例を以下に列挙する。
（１）上記の各実施例では、Ｓｉ製のパワーデバイスとしてＩＧＢＴ（第１ＩＧＢＴ１０及び第２ＩＧＢＴ２０）を用い、ＳｉＣ製のパワーデバイスとしてダイオード（第１ダイオード３０及び第２ダイオード４０）を用いている。Ｓｉ製のパワーデバイスには、ＩＧＢＴに限らず、ＭＯＳＦＥＴやダイオード等の他のパワーデバイスが用いられていてもよい。同様に、ＳｉＣ製のパワーデバイスにも、ダイオードに代えて、ＭＯＳＦＥＴやＩＧＢＴ等の他のパワーデバイスが用いられていてもよい。
（２）第１ＩＧＢＴ１０、第２ＩＧＢＴ２０、第１ダイオード３０、第２ダイオード４０の各電極の接続構造は、上述した接続構造には限られず、任意とすることができる。 The modifications of the present invention are listed below.
(1) In each of the above embodiments, IGBTs (first IGBT 10 and second IGBT 20) are used as Si power devices, and diodes (first diode 30 and second diode 40) are used as SiC power devices. The power device made of Si is not limited to the IGBT, and other power devices such as a MOSFET and a diode may be used. Similarly, other power devices such as MOSFETs and IGBTs may be used for SiC power devices instead of diodes.
(2) The connection structure of each electrode of the first IGBT 10, the second IGBT 20, the first diode 30, and the second diode 40 is not limited to the connection structure described above, and can be arbitrary.

以上、本発明の具体例を詳細に説明したが、これらは例示に過ぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。本明細書または図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時請求項記載の組合せに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成し得るものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。   Specific examples of the present invention have been described in detail above, but these are merely examples and do not limit the scope of the claims. The technology described in the claims includes various modifications and changes of the specific examples illustrated above. The technical elements described in this specification or the drawings exhibit technical usefulness alone or in various combinations, and are not limited to the combinations described in the claims at the time of filing. In addition, the technology exemplified in this specification or the drawings can achieve a plurality of objects at the same time, and has technical usefulness by achieving one of the objects.

２、１０２、２０２、３０２：半導体装置
１０：第１ＩＧＢＴ
１２：半導体基板
１４：ゲート電極パッド
１６：コレクタ電極
１８：エミッタ電極
２０：第２ＩＧＢＴ
２２：半導体基板
２４：ゲート電極パッド
２６：コレクタ電極
２８：エミッタ電極
３０：第１ダイオード
３２：半導体基板
３４：カソード電極
３６：アノード電極
４０：第２ダイオード
４２：半導体基板
４４：カソード電極
４６：アノード電極
５０、５２、５４、５６、３５０、３５２、３５４、３５６、３５８：金属板
６０、６２、６４、１６０、１６２、１６４、２６０、２６２、２６４：バスバー
６１、６３、１６１、１６３、１６７：基部
６６、６８、１６６、１６８、１６９：延伸部
７０、７２：小信号用端子
８０：モールド樹脂 2, 102, 202, 302: Semiconductor device 10: First IGBT
12: Semiconductor substrate 14: Gate electrode pad 16: Collector electrode 18: Emitter electrode 20: Second IGBT
22: Semiconductor substrate 24: Gate electrode pad 26: Collector electrode 28: Emitter electrode 30: First diode 32: Semiconductor substrate 34: Cathode electrode 36: Anode electrode 40: Second diode 42: Semiconductor substrate 44: Cathode electrode 46: Anode Electrodes 50, 52, 54, 56, 350, 352, 354, 356, 358: Metal plates 60, 62, 64, 160, 162, 164, 260, 262, 264: Bus bars 61, 63, 161, 163, 167: Base portions 66, 68, 166, 168, 169: extending portions 70, 72: small signal terminals 80: mold resin

Claims (3)

Ｓｉを材料とする第１のＳｉパワーデバイスと、
Ｓｉを材料とする第２のＳｉパワーデバイスと、
ＳｉＣを材料とする第１のＳｉＣパワーデバイスと、
ＳｉＣを材料とする第２のＳｉＣパワーデバイスと、を備える半導体装置であって、
前記第１のＳｉパワーデバイス及び前記第２のＳｉパワーデバイスは、同一平面上に並べて配置されており、
前記第１のＳｉＣパワーデバイス及び前記第２のＳｉＣパワーデバイスは、並べて配置されている前記第１のＳｉパワーデバイスと前記第２のＳｉパワーデバイスとの間に配置されている、
半導体装置。 A first Si power device made of Si;
A second Si power device made of Si;
A first SiC power device made of SiC;
A second SiC power device made of SiC, and a semiconductor device comprising:
The first Si power device and the second Si power device are arranged side by side on the same plane,
The first SiC power device and the second SiC power device are arranged between the first Si power device and the second Si power device arranged side by side,
Semiconductor device. 前記第１のＳｉＣパワーデバイス及び前記第２のＳｉＣパワーデバイスは、さらに、前記第１のＳｉパワーデバイス及び前記第２のＳｉパワーデバイスが配置されている平面と直交する方向に積層されている、
請求項１記載の半導体装置。 The first SiC power device and the second SiC power device are further laminated in a direction orthogonal to a plane on which the first Si power device and the second Si power device are disposed.
The semiconductor device according to claim 1. 前記第１のＳｉＣパワーデバイス及び前記第２のＳｉＣパワーデバイスは、さらに、前記第１のＳｉパワーデバイス及び前記第２のＳｉパワーデバイスが配置されている平面と直交する平面上に並べて配置されている、
請求項２記載の半導体装置。 The first SiC power device and the second SiC power device are further arranged side by side on a plane orthogonal to the plane on which the first Si power device and the second Si power device are arranged. Yes,
The semiconductor device according to claim 2.
JP2011274350A 2011-12-15 2011-12-15 Semiconductor device Pending JP2013125889A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011274350A JP2013125889A (en) 2011-12-15 2011-12-15 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011274350A JP2013125889A (en) 2011-12-15 2011-12-15 Semiconductor device

Publications (1)

Publication Number Publication Date
JP2013125889A true JP2013125889A (en) 2013-06-24

Family

ID=48776961

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011274350A Pending JP2013125889A (en) 2011-12-15 2011-12-15 Semiconductor device

Country Status (1)

Country Link
JP (1) JP2013125889A (en)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015153894A (en) * 2014-02-14 2015-08-24 トヨタ自動車株式会社 semiconductor module
JP2017183430A (en) * 2016-03-29 2017-10-05 アイシン・エィ・ダブリュ株式会社 Switching element unit
US10218351B2 (en) 2017-04-18 2019-02-26 Denso Corporation Parallel driving circuit of voltage-driven type semiconductor element
US10945333B1 (en) 2019-11-22 2021-03-09 Toyota Motor Engineering & Manufacturing North America, Inc. Thermal management assemblies having cooling channels within electrically insulated posts for cooling electronic assemblies
WO2021200138A1 (en) * 2020-03-31 2021-10-07 住友電気工業株式会社 Semiconductor device

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015153894A (en) * 2014-02-14 2015-08-24 トヨタ自動車株式会社 semiconductor module
JP2017183430A (en) * 2016-03-29 2017-10-05 アイシン・エィ・ダブリュ株式会社 Switching element unit
US10218351B2 (en) 2017-04-18 2019-02-26 Denso Corporation Parallel driving circuit of voltage-driven type semiconductor element
US10945333B1 (en) 2019-11-22 2021-03-09 Toyota Motor Engineering & Manufacturing North America, Inc. Thermal management assemblies having cooling channels within electrically insulated posts for cooling electronic assemblies
WO2021200138A1 (en) * 2020-03-31 2021-10-07 住友電気工業株式会社 Semiconductor device

Similar Documents

Publication Publication Date Title
KR101522089B1 (en) Semiconductor unit
KR101926854B1 (en) Semiconductor device
EP3107120B1 (en) Power semiconductor module
US10079552B2 (en) Power conversion device
JP5407198B2 (en) Power module for power converter
JP2017098421A (en) Semiconductor device
JP4803241B2 (en) Semiconductor module
US10217690B2 (en) Semiconductor module that have multiple paths for heat dissipation
JP2019029457A (en) Semiconductor module
JP4531087B2 (en) Power semiconductor device
JP2015095560A (en) Power module
JP5668707B2 (en) Semiconductor module
US20210407875A1 (en) Semiconductor device
JP2015018943A (en) Power semiconductor module and power conversion device using the same
JP2021141222A (en) Semiconductor module
JP2013125889A (en) Semiconductor device
JP6234393B2 (en) Power semiconductor device and power conversion device
US9209099B1 (en) Power semiconductor module
US20200211954A1 (en) Semiconductor module
JP4910889B2 (en) Semiconductor device
US11887905B2 (en) Semiconductor device
JP2014096412A (en) Semiconductor module
JP5724415B2 (en) Semiconductor module
JP5277806B2 (en) Semiconductor device
JP2013098343A (en) Semiconductor device and method of manufacturing the same