CN100490138C - 改善压模时晶片位移的半导体封装构造 - Google Patents
改善压模时晶片位移的半导体封装构造 Download PDFInfo
- Publication number
- CN100490138C CN100490138C CN 200610104249 CN200610104249A CN100490138C CN 100490138 C CN100490138 C CN 100490138C CN 200610104249 CN200610104249 CN 200610104249 CN 200610104249 A CN200610104249 A CN 200610104249A CN 100490138 C CN100490138 C CN 100490138C
- Authority
- CN
- China
- Prior art keywords
- those
- wafer
- pin portions
- pins
- packaging structure
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 67
- 238000003825 pressing Methods 0.000 title claims description 39
- 238000005538 encapsulation Methods 0.000 title abstract description 4
- 238000004806 packaging method and process Methods 0.000 claims description 59
- 239000013078 crystal Substances 0.000 claims description 40
- 239000000853 adhesive Substances 0.000 claims description 39
- 230000001070 adhesive effect Effects 0.000 claims description 39
- 238000007789 sealing Methods 0.000 claims description 7
- 238000006073 displacement reaction Methods 0.000 abstract description 5
- 239000000084 colloidal system Substances 0.000 abstract description 4
- 238000005452 bending Methods 0.000 abstract 2
- WABPQHHGFIMREM-UHFFFAOYSA-N lead(0) Chemical compound [Pb] WABPQHHGFIMREM-UHFFFAOYSA-N 0.000 abstract 2
- 238000000465 moulding Methods 0.000 abstract 1
- 235000012431 wafers Nutrition 0.000 description 80
- 239000002390 adhesive tape Substances 0.000 description 8
- 230000000694 effects Effects 0.000 description 7
- 238000013461 design Methods 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 3
- 230000002950 deficient Effects 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 239000003292 glue Substances 0.000 description 3
- 238000000034 method Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000011084 recovery Methods 0.000 description 2
- 241000218202 Coptis Species 0.000 description 1
- 235000002991 Coptis groenlandica Nutrition 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000012856 packing Methods 0.000 description 1
- 230000000750 progressive effect Effects 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 238000012827 research and development Methods 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/4826—Connecting between the body and an opposite side of the item with respect to the body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73215—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Abstract
本发明是有关于一种改善压模时晶片位移的半导体封装构造及其使用的导线架，该半导体封装构造主要包含一导线架的复数个引脚、一晶片以及一模封胶体。该些引脚由该模封胶体的边缘外往内是区分为复数个第一水平引脚部、复数个倾斜引脚部以及复数个第二水平引脚部，该些倾斜引脚部与对应该些第一水平引脚部的连接处是形成为一第一弯折线，其是邻近或位于该模封胶体的一边缘，该些倾斜引脚部与对应该些第二水平引脚部的连接处是形成一第二弯折线，其是邻近该晶片的一侧面，以使得该些倾斜引脚部具有足够长度，可以分散垂直向模流压力差，改善压模时晶片垂直向位置偏移的问题。
Description
技术领域
本发明涉及一种半导体封装构造，特别是涉及一种具有不同水平引脚部间形成倾斜引脚部的改善压模时晶片位移的半导体封装构造及其使用的导线架。
背景技术
现有习知半导体封装构造中，导线架的引脚通常区分为水平状内引脚与外引脚。在压模时，会产生一模流压力，其是作用于水平状内引脚与晶片，使得该晶片产生一垂直向位置偏移。
请参阅图1所示，是现有习知的半导体封装构造的截面示意图。一种现有习知的半导体封装构造100，包含一芯片上引线(LEAD-ON-CHIP，LOC)导线架的复数个引脚110、一晶片120、复数个电连接元件130以及一模封胶体140。该些引脚110可区分为复数个水平状内引脚111及复数个外引脚112，该晶片120具有一主动面121及复数个焊垫122，该晶片120的该主动面121是以一粘晶胶带150贴附于该些内引脚111，例如焊线的该些电连接元件130是电性连接该些内引脚111与该晶片120的该些焊垫122，最后以一模封胶体140密封该晶片120、该些内引脚111及该些电连接元件130。
该半导体封装构造100在压模时，注入该模封胶体150的压力会产生一垂直向模流压力差，其直接作用于该些水平状的内引脚111，导致该晶片120产生位置偏移。请参阅图2所示，是在现有习知的半导体封装构造100中，其导线架内引脚111受到一垂直向模流压力差产生晶片位移的上视示意图。当该晶片120的垂直向位置偏移过大时，会造成该半导体封装构造100存在有露金线及短路的缺点。
中国台湾发明专利证第142682号“封装IC装置的平衡模流(mold flow)的方法”揭示了一种半导体封装构造，请参阅图3所示，是另一种现有习知的半导体封装构造的截面示意图。一种现有习知的半导体封装构造200是包含复数个内引脚210、一晶片220、复数个电连接元件230以及一模封胶体240。该些内引脚210具有一弯曲部211，但是该些内引脚210的内端无明显水平位置变化。该晶片220具有一主动面221及复数个焊垫222，该晶片220的该主动面221是以一粘晶胶带250贴附于该些内引脚210的内端，例如焊线的该些电连接元件230是电性连接该些内引脚210与该晶片220的该些焊垫222，最后以一模封胶体240密封该晶片220、该些内引脚210及该些电连接元件230。此一现有习知的半导体封装构造200，是利用该些内引脚210的弯曲部211来改善压模时所形成的上下模流平衡，但是仍未能解决晶片会产生垂直向位置偏移的问题。
由此可见，上述现有的半导体封装构造在结构与使用上，显然仍存在有不便与缺陷，而亟待加以进一步改进。为了解决上述存在的问题，相关厂商莫不费尽心思来谋求解决之道，但长久以来一直未见适用的设计被发展完成，而一般产品又没有适切的结构能够解决上述问题，此显然是相关业者急欲解决的问题。因此如何能创设一种新的能够改善压模时晶片位移的半导体封装构造，实属当前重要研发课题之一，亦成为当前业界极需改进的目标。
有鉴于上述现有的半导体封装构造存在的缺陷，本发明人基于从事此类产品设计制造多年丰富的实务经验及专业知识，并配合学理的运用，积极加以研究创新，以期创设一种新的能够改善压模时晶片位移的半导体封装构造，能够改进一般现有的半导体封装构造，使其更具有实用性。经过不断的研究、设计，并经过反复试作样品及改进后，终于创设出确具实用价值的本发明。
发明内容
本发明的主要目的在于，克服现有的半导体封装构造存在的缺陷，而提供一种新的改善压模时晶片位移的半导体封装构造及其使用的导线架，所要解决的技术问题是使其可以提供足够长度的该些倾斜引脚部以分散垂直向模流压力差，而能够改善压模时晶片垂直向位置偏移的问题，非常适于实用。
本发明的另一目的在于，提供一种新的改善压模时晶片位移的半导体封装构造及其使用的导线架，所要解决的技术问题是使其中利用在倾斜引脚部两端的第一弯折线与第二弯折线之间的一垂直高度差以在相同上下模具比例下改变晶片在上下模具内的相对位置，可概略等于一晶片的厚度，故能够延用既有的上下模具而达到压模时保护晶片的目的及功效，从而更加适于实用。
本发明的目的及解决其技术问题是采用以下技术方案来实现的。依据本发明提出的一种改善压模时晶片位移的半导体封装构造，其包含：一导线架的复数个引脚；一晶片，其是设置于该导线架；复数个电连接元件，其是电性连接该晶片至该些引脚；以及一模封胶体，其是密封该晶片、该些电连接元件与该些引脚的一部位；其中，该些引脚是区分为复数个第一水平引脚部、复数个倾斜引脚部以及复数个第二水平引脚部，该些倾斜引脚部与对应该些第一水平引脚部的连接处是形成为一第一弯折线，该些倾斜引脚部与对应该些第二水平引脚部的连接处是形成一第二弯折线，该些倾斜引脚部是连接对应的该些第一水平引脚部与该些第二水平引脚部并使该第一弯折线与该第二弯折线之间形成有一垂直高度差；其中，该导线架是为芯片上引线(LEAD-ON-CHIP，LOC)导线架，该些第二水平引脚部是贴附于该晶片；其中，该第一弯折线是邻近该模封胶体的一边缘，该第二弯折线是邻近该晶片的一侧面，以致使该些倾斜引脚部是具有不小于300微米(μm)的水平向长度。
本发明的目的及解决其技术问题还可采用以下技术措施进一步实现。
前述的改善压模时晶片位移的半导体封装构造，其中所述的该些第二水平引脚部是贴附于该晶片的一主动面。
前述的改善压模时晶片位移的半导体封装构造，其中所述的主动面是为矩形而具有两长边与两短边，该些第二水平引脚部是由该两短边延伸至该主动面上。
前述的改善压模时晶片位移的半导体封装构造，其中所述的主动面是为矩形而具有两长边与两短边，该些第二水平引脚部是由该两长边延伸至该主动面上。
前述的改善压模时晶片位移的半导体封装构造，其中所述的导线架是另包含有一扰流板。
前述的改善压模时晶片位移的半导体封装构造，其中所述的导线架是另包含有一晶片承座。
本发明与现有技术相比具有明显的优点和有益效果。由以上可知，为了达到上述目的，依据本发明的一种半导体封装构造，是包含一导线架的复数个引脚、一晶片、复数个电连接元件及一模封胶体。该晶片设置于该导线架，该些电连接元件是电性连接该晶片至该些引脚，该模封胶体是密封该晶片、该些电连接元件与该些引脚的一部位，其中，该些引脚被该模封胶体密封的部分是区分为复数个第一水平引脚部、复数个倾斜引脚部以及复数个第二水平引脚部，该些倾斜引脚部与对应该些第一水平引脚部的连接处是形成为一第一弯折线，其是邻近或位于该模封胶体的一边缘，该些倾斜引脚部与对应该些第二水平引脚部的连接处是形成一第二弯折线，其是邻近该晶片的一侧面，该些倾斜引脚部是连接对应的该些第一水平引脚部与该些第二水平引脚部并使该第一弯折线与该第二弯折线之间形成有一垂直高度差。
借由上述技术方案，本发明改善压模时晶片位移的半导体封装构造及其使用的导线架至少具有下列优点：
1、本发明的改善压模时晶片位移的半导体封装构造，其复数个引脚(约内引脚的部位)是区分为复数个第一水平引脚部、复数个倾斜引脚部以及复数个第二水平引脚部，该些倾斜引脚部与对应该些第一水平引脚部的连接处是形成为一第一弯折线，其是邻近或位于该模封胶体的一边缘，该些倾斜引脚部与对应该些第二水平引脚部的连接处是形成一第二弯折线，其是邻近该晶片的一侧面。藉由上述结构，可以提供足够长度的该些倾斜引脚部以分散垂直向模流压力差，能够有效地改善压模时晶片垂直向位置偏移的问题，非常适于实用。
2、本发明的改善压模时晶片位移的半导体封装构造，其中利用在倾斜引脚部两端的第一弯折线与第二弯折线之间的一垂直高度差以在相同上下模具比例下改变晶片在上下模具内的相对位置，可以概略等于一晶片的厚度，故能够延用既有的上下模具而达到压模时保护晶片的目的及功效，从而更加适于实用。
综上所述，本发明是有关于一种改善压模时晶片位移的半导体封装构造及其使用的导线架，主要包含一导线架的复数个引脚、一晶片以及一模封胶体。该些引脚由该模封胶体的边缘外往内是区分为复数个第一水平引脚部、复数个倾斜引脚部以及复数个第二水平引脚部，该些倾斜引脚部与对应该些第一水平引脚部的连接处是形成为一第一弯折线，其是邻近或位于该模封胶体的一边缘，该些倾斜引脚部与对应该些第二水平引脚部的连接处是形成一第二弯折线，其是邻近该晶片的一侧面，以使得该些倾斜引脚部具有足够长度，可以分散垂直向模流压力差，能够改善压模时晶片垂直向位置偏移的问题。本发明具有上述诸多优点及实用价值，其不论在产品结构或功能上皆有较大的改进，在技术上有显着的进步，并产生了好用及实用的效果，且较现有的半导体封装构造具有增进的突出功效，从而更加适于实用，并具有产业的广泛利用价值，诚为一新颖、进步、实用的新设计。
上述说明仅是本发明技术方案的概述，为了能够更清楚了解本发明的技术手段，而可依照说明书的内容予以实施，并且为了让本发明的上述和其他目的、特征和优点能够更明显易懂，以下特举较佳实施例，并配合附图，详细说明如下。
附图说明
图1是现有习知的半导体封装构造的截面示意图。
图2是在现有习知的半导体封装构造中，其导线架内引脚受到一垂直向模流压力差产生晶片位移的上视图。
图3是另一种现有习知的半导体封装构造的截面示意图。
图4是依据本发明的的半导体封装构造第一具体实施例的一种半导体封装构造的截面示意图。
图5是依据本发明第一具体实施例，该半导体封装构造所使用导线架的内引脚的上视图。
图6是依据本发明第一具体实施例，在该半导体封装构造中，其导线架内引脚受到一垂直向模流压力差产生晶片位移的上视图。
图7是依据本发明的第二具体实施例，另一种半导体封装构造所使用的导线架的内引脚的上视图。
图8是依据本发明的半导体封装构造第三具体实施例，另一种半导体封装构造的截面示意图。
100：半导体封装构造 110：引脚
111：内引脚 112：外引脚
120：晶片 121：主动面
122：焊垫 130：电连接元件
140：模封胶体 150：粘晶胶带
200：半导体封装构造 210：内引脚
211：弯曲部 220：晶片
221：主动面 222：焊垫
230：电连接元件 240：模封胶体
250：粘晶胶带 300：半导体封装构造
310：引脚 311：第一水平引脚部
312：倾斜引脚部 313：第二水平引脚部
313a：第二水平引脚部 314：第一弯折线
315：第二弯折线 316：扰流板
317：模封区 318：粘晶区
320：晶片 321：主动面
322：背面 323：侧面
324：焊垫 330：电连接元件
340：模封胶体 350：粘晶胶带
410：引脚 411：第一水平引脚部
412：倾斜引脚部 413：第二水平引脚部
414：第一弯折线 415：第二弯折线
416：扰流板 417：模封区
418：粘晶区 500：半导体封装构造
510：引脚 511：第一水平引脚部
512：倾斜引脚部 513：第二水平引脚部
514：第一弯折线 515：第二弯折线
516：晶片承座 520：晶片
521：主动面 522：背面
523：侧面 524：焊垫
530：电连接元件 540：模封胶体
550：粘晶胶 560：胶带
具体实施方式
为更进一步阐述本发明为达成预定发明目的所采取的技术手段及功效，以下结合附图及较佳实施例，对依据本发明提出的改善压模时晶片位移的半导体封装构造及其使用的导线架，其具体实施方式、结构、特征及其功效，详细说明如后。
依据本发明的第一具体实施例，揭示了一种半导体封装构造300。请参阅图4所示，是依据本发明第一具体实施例的一种半导体封装构造的截面示意图。一种半导体封装构造300，包含一导线架的复数个引脚310、一晶片320、复数个电连接元件330以及一模封胶体340。
具有该些引脚310的导线架，是为一芯片上引线(LEAD-ON-CHIP，LOC)导线架；
该晶片320，具有一主动面321、一背面322以及复数个侧面323，该晶片320的该主动面321是为矩形而具有两长边与两短边。复数个焊垫324是形成于该主动面321。
在本实施例中，该些引脚310，由该模封胶体340的边缘外往内是区分为复数个第一水平引脚部311、复数个倾斜引脚部312以及复数个第二水平引脚部313，藉由一粘晶胶带350使该晶片320的该主动面321贴附于该些第二水平引脚部313。
第一水平引脚部311，是稍伸入该模封胶体340内并可突伸于该模封胶体340的边缘之外，以供模具夹固。
请参阅图5所示，是依据本发明的导线架第一具体实施例，是该半导体封装构造所使用导线架的内引脚的上视图。该些倾斜引脚部312，与对应该些第一水平引脚部311的连接处是形成为一第一弯折线314，其是邻近或位于该模封胶体340的一边缘，可位于该模封胶体340内部或刚好切齐于该模封胶体340的边缘，其中该第一弯折线314与该模封胶体340之间的邻近距离应控制在不超过250微米(μm)。该些倾斜引脚部312与对应该些第二水平引脚部313的连接处是形成一第二弯折线315，其是邻近该晶片320的对应的其中一侧面323。简而言之，该些倾斜引脚部312是由该晶片320的对应侧面323斜向延伸至接近该模封胶体340的边缘，故使该些倾斜引脚部312具有相当长度，可以分散垂直向模流压力差，更具有注胶(filling)时导流以及加热固化胶体(packing)时引脚弹性回复的功效。
此外，该第一弯折线314与该第二弯折线315之间是具有一垂直高度差，可大于、小于或概略等于该晶片320的厚度，以改变该晶片320在该模封胶体340内的相对位置，故能延用既有的上下模具达到压模时保护粘晶面向改变的晶片320的目的。较佳地，该第一弯折线314与该第二弯折线315之间的垂直高度差是不小于该晶片320的厚度，故该些第二水平引脚部313是可形成于不同于该些第一水平引脚部311的一平面，以供该晶片320反向粘贴至该导线架的该些第二水平引脚部313。此外，而该些倾斜引脚部312是可具有不小于300微米(μm)的水平向长度，而可以增进引脚弹性回复的能力。
该些电连接元件330，是电性连接该晶片320的该些焊垫324至该些第二水平引脚部313。在本实施例中，该些电连接元件330是为焊线。
该模封胶体340，是以压模方式形成，其是密封该晶片320、该些电连接元件330与该些引脚310的一部位。
藉由该第一弯折线314与该第二弯折线315之间的该垂直高度差，能够改变该晶片320在上下模具中的相对位置及其主动面321的朝向，故能够延用既有的上下模具达到压模时保护该晶片320的目的。
请参阅图5所示，依据本发明的第一具体实施例，该导线架另包含有至少一扰流板316，其是位于模流注入口与排出口(图中未绘出)，该扰流板316可防止该模封胶体340产生模流不平均的现象。
该导线架，是界定有一模封区317以及在该模封区317内的一粘晶区318，该模封区317是作为该封胶体340的形成位置，该粘晶区318的尺寸与位置是对应的该晶片320的该主动面321的尺寸与位置。本实施例中，如图5所示，该些第二水平引脚部313可由该粘晶区318(即该主动面321)的两短边延伸至该粘晶区318上，以缩短该些电连接元件330的长度，达到电性连接该晶片320的该些焊垫324与该些引脚310(如图4所示)。此外，其中部分第二水平引脚部313a是可不延伸至该粘晶区318内(如图5所示)。
请参阅图6所示，是依据本发明第一具体实施例，在该半导体封装构造中，其导线架内引脚受到一垂直向模流压力差产生晶片位移的上视图，是为在该半导体封装构造300中该晶片320受模流压力差的垂直方向位移的上视图。将图2与图6相比较可以发现，在图1现有习知结构中该晶片120受一模流压力差所产生的垂直方向位移为-0.0519mm，而在图4第一具体实施例图6中的该晶片320受一压力差所产生的垂直方向位移则为-0.0296mm，因此可以推知，本发明在图4中的该些引脚310受到的垂直方向的模流压力差应小于现有技术图1中的该些水平状的内引脚111所受到的垂直方向的模流压力差。其原因为该些引脚310的该些倾斜引脚部312将垂直方向的模流压力差进一步分解成水平及垂直方向，可以减低作用于该些倾斜引脚部312的垂直方向压力差，而可确实有效的改善晶片在压模时所产生的垂直向位置偏移情形。
或者，请参阅图7所示，是依据本发明的的导线架第二具体实施例，另一种半导体封装构造所使用的导线架的内引脚的上视图。本发明第二具体实施例揭示了一种导线架，其包含有复数个引脚410，其是界定有一模封区417以及在该模封区417内的一粘晶区418。该模封区417，是定义一模封胶体的形成位置。该粘晶区418的尺寸与位置是对应的一晶片主动面(图未绘出)的尺寸与位置。
该些引脚410，由该模封区417之外往内是区分为复数个第一水平引脚部411、复数个倾斜引脚部412以及复数个第二水平引脚部413，该些倾斜引脚部412与对应该些第一水平引脚部411的连接处是形成为一第一弯折线414，其是邻近该模封区417的一边缘，该些倾斜引脚部412与对应该些第二水平引脚部413的连接处是形成一第二弯折线415，其是邻近该粘晶区418，该些倾斜引脚部412是连接对应的该些第一水平引脚部411与该些第二水平引脚部413并使该第一弯折线414与该第二弯折线415之间形成有一垂直高度差。在本实施例中，依晶片的焊垫位置不同，该些第二水平引脚部413可由该矩形粘晶区418的两长边延伸至该粘晶区418。
请参阅图8所示，是依据本发明的半导体封装构造第三具体实施例，是另一种半导体封装构造500的截面示意图。一种半导体封装构造500，包含一导线架的复数个引脚510、一晶片520、复数个电连接元件530以及一模封胶体540。
该导线架是另包含有一晶片承座516，以供设置该晶片520，该晶片520具有一主动面521、一背面522、复数个侧面523及复数个形成于该主动面521的焊垫524，藉由一粘晶胶550使该晶片520的该背面522贴附于该晶片承座516。
该些引脚510，由该模封胶体540的边缘外往内是区分为复数个第一水平引脚部511、复数个倾斜引脚部512以及复数个第二水平引脚部513，该些倾斜引脚部512与对应该些第一水平引脚部511的连接处是形成为一第一弯折线514，其是邻近或位于该模封胶体540的一边缘，该些倾斜引脚部512与对应该些第二水平引脚部513的连接处是形成一第二弯折线515，其是邻近该晶片520的对应的其中一侧面523。
较佳地，一胶带560是粘贴于该些第二水平引脚部513与该晶片承座516以增加该晶片承座516的支撑力。
此外，该第一弯折线514与该第二弯折线515之间是具有一垂直高度差，故能延用既有的上下模具达到压模时保护该晶片520的目的。
该些电连接元件530，电性连接该晶片520的该些焊垫524至该些第二水平引脚部513，该些电连接元件530是为焊线。
该模封胶体540，是以压模方式密封该晶片520、该些电连接元件530与该些引脚510的一部位。藉由该些倾斜引脚部512可以分散垂直向模流压力差，能够改善压模时晶片垂直向位置偏移的问题。
以上所述，仅是本发明的较佳实施例而已，并非对本发明作任何形式上的限制，虽然本发明已以较佳实施例揭露如上，然而并非用以限定本发明，任何熟悉本专业的技术人员，在不脱离本发明技术方案范围内，当可利用上述揭示的技术内容作出些许更动或修饰为等同变化的等效实施例，但凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化与修饰，均仍属于本发明技术方案的范围内。
Claims (6)
1、一种改善压模时晶片位移的半导体封装构造，其特征在于其包含：
一导线架的复数个引脚；
一晶片，其设置于该导线架；
复数个电连接元件，其电性连接该晶片至该些引脚；以及
一模封胶体，其是密封该晶片、该些电连接元件与该些引脚的一部位；
其中，该些引脚是区分为复数个第一水平引脚部、复数个倾斜引脚部以及复数个第二水平引脚部，该些倾斜引脚部与对应该些第一水平引脚部的连接处是形成为一第一弯折线，该些倾斜引脚部与对应该些第二水平引脚部的连接处是形成一第二弯折线，该些倾斜引脚部是连接对应的该些第一水平引脚部与该些第二水平引脚部并使该第一弯折线与该第二弯折线之间形成有一垂直高度差；
其中，该导线架是为芯片上引线导线架，该些第二水平引脚部是贴附于该晶片；
其中，该第一弯折线是邻近该模封胶体的一边缘，该第二弯折线是邻近该晶片的一侧面，以致使该些倾斜引脚部具有不小于300微米的水平向长度。
3、根据权利要求2所述的改善压模时晶片位移的半导体封装构造，其特征在于其中所述的该些第二水平引脚部是贴附于该晶片的一主动面。
4、根据权利要求3所述的改善压模时晶片位移的半导体封装构造，其特征在于其中所述的主动面是为矩形而具有两长边与两短边，该些第二水平引脚部是由该两短边延伸至该主动面上。
5、根据权利要求3所述的改善压模时晶片位移的半导体封装构造，其特征在于其中所述的主动面是为矩形而具有两长边与两短边，该些第二水平引脚部是由该两长边延伸至该主动面上。
6、根据权利要求1所述的改善压模时晶片位移的半导体封装构造，其特征在于其中所述的导线架另包含有一扰流板。
7、根据权利要求1所述的改善压模时晶片位移的半导体封装构造，其特征在于其中所述的导线架另包含有一晶片承座。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN 200610104249 CN100490138C (zh) | 2006-08-07 | 2006-08-07 | 改善压模时晶片位移的半导体封装构造 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN 200610104249 CN100490138C (zh) | 2006-08-07 | 2006-08-07 | 改善压模时晶片位移的半导体封装构造 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN101123235A CN101123235A (zh) | 2008-02-13 |
| CN100490138C true CN100490138C (zh) | 2009-05-20 |
Family
ID=39085488
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN 200610104249 Expired - Fee Related CN100490138C (zh) | 2006-08-07 | 2006-08-07 | 改善压模时晶片位移的半导体封装构造 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN100490138C (zh) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102934533B (zh) * | 2010-03-30 | 2016-11-23 | 法雷奥热系统公司 | 用于将电气部件组装在印刷电路板上的装置 |
| CN105374789A (zh) * | 2015-11-13 | 2016-03-02 | 华为技术有限公司 | 一种电路模块结构及其制造方法 |
| CN112117250B (zh) * | 2020-09-07 | 2022-07-01 | 矽磐微电子(重庆)有限公司 | 芯片封装结构及其制作方法 |
-
2006
- 2006-08-07 CN CN 200610104249 patent/CN100490138C/zh not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| CN101123235A (zh) | 2008-02-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN100490138C (zh) | 改善压模时晶片位移的半导体封装构造 | |
| CN106784031A (zh) | 一种新型光电传感器的封装件 | |
| CN108447843A (zh) | 窗口型球栅阵列封装组件 | |
| CN101118893A (zh) | 具有共用型晶片承座的半导体封装构造 | |
| CN100587946C (zh) | 窗口上下模流平衡的封装构造与封装方法 | |
| CN101471320A (zh) | 基板封装结构 | |
| CN206388695U (zh) | 一种芯片的封装结构 | |
| CN100449744C (zh) | 引脚在芯片上的集成电路封装构造及其芯片承载件 | |
| CN101609819A (zh) | 导线架芯片封装结构及其制造方法 | |
| CN206388711U (zh) | 一种新型光电传感器的封装件 | |
| CN206864462U (zh) | 一种分拣式存储芯片封装结构 | |
| CN102237283B (zh) | 非阵列凸块的覆晶接合方法与构造 | |
| CN100490145C (zh) | 包覆在非对称单侧引脚下晶片的封装构造 | |
| CN101127332A (zh) | 晶片上引脚球格阵列封装构造 | |
| CN201681903U (zh) | 基岛露出型及下沉基岛露出型无源器件封装结构 | |
| CN103130173B (zh) | 用于mems芯片封装的无小岛引线框、引线框阵列及封装结构 | |
| CN100562994C (zh) | 维持在模封时晶片上引脚支撑平面的封装构造 | |
| CN201681913U (zh) | 下沉基岛露出型及多凸点基岛露出型单圈引脚封装结构 | |
| CN208489189U (zh) | 一种半导体封装导线架 | |
| CN101483166B (zh) | 具有下沉扰流板连接结构的导线架与半导体封装构造 | |
| CN206806331U (zh) | 一种用于大功率器件的集成电路引线框架 | |
| CN201681918U (zh) | 多凸点基岛露出型及埋入型基岛无源器件封装结构 | |
| CN201681876U (zh) | 多凸点基岛露出型封装结构 | |
| CN201523008U (zh) | 一种半导体多芯片封装堆叠结构 | |
| CN201681914U (zh) | 下沉基岛及多凸点基岛露出型无源器件封装结构 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20090520 Termination date: 20200807 |