CN101118893A - 具有共用型晶片承座的半导体封装构造 - Google Patents
具有共用型晶片承座的半导体封装构造 Download PDFInfo
- Publication number
- CN101118893A CN101118893A CNA2006100991870A CN200610099187A CN101118893A CN 101118893 A CN101118893 A CN 101118893A CN A2006100991870 A CNA2006100991870 A CN A2006100991870A CN 200610099187 A CN200610099187 A CN 200610099187A CN 101118893 A CN101118893 A CN 101118893A
- Authority
- CN
- China
- Prior art keywords
- common type
- mould
- wafer holder
- type wafer
- wafer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 61
- 238000004806 packaging method and process Methods 0.000 title claims abstract description 53
- 239000000853 adhesive Substances 0.000 claims description 32
- 230000001070 adhesive effect Effects 0.000 claims description 32
- 230000008859 change Effects 0.000 claims description 10
- 235000012431 wafers Nutrition 0.000 abstract description 168
- 230000000694 effects Effects 0.000 abstract description 15
- 239000003292 glue Substances 0.000 abstract description 3
- 238000007789 sealing Methods 0.000 abstract 1
- 238000000034 method Methods 0.000 description 8
- 241000218202 Coptis Species 0.000 description 7
- 235000002991 Coptis groenlandica Nutrition 0.000 description 7
- 238000013461 design Methods 0.000 description 7
- 238000003825 pressing Methods 0.000 description 6
- 230000008569 process Effects 0.000 description 6
- 230000008901 benefit Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 3
- 230000002950 deficient Effects 0.000 description 3
- 230000006872 improvement Effects 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- XEEYBQQBJWHFJM-UHFFFAOYSA-N Iron Chemical compound [Fe] XEEYBQQBJWHFJM-UHFFFAOYSA-N 0.000 description 2
- 238000005452 bending Methods 0.000 description 2
- 238000005538 encapsulation Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 238000004080 punching Methods 0.000 description 2
- 206010000234 Abortion spontaneous Diseases 0.000 description 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 229910003460 diamond Inorganic materials 0.000 description 1
- 239000010432 diamond Substances 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 229910052742 iron Inorganic materials 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 208000015994 miscarriage Diseases 0.000 description 1
- 238000000465 moulding Methods 0.000 description 1
- 230000000750 progressive effect Effects 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 238000012827 research and development Methods 0.000 description 1
- 238000004088 simulation Methods 0.000 description 1
- 208000000995 spontaneous abortion Diseases 0.000 description 1
- 230000008719 thickening Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
- H01L2224/83385—Shape, e.g. interlocking features
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Packaging Frangible Articles (AREA)
- Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
Abstract
本发明是有关一种具有共用型晶片承座的半导体封装构造，一导线架具有该共用型晶片承座与复数个引脚。该共用型晶片承座具有复数个上下贯穿的模流旁通孔，可矩阵排列或周边排列。不同尺寸的晶片可设置于该共用型晶片承座上，并以一模封胶体包覆之。随着晶片尺寸的缩小变化，不被晶片覆盖的模流旁通孔的数量或导通面积亦可增加，使较快流速的上模流或下模流具有分流效果而缓速之，故不同尺寸的晶片设置于同一导线架上能够达到上下模流平衡。
Description
技术领域
本发明涉及一种在同一导线架架构中针对不同尺寸晶片平衡模流的半导体封装技术，特别是涉及一种具有共用型晶片承座的半导体封装构造。
背景技术
传统的TSOP与TQFP半导体封装领域中，使用导线架的晶片承座(diepad)来粘固一半导体晶片并使晶片电性连接至导线架的引脚。最后使用模封胶体来包覆并保护晶片。在模封胶体的压模形成过程中，会有上下模流流速不同导致灌不满或露金线的问题。因此，针对晶片的不同尺寸变化，依照模流模拟模型设计不同的导线架对应变化，以达到上下模流的平衡，但导线架的物料种类增加，导致管理困难。
请参阅图1、图2所示，图1是现有习知半导体封装构造封装有一标准尺寸晶片的截面示意图，图2是现有习知半导体封装构造封装有一标准尺寸晶片在模封时的截面示意图。一种现有习知的半导体封装构造100，包含一晶片110、一模封胶体120、一具有晶片承座130与引脚140的导线架以及复数个焊线150；该晶片承座130大致为方形的金属片且尺寸略大于该晶片110，该晶片110是固定于该晶片承座130上，并以该些焊线150电性连接该晶片110的复数个焊垫111与该些引脚140，而该模封胶体120是包覆该晶片110。如图2所示，在该模封胶体120的压模形成过程中，应控制在该晶片110上方的上模流121与在该晶片承座130下方的下模流122具有相当的流速，故上下模流平衡，不会有灌不满与露金线的问题。
然而，请参阅图3所示，是现有习知的半导体封装构造封装有一较小尺寸晶片在模封时的截面示意图。当另一尺寸较小的晶片110A固定于上述同一导线架的晶片承座130时，该晶片110A上方的空间变大使障碍因子变少，故上模流121的流速会大于下模流122的流速，导致模流上下失衡，故在已知的习知技艺中，单一种类的导线架仅能承载单一尺寸的晶片，否则会有灌不满与露金线的问题。
中国台湾专利公告第396557号“封装IC装置的平衡模流(mold flow)的方法”是利用引脚的一部分弯曲，以修正上下模流使的平衡，但是其引脚弯曲的导线架亦仅能承载单一尺寸的晶片。
中国台湾发明专利证号第I236123号“半导体封装件”，其是使晶片承座的外围形成向下凹陷的多个阶梯部，该等阶梯部在压模时是支撑于下模具上，以避免注胶时发生晶片承座的倾倒，解决露金线的问题，虽然晶片尺寸可以稍作变化，但是上下模流产生不平衡的问题仍然存在，故会有灌不满的情形。此外，阶梯部的支撑点会露出于模封胶体的底面，而会改变产品外观。另外，较大尺寸晶片仅有中央粘附于晶片承座，晶片周边缺乏固定，在焊线的打线时会存在有焊不粘的问题产生。
由此可见，上述现有的半导体封装构造在结构与使用上，显然仍存在有不便与缺陷，而亟待加以进一步改进。为解决上述存在的问题，相关厂商莫不费尽心思来谋求解决之道，但长久以来一直未见适用的设计被发展完成，而一般产品又没有适切的结构能够解决上述问题，此显然是相关业者急欲解决的问题。因此如何能创设一种新型的具有共用型晶片承座的半导体封装构造，实属当前重要研发课题之一，亦成为当前业界极需改进的目标。
有鉴于上述现有的半导体封装构造存在的缺陷，本发明人基于从事此类产品设计制造多年丰富的实务经验及专业知识，并配合学理的运用，积极加以研究创新，以期创设一种新型的具有共用型晶片承座的半导体封装构造，能改进现有的半导体封装构造，使其更具有实用性。经过不断研究、设计，并经过反复试作样品及改进后，终于创设出确具实用价值的本发明。
发明内容
本发明的主要目的在于，克服现有的半导体封装构造存在的缺陷，而提供一种新型的具有共用型晶片承座的半导体封装构造，所要解决的技术问题是使其在一导线架是具有一共用型晶片承座，其具有复数个模流旁通孔(mold-flow bypass holes)，可以达到上下模流的分流的功效，能够在同一导线架架构中利用该共用型晶片承座针对不同尺寸的晶片达到平衡上下模流的功效，同时可以解决现有技术灌不满与露金线的问题，非常适于实用。
本发明的次一目的在于，提供一种新型的具有共用型晶片承座的半导体封装构造，所要解决的技术问题是使其中该些模流旁通孔是贯通该共用型晶片承座的上表面与下表面，可为矩阵排列或是形成于该共用型晶片承座的周边，故随着晶片尺寸的缩小，该些模流旁通孔不被晶片覆盖的数量或面积可增加，藉此可以使不同尺寸晶片设置于该共用型晶片承座皆具有上下模流平衡的功效，从而更加适于实用。
本发明的再一目的在于，提供一种新型的具有共用型晶片承座的半导体封装构造，所要解决的技术问题是使其中该模封胶体是填满共用型晶片承座内的复数个模流旁通孔，而可以增加模封胶体与共用型晶片承座的结合强度，从而更加适于实用。
本发明的目的及解决其技术问题是采用以下技术方案来实现的。依据本发明提出的一种具有共用型晶片承座的半导体封装构造，其包含：一导线架，其具有一共用型晶片承座与复数个引脚，该共用型晶片承座具有复数个模流旁通孔(mold-flow bypass holes)；一晶片，其设于该共用型晶片承座上并与该些引脚为电性连接；以及一模封胶体，其是包覆该晶片。
本发明的目的及解决其技术问题还可采用以下技术措施进一步实现。
前述的具有共用型晶片承座的半导体封装构造，其中所述的该些模流旁通孔是贯通该共用型晶片承座的上表面与下表面。
前述的具有共用型晶片承座的半导体封装构造，其中所述的模封胶体是填满该些模流旁通孔。
前述的具有共用型晶片承座的半导体封装构造，其中所述的该些模流旁通孔是为矩阵排列。
前述的具有共用型晶片承座的半导体封装构造，其中所述的该些模流旁通孔是形成于该共用型晶片承座的周边。
前述的具有共用型晶片承座的半导体封装构造，其中所述的晶片的尺寸变化是不大于该共用型晶片承座。
本发明与现有技术相比具有明显的优点和有益效果。由以上可知，为了达到上述目的，依据本发明一种具有共用型晶片承座的半导体封装构造，其主要包含一导线架、一晶片以及一模封胶体。该导线架具有一共用型晶片承座与复数个引脚，该共用型晶片承座具有复数个模流旁通孔。该晶片设于该共用型晶片承座上并与该些引脚为电性连接。该模封胶体是包覆该晶片。该些模流旁通孔是随着晶片的尺寸缩小达到数量或导通面积的增加，而可以对该模封胶体形成时的上下模流达到分流的功效，以平衡上下模流，而不需要变更导线架的设计。
借由上述技术方案，本发明具有共用型晶片承座的半导体封装构造至少具有下列优点：
1、本发明在一导线架是具有一共用型晶片承座，其具有复数个模流旁通孔(mold-flow bypass holes)，可以达到上下模流的分流的功效，能够在同一导线架架构中利用该共用型晶片承座针对不同尺寸的晶片达到平衡上下模流的功效，同时可以解决现有技术灌不满与露金线的问题，非常适于实用。
2、本发明的其中该些模流旁通孔是贯通该共用型晶片承座的上表面与下表面，可为矩阵排列或是形成于该共用型晶片承座的周边，故随着晶片尺寸的缩小，该些模流旁通孔不被晶片覆盖的数量或面积可增加，藉此可以使不同尺寸晶片设置于该共用型晶片承座皆具有上下模流平衡的功效，从而更加适于实用。
3、本发明其中该模封胶体是填满共用型晶片承座内的复数个模流旁通孔，而可增加模封胶体与共用型晶片承座的结合强度，从而更加适于实用。
综上所述，本发明是有关于一种具有共用型晶片承座的半导体封装构造，一导线架具有该共用型晶片承座与复数个引脚。该共用型晶片承座具有复数个上下贯穿的模流旁通孔，可矩阵排列或周边排列。不同尺寸的晶片可设置于该共用型晶片承座上，并以一模封胶体包覆之。随着晶片尺寸的缩小变化，不被晶片覆盖的模流旁通孔的数量或导通面积亦可增加，使较快流速的上模流或下模流具有分流效果而缓速之，故不同尺寸的晶片设置于同一导线架上能够达到上下模流平衡。本发明具有上述诸多优点及实用价值，其不论在产品结构或功能上皆有较大改进，在技术上有显著的进步，并产生了好用及实用的效果，且较现有的半导体封装构造具有增进的突出功效，从而更加适于实用，并具有产业的广泛利用价值，诚为一新颖、进步、实用的新设计。
上述说明仅是本发明技术方案的概述，为了能够更清楚了解本发明的技术手段，而可依照说明书的内容予以实施，并且为了让本发明的上述和其他目的、特征和优点能够更明显易懂，以下特举较佳实施例，并配合附图，详细说明如下。
附图说明
图1是现有习知半导体封装构造封装有一标准尺寸晶片的截面示意图。
图2是现有习知半导体封装构造封装有一标准尺寸晶片在模封时的截面示意图。
图3是现有习知半导体封装构造封装有一较小尺寸晶片在模封时的截面示意图。
图4是依据本发明的第一具体实施例，一种具有共用型晶片承座的半导体封装构造的截面示意图。
图5是依据本发明的第一具体实施例，该半导体封装构造的导线架示意图。5
图6是依据本发明的第一具体实施例，该半导体封装构造封装有一标准尺寸晶片在模封时的截面示意图。
图7是依据本发明的第一具体实施例，该半导体封装构造封装有其中一较小尺寸晶片在模封时的顶面透视图。
图8是依据本发明的第一具体实施例，该半导体封装构造封装有其中一较小尺寸晶片在模封时的截面示意图。
图9是依据本发明的第二具体实施例，另一种具有共用型晶片承座的半导体封装构造的截面示意图。
图10是依据本发明的第二具体实施例，该半导体封装构造的导线架示意图。
100：半导体封装构造 110：晶片
111：焊垫 110A：较小尺寸的晶片
120：模封胶体 121：上模流
122：下模流 130：晶片承座
140：引脚 150：焊线
200：半导体封装构造 210：晶片
210A：较小尺寸的晶片 210B：较小尺寸的晶片
211：主动面 212：背面
213：焊垫 220：模封胶体
221：上模流 221A：上模流分流
222：下模流 230：共用型晶片承座
231：上表面 232：下表面
233：模流旁通孔 234：系杆
240：引脚 250：焊线
300：半导体封装构造 310：晶片
311：焊垫 320：模封胶体
330：共用型晶片承座 331：上表面
332：下表面 333：模流旁通孔
333A：选择性模流旁通孔 340：引脚
350：焊线
具体实施方式
为更进一步阐述本发明为达成预定发明目的所采取的技术手段及功效，以下结合附图及较佳实施例，对依据本发明提出的具有共用型晶片承座的半导体封装构造其具体实施方式、结构、特征及其功效，详细说明如后。
依据本发明的第一具体实施例，揭示一种具有共用型晶片承座的半导体封装构造，可以在同一导线架的架构中封装不同尺寸的晶片，并且不会有上下模流不平衡的问题。
请参阅图4、图5所示，图4是依据本发明的第一具体实施例，一种具有共用型晶片承座的半导体封装构造的截面示意图，图5是依据本发明的第一具体实施例，该半导体封装构造的导线架示意图。如图4所示，一种具有共用型晶片承座的半导体封装构造200，主要包含一导线架、一晶片210以及一模封胶体220(molding compound)。
请结合参阅图5所示，上述的导线架，具有一共用型晶片承座230与复数个引脚240，其材质可为铜、铁或其合金，可由同一金属板经冲压或蚀刻据以成形。通常该些引脚240是排列于该共用型晶片承座230的两外侧或是四周边之外，该共用型晶片承座230可连接有复数个系杆234以在封装前固定至该导线架的框缘，该些系杆234是具有弯折处，以使该共用型晶片承座230较下沉于该些引脚240的内端。该共用型晶片承座230是具有一上表面231、一下表面232以及复数个模流旁通孔233(mold-flowbypass holes)。该些模流旁通孔233是贯通该共用型晶片承座230的上表面231与下表面232(如图4所示)。在本实施例中，该些模流旁通孔233是为矩阵排列(如图5所示)，可为圆形孔、方形孔、菱形孔或多边形孔。
上述的晶片210，设于该共用型晶片承座230上，该晶片210具有一主动面211以及一背面212，复数个焊垫213是设置于该主动面211。可利用已知粘晶材料将该晶片210的该背面212贴附于该共用型晶片承座230的该上表面231。随着各种晶片210、210A至210B不同尺寸的缩小变化，该些模流旁通孔233不被晶片210、210A至210B覆盖的数量也随之增加(如图5中所示)。在本实施例中，该晶片210是为较大而完全覆盖该些模流旁通孔233，可以利用打线形成的复数个焊线250连接该些焊垫213与该些引脚240，使该晶片210与与该些引脚240为电性连接。该模封胶体220是压模形成并包覆该晶片210，更可包覆该些焊线250。较佳地，该模封胶体220是填满该些模流旁通孔233，而可以增加与该共用型晶片承座230的结合面积。
请参阅图6所示，是依据本发明的第一具体实施例该半导体封装构造封装有一标准尺寸晶片在模封时的截面示意图。在压模过程中，该导线架是被上下模具夹固，该晶片210是置于上下模具间的模穴内，该模封胶体220的前驱物注入模穴内，在注胶过程中，该晶片210与上模具的间隙概略相同于该共用型晶片承座230与下模具的间隙，故该晶片210上方的上模流221与在该共用型晶片承座230下方的下模流222具有大致相同的流速，而可达到上下模流平衡。
请参阅图7所示，是依据本发明的第一具体实施例，该半导体封装构造封装有其中一较小尺寸晶片在模封时的顶面透视图。在同一导线架的架构中，当晶片210的尺寸由原标准尺寸210缩小至210B，该些模流旁通孔233不被较小尺寸的晶片210B覆盖的数量随之增多。
请参阅图8所示，是依据本发明的第一具体实施例，该半导体封装构造封装有其中一较小尺寸晶片在模封时的截面示意图。在压模以形成该模封胶体220的过程中，该模封胶体220是另形成有一上模流221与一下模流222。由于该晶片210B的尺寸比原标准型晶片210更小，该较小尺寸的晶片210B上方与模穴的间隙变大，模流障碍因子变少，故上模流221的速度会快于下模流222。利用导通的该些模流旁通孔233，使得上模流221会产生往下方流动的上模流分流221A，上模流分流221A会通过该些导通的模流旁通孔233，导致上模流221的填充速度变慢，进而达到上模流221与下模流222的平衡，所形成的模封胶体220填充良好，不会产生在模穴内灌不满或是因模流压差导致该些焊线250露金线的问题。反之，即使晶片210的尺寸变大或变厚，以不大于该共用型晶片承座230为较佳，利用该些模流旁通孔233亦可使流速较快的下模流222的填充速度变慢，而可以达到上下模流的平衡。
因此，该些模流旁通孔233是随着晶片210、221A、221B的尺寸缩小达到数量的增加，以对该模封胶体220形成时的较快上模流221或下模流222达到分流的功效，以平衡上下模流，而不需要变更导线架的设计。
请参阅图9所示，是依据本发明的第二具体实施例，另一种具有共用型晶片承座的半导体封装构造的截面示意图。在本发明第二具体实施例中，另揭示一种具有共用型晶片承座的半导体封装构造300，其主要包含一导线架、一晶片310以及一模封胶体320。该导线架具有一共用型晶片承座330与复数个引脚340，该共用型晶片承座330具有一上表面331、一下表面332及复数个模流旁通孔333。
请参阅图10所示，是依据本发明的第二具体实施例，该半导体封装构造的导线架示意图。在本实施例中，该些模流旁通孔333是贯通该上表面331与该下表面332并形成于该共用型晶片承座330的周边，但是依封装需求不同，在该导线架的成形过程中，除了在冲压形成该些模流旁通孔333之外，可同时对该共用型晶片承座330另形成设有复数个选择性模流旁通孔333A，使得该共用型晶片承座330具有周边排列或是矩阵排列的模流旁通孔。该晶片310是设于该共用型晶片承座330的该上表面331，并藉由复数个焊线350使该晶片310的复数个焊垫311电性连接至该些引脚340。该模封胶体320是包覆该晶片310与该些焊线350。
由于该些模流旁通孔333是随着该晶片310的尺寸缩小达到导通面积的增加，可以对该模封胶体320形成时的较快流速的上或下模流达到分流的功效，以平衡上下模流，而不需要变更导线架的设计。
以上所述，仅是本发明的较佳实施例而已，并非对本发明作任何形式上的限制，虽然本发明已以较佳实施例揭露如上，然而并非用以限定本发明，任何熟悉本专业的技术人员，在不脱离本发明技术方案范围内，当可利用上述揭示的技术内容作出些许更动或修饰为等同变化的等效实施例，但凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化与修饰，均仍属于本发明技术方案的范围内。
Claims (6)
1.一种具有共用型晶片承座的半导体封装构造，其特征在于其包含：
一导线架，其具有一共用型晶片承座与复数个引脚，该共用型晶片承座具有复数个模流旁通孔(mold-flow bypass holes)；
一晶片，其设于该共用型晶片承座上并与该些引脚为电性连接；以及
一模封胶体，其是包覆该晶片。
2.根据权利要求1所述的具有共用型晶片承座的半导体封装构造，其特征在于其中所述的该些模流旁通孔是贯通该共用型晶片承座的上表面与下表面。
3.根据权利要求1或2所述的具有共用型晶片承座的半导体封装构造，其特征在于其中所述的模封胶体是填满该些模流旁通孔。
4.根据权利要求1或2所述的具有共用型晶片承座的半导体封装构造，其特征在于其中所述的该些模流旁通孔是为矩阵排列。
5.根据权利要求1或2所述的具有共用型晶片承座的半导体封装构造，其特征在于其中所述的该些模流旁通孔是形成于该共用型晶片承座的周边。
6.根据权利要求1所述的具有共用型晶片承座的半导体封装构造，其特征在于其中所述的晶片的尺寸变化是不大于该共用型晶片承座。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNA2006100991870A CN101118893A (zh) | 2006-08-02 | 2006-08-02 | 具有共用型晶片承座的半导体封装构造 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNA2006100991870A CN101118893A (zh) | 2006-08-02 | 2006-08-02 | 具有共用型晶片承座的半导体封装构造 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN101118893A true CN101118893A (zh) | 2008-02-06 |
Family
ID=39054915
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNA2006100991870A Pending CN101118893A (zh) | 2006-08-02 | 2006-08-02 | 具有共用型晶片承座的半导体封装构造 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN101118893A (zh) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101533817B (zh) * | 2008-03-10 | 2010-09-29 | 力成科技股份有限公司 | 引脚在承座上的半导体封装构造 |
| CN101958302A (zh) * | 2010-09-04 | 2011-01-26 | 江苏长电科技股份有限公司 | 双面图形芯片倒装单颗封装结构及其封装方法 |
| CN102005430A (zh) * | 2010-09-04 | 2011-04-06 | 江苏长电科技股份有限公司 | 双面图形芯片倒装先镀后刻模组封装方法 |
| CN102005431A (zh) * | 2010-09-04 | 2011-04-06 | 江苏长电科技股份有限公司 | 双面图形芯片倒装先镀后刻单颗封装方法 |
| CN104319270A (zh) * | 2014-10-31 | 2015-01-28 | 广东风华芯电科技股份有限公司 | 胎压感应器封装引线框架 |
| CN107994005A (zh) * | 2017-12-27 | 2018-05-04 | 天水华天科技股份有限公司 | 一种高可靠性阵列锁定式引线框架及其在封装件中的应用 |
| CN111987069A (zh) * | 2020-08-28 | 2020-11-24 | 西安微电子技术研究所 | 一种锁胶阵列引线框架及其在芯片封装件中的应用 |
-
2006
- 2006-08-02 CN CNA2006100991870A patent/CN101118893A/zh active Pending
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101533817B (zh) * | 2008-03-10 | 2010-09-29 | 力成科技股份有限公司 | 引脚在承座上的半导体封装构造 |
| CN101958302A (zh) * | 2010-09-04 | 2011-01-26 | 江苏长电科技股份有限公司 | 双面图形芯片倒装单颗封装结构及其封装方法 |
| CN102005430A (zh) * | 2010-09-04 | 2011-04-06 | 江苏长电科技股份有限公司 | 双面图形芯片倒装先镀后刻模组封装方法 |
| CN102005431A (zh) * | 2010-09-04 | 2011-04-06 | 江苏长电科技股份有限公司 | 双面图形芯片倒装先镀后刻单颗封装方法 |
| CN102005431B (zh) * | 2010-09-04 | 2011-12-07 | 江苏长电科技股份有限公司 | 双面图形芯片倒装先镀后刻单颗封装方法 |
| CN102005430B (zh) * | 2010-09-04 | 2011-12-21 | 江苏长电科技股份有限公司 | 双面图形芯片倒装先镀后刻模组封装方法 |
| CN101958302B (zh) * | 2010-09-04 | 2012-04-11 | 江苏长电科技股份有限公司 | 双面图形芯片倒装单颗封装结构及其封装方法 |
| CN104319270A (zh) * | 2014-10-31 | 2015-01-28 | 广东风华芯电科技股份有限公司 | 胎压感应器封装引线框架 |
| CN104319270B (zh) * | 2014-10-31 | 2017-03-15 | 广东风华芯电科技股份有限公司 | 胎压感应器封装引线框架 |
| CN107994005A (zh) * | 2017-12-27 | 2018-05-04 | 天水华天科技股份有限公司 | 一种高可靠性阵列锁定式引线框架及其在封装件中的应用 |
| CN111987069A (zh) * | 2020-08-28 | 2020-11-24 | 西安微电子技术研究所 | 一种锁胶阵列引线框架及其在芯片封装件中的应用 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101118893A (zh) | 具有共用型晶片承座的半导体封装构造 | |
| WO2007058074A1 (ja) | 両面電極パッケージ及びその製造方法 | |
| CN105514078B (zh) | 图案化的引线框架 | |
| US20120248590A1 (en) | Semiconductor package and lead frame therefor | |
| CN106784031A (zh) | 一种新型光电传感器的封装件 | |
| CN108447843A (zh) | 窗口型球栅阵列封装组件 | |
| CN101958257B (zh) | 双面图形芯片直接置放先镀后刻模组封装方法 | |
| CN100587946C (zh) | 窗口上下模流平衡的封装构造与封装方法 | |
| US20130071505A1 (en) | Molding device for semiconductor chip package | |
| CN100490138C (zh) | 改善压模时晶片位移的半导体封装构造 | |
| CN206388695U (zh) | 一种芯片的封装结构 | |
| CN102779761A (zh) | 用于封装半导体管芯的引线框架和方法 | |
| JP2010149423A (ja) | トランスファーモールド金型及び半導体装置の製造方法 | |
| CN101477974B (zh) | 导线架条的封胶方法与具有导线架的半导体封装构造 | |
| CN207398115U (zh) | 一种改善多芯片堆叠装片的结构 | |
| CN206388711U (zh) | 一种新型光电传感器的封装件 | |
| CN102201348A (zh) | 阵列切割式四方扁平无引脚封装方法 | |
| CN201927599U (zh) | 双面图形芯片倒装先镀后刻模组封装结构 | |
| CN101483167B (zh) | 导线架条及其封胶方法与封胶结构 | |
| CN110931475A (zh) | Top型四合一全彩led支架及其封装结构 | |
| CN201829483U (zh) | 倒装薄的四边无引线封装的引线框及其封装结构 | |
| CN108615715A (zh) | 半导体封装件及其使用的导线框架条 | |
| CN211907432U (zh) | 一种top型四合一全彩led支架及其封装结构 | |
| CN100490145C (zh) | 包覆在非对称单侧引脚下晶片的封装构造 | |
| CN101131991A (zh) | 减厚的多晶片堆叠封装构造 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
| WD01 | Invention patent application deemed withdrawn after publication |