CN101131991A - 减厚的多晶片堆叠封装构造 - Google Patents

减厚的多晶片堆叠封装构造 Download PDF

Info

Publication number
CN101131991A
CN101131991A CN 200610111541 CN200610111541A CN101131991A CN 101131991 A CN101131991 A CN 101131991A CN 200610111541 CN200610111541 CN 200610111541 CN 200610111541 A CN200610111541 A CN 200610111541A CN 101131991 A CN101131991 A CN 101131991A
Authority
CN
China
Prior art keywords
wafer
chip stacking
those
active surface
packaging construction
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN 200610111541
Other languages
English (en)
Inventor
林鸿村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BERMUDA CHIPMOS TECHNOLOGIES Co Ltd
Chipmos Technologies Inc
Original Assignee
BERMUDA CHIPMOS TECHNOLOGIES Co Ltd
Chipmos Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BERMUDA CHIPMOS TECHNOLOGIES Co Ltd, Chipmos Technologies Inc filed Critical BERMUDA CHIPMOS TECHNOLOGIES Co Ltd
Priority to CN 200610111541 priority Critical patent/CN101131991A/zh
Publication of CN101131991A publication Critical patent/CN101131991A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/4826—Connecting between the body and an opposite side of the item with respect to the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73215—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors

Landscapes

  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Abstract

本发明是有关于一种减厚的多晶片堆叠封装构造，主要包含一导线架的一间隔承座与复数个引脚、一第一晶片、一第二晶片以及一封胶体。该第一晶片的主动面上形成有复数个第一电极，并电性连接至部分的该些引脚。该第二晶片的主动面上是形成有复数个第二电极，并电性连接至部分的该些引脚。该封胶体是用以结合该间隔承座、该些引脚、该第一晶片与该第二晶片。其中，第一晶片的主动面是贴附于该间隔承座的下方，第二晶片的第二背面是贴附于该间隔承座的上方，并且该间隔承座是不遮盖至该第一晶片的该些第一电极，而可达到多晶片正向堆叠的减厚功效。

Description

减厚的多晶片堆叠封装构造
技术领域
本发明涉及一种半导体晶片的堆叠封装构造，特别是涉及一种使用导线架的减厚的多晶片堆叠封装构造。
背景技术
在多晶片封装构造(Multi-Chip Package，MCP)中，将复数个晶片纵向堆叠以节省封装尺寸已经是相当成熟的技术。然而在晶片之间的间隔片(spacer)会增加整个封装厚度。
请参阅图1所示，是一种现有习知的多晶片堆叠封装构造的截面示意图。现有习知的多晶片封装构造100，是利用导线架作为晶片载体，包含有一导线架的一晶片承座111与复数个引脚112、一第一晶片120、一第二晶片130以及一封胶体140。该第一晶片120与该第二晶片130是为正向堆叠在该晶片承座111的上方。复数个焊线150是将该第一晶片120的主动面121上的焊垫122与该第二晶片130的主动面131上的焊垫132分别电性连接至该些引脚112。其中，该第一晶片120的背面是贴附于该较大尺寸的晶片承座111上，在该第一晶片120的主动面121与该第二晶片130的背面之间应介设有一间隔片160，以避免下方的第一焊线150碰触到该第二晶片130的背面。已为熟知技术，该间隔片160是为一独立元件，其可为虚晶片(dummy chip)、外加金属片、贴带(tape)或具有间隔球的胶体。因此，最后形成的封胶体140会具有一较大的厚度。而当该封胶体140的厚度被限制时，上方的焊线150会存在有露线的风险。此外，在形成该封胶体140时，为了平衡模流，该晶片承座111应考虑将该间隔片160的厚度作适当的下沉设计(downset)，而使该晶片承座111低于该些引脚112。
请参阅图2所示，是另一种现有习知的多晶片堆叠封装构造的截面示意图。该另一种现有习知的多晶片封装构造200，主要包含一导线架的一晶片承座211与复数个引脚212、一第一晶片220、一第二晶片230以及一封胶体240。该第一晶片220的背面是贴附于该晶片承座211的下表面，并以焊线251电性连接至该些引脚212。该第二晶片230的背面是贴附于该晶片承座211的上表面，并以焊线252电性连接至该些引脚212。因此，该第一晶片220的背面是朝向该第二晶片230的背面，在电性连接以形成焊线251与252时需要翻转导线架，且该些引脚212的上下表面须形成一双面电镀层213，而导致导线架与封装成本的增加。此外，由于该封胶体240与一般的电镀层结合力不佳，若双面电镀层213的覆盖面积过大，容易导致该封胶体240与该些引脚212的界面发生剥层分离的问题。
由此可见，上述现有的多晶片堆叠封装构造在结构与使用上，显然仍存在有不便与缺陷，而亟待加以进一步改进。为了解决上述存在的问题，相关厂商莫不费尽心思来谋求解决之道，但长久以来一直未见适用的设计被发展完成，而一般产品又没有适切的结构能够解决上述问题，此显然是相关业者急欲解决的问题。因此如何能创设一种新型的减厚的多晶片堆叠封装构造，实属当前重要研发课题之一，亦成为当前业界极需改进的目标。
有鉴于上述现有的多晶片堆叠封装构造存在的缺陷，本发明人基于从事此类产品设计制造多年丰富的实务经验及其专业知识，并配合学理的运用，积极加以研究创新，以期创设一种新的减厚的多晶片堆叠封装构造，能够改进一般现有的多晶片堆叠封装构造，使其更具有实用性。经过不断的研究、设计，并经过反复试作样品及改进后，终于创设出确具实用价值的本发明。
发明内容
本发明的主要目的在于，克服现有多晶片堆叠封装构造存在的缺陷，而提供一种新的减厚的多晶片堆叠封装构造，所要解决的技术问题是使其在一封胶体内密封有复数个晶片与一导线架的部分，善用导线架的承座，可使晶片为同向堆叠以利于电性连接，并能够减少约一个间隔片的封胶厚度，从而更加适于实用。
本发明的另一目的在于，提供一种新的减厚的多晶片堆叠封装构造，所要解决的技术问题是使其在正向晶片堆叠的架构中能避免下方焊线接触上方晶片的背面，从而更加适于实用。
本发明的还一目的在于，提供一种新的减厚的多晶片堆叠封装构造，所要解决的技术问题是使其利用粘晶层全覆盖上晶片的背面，可以增进较小尺寸的间隔承座对其上方晶片的支撑性，并可避免下方焊线接触至上方晶片，从而更加适于实用。
本发明的目的及解决其技术问题是采用以下技术方案来实现的。依据本发明提出的一种减厚的多晶片堆叠封装构造，其包含：一导线架的一间隔承座与复数个引脚；一第一晶片，其具有一第一主动面与一第一背面，该第一主动面上形成有复数个第一电极，其电性连接至部分的该些引脚；一第二晶片，其具有一第二主动面与一第二背面，该第二主动面上形成有复数个第二电极，其电性连接至部分的该些引脚；以及一封胶体，用以结合该间隔承座、该些引脚、该第一晶片与该第二晶片；其中，第一晶片的第一主动面是贴附于该间隔承座的下方，第二晶片的第二背面是贴附于该间隔承座的上方，并且该间隔承座是不遮盖至该第一晶片的该些第一电极。
本发明的目的及解决其技术问题还可采用以下技术措施进一步实现。
前述的减厚的多晶片堆叠封装构造，其另包含有复数个第一焊线，以电性连接该第一晶片的该些第一电极与对应的引脚。
前述的减厚的多晶片堆叠封装构造，其中所述的该些第一焊线是为逆打线方式形成，以使该些第一焊线的弧高线段远离该第一晶片。
前述的减厚的多晶片堆叠封装构造，其中所述的间隔承座是具有一厚度，以致使该些第一焊线不接触至该第二晶片的背面。
前述的减厚的多晶片堆叠封装构造，其中所述的间隔承座的尺寸是小于该第一晶片的该第一主动面。
前述的减厚的多晶片堆叠封装构造，其中所述的该些第一电极是形成于该第一主动面的侧边。
前述的减厚的多晶片堆叠封装构造，其中所述的间隔承座一体连接有复数个系条，其是延伸通过该第一主动面的角隅。
前述的减厚的多晶片堆叠封装构造，其中所述的该些系条为无弯折，而使该间隔承座为无下沉型态。
前述的减厚的多晶片堆叠封装构造，其中所述的该些引脚的内端上表面形成有一电镀层。
前述的多晶片堆叠封装构造，其中该电镀层是不形成于该些引脚的侧面与下表面。
前述的减厚的多晶片堆叠封装构造，其另包含一第一粘晶层与一第二粘晶层，用以分别粘接该第一晶片与该第二晶片，其中该第一粘晶层是局部覆盖该第一晶片的该第一主动面，该第二粘晶层是全面覆盖该第二晶片的该第二背面。
前述的多晶片堆叠封装构造，另包含一第三晶片，其是设置于该第二晶片的该第二主动面上。
前述的多晶片堆叠封装构造，其中该第三晶片与该第二晶片之间形成有一间隔胶体。
前述的多晶片堆叠封装构造，另包含一第四晶片，其是设置于该第一晶片的该第一背面的下方。
本发明与现有技术相比具有明显的优点和有益效果。由以上可知，为了达到上述目的，本发明提供了一种多晶片堆叠封装构造，主要包含一导线架的一间隔承座与复数个引脚、一第一晶片、一第二晶片以及一封胶体。该第一晶片具有一第一主动面与一第一背面，该第一主动面上形成有复数个第一电极，其电性连接至部分的该些引脚。该第二晶片具有一第二主动面与一第二背面，该第二主动面上形成有复数个第二电极，其电性连接至部分的该些引脚。该封胶体是用以结合该间隔承座、该些引脚、该第一晶片与该第二晶片。其中，第一晶片的第一主动面贴附于该间隔承座的下方，第二晶片的第二背面是贴附于该间隔承座的上方，并且该间隔承座是不遮盖至该第一晶片的该些第一电极。
借由上述技术方案，本发明减厚的多晶片堆叠封装构造至少具有下列优点：
1、本发明减厚的多晶片堆叠封装构造，借由在一封胶体内密封有复数个晶片与一导线架的部分，善用导线架的承座，而可以使晶片为同向堆叠以利于电性连接，并能够减少约一个间隔片的封胶厚度，从而更加适于实用。
2、本发明减厚的多晶片堆叠封装构造，在正向晶片堆叠的架构中能够避免下方的焊线接触上方晶片的背面，从而更加适于实用。
3、本发明减厚的多晶片堆叠封装构造，借由利用粘晶层全覆盖上晶片的背面，而可以增进较小尺寸的间隔承座对其上方晶片的支撑性，并可避免下方焊线接触至上方晶片，从而更加适于实用。
综上所述，本发明是有关于一种减厚的多晶片堆叠封装构造，主要包含一导线架的一间隔承座与复数个引脚、一第一晶片、一第二晶片以及一封胶体。该第一晶片的主动面上形成有复数个第一电极，并电性连接至部分的该些引脚。该第二晶片的主动面上是形成有复数个第二电极，并电性连接至部分的该些引脚。该封胶体是用以结合该间隔承座、该些引脚、该第一晶片与该第二晶片。其中，第一晶片的主动面是贴附于该间隔承座的下方，第二晶片的第二背面是贴附于该间隔承座的上方，并且该间隔承座是不遮盖至该第一晶片的该些第一电极，可达到多晶片正向堆叠的减厚功效。本发明具有上述诸多优点及实用价值，其不论在产品结构或功能上皆有较大的改进，在技术上有显著的进步，并产生了好用及实用的效果，且较现有的多晶片堆叠封装构造具有增进的突出功效，从而更加适于实用，并具有产业的广泛利用价值，诚为一新颖、进步、实用的新设计。
上述说明仅是本发明技术方案的概述，为了能够更清楚了解本发明的技术手段，而可依照说明书的内容予以实施，并且为了让本发明的上述和其他目的、特征和优点能够更明显易懂，以下特举较佳实施例，并配合附图，详细说明如下。
附图说明
图1是一种现有习知的多晶片堆叠封装构造的截面示意图。
图2是另一种现有习知的多晶片堆叠封装构造的截面示意图。
图3是依据本发明的第一具体实施例，一种多晶片堆叠封装构造的截面示意图。
图4是依据本发明的第一具体实施例，该多晶片堆叠封装构造的第一晶片与间隔承座的顶面示意图。
图5是依据本发明的第二具体实施例，另一种多晶片堆叠封装构造的截面示意图。
100：多晶片堆叠封装构造    111：晶片承座
112：引脚                  120：第一晶片
121：主动面                122：焊垫
130：第二晶片              131：主动面
132：焊垫                  140：封胶体
150：焊线                  160：间隔片
200：多晶片堆叠封装构造    211：晶片承座
212：引脚                  213：双面电镀层
220：第一晶片              221：主动面
222：焊垫                  230：第二晶片
231：主动面                232：焊垫
240：封胶体                251：焊线
252：焊线                  300：多晶片堆叠封装构造
311：间隔承座              312：引脚
313：电镀层                314：系条
320：第一晶片              321：第一主动面
322：第一背面              323：第一电极
330：第二晶片              331：第二主动面
332：第二背面              333：第二电极
340：封胶体                351：第一焊线
352：第二焊线              361：第一粘晶层
362：第二粘晶层            400：多晶片堆叠封装构造
411：间隔承座              412：引脚
420：第一晶片              421：第一电极
430：第二晶片              431：第二电极
440：封胶体                451：第一焊线
452：第二焊线              453：第三焊线
454：第四焊线              460：第三晶片
470：第四晶片              480：间隔胶体
具体实施方式
为更进一步阐述本发明为达成预定发明目的所采取的技术手段及功效，以下结合附图及较佳实施例，对依据本发明提出的减厚的多晶片堆叠封装构造其具体实施方式、结构、特征及其功效，详细说明如后。
请参阅图3所示，是依据本发明的第一具体实施例，一种多晶片堆叠封装构造的截面示意图。在本发明的第一具体实施例中，一种多晶片堆叠封装构造300，主要包含一导线架的一间隔承座311(spacer pad)与复数个引脚312、一第一晶片320、一第二晶片330以及一封胶体340。
该间隔承座311与该些引脚312，是由同一导线架裁切而成，皆为金属材质，如铜、铁或其合金。通常该间隔承座311的形状是如同传统的晶片承座(die pad或称chip paddle)，但尺寸可稍小。
该第一晶片320，具有一第一主动面321与一第一背面322，该第一主动面321上形成有复数个第一电极323(如图4所示)。可以利用复数个第一焊线351将该些第一电极323电性连接至部分的该些引脚312。
该第二晶片330，具有一第二主动面331与一第二背面332，该第二主动面331上形成有复数个第二电极333。可利用复数个第二焊线352将该些第二电极333电性连接至部分的该些引脚312。
被该些第一焊线351与该些第二焊线352连接的引脚312可为重复或不同。在本实施例中，该第一晶片320与该第二晶片330是为同尺寸且同向堆叠。
该封胶体340，是用以结合该间隔承座311、该些引脚312、该第一晶片320与该第二晶片330。其中，第一晶片320的第一主动面321是贴附于该间隔承座311的下方，第二晶片330的第二背面332是贴附于该间隔承座311的上方，以达到多晶片的正面堆叠。
并且，请参阅图4所示，是依据本发明的第一具体实施例，该多晶片堆叠封装构造的第一晶片与间隔承座的顶面示意图。该间隔承座311是不遮盖至该第一晶片320的该些第一电极323，方可以再粘晶进行电性连接的步骤，以形成该些第一焊线351。通常该间隔承座311是能够提供一间隔厚度，以致使该些第一焊线351不接触至该第二晶片330的第二背面332。
因此，该第一晶片320与该第二晶片330是为同向堆叠，并且该第一晶片320与该第二晶片330之间利用该间隔承座311可以达到间隔提供与固着的目的，而可以利于电性连接，并能够减少该封胶体340约一个间隔片的封胶厚度。
较佳地，该多晶片堆叠封装构造300可另包含一第一粘晶层361与一第二粘晶层362，用以分别粘接该第一晶片320与该第二晶片330；其中，该第一粘晶层361是局部覆盖该第一晶片320的该第一主动面321，该第二粘晶层362是全面覆盖该第二晶片330的该第二背面332。藉此，可以增进较小尺寸的间隔承座311对其上方第二晶片330的支撑性，并可以避免下方的第一焊线351接触至第二晶片330的第二背面332。
请再参阅图3、图4所示，较佳地，该些第一焊线351是为逆打线方式形成，即该些第一焊线351形成时是先将线头端接合在该些引脚312，经引拉后再将线尾端接合在该第一晶片320的该些第一电极323，以使该些第一焊线351的弧高线段远离该第一晶片320，不会干涉到第二晶片330的粘晶堆叠。
请再结合参阅图4所示，较佳地，该间隔承座311的尺寸是小于该第一晶片320的该第一主动面321，以在第一次粘晶之后显露该第一晶片320的该些第一电极323。在本实施例中，该些第一电极323是形成于该第一主动面321的侧边，而该间隔承座311一体连接设有复数个系条314，其是延伸通过该第一主动面321的角隅，以使该些第一焊线351可顺利连接至该些第一电极323。
较佳地，该些系条314是为无弯折，该间隔承座311则为无下沉型态而与该些引脚312的内端约为共平面，即可达到上下模流的平衡。此外，该些引脚312的内端上表面可形成有一电镀层313，如银(Ag)，该电镀层是不形成于该些引脚312的侧面与下表面，即可以供正向打线的第一焊线351与/或第二焊线352的一端连接至该些引脚312的内端上表面。因此，不需要将导线架双面电镀，而可以节省导线架的制造成本，并可减少该些引脚312与该封胶体340之间发生剥层的可能。
请参阅图5所示，是依据本发明的第二具体实施例，另一种多晶片堆叠封装构造的截面示意图。本发明并不局限被密封晶片的数量。本发明的第二具体实施例揭示的另一种多晶片堆叠封装构造400，除了包含一导线架的一间隔承座411与复数个引脚412、一第一晶片420、一第二晶片430以及一封胶体440，与第一具体实施例大致相同的元件之外，其还另还包含一第三晶片460与/或一第四晶片470等等。
该第一晶片420，其主动面上形成有复数个第一电极421，并利用复数个第一焊线451电性连接至部分的该些引脚412。
该第二晶片430，其主动面上形成有复数个第二电极431，并利用复数个第二焊线452是电性连接至部分的该些引脚412。
该封胶体440，是用以结合该间隔承座411、该些引脚412、该第一晶片420、该第二晶片430、该第三晶片460与该第四晶片470。其中，第一晶片420的主动面是贴附于该间隔承座411的下方，第二晶片430的背面是贴附于该间隔承座411的上方，并且该间隔承座411是不遮盖至该第一晶片420的该些第一电极421。因此，该封胶体440可以省去一个间隔物的厚度。
此外，该第三晶片160，是可同向设置于该第二晶片430的主动面上。该第三晶片460与该第二晶片430之间可另形成有一间隔胶体480，如在该封胶体440熟化前的B阶胶体(B-stage resin)，可以避免该第三晶片460碰触到该些第二焊线452，并可局部密封该些第二焊线452的一端。并且以复数个第三焊线453电性连接至部分的该些引脚412。
该第四晶片470，是为可以背对背方式设置于该第一晶片420的背面下方，能够达到多晶片堆叠减厚的功效。
以上所述，仅是本发明的较佳实施例而已，并非对本发明作任何形式上的限制，虽然本发明已以较佳实施例揭露如上，然而并非用以限定本发明，任何熟悉本专业的技术人员，在不脱离本发明技术方案范围内，当可利用上述揭示的技术内容作出些许更动或修饰为等同变化的等效实施例，但凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化与修饰，均仍属于本发明技术方案的范围内。

Claims (10)

1.一种减厚的多晶片堆叠封装构造，其特征在于其包含：
一导线架的一间隔承座与复数个引脚；
一第一晶片，其具有一第一主动面与一第一背面，该第一主动面上形成有复数个第一电极，其电性连接至部分的该些引脚；
一第二晶片，其具有一第二主动面与一第二背面，该第二主动面上形成有复数个第二电极，其电性连接至部分的该些引脚；以及
一封胶体，用以结合该间隔承座、该些引脚、该第一晶片与该第二晶片；
其中，第一晶片的第一主动面是贴附于该间隔承座的下方，第二晶片的第二背面是贴附于该间隔承座的上方，并且该间隔承座是不遮盖至该第一晶片的该些第一电极。
2.根据权利要求1所述的减厚的多晶片堆叠封装构造，其特征在于其另包含有复数个第一焊线，以电性连接该第一晶片的该些第一电极与对应的引脚。
3.根据权利要求2所述的减厚的多晶片堆叠封装构造，其特征在于其中所述的该些第一焊线是为逆打线方式形成，以使该些第一焊线的弧高线段远离该第一晶片。
4.根据权利要求2所述的减厚的多晶片堆叠封装构造，其特征在于其中所述的间隔承座具有一厚度，以致使该些第一焊线不接触至该第二晶片的背面。
5.根据权利要求1所述的减厚的多晶片堆叠封装构造，其特征在于其中所述的间隔承座的尺寸是小于该第一晶片的该第一主动面。
6.根据权利要求1或5所述的减厚的多晶片堆叠封装构造，其特征在于其中所述的该些第一电极是形成于该第一主动面的侧边。
7.根据权利要求6所述的减厚的多晶片堆叠封装构造，其特征在于其中所述的间隔承座一体连接有复数个系条，其是延伸通过该第一主动面的角隅。
8.根据权利要求7所述的减厚的多晶片堆叠封装构造，其特征在于其中所述的该些系条是为无弯折，而使该间隔承座为无下沉型态。
9.根据权利要求1所述的减厚的多晶片堆叠封装构造，其特征在于其中所述的该些引脚的内端上表面形成有一电镀层。
10.根据权利要求1所述的减厚的多晶片堆叠封装构造，其特征在于其另包含一第一粘晶层与一第二粘晶层，用以分别粘接该第一晶片与该第二晶片，其中该第一粘晶层是局部覆盖该第一晶片的该第一主动面，该第二粘晶层是全面覆盖该第二晶片的该第二背面
CN 200610111541 2006-08-23 2006-08-23 减厚的多晶片堆叠封装构造 Pending CN101131991A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN 200610111541 CN101131991A (zh) 2006-08-23 2006-08-23 减厚的多晶片堆叠封装构造

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN 200610111541 CN101131991A (zh) 2006-08-23 2006-08-23 减厚的多晶片堆叠封装构造

Publications (1)

Publication Number Publication Date
CN101131991A true CN101131991A (zh) 2008-02-27

Family

ID=39129181

Family Applications (1)

Application Number Title Priority Date Filing Date
CN 200610111541 Pending CN101131991A (zh) 2006-08-23 2006-08-23 减厚的多晶片堆叠封装构造

Country Status (1)

Country Link
CN (1) CN101131991A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102324437A (zh) * 2011-04-20 2012-01-18 廖炎红 一种延长节能灯具使用寿命的复合晶片及其制备方法和应用
CN102386165A (zh) * 2011-10-28 2012-03-21 三星半导体(中国)研究开发有限公司 芯片封装件及其制造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102324437A (zh) * 2011-04-20 2012-01-18 廖炎红 一种延长节能灯具使用寿命的复合晶片及其制备方法和应用
CN102386165A (zh) * 2011-10-28 2012-03-21 三星半导体(中国)研究开发有限公司 芯片封装件及其制造方法

Similar Documents

Publication Publication Date Title
CN100485917C (zh) 电镀于封胶内的无外引脚半导体封装构造的制造方法
CN206282838U (zh) 无源器件与有源器件的集成封装结构
CN101656248A (zh) 具有凹槽的基板的芯片堆叠封装结构及其封装方法
CN101840901A (zh) 无基岛静电释放圈引线框结构及其生产方法
CN100539126C (zh) 芯片堆叠结构以及可制成芯片堆叠结构的晶片结构
CN103250246A (zh) 具有线上膜及铜线的薄型多晶片堆迭封装件的方法及系统
CN101752353B (zh) 多芯片半导体封装构造
CN103094223B (zh) 封装基板及其制法
CN101017785A (zh) 半导体堆栈结构及其制法
CN111564419B (zh) 芯片叠层封装结构、其制作方法和电子设备
CN101131991A (zh) 减厚的多晶片堆叠封装构造
CN101131978A (zh) 集成电路封装构造及其使用的多层导线架
CN101764126B (zh) 无外引脚的多芯片半导体封装构造及导线架
CN101246877B (zh) 多晶片面对面堆叠封装构造
CN107946269A (zh) 一种传感芯片的封装结构及其封装方法
CN110648991B (zh) 一种用于框架封装芯片的转接板键合结构及其加工方法
CN208014686U (zh) 一种传感芯片的封装结构
CN110518003B (zh) 芯片封装结构和芯片封装方法
CN101183676A (zh) 封装结构及其制造方法
CN100481407C (zh) 晶片上引脚球格阵列封装构造
CN206322729U (zh) Csp led封装结构
CN201174381Y (zh) 减少集成电路封装厚度的结构
CN212182316U (zh) 一种无载体的半导体叠层封装结构
CN211828729U (zh) 一种基于wb芯片与fc芯片共存的双面挖腔陶瓷封装结构
TWI297945B (en) Multi-chip stack package having reduced thickness

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication