CN114446921A - Mcm封装结构及其制作方法 - Google Patents

Mcm封装结构及其制作方法 Download PDF

Info

Publication number
CN114446921A
CN114446921A CN202011219377.8A CN202011219377A CN114446921A CN 114446921 A CN114446921 A CN 114446921A CN 202011219377 A CN202011219377 A CN 202011219377A CN 114446921 A CN114446921 A CN 114446921A
Authority
CN
China
Prior art keywords
die
conductive
layer
wiring substrate
dielectric layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202011219377.8A
Other languages
English (en)
Inventor
周辉星
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SIPLP Microelectronics Chongqing Ltd
Original Assignee
SIPLP Microelectronics Chongqing Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SIPLP Microelectronics Chongqing Ltd filed Critical SIPLP Microelectronics Chongqing Ltd
Priority to CN202011219377.8A priority Critical patent/CN114446921A/zh
Publication of CN114446921A publication Critical patent/CN114446921A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

本发明提供了一种MCM封装结构及其制作方法，封装结构包括：第一裸片组件、预布线基板、塑封层、第一导电迹线、第一导电凸块、第一介电层、第二导电迹线、第二导电凸块、第二介电层以及无源器件。预布线基板可将需要在裸片活性面上形成的布线层转移到预布线基板中，预布线基板包括复杂多电路，这些复杂多电路通过和裸片活性面上的焊盘电连接而嵌入封装结构中，可提高整个MCM封装结构的性能，还可将无源器件纳入MCM封装结构。预布线基板可以在封装之前进行预布线基板的测试，避免使用已知不良预布线基板。预布线基板为预制基板，其制作过程独立于封装过程进行，可节省整个封装工艺的封装时间。

Description

MCM封装结构及其制作方法
技术领域
本发明涉及芯片封装技术领域，尤其涉及一种MCM封装结构及其制作方法。
背景技术
在封装过程中，常常将具有不同功能的裸片封装在一个封装结构中，以形成特定作用，被称为多芯片组件(Multi-Chip Module，MCM)，其具有体积小、可靠性高、高性能和多功能化等优势。
随着电子设备小型轻量化，具有紧凑结构、小体积的芯片封装体受到越来越多的市场青睐。
MCM中，芯片内部电路结构常常较为复杂，再布线层中的布线密度高，由此会产生因为芯片表面积太小而导致布线困难。另外，由于布线过于密集容易导致微细布线易产生短路，从而影响产品的良率，同时，芯片的使用寿命也较低；特别是在需要形成多层布线层的情况下由于工艺的复杂使过程难以管控。
发明内容
本发明的发明目的是提供一种MCM封装结构及其制作方法，以解决相关技术中的问题。
为实现上述目的，本发明的第一方面提供一种MCM封装结构，包括：
第一裸片组件，至少包括：第一裸片与第二裸片，所述第一裸片包括若干第一焊盘，所述第一焊盘位于所述第一裸片的活性面，所述第二裸片包括若干第二焊盘，所述第二焊盘位于所述第二裸片的活性面；所述第二裸片的活性面覆盖有第二保护层，所述第二保护层暴露所述第二焊盘；所述第一裸片的活性面与所述第二裸片的活性面朝向相背；
预布线基板，围绕所述第一裸片组件设置；所述预布线基板内设有预布线线路，所述预布线线路包括正面电连接点与背面电连接点，所述正面电连接点暴露在所述预布线基板的正面，所述背面电连接点暴露在所述预布线基板的背面；
塑封层，包覆所述第一裸片组件与所述预布线基板，所述塑封层的背面暴露所述第二保护层、所述第二焊盘以及所述预布线基板的背面，所述塑封层的正面暴露所述第一裸片的活性面与所述预布线基板的正面；
第一导电迹线，位于所述第一焊盘、所述正面电连接点以及所述塑封层的正面上，用于电连接所述第一裸片与所述预布线线路；
第一导电凸块，连接于所述第一导电迹线；
第一介电层，包埋所述第一导电迹线与所述第一导电凸块，所述第一导电凸块暴露在所述第一介电层外；
第二导电迹线，位于所述第二焊盘、所述背面电连接点以及所述塑封层的背面上，用于电连接所述第二裸片与所述预布线线路；
第二导电凸块，连接于所述第二导电迹线；
第二介电层，包埋所述第二导电迹线与所述第二导电凸块，所述第二导电凸块暴露在所述第二介电层外；以及
无源器件，通过所述第二导电凸块电连接于所述第二导电迹线。
可选地，所述第一裸片组件为裸片堆叠结构。
可选地，所述无源器件通过所述第二导电凸块连接于所述第二导电迹线替换为：所述无源器件通过所述第一导电凸块连接于所述第一导电迹线。
可选地，还包括：第三介电层，位于所述第一裸片的活性面、所述预布线基板的正面以及所述塑封层的正面；所述第三介电层暴露所述第一焊盘与所述正面电连接点；所述第一导电迹线位于所述第一焊盘、所述正面电连接点以及所述第三介电层上。
可选地，还包括：第一保护层，覆盖于所述第一裸片的活性面，所述第一保护层暴露所述第一焊盘；所述塑封层的正面暴露所述第一保护层与所述第一焊盘。
可选地，所述第二保护层的材料为有机高分子聚合物绝缘材料、无机绝缘材料或复合材料；和/或所述第一介电层的材料为有机高分子聚合物绝缘材料、无机绝缘材料或复合材料；和/或所述第二介电层的材料为有机高分子聚合物绝缘材料、无机绝缘材料或复合材料。
可选地，所述第一导电迹线包括一层金属图案层；和/或所述第二导电迹线包括一层金属图案层。
本发明的第二方面提供一种MCM封装结构的制作方法，包括：
提供载板与承载于所述载板的多组待封装件，每组所述待封装件包括：具有贯通开口的预布线基板，以及位于所述贯通开口内的第一裸片组件；所述预布线基板内设有预布线线路，所述预布线线路包括正面电连接点与背面电连接点，所述正面电连接点暴露在所述预布线基板的正面，所述背面电连接点暴露在所述预布线基板的背面；所述第一裸片组件至少包括：第一裸片与第二裸片，所述第一裸片包括若干第一焊盘，所述第一焊盘位于所述第一裸片的活性面，所述第二裸片包括若干第二焊盘，所述第二焊盘位于所述第二裸片的活性面；所述第二裸片的活性面覆盖有第二保护层；所述第一裸片的活性面与所述第二裸片的活性面朝向相背；所述预布线基板的正面与所述第一裸片的活性面朝向所述载板；
在所述载板的表面形成包埋各组所述待封装件的塑封层；减薄所述塑封层，直至露出所述第二保护层与所述预布线基板的背面；
去除所述载板，暴露所述第一裸片的活性面、所述预布线基板的正面以及所述塑封层的正面；在所述第一焊盘、所述正面电连接点以及所述塑封层的正面上形成第一导电迹线，以电连接组内的所述第一裸片与所述预布线线路；
在所述第一导电迹线上形成第一导电凸块以及形成包埋所述第一导电迹线与所述第一导电凸块的第一介电层，所述第一导电凸块暴露在所述第一介电层外；
在所述第二保护层内形成第二开口，以暴露所述第二焊盘；在所述第二保护层、所述第二焊盘、所述背面电连接点以及所述塑封层的背面上形成第二导电迹线，以电连接组内的所述第二裸片与所述预布线线路；
在所述第二导电迹线上形成第二导电凸块以及形成包埋所述第二导电迹线与所述第二导电凸块的第二介电层，所述第二导电凸块暴露在所述第二介电层外；
在所述第二导电凸块与所述第二介电层上设置无源器件，所述无源器件通过所述第二导电凸块连接于组内的所述第二导电迹线；
切割形成多个MCM封装结构，每个所述MCM封装结构包括一组所述待封装件。
可选地，先形成所述第二导电迹线，在所述第二导电迹线上形成第二导电凸块以及形成包埋所述第二导电迹线与所述第二导电凸块的第二介电层，所述第二导电凸块暴露在所述第二介电层外；后去除所述载板，形成所述第一导电迹线，在所述第一导电迹线上形成第一导电凸块以及形成包埋所述第一导电迹线与所述第一导电凸块的第一介电层，所述第一导电凸块暴露在所述第一介电层外，在所述第一导电凸块与所述第一介电层上设置无源器件，所述无源器件通过所述第一导电凸块连接于组内的所述第一导电迹线。
可选地，所述减薄塑封层，直至露出所述第二保护层与所述预布线基板的背面步骤在形成所述第一介电层步骤后，形成所述第二导电迹线步骤前进行。
可选地，去除所述载板后，在暴露的所述第一裸片的活性面、所述预布线基板的正面以及所述塑封层的正面上形成第三介电层；在所述第三介电层内形成多个第三开口，所述第三开口暴露所述第一焊盘与所述正面电连接点；在所述第一焊盘、所述正面电连接点以及所述第三介电层上形成所述第一导电迹线。
可选地，所述第一裸片组件中，所述第一裸片的活性面覆盖有第一保护层；所述第一保护层朝向所述载板；所述第一保护层内设有暴露所述第一焊盘的第一开口，或去除所述载板步骤后，形成所述第一导电迹线步骤前，在所述第一保护层内形成第一开口，以暴露所述第一焊盘。
可选地，各组所述待封装件的所述预布线基板连接在一起，所述切割形成多个MCM封装结构步骤中被切割开。
本发明的第三方面提供一种MCM封装结构，包括：
裸片，所述裸片包括若干焊盘，所述焊盘位于所述裸片的活性面；
预布线基板，围绕所述裸片设置；所述预布线基板内设有预布线线路，所述预布线线路包括正面电连接点与背面电连接点，所述正面电连接点暴露在所述预布线基板的正面，所述背面电连接点暴露在所述预布线基板的背面；
塑封层，包覆所述裸片与所述预布线基板，所述塑封层的背面暴露所述预布线基板的背面，所述塑封层的正面暴露所述裸片的活性面与所述预布线基板的正面；
导电迹线，位于所述焊盘、所述正面电连接点以及所述塑封层的正面上，用于电连接所述裸片与所述预布线线路；
第一导电凸块，连接于所述导电迹线；
第一介电层，包埋所述导电迹线与所述第一导电凸块，所述第一导电凸块暴露在所述第一介电层外；
第二导电凸块，连接于所述背面电连接点；
第二介电层，包埋所述第二导电凸块，所述第二导电凸块暴露在所述第二介电层外；以及
无源器件，电连接于所述第二导电凸块。
可选地，所述无源器件电连接于所述第二导电凸块替换为：所述无源器件电连接于所述第一导电凸块。
可选地，第二裸片组件替换所述裸片，所述第二裸片组件包括多个裸片，所述多个裸片的活性面朝向相同。
本发明的第四方面提供一种MCM封装结构的制作方法，包括：
提供载板与承载于所述载板的多组待封装件，每组所述待封装件包括：具有贯通开口的预布线基板，以及位于所述贯通开口内的裸片；所述预布线基板内设有预布线线路，所述预布线线路包括正面电连接点与背面电连接点，所述正面电连接点暴露在所述预布线基板的正面，所述背面电连接点暴露在所述预布线基板的背面；所述裸片包括若干焊盘，所述焊盘位于所述裸片的活性面；所述预布线基板的正面与所述裸片的活性面朝向所述载板；
在所述载板的表面形成包埋各组所述待封装件的塑封层；减薄所述塑封层，直至露出所述预布线基板的背面；
去除所述载板，暴露所述裸片的活性面、所述预布线基板的正面以及所述塑封层的正面；在所述焊盘、所述正面电连接点以及所述塑封层的正面上形成导电迹线，以电连接组内的所述裸片与所述预布线线路；
在所述导电迹线上形成第一导电凸块以及形成包埋所述导电迹线与所述第一导电凸块的第一介电层，所述第一导电凸块暴露在所述第一介电层外；
在所述背面电连接点上形成第二导电凸块以及形成包埋所述第二导电凸块的第二介电层，所述第二导电凸块暴露在所述第二介电层外；
在所述第二导电凸块与所述第二介电层上设置无源器件，所述无源器件电连接于组内的所述第二导电凸块；
切割形成多个MCM封装结构，每个所述MCM封装结构包括一组所述待封装件。
可选地，先形成所述第二导电凸块以及形成包埋所述第二导电凸块的第二介电层，所述第二导电凸块暴露在所述第二介电层外；后去除所述载板，形成所述导电迹线，在所述导电迹线上形成第一导电凸块以及形成包埋所述导电迹线与所述第一导电凸块的第一介电层，所述第一导电凸块暴露在所述第一介电层外，在所述第一导电凸块与所述第一介电层上设置无源器件，所述无源器件电连接于所述第一导电凸块。
可选地，第二裸片组件替换所述裸片，所述第二裸片组件包括多个裸片，所述多个裸片的活性面朝向相同。
与现有技术相比，本发明的有益效果在于：
第一，预布线基板可将需要在裸片活性面上形成的布线层转移到预布线基板中，预布线基板包括复杂多电路，这些复杂多电路通过和裸片活性面上的焊盘电连接而嵌入封装结构中，可提高整个MCM封装结构的性能。第二，将再布线层中的细微布线转移到预布线基板上进行，减小了短路的概率，增加了产品良率，同时可减少第一导电迹线和/或第二导电迹线的层数，降低工艺复杂程度。第三，提供预成型的预布线基板，可以在封装之前进行预布线基板的测试，避免使用已知不良预布线基板。第四，预布线基板为预制基板，其制作过程独立于封装过程进行，可节省整个封装工艺的封装时间。
此外，活性面朝向相同或相背的裸片组件可实现MCM封装结构体积小、结构紧凑的效果。对于活性面朝向相背的裸片组件，通过预布线基板不但可实现第一裸片与第二裸片的电连接，还可实现在塑封层的正面与背面的两面布线，相对于仅通过一个面上的布线，可提高布线的密集程度，形成布线更复杂、体积更小的MCM封装结构，还可将无源器件纳入MCM封装结构。
附图说明
图1是本发明第一实施例的MCM封装结构的截面结构示意图；
图2是图1中的MCM封装结构的制作方法的流程图；
图3至图9是图2中的流程对应的中间结构示意图；
图10是本发明第二实施例的MCM封装结构的截面结构示意图；
图11是本发明第三实施例的MCM封装结构的截面结构示意图；
图12是图11中的MCM封装结构的制作方法的流程图；
图13与图14是图12中的流程对应的中间结构示意图；
图15是本发明第四实施例的MCM封装结构的截面结构示意图。
为方便理解本发明，以下列出本发明中出现的所有附图标记：
MCM封装结构1、6、7、8 第一裸片组件10
第一裸片11 第一保护层110
第一焊盘111 第一裸片的背面11b
第一裸片的活性面11a 第二裸片12
第二保护层120 第二焊盘121
第二裸片的背面12b 第二裸片的活性面12a
预布线基板13 预布线线路130
正面电连接点131 背面电连接点132
预布线基板的正面13a 预布线基板的背面13b
塑封层14 塑封层的正面14a
塑封层的背面14b 第一导电迹线15
第一导电凸块16 第一介电层17
第二导电迹线18 第二导电凸块19
第二介电层20 无源器件21
贯通开口133 第一开口110a
第二开口120a 金属图案块15a、18a
载板2 待封装件3
第一支撑板4 第二支撑板5
第三开口22a 第三介电层22
具体实施方式
为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
图1是本发明第一实施例的MCM封装结构的截面结构示意图。
参照图1所示，MCM封装结构1包括：
第一裸片组件10，至少包括：第一裸片11与第二裸片12，第一裸片11包括若干第一焊盘111，第一焊盘111位于第一裸片11的活性面11a，第二裸片12包括若干第二焊盘121，第二焊盘121位于第二裸片12的活性面12a；第二裸片12的活性面12a覆盖有第二保护层120，第二保护层120暴露第二焊盘121；第一裸片11的活性面11a与第二裸片12的活性面朝向相背；
预布线基板13，围绕第一裸片组件10设置；预布线基板13内设有预布线线路130，预布线线路130包括正面电连接点131与背面电连接点132，正面电连接点131暴露在预布线基板13的正面13a，背面电连接点132暴露在预布线基板13的背面13b；
塑封层14，包覆第一裸片组件10与预布线基板13，塑封层14的背面14b暴露第二保护层120、第二焊盘121以及预布线基板13的背面13b，塑封层14的正面14a暴露第一裸片11的活性面11a与预布线基板13的正面13a；
第一导电迹线15，位于第一焊盘111、正面电连接点131以及塑封层14的正面14a上，用于电连接第一裸片11与预布线线路130；
第一导电凸块16，连接于第一导电迹线15；
第一介电层17，包埋第一导电迹线15与第一导电凸块16，第一导电凸块16暴露在第一介电层17外；
第二导电迹线18，位于第二焊盘121、背面电连接点132以及塑封层14的背面14b上，用于电连接第二裸片12与预布线线路130；
第二导电凸块19，连接于第二导电迹线18；
第二介电层20，包埋第二导电迹线18与第二导电凸块19，第二导电凸块19暴露在第二介电层20外；以及
无源器件21，通过第二导电凸块19连接于第二导电迹线18。
第一裸片11与第二裸片12可以为需电互连的裸片，不限定各自功能。一些实施例中，第一裸片11与第二裸片12可以为电力裸片(POWER DIE)、存储裸片(MEMORY DIE)、传感裸片(SENSOR DIE)、或射频裸片(RADIO FREQUENCE DIE)或对应的控制芯片。
参照图1所示，第一裸片11包括相对的活性面11a与背面11b。第一焊盘111暴露于活性面11a。第一裸片11内可以包含形成于半导体衬底上的多种器件，以及与各个器件电连接的电互连结构。第一焊盘111与电互连结构连接，用于将各个器件的电信号输入/输出。
需要说明的是，本发明中，“/”表示“或”。
第二裸片12包括相对的活性面12a与背面12b。第二焊盘121暴露于活性面12a。第二裸片12内可以包含形成于半导体衬底上的多种器件，以及与各个器件电连接的电互连结构。第二焊盘121与电互连结构连接，用于将各个器件的电信号输入/输出。
继续参照图1所示，本实施例中，第一裸片组件10为裸片堆叠结构，即第一裸片11与第二裸片12背靠背设置。第一裸片11与第二裸片12背靠背设置是指：第一裸片11的背面11b与第二裸片12的背面12b贴合在一起。
其它实施例中，第一裸片组件10中，可以包括第一或多个第一裸片11，也可以包括一个或多个第二裸片12。第一裸片11与第二裸片12可以错位设置，甚至并排设置，即塑封层14的正面14a还暴露第二裸片12的背面12b。
本实施例中，第一裸片11的面积大于第二裸片12的面积。其它实施例中，第二裸片12的面积也可以大于第一裸片11的面积。
本实施例中，第一裸片11的活性面11a设置有第一保护层110。一些实施例中，第一裸片11的活性面11a也可以省略第一保护层110。
第一保护层110和/或第二保护层120为绝缘材料，具体可以为有机高分子聚合物绝缘材料，也可以为无机绝缘材料或复合材料。有机高分子聚合物绝缘材料例如为聚酰亚胺、环氧树脂、ABF(Ajinomoto buildup film)、PBO(Polybenzoxazole)、有机聚合物膜或者其它具有类似绝缘性能的有机材料等。无机绝缘材料例如为二氧化硅、氮化硅中的至少一种。复合材料为无机-有机复合材料，可以为无机-有机聚合物复合材料，例如SiO2/树脂聚合物复合材料。
预布线基板13包括预布线线路130以及填充于预布线线路130之间的绝缘材料层。相对于在第一裸片11与第二裸片12的塑封体上制作再布线层的方案，本方案采用预布线基板13的好处在于：第一，将再布线层中的细微布线转移到预布线基板13上进行，减小了短路的概率，增加了产品良率，同时可减少第一导电迹线15和/或第二导电迹线18的层数，降低工艺复杂程度。第二，提供预成型的预布线基板13，可以在封装之前进行预布线基板13的测试，避免使用已知不良预布线基板13。第三，预布线基板13为预制基板，其制作过程独立于封装过程进行，可节省整个封装工艺的封装时间。
此外，将需要在裸片活性面11a、12a上形成的布线层转移到预布线基板13中，预布线基板13包括复杂多电路，这些复杂多电路通过和裸片活性面11a、12a上的焊盘111、121电连接而嵌入封装结构1中，可提高整个封装结构1的性能。
预布线基板13可以为围绕第一裸片组件10设置的一整块，也可以为多块。
预布线基板13可以包括相对的正面13a与背面13b。本实施例中，预布线基板13的正面13a与第一保护层110齐平，预布线基板13的背面13b与第二保护层120齐平。暴露在预布线基板正面13a的正面电连接点131可以有多个，暴露在预布线基板背面13b的背面电连接点132也可以有多个。
塑封层14的材料可以为环氧树脂、聚酰亚胺树脂、苯并环丁烯树脂、聚苯并恶唑树脂、聚对苯二甲酸丁二酯、聚碳酸酯、聚对苯二甲酸乙二醇酯、聚乙烯、聚丙烯、聚烯烃、聚氨酯、聚烯烃、聚醚砜、聚酰胺、聚亚氨酯、乙烯-醋酸乙烯共聚物或聚乙烯醇等。塑封层14的材料还可以为各种聚合物或者树脂与聚合物的复合材料。
塑封层14包括相对的正面14a与背面14b。本实施例中，塑封层14的正面14a暴露第一保护层110、第一焊盘111以及预布线基板13的正面13a，塑封层14的背面14b暴露第二保护层120、第二焊盘121以及预布线基板13的背面13b。
图1所示实施例中，第一导电迹线15包括若干金属图案块15a，具有一层。部分数目的金属图案块15a选择性电连接正面电连接点131与第一焊盘111，以实现预布线基板13与第一裸片11的电连接；部分数目的金属图案块15a选择性电连接正面电连接点131，以将该些正面电连接点131通过第一导电凸块16引出。此外，还可以有部分数目的金属图案块15a选择性电连接多个电连接正面电连接点131，以实现该些正面电连接点131的电路布局或电导通；还可以有部分数目的金属图案块15a选择性电连接多个第一焊盘111，以实现该些第一焊盘111的电路布局或电导通。
第一导电迹线15的布局可根据预设电路布局而定。
一些实施例中，第一导电迹线15还可以包括两层或两层以上金属图案层。
参照图1所示，本实施例中，第一导电迹线15上的第一导电凸块16充当MCM封装结构1的对外连接端。
一些实施例中，第一导电凸块16上还可以具有抗氧化层。
抗氧化层可以包括：b1)锡层、或b2)自下而上堆叠的镍层与金层、或b3)自下而上堆叠的镍层、钯层与金层。第一导电凸块16的材料可以为铜，上述抗氧化层可以防止铜氧化，进而防止铜氧化导致的电连接性能变差。
图1所示实施例中，第二导电迹线18包括若干金属图案块18a，具有一层。部分数目的金属图案块18a选择性电连接背面电连接点132与第二焊盘121，以实现预布线基板13与第二裸片12的电连接。此外，还可以有部分数目的金属图案块18a选择性电连接多个背面电连接点132，以实现该些背面电连接点132的电路布局或电导通；还可以有部分数目的金属图案块18a选择性电连接多个第二焊盘121，以实现该些第二焊盘121的电路布局或电导通。
第二导电迹线18的布局可根据预设电路布局而定。
一些实施例中，第二导电迹线18还可以包括两层或两层以上金属图案层。
第二导电凸块19的材料可以为铜。
第一介电层17与第二介电层20的材料可以为有机高分子聚合物绝缘材料、无机绝缘材料或复合材料。有机高分子聚合物绝缘材料例如为聚酰亚胺、环氧树脂、ABF(Ajinomoto buildup film)、PBO(Polybenzoxazole)、有机聚合物膜或者其它具有类似绝缘性能的有机材料等。无机绝缘材料例如为二氧化硅、氮化硅中的至少一种。复合材料为无机-有机复合材料，可以为无机-有机聚合物复合材料，例如SiO2/树脂聚合物复合材料。相对于无机绝缘材料，有机高分子聚合物绝缘材料与复合材料的张应力较小，可防止MCM封装结构1表面出现翘曲。
无源器件21可以包括电阻类、电感类和电容类元件，它的共同特点是在电路中无需加电源即可在有信号时工作。无源器件21包括电连接点，电连接点与第二导电凸块19连接，以实现无源器件21的电信号接入/接出。
本实施例不限定第一裸片组件10与无源器件21的数目及种类。
参照图1所示，本实施例中的MCM封装结构1，通过第一导电凸块16实现了外部电路连接。
MCM封装结构1中，一方面，活性面朝向相背的第一裸片组件10实现了MCM封装结构1体积小、结构紧凑的效果。另一方面，通过预布线基板13不但实现了第一裸片11与第二裸片12的电连接，还实现了在塑封层14的正面14a与背面14b的两面布线，相对于仅通过一个面上的布线，可提高布线的密集程度，形成布线更复杂、体积更小的MCM封装结构1。再一方面，通过塑封层背面14b的布线，可将无源器件21纳入MCM封装结构1。
本发明一实施例提供了图1中的MCM封装结构1的一种制作方法。图2是制作方法的流程图。图3至图9是图2中的流程对应的中间结构示意图。
首先，参照图2中的步骤S1、图3与图4所示，提供载板2与承载于载板2的多组待封装件3，每组待封装件3包括：具有贯通开口133的预布线基板13，以及位于贯通开口133内的第一裸片组件10；预布线基板13内设有预布线线路130，预布线线路130包括正面电连接点131与背面电连接点132，正面电连接点131暴露在预布线基板13的正面13a，背面电连接点132暴露在预布线基板13的背面13b；第一裸片组件10至少包括：第一裸片11与第二裸片12，第一裸片11包括若干第一焊盘111，第一焊盘111位于第一裸片11的活性面11a，第二裸片12包括若干第二焊盘121，第二焊盘121位于第二裸片12的活性面12a；第二裸片12的活性面12a覆盖有第二保护层120；第一裸片11的活性面11a与第二裸片12的活性面12a朝向相背；预布线基板13的正面13a与第一裸片11的活性面11a朝向载板2。其中，图3是载板和多组待封装件的俯视图；图4是沿着图3中的AA线的剖视图。
第一裸片11与第二裸片12可以为需电互连的裸片，不限定各自功能。一些实施例中，第一裸片11与第二裸片12可以为电力裸片(POWER DIE)、存储裸片(MEMORY DIE)、传感裸片(SENSOR DIE)、或射频裸片(RADIO FREQUENCE DIE)或对应的控制芯片。
参照图4所示，第一裸片11包括相对的活性面11a与背面11b。第一裸片11内可以包含形成于半导体衬底上的多种器件，以及与各个器件电连接的电互连结构。暴露于第一裸片11的活性面11a的第一焊盘111与电互连结构连接，用于将各个器件的电信号输入/输出。
第二裸片12包括相对的活性面12a与背面12b。第二焊盘121暴露于活性面12a。第二裸片12内也可以包含形成于半导体衬底上的多种器件，以及与各个器件电连接的电互连结构。暴露于第二裸片12的活性面12a的第二焊盘121与电互连结构连接，用于将各个器件的电信号输入/输出。
继续参照图4所示，本实施例中，第一裸片组件10为裸片堆叠结构，即第一裸片11与第二裸片12背靠背设置。其它实施例中，第一裸片组件10中，可以包括第一或多个第一裸片11，也可以包括一个或多个第二裸片12。第一裸片11与第二裸片12可以错位设置，甚至并排设置，即塑封层14的正面14a还暴露第二裸片12的背面12b。
本实施例中，第一裸片11的面积大于第二裸片12的面积。其它实施例中，第二裸片12的面积也可以大于第一裸片11的面积。
第二保护层120覆盖第二焊盘121，以在减薄塑封层14时对第二焊盘121进行保护。
本实施例中，第一裸片11的活性面11a也设置有第一保护层110，以在减薄塑封层14时对第一焊盘111进行应力缓冲。一些实施例中，第一裸片11的活性面11a也可以省略第一保护层110。
第一裸片11与第二裸片12都为分割晶圆形成。以第一裸片11为例，晶圆包括晶圆活性面与晶圆背面，晶圆活性面暴露第一焊盘111和保护第一焊盘111的绝缘层(未示出)。晶圆切割后形成第一裸片11，相应地，第一裸片11包括活性面11a与背面11b，第一焊盘111和电绝缘相邻第一焊盘111的绝缘层暴露于裸片活性面11a。
在第一裸片11的活性面11a上施加第一保护层110，第一保护层110的施加过程可以为：在晶圆切割为第一裸片11之前在晶圆活性面上施加第一保护层110，切割具有第一保护层110的晶圆形成具有第一保护层110的第一裸片11，也可以为：在晶圆切割为第一裸片11之后，在第一裸片11的活性面11a上施加第一保护层110。
第一保护层110和/或第二保护层120为绝缘材料，具体可以为有机高分子聚合物绝缘材料，也可以为无机绝缘材料或复合材料。有机高分子聚合物绝缘材料例如为聚酰亚胺、环氧树脂、ABF(Ajinomoto buildup film)、PBO(Polybenzoxazole)、有机聚合物膜或者其它具有类似绝缘性能的有机材料等。复合材料为无机-有机复合材料，可以为无机-有机聚合物复合材料，例如SiO2/树脂聚合物复合材料。
有机高分子聚合物绝缘材料可通过a)层压工艺压合在第一焊盘111以及相邻第一焊盘111之间的绝缘层上/第二焊盘121以及相邻第二焊盘121之间的绝缘层上，或b)先涂布或印刷在第一焊盘111以及相邻第一焊盘111之间的绝缘层上/第二焊盘121以及相邻第二焊盘121之间的绝缘层上、后固化，或c)通过注塑工艺固化在第一焊盘111以及相邻第一焊盘111之间的绝缘层上/第二焊盘121以及相邻第二焊盘121之间的绝缘层上。
第一保护层110和/或第二保护层120的材料为二氧化硅或氮化硅等无机材料时，可通过沉积工艺形成在第一焊盘111以及相邻第一焊盘111之间的绝缘层上/第二焊盘121以及相邻第二焊盘121之间的绝缘层上。
第一保护层110和/或第二保护层120可以包括一层或多层。
晶圆在切割前可以自背面减薄厚度，以降低第一裸片11和/或第二裸片12的厚度。
预布线基板13包括预布线线路130以及填充于预布线线路130之间的绝缘材料。
预布线基板13可以为围绕第一裸片组件10设置的一整块，也可以为多块。
本实施例中，参照图3所示，各组待封装件3的预布线基板13分隔开，一些实施例中，各组待封装件3的预布线基板13也可以连接在一起。
载板2为硬质板件，可以包括塑料板、玻璃板、陶瓷板或金属板等。
一些实施例中，预布线基板13的厚度小于裸片堆叠结构的厚度。多组待封装件3设置在载板2的表面时，一种方案可以包括：
a)多个预布线基板13的正面13a朝向载板2，先将多个预布线基板13排布在载板2上；具体地，可以在载板2的表面涂布一整面粘结层，将多个预布线基板13置于该粘结层上；
b)多个第一裸片11上的第一保护层110朝向另一载板，将多个第一裸片11排布在另一载板上，多个第二裸片12上的第二保护层120朝向再一载板，将多个第二裸片12排布在再一载板上，具体地，可以在两载板的表面涂布一整面粘结层；在多个第一裸片11的背面11b和/或多个第二裸片12的背面12b设置粘接层，两载板对合，第一裸片11的背面11b与第二裸片12的背面12b粘接在一起，形成裸片堆叠结构；去除该另一载板；
c)裸片堆叠结构朝向预布线基板13的贯通开口133，该再一载板与载板2对合，裸片堆叠结构固定于贯通开口133底部的载板2；去除该再一载板。
a)步骤与b)步骤不分先后顺序，也可以同时进行。
各载板表面的粘结层可以采用易剥离的材料，以便将对应载板剥离下来。例如可以采用通过加热能够使其失去粘性的热分离材料或通过紫外照射能够使其失去粘性的UV分离材料。
另一种方案中，先进行a)步骤；接着b)步骤中，多个第一裸片11上的第一保护层110朝向预布线基板13的贯通开口133，先固定在载板2上；之后，排布有多个第二裸片12的载板与载板2对合，第一裸片11的背面11b与第二裸片12的背面12b粘接在一起，形成裸片堆叠结构；去除该承载多个第二裸片12的载板。
再一种方案中，多个第一裸片11上的第一保护层110朝向载板2，先将多个第一裸片11排布在载板2上；接着，多个预布线基板13的正面13a朝向载板2，每个预布线基板13的贯通开口133对准一个第一裸片11，将多个预布线基板13排布在载板2上；之后，排布有多个第二裸片12的载板与载板2对合，第一裸片11的背面11b与第二裸片12的背面12b粘接在一起，形成裸片堆叠结构；去除该承载多个第二裸片12的载板。
一些实施例中，预布线基板13的厚度大于裸片堆叠结构的厚度。多组待封装件3设置在载板2的表面时，一种方案可以包括：先进行上述a)步骤与b)步骤，接着c)步骤中，预布线基板13的贯通开口133朝向裸片堆叠结构，该再一载板与载板2对合，预布线基板13固定于该再一载板；去除载板2。
一组待封装件3位于载板2表面的一块区域，便于后续切割。载板2表面固定多组待封装件3，以同时制作多个MCM封装结构1，有利于批量化生产、降低成本。
接着，参照图2中的步骤S2与图5所示，在载板2的表面形成包埋各组待封装件3的塑封层14；参照图6所示，减薄塑封层14，直至露出第二保护层120与预布线基板13的背面13b。
塑封层14的材料可以为环氧树脂、聚酰亚胺树脂、苯并环丁烯树脂、聚苯并恶唑树脂、聚对苯二甲酸丁二酯、聚碳酸酯、聚对苯二甲酸乙二醇酯、聚乙烯、聚丙烯、聚烯烃、聚氨酯、聚烯烃、聚醚砜、聚酰胺、聚亚氨酯、乙烯-醋酸乙烯共聚物或聚乙烯醇等。塑封层14的材料还可以为各种聚合物或者树脂与聚合物的复合材料。对应地，封装可以采用在各个第一裸片组件10以及各个预布线基板13之间填充液态塑封料、后经塑封模具高温固化进行。一些实施例中，塑封层14也可以采用热压成型、传递成型等塑性材料成型的方式成型。
塑封层14可以包括相对的正面14a与背面14b。
参照图6所示，塑封层14的减薄自背面14b进行，可采用机械研磨例如采用砂轮研磨。
具体地，减薄塑封层14时，当预布线基板13的厚度小于第一裸片组件10的厚度时，预布线基板13的背面13b露出时，第二保护层120已被去除部分高度；当预布线基板13的厚度大于第一裸片组件10的厚度时，第二保护层120露出时，预布线基板13的背面13b已被去除部分高度。
在形成塑封层14以及研磨塑封层14过程中，第二保护层120可以防止第二焊盘121、第二裸片12以及第一裸片11内的电互连结构、各器件受损坏；第一保护层110可对第一焊盘111进行应力缓冲。
本步骤形成了各组待封装件3的塑封体。
再接着，参照图2中的步骤S3与图7所示，去除载板2，暴露第一裸片11的活性面11a、预布线基板13的正面13a以及塑封层14的正面14a；在第一焊盘111、正面电连接点131以及塑封层14的正面14a上形成第一导电迹线15，以电连接组内的第一裸片11与预布线线路130。
参照图7所示，去除载板2后，可以在第二保护层120、预布线基板13的背面13b以及塑封层14的背面14b上设置第一支撑板4。
载板2的去除方式可以为激光剥离、UV照射等现有去除方式。
第一支撑板4在后续形成第一导电迹线15、和/或形成第一导电凸块16、和/或形成第一介电层17工序中，可起支撑作用。
第一支撑板4为硬质板件，可以包括玻璃板、陶瓷板、金属板等。
本实施例中，由于暴露第一裸片11的活性面11a设置有第一保护层110，因而，载板2去除后，暴露第一保护层110。
本实施例中，第一导电迹线15包括一层。形成第一导电迹线15包括如下步骤S31～S38。
步骤S31：在各个第一裸片12的第一保护层110、各个预布线基板13的正面13a以及塑封层14的正面14a上形成光刻胶层。
本步骤S31中，一个可选方案中，形成的光刻胶层可为感光膜。感光膜可以从胶带上撕下，贴敷在各个第一裸片12的第一保护层110、各个预布线基板13的正面13a以及塑封层14的正面14a上。其它可选方案中，光刻胶层也可以采用先涂布液体光刻胶，后加热固化形成。
步骤S32：曝光显影光刻胶层，以形成图形化的光刻胶层。
本步骤S32对光刻胶层进行了图案化。其它可选方案中，也可以使用其它易去除的牺牲材料代替光刻胶层。
步骤S33：以图形化的光刻胶层为掩膜，干法刻蚀或湿法刻蚀第一保护层110形成若干第一开口110a，以暴露出各个第一焊盘111的部分区域。一个第一开口110a可以暴露一个第一焊盘111的部分区域。其它实施例中，一个第一开口110a也可以暴露两个或两个以上第一焊盘111的部分区域。
对于第一保护层110的材料为可激光反应材料，例如环氧树脂等，可通过激光照射使其变性的方式形成第一开口110a。对于第一保护层110的材料为光敏材料，例如聚酰亚胺等，可通过先曝光后显影的方式形成第一开口110a。对于第一保护层110的材料为可干法刻蚀或湿法刻蚀的材料，例如二氧化硅、氮化硅等，可通过可干法刻蚀或湿法刻蚀形成第一开口110a。
步骤S34：灰化去除剩余的光刻胶层。
步骤S35：在各个第一裸片11的第一保护层110、第一保护层110暴露出的第一焊盘111、各个预布线基板13的正面13a以及塑封层14的正面14a上形成光刻胶层。
光刻胶层的形成方法可以参照步骤S31中的光刻胶层的形成方法。
步骤S36：曝光显影光刻胶层，保留第一预定区域的光刻胶层，第一预定区域与待形成的第一导电迹线15的金属图案块15a所在区域互补。
步骤S37：在第一预定区域的互补区域填充金属层以形成第一导电迹线15的金属图案块15a。
部分数目的金属图案块15a选择性电连接正面电连接点131与第一焊盘111，以实现预布线基板13与第一裸片11的电连接；部分数目的金属图案块15a选择性电连接正面电连接点131，以将该些正面电连接点131通过第一导电凸块16引出。此外，还可以有部分数目的金属图案块15a选择性电连接多个电连接正面电连接点131，以实现该些正面电连接点131的电路布局或电导通；还可以有部分数目的金属图案块15a选择性电连接多个第一焊盘111，以实现该些第一焊盘111的电路布局或电导通。
本步骤S37可以采用电镀工艺完成。电镀铜或铝的工艺较为成熟。
具体地，步骤S35形成光刻胶层之前，可以先通过物理气相沉积法或化学气相沉积法在各个第一裸片11的第一保护层110、第一保护层110暴露出的第一焊盘111、各个预布线基板13的正面13a以及塑封层14的正面14a上形成一层籽晶层(Seed Layer)。籽晶层可以作为电镀铜或铝的供电层。
电镀可以包括电解电镀或无极电镀。电解电镀是将待电镀件作为阴极，对电解液进行电解，从而在待电镀件上形成一层金属。无极电镀是将溶液中的金属离子还原析出在待电镀件上形成金属层的方法。一些实施例中，还可以采用先溅射、后刻蚀的方法形成金属图案块18a。
步骤S38：灰化去除第一预定区域剩余的光刻胶层。
灰化完后，通过干法刻蚀或湿法刻蚀去除第一预定区域的籽晶层。
第一导电迹线15的金属图案块15a可以通过抛光工艺，例如化学机械研磨法实现上表面平整。
需要说明的是，本步骤S3中的第一导电迹线15的金属图案块15a根据设计需要进行布置，不同组待封装件3内的第一导电迹线15的分布可以相同，也可以不同。
此外，一些实施例中，第一导电迹线15还可以包括两层或两层以上金属图案层。
一些实施例中，步骤S1的多组待封装件3中，具体为第一裸片组件10中，也可以第一保护层110内具有暴露第一焊盘111的第一开口110a。
接着，参照图2中的步骤S4与图7所示，在第一导电迹线15上形成第一导电凸块16以及形成包埋第一导电迹线15与第一导电凸块16的第一介电层17，第一导电凸块16暴露在第一介电层17外。
本步骤S4可以包括步骤S41-S45。
步骤S41：在金属图案块15a、预布线基板正面13a暴露出的绝缘材料层以及塑封层14的正面14a上形成光刻胶层。
本步骤S41中，一个可选方案中，形成的光刻胶层可为感光膜。感光膜可以从胶带上撕下，贴敷在金属图案块15a、预布线基板正面13a暴露出的绝缘材料层以及塑封层14的正面14a上。其它可选方案中，光刻胶层也可以采用先涂布液体光刻胶，后加热固化形成。
步骤S42：曝光显影光刻胶层，保留第二预定区域的光刻胶。第二预定区域与待形成第一导电凸块16的区域互补。
本步骤S42对光刻胶层进行了图案化。其它可选方案中，也可以使用其它易去除的牺牲材料代替光刻胶层。
步骤S43：在第二预定区域的互补区域填充金属层以形成第一导电凸块16。
本步骤S43可以采用电镀工艺完成。电镀铜或铝的工艺较为成熟。电镀铜或铝之前，还可以先物理气相沉积或化学气相沉积一层籽晶层(Seed Layer)作为供电层。
步骤S44：灰化去除第二预定区域剩余的光刻胶层。
第一导电凸块16可以通过抛光工艺，例如化学机械研磨法实现上表面平整。
步骤S45：参照图8所示，在第一导电凸块16、金属图案块15a、预布线基板正面13a暴露出的绝缘材料层以及塑封层14的正面14a上形成第一介电层17；减薄第一介电层17，直至暴露出第一导电凸块16。
第一介电层17为绝缘材料，具体可以为有机高分子聚合物绝缘材料，也可以为无机绝缘材料或复合材料。有机高分子聚合物绝缘材料例如为聚酰亚胺、环氧树脂、ABF(Ajinomoto buildup film)、PBO(Polybenzoxazole)、有机聚合物膜或者其它具有类似绝缘性能的有机材料等。复合材料为无机-有机复合材料，可以为无机-有机聚合物复合材料，例如SiO2/树脂聚合物复合材料。
有机高分子聚合物绝缘材料可通过a)层压工艺压合在第一导电迹线15与未覆盖第一导电迹线15的第一保护层110、预布线基板13的正面13a以及塑封层14的正面14a上，或b)先涂布在第一导电迹线15与未覆盖第一导电迹线15的第一保护层110、预布线基板13的正面13a以及塑封层14的正面14a上、后固化，或c)通过注塑工艺固化在第一导电迹线15与未覆盖第一导电迹线15的第一保护层110、预布线基板13的正面13a以及塑封层14的正面14a上。
第一介电层17的材料为二氧化硅或氮化硅等无机绝缘材料时，可通过沉积工艺形成在第一导电迹线15以及塑封层14的正面14a上。
相对于无机绝缘材料，有机高分子聚合物绝缘材料的张应力较小，可防止第一介电层17大面积形成时引发塑封体出现翘曲。
形成第一介电层17步骤中，为防止工艺造成塑封层14刮擦，可以在相邻组待封装件3之间的塑封层14的正面14a也形成第一介电层17。
当第一介电层17包覆第一导电凸块16时，抛光第一介电层17直至暴露出第一导电凸块16。
第一介电层17可以包括一层或多层。
第一导电凸块16制作完毕后，a)可选方案中，参照图8所示，第一导电凸块16充当MCM封装结构1的对外连接端。
b)可选方案中，暴露出第一导电凸块16后，还在第一导电凸块16上形成抗氧化层。
抗氧化层可以包括：b1)锡层、或b2)自下而上堆叠的镍层与金层、或b3)自下而上堆叠的镍层、钯层与金层。抗氧化层可以采用电镀工艺形成。第一导电凸块16的材料可以为铜，上述抗氧化层可以防止铜氧化，进而防止铜氧化导致的电连接性能变差。
形成第一导电凸块16后，参照图8所示，去除第一支撑板4。
第一支撑板4的去除方式可以为激光剥离、UV照射等现有去除方式。
之后，参照图2中的步骤S5与图8所示，在第二保护层120内形成第二开口120a，以暴露第二焊盘121；在第二保护层120、第二焊盘121、背面电连接点132以及塑封层14的背面14b上形成第二导电迹线18，以电连接组内的第二裸片12与预布线线路130。
参照图8所示，去除第一支撑板4后，可以在第一介电层17与第一导电凸块16上设置第二支撑板5。
第二支撑板5在后续形成第二导电迹线18、和/或形成第二导电凸块19、和/或形成第二介电层20、和/或连接无源器件21工序中，可起支撑作用。
第二支撑板5为硬质板件，可以包括玻璃板、陶瓷板、金属板等。
对于第二保护层120的材料为可激光反应材料，例如环氧树脂等，可通过激光照射使其变性的方式形成第二开口120a。对于第二保护层120的材料为光敏材料，例如聚酰亚胺等，可通过先曝光后显影的方式形成第二开口120a。对于第二保护层120的材料为可干法刻蚀或湿法刻蚀的材料，例如二氧化硅、氮化硅等，可通过可干法刻蚀或湿法刻蚀形成第二开口120a。
第二导电迹线18中的金属图案块18a的形成方法可以参照第一导电迹线15中的金属图案块15a的形成方法。第二导电迹线18的布局可根据预定布局而定。
本实施例中，第二导电迹线18包括一层。
部分数目的金属图案块18a的位置使得能电连接背面电连接点132与第二焊盘121，以实现预布线基板13与第二裸片12的电连接。部分数目的金属图案块18a的位置使得能电连接多个电连接背面电连接点132，以实现该些背面电连接点132的电路布局或电导通。此外，还可以有部分数目的金属图案块18a的位置使得能电连接多个第二焊盘121，以实现该些第二焊盘121的电路布局或电导通。
其它实施例中，第二导电迹线18可以包括两层或两层以上金属图案层。
一些实施例中，减薄塑封层14也可以在步骤S4结束后，步骤S5开始前进行。
接着，参照图2中的步骤S6与图8所示，在第二导电迹线18上形成第二导电凸块19以及形成包埋第二导电迹线18与第二导电凸块19的第二介电层20，第二导电凸块19暴露在第二介电层20外。
第二导电凸块19的形成方法可以参照步骤S4中第一导电凸块16的形成方法。
形成第二介电层20步骤中，为防止工艺造成塑封层14刮擦，可以在塑封层14的背面14b也形成第二介电层20。
第二介电层20的材料及形成方法可以参照第一介电层17的材料及形成方法。
再接着，参照图2中的步骤S7与图8所示，在第二导电凸块19与第二介电层20上设置无源器件21，无源器件21通过第二导电凸块19连接于组内的第二导电迹线18。
无源器件21可以包括电阻类、电感类和电容类元件，它的共同特点是在电路中无需加电源即可在有信号时工作。无源器件21包括电连接点，电连接点与第二导电凸块19连接，以实现无源器件21的电信号接入/接出。
无源器件21固定后，参照图9所示，去除第二支撑板5。
第二支撑板5的去除方式可以为激光剥离、UV照射等现有去除方式。
之后，参照图2中的步骤S8、图9与图1所示，切割形成多个MCM封装结构1，每个MCM封装结构1中包括一组待封装件3。
对于各组待封装件3的预布线基板13连接在一起的实施例，预布线基板13在本步骤S8切割过程中切割开。
经过上述各步骤形成的MCM封装结构1中，一方面，活性面朝向相背的第一裸片组件10实现了MCM封装结构1体积小、结构紧凑的效果。另一方面，通过预布线基板13不但实现了第一裸片11与第二裸片12的电连接，还实现了在塑封层14的正面14a与背面14b的两面布线，相对于仅通过一个面上的布线，可提高布线的密集程度，形成布线更复杂、体积更小的MCM封装结构1。此外，通过塑封层背面14b的布线，可将无源器件21纳入MCM封装结构1。
采用预布线基板13的好处在于：第一，将再布线层中的细微布线转移到预布线基板13上进行，减小了短路的概率，增加了产品良率，同时可减少第一导电迹线15和/或第二导电迹线18的层数，降低工艺复杂程度。第二，提供预成型的预布线基板13，可以在封装之前进行预布线基板13的测试，避免使用已知不良预布线基板13。第三，预布线基板13为预制基板，其制作过程独立于封装过程进行，可节省整个封装工艺的封装时间。
此外，将需要在裸片活性面11a、12a上形成的布线层转移到预布线基板13中，预布线基板13包括复杂多电路，这些复杂多电路通过和裸片活性面11a、12a上的焊盘111、121电连接而嵌入封装结构1中，可提高整个封装结构1的性能。
图10是本发明第二实施例的MCM封装结构的截面结构示意图。参照图10所示，本实施例中的MCM封装结构6与前述实施例的MCM封装结构1大致相同，区别仅在于：省略第一保护层110，第一裸片11的活性面11a、预布线基板13的正面13a以及塑封层14的正面14a设置有第三介电层22；第三介电层22具有暴露第一焊盘111与正面电连接点131的第三开口22a；第一导电迹线15位于第一焊盘111、正面电连接点131以及第三介电层22上。
相应地，对于制作方法，与前述实施例的区别在于：步骤S3中，去除载板2，暴露第一裸片11的活性面11a、预布线基板13的正面13a以及塑封层14的正面14a后：在暴露的第一裸片11的活性面11a、预布线基板13的正面13a以及塑封层14的正面14a上形成第三介电层22；在第三介电层22内形成多个第三开口22a，第三开口22a暴露第一焊盘111与正面电连接点131；之后在第一焊盘111、正面电连接点131以及第三介电层22上形成第一导电迹线15。
第三介电层22的材料参照第一介电层17与第二介电层20的材料。
对于第三介电层22的材料为可激光反应材料，例如环氧树脂等，可通过激光照射使其变性的方式形成第三开口22a。对于第三介电层22的材料为光敏材料，例如聚酰亚胺等，可通过先曝光后显影的方式形成第三开口22a。对于第三介电层22的材料为可干法刻蚀或湿法刻蚀的材料，例如二氧化硅、氮化硅等，可通过可干法刻蚀或湿法刻蚀形成第三开口22a。
图11是本发明第三实施例的MCM封装结构的截面结构示意图。参照图11所示，本实施例中的MCM封装结构7与前述实施例的MCM封装结构1、6大致相同，区别仅在于：无源器件21通过第一导电凸块16连接于第一导电迹线15。
此外，本实施例中的MCM封装结构7，通过第二导电凸块19实现外部电路连接。
图12是图11中的MCM封装结构的制作方法的流程图；图13与图14是图12中的流程对应的中间结构示意图。
相应地，参照图12所示，对于制作方法，本实施例与前述两实施例的区别在于：
步骤S3'：参照图13所示，在第二保护层120内形成第二开口120a，以暴露第二焊盘121；在第二保护层120、第二焊盘121、背面电连接点132以及塑封层14的背面14b上形成第二导电迹线18，以电连接组内的第二裸片12与预布线线路130；
步骤S4'：继续参照图13所示，在第二导电迹线18上形成第二导电凸块19以及形成包埋第二导电迹线18与第二导电凸块19的第二介电层20，第二导电凸块19暴露在第二介电层20外；
步骤S5'：参照图14所示，去除载板2，暴露第一裸片11的活性面11a、预布线基板13的正面13a以及塑封层14的正面14a；在第一焊盘111、正面电连接点131以及塑封层14的正面14a上形成第一导电迹线15，以电连接组内的第一裸片11与预布线线路130；
步骤S6'：继续参照图14所示，在第一导电迹线15上形成第一导电凸块16以及形成包埋第一导电迹线15与第一导电凸块16的第一介电层17，第一导电凸块16暴露在第一介电层17外；
步骤S7'：仍参照图14所示，在第一导电凸块16与第一介电层17上设置无源器件21，无源器件21通过第一导电凸块16连接于组内的第一导电迹线15。
步骤S3'可以参照前述实施例的步骤S5，步骤S4'可以参照前述实施例的步骤S4与S6，步骤S5'可以参照前述实施例的步骤S3，步骤S6'可以参照前述实施例的步骤S6与S4，步骤S7'可以参照前述实施例的步骤S7。
具体地，本步骤5'中，参照图14所示，去除载板2后，可以在在第二导电凸块19与第二介电层20上设置第一支撑板4；步骤S7'结束后去除该第一支撑板4。
换言之，先形成第二导电迹线18，在第二导电迹线18上形成第二导电凸块19以及形成包埋第二导电迹线18与第二导电凸块19的第二介电层20，第二导电凸块19暴露在第二介电层20外；后去除载板2，形成第一导电迹线15，在第一导电迹线15上形成第一导电凸块16以及形成包埋第一导电迹线15与第一导电凸块16的第一介电层17，第一导电凸块16暴露在第一介电层17外，在第一导电凸块16与第一介电层17上设置无源器件21，无源器件21通过第一导电凸块16连接于组内的第一导电迹线15。
图15是本发明第四实施例的MCM封装结构的截面结构示意图。参照图15所示，本实施例中的MCM封装结构8与前述实施例的MCM封装结构1、6、7及其制作方法大致相同，区别仅在于：第一裸片组件10替换为裸片，例如，替换为第一裸片11。相应地，第二导电凸块19连接于背面电连接点132。无源器件21通过第二导电凸块19电连接于预布线基板13的背面电连接点132。
本实施例中，第一导电凸块16充当MCM封装结构8的对外连接端。
相应地，对于制作方法，与前述实施例的区别在于：省略形成第二导电迹线18的步骤。
一些实施例中，无源器件21也可以电连接于第一导电凸块16；换言之，第二导电凸块19充当MCM封装结构8的对外连接端。相应地，对于制作方法，先形成第二导电凸块19以及形成包埋第二导电凸块19的第二介电层20，第二导电凸块19暴露在第二介电层20外；后去除载板2，形成第一导电迹线15，在第一导电迹线15上形成第一导电凸块16以及形成包埋第一导电迹线15与第一导电凸块16的第一介电层17，第一导电凸块16暴露在第一介电层17外，在第一导电凸块16与第一介电层17上设置无源器件21，无源器件21电连接于第一导电凸块16。
其它实施例中，第一裸片组件10也可以替换为第二裸片12，或替换为第二裸片组件，第二裸片组件包括多个第一裸片11，或多个第二裸片12。换言之，第二裸片组件中，各裸片的活性面朝向相同。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (18)

1.一种MCM封装结构，其特征在于，包括：
第一裸片组件，至少包括：第一裸片与第二裸片，所述第一裸片包括若干第一焊盘，所述第一焊盘位于所述第一裸片的活性面，所述第二裸片包括若干第二焊盘，所述第二焊盘位于所述第二裸片的活性面；所述第二裸片的活性面覆盖有第二保护层，所述第二保护层暴露所述第二焊盘；所述第一裸片的活性面与所述第二裸片的活性面朝向相背；
预布线基板，围绕所述第一裸片组件设置；所述预布线基板内设有预布线线路，所述预布线线路包括正面电连接点与背面电连接点，所述正面电连接点暴露在所述预布线基板的正面，所述背面电连接点暴露在所述预布线基板的背面；
塑封层，包覆所述第一裸片组件与所述预布线基板，所述塑封层的背面暴露所述第二保护层、所述第二焊盘以及所述预布线基板的背面，所述塑封层的正面暴露所述第一裸片的活性面与所述预布线基板的正面；
第一导电迹线，位于所述第一焊盘、所述正面电连接点以及所述塑封层的正面上，用于电连接所述第一裸片与所述预布线线路；
第一导电凸块，连接于所述第一导电迹线；
第一介电层，包埋所述第一导电迹线与所述第一导电凸块，所述第一导电凸块暴露在所述第一介电层外；
第二导电迹线，位于所述第二焊盘、所述背面电连接点以及所述塑封层的背面上，用于电连接所述第二裸片与所述预布线线路；
第二导电凸块，连接于所述第二导电迹线；
第二介电层，包埋所述第二导电迹线与所述第二导电凸块，所述第二导电凸块暴露在所述第二介电层外；以及
无源器件，通过所述第二导电凸块电连接于所述第二导电迹线。
2.根据权利要求1所述的MCM封装结构，其特征在于，所述第一裸片组件为裸片堆叠结构。
3.根据权利要求1所述的MCM封装结构，其特征在于，所述无源器件通过所述第二导电凸块连接于所述第二导电迹线替换为：所述无源器件通过所述第一导电凸块连接于所述第一导电迹线。
4.根据权利要求1所述的MCM封装结构，其特征在于，还包括：第三介电层，位于所述第一裸片的活性面、所述预布线基板的正面以及所述塑封层的正面；所述第三介电层暴露所述第一焊盘与所述正面电连接点；所述第一导电迹线位于所述第一焊盘、所述正面电连接点以及所述第三介电层上。
5.根据权利要求1所述的MCM封装结构，其特征在于，还包括：第一保护层，覆盖于所述第一裸片的活性面，所述第一保护层暴露所述第一焊盘；所述塑封层的正面暴露所述第一保护层与所述第一焊盘。
6.根据权利要求1所述的MCM封装结构，其特征在于，所述第二保护层的材料为有机高分子聚合物绝缘材料、无机绝缘材料或复合材料；和/或所述第一介电层的材料为有机高分子聚合物绝缘材料、无机绝缘材料或复合材料；和/或所述第二介电层的材料为有机高分子聚合物绝缘材料、无机绝缘材料或复合材料。
7.一种MCM封装结构的制作方法，其特征在于，包括：
提供载板与承载于所述载板的多组待封装件，每组所述待封装件包括：具有贯通开口的预布线基板，以及位于所述贯通开口内的第一裸片组件；所述预布线基板内设有预布线线路，所述预布线线路包括正面电连接点与背面电连接点，所述正面电连接点暴露在所述预布线基板的正面，所述背面电连接点暴露在所述预布线基板的背面；所述第一裸片组件至少包括：第一裸片与第二裸片，所述第一裸片包括若干第一焊盘，所述第一焊盘位于所述第一裸片的活性面，所述第二裸片包括若干第二焊盘，所述第二焊盘位于所述第二裸片的活性面；所述第二裸片的活性面覆盖有第二保护层；所述第一裸片的活性面与所述第二裸片的活性面朝向相背；所述预布线基板的正面与所述第一裸片的活性面朝向所述载板；
在所述载板的表面形成包埋各组所述待封装件的塑封层；减薄所述塑封层，直至露出所述第二保护层与所述预布线基板的背面；
去除所述载板，暴露所述第一裸片的活性面、所述预布线基板的正面以及所述塑封层的正面；在所述第一焊盘、所述正面电连接点以及所述塑封层的正面上形成第一导电迹线，以电连接组内的所述第一裸片与所述预布线线路；
在所述第一导电迹线上形成第一导电凸块以及形成包埋所述第一导电迹线与所述第一导电凸块的第一介电层，所述第一导电凸块暴露在所述第一介电层外；
在所述第二保护层内形成第二开口，以暴露所述第二焊盘；在所述第二保护层、所述第二焊盘、所述背面电连接点以及所述塑封层的背面上形成第二导电迹线，以电连接组内的所述第二裸片与所述预布线线路；
在所述第二导电迹线上形成第二导电凸块以及形成包埋所述第二导电迹线与所述第二导电凸块的第二介电层，所述第二导电凸块暴露在所述第二介电层外；
在所述第二导电凸块与所述第二介电层上设置无源器件，所述无源器件通过所述第二导电凸块电连接于组内的所述第二导电迹线；
切割形成多个MCM封装结构，每个所述MCM封装结构包括一组所述待封装件。
8.根据权利要求7所述的MCM封装结构的制作方法，其特征在于，先形成所述第二导电迹线，在所述第二导电迹线上形成第二导电凸块以及形成包埋所述第二导电迹线与所述第二导电凸块的第二介电层，所述第二导电凸块暴露在所述第二介电层外；后去除所述载板，形成所述第一导电迹线，在所述第一导电迹线上形成第一导电凸块以及形成包埋所述第一导电迹线与所述第一导电凸块的第一介电层，所述第一导电凸块暴露在所述第一介电层外，在所述第一导电凸块与所述第一介电层上设置无源器件，所述无源器件通过所述第一导电凸块连接于组内的所述第一导电迹线。
9.根据权利要求7所述的MCM封装结构的制作方法，其特征在于，所述减薄塑封层，直至露出所述第二保护层与所述预布线基板的背面步骤在形成所述第一介电层步骤后，形成所述第二导电迹线步骤前进行。
10.根据权利要求7所述的MCM封装结构的制作方法，其特征在于，去除所述载板后，在暴露的所述第一裸片的活性面、所述预布线基板的正面以及所述塑封层的正面上形成第三介电层；在所述第三介电层内形成多个第三开口，所述第三开口暴露所述第一焊盘与所述正面电连接点；在所述第一焊盘、所述正面电连接点以及所述第三介电层上形成所述第一导电迹线。
11.根据权利要求7所述的MCM封装结构的制作方法，其特征在于，所述第一裸片组件中，所述第一裸片的活性面覆盖有第一保护层；所述第一保护层朝向所述载板；所述第一保护层设有暴露所述第一焊盘的第一开口，或去除所述载板步骤后，形成所述第一导电迹线步骤前，在所述第一保护层内形成第一开口，以暴露所述第一焊盘。
12.根据权利要求7至11任一项所述的MCM封装结构的制作方法，其特征在于，各组所述待封装件的所述预布线基板连接在一起，所述切割形成多个MCM封装结构步骤中被切割开。
13.一种MCM封装结构，其特征在于，包括：
裸片，所述裸片包括若干焊盘，所述焊盘位于所述裸片的活性面；
预布线基板，围绕所述裸片设置；所述预布线基板内设有预布线线路，所述预布线线路包括正面电连接点与背面电连接点，所述正面电连接点暴露在所述预布线基板的正面，所述背面电连接点暴露在所述预布线基板的背面；
塑封层，包覆所述裸片与所述预布线基板，所述塑封层的背面暴露所述预布线基板的背面，所述塑封层的正面暴露所述裸片的活性面与所述预布线基板的正面；
导电迹线，位于所述焊盘、所述正面电连接点以及所述塑封层的正面上，用于电连接所述裸片与所述预布线线路；
第一导电凸块，连接于所述导电迹线；
第一介电层，包埋所述导电迹线与所述第一导电凸块，所述第一导电凸块暴露在所述第一介电层外；
第二导电凸块，连接于所述背面电连接点；
第二介电层，包埋所述第二导电凸块，所述第二导电凸块暴露在所述第二介电层外；以及
无源器件，电连接于所述第二导电凸块。
14.根据权利要求13所述的MCM封装结构，其特征在于，所述无源器件电连接于所述第二导电凸块替换为：所述无源器件电连接于所述第一导电凸块。
15.根据权利要求13或14所述的MCM封装结构，其特征在于，第二裸片组件替换所述裸片，所述第二裸片组件包括多个裸片，所述多个裸片的活性面朝向相同。
16.一种MCM封装结构的制作方法，其特征在于，包括：
提供载板与承载于所述载板的多组待封装件，每组所述待封装件包括：具有贯通开口的预布线基板，以及位于所述贯通开口内的裸片；所述预布线基板内设有预布线线路，所述预布线线路包括正面电连接点与背面电连接点，所述正面电连接点暴露在所述预布线基板的正面，所述背面电连接点暴露在所述预布线基板的背面；所述裸片包括若干焊盘，所述焊盘位于所述裸片的活性面；所述预布线基板的正面与所述裸片的活性面朝向所述载板；
在所述载板的表面形成包埋各组所述待封装件的塑封层；减薄所述塑封层，直至露出所述预布线基板的背面；
去除所述载板，暴露所述裸片的活性面、所述预布线基板的正面以及所述塑封层的正面；在所述焊盘、所述正面电连接点以及所述塑封层的正面上形成导电迹线，以电连接组内的所述裸片与所述预布线线路；
在所述导电迹线上形成第一导电凸块以及形成包埋所述导电迹线与所述第一导电凸块的第一介电层，所述第一导电凸块暴露在所述第一介电层外；
在所述背面电连接点上形成第二导电凸块以及形成包埋所述第二导电凸块的第二介电层，所述第二导电凸块暴露在所述第二介电层外；
在所述第二导电凸块与所述第二介电层上设置无源器件，所述无源器件电连接于组内的所述第二导电凸块；
切割形成多个MCM封装结构，每个所述MCM封装结构包括一组所述待封装件。
17.根据权利要求16所述的MCM封装结构的制作方法，其特征在于，先形成所述第二导电凸块以及形成包埋所述第二导电凸块的第二介电层，所述第二导电凸块暴露在所述第二介电层外；后去除所述载板，形成所述导电迹线，在所述导电迹线上形成第一导电凸块以及形成包埋所述导电迹线与所述第一导电凸块的第一介电层，所述第一导电凸块暴露在所述第一介电层外，在所述第一导电凸块与所述第一介电层上设置无源器件，所述无源器件电连接于所述第一导电凸块。
18.根据权利要求16或17所述的MCM封装结构的制作方法，其特征在于，第二裸片组件替换所述裸片，所述第二裸片组件包括多个裸片，所述多个裸片的活性面朝向相同。
CN202011219377.8A 2020-11-04 2020-11-04 Mcm封装结构及其制作方法 Pending CN114446921A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202011219377.8A CN114446921A (zh) 2020-11-04 2020-11-04 Mcm封装结构及其制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202011219377.8A CN114446921A (zh) 2020-11-04 2020-11-04 Mcm封装结构及其制作方法

Publications (1)

Publication Number Publication Date
CN114446921A true CN114446921A (zh) 2022-05-06

Family

ID=81361562

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011219377.8A Pending CN114446921A (zh) 2020-11-04 2020-11-04 Mcm封装结构及其制作方法

Country Status (1)

Country Link
CN (1) CN114446921A (zh)

Similar Documents

Publication Publication Date Title
CN111883521B (zh) 多芯片3d封装结构及其制作方法
US6730997B2 (en) Method of transferring ultra-thin substrates and application of the method to the manufacture of a multi-layered thin film device
TWI694557B (zh) 半導體基板、半導體封裝件及其製造方法
US8810012B2 (en) Chip package, method for forming the same, and package wafer
CN114171410A (zh) 扇出式堆叠芯片的封装方法及封装结构
JP2005005632A (ja) チップ状電子部品及びその製造方法、並びにその実装構造
CN114446918A (zh) Mcm封装结构及其制作方法
CN112349595A (zh) 芯片封装结构的制作方法
CN112117250B (zh) 芯片封装结构及其制作方法
CN113611615A (zh) 芯片封装结构的制作方法
CN113471160A (zh) 芯片封装结构及其制作方法
CN114171406A (zh) 扇出式堆叠芯片的封装方法及封装结构
CN114446921A (zh) Mcm封装结构及其制作方法
CN114446919A (zh) Mcm封装结构及其制作方法
CN112133695B (zh) 系统级封装结构及其制作方法
CN114446920A (zh) Mcm封装结构及其制作方法
CN113725096A (zh) 半导体封装方法及半导体封装结构
CN115148710A (zh) Mcm封装结构及其制作方法
CN113725088A (zh) 芯片封装结构的制作方法
WO2022012498A1 (zh) 芯片封装结构及其制作方法
CN112349601A (zh) 芯片封装结构的制作方法
CN115148716A (zh) 半导体封装结构及其制作方法
CN113937012A (zh) 芯片封装结构及其制作方法
CN113571435B (zh) 芯片封装结构的形成方法
CN113725087B (zh) 芯片封装结构的制作方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination