JPH10116858A - Ｂｇａ型半導体装置の製造方法 - Google Patents
Ｂｇａ型半導体装置の製造方法Info
- Publication number
- JPH10116858A JPH10116858A JP8267583A JP26758396A JPH10116858A JP H10116858 A JPH10116858 A JP H10116858A JP 8267583 A JP8267583 A JP 8267583A JP 26758396 A JP26758396 A JP 26758396A JP H10116858 A JPH10116858 A JP H10116858A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- wiring pattern
- semiconductor chip
- insulating film
- coating material
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
Abstract
(57)【要約】 （修正有）
【課題】 低コストで量産性が高く、外観の良好なＢＧ
Ａ型半導体装置を提供する。 【解決手段】 配線パターンを所定の間隔で複数個配列
してなる絶縁性フィルムを、各半導体チップ１０の機能
面側に絶縁性部材を介して貼着するとともに、半導体チ
ップ１０の周縁部に形成された複数のボンディングパッ
ドに前記配線パターンを接続するボンディング工程と、
前記配線パターンと前記半導体チップのボンディングパ
ッドの接続部位を絶縁性コーティング材１３で被覆する
被覆工程と、前記半導体装置を断面三角形状の環状突起
３１を具備したダイ３０上に載置したパンチ３２による
パンチング法により、個々に分断する分断工程とを含む
ことを特徴とする。
Ａ型半導体装置を提供する。 【解決手段】 配線パターンを所定の間隔で複数個配列
してなる絶縁性フィルムを、各半導体チップ１０の機能
面側に絶縁性部材を介して貼着するとともに、半導体チ
ップ１０の周縁部に形成された複数のボンディングパッ
ドに前記配線パターンを接続するボンディング工程と、
前記配線パターンと前記半導体チップのボンディングパ
ッドの接続部位を絶縁性コーティング材１３で被覆する
被覆工程と、前記半導体装置を断面三角形状の環状突起
３１を具備したダイ３０上に載置したパンチ３２による
パンチング法により、個々に分断する分断工程とを含む
ことを特徴とする。
Description
【０００１】
【発明の属する技術分野】本発明は、ＢＧＡ型半導体装
置の製造方法に関する。
置の製造方法に関する。
【０００２】
【従来の技術】電気、電子部品の高性能化に伴い半導体
装置の高集積化および高密度化が強く望まれており、こ
れに対応して、多ピン用の半導体装置のパッケージ構造
は、チップの二辺にボンディングパッドを有する構造か
ら、四辺のすべてにボンディングパッドを有する構造へ
と変化してきた。
装置の高集積化および高密度化が強く望まれており、こ
れに対応して、多ピン用の半導体装置のパッケージ構造
は、チップの二辺にボンディングパッドを有する構造か
ら、四辺のすべてにボンディングパッドを有する構造へ
と変化してきた。
【０００３】さらに、多ピン化対策として、例えば、Ｕ
ＳＰ５１４８２６５では、半導体チップの表面（機能面
側）にエラストマ層を介して、配線パターンを形成した
絶縁性フィルムを配置し、さらに絶縁性フィルムの表面
に複数の半田ボールを格子状に配置したＢＧＡ（ボール
グリッドアレイ）と指称される半導体装置が提案されて
いる。
ＳＰ５１４８２６５では、半導体チップの表面（機能面
側）にエラストマ層を介して、配線パターンを形成した
絶縁性フィルムを配置し、さらに絶縁性フィルムの表面
に複数の半田ボールを格子状に配置したＢＧＡ（ボール
グリッドアレイ）と指称される半導体装置が提案されて
いる。
【０００４】このＢＧＡ型半導体装置における半導体チ
ップのボンディングパッドと配線パターンの接続部分
は、外部との不要な電気的接触を防止するために、ポッ
ティング方式によってシリコン系樹脂などの絶縁性コー
ティング材で被覆されている。
ップのボンディングパッドと配線パターンの接続部分
は、外部との不要な電気的接触を防止するために、ポッ
ティング方式によってシリコン系樹脂などの絶縁性コー
ティング材で被覆されている。
【０００５】ところでこのＢＧＡ型半導体装置は、複数
の配線パターンを格子状に形成した、１枚の絶縁フィル
ムをもとに形成されるため、複数のチップを実装し、被
覆工程完了後に、個別製品とするための分断作業を行う
という方法がとられている。このような分断に際して、
従来は、シリコンウェハーを切断するのに用いられる回
転刃を用いて分断作業を行っていた。
の配線パターンを格子状に形成した、１枚の絶縁フィル
ムをもとに形成されるため、複数のチップを実装し、被
覆工程完了後に、個別製品とするための分断作業を行う
という方法がとられている。このような分断に際して、
従来は、シリコンウェハーを切断するのに用いられる回
転刃を用いて分断作業を行っていた。
【０００６】
【発明が解決しようとする課題】しかしながら、この分
断方法では、分離された各半導体装置の外形精度がよく
ないばかりではなく、高価な分断装置が必要であること
から、製造コストが膨大なものとなる。更に、この分断
工程においては、被覆のためのコーティング材も同時に
切断する必要がある場合もあり、回転刃による分断作業
時に、コーティング材の微粉が飛散するために、分断後
に洗浄工程が必要であった。さらに、ここで用いられる
コーティング材は、弾性を有するために、洗浄によって
も微粉が充分に洗い流されないという問題もあった。
断方法では、分離された各半導体装置の外形精度がよく
ないばかりではなく、高価な分断装置が必要であること
から、製造コストが膨大なものとなる。更に、この分断
工程においては、被覆のためのコーティング材も同時に
切断する必要がある場合もあり、回転刃による分断作業
時に、コーティング材の微粉が飛散するために、分断後
に洗浄工程が必要であった。さらに、ここで用いられる
コーティング材は、弾性を有するために、洗浄によって
も微粉が充分に洗い流されないという問題もあった。
【０００７】本発明は、前記実情に鑑みてなされたもの
で、低コストで量産性が高く、外観の良好な半導体装置
を提供することを目的とする。
で、低コストで量産性が高く、外観の良好な半導体装置
を提供することを目的とする。
【０００８】
【課題を解決するための手段】そこで本発明の第１のＢ
ＧＡ型半導体装置の製造方法の特徴は、周縁端部に複数
のボンディングパッドを有する半導体チップと、配線パ
ターンを具備するとともに、前記配線パターンに接続さ
れ、突出して外部との電気的接続を行う複数の半田ボー
ルを具備してなる絶縁性フィルムとで構成され、前記各
半導体チップの機能面側に、絶縁性部材を介して前記絶
縁性フィルムを貼着するとともに、前記半導体チップの
周縁部に形成されたボンディングパッドに前記配線パタ
ーンを接続したＢＧＡ型半導体装置の製造方法におい
て、前記配線パターンを所定の間隔で複数個配列してな
る絶縁性フィルムを、前記各半導体チップの機能面側
に、絶縁性部材を介して貼着するとともに、前記半導体
チップの周縁部に形成された複数のボンディングパッド
に前記配線パターンを接続するボンディング工程と、前
記配線パターンと前記半導体チップのボンディングパッ
ドの接続部位を絶縁性コーティング材で被覆する被覆工
程と、前記半導体装置をパンチング法により、個々に分
断する分断工程とを含むことを特徴とする。
ＧＡ型半導体装置の製造方法の特徴は、周縁端部に複数
のボンディングパッドを有する半導体チップと、配線パ
ターンを具備するとともに、前記配線パターンに接続さ
れ、突出して外部との電気的接続を行う複数の半田ボー
ルを具備してなる絶縁性フィルムとで構成され、前記各
半導体チップの機能面側に、絶縁性部材を介して前記絶
縁性フィルムを貼着するとともに、前記半導体チップの
周縁部に形成されたボンディングパッドに前記配線パタ
ーンを接続したＢＧＡ型半導体装置の製造方法におい
て、前記配線パターンを所定の間隔で複数個配列してな
る絶縁性フィルムを、前記各半導体チップの機能面側
に、絶縁性部材を介して貼着するとともに、前記半導体
チップの周縁部に形成された複数のボンディングパッド
に前記配線パターンを接続するボンディング工程と、前
記配線パターンと前記半導体チップのボンディングパッ
ドの接続部位を絶縁性コーティング材で被覆する被覆工
程と、前記半導体装置をパンチング法により、個々に分
断する分断工程とを含むことを特徴とする。
【０００９】望ましくは、前記分断工程は、前記プレス
金型のダイの穴の周囲に断面が直角三角形状の環状突起
を設けた金型を用いたパンチングにより行われるように
したことを特徴とする。
金型のダイの穴の周囲に断面が直角三角形状の環状突起
を設けた金型を用いたパンチングにより行われるように
したことを特徴とする。
【００１０】また望ましくは、前記分断工程において、
絶縁性フィルムと共に前記コーティング材を、プレス金
型を用いたパンチングにより分断するようにしたことを
特徴とする。
絶縁性フィルムと共に前記コーティング材を、プレス金
型を用いたパンチングにより分断するようにしたことを
特徴とする。
【００１１】本発明の方法によれば、コーティング膜の
形成後、分断するに際し、パンチング法によって、行う
ようにしているため、安価でかつ外観の良好な半導体装
置を得ることが可能となる。また量産性が著しく向上す
る。
形成後、分断するに際し、パンチング法によって、行う
ようにしているため、安価でかつ外観の良好な半導体装
置を得ることが可能となる。また量産性が著しく向上す
る。
【００１２】
【発明の実施の形態】以下、本発明の実施例について、
図面を参照しつつ詳細に説明する。本発明のＢＧＡ型半
導体装置の製造方法は、図１に概念図を示すように、プ
レス金型のダイ３０の穴Ｈ１の周囲に断面が直角三角形
状の環状突起３１を設けた金型によるパンチングによ
り、半導体チップ１０の搭載された絶縁性フィルム１１
をコーティング材１３とともに分断するようにしたこと
を特徴とする。
図面を参照しつつ詳細に説明する。本発明のＢＧＡ型半
導体装置の製造方法は、図１に概念図を示すように、プ
レス金型のダイ３０の穴Ｈ１の周囲に断面が直角三角形
状の環状突起３１を設けた金型によるパンチングによ
り、半導体チップ１０の搭載された絶縁性フィルム１１
をコーティング材１３とともに分断するようにしたこと
を特徴とする。
【００１３】すなわち、半導体チップ１０表面に配線パ
ターンを具備した絶縁性フィルム１２を接続してなる実
装体を半導体チップ１０のボンディングパッドと前記配
線パターンとの接続部位をコーティング材１３で被覆し
た後、これを断面三角形状の環状突起３１を具備したダ
イ３０上に載置し、パンチ３２を用いてコーティング材
１３と共に絶縁性フィルム１１をカットし、個々の半導
体装置に分断することを特徴とする。ここで３３はスト
リッパである。
ターンを具備した絶縁性フィルム１２を接続してなる実
装体を半導体チップ１０のボンディングパッドと前記配
線パターンとの接続部位をコーティング材１３で被覆し
た後、これを断面三角形状の環状突起３１を具備したダ
イ３０上に載置し、パンチ３２を用いてコーティング材
１３と共に絶縁性フィルム１１をカットし、個々の半導
体装置に分断することを特徴とする。ここで３３はスト
リッパである。
【００１４】絶縁性フィルム上に多数の配線パターンが
連続形成されており、この上に、半導体チップ１０を実
装したのち、図２に示す前記半導体チップ１０のボンデ
ィングパッド１０Ｂと前記配線パターン１６Ｓとの接続
部位に、コーティング層１３を形成し、この後図１に示
すパンチング装置によって分断することにより、図３に
示すような半導体装置を形成することを特徴とする。
連続形成されており、この上に、半導体チップ１０を実
装したのち、図２に示す前記半導体チップ１０のボンデ
ィングパッド１０Ｂと前記配線パターン１６Ｓとの接続
部位に、コーティング層１３を形成し、この後図１に示
すパンチング装置によって分断することにより、図３に
示すような半導体装置を形成することを特徴とする。
【００１５】
【実施例】次に、この方法について工程図を参照しつつ
詳細に説明する。まず図４に示すようにポリイミドテー
プからなる絶縁性フィルム１１の表面に銅箔１５を貼着
し、さらにこの表面にフォトレジスト（図示せず）を塗
布しフォトリソグラフィーにより、パターニングし、銅
箔１５のパターンを形成する。
詳細に説明する。まず図４に示すようにポリイミドテー
プからなる絶縁性フィルム１１の表面に銅箔１５を貼着
し、さらにこの表面にフォトレジスト（図示せず）を塗
布しフォトリソグラフィーにより、パターニングし、銅
箔１５のパターンを形成する。
【００１６】この後さらにフォトレジストを塗布し、フ
ォトリソグラフィを行い、図５に示すようにレジストパ
ターンＲを形成する。なお、以下の図面では、１単位の
半分づつを示すが、この１単位が所定の間隔で多数配列
形成されている。
ォトリソグラフィを行い、図５に示すようにレジストパ
ターンＲを形成する。なお、以下の図面では、１単位の
半分づつを示すが、この１単位が所定の間隔で多数配列
形成されている。
【００１７】この後無電解金めっきにより図６に示すよ
うに、レジストパターンＲから露呈する銅箔１５の表面
に金めっき層１６を形成する。
うに、レジストパターンＲから露呈する銅箔１５の表面
に金めっき層１６を形成する。
【００１８】そして裏面側からフォトレジストを塗布
し、フォトリソグラフィを行い、これをマスクとして絶
縁性フィルム１１をエッチングし、図７に示すように配
線パターン先端の接続片（ビームリード）１６Ｓが形成
される周縁部領域と半田ボール１２との電気的接続領域
にウインドウＷおよびヴィアＶを形成する。
し、フォトリソグラフィを行い、これをマスクとして絶
縁性フィルム１１をエッチングし、図７に示すように配
線パターン先端の接続片（ビームリード）１６Ｓが形成
される周縁部領域と半田ボール１２との電気的接続領域
にウインドウＷおよびヴィアＶを形成する。
【００１９】そして図８に示すように、接続片形成部を
除くこのヴィアＶ内で、前記銅箔１５のパターンに接続
すると共に表面に突出するように半田ボール１２を形成
する。
除くこのヴィアＶ内で、前記銅箔１５のパターンに接続
すると共に表面に突出するように半田ボール１２を形成
する。
【００２０】そして図９に示すように銅エッチングを行
い、ウインドウ内に露呈する銅をエッチング除去する。
これにより、ウインドウＷの領域は接続片１６Ｓとして
の金パターンのみが存在し、フレキシブルな状態となっ
ている。そして中央部では銅箔のパターン１５と金メッ
キ層１６との２層構造となってこの接続片１６Ｓにそれ
ぞれ連設されており、配線パターンとして機能する。
い、ウインドウ内に露呈する銅をエッチング除去する。
これにより、ウインドウＷの領域は接続片１６Ｓとして
の金パターンのみが存在し、フレキシブルな状態となっ
ている。そして中央部では銅箔のパターン１５と金メッ
キ層１６との２層構造となってこの接続片１６Ｓにそれ
ぞれ連設されており、配線パターンとして機能する。
【００２１】さらに、図１０に示すようにこの絶縁性フ
ィルムの配線パターン形成面側に印刷法によって絶縁性
エラストマー（シリコンエラストマー）１７を塗布し、
ベーキングを行い硬化せしめる。
ィルムの配線パターン形成面側に印刷法によって絶縁性
エラストマー（シリコンエラストマー）１７を塗布し、
ベーキングを行い硬化せしめる。
【００２２】この後絶縁性エラストマー層１７上に接着
剤を塗布し、これを図１１に示すように、ダイシングの
なされた半導体チップ１０上に位置決めし、半導体チッ
プ１０の素子形成面側にこの絶縁性フィルム１１を固着
する。
剤を塗布し、これを図１１に示すように、ダイシングの
なされた半導体チップ１０上に位置決めし、半導体チッ
プ１０の素子形成面側にこの絶縁性フィルム１１を固着
する。
【００２３】この後図１２に示すように、ボンディング
ツールＢＴを用いて、半導体チップ１０の周縁部のボン
ディングパッドに、接続片を熱圧着することにより、配
線パターンと半導体チップとの間の電気的接続を行う。
この時、金の接続片１６Ｓは薄いため、熱圧着と同時に
切断される。
ツールＢＴを用いて、半導体チップ１０の周縁部のボン
ディングパッドに、接続片を熱圧着することにより、配
線パターンと半導体チップとの間の電気的接続を行う。
この時、金の接続片１６Ｓは薄いため、熱圧着と同時に
切断される。
【００２４】そして図１３に示すように、絶縁性フィル
ム１１のウインドウＷを覆うように感光性のフィルム３
０を貼着する。そしてこれに微孔ｏを形成する。
ム１１のウインドウＷを覆うように感光性のフィルム３
０を貼着する。そしてこれに微孔ｏを形成する。
【００２５】この後、図１４(a)および(b)に示すように
（図１４(a)は図１４(b)のａ−ａ断面図）、半田ボール
形成領域が載置される領域に複数個の凹部２１を形成し
てなる下金型２０Ｌを用意するとともに、半導体チップ
の存在位置に対応して、前記半導体チップと同等の開口
面積および高さを有する開口部Ｈを複数個具備してなる
枠体２２を用意する。そしてこの開口部内に半導体チッ
プがそれぞれ配置せしめられるように、この枠体２２
に、前記半導体チップに接続された前記絶縁性フィルム
を固定し、これを下金型２０Ｌ上に載置し、さらに、上
金型２０Ｕを設置する。
（図１４(a)は図１４(b)のａ−ａ断面図）、半田ボール
形成領域が載置される領域に複数個の凹部２１を形成し
てなる下金型２０Ｌを用意するとともに、半導体チップ
の存在位置に対応して、前記半導体チップと同等の開口
面積および高さを有する開口部Ｈを複数個具備してなる
枠体２２を用意する。そしてこの開口部内に半導体チッ
プがそれぞれ配置せしめられるように、この枠体２２
に、前記半導体チップに接続された前記絶縁性フィルム
を固定し、これを下金型２０Ｌ上に載置し、さらに、上
金型２０Ｕを設置する。
【００２６】そして、この開口部と前記半導体チップと
の間に、絶縁性のコーティング材Ｍを充填する。２５は
コーティング材の充填孔である。この状態で、図１５に
示すように加圧することにより、前記半導体チップの前
記配線パターンとボンディングパッドの接続部位をコー
ティング材で被覆する。このとき、フィルムに形成され
た微孔ｏを介して下金型２０Ｌ側から真空吸引しつつ、
コーティング材を充填することにより、良好にコーティ
ング材が充填される。
の間に、絶縁性のコーティング材Ｍを充填する。２５は
コーティング材の充填孔である。この状態で、図１５に
示すように加圧することにより、前記半導体チップの前
記配線パターンとボンディングパッドの接続部位をコー
ティング材で被覆する。このとき、フィルムに形成され
た微孔ｏを介して下金型２０Ｌ側から真空吸引しつつ、
コーティング材を充填することにより、良好にコーティ
ング材が充填される。
【００２７】最後に、図１６に示すように、コーティン
グが完了し、金型を除去した後、感光性のフィルムを除
去するかまたは熱処理により密着せしめ、この後図１に
示したパンチング装置を用いて、絶縁性フィルム１１と
共にコーティング材をカットして個別に分断し、図１７
に示すように、コーティング材で被覆保護された半導体
装置が完成する。２５はコーティング材の充填孔であ
る。
グが完了し、金型を除去した後、感光性のフィルムを除
去するかまたは熱処理により密着せしめ、この後図１に
示したパンチング装置を用いて、絶縁性フィルム１１と
共にコーティング材をカットして個別に分断し、図１７
に示すように、コーティング材で被覆保護された半導体
装置が完成する。２５はコーティング材の充填孔であ
る。
【００２８】本発明実施例の方法によれば、パンチング
装置を用いて絶縁性フィルム１１をカットするようにし
ているため、外観が良好で高度な寸法精度を得ることが
できる。
装置を用いて絶縁性フィルム１１をカットするようにし
ているため、外観が良好で高度な寸法精度を得ることが
できる。
【００２９】なお、前記実施例では、モールド金型を用
いてコーティング材をモールドするようにしているた
め、緻密で高品質のコーティングがなされ、コーティン
グ材を分断する必要がないが、モールド金型を用いるこ
となくコーティングを行いコーティング材がはみ出した
場合、あるいはモールド金型を用いてもはみだした場合
にも、本発明のパンチング装置を用いることにより、絶
縁性フィルムの分断と同時にコーティング材も容易に分
断することができ、製造コストが低減され、さらには、
コーティング材の微粉の飛散もないため、不純物の付着
による信頼性の低下という問題もない。
いてコーティング材をモールドするようにしているた
め、緻密で高品質のコーティングがなされ、コーティン
グ材を分断する必要がないが、モールド金型を用いるこ
となくコーティングを行いコーティング材がはみ出した
場合、あるいはモールド金型を用いてもはみだした場合
にも、本発明のパンチング装置を用いることにより、絶
縁性フィルムの分断と同時にコーティング材も容易に分
断することができ、製造コストが低減され、さらには、
コーティング材の微粉の飛散もないため、不純物の付着
による信頼性の低下という問題もない。
【００３０】また、前記実施例では、半田ボールを形成
した絶縁性フィルム（ＴＡＢ基板）を、半導体チップに
ボンディングするようにしたが、ボンディングおよびコ
ーティングが終了した後に、半田ボールを形成するよう
にしてもよい。本発明の第２の実施例として、この例に
ついて図１８乃至図３１の工程断面図を参照しつつ説明
する。
した絶縁性フィルム（ＴＡＢ基板）を、半導体チップに
ボンディングするようにしたが、ボンディングおよびコ
ーティングが終了した後に、半田ボールを形成するよう
にしてもよい。本発明の第２の実施例として、この例に
ついて図１８乃至図３１の工程断面図を参照しつつ説明
する。
【００３１】図１８乃至図２１に示にすように、接続片
（ビームリード）が形成される周縁部領域と半田ボール
１２との電気的接続領域に、ウインドウＷおよびヴィア
Ｖを形成する工程までは、前記第１の実施例の図４乃至
図７に示した工程と同様に形成する。
（ビームリード）が形成される周縁部領域と半田ボール
１２との電気的接続領域に、ウインドウＷおよびヴィア
Ｖを形成する工程までは、前記第１の実施例の図４乃至
図７に示した工程と同様に形成する。
【００３２】そして、図２２に示すようにウインドウＷ
内に露呈する銅箔のパターン１５をエッチング除去す
る。このとき、ヴィアＶはレジスト（図示せず）等で被
覆保護しておく。
内に露呈する銅箔のパターン１５をエッチング除去す
る。このとき、ヴィアＶはレジスト（図示せず）等で被
覆保護しておく。
【００３３】この後、図２３に示すようにこの絶縁性フ
ィルムの配線パターン形成面側に印刷法によって絶縁性
エラストマー（シリコンエラストマー）１７を塗布し、
ベーキングを行い硬化せしめる。
ィルムの配線パターン形成面側に印刷法によって絶縁性
エラストマー（シリコンエラストマー）１７を塗布し、
ベーキングを行い硬化せしめる。
【００３４】この後絶縁性エラストマー層１７上に接着
剤を塗布したのち、これを図２４に示すように、ダイシ
ングのなされた半導体チップ１０上に位置決めし、半導
体チップ１０の素子形成面側にこの絶縁性フィルム１１
を固着する。
剤を塗布したのち、これを図２４に示すように、ダイシ
ングのなされた半導体チップ１０上に位置決めし、半導
体チップ１０の素子形成面側にこの絶縁性フィルム１１
を固着する。
【００３５】この後図２５に示すように、ボンディング
ツールＢＴを用いて、半導体チップ１０の周縁部のボン
ディングパッドに、接続片を熱圧着することにより、配
線パターンと半導体チップとの間の電気的接続を行う。
この時、金の接続片１６Ｓは薄いため、熱圧着と同時に
切断される。そして、図２６に示すように、この後絶縁
性フィルム１１上に感光性のフィルム３０を貼着する。
この後、半導体チップを搭載した絶縁性フィルム１１に
前記第１の実施例と同様にして枠体２２を取り付け、図
２７に示すように、モールド金型に設置し、前記第１の
実施例と同様にコーティングを行う。ここではまだ半田
ボールが形成されていないため、下金型の凹部は不要で
ある。他は第１の実施例とまったく同様に行えばよい。
ツールＢＴを用いて、半導体チップ１０の周縁部のボン
ディングパッドに、接続片を熱圧着することにより、配
線パターンと半導体チップとの間の電気的接続を行う。
この時、金の接続片１６Ｓは薄いため、熱圧着と同時に
切断される。そして、図２６に示すように、この後絶縁
性フィルム１１上に感光性のフィルム３０を貼着する。
この後、半導体チップを搭載した絶縁性フィルム１１に
前記第１の実施例と同様にして枠体２２を取り付け、図
２７に示すように、モールド金型に設置し、前記第１の
実施例と同様にコーティングを行う。ここではまだ半田
ボールが形成されていないため、下金型の凹部は不要で
ある。他は第１の実施例とまったく同様に行えばよい。
【００３６】このようにしてモールドを行い、接続片と
ボンディングパッドとの接続領域をコーティング材１３
で被覆する。
ボンディングパッドとの接続領域をコーティング材１３
で被覆する。
【００３７】この後図２８に示すようにフォトリソグラ
フィを行い、感光性のフィルムを感光せしめ、図２９に
示すように、半田ボール形成領域にホールｈを形成す
る。そして、図３０に示すように、このホールｈ内に露
呈する銅箔１５にフラックスを印刷し、Ｐｂ１０％、Ｓ
ｎ９０％の半田からなる直径０．７mmの半田ボール１２
を供給し、３２０℃１０秒間（ピーク温度維持時間）の
加熱工程を経て、表面を銅パターン１５に固着する。そ
して必要に応じて、イソプロピルアルコール（ＩＰＡ）
に浸漬して超音波洗浄を行い、余剰のフラックスを除去
する。最後に、感光性のフィルムを除去するかまたは熱
処理により密着せしめ、更に必要に応じて半田ボール表
面にパラジウムなどの貴金属メッキ等を行い、この後前
記第１の実施例で用いたのと同様のパンチング装置を用
いてコーティング材と共に絶縁性フィルムを分断し、図
３１に示すように配線パターンと半導体チップとの接続
部が良好に被覆保護されたＢＧＡ型半導体装置が完成す
る。ここで、半田ボール１２は、格子状をなすように全
面に形成され、また半導体チップ１０の裏面はベア状態
となっている。このようにして低コストで信頼性の高い
半導体装置が形成される。なお、この方法では感光性の
フィルムを貼着してるため、金型との剥離性が向上す
る。
フィを行い、感光性のフィルムを感光せしめ、図２９に
示すように、半田ボール形成領域にホールｈを形成す
る。そして、図３０に示すように、このホールｈ内に露
呈する銅箔１５にフラックスを印刷し、Ｐｂ１０％、Ｓ
ｎ９０％の半田からなる直径０．７mmの半田ボール１２
を供給し、３２０℃１０秒間（ピーク温度維持時間）の
加熱工程を経て、表面を銅パターン１５に固着する。そ
して必要に応じて、イソプロピルアルコール（ＩＰＡ）
に浸漬して超音波洗浄を行い、余剰のフラックスを除去
する。最後に、感光性のフィルムを除去するかまたは熱
処理により密着せしめ、更に必要に応じて半田ボール表
面にパラジウムなどの貴金属メッキ等を行い、この後前
記第１の実施例で用いたのと同様のパンチング装置を用
いてコーティング材と共に絶縁性フィルムを分断し、図
３１に示すように配線パターンと半導体チップとの接続
部が良好に被覆保護されたＢＧＡ型半導体装置が完成す
る。ここで、半田ボール１２は、格子状をなすように全
面に形成され、また半導体チップ１０の裏面はベア状態
となっている。このようにして低コストで信頼性の高い
半導体装置が形成される。なお、この方法では感光性の
フィルムを貼着してるため、金型との剥離性が向上す
る。
【００３８】また、ヴィアホールの孔ピッチや孔径は、
適宜変形可能であり、例えば格子ピッチが１mmであれ
ば、孔径は０．５５mm、格子ピッチが１．５mmであれ
ば、孔径は０．７５mmというふうに適宜変更可能であ
る。
適宜変形可能であり、例えば格子ピッチが１mmであれ
ば、孔径は０．５５mm、格子ピッチが１．５mmであれ
ば、孔径は０．７５mmというふうに適宜変更可能であ
る。
【００３９】さらに半田ボールの組成についても適宜選
択可能であり、例えばＰｂ３７％Ｓｎ６３％の共晶半田
を用いた場合には固着工程での加熱温度は２３０℃程度
でよい。
択可能であり、例えばＰｂ３７％Ｓｎ６３％の共晶半田
を用いた場合には固着工程での加熱温度は２３０℃程度
でよい。
【００４０】
【発明の効果】以上説明したように本発明によれば、パ
ンチング装置を用いて絶縁性フィルムを分断するように
しているため、高精度で外観の良好な半導体装置を得る
ことが可能となる。
ンチング装置を用いて絶縁性フィルムを分断するように
しているため、高精度で外観の良好な半導体装置を得る
ことが可能となる。
【図１】本発明を示す概念図
【図２】本発明の半導体装置の製造工程図
【図３】本発明の半導体装置の製造工程図
【図４】本発明の第１の実施例の半導体装置の製造工程
図
図
【図５】本発明の第１の実施例の半導体装置の製造工程
図
図
【図６】本発明の第１の実施例の半導体装置の製造工程
図
図
【図７】本発明の第１の実施例の半導体装置の製造工程
図
図
【図８】本発明の第１の実施例の半導体装置の製造工程
図
図
【図９】本発明の第１の実施例の半導体装置の製造工程
を示す図
を示す図
【図１０】本発明の第１の実施例の半導体装置の製造工
程を示す図
程を示す図
【図１１】本発明の第１の実施例の半導体装置の製造工
程を示す図
程を示す図
【図１２】本発明の第１の実施例の半導体装置の製造工
程を示す図
程を示す図
【図１３】本発明の第１の実施例の半導体装置の製造工
程を示す図
程を示す図
【図１４】本発明の第１の実施例の半導体装置の製造工
程を示す図
程を示す図
【図１５】本発明の第１の実施例の半導体装置の製造工
程を示す図
程を示す図
【図１６】本発明の第１の実施例の半導体装置の製造工
程を示す図
程を示す図
【図１７】本発明の第１の実施例の半導体装置の製造工
程を示す図
程を示す図
【図１８】本発明の第２の実施例の半導体装置の製造工
程を示す図
程を示す図
【図１９】本発明の第２の実施例の半導体装置の製造工
程を示す図
程を示す図
【図２０】本発明の第２の実施例の半導体装置の製造工
程を示す図
程を示す図
【図２１】本発明の第２の実施例の半導体装置の製造工
程を示す図
程を示す図
【図２２】本発明の第２の実施例の半導体装置の製造工
程を示す図
程を示す図
【図２３】本発明の第２の実施例の半導体装置の製造工
程を示す図
程を示す図
【図２４】本発明の第２の実施例の半導体装置の製造工
程を示す図
程を示す図
【図２５】本発明の第２の実施例の半導体装置の製造工
程を示す図
程を示す図
【図２６】本発明の第２の実施例の半導体装置の製造工
程を示す図
程を示す図
【図２７】本発明の第２の実施例の半導体装置の製造工
程を示す図
程を示す図
【図２８】本発明の第２の実施例の半導体装置の製造工
程を示す図
程を示す図
【図２９】本発明の第２の実施例の半導体装置の製造工
程を示す図
程を示す図
【図３０】本発明の第２の実施例の半導体装置の製造工
程を示す図
程を示す図
【図３１】本発明の第２の実施例の半導体装置の製造工
程を示す図
程を示す図
１０ 半導体チップ １１ 絶縁性フィルム １２ 半田ボール １３ コーティング材 １５ 銅箔 １６ 金メッキ層 １６Ｓ 接続片 ２０Ｕ 上金型 ２０Ｌ 下金型 ２２ 枠体 Ｈ 開口部 ３０ ダイ ３１ 環状突起 ３２ パンチ ３３ ストリッパ
Claims (3)
- 【請求項１】 周縁端部に複数のボンディングパッドを
有する半導体チップと、 配線パターンを具備するとともに、前記配線パターンに
接続され、突出して外部との電気的接続を行う複数の半
田ボールを具備してなる絶縁性フィルムとで構成され、
前記各半導体チップの機能面側に、絶縁性部材を介して
前記絶縁性フィルムを貼着するとともに、前記半導体チ
ップの周縁部に形成されたボンディングパッドに前記配
線パターンを接続したＢＧＡ型半導体装置の製造方法に
おいて、 前記配線パターンを所定の間隔で複数個配列してなる絶
縁性フィルムを、前記各半導体チップの機能面側に、絶
縁性部材を介して貼着するとともに、前記半導体チップ
の周縁部に形成された複数のボンディングパッドに前記
配線パターンを接続するボンディング工程と、 前記配線パターンと前記半導体チップのボンディングパ
ッドの接続部位を絶縁性コーティング材で被覆する被覆
工程と、 前記半導体装置をプレス金型を用いたパンチング法によ
り、個々に分断する分断工程とを含むことを特徴とする
ＢＧＡ型半導体装置の製造方法。 - 【請求項２】 前記分断工程は、前記プレス金型のダイ
の穴の周囲に断面が直角三角形状の環状突起を設けた金
型を用いたパンチングにより行われるようにしたことを
特徴とする請求項１記載のＢＧＡ型半導体装置の製造方
法。 - 【請求項３】 前記分断工程は、前記コーティング材お
よび絶縁性フィルムを共に分断する工程であることを特
徴とする請求項１記載のＢＧＡ型半導体装置の製造方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26758396A JP3280243B2 (ja) | 1996-10-08 | 1996-10-08 | Ｂｇａ型半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26758396A JP3280243B2 (ja) | 1996-10-08 | 1996-10-08 | Ｂｇａ型半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10116858A true JPH10116858A (ja) | 1998-05-06 |
| JP3280243B2 JP3280243B2 (ja) | 2002-04-30 |
Family
ID=17446791
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP26758396A Expired - Fee Related JP3280243B2 (ja) | 1996-10-08 | 1996-10-08 | Ｂｇａ型半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3280243B2 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6072700A (en) * | 1997-06-30 | 2000-06-06 | Hyundai Electronics Industries Co., Ltd. | Ball grid array package |
| JP2003510835A (ja) * | 1999-08-19 | 2003-03-18 | マイクロン・テクノロジー・インコーポレーテッド | 機械的に予備形成された電導性リードを提供するための装置および方法 |
| JP2018018912A (ja) * | 2016-07-27 | 2018-02-01 | 日亜化学工業株式会社 | 発光装置の製造方法 |
| CN113853109A (zh) * | 2021-09-08 | 2021-12-28 | 深圳市腾鑫精密电子芯材科技有限公司 | 一种fpc芯片元器件粘贴辅料高利用率冲贴工艺 |
-
1996
- 1996-10-08 JP JP26758396A patent/JP3280243B2/ja not_active Expired - Fee Related
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6072700A (en) * | 1997-06-30 | 2000-06-06 | Hyundai Electronics Industries Co., Ltd. | Ball grid array package |
| JP2003510835A (ja) * | 1999-08-19 | 2003-03-18 | マイクロン・テクノロジー・インコーポレーテッド | 機械的に予備形成された電導性リードを提供するための装置および方法 |
| JP2018018912A (ja) * | 2016-07-27 | 2018-02-01 | 日亜化学工業株式会社 | 発光装置の製造方法 |
| CN113853109A (zh) * | 2021-09-08 | 2021-12-28 | 深圳市腾鑫精密电子芯材科技有限公司 | 一种fpc芯片元器件粘贴辅料高利用率冲贴工艺 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3280243B2 (ja) | 2002-04-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4533875B2 (ja) | 半導体装置およびこの半導体装置に使用するリードフレーム製品並びにこの半導体装置の製造方法 | |
| US5950304A (en) | Methods of making semiconductor chip assemblies | |
| US5989939A (en) | Process of manufacturing compliant wirebond packages | |
| JP3842548B2 (ja) | 半導体装置の製造方法及び半導体装置 | |
| KR20040030297A (ko) | 리드 프레임, 그 리드 프레임의 제조 방법, 및 반도체 장치 | |
| KR20030019165A (ko) | 리드 프레임 및 그 제조 방법과 그 리드 프레임을 사용한반도체 장치의 제조 방법 | |
| KR20040030283A (ko) | 리드 프레임 및 그 제조 방법 | |
| JP2004071898A (ja) | 回路装置およびその製造方法 | |
| JP2019057590A (ja) | 半導体素子用基板及びその製造方法、半導体装置及びその製造方法 | |
| JP3732378B2 (ja) | 半導体装置の製造方法 | |
| JP2000150702A (ja) | 半導体装置の製造方法 | |
| US7443043B2 (en) | Circuit device and method of manufacture thereof | |
| JP3280243B2 (ja) | Ｂｇａ型半導体装置の製造方法 | |
| JP3522403B2 (ja) | 半導体装置 | |
| JP3359824B2 (ja) | Ｂｇａ型半導体装置の製造方法 | |
| JP4626063B2 (ja) | 半導体装置の製造方法 | |
| JPH11251504A (ja) | 電子部品及びその製造方法 | |
| JP3421478B2 (ja) | 半導体装置及びその製造方法 | |
| JP3192096B2 (ja) | Ｂｇａ型半導体装置の製造方法 | |
| JP3569642B2 (ja) | 半導体装置用キャリア基板及びその製造方法及び半導体装置の製造方法 | |
| JPH03105961A (ja) | 樹脂封止型半導体装置 | |
| JP2003332495A (ja) | 半導体装置の製造方法 | |
| JPH09270435A (ja) | 半導体装置の製造方法 | |
| JP3381833B2 (ja) | Ｂｇａ型半導体装置およびその製造方法 | |
| JP2568057B2 (ja) | 集積回路装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080222 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090222 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100222 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100222 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110222 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120222 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |