CN105225977B - 一种铜柱凸块结构的制作方法 - Google Patents

一种铜柱凸块结构的制作方法 Download PDF

Info

Publication number
CN105225977B
CN105225977B CN201510738820.5A CN201510738820A CN105225977B CN 105225977 B CN105225977 B CN 105225977B CN 201510738820 A CN201510738820 A CN 201510738820A CN 105225977 B CN105225977 B CN 105225977B
Authority
CN
China
Prior art keywords
layer
plastic packaging
pillar bumps
production method
copper pillar
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201510738820.5A
Other languages
English (en)
Other versions
CN105225977A (zh
Inventor
林正忠
蔡奇风
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SJ Semiconductor Jiangyin Corp
Original Assignee
SJ Semiconductor Jiangyin Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SJ Semiconductor Jiangyin Corp filed Critical SJ Semiconductor Jiangyin Corp
Priority to CN201510738820.5A priority Critical patent/CN105225977B/zh
Publication of CN105225977A publication Critical patent/CN105225977A/zh
Application granted granted Critical
Publication of CN105225977B publication Critical patent/CN105225977B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Shaping Of Tube Ends By Bending Or Straightening (AREA)
  • Wire Bonding (AREA)

Abstract

本发明提供一种铜柱凸块结构的制作方法，包括以下步骤：S1：提供一晶圆级芯片基体，在其表面形成凸块下金属层；S2：形成一光阻层，并形成若干光阻层开口；S3：形成塑封层；S4：采用微压印方法在所述塑封层中形成若干塑封层开口；S5：在所述塑封层开口内自下而上依次形成铜柱及锡基金属合金柱；S6：去除所述光阻层及所述塑封层；S7：去除所述铜柱周围多余的所述凸块下金属层，并进行回流工艺使所述锡基金属合金柱形成锡基金属合金帽。本发明采用塑封层材料代替了厚光阻层，并采用微压印方法在所述塑封层中形成铜柱凸块图形，其中，微压印方法形成图形与光学问题无关，从而可以显著减小特征尺寸偏移，使得特征尺寸更加精确，并降低了工艺复杂性。

Description

一种铜柱凸块结构的制作方法
技术领域
本发明属于芯片封装领域，涉及一种铜柱凸块结构的制作方法。
背景技术
封装最重要的目的是实现芯片焊区铜封装外壳的I/O端或者封装基板金属布线区的有效电路连接，其本质是电气互连。在芯片小型化和高效率的需求驱动下，先进封装的发展方向是“以点代替线的连接”，完成“点的连接”的核心工艺是TSV(硅通孔)和Bumping(凸块制作)。其中，Bumping技术通过在芯片表面制作金属凸点，提供芯片电气互连的“点”接口，反映了先进制程以“点代替线”的发展趋势，广泛应用于FC、WLP、CSP、3D等先进封装。Bumping技术提供了芯片之间、芯片和基板之间的“点连接”，由于避免了传统Wire Bonding向四周辐射的金属“线连接”，减小了芯片面积(封装效率100％)，此外凸块阵列在芯片表面，引脚密度可以做得很高，便于满足芯片性能提升的需求。
Copper Pillar bump(铜柱凸块)是Bumping互连技术中最先进的一种，用铜柱替换金属球作为芯片表面电气接口，由于相邻铜柱轴间距很小，因而I/O引脚密度可以做得更高，芯片尺寸可进一步缩小。由于铜柱凸块提供了一种高密度互连，并在更小的互连尺寸下拥有更好的电导性和热导性，逐渐在半导体工业中成为最流行的趋势。
在凸块制作过程中，由于光衍射，特征尺寸(CD)偏移成为一个不可避免的问题。曝光能量越大，特征尺寸偏移越多。特别是在铜柱凸块的厚光阻层制程中，由于所需曝光能量更高，这种现象更为明显。为了得到精确地刻线设计，需要通过多次试验来确定特征尺寸偏差，导致工艺过程更为复杂。并且，铜柱凸块所需的厚光阻层通常成本很高。同时，光阻的厚度由于其自身特性存在局限性，当所需光阻厚度很厚时，需要通过多次涂布才能实现。这将导致不同光阻层之间邻近界面处存在不均匀的台阶形貌。
因此，如何提供一种铜柱凸块结构的制作方法，以减少特征尺寸偏移，并节约生产成本，成为本领域技术人员亟待解决的一个重要技术问题。
发明内容
鉴于以上所述现有技术的缺点，本发明的目的在于提供一种铜柱凸块结构的制作方法，用于解决现有技术中在制作铜柱凸块结构时存在较大的特征尺寸偏移、工艺复杂、成本较高的问题。
为实现上述目的及其他相关目的，本发明提供一种铜柱凸块结构的制作方法，包括以下步骤：
S1：提供一晶圆级芯片基体，在所述芯片基体表面形成凸块下金属层；
S2：在所述凸块下金属层表面形成一光阻层，并形成若干光阻层开口；所述光阻层开口暴露出所述凸块下金属层的部分表面；
S3：在所述光阻层表面及暴露出的所述凸块下金属层表面形成塑封层；
S4：采用微压印方法在所述塑封层中形成若干塑封层开口；所述塑封层开口与所述光阻层开口相对应，并暴露出所述凸块下金属层的部分表面；
S5：在所述塑封层开口内自下而上依次形成铜柱及锡基金属合金柱；所述铜柱与所述凸块下金属层连接；
S6：去除所述光阻层及所述塑封层；
S7：去除所述铜柱周围多余的所述凸块下金属层，并进行回流工艺使所述锡基金属合金柱形成锡基金属合金帽，得到由所述铜柱及所述锡基金属合金帽构成的铜柱凸块结构。
可选地，所述芯片基体表面具有一介质层，所述介质层中形成有若干暴露出所述芯片基体上芯片电极的介质层开口；所述光阻层开口与所述介质层开口相对应。
可选地，所述凸块下金属层包括Ti/Cu复合层。
可选地，所述光阻层的厚度范围是15～30μm。
可选地，所述塑封层上表面高于所述锡基金属合金柱上表面。
可选地，所述塑封层采用热固材料材料。
可选地，于所述步骤S4中，还包括去除所述塑封层开口底部多余的塑封材料的步骤。
可选地，采用灰化法或刻蚀去除所述多余的塑封材料。
可选地，于所述步骤S4中，所述微压印方法采用的模板为刚性模板。
可选地，于所述步骤S4中，所述微压印方法采用的模板表面具有一抗粘附层，所述抗粘附层的材料包括金属或含氟聚合物。
可选地，于所述步骤S5中，所述铜柱与所述锡基金属合金柱之间还形成有Ni层。
可选地，于所述步骤S5中，采用电镀或化学镀形成所述铜柱或所述锡基金属合金柱。
如上所述，本发明的铜柱凸块结构的制作方法，具有以下有益效果：本发明的铜柱凸块结构的制作方法中，采用塑封层材料代替了厚光阻层，并采用微压印方法在所述塑封层中形成铜柱凸块图形，其中，微压印方法形成图形与光学问题无关，从而可以显著减小特征尺寸偏移，使得特征尺寸更加精确，并降低了工艺复杂性。并且由于未采用厚光阻层，可以进一步降低生产成本。
附图说明
图1显示为本发明的铜柱凸块结构的制作方法的工艺流程图。
图2显示为本发明的铜柱凸块结构的制作方法中芯片基体的结构示意图。
图3显示为本发明的铜柱凸块结构的制作方法中在所述芯片基体表面形成凸块下金属层的示意图。
图4显示为本发明的铜柱凸块结构的制作方法中在所述凸块下金属层表面形成一光阻层的示意图。
图5显示为本发明的铜柱凸块结构的制作方法中形成若干光阻层开口的示意图。
图6显示为本发明的铜柱凸块结构的制作方法中在所述光阻层表面及暴露出的所述凸块下金属层表面形成塑封层的示意图。
图7显示为本发明的铜柱凸块结构的制作方法中采用微压印方法在所述塑封层中形成若干塑封层开口的示意图。
图8显示为本发明的铜柱凸块结构的制作方法中在所述塑封层开口内自下而上依次形成铜柱及锡基金属合金柱的示意图。
图9显示为本发明的铜柱凸块结构的制作方法中去除所述光阻层及所述塑封层的示意图。
图10显示为本发明的铜柱凸块结构的制作方法中去除所述铜柱周围多余的所述凸块下金属层，并进行回流工艺使所述锡基金属合金柱形成锡基金属合金帽的示意图。
元件标号说明
S1～S7 步骤
1 Si片
2 芯片电极
3 介质层
4 介质层开口
5 Ti层
6 Cu层
7 光阻层
8 光阻层开口
9 塑封层
10 塑封层开口
11 铜柱
12 锡基金属合金柱
13 Ni层
14 锡基金属合金帽
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
请参阅图1至图10。需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图式中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。
本发明提供一种铜柱凸块结构的制作方法，请参阅图1，显示为该方法的工艺流程图，包括以下步骤：
S1：提供一晶圆级芯片基体，在所述芯片基体表面形成凸块下金属层；
S2：在所述凸块下金属层表面形成一光阻层，并形成若干光阻层开口；所述光阻层开口暴露出所述凸块下金属层的部分表面；
S3：在所述光阻层表面及暴露出的所述凸块下金属层表面形成塑封层；
S4：采用微压印方法在所述塑封层中形成若干塑封层开口；所述塑封层开口与所述光阻层开口相对应，并暴露出所述凸块下金属层的部分表面；
S5：在所述塑封层开口内自下而上依次形成铜柱及锡基金属合金柱；所述铜柱与所述凸块下金属层连接；
S6：去除所述光阻层及所述塑封层；
S7：去除所述铜柱周围多余的所述凸块下金属层，并进行回流工艺使所述锡基金属合金柱形成锡基金属合金帽，得到由所述铜柱及所述锡基金属合金帽构成的铜柱凸块结构。
首先请参阅图2及图3，执行步骤S1：提供一晶圆级芯片基体，在所述芯片基体表面形成凸块下金属层。
如图2所示，显示为所述晶圆级芯片基体的结构示意图。作为示例，所述晶圆级芯片基体的主体为Si片1。所述芯片基体表面具有一介质层3，所述介质层3中形成有若干暴露出所述芯片基体上芯片电极2的介质层开口4。
作为示例，所述介质层3的材料包括但不限于SiN，所述芯片电极2的材料包括但不限于Al等导电金属。在其它实施例中，所述晶圆级芯片的主体还可以为其他材料，此外，所述芯片基体中还可具有芯片电子元件及互连结构，此处不应过分限制本发明的保护范围。
如图3所示，显示为在所述芯片基体表面形成凸块下金属层的示意图。作为示例，通过溅射法形成所述凸块下金属层，所述凸块下金属层包括Ti/Cu复合层，自下而上依次由Ti层5及Cu层6叠加而成。
然后请参阅图4及图5，执行步骤S2：在所述凸块下金属层表面形成一光阻层7，并形成若干光阻层开口8；所述光阻层开口8暴露出所述凸块下金属层的部分表面。
本步骤中形成的光阻层7厚度较薄，作为示例，所述光阻层7的厚度范围是15～30μm。
具体的，通过光刻、显影等光刻工艺形成所述光阻层开口8，构成铜柱凸块图形。由于铜柱凸块是要与所述芯片电极2相连接，因此，所述光阻层开口8与暴露出所述芯片电极2的所述介质层开口4相对应。
接着请参阅图6，执行步骤S3：在所述光阻层7表面及暴露出的所述凸块下金属层表面形成塑封层9。
具体的，所述塑封层9采用热固材料，包括但不限于聚合物材料、树脂基材料、聚酰亚胺(PI)、环氧树脂等材料。所述塑封层9可通过压缩成形(compressive molding)、印刷(paste printing)、转送成形(transfer molding)、液体密封成形(liquid encapsulantmolding)、真空压合(vacuum lamination)、旋涂(spin coating)等方法中的任意一种。
需要指出的是，为了防止后续通过电镀或化学镀形成的金属材料溢出图形，所述塑封层9上表面最好高于后续要形成的锡基金属合金柱12上表面。作为示例，所述塑封层9上表面高于所述锡基金属合金柱12上表面5～10μm。
再请参阅图7，执行步骤S4：采用微压印方法在所述塑封层9中形成若干塑封层开口10；所述塑封层开口10与所述光阻层开口8相对应，并暴露出所述凸块下金属层的部分表面。
微压印技术是微复制常用的技术之一。微压印技术只需制备一块模板(模具)，就可以快速、廉价、方便地加工出许多复制品，还具有加工三维结构图案、加工不同材料等优点。
为了防止压印过程中模板产生形变导致图形失真，也为了防止模板在脱模过程中损坏，本发明中，所述微压印方法采用的模板为刚性模板，包括但不限于Si模板、SiO2模板或蓝宝石模板。
进一步的，为了顺利脱模，防止所述塑封层9与所述模板发生粘连，所述模板表面还具有一抗粘附层。所述抗粘附层的材料包括但不限于金属或含氟聚合物。所述含氟聚合物薄膜包括但不限于聚四氟乙烯(PTFE)、聚偏氟乙烯(PVDF)、氟化乙烯丙烯共聚物(FEP)或聚氟乙烯(PVF)。
具体的，脱模之后，还包括去除所述塑封层开口10底部多余的塑封材料的步骤。作为示例，采用灰化法或刻蚀去除所述多余的塑封材料。
本步骤中，由于微压印方法形成图形与光学问题无关，从而可以显著减小特征尺寸偏移，使得特征尺寸更加精确，并降低了工艺复杂性。此外，由于采用了塑封层代替常规的厚光阻层，相对于厚光阻层的材料成本及多层涂覆的工艺成本，本发明的塑封层材料成本更低，形成厚塑封层的工艺也更为简单，从而可以进一步降低生产成本。
再请参阅图8，执行步骤S5：在所述塑封层开口10内自下而上依次形成铜柱11及锡基金属合金柱12；所述铜柱11与所述凸块下金属层连接。
具体的，采用电镀或化学镀形成所述铜柱11或所述锡基金属合金柱12。由于所述塑封层9上表面高度高于所述锡基金属合金柱12上表面的设计高度，因此电镀或化学镀过程中，金属材料不会溢出图形。
作为示例，所述铜柱11与所述锡基金属合金柱12之间还形成有Ni层13。所述Ni层13亦可采用电镀或化学镀得到。
再请参阅图9，执行步骤S6：去除所述光阻层7及所述塑封层9。
作为示例，采用化学试剂去除所述光阻层7，在所述光阻层7被溶解的同时，所述塑封层9也会自动脱离，从而简单有效地完成所述光阻层7及所述塑封层9的去除。采用化学试剂去除所述光阻层的相应配方为本领域技术人员所熟知，此处不再赘述。
最后请参阅图10，执行步骤S7：去除所述铜柱11周围多余的所述凸块下金属层，并进行回流工艺使所述锡基金属合金柱12形成锡基金属合金帽14，得到由所述铜柱11及所述锡基金属合金帽14构成的铜柱凸块结构。
具体的，采用干法刻蚀或湿法刻蚀去除多余的所述凸块下金属层。回流工艺主要是将空气或氮气加热到足够高的温度后吹向所述锡基金属合金柱12，使其融化后形貌发生改变，有利于后续进一步在其上焊接芯片或其它封装结构。
至此，完成了铜柱凸块结构的制作，相对于常规的铜柱凸块结构制作，本发明能够得到更加精确的特征尺寸，工艺也更为简单，并且能够降低生产成本。
综上所述，本发明的铜柱凸块结构的制作方法中，采用塑封层材料代替了厚光阻层，并采用微压印方法在所述塑封层中形成铜柱凸块图形，其中，微压印方法形成图形与光学问题无关，从而可以显著减小特征尺寸偏移，使得特征尺寸更加精确，并降低了工艺复杂性。并且由于未采用厚光阻层，可以进一步降低生产成本。所以，本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。

Claims (12)

1.一种铜柱凸块结构的制作方法，其特征在于，包括以下步骤：
S1：提供一晶圆级芯片基体，在所述芯片基体表面形成凸块下金属层；
S2：在所述凸块下金属层表面形成一光阻层，并形成若干光阻层开口；所述光阻层开口暴露出所述凸块下金属层的部分表面；
S3：在所述光阻层表面及暴露出的所述凸块下金属层表面形成塑封层；
S4：采用微压印方法在所述塑封层中形成若干塑封层开口；所述塑封层开口与所述光阻层开口相对应，并暴露出所述凸块下金属层的部分表面；
S5：在所述塑封层开口内自下而上依次形成铜柱及锡基金属合金柱；所述铜柱与所述凸块下金属层连接；
S6：去除所述光阻层，所述光阻层去除的同时，所述塑封层自动脱离；
S7：去除所述铜柱周围多余的所述凸块下金属层，并进行回流工艺使所述锡基金属合金柱形成锡基金属合金帽，得到由所述铜柱及所述锡基金属合金帽构成的铜柱凸块结构。
2.根据权利要求1所述的铜柱凸块结构的制作方法，其特征在于：所述芯片基体表面具有一介质层，所述介质层中形成有若干暴露出所述芯片基体上芯片电极的介质层开口；所述光阻层开口与所述介质层开口相对应。
3.根据权利要求1所述的铜柱凸块结构的制作方法，其特征在于：所述凸块下金属层包括Ti/Cu复合层。
4.根据权利要求1所述的铜柱凸块结构的制作方法，其特征在于：所述光阻层的厚度范围是15～30μm。
5.根据权利要求1所述的铜柱凸块结构的制作方法，其特征在于：所述塑封层上表面高于所述锡基金属合金柱上表面。
6.根据权利要求1所述的铜柱凸块结构的制作方法，其特征在于：所述塑封层采用热固材料。
7.根据权利要求1所述的铜柱凸块结构的制作方法，其特征在于：于所述步骤S4中，还包括去除所述塑封层开口底部多余的塑封材料的步骤。
8.根据权利要求7所述的铜柱凸块结构的制作方法，其特征在于：采用灰化法或刻蚀去除所述多余的塑封材料。
9.根据权利要求1所述的铜柱凸块结构的制作方法，其特征在于：于所述步骤S4中，所述微压印方法采用的模板为刚性模板。
10.根据权利要求1所述的铜柱凸块结构的制作方法，其特征在于：于所述步骤S4中，所述微压印方法采用的模板表面具有一抗粘附层，所述抗粘附层的材料包括金属或含氟聚合物。
11.根据权利要求1所述的铜柱凸块结构的制作方法，其特征在于：于所述步骤S5中，所述铜柱与所述锡基金属合金柱之间还形成有Ni层。
12.根据权利要求1所述的铜柱凸块结构的制作方法，其特征在于：于所述步骤S5中，采用电镀或化学镀形成所述铜柱或所述锡基金属合金柱。
CN201510738820.5A 2015-11-03 2015-11-03 一种铜柱凸块结构的制作方法 Active CN105225977B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201510738820.5A CN105225977B (zh) 2015-11-03 2015-11-03 一种铜柱凸块结构的制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510738820.5A CN105225977B (zh) 2015-11-03 2015-11-03 一种铜柱凸块结构的制作方法

Publications (2)

Publication Number Publication Date
CN105225977A CN105225977A (zh) 2016-01-06
CN105225977B true CN105225977B (zh) 2018-05-04

Family

ID=54994849

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510738820.5A Active CN105225977B (zh) 2015-11-03 2015-11-03 一种铜柱凸块结构的制作方法

Country Status (1)

Country Link
CN (1) CN105225977B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108831868A (zh) * 2018-04-25 2018-11-16 武汉高芯科技有限公司 焦平面阵列的凸点元件及其制备方法
CN111725083A (zh) * 2020-07-06 2020-09-29 颀中科技（苏州）有限公司 一种芯片金属凸块成型方法
CN117867614A (zh) * 2024-03-11 2024-04-12 武创芯研科技(武汉)有限公司 一种芯片铜柱的电镀方法及铜柱凸块的制作方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102496580A (zh) * 2011-12-19 2012-06-13 南通富士通微电子股份有限公司 一种焊料凸点的形成方法
CN102005396B (zh) * 2009-08-28 2012-12-05 中芯国际集成电路制造(上海)有限公司 凸点制作方法以及凸点结构

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004207685A (ja) * 2002-12-23 2004-07-22 Samsung Electronics Co Ltd 無鉛ソルダバンプの製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102005396B (zh) * 2009-08-28 2012-12-05 中芯国际集成电路制造(上海)有限公司 凸点制作方法以及凸点结构
CN102496580A (zh) * 2011-12-19 2012-06-13 南通富士通微电子股份有限公司 一种焊料凸点的形成方法

Also Published As

Publication number Publication date
CN105225977A (zh) 2016-01-06

Similar Documents

Publication Publication Date Title
WO2017075929A1 (zh) 一种扇出型封装结构及其制作方法
TWI721233B (zh) 封裝結構及其形成方法
CN103515362B (zh) 堆叠式封装器件和封装半导体管芯的方法
WO2017124670A1 (zh) 一种扇出型芯片的封装方法及封装结构
CN105140213B (zh) 一种芯片封装结构及封装方法
CN105070671B (zh) 一种芯片封装方法
TWI517343B (zh) 覆晶堆疊封裝結構及其製作方法
CN106486383A (zh) 封装结构及其制造方法
CN110707075A (zh) 超高密度多芯片模组的三维扇出型封装结构与制备方法
WO2017124671A1 (zh) 一种扇出型芯片的封装方法及封装结构
CN105225977B (zh) 一种铜柱凸块结构的制作方法
CN105405827A (zh) 一种低成本多层堆叠扇出型封装结构及其制备方法
CN105529276A (zh) 低成本多层堆叠扇出型封装结构及其制备方法
CN105575832A (zh) 一种多层堆叠扇出型封装结构及制备方法
CN105575821A (zh) 多层堆叠扇出型封装及其制备方法
CN107248509A (zh) Emi防护的芯片封装结构及封装方法
CN105551988A (zh) 多层扇出型封装结构及其制备方法
CN110148588B (zh) 一种扇出型天线封装结构及其封装方法
CN107195617A (zh) 基于不同高度铜柱的三维封装结构及其制造方法
CN107195625A (zh) 双面塑封扇出型系统级叠层封装结构及其制备方法
CN207165562U (zh) Emi防护的芯片封装结构
CN206931602U (zh) 双面塑封扇出型系统级叠层封装结构
CN103441111B (zh) 一种三维封装互连结构及其制作方法
CN109037082A (zh) 封装结构及其形成方法
US11735564B2 (en) Three-dimensional chip packaging structure and method thereof

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CP03 Change of name, title or address
CP03 Change of name, title or address

Address after: No.78 Changshan Avenue, Jiangyin City, Wuxi City, Jiangsu Province (place of business: No.9 Dongsheng West Road, Jiangyin City)

Patentee after: Shenghejing micro semiconductor (Jiangyin) Co.,Ltd.

Address before: No.78 Changshan Avenue, Jiangyin City, Wuxi City, Jiangsu Province

Patentee before: SJ Semiconductor (Jiangyin) Corp.