CN117867614A - 一种芯片铜柱的电镀方法及铜柱凸块的制作方法 - Google Patents
一种芯片铜柱的电镀方法及铜柱凸块的制作方法 Download PDFInfo
- Publication number
- CN117867614A CN117867614A CN202410272615.3A CN202410272615A CN117867614A CN 117867614 A CN117867614 A CN 117867614A CN 202410272615 A CN202410272615 A CN 202410272615A CN 117867614 A CN117867614 A CN 117867614A
- Authority
- CN
- China
- Prior art keywords
- copper
- height
- electroplating
- current density
- moving speed
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000010949 copper Substances 0.000 title claims abstract description 152
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 title claims abstract description 149
- 229910052802 copper Inorganic materials 0.000 title claims abstract description 149
- 238000009713 electroplating Methods 0.000 title claims abstract description 67
- 238000000034 method Methods 0.000 title claims abstract description 43
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 28
- 230000001133 acceleration Effects 0.000 claims abstract description 20
- 229920002120 photoresistant polymer Polymers 0.000 claims description 38
- 238000003756 stirring Methods 0.000 claims description 37
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims description 31
- 239000002184 metal Substances 0.000 claims description 30
- 229910052751 metal Inorganic materials 0.000 claims description 30
- 229910001092 metal group alloy Inorganic materials 0.000 claims description 23
- 230000008569 process Effects 0.000 claims description 19
- 239000000758 substrate Substances 0.000 claims description 14
- 230000001105 regulatory effect Effects 0.000 claims 2
- 239000004973 liquid crystal related substance Substances 0.000 claims 1
- 230000000694 effects Effects 0.000 abstract description 7
- 238000004806 packaging method and process Methods 0.000 abstract description 7
- 239000004065 semiconductor Substances 0.000 abstract description 3
- 230000035772 mutation Effects 0.000 abstract description 2
- 238000007747 plating Methods 0.000 description 19
- JPVYNHNXODAKFH-UHFFFAOYSA-N Cu2+ Chemical compound [Cu+2] JPVYNHNXODAKFH-UHFFFAOYSA-N 0.000 description 8
- 229910001431 copper ion Inorganic materials 0.000 description 8
- 238000000151 deposition Methods 0.000 description 8
- 230000008021 deposition Effects 0.000 description 7
- 239000000463 material Substances 0.000 description 6
- 238000001179 sorption measurement Methods 0.000 description 6
- 238000005476 soldering Methods 0.000 description 5
- 238000003466 welding Methods 0.000 description 5
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 239000011248 coating agent Substances 0.000 description 4
- 238000000576 coating method Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 239000007788 liquid Substances 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- 230000002411 adverse Effects 0.000 description 3
- 230000008859 change Effects 0.000 description 3
- -1 depends on diffusion Chemical compound 0.000 description 3
- 238000009792 diffusion process Methods 0.000 description 3
- 238000005265 energy consumption Methods 0.000 description 3
- 230000006872 improvement Effects 0.000 description 3
- 230000009467 reduction Effects 0.000 description 3
- 229910000679 solder Inorganic materials 0.000 description 3
- 230000009286 beneficial effect Effects 0.000 description 2
- 239000003795 chemical substances by application Substances 0.000 description 2
- 238000004891 communication Methods 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 238000011161 development Methods 0.000 description 2
- 238000007772 electroless plating Methods 0.000 description 2
- 238000011049 filling Methods 0.000 description 2
- 229910052757 nitrogen Inorganic materials 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- DGAQECJNVWCQMB-PUAWFVPOSA-M Ilexoside XXIX Chemical compound C[C@@H]1CC[C@@]2(CC[C@@]3(C(=CC[C@H]4[C@]3(CC[C@@H]5[C@@]4(CC[C@@H](C5(C)C)OS(=O)(=O)[O-])C)C)[C@@H]2[C@]1(C)O)C)C(=O)O[C@H]6[C@@H]([C@H]([C@@H]([C@H](O6)CO)O)O)O.[Na+] DGAQECJNVWCQMB-PUAWFVPOSA-M 0.000 description 1
- 239000004721 Polyphenylene oxide Substances 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000013043 chemical agent Substances 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 238000002425 crystallisation Methods 0.000 description 1
- 230000008025 crystallization Effects 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 239000006185 dispersion Substances 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- CCIVGXIOQKPBKL-UHFFFAOYSA-M ethanesulfonate Chemical compound CCS([O-])(=O)=O CCIVGXIOQKPBKL-UHFFFAOYSA-M 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- 238000007731 hot pressing Methods 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 239000003112 inhibitor Substances 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 229910021645 metal ion Inorganic materials 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000000465 moulding Methods 0.000 description 1
- 239000006259 organic additive Substances 0.000 description 1
- 238000012536 packaging technology Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 230000000704 physical effect Effects 0.000 description 1
- 229920000570 polyether Polymers 0.000 description 1
- 238000010008 shearing Methods 0.000 description 1
- 238000007086 side reaction Methods 0.000 description 1
- 229910052708 sodium Inorganic materials 0.000 description 1
- 239000011734 sodium Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 229920001187 thermosetting polymer Polymers 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Landscapes
- Electroplating Methods And Accessories (AREA)
Abstract
本发明涉及半导体封装技术领域，具体涉及一种芯片铜柱的电镀方法及铜柱凸块的制作方法，包括如下步骤：a、在电流密度J0为1~3A/dm2的条件下，形成第一高度的铜柱；b、以设定的加速度a1将电流密度J0提高至预设的电流密度J1，在第一高度的铜柱顶部形成第二高度的铜柱；c、保持电流密度J1不变，在第二高度的铜柱顶部形成第三高度的铜柱。本发明在电镀初期，采用较低电流密度，保证铜柱在初期平稳地形成；在电镀中期，采用连续型增大的电流密度，提高中期生产效率，同时降低突变界面处的应力集中，提高封装可靠性；在电镀后期，电镀电流密度较高且保持不变，确保铜柱的完整性和致密性；通过采用这种分阶段的电镀策略，提高整体的生产效果和产品质量。
Description
技术领域
本发明涉及半导体封装技术领域，具体涉及一种芯片铜柱的电镀方法及铜柱凸块的制作方法。
背景技术
随着半导体封装技术的发展，铜柱凸块被广泛运用于多种类型的倒装芯片互连，既能提供众多设计优势，又满足了当前和未来的RoHS（电气、电子设备中限制使用某些有害物质指令）要求。它能够完美适用于各种需要小间距、RoHS/绿色合规、低成本和电迁移性能组合的应用中。
铜柱凸块主要由铜柱和焊帽构成，铜柱部分具有延展能力，但不具备焊接性能，焊帽位于铜柱的上方且具有可焊接性能，焊帽可用于结合铜柱和基板。随着芯片体积缩小和互联凸块的密度增加，铜柱凸块的间距也在不断缩小。为了防止相邻的铜柱凸块连通而导致短路，细高型铜柱凸块应运而生。细高型铜柱凸块通过增加高度并减少底面积，提高了相邻铜柱凸块之间的距离，从而减少了连通的可能性。在生产过程中，经常通过降低电流密度牺牲电镀效率来获得更好性能的平整状顶部的铜柱凸块。但是随着铜柱凸块高度的不断增加，低电镀速度已经成为制约凸块生产产能的关键步骤。而提高电镀速度，会导致有机添加剂的还原产物不能及时脱附而被夹杂在镀层中，镀层脆性加大，且电镀速率越快，有机还原产物积累越多，镀层的脆性越大；同时镀液中杂质金属离子的还原共沉积的副反应也会随电镀增快而加剧。不同电镀速度下生成的镀层结晶度及孔隙度均有差异。当电镀速度发生突变时，生产出的镀层的各项指标也会随之发生突变，此时的突变界面将会因此成为应力应变最易集中的危险区域，影响封装可靠性，阶梯变速电镀也因此不宜设置过多的阶段数量及过高的突变幅度，进而导致电流密度上限值也不宜设置较高。
另外，电镀速率对铜柱凸块中铜柱的顶部形貌影响较大。一般来说，电流密度越大，铜柱凸块的电镀速度越快，生产效率越高，但随着电流密度的增大，铜柱凸块的TIR值（平整度的参考值，TIR值趋于0，平整度越高）增大，铜柱凸块的顶部形貌由凹顶转变到凸顶。而铜柱凸块中铜柱的顶部形貌直接关系到后端封装的可靠性。由于锡在铜柱表面具有很好的润湿性，在倒装回流焊时，锡基金属合金帽的锡会沿着铜柱顶部的侧壁攀附，形成蘑菇状的焊锡团。当铜柱的顶部形貌越趋于平整，铜柱凸块的顶部与晶圆芯片焊盘形状吻合程度越高，越有利于焊锡料的连接，也更有利于Cu-Cu热压键合；当铜柱的顶部形貌越趋于拱形，越不利于焊锡料的连接，并且在倒装回流焊后由于锡沿铜柱侧壁的攀附，导致铜柱与基板之间没有足够的焊锡量与引脚形成回路，从而出现虚焊现象，芯片容易短路，而且对于复杂的芯片结构，由于铜柱凸块数量较多，出现虚焊的可能性就更高，产品的可靠性将急剧降低。
发明内容
本发明的目的在于提供一种芯片铜柱的电镀方法及铜柱凸块的制作方法，能够提高铜柱凸块的生产效率，同时避免产生应力集中或者变形，改善铜柱的顶部形貌。
为实现上述目的，本发明的技术方案为一种芯片铜柱的电镀方法，包括如下步骤：
a、在电流密度J0为1~3A/dm2的条件下，形成第一高度的铜柱，所述第一高度为1~5μm；
b、以设定的加速度a1将电流密度J0提高至预设的电流密度J1，J1为12~18A/dm2，在第一高度的铜柱顶部形成第二高度的铜柱，所述第二高度为50~53μm；
c、保持电流密度J1不变，在第二高度的铜柱顶部形成第三高度的铜柱，所述第三高度为14~17μm。
作为实施方式之一，在电镀过程中，通过调节搅拌装置的移动速度来调节电镀液的对流速度。
作为实施方式之一，步骤a中，将搅拌装置的移动速度设定为30~40 cm/s。
作为实施方式之一，步骤b中，将搅拌装置的移动速度设定为与预设的电流密度J1相匹配的第一移动速度v1。
作为实施方式之一，所述第一移动速度v1为8~10cm/s。
作为实施方式之一，步骤b中，所述加速度a1为1.8~7.5e4dm2/s。
作为实施方式之一，步骤c中，将搅拌装置的移动速度提高至第二移动速度v2。
作为实施方式之一，步骤c中，将搅拌装置的移动速度以设定的加速度a2提高至第二移动速度v2。
作为实施方式之一，所述第二移动速度v2为25~35cm/s，所述加速度a2为1~1.5e5cm2/s。
本发明还提供一种铜柱凸块的制作方法，包括如下步骤：
S1、提供一晶圆级芯片基底，在所述芯片基底的表面形成凸块下金属层；
S2、在所述凸块下金属层的表面形成一光阻层，并形成若干光阻层开口；所述光阻层开口暴露出所述凸块下金属层的部分表面；
S3、采用以上所述的电镀方法在各所述光阻层开口内形成铜柱；
S4、在各所述铜柱的顶端形成锡基金属合金柱；
S5、去除所述光阻层及所述铜柱周围多余的所述凸块下金属层，并进行回流工艺使所述锡基金属合金柱形成锡基金属合金帽，得到铜柱凸块。
与现有技术相比，本发明具有以下有益效果：
（1）本发明在电镀初期，采用较低电流密度，保证铜柱在初期平稳地形成；在电镀中期，采用连续型增大的电流密度，提高中期生产效率，同时降低突变界面处的应力集中，提高封装可靠性；在电镀后期，电镀电流密度较高且保持不变，确保铜柱的完整性和致密性；通过采用这种分阶段的电镀策略，提高整体的生产效果和产品质量；
（2）本发明提高控制电镀的电流密度和搅拌装置的移动速度，生产出的细高型铜柱顶部形貌趋于平整，有助于减少锡熔融时的下流现象，提高了锡基金属合金柱回流焊接过程成品率，而且极大地提高了生产效率，有效地控制了能耗，同时能够进一步提高互联凸块的密度，缩小芯片体积；
（3）本发明通过提升搅拌装置的移动速度，增大电流密度的最大值，使得电流密度的稳步连续调速易于控制，可以更快、更好地电镀出细高型铜柱。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其它的附图。
图1为本发明实施例提供的在芯片基底上形成凸块下金属层的示意图；
图2为本发明实施例提供的在凸块下金属层上形成光阻层及光阻开口的示意图；
图3为本发明实施例提供的在光阻开口内形成铜柱的示意图；
图4为本发明实施例提供的在铜柱顶部形成锡基金属合金柱的示意图；
图5为本发明实施例提供的去除光阻层及多余的凸块下金属层的示意图；
图中：1、硅片；2、芯片电极；3、介质层；4、凸块下金属层；5、光阻层；6、铜柱；7、锡基金属合金柱。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其它实施例，都属于本发明保护的范围。
在本发明的描述中，需要理解的是，术语“中心”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。
本发明实施例提供一种芯片铜柱的电镀方法，包括如下步骤：
a、在电流密度J0为1~3A/dm2的条件下，形成第一高度的铜柱，所述第一高度为1~5μm；
b、以设定的加速度a1将电流密度J0提高至预设的电流密度J1，J1为12~18A/dm2，在第一高度的铜柱顶部形成第二高度的铜柱，所述第二高度为50~53μm；
c、保持电流密度J1不变，在第二高度的铜柱顶部形成第三高度的铜柱，所述第三高度为14~17μm。
其中，第二高度的铜柱形成于第一高度的铜柱的顶面，第三高度的铜柱形成于第二高度的铜柱的顶面，第一高度的铜柱、第二高度的铜柱、第三高度的铜柱形成一个整体铜柱6。
相比于传统的铜柱6，本实施例生产出的铜柱6高度在65~75μm，更高更细，为芯片的底部填充提供了足够的空间，有助于提高填充质量，同时能够进一步提高互联凸块的密度。
在微孔中电镀铜柱6的过程中，铜离子的补充主要依赖于扩散作用，即铜离子从周围的电镀液中通过浓度梯度差异向微孔内部扩散，由于扩散层的边界到达微孔底部中间区域的距离要小于微孔底部的边角区域，故铜离子从电镀液中扩散到微孔底部中间区域的速度会更快，微孔底部中间区域的铜离子补充量会大于微孔的边角区域。这种不均匀的铜离子补充量会导致在电镀过程中，微孔底部中间区域的铜沉积速率快于边角区域，这种铜沉积速率的差异若在电镀初期就已经确立，随着电镀过程的进行只会逐渐加剧，进而形成凸顶铜柱6。当电流密度增加时，这种铜离子补充量的差距会进一步加大，这是由于电流密度直接影响电镀速率，高电流密度区域（如微孔底部中间区域）的铜沉积速率会更快，而低电流密度区域（如微孔边角区域）的铜沉积速率则相对较慢。由此可见，电镀初期的电流密度对铜柱6的顶部形貌影响非常大。因此，本实施例在电镀初期，电镀采用较低电流密度，使铜离子均匀沉积，以保证铜柱6在初期平稳地形成，降低形成凸顶铜柱6的风险。
在以往的生产过程中为了保证铜柱凸块的铜柱6顶部形貌，往往选择降低电镀速率的方式来实现，但严重制约了生产效率。本实施例在电镀中期，将电镀电流密度增大，从而有效提高电镀中期生产效率。同时为了避免突变的电镀速度造成突变界面处产生应力集中或者变形，本实施例在电镀中期采用连续型增大的电流密度，可以有效降低突变界面处的应力集中，提高封装可靠性。
在电镀后期，电镀电流密度较高且保持不变，有助于确保铜柱6的完整性和致密性。
本实施例通过采用这种分阶段的电镀策略，能够有效地平衡质量与生产效率，从而提高整体的生产效果和产品质量。
本实施例中，铜柱6电镀中采用的电镀液的组成成分包括整平剂、加速剂和抑制剂，其中整平剂包括但不限于DMP（含氮杂环化合物），加速剂包括但不限于SPS（聚二硫二乙烷磺酸钠），抑制剂包括但不限于聚醚PE6400。电镀液的对流是影响铜柱凸块外观形貌的重要因素之一。电镀过程中，可以通过控制搅拌装置的移动速度，形成不同的电镀液对流强度。在搅拌装置移动速度较慢的情况下，铜柱凸块上方的对流较弱，有利于加速剂分子的吸附而不利于整平剂分子的吸附，最终导致凸顶铜柱的沉积；随着搅拌装置移动速度的加快，加速剂分子的吸附量逐渐减小，整平剂分子的吸附量逐渐增加，最终形成平整顶部铜柱的沉积。
作为示例，步骤a中，将搅拌装置的移动速度设定为30~40 cm/s。本实施例在电镀初期采用较高的搅拌装置移动速度，电镀液受到较大的剪切力，增加了电镀液的流动性，使电镀层更加均匀，结合较低的电流密度，提高第一高度的铜柱的电镀质量，保证铜柱6在后续加工和使用过程中的稳定性。
进一步地，步骤b中，将搅拌装置移动速度设定为与预设的电流密度J1相匹配的第一移动速度v1。在将电流密度J0提高至预设的电流密度J1的过程中，搅拌装置的移动速度匀速降低至第一移动速度v1，在该电流密度和搅拌装置移动速度下，可以得到较好电镀质量的第二高度的铜柱。
作为示例，所述第一移动速度v1为8~10cm/s，搅拌装置的移动速度从30~40 cm/s以1~1.5e5cm2/s的加速度降低至8~10cm/s。在以往的生产过程中为了兼顾铜柱凸块的质量及铜柱6的顶部形貌，在降低电镀速率的同时，往往还会提高搅拌装置移动速度。由于采用较高的搅拌装置移动速度会加大生产过程的能耗，产生不必要的成本，同时也会对铜的沉积效率产生影响，因此，本实施例在电镀中期降低搅拌装置移动速度至8~10cm/s，在保证铜柱6质量、提高生产效率的同时，节约能源，降低成本。同时由于采用的电流密度上限值较高，铜柱的高度增高也不会对加工效率产生不利影响，因此也更易于实现电镀过程中的电流密度调速目的。
作为示例，步骤b中，所述加速度a1为1.8~7.5e4dm2/s。根据公式：，其中，x1为铜柱6的第二高度，得到/>。
进一步地，步骤c中，将搅拌装置的移动速度提高至第二移动速度v2。在电镀后期，由于电流密度较高且保持不变，将搅拌装置移动速度提高，能够尽可能地避免后期的高电流密度对铜柱6形貌的影响。这是因为搅拌装置移动速度的提升意味着电镀液的对流强度增加，在不改变电流密度的情况下，对流强度增大能够加强电镀液中整平剂分子的吸附，抑制加速剂分子的吸附，其带来的整体效果为减弱该区域铜离子的沉积，生成结晶细致紧密、孔隙率小的铜镀层，刚好能够抵消高电流密度带来的不益效果；同时较大的电镀液对流强度能够增强电镀液的分散能力，使各组分在中心位置及边角位置分布均匀，因此在较高的电镀速度下也能生成平均平整度指标TIR≈0的铜柱6。
在保证铜柱6顶部形貌趋于平整的基础上，通过搅拌装置移动速度的提升，能够增大电流密度的最大值，使得步骤b中电流密度的稳步连续调速易于控制，可以更快、更好地电镀出细高型铜柱6。
更进一步地，步骤c中，将搅拌装置的移动速度以设定的加速度a2提高至第二移动速度v2。由于突变的搅拌装置移动速度会使得变化前后的材质物性差异更大，导致突变界面处产生过大的应力集中，因此本实施例采用逐渐增加的速度变化方式（即设定加速度a2），可以将速度从第一移动速度v1平稳提高至第二移动速度v2，这种平滑的速度过渡可以减少突变界面处的应力集中，从而降低对封装可靠性的负面影响。
作为示例，所述第二移动速度v2为25~35cm/s，所述加速度a2为1~1.5e5cm2/s。根据公式：，其中，x2为铜柱6的第三高度，得到/>。
本实施例通过控制电镀的电流密度和搅拌装置的移动速度，不仅生产出的细高型铜柱6顶部形貌趋于平整，有助于减少锡熔融时的下流现象，提高了锡基金属合金柱7回流焊接过程成品率，而且极大地提高了生产效率，有效地控制了能耗，同时能够进一步提高互联凸块的密度，缩小芯片体积。
本发明实施例还提供一种铜柱凸块的制作方法，包括如下步骤：
S1、提供一晶圆级芯片基底，在所述芯片基底的表面形成凸块下金属层4，如图1所示；
S2、在所述凸块下金属层4的表面形成一光阻层5，并形成若干光阻层5开口，如图2所示，所述光阻层5开口暴露出所述凸块下金属层4的部分表面；
S3、采用以上所述的电镀方法在各所述光阻层5开口内形成铜柱6，如图3所示；
S4、在各所述铜柱6的顶端形成锡基金属合金柱7，如图4所示；
S5、去除所述光阻层5及所述铜柱6周围多余的所述凸块下金属层4，如图5所示，并进行回流工艺使所述锡基金属合金柱7形成锡基金属合金帽，得到铜柱凸块。
如图1所示，本实施例的晶圆级芯片基底包括硅片1、设置于硅片1表面的芯片电极2以及覆盖硅片1和芯片电极2的介质层3，且介质层3上形成有若干露出芯片电极2的介质层3开口。其中，介质层3的材料包括但不限于SiN，所述芯片电极2的材料包括但不限于Al、Au、Cu等导电金属。
具体地，凸块下金属层4覆盖介质层3的表面以及介质层3开口的内壁；凸块下金属层4可以Ti/Cu复合层，自下至上依次由Ti层和Cu层叠加而成，具体采用溅射工艺或沉积工艺形成。
如图1所示，步骤S2中，对光阻层5进行光刻、显影等形成光阻层5开口，且光阻层5开口与介质层3开口相对应，暴露出凸块下金属层4的部分表面。本实施例中还可以采用热固材料形成塑封层来替代光阻层5。
作为示例的，步骤S4中，锡基金属合金柱7可以采用电镀或化学镀形成，且由于光阻层5的上表面高于锡基金属合金柱7上表面的设计高度，因此电镀或化学镀过程中，金属材料不会溢出图形。
作为示例的，步骤S5中，可以采用化学试剂去除光阻层5，采用干法刻蚀或湿法刻蚀去除多余的凸块下金属层4。回流工艺是将空气或氮气加热到足够高的温度后吹向锡基金属合金柱7，使其融化后形貌发生改变，有利于后续进一步在其上焊接芯片或其它封装结构。
实施例一
本实施例提供一种铜柱凸块的制作方法，包括如下步骤：
S1、提供一晶圆级芯片基底，在所述芯片基底的表面形成凸块下金属层4；
S2、在所述凸块下金属层4的表面形成一光阻层5，并形成若干光阻层5开口；所述光阻层5开口暴露出所述凸块下金属层4的部分表面；
S3、在各所述光阻层5开口内形成铜柱6，具体方法包括如下步骤：
a、在电流密度为1A/dm2、搅拌装置移动速度为30cm/s的条件下，在光阻层5开口内形成第一高度（1μm）的铜柱6；
b、以设定的加速度将电流密度从1A/dm2提高至12A/dm2，并将搅拌装置移动速度以一定的加速度降低至8cm/s，在第一高度的铜柱顶部形成第二高度（50μm）的铜柱6；
c、保持电流密度为12A/dm2不变，并将搅拌装置移动速度以设定的加速度提升至25cm/s，在第二高度的铜柱顶部形成第三高度（14μm）的铜柱6；
S4、在各所述铜柱6的顶端形成锡基金属合金柱7；
S5、去除所述光阻层5及所述铜柱6周围多余的所述凸块下金属层4，并进行回流工艺使所述锡基金属合金柱7形成锡基金属合金帽，得到铜柱凸块。
实施例二
本实施例提供一种铜柱凸块的制作方法，包括如下步骤：
S1、提供一晶圆级芯片基底，在所述芯片基底的表面形成凸块下金属层4；
S2、在所述凸块下金属层4的表面形成一光阻层5，并形成若干光阻层5开口；所述光阻层5开口暴露出所述凸块下金属层4的部分表面；
S3、在各所述光阻层5开口内形成铜柱6，具体方法包括如下步骤：
a、在电流密度为3A/dm2、搅拌装置移动速度为40cm/s的条件下，在光阻层5开口内形成第一高度（5μm）的铜柱6；
b、以设定的加速度将电流密度从3A/dm2提高至18A/dm2，并将搅拌装置移动速度以一定的加速度降低至10cm/s，在第一高度的铜柱顶部形成第二高度（53μm）的铜柱6；
c、保持电流密度为18A/dm2不变，并将搅拌装置移动速度以设定的加速度提升至35cm/s，在第二高度的铜柱顶部形成第三高度（17μm）的铜柱6；
S4、在各所述铜柱6的顶端形成锡基金属合金柱7；
S5、去除所述光阻层5及所述铜柱6周围多余的所述凸块下金属层4，并进行回流工艺使所述锡基金属合金柱7形成锡基金属合金帽，得到铜柱凸块。
以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。
Claims (10)
1.一种芯片铜柱的电镀方法，其特征在于，包括如下步骤：
a、在电流密度J0为1~3A/dm2的条件下，形成第一高度的铜柱，所述第一高度为1~5μm；
b、以设定的加速度a1将电流密度J0提高至预设的电流密度J1，J1为12~18A/dm2，在第一高度的铜柱顶部形成第二高度的铜柱，所述第二高度为50~53μm；
c、保持电流密度J1不变，在第二高度的铜柱顶部形成第三高度的铜柱，所述第三高度为14~17μm。
2.如权利要求1所述的电镀方法，其特征在于：在电镀过程中，通过调节搅拌装置的移动速度来调节电镀液的对流速度。
3. 如权利要求2所述的电镀方法，其特征在于：步骤a中，将搅拌装置的移动速度设定为30~40 cm/s。
4.如权利要求2所述的电镀方法，其特征在于：步骤b中，将搅拌装置的移动速度设定为与预设的电流密度J1相匹配的第一移动速度v1。
5.如权利要求4所述的电镀方法，其特征在于：所述第一移动速度v1为8~10cm/s。
6.如权利要求1所述的电镀方法，其特征在于：步骤b中，所述加速度a1为1.8~7.5e4dm2/s。
7.如权利要求2所述的电镀方法，其特征在于：步骤c中，将搅拌装置的移动速度提高至第二移动速度v2。
8.如权利要求7所述的电镀方法，其特征在于：步骤c中，将搅拌装置的移动速度以设定的加速度a2提高至第二移动速度v2。
9.如权利要求8所述的电镀方法，其特征在于：所述第二移动速度v2为25~35cm/s，所述加速度a2为1~1.5e5cm2/s。
10.一种铜柱凸块的制作方法，其特征在于，包括如下步骤：
S1、提供一晶圆级芯片基底，在所述芯片基底的表面形成凸块下金属层；
S2、在所述凸块下金属层的表面形成一光阻层，并形成若干光阻层开口；所述光阻层开口暴露出所述凸块下金属层的部分表面；
S3、采用权利要求1-9任一项所述的电镀方法在各所述光阻层开口内形成铜柱；
S4、在各所述铜柱的顶端形成锡基金属合金柱；
S5、去除所述光阻层及所述铜柱周围多余的所述凸块下金属层，并进行回流工艺使所述锡基金属合金柱形成锡基金属合金帽，得到铜柱凸块。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202410272615.3A CN117867614A (zh) | 2024-03-11 | 2024-03-11 | 一种芯片铜柱的电镀方法及铜柱凸块的制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202410272615.3A CN117867614A (zh) | 2024-03-11 | 2024-03-11 | 一种芯片铜柱的电镀方法及铜柱凸块的制作方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN117867614A true CN117867614A (zh) | 2024-04-12 |
Family
ID=90594904
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202410272615.3A Pending CN117867614A (zh) | 2024-03-11 | 2024-03-11 | 一种芯片铜柱的电镀方法及铜柱凸块的制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN117867614A (zh) |
Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20010015321A1 (en) * | 1998-10-26 | 2001-08-23 | Reid Jonathan D. | Electroplating process for avoiding defects in metal features of integrated circuit devices |
| CN103361694A (zh) * | 2013-08-08 | 2013-10-23 | 上海新阳半导体材料股份有限公司 | 一种用于3d铜互连高深宽比硅通孔技术微孔电镀填铜方法 |
| CN103806030A (zh) * | 2012-11-08 | 2014-05-21 | 无锡新三洲特钢有限公司 | 一种阶段性电镀工艺电镀铜方法 |
| CN104047041A (zh) * | 2013-03-15 | 2014-09-17 | 深圳市九和咏精密电路有限公司 | 一种印刷电路板制备方法 |
| KR20150124350A (ko) * | 2014-04-25 | 2015-11-05 | 주식회사 에이피씨티 | 플립칩 패키지 구리 필라의 제조 방법과 이를 위한 동계 전기도금액 |
| CN105225977A (zh) * | 2015-11-03 | 2016-01-06 | 中芯长电半导体（江阴）有限公司 | 一种铜柱凸块结构的制作方法 |
| CN105316713A (zh) * | 2015-10-26 | 2016-02-10 | 苏州福莱盈电子有限公司 | 一种电镀铜溶解液及高深度盲孔快速填孔工艺 |
| US20170278813A1 (en) * | 2016-03-28 | 2017-09-28 | Ebara Corporation | Plating method |
| US20200048786A1 (en) * | 2018-08-09 | 2020-02-13 | Yuan Ze University | High-speed electroplating method |
-
2024
- 2024-03-11 CN CN202410272615.3A patent/CN117867614A/zh active Pending
Patent Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20010015321A1 (en) * | 1998-10-26 | 2001-08-23 | Reid Jonathan D. | Electroplating process for avoiding defects in metal features of integrated circuit devices |
| CN103806030A (zh) * | 2012-11-08 | 2014-05-21 | 无锡新三洲特钢有限公司 | 一种阶段性电镀工艺电镀铜方法 |
| CN104047041A (zh) * | 2013-03-15 | 2014-09-17 | 深圳市九和咏精密电路有限公司 | 一种印刷电路板制备方法 |
| CN103361694A (zh) * | 2013-08-08 | 2013-10-23 | 上海新阳半导体材料股份有限公司 | 一种用于3d铜互连高深宽比硅通孔技术微孔电镀填铜方法 |
| KR20150124350A (ko) * | 2014-04-25 | 2015-11-05 | 주식회사 에이피씨티 | 플립칩 패키지 구리 필라의 제조 방법과 이를 위한 동계 전기도금액 |
| CN105316713A (zh) * | 2015-10-26 | 2016-02-10 | 苏州福莱盈电子有限公司 | 一种电镀铜溶解液及高深度盲孔快速填孔工艺 |
| CN105225977A (zh) * | 2015-11-03 | 2016-01-06 | 中芯长电半导体（江阴）有限公司 | 一种铜柱凸块结构的制作方法 |
| US20170278813A1 (en) * | 2016-03-28 | 2017-09-28 | Ebara Corporation | Plating method |
| US20200048786A1 (en) * | 2018-08-09 | 2020-02-13 | Yuan Ze University | High-speed electroplating method |
Non-Patent Citations (1)
| Title |
|---|
| 上海科学技术情报研究所编: "《电镀译文集（第三辑）》", vol. 1980, 29 February 1980, 上海科学技术文献出版社, pages: 54 * |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7799607B2 (en) | Process for forming bumps and solder bump | |
| KR101688262B1 (ko) | 기판 상에 솔더 합금 성막을 형성하는 방법 | |
| US8901735B2 (en) | Connector design for packaging integrated circuits | |
| US8581401B2 (en) | Mechanisms for forming copper pillar bumps using patterned anodes | |
| US8841779B2 (en) | Semiconductor device and method of forming high routing density BOL BONL and BONP interconnect sites on substrate | |
| KR101119839B1 (ko) | 범프 구조물 및 그 제조 방법 | |
| US8835302B2 (en) | Method of fabricating a package substrate | |
| US20080230925A1 (en) | Solder-bumping structures produced by a solder bumping method | |
| TWI727918B (zh) | 具有超細間距倒裝芯片凸點的基板 | |
| US11527504B2 (en) | Conductive external connector structure and method of forming | |
| TW201209976A (en) | Semiconductor device and method for making same | |
| KR101545402B1 (ko) | 반도체 구조 및 이의 제조 방법 | |
| KR20090035294A (ko) | 아연 및 아연합금을 이용한 비아 및 그의 형성 방법, 그를3차원 다중 칩 스택 패키지 제조 방법 | |
| CN101740420B (zh) | 铜支柱制作工艺 | |
| TW201314805A (zh) | 半導體封裝結構銲帽凸塊與其製作方法 | |
| US6179200B1 (en) | Method for forming solder bumps of improved height and devices formed | |
| CN100459082C (zh) | 铅锡合金凸点制作方法 | |
| US9136237B2 (en) | Electroplated solder for high-temperature interconnect | |
| CN117867614A (zh) | 一种芯片铜柱的电镀方法及铜柱凸块的制作方法 | |
| Inoue et al. | Cobalt-Tin Intermetallic Compounds as Alternative Surface Finish for Low Temperature Die-to-Wafer Solder Stacking | |
| CN115101507A (zh) | 一种超窄节距nt-Cu/纳米复合Ag基微凸点互连结构及其制备方法 | |
| CN111247633A (zh) | 单一金属的多浴电镀 | |
| Tan et al. | Electrochemical Deposition of Copper Pillar Bumps with High Uniformity | |
| CN117438407A (zh) | 一种便于焊接的倒装键合结构及其制备方法 | |
| CN113793808A (zh) | 金属凸点及其制造方法和使用方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |