CN100459082C - 铅锡合金凸点制作方法 - Google Patents

铅锡合金凸点制作方法 Download PDF

Info

Publication number
CN100459082C
CN100459082C CNB2006100299146A CN200610029914A CN100459082C CN 100459082 C CN100459082 C CN 100459082C CN B2006100299146 A CNB2006100299146 A CN B2006100299146A CN 200610029914 A CN200610029914 A CN 200610029914A CN 100459082 C CN100459082 C CN 100459082C
Authority
CN
China
Prior art keywords
lead
tin alloy
layer
protruding point
electroplating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB2006100299146A
Other languages
English (en)
Other versions
CN101123196A (zh
Inventor
丁万春
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CNB2006100299146A priority Critical patent/CN100459082C/zh
Publication of CN101123196A publication Critical patent/CN101123196A/zh
Application granted granted Critical
Publication of CN100459082C publication Critical patent/CN100459082C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05022—Disposition the internal layer being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H01L2224/05572—Disposition the external layer being disposed in a recess of the surface the external layer extending out of an opening
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/1147—Manufacturing methods using a lift-off mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13139—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Electroplating Methods And Accessories (AREA)

Abstract

本发明提供了一种铅锡合金凸点制作方法，包括下列步骤：在晶片上沉积凸点下金属层；在凸点下金属层上形成光刻胶层、并通过曝光和显影形成光刻胶开口；在光刻胶开口位置的凸点下金属层上形成过渡铅锡合金层；在过渡铅锡合金层上电镀铅锡合金焊料；去除光刻胶和凸点下金属层；回流铅锡合金焊料形成铅锡合金凸点。所述形成过渡铅锡合金层的工艺为电镀工艺，电流密度为0.1A/dm2至1A/dm2，时间为1分钟至5分钟。形成的过渡铅锡合金层厚度为0.2um至4um。本发明提供的方法避免了电镀过程中铅锡合金凸点焊料中生成气泡。

Description

铅锡合金凸点制作方法
技术领域
本发明涉及半导体制程中的凸点制作方法，更具体的说，涉及一种铅锡合金凸点制作方法，避免电镀凸点焊料的过程中在焊料中产生气泡。
背景技术
随着集成电路技术的不断发展，电子产品越来越向小型化、智能化、高性能以及高可靠性方向发展。而集成电路封装不仅直接影响着集成电路、电子模块乃至整机的性能，而且还制约着整个电子系统的小型化、低成本和可靠性。在集成电路晶片尺寸逐步缩小，集成度不断提高的情况下，电子工业对集成电路封装技术的提出了越来越高的要求。
倒装晶片(flip chip)技术是通过在晶片表面形成的焊球，使晶片翻转与底板形成连接，从而减小封装尺寸，满足电子产品的高性能(如高速、高频、更小的引脚)、小外形的要求，使产品具有很好的电学性能和传热性能。
凸点制作技术(bump)是倒装晶片中的一个关键技术。凸点是焊料通过一定工艺沉积在晶片互连金属层上，经过一定温度回流形成的金属焊球。在凸点制作之前，如图1所示，晶片1已经完成钝化层2和互连金属层3工艺，进入凸点制作之后，需要在晶片表面形成一凸点下金属层6(Under-BumpMetallurgy；UBM)，然后在凸点下金属层6上形成一光刻胶层，并曝光、显影以形成所需的凸点图案；然后形成凸点焊料，形成凸点焊料的技术包括金属掩膜蒸发、电镀凸点技术、激光植球技术、模板印刷技术等；最后，去除光刻胶层和凸点下金属层6，在一定温度下焊料回流形成焊球4。
铅锡合金是现在用于倒装焊接法最普通的凸点材料。铅锡合金凸点主要用于板上倒装或封装中倒装方面，由于具有便宜、自平整和自调整的电流特性，提供了更可制造而且更坚固的倒装焊接工艺，因此成为最常用的焊料凸点。目前用作凸点焊料的铅锡合金主要包含95wt％Pb、5wt％Sn以及97wt％Pb、3wt％Sn和共熔37wt％Pb、63wt％Sn合金。由于电镀技术具有易于加工、成本低、可大规模生产等优点，铅锡合金凸点一般采用电镀工艺沉积。
但是由于凸点下金属层的析氢电位和凸点焊料层金属的沉积电位之间存在差别，在电镀凸点焊料的过程中会生成大量的气泡，有部分未逸出的气泡就吸附在凸点焊料中，在随后的回流制程中，随着温度的增加凸点焊料中的气泡增大，从而导致凸点变大或者在凸点中形成孔洞，使凸点的焊接性能变差。
为了避免焊接凸点内形成较大的气泡，申请号为03159833的中国专利申请文件提供了一种凸点的形成方法，尝试通过模板印刷技术形成焊接凸点，具体工艺步骤为1)在焊盘上通过印刷形成厚度较薄的第一焊料层；2)通过回流焊接装置熔化厚度较薄的第一焊料层，在焊盘上形成较薄的焊锡层(底焊锡层)。这时，铜箔的焊盘的表面氧化成为氧化铜，第一焊料层熔化时，焊剂与氧化铜反应，生成气体和水，但是，因为成为较薄的焊锡层，气体逸出，成为在焊锡层中不存在较大的气泡的状态；3)焊锡层上通过印刷形成比第一焊料层厚的第二焊料层；4)厚度较厚的第二焊料层及焊锡层通过回流焊接装置而熔化，在焊盘上形成焊接凸点。这时，存在很多焊剂的第二焊料层因为底焊锡层的存在，不会与焊盘反应，因此，即使第二焊料层熔化，也不会产生气体和水，因而，可以使焊接凸点内没有较大气泡。但是，上述方法只能消除比较大的气泡，而且经过两次印刷，两次回流，工艺比较复杂。
现有技术中也尝试使用0.5至1A/dm2的电流密度电镀铅锡合金焊料的方法来消除铅锡合金凸点中的气泡，但是电流过低，电镀速率变慢，生产周期变长，产出率变低，劳动成本加大；如果提高电镀的电流密度，又无法避免在焊料凸点中形成气泡。
发明内容
本发明解决的技术问题是现有技术在利用电镀法沉积铅锡合金凸点的过程中会在铅锡合金焊料中产生气泡，从而导致在回流制程之后形成的铅锡合金凸点的直径大于设定的直径，并且在铅锡合金凸点内产生孔洞。
为解决上述问题，本发明提供了一种铅锡合金凸点制作方法，包括下列步骤：
在晶片上沉积凸点下金属层；
在凸点下金属层上形成光刻胶层、并通过曝光和显影形成光刻胶开口；
在光刻胶开口位置的凸点下金属层上形成过渡铅锡合金层；
在过渡铅锡合金层上电镀铅锡合金焊料；
去除光刻胶和凸点下金属层；
回流铅锡合金焊料形成铅锡合金凸点。
所述在光刻胶开口位置的凸点下金属层上形成过渡铅锡合金层的工艺为电镀工艺。
所述在光刻胶开口位置的凸点下金属层上电镀铅锡合金层的电流密度为0.1A/dm2至1A/dm2。更进一步，电镀过渡铅锡合金层的电流密度为0.5A/dm2至1A/dm2。
所述在光刻胶开口位置的凸点下金属层上电镀形成过渡铅锡合金层的时间为1分钟至5分钟。更进一步，电镀过渡铅锡合金层的时间为1分钟至2分钟。
所述沉积铅锡合金焊料采用的电镀溶液与电镀形成过渡铅锡合金层的电镀溶液相同。
所述的过渡铅锡合金层厚度为0.2um至4um。更进一步，所述的过渡铅锡合金层厚度为0.5um至2um。
所述的过渡铅锡合金层为95wt％Pb、5wt％Sn或者97wt％Pb、3wt％Sn或者共熔37wt％Pb、63wt％Sn合金。
所述在过渡铅锡合金层上电镀铅锡合金焊料的电流密度为3A/dm2至10A/dm2。
所述铅锡合金焊料为95wt％Pb、5wt％Sn或者97wt％Pb、3wt％Sn或者共熔37wt％Pb、63wt％Sn合金。
与现有技术相比，本发明具有以下优点：
1、本发明所述的铅锡合金凸点制作方法，在光刻胶开口位置的凸点下金属层上形成过渡铅锡合金层，随后再电镀沉积铅锡合金焊料，避免了现有技术直接在光刻胶开口处的凸点下金属层上电镀铅锡合金过程中产生气泡的现象，从而避免在回流铅锡合金焊料的制程中形成较大的铅锡合金凸点或者在铅锡合金凸点中形成孔洞，提高了铅锡合金凸点的焊接性能。
2、本发明形成过渡铅锡合金层的工艺为电镀工艺，电流密度在0.1至1A/dm2之间，并不会在电镀过程中产生气泡；随后在3至10A/dm2的电流密度下沉积铅锡合金焊料，采用的电镀溶液与电镀形成过渡铅锡合金层的镀液相同，整个电镀制程中只需要改变电镀的电流密度，并不增加工序，无需更换设备和镀液，节约了成本。
3、虽然电镀过渡铅锡合金层的电流密度0.1～1A/dm2之间，但本发明过渡铅锡合金层的厚度在0.2～4um之间，电镀时间在1至5分钟即可满足要求，因此，并不降低产率。所以本发明在不降低产率的情况下避免了铅锡合金凸点焊料中形成气泡。
4、在凸点回流制程中，铅锡合金过渡铅锡合金层与铅锡合金凸点焊料一起回流成为焊球，避免了在焊球中引入其它的金属材料。
附图说明
图1是现有技术的凸点形成方法；
图2是现有技术铅锡合金凸点制作方法形成的较大铅锡合金凸点；
图3是现有技术铅锡合金凸点制作方法形成的较大铅锡合金凸点的SEM图；
图4是正常铅锡合金凸点的扫描电子显微镜图；
图5是现有技术铅锡合金凸点制作方法中形成的产生孔洞的铅锡合金凸点的扫描电子显微镜图；
图6本发明凸点制作方法表面中已经形成钝化层和互连金属层晶片的剖面结构示意图；
图7本发明铅锡合金凸点制作方法中表面形成凸点下金属层晶片的剖面结构示意图；
图8本发明铅锡合金凸点制作方法中表面喷涂光刻胶并曝光显影形成光刻胶图案后晶片的剖面结构示意图；
图9本发明铅锡合金凸点制作方法中光刻胶开口处形成过渡铅锡合金层之后晶片的剖面结构示意图；
图10本发明铅锡合金凸点制作方法中光刻胶开口处沉积铅锡合金焊料之后晶片的剖面结构示意图；
图11本发明铅锡合金凸点制作方法中去除光刻胶和部分凸点下金属层之后晶片的剖面结构示意图；
图12本发明铅锡合金凸点制作方法中焊料回流后晶片的剖面结构示意图；
图13为本发明铅锡合金凸点制作方法中电镀时间与形成较大凸点的数量的关系图。
具体实施方式
针对本发明所采用的铅锡合金凸点制作方法，下面结合附图和实施例做一详细说明。
现有技术在焊料凸点制程中，通常选用钛、钛-钨合金、铜、镍等材料作为凸点下金属材料，在使用电镀工艺沉积铅锡合金凸点时，较常使用金属镍。
当采用铅锡合金作为凸点焊料、并采用电镀的方法沉积铅锡合金凸点时，通常采用甲基磺酸体系的电镀溶液，镀液中铅离子浓度(Pb2+)为40至60g/L，锡离子(Sn2+)浓度为5至10g/L，甲基磺酸作为溶液中的络合剂，浓度为200至300g/L。电镀铅锡合金焊料时，电流密度为3A/dm2至10A/dm2，反应温度为25℃至35℃。
当甲基磺酸体系电镀铅锡合金的电流密度为3A/dm2至10A/dm2时，金属镍上的析氢电位低于铅锡合金的沉积电位，因此会在电镀铅锡合金凸点的开始阶段，伴随析氢现象，产生大量的气泡，具体电化学反应为：
2H2O+2e→H2+2OH-
Sn2++2e→Sn
Pb2++2e→Pb
电镀铅锡合金焊料之后，部分未逸出的气泡就吸附在铅锡合金焊料中，在随后的回流制程中，随着温度的增加铅锡合金焊料中的气泡增大，从而导致铅锡合金凸点变大或者在铅锡合金凸点中形成孔洞，形成如图2、图3、图5所示的结构。其中图2为回流工艺后铅锡合金凸点的表面结构图，铅锡合金凸点8为含有气泡的较大的铅锡合金凸点，铅锡合金凸点8的直径为220um。图2是通过美国辛耘科技工程公司(SEMITOOL)公司生产的型号为ECD212的检测设备得到的。图3为单个较大铅锡合金凸点的扫描电子显微镜图(Scanning Electron Microscope，SEM)，图5是铅锡合金凸点中产生孔洞的扫描电子显微镜图。而图4是内部没有气泡的正常铅锡合金凸点的扫描电子显微镜图，铅锡合金凸点的平均直径为121um。较大的凸点以及内部含有孔洞的凸点会使凸点的焊接性能变差，导致晶片在最后的组装工序失效。图3、图4、图5是通过美国辛耘科技工程公司(SEMITOOL)公司生产的型号为ECD212的检测设备得到的。
为解决上述问题，本发明提供了一种形成电镀凸点的方法，可避免电镀法沉积焊料的过程中在焊料中产生气泡，其工艺方法为：在晶片上沉积凸点下金属层；在凸点下金属层上形成光刻胶层、并通过曝光和显影形成光刻胶开口；在光刻胶开口位置的凸点下金属层上形成过渡铅锡合金层；在过渡铅锡合金层上电镀铅锡合金焊料；去除光刻胶和凸点下金属层；回流铅锡合金焊料形成铅锡合金凸点。
下面结合附图6到附图12对本发明的具体工艺步骤做一个详细的说明。
如图6所示，晶片10上已经完成钝化层11和互连金属层12，所述的互连金属层12一般是金属铝焊盘。参考图7，在晶片10上通过溅射或者蒸发工艺形成凸点下金属层13，凸点下金属层13可以是钛、钛-钨合金、铜、镍等，本发明是采用溅射的方法在互连金属层12上形成金属镍层作为凸点下金属层13。溅射或者蒸发形成凸点下金属层13的工艺为本领域技术人员熟知的现有技术，不做具体描述。
如图8所示，在晶片10上喷涂一光刻胶层14，在形成光刻胶层14过程中，应该保证使涂覆的光刻胶的厚度达到电镀铅锡合金焊料工艺需要的高度。一般来说，光刻胶14厚度在40微米至175微米之间。然后，根据设计好的光刻胶图案，进行曝光，显影，形成光刻胶开口，所述的形成光刻胶开口的位置即为需要形成铅锡合金凸点的位置。在光刻胶曝光和显影形成光刻胶图案的过程中，应该保证满足焊球中心间距在100微米至400微米的要求。
如图9所示，在凸点下金属层上的光刻胶开口处形成过渡铅锡合金层15，形成过渡铅锡合金层15的工艺可以是本领域技术人员熟知的各种工艺如电镀、等离子体沉积、模板印刷等。最为优选的工艺是采用电镀法形成过渡铅锡合金层15。形成的过渡铅锡合金层15的厚度能完全覆盖光刻胶开口处的凸点下金属层13即可，一般为0.2um至4um，较好的为0.5um至2um。
过渡铅锡合金层15的铅锡合金材料可以是95wt％Pb、5wt％Sn以及97wt％Pb、3wt％Sn和共熔37wt％Pb、63wt％Sn合金。在本发明中，过渡铅锡合金层15的铅锡合金材料为95wt％Pb、5wt％Sn或者97wt％Pb、3wt％Sn时，采用金属铅和金属锡的可溶性盐的混合溶液，其中铅离子浓度(Pb2+)为40g/L至60g/L，锡离子(Sn2+)浓度为5g/L至10g/L，甲基磺酸作为络合剂，浓度为200g/L至300g/L，为了避免电镀过程中产生气泡，电镀过渡铅锡合金层15采用的电流密度范围为0.1A/dm2至1A/dm2，较好的是0.5A/dm2至1A/dm2，温度为25至35℃之间。
在0.1A/dm2至1A/dm2的电流密度下，要使过渡铅锡合金层15完全覆盖凸点下金属层13，电镀时间达到1分钟即可。如图13所示，为电镀时间与形成较大凸点的数量关系图，从图13中可以看出，电镀过渡铅锡合金层15的时间为1分钟，随后再以常规的电流密度沉积铅锡合金焊料，已经避免了形成大的凸点的现象。出于缩短电镀时间、提高产率的需要，发明优选的时间为1分钟到5分钟，较好的是1分钟至2分钟。
在本发明一个具体的实施例中，过渡铅锡合金层15的铅锡合金材料为95wt％Pb、5wt％Sn或者97wt％Pb、3wt％Sn时，采用金属铅和金属锡的可溶性盐的混合溶液，其中铅离子浓度(Pb2+)为50g/L，锡离子(Sn2+)浓度为7g/L，甲基磺酸浓度为280g/L，采用的电流密度范围为0.15A/dm2，温度为30℃，电镀时间为1分钟，最后形成的过渡铅锡合金层15的厚度为0.2um。
在本发明的又一个具体的实施例中，过渡铅锡合金层15的铅锡合金材料为95wt％Pb、5wt％Sn或者97wt％Pb、3wt％Sn时，采用金属铅和金属锡的可溶性盐的混合溶液，其中铅离子浓度(Pb2+)为40g/L，锡离子(Sn2+)浓度为5g/L，甲基磺酸浓度为280g/L，采用的电流密度范围为0.5A/dm2，温度为30℃，电镀时间为2分钟，最后形成的过渡铅锡合金层15的厚度为0.5um。
在本发明又一个具体的实施例中，过渡铅锡合金层15的铅锡合金材料为95wt％Pb、5wt％Sn或者97wt％Pb、3wt％Sn时，采用金属铅和金属锡的可溶性盐的混合溶液，其中铅离子浓度(Pb2+)为60g/L，锡离子(Sn2+)浓度为10g/L，甲基磺酸浓度为300g/L，采用的电流密度范围为1A/dm2，温度为30℃，电镀时间为3分钟，最后形成的过渡铅锡合金层15的厚度为2um。
在本发明再一个具体的实施例中，采用金属铅和金属锡的可溶性盐的混合溶液，其中铅离子浓度(Pb2+)为50g/L，锡离子(Sn2+)浓度为10g/L，甲基磺酸浓度为220g/L，采用的电流密度范围为0.8A/dm2，温度为35℃，电镀时间为5分钟，最后形成的过渡铅锡合金层15的厚度为4um。
本发明的过渡铅锡合金层也可以采用共熔37wt％Pb、63wt％Sn合金，所采用的镀液成分为金属铅和金属锡的可溶性盐的混合溶液，其中铅离子浓度(Pb2+)为15g/L至25g/L，锡离子(Sn2+)浓度为36g/L至44g/L，甲基磺酸浓度为200g/L至300g/L，采用的电流密度为0.1A/dm2至1A/dm2，较好的是0.5A/dm2至1A/dm2，温度为25℃至35℃之间，电镀时间为1分钟到5分钟。
采用上述工艺沉积过渡铅锡合金层15，由于电流密度较低，在电镀过程中不会产生析氢现象，从而避免了在电镀焊料凸点制程中产生较大的凸点。
形成过渡铅锡合金层15之后，如图10所示，在过渡铅锡合金层15上电镀铅锡合金焊料16，所述的铅锡合金可以是95wt％Pb、5wt％Sn以及97wt％Pb、3wt％Sn和共熔37wt％Pb、63wt％Sn合金。作为一种优选的工艺，电镀铅锡合金焊料16的镀液成分与电镀沉积过渡铅锡合金层15的镀液成分相同，因此，形成的铅锡合金焊料的金属成分与过渡铅锡合金层15的金属成分相同。电镀铅锡合金焊料16的电流密度为3A/dm2至10A/dm2。
在本发明的一个具体实施例中，铅锡合金焊料16的铅锡合金材料为95wt％Pb、5wt％Sn或者97wt％Pb、3wt％Sn时，沉积形成1.0um厚的过渡铅锡合金层15之后，采用相同的电镀溶液，将电流密度调节为5A/dm2，在同样的温度下，电镀38分钟，电镀过程中无气泡产生。
在本发明的另一个实施例中，铅锡合金焊料16为共熔37wt％Pb、63wt％Sn合金，沉积形成0.25um厚的过渡铅锡合金层15之后，采用相同的电镀溶液，将电流密度调节为8A/dm2，在同样的温度下，电镀30分钟，电镀过程中无气泡产生。
如图11和图12所示，在过渡铅锡合金层15上电镀铅锡合金焊料16之后，去除光刻胶层14以及铅锡合金焊料之外的凸点下金属层13，然后在200℃至250℃的温度范围进行铅锡合金焊料回流，形成图12所示的焊料凸点17。
由本发明的描述可以知道，选用在较低的电流密度下电镀的过渡铅锡合金层，电镀结束后不需要对镀层进行清洗处理，也不需要调整镀液成分，直接调整电镀工艺，即加大电流密度，可直接进行下一步电镀铅锡合金焊料的制程，操作简单方便，而且完全避免了电镀过程中凸点焊料中生成气泡，从而避免在回流制程中形成较大的凸点或者在凸点中形成孔洞，提高了凸点的焊接性能。
在凸点回流制程中，过渡铅锡合金层15与铅锡合金焊料16一起回流成为焊球，避免了在焊球中引入其它的金属材料。
虽然本发明已以较佳实施例披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (12)

1、一种铅锡合金凸点制作方法，包括下列步骤：
在晶片上沉积凸点下金属层；
在凸点下金属层上形成光刻胶层、并通过曝光和显影形成光刻胶开口；
在光刻胶开口位置的凸点下金属层上形成过渡铅锡合金层；
在过渡铅锡合金层上电镀铅锡合金焊料；
去除光刻胶和铅锡合金焊料之外的凸点下金属层；
回流铅锡合金焊料形成铅锡合金凸点。
2、根据权利要求1所述的铅锡合金凸点制作方法，其特征在于，所述形成过渡铅锡合金层的工艺为电镀工艺。
3、根据权利要求2所述的铅锡合金凸点制作方法，其特征在于，所述电镀形成过渡铅锡合金层的电流密度为0.1A/dm2至1A/dm2。
4、根据权利要求3所述的铅锡合金凸点制作方法，其特征在于，所述电镀形成过渡铅锡合金层的电流密度为0.5A/dm2至1A/dm2。
5、根据权利要求2所述的铅锡合金凸点制作方法，其特征在于，在凸点下金属层上电镀形成过渡铅锡合金层的时间为1分钟至5分钟。
6、根据权利要求5所述的铅锡合金凸点制作方法，其特征在于，在凸点下金属层上电镀形成过渡铅锡合金层的时间为1分钟至2分钟。
7、根据权利要求2所述的铅锡合金凸点制作方法，其特征在于，沉积铅锡合金焊料采用的电镀溶液与电镀形成过渡铅锡合金层的电镀溶液相同。
8、根据权利要求1或者2所述的铅锡合金凸点制作方法，其特征在于，所述的过渡铅锡合金层厚度为0.2um至4um。
9、根据权利要求7所述的铅锡合金凸点制作方法，其特征在于，所述的过渡铅锡合金层厚度为0.5um至2um。
10、根据权利要求1或者2所述的铅锡合金凸点制作方法，其特征在于，所述的过渡铅锡合金层为95wt％Pb、5wt％Sn或者97wt％Pb、3wt％Sn或者共熔37wt％Pb、63wt％Sn合金。
11、根据权利要求1或者2所述的铅锡合金凸点制作方法，其特征在于，所述在过渡铅锡合金层上沉积铅锡合金焊料的电流密度为3A/dm2至10A/dm2。
12、根据权利要求1或者2所述的铅锡合金凸点制作方法，其特征在于，所述铅锡合金焊料为95wt％Pb、5wt％Sn或者97wt％Pb、3wt％Sn或者共熔37wt％Pb、63wt％Sn合金。
CNB2006100299146A 2006-08-10 2006-08-10 铅锡合金凸点制作方法 Expired - Fee Related CN100459082C (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CNB2006100299146A CN100459082C (zh) 2006-08-10 2006-08-10 铅锡合金凸点制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CNB2006100299146A CN100459082C (zh) 2006-08-10 2006-08-10 铅锡合金凸点制作方法

Publications (2)

Publication Number Publication Date
CN101123196A CN101123196A (zh) 2008-02-13
CN100459082C true CN100459082C (zh) 2009-02-04

Family

ID=39085454

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2006100299146A Expired - Fee Related CN100459082C (zh) 2006-08-10 2006-08-10 铅锡合金凸点制作方法

Country Status (1)

Country Link
CN (1) CN100459082C (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101740422B (zh) * 2008-11-17 2012-08-22 中芯国际集成电路制造(上海)有限公司 凸点的制作方法
CN102005396B (zh) * 2009-08-28 2012-12-05 中芯国际集成电路制造(上海)有限公司 凸点制作方法以及凸点结构
CN102184875B (zh) * 2011-04-05 2012-07-04 山东理工大学 一种钉头金凸点的制备方法
CN108046209B (zh) * 2017-11-13 2020-04-03 北京理工大学 一种以su-8胶为回流焊阻焊层的mems元件低温封装方法
CN109950155A (zh) * 2017-12-21 2019-06-28 海太半导体（无锡）有限公司 一种晶圆背面镀锡工艺及装置
CN110444479B (zh) * 2019-07-22 2022-02-01 厦门通富微电子有限公司 一种金属凸点的制造方法和芯片
CN111938635A (zh) * 2020-08-10 2020-11-17 中国科学院上海微系统与信息技术研究所 脑电极后端连接用凸点、测试板的制备方法及测试结构

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040072387A1 (en) * 2002-10-12 2004-04-15 Samsung Electronics Co., Ltd. Method of fabricating and mounting flip chips
US20040082159A1 (en) * 2002-10-23 2004-04-29 Wen-Lo Shieh Fabrication method for solder bump pattern of rear section wafer package
CN1498064A (zh) * 2002-09-27 2004-05-19 阿尔卑斯电气株式会社 焊接凸点的形成方法
JP2004266301A (ja) * 2004-06-23 2004-09-24 Seiko Epson Corp 応力緩和層形成装置及びこれを有する半導体製造装置
US20050191836A1 (en) * 2004-02-26 2005-09-01 Taiwan Semiconductor Manufacturing Co., Ltd. Method to prevent passivation layer peeling in a solder bump formation process

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1498064A (zh) * 2002-09-27 2004-05-19 阿尔卑斯电气株式会社 焊接凸点的形成方法
US20040072387A1 (en) * 2002-10-12 2004-04-15 Samsung Electronics Co., Ltd. Method of fabricating and mounting flip chips
US20040082159A1 (en) * 2002-10-23 2004-04-29 Wen-Lo Shieh Fabrication method for solder bump pattern of rear section wafer package
US20050191836A1 (en) * 2004-02-26 2005-09-01 Taiwan Semiconductor Manufacturing Co., Ltd. Method to prevent passivation layer peeling in a solder bump formation process
JP2004266301A (ja) * 2004-06-23 2004-09-24 Seiko Epson Corp 応力緩和層形成装置及びこれを有する半導体製造装置

Also Published As

Publication number Publication date
CN101123196A (zh) 2008-02-13

Similar Documents

Publication Publication Date Title
CN100459082C (zh) 铅锡合金凸点制作方法
KR101688262B1 (ko) 기판 상에 솔더 합금 성막을 형성하는 방법
KR100339190B1 (ko) 씨4 범프 형성 방법 및 상호 접속 구조
JP6078585B2 (ja) 小型電子機器、その形成方法、およびシステム
US7064436B2 (en) Semiconductor device and method of fabricating the same
JP5808403B2 (ja) はんだ堆積物を基板上に形成する方法
TWI275144B (en) Method of manufacturing semiconductor device
US9324669B2 (en) Use of electrolytic plating to control solder wetting
US20060276022A1 (en) Capping copper bumps
US8835302B2 (en) Method of fabricating a package substrate
CN101009263B (zh) 用于半导体封装的印刷电路板以及其制造方法
US20120043654A1 (en) Mechanisms for forming copper pillar bumps using patterned anodes
US20060223313A1 (en) Copper interconnect post for connecting a semiconductor chip to a substrate and method of fabricating the same
Koh et al. Copper pillar bump technology progress overview
US7956472B2 (en) Packaging substrate having electrical connection structure and method for fabricating the same
CN100499055C (zh) 凸点制作方法
US6179200B1 (en) Method for forming solder bumps of improved height and devices formed
EP2180770A1 (en) Method to form solder deposits on substrates
CN101908516B (zh) 倒装芯片锡银凸块结构及其制造方法
CN102005396B (zh) 凸点制作方法以及凸点结构
EP2244285A1 (en) Method to form solder deposits on substrates
CN210640233U (zh) 半导体结构
WO2001063668A2 (en) Method of forming lead-free solder alloys by electrochemical deposition process
CN101996888B (zh) 凸点的形成方法
CN1319129C (zh) 焊锡凸块的形成方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: SEMICONDUCTOR MANUFACTURING INTERNATIONAL (BEIJING

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20111117

Address after: 201203 Shanghai City, Pudong New Area Zhangjiang Road No. 18

Co-patentee after: Semiconductor Manufacturing International (Beijing) Corporation

Patentee after: Semiconductor Manufacturing International (Shanghai) Corporation

Address before: 201203 Shanghai City, Pudong New Area Zhangjiang Road No. 18

Patentee before: Semiconductor Manufacturing International (Shanghai) Corporation

CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20090204

Termination date: 20180810