TW202412120A - 三維封裝結構及其製備方法 - Google Patents

三維封裝結構及其製備方法 Download PDF

Info

Publication number
TW202412120A
TW202412120A TW112133361A TW112133361A TW202412120A TW 202412120 A TW202412120 A TW 202412120A TW 112133361 A TW112133361 A TW 112133361A TW 112133361 A TW112133361 A TW 112133361A TW 202412120 A TW202412120 A TW 202412120A
Authority
TW
Taiwan
Prior art keywords
layer
tsv
redistribution
bridge
substrate
Prior art date
Application number
TW112133361A
Other languages
English (en)
Inventor
陳彥亨
林正忠
Original Assignee
大陸商盛合晶微半導體（江陰）有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 大陸商盛合晶微半導體（江陰）有限公司 filed Critical 大陸商盛合晶微半導體（江陰）有限公司
Publication of TW202412120A publication Critical patent/TW202412120A/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3135—Double encapsulation or coating and encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

本發明提供一種三維封裝結構及其製備方法，該三維封裝結構包括：封裝基板、重佈線層、若干個TSV橋接基板、若干個晶片及塑封材料層；其中，該重佈線層位於該封裝基板的上表面，其與該封裝基板鍵合連接；若干個該TSV橋接基板位於該重佈線層的上表面，其與該重佈線層鍵合連接；若干個該晶片位於若干個該TSV橋接基板的上表面，其與若干個該TSV橋接基板鍵合連接；該塑封材料層形成於該重佈線層的上表面。本發明提供的三維封裝結構及其製備方法能夠解決現有封裝技術中採用整片的TSV仲介層基板實現異構晶片互聯、將TSV仲介層基板直接與封裝基板電連接，造成的成本增加並且良率較低的問題。

Description

三維封裝結構及其製備方法
本發明涉及半導體封裝領域，特別是涉及一種三維封裝結構及其製備方法。
由於終端使用者希望他們使用的設備更小、更快、更節能、性能更高，因此在單一晶元中封裝更多的功能，必然成為半導體封裝未來的一個的重要趨勢。SiP（System In a Package，系統級封裝）是一種系統級別的封裝，它將兩個或多個異構半導體晶片和無源器件組裝到一起，形成一個實現特定功能的標準封裝體。從架構上來講，SiP是將多種功能晶片，包括處理器、記憶體等功能晶元集成在一個封裝體內，從而實現一個基本完整的功能。
其通常具有多個呈陣列排布的異構晶片，這些異構晶片依靠位於其下側的TSV interposer（帶矽通孔的仲介層基板）實現高密度互聯，完成很多運算和資料交流，這樣做比較省電，增加頻寬。
由於TSV interposer的焊接凸點密度高，精度高，通常情況下，其通孔直徑介於1μm‑50μm，製作難度高，良率較低，而且TSV interposer的面積愈大，其良率就愈低，因此SIP採用的整片的仲介層基板成本較高。
另外，這些異構晶片與外部電路的電訊號傳輸則依靠位於TSV仲介層基板下側的封裝基板實現，相較於TSV仲介層基板實現的高密度互聯，封裝基板實現的是低密度互聯，其內部的連接線路及焊點（譬如C4焊點）都不如TSV仲介層基板內部的連接線路及焊點（譬如C2焊點）密集，由於低密度的封裝基板與高密度的TSV仲介層基板直接鍵合連接，封裝基板必須具有很多互聯層，才能滿足連接需求，而封裝基板的層數愈多，其製作良率就愈低，成本就愈高；並且，為了使封裝基板的焊點與TSV仲介層基板的焊點鍵合，必然要使封裝基板的焊點設計的非常密集，這又進一步增加了封裝基板的製作成本。
鑒於以上所述現有技術的缺點，本發明的目的在於提供一種三維封裝結構及其製備方法，用於解決現有封裝技術採用整片的TSV仲介層基板實現異構晶片互聯、將TSV仲介層基板直接與封裝基板電連接，造成的成本增加並且良率較低的問題。
為實現上述目的，本發明提供一種三維封裝結構的製備方法，該製備方法包括：
步驟S1，提供一臨時載板，於該臨時載板上表面形成重佈線層；
步驟S2，提供若干個TSV橋接基板，將若干個該TSV橋接基板與該重佈線層鍵合連接；
步驟S3，於該重佈線層的上表面形成第一塑封材料層，該第一塑封材料層暴露出該TSV橋接基板的焊點；
步驟S4，提供若干個晶片，將若干個該晶片與若干個該TSV橋接基板鍵合連接；
步驟S5，於該第一塑封材料層的上表面形成第二塑封材料層；
步驟S6，去除該臨時載板，於該重佈線層遠離該TSV橋接基板的一表面形成重佈線層焊點；
步驟S7，提供一帶有封裝焊盤的封裝基板，並通過該封裝焊盤和該重佈線層焊點將該重佈線層鍵合至該封裝基板上。
可選地，步驟S1中該重佈線層的製備方法包括：
步驟S11，於該臨時載板上表面形成具有第一開口圖形的第一掩膜層；
步驟S12，基於該第一開口圖形形成第一金屬圖形層；
步驟S13，去除該第一掩膜層，於該第一金屬圖形層上形成具有第二開口圖形的第二掩膜層，該第二開口圖形至少暴露出該第一金屬圖形層的部分上表面；
步驟S14，基於該第二開口圖形形成第一金屬柱層；
步驟S15，去除該第二掩膜層，並於該臨時載板的上表面形成第一介質層，該第一介質層包覆該第一金屬圖形層及該第一金屬柱層；
步驟S16，研磨該第一介質層直至暴露出該第一金屬柱層的上表面。
可選地，該重佈線層的製備方法還包括：
至少重複一次步驟步驟S11~步驟S16，製備得到多層該重佈線層。
可選地，在步驟S11之前，該重佈線層的製備方法還包括：於該臨時載板上表面形成金屬種子層的步驟；此時，步驟S15中去除該第二掩膜層之後，形成該第一介質層之前，還包括去除未被該第一金屬圖形層覆蓋的金屬種子層的步驟。
可選地，步驟S1中於該臨時載板上表面形成重佈線層之前，還包括於該臨時載板上表面形成離型層的步驟；此時，步驟S6中去除該臨時載板時，還包括去除該離型層的步驟。
可選地，步驟S2中將若干個該TSV橋接基板與該重佈線層鍵合連接之後，還包括於若干個該TSV橋接基板與該重佈線層鍵合連接的縫隙內填充入填充材料層的步驟；
步驟S4中將若干個該晶片與若干個該TSV橋接基板鍵合連接之後，還包括於若干個該晶片與若干個該TSV橋接基板鍵合連接的縫隙內填充入填充材料層的步驟；
步驟S7中將該重佈線層鍵合至該封裝基板上之後，還包括於該重佈線層與該封裝基板鍵合連接的縫隙內填充入填充材料層的步驟。
可選地，該製備方法還包括：步驟S8，於該封裝基板連接該重佈線層的一表面設置散熱板的步驟，其中，該散熱板將若干個該晶片包覆於其內。
可選地，該三維封裝結構包括：
封裝基板、重佈線層、若干個TSV橋接基板、若干個晶片及塑封材料層；其中，
該重佈線層位於該封裝基板的上表面，其與該封裝基板鍵合連接；
若干個該TSV橋接基板位於該重佈線層的上表面，其與該重佈線層鍵合連接；
若干個該晶片位於若干個該TSV橋接基板的上表面，其與若干個該TSV橋接基板鍵合連接；
該塑封材料層形成於該重佈線層的上表面，其包覆若干個該TSV橋接基板及若干個該晶片。
可選地，該三維封裝結構還包括散熱板，其設置在該封裝基板的上表面，將若干個該晶片包覆於其內。
可選地，該三維封裝結構還包括填充材料層，形成於若干個該TSV橋接基板與該重佈線層鍵合連接的縫隙內、若干個該晶片與若干個該TSV橋接基板鍵合連接的縫隙內、及該重佈線層與該封裝基板鍵合連接的縫隙內。
如上所述，本發明的三維封裝結構及其製備方法，
1、採用若干個的較小的TSV橋接基板代替整片的TSV仲介層基板實現不同晶片間的高密度互聯，在不影響互聯功能的基礎上能夠增加TSV橋接基板的製作良率，減少成本；
2、高連接密度的TSV橋接基板先與中等連接密度的重佈線層連接，再由重佈線層與更低密度的封裝基板連接，使得封裝基板內部的互聯層層數減少，規避了多層基板製作良率低的風險；
3、新的工藝製作的重佈線層，製作形成的重佈線層平坦度良好，訊號傳遞可靠性高。
以下通過特定的具體實例說明本發明的實施方式，本領域技術人員可由本說明書所揭露的內容輕易地瞭解本發明的其他優點與功效。本發明還可以通過另外不同的具體實施方式加以實施或應用，本說明書中的各項細節也可以基於不同觀點與應用，在沒有背離本發明的精神下進行各種修飾或改變。
請參閱圖1至圖26。需要說明的是，本實施例中所提供的圖示僅以示意方式說明本發明的基本構想，遂圖式中僅顯示與本發明中有關的組件而非按照實際實施時的元件數目、形狀及尺寸繪製，其實際實施時各元件的型態、數量及比例可為一種隨意的改變，且其元件佈局型態也可能更為複雜。
本實施例提供一種三維封裝結構10的製備方法，如圖1所示，該三維封裝結構10的製備方法包括：步驟S1）~步驟S7）。具體的，還包括步驟S8）。
步驟S1）：提供一臨時載板110，於該臨時載板110上表面形成重佈線層100。
本實施例中，臨時載板110可以是玻璃載板、陶瓷載板等。
具體的，如圖3所示，於該臨時載板110上表面形成重佈線層100前，於該臨時載板110上表面形成離型層111。
在本實施例中，離型層111的上表面就相當於臨時載板110的上表面，也即，重佈線層100形成於離型層111的上表面；可以通過例如旋塗法在臨時載板110上形成離型層111；離型層111可以由粘合劑形成，例如紫外線膠、光熱轉換膠等類型的粘合劑；離型層111可在光熱作用下分解，從而可將臨時載板110在後續步驟中形成的上覆結構中脫離。
具體的，如圖2所示，該重佈線層100的製備方法包括：步驟S11）~步驟S16）。更具體的，還包括於所述臨時載板110上表面形成金屬種子層130，以及至少重複一次步驟S11~S16，製備得到多層所述重佈線層。
如圖4所示，於該臨時載板110上表面形成金屬種子層130。
本實施例中，金屬種子層130覆蓋在離型層111上表面；可以採用濺鍍或合適的技術形成金屬種子層130；需要說明的是，金屬種子層130可以包括第一金屬層和位於第一金屬層上的第二金屬層，第一金屬層例如是鈦層，第二金屬層例如是銅層。
步驟S11）：如圖5所示，於該臨時載板110的上表面形成具有第一開口圖形的第一掩膜層121。
本實施例中，第一掩膜層121例如是圖案化的光刻膠，其具有的第一開口圖形暴露出臨時載板110的上表面，也即暴露出金屬種子層130的上表面。
步驟S12）：如圖6所示，基於該第一開口圖形形成第一金屬圖形層140。
本實施例中，採用電鍍或化學鍍的方式生長形成第一金屬圖形層140；在一些實施例中，也可以採用濺射、沉積等方式形成第一金屬圖形層140，相應的，臨時載板110上表面就不需要形成金屬種子層130，也即不需要於所述臨時載板110上表面形成金屬種子層130；其中，第一金屬圖形層140可以是銅或其他合適的金屬。
步驟S13）：如圖7所示，去除該第一掩膜層121，如圖8所示，於該第一金屬圖形層140上形成具有第二開口圖形的第二掩膜層122，該第二開口圖形至少暴露出該第一金屬圖形層140的部分上表面。
本實施例中，可以通過灰化等工藝移除第一掩膜層121，第二掩膜層122的開口形狀可以是圓形、橢圓形或類似形狀。
步驟S14）：如圖9所示，基於該第二開口圖形形成第一金屬柱層150。
本實施例中，與形成第一金屬圖形層140的方式類似，採用電鍍或化學鍍的方式生長形成第一金屬柱層150；採用此方式也需要在形成第一掩膜層121前，於臨時載板110的上表面採用濺鍍或合適的技術形成金屬種子層，然後以被第二掩膜層122暴露出第一金屬圖形層為基礎，採用電鍍或化學鍍的方式生長形成第一金屬柱層150；在一些實施例中，也可以採用濺射、沉積等方式形成第一金屬柱層150，相應的，採用這樣的方式時，臨時載板110上表面就不需要形成金屬種子層130，也即不需要於所述臨時載板110上表面形成金屬種子層130。
步驟S15）：如圖10所示，去除該第二掩膜層122，如圖11所示，於該臨時載板110的上表面形成第一介質層160，該第一介質層160包覆該金屬圖形層140及該金屬柱層150。
本實施例中，通過例如灰化工藝移除第二掩膜層122；可以採用例如旋塗、層壓(lamination)、沉積等方式形成第一介質層160；其中，本實施例採用電鍍或化學鍍的方式生長形成第一金屬圖形層140及第一金屬柱層150，因此，在形成第一介質層160前，如圖10所示，還需要採用閃蝕等類似工藝去除未被第一金屬圖形層140覆蓋的金屬種子層130。
步驟S16）：如圖12所示，研磨該第一介質層160直至暴露出該第一金屬柱層150的上表面。
本實施例中，可以採用化學機械拋光（CMP）工藝研磨減薄第一介質層160。研磨拋光後的第一介質層160平坦，後續制程形成的金屬圖形層及金屬柱層不會有凹凸的狀況，能夠使得金屬圖形層線條平坦，均勻，形成的重佈線層即使運用在超高頻元件中也不會造成訊號衰減、丟失。
如圖13所示，至少重複一次步驟S11~S16，製備得到多層該重佈線層100。
本實施例中，可以多次重複步驟S11~S16完成多層重佈線層100的製備，每層的重佈線層在製作時，首先形成金屬圖形層，再基於金屬圖形層形成金屬柱層，最後再形成覆蓋在金屬圖形層及金屬柱層上的介質層，介質層被拋光打磨坦化，不影響後續重佈線層的平坦性，最終確保了多層重佈線層的連接線路平坦。作為示例，如圖13所示，顯示的是具有3層結構的多層重佈線層。
步驟S2）：如圖14所示，提供若干個TSV橋接基板200，將若干個該TSV橋接基板200與該重佈線層100鍵合連接。
本實施例中，TSV橋接基板200有若干片，分別與重佈線層100鍵合連接，每個TSV橋接基板200內的矽通孔TSV的大小及密度可以靈活調整，形成於其表面的焊點的密度也可以靈活調整，對於邏輯晶片處使用矽通孔密度高的TSV橋接基板200互聯，對於存儲晶片處使用矽通孔密度較低的TSV橋接基板200互聯，相對於將不同種類的異構晶片通過一整片TSV仲介層基板互聯，多個TSV橋接基板製造時良率更高，製造成本更低。需要說明的是，在一些實施例中，將若干個TSV橋接基板200與重佈線層100鍵合後，還需於它們鍵合連接的縫隙內填充材料層（未示出）。
步驟S3）：如圖15及圖16所示，於該重佈線層100的上表面形成第一塑封材料層310，該第一塑封材料層310暴露出該TSV橋接基板200的焊點。
本實施例中，首先，如圖15所示，於該重佈線層100上側形成第一塑封材料層310，該第一塑封材料層310包覆TSV橋接基板200；接著，如圖16所示，減薄第一塑封材料層310，直至顯露出TSV橋接基板200的上表面。其中，形成第一塑封材料層310的方法包括但不限於壓縮成型、模塑成型、液封成型、真空層壓及旋塗，其材料包括但不限於聚醯亞胺、矽膠以及環氧樹脂；減薄第一塑封材料層310的方法包括但不限於磨削工藝（即backside grinding）。
步驟S4）：如圖17所示，提供若干個晶片400，將若干個該晶片400與若干個該TSV橋接基板200鍵合連接。
本實施例中，提供的晶片400既可以是裸晶片，也可以是初步封裝的晶片；該晶片400的數量應至少有兩個，通常情況下，大於等於3個；並且，晶片400可以是專用的積體電路(ASIC)晶片、類比晶片、感測器晶片、無線和射頻晶片、電壓穩壓器晶片或記憶體晶片，不同類型的晶片通常具有不同的制程精度，表面焊盤的密度及直徑大小也不同。本實施例以兩種類型晶片作為示例，如圖1所示，第一類型晶片410相較於第二類型晶片420，其有源面焊點密度更高，焊點直徑更小；因此，與第一類型晶片410鍵合連接的TSV橋接基板200的矽通孔密度更高，表面焊點直徑也更小，製作難度更高，成本較高；與第二類型晶片420鍵合連接的TSV橋接基板200的矽通孔密度相對較低，表面焊點直徑相對較大，製作難度較低，成本較低。相較於通過一整片的TSV橋接基板200互聯，多個較小的TSV橋接基板200，可以靈活調整制程精度，提高良率，降低成本。需要說明的是，在一些實施例中，將若干個晶片400與若干個TSV橋接基板200鍵合後，還需於它們鍵合連接的縫隙內填充材料層（未示出）。
步驟S5）：如圖18所示，於該第一塑封材料層上表面形成第二塑封材料層320。
本實施例中，形成第二塑封材料層320的方法與形成第一塑封材料層310的方法相同，需要說明的是，可以選擇減薄第二塑封材料層320至一定厚度，以滿足三維封裝結構的厚度需求，也可以選擇不減薄第二塑封材料層320；如圖19所示，本實施例中，減薄該第二塑封材料層320使其暴露出該第二類型晶片的上表面。
步驟S6）：如圖20至圖23所示，去除該臨時載板110，於該重佈線層100遠離該TSV橋接基板200的一表面形成重佈線層焊點101。
本實施例中，首先，如圖20所示，可以採用加熱和/或光照手段將離型層111的粘性下降，去除該臨時載板110，接著，可以採用如撕裂、光照等處理方式，剝離該離型層111；當然，也可以直接採用鐳射剝離工藝將鐳射剝離與重佈線層100相互剝離，鐳射剝離工藝直接將離型層111氣化，實現將該臨時載板110與該重佈線層100剝離的效果，其加工的精度高，且存留的雜質少。
在形成重佈線層焊點101時，如圖21所示，可以首先在重佈線層100的下表面（遠離該TSV橋接基板200的一面）形成保護層112，保護層112可以採用氧化矽、氮化矽、氧氮化矽或其組合，接著，在保護層內可以採用鐳射鑽孔工藝、曝光和顯影工藝、光刻及刻蝕工藝或其組合形成窗113，之後，如圖22所示，在保護層形成具有開口115的焊點掩膜層114，開口115與窗113交疊，暴露出重佈線層100內的第一金屬圖形層140，最後，如圖23所示，在開口115及窗113內形成重佈線層焊點101，重佈線層焊點101的材料包括銅、鋁、無鉛合金(例如，金、錫、銀、鋁或銅的合金)或鉛合金(例如、鉛‑錫合金)。重佈線層焊點101可以是導電凸塊、C4(controlled collapse chip connection，C4)凸塊，焊料球等結構。
步驟S7）：如圖24所示，提供一帶有封裝焊盤的封裝基板500，並通過該封裝焊盤和該重佈線層焊點將該重佈線層100鍵合至該封裝基板500上。
本實施例中，可以採用超聲波鍵合、熱壓鍵合或熱超聲鍵合等方式實現重佈線層100與封裝基板500的鍵合連接，鍵合後的結構即為該三維封裝結構10。
在一些實施例中，將重佈線層100與封裝基板500鍵合後，如圖25所示，還需於該重佈線層100與該封裝基板500鍵合連接的縫隙內填充材料層700。需要說明的是，由於倒置，三維封裝結構10內部各層間結構的上下位置關係也相應的改變，由此導致的關於位置關係的限定，會有前後文描述不統一的情況，應當被理解。
步驟S8）：如圖26所示，於該封裝基板500的上方設置散熱板600，其中，該散熱板600將若干個該晶片400包覆於其內。
本實施例中，散熱板600將晶片產生的熱量傳導散發。
相應的，本實施例還提供一種三維封裝結構10，如圖24所示，該三維封裝結構10包括：封裝基板500、重佈線層100、若干個TSV橋接基板200、若干個晶片400及塑封材料層300，其中，該重佈線層100位於該封裝基板500的上表面，其與該封裝基板500鍵合連接；該若干個TSV橋接基板200位於該重佈線層100的上表面，其與該重佈線層100鍵合連接；該若干個晶片400位於該TSV橋接基板200的上表面，其與該TSV橋接基板200鍵合連接；該塑封材料層300形成於該重佈線層100的上表面，其包覆若干個該TSV橋接基板200及若干個該晶片400。
本實施例中，從下至上依次疊層設置了封裝基板500、重佈線層100、TSV橋接基板200、晶片400，每層之間以鍵合的方式連接；封裝基板500的佈線密度低於重佈線層100的佈線密度，重佈線層100的佈線密度低於TSV橋接基板200的佈線密度，若干個異構的晶片400通過多個佈線密度不同的TSV橋接基板200互相通訊，線路短，通訊品質優，能夠增加良率，減少製作成本；TSV橋接基板200通過重佈線層100與封裝基板500電連接，重佈線層100作為兩者間的緩衝結構，代替了部分封裝基板500的電連接功能，使得封裝基板500無須製備更多的層數即可完成電訊號傳輸，降低了多層封裝基板的製備成本。
具體的，該三維封裝結構還包括填充材料層700及散熱板600，如圖25所示，填充材料層700形成於若干個該TSV橋接基板200與該重佈線層100鍵合連接的縫隙內、若干個該晶片400與若干個該TSV橋接基板200鍵合連接的縫隙內、及該重佈線層100與該封裝基板500鍵合連接的縫隙內；如圖26所示，散熱板600設置在該封裝基板500的上表面。
本實施例中，填充材料層700的材料包括但不限於環氧樹脂。填充材料層700可以保護重佈線層100免受環境的影響、減小重佈線層100與封裝基板500間熱膨脹不適配的影響，使得元件的可靠性可以得到極大的提高。散熱板600為晶片400導熱、散熱。
綜上所述，本發明的三維封裝結構及其製備方法，採用若干個的較小的TSV橋接基板代替整片的TSV仲介層基板實現不同晶片間的高密度互聯，在不影響互聯功能的基礎上能夠增加仲介層基板的製作良率，減少成本；高連接密度的仲介層基板先與中等連接密度的重佈線層連接，再由重佈線層與更低密度的封裝基板連接，使得封裝基板內部的互聯層層數減少，規避了多層基板製作良率低的風險；新的工藝製作的重佈線層，製作形成的重佈線層平坦度良好，訊號傳遞可靠性高。
上述實施例僅例示性說明本發明的原理及其功效，而非用於限制本發明。任何熟悉此技術的人士皆可在不違背本發明的精神及範疇下，對上述實施例進行修飾或改變。因此，舉凡所屬技術領域中具有通常知識者在未脫離本發明所揭示的精神與技術思想下所完成的一切等效修飾或改變，仍應由本發明的申請專利範圍所涵蓋。
10:三維封裝結構 100:重佈線層 101:重佈線層焊點 110:臨時載板 111:離型層 112:保護層 113:窗 114:焊點掩膜層 115:開口 121:第一掩膜層 122:第二掩膜層 130:金屬種子層 140:第一金屬圖形層 150:第一金屬柱層 160:第一介質層 200:TSV橋接基板 300:塑封材料層 310:第一塑封材料層 320:第二塑封材料層 400:晶片 410:第一類型晶片 420:第二類型晶片 500:封裝基板 600:散熱板 700:填充材料層 S1~S16:步驟
圖1顯示為本發明所述三維封裝結構的製備方法的流程圖。
圖2顯示為本發明所述重佈線層的製備方法的流程圖。
圖3顯示為本發明所述形成離型層後的結構示意圖。
圖4顯示為本發明實施例所述形成金屬種子層後的結構示意圖。
圖5顯示為本發明所述形成第一掩膜層後的結構示意圖。
圖6顯示為本發明所述形成第一金屬圖形層後的結構示意圖。
圖7顯示為本發明所述去除第一掩膜層後的結構示意圖。
圖8顯示為本發明所述形成第二掩膜層後的結構示意圖。
圖9顯示為本發明所述形成第一金屬柱層後的結構示意圖。
圖10顯示為本發明實施例所述去除第二掩膜層及所述金屬種子層後的結構示意圖。
圖11顯示為本發明所述形成第一介質層後的結構示意圖。
圖12顯示為本發明所述減薄第一介質層後的結構示意圖。
圖13顯示為本發明所述形成多層重佈線層後的結構示意圖。
圖14顯示為本發明所述將TSV橋接基板與重佈線層鍵合後的結構示意圖。
圖15顯示為本發明實施例所述形成第一塑封材料層後的結構示意圖。
圖16顯示為本發明實施例所述減薄第一塑封材料層後的結構示意圖。
圖17顯示為本發明所述將晶片與TSV橋接基板鍵合後的結構示意圖。
圖18顯示為本發明實施例所述形成第二塑封材料層後的結構示意圖。
圖19顯示為本發明實施例所述減薄第二塑封材料層後的結構示意圖。
圖20顯示為本發明所述去除臨時載板後的結構示意圖。
圖21顯示為本發明實施例所述形成保護層後的結構示意圖。
圖22顯示為本發明實施例所述形成保護層掩膜層後的結構示意圖。
圖23顯示為本發明所述形成重佈線層焊點後的結構示意圖。
圖24顯示為本發明所述重佈線層與封裝基板鍵合後的結構示意圖。
圖25顯示為本發明所述填充了填充材料層後的結構示意圖。
圖26顯示為本發明所述設置散熱板後的結構示意圖。
10:三維封裝結構
100:重佈線層
200:TSV橋接基板
300:塑封材料層
310:第一塑封材料層
320:第二塑封材料層
400:晶片
410:第一類型晶片
420:第二類型晶片
500:封裝基板

Claims (10)

  1. 一種三維封裝結構的製備方法，其中，該製備方法包括： 步驟S1，提供一臨時載板，於該臨時載板上表面形成重佈線層； 步驟S2，提供若干個TSV橋接基板，將若干個該TSV橋接基板與該重佈線層鍵合連接； 步驟S3，於該重佈線層的上表面形成第一塑封材料層，該第一塑封材料層暴露出該TSV橋接基板的焊點； 步驟S4，提供若干個晶片，將若干個該晶片與若干個該TSV橋接基板鍵合連接，其中，若干個該晶片至少具有兩種不同的焊點密度，若干個該TSV橋接基板也至少具有兩種不同的焊點密度，焊點密度高的晶片與焊點密度高的TSV橋接基板鍵合連接，焊點密度低的晶片與焊點密度低的TSV橋接基板鍵合連接； 步驟S5，於該第一塑封材料層的上表面形成第二塑封材料層； 步驟S6，去除該臨時載板，於該重佈線層遠離該TSV橋接基板的一表面形成重佈線層焊點； 步驟S7，提供一帶有封裝焊盤的封裝基板，並通過該封裝焊盤和該重佈線層焊點將該重佈線層鍵合至該封裝基板上。
  2. 如請求項1所述的三維封裝結構的製備方法，其中，步驟S1中該重佈線層的製備方法包括： 步驟S11，於該臨時載板上表面形成具有第一開口圖形的第一掩膜層； 步驟S12，基於該第一開口圖形形成第一金屬圖形層； 步驟S13，去除該第一掩膜層，於該第一金屬圖形層上形成具有第二開口圖形的第二掩膜層，該第二開口圖形至少暴露出該第一金屬圖形層的部分上表面； 步驟S14，基於該第二開口圖形形成第一金屬柱層； 步驟S15，去除該第二掩膜層，並於該臨時載板的上表面形成第一介質層，該第一介質層包覆該第一金屬圖形層及該第一金屬柱層； 步驟S16，研磨該第一介質層直至暴露出該第一金屬柱層的上表面。
  3. 如請求項2所述的三維封裝結構的製備方法，其中，該重佈線層的製備方法還包括：至少重複一次步驟步驟S11~步驟S16，製備得到多層該重佈線層。
  4. 如請求項2或3所述的三維封裝結構的製備方法，其中，在步驟S11之前，該重佈線層的製備方法還包括：於該臨時載板上表面形成金屬種子層的步驟；此時，步驟S15中去除該第二掩膜層之後，形成該第一介質層之前，還包括去除未被該第一金屬圖形層覆蓋的金屬種子層的步驟。
  5. 如請求項1所述的三維封裝結構的製備方法，其中，步驟S1中於該臨時載板上表面形成重佈線層之前，還包括於該臨時載板上表面形成離型層的步驟；此時，步驟S6中去除該臨時載板時，還包括去除該離型層的步驟。
  6. 如請求項1所述的三維封裝結構的製備方法，其中， 步驟S2中將若干個該TSV橋接基板與該重佈線層鍵合連接之後，還包括於若干個該TSV橋接基板與該重佈線層鍵合連接的縫隙內填充入填充材料層的步驟； 步驟S4中將若干個該晶片與若干個該TSV橋接基板鍵合連接之後，還包括於若干個該晶片與若干個該TSV橋接基板鍵合連接的縫隙內填充入填充材料層的步驟； 步驟S7中將該重佈線層鍵合至該封裝基板上之後，還包括於該重佈線層與該封裝基板鍵合連接的縫隙內填充入填充材料層的步驟。
  7. 如請求項1所述的三維封裝結構的製備方法，其中，該製備方法還包括：步驟S8，於該封裝基板連接該重佈線層的一表面設置散熱板的步驟，其中，該散熱板將若干個該晶片包覆於其內。
  8. 一種三維封裝結構，其中，該三維封裝結構包括： 封裝基板、重佈線層、若干個TSV橋接基板、若干個晶片及塑封材料層；其中，該重佈線層位於該封裝基板的上表面，其與該封裝基板鍵合連接； 若干個該TSV橋接基板位於該重佈線層的上表面，其與該重佈線層鍵合連接； 若干個該晶片位於若干個該TSV橋接基板的上表面，其與若干個該TSV橋接基板鍵合連接，並且，若干個該晶片至少具有兩種不同的焊點密度，若干個該TSV橋接基板也至少具有兩種不同的焊點密度，焊點密度高的晶片與焊點密度高的TSV橋接基板鍵合連接，焊點密度低的晶片與焊點密度低的TSV橋接基板鍵合連接； 該塑封材料層形成於該重佈線層的上表面，其包覆若干個該TSV橋接基板及若干個該晶片。
  9. 如請求項8所述的三維封裝結構，其中，該三維封裝結構還包括散熱板，其設置在該封裝基板的上表面，將若干個該晶片包覆於其內。
  10. 如請求項8所述的三維封裝結構，其中，該三維封裝結構還包括填充材料層，形成於若干個該TSV橋接基板與該重佈線層鍵合連接的縫隙內、若干個該晶片與若干個該TSV橋接基板鍵合連接的縫隙內、及該重佈線層與該封裝基板鍵合連接的縫隙內。
TW112133361A 2022-09-02 2023-09-01 三維封裝結構及其製備方法 TW202412120A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN202211068311.2A CN115132593B (zh) 2022-09-02 2022-09-02 一种三维封装结构及其制备方法
CN2022110683112 2022-09-02

Publications (1)

Publication Number Publication Date
TW202412120A true TW202412120A (zh) 2024-03-16

Family

ID=83387509

Family Applications (1)

Application Number Title Priority Date Filing Date
TW112133361A TW202412120A (zh) 2022-09-02 2023-09-01 三維封裝結構及其製備方法

Country Status (3)

Country Link
CN (1) CN115132593B (zh)
TW (1) TW202412120A (zh)
WO (1) WO2024045731A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115132593B (zh) * 2022-09-02 2022-11-15 盛合晶微半导体(江阴)有限公司 一种三维封装结构及其制备方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103579145B (zh) * 2012-08-10 2017-12-08 欣兴电子股份有限公司 穿孔中介板及其制法与封装基板及其制法
WO2017111836A1 (en) * 2015-12-26 2017-06-29 Intel IP Corporation Package stacking using chip to wafer bonding
CN107611045A (zh) * 2017-09-29 2018-01-19 中芯长电半导体（江阴）有限公司 一种三维芯片封装结构及其封装方法
US11164818B2 (en) * 2019-03-25 2021-11-02 Intel Corporation Inorganic-based embedded-die layers for modular semiconductive devices
US20200343184A1 (en) * 2019-04-23 2020-10-29 Powertech Technology Inc. Semiconductor package and manufacturing method thereof
US11569156B2 (en) * 2019-10-27 2023-01-31 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device, electronic device including the same, and manufacturing method thereof
CN110854093A (zh) * 2019-11-21 2020-02-28 上海先方半导体有限公司 一种三维叠层封装结构及其制造方法
US11574872B2 (en) * 2019-12-18 2023-02-07 Taiwan Semiconductor Manufacturing Company, Ltd. Package structure and method of manufacturing the same
TWI758167B (zh) * 2021-04-21 2022-03-11 欣興電子股份有限公司 封裝結構及其製作方法
CN114284242A (zh) * 2021-11-30 2022-04-05 日月光半导体制造股份有限公司 半导体封装装置及其制造方法
CN115132593B (zh) * 2022-09-02 2022-11-15 盛合晶微半导体(江阴)有限公司 一种三维封装结构及其制备方法

Also Published As

Publication number Publication date
CN115132593B (zh) 2022-11-15
WO2024045731A1 (zh) 2024-03-07
CN115132593A (zh) 2022-09-30

Similar Documents

Publication Publication Date Title
US11508695B2 (en) Redistribution layers in semiconductor packages and methods of forming same
US11652063B2 (en) Semiconductor package and method of forming the same
US10861830B2 (en) Semiconductor device
TWI654726B (zh) 具有虛設連接器的半導體封裝及其形成方法
US11177201B2 (en) Semiconductor packages including routing dies and methods of forming same
TWI713129B (zh) 半導體元件及其形成方法
KR102329567B1 (ko) 반도체 패키지 및 그를 형성하는 방법
KR101822236B1 (ko) 반도체 디바이스 및 제조 방법
CN111971792B (zh) 具有偏移3d结构的多芯片封装
KR20200037051A (ko) 집적 회로 패키지 및 방법
JP2021532578A (ja) チップとパッケージ基板との間の電源接続を提供するチップ相互接続ブリッジを有するマルチチップ・パッケージ構造体
TW202002105A (zh) 半導體裝置及其形成方法
TWI717813B (zh) 半導體封裝及其製造方法
TWI544599B (zh) 封裝結構之製法
TW202029449A (zh) 封裝結構及其製造方法
TW201826462A (zh) 半導體封裝結構及其製造方法
TWI622153B (zh) 系統級封裝及用於製造系統級封裝的方法
TW201310586A (zh) 半導體結構及其製造方法
TW202133376A (zh) 半導體封裝及其製造方法
TWI826339B (zh) 2.5d封裝結構及製備方法
TWI688074B (zh) 半導體元件及其製造方法
TW202412120A (zh) 三維封裝結構及其製備方法
WO2022052072A1 (zh) 一种扇出型封装结构及其制备方法
KR102621485B1 (ko) 반도체 디바이스 및 제조 방법
US11205615B2 (en) Semiconductor device and method of manufacture