CN114284242A - 半导体封装装置及其制造方法 - Google Patents

Abstract

本公开涉及半导体封装装置及其制造方法。该半导体封装装置包括：模塑材；桥接芯片，包覆在模塑材内，桥接芯片上设置有导电垫和第一导电孔，导电垫位于桥接芯片的第一表面，第一导电孔位于桥接芯片内并与导电垫电连接；缓冲层，设置在桥接芯片的第一表面，缓冲层上设置有第二导电孔，第二导电孔的第一端与导电垫电连接，第二导电孔的第二端暴露在缓冲层外。该半导体封装装置能够避免研磨制程中因半导体封装装置翘曲导致的硅通孔磨损过多或者难以露出的问题，有利于保证半导体封装装置同外部的电连接性能。

Description

半导体封装装置及其制造方法

技术领域

本公开涉及半导体封装技术领域，具体涉及半导体封装装置及其制造方法。

背景技术

FOCoS(Fan Out Chip on Substrate，扇出型基板上芯片)封装技术通过在典型球栅阵列基板上使用扇出复合芯片来实现。它可提供的解决方案成本较低，实践中比硅中介层结构具有更好的电气和热性能。

图1A是一种FOCoS半导体封装装置的示意图。如图1A所示，模塑材13内包覆有桥接芯片11和电子元件12。桥接芯片11与电子元件12电连接。桥接芯片11内设置有硅通孔(Through Silicon Via，TSV)14。硅通孔14用于进行对外连接。通常会从桥接芯片11的底部一侧(对应于图1A中桥接芯片11的上侧)进行研磨，以暴露硅通孔14的端部，从而形成电连接部位。

然而，由于热制程等因素的影响，FOCoS半导体封装装置容易出现翘曲。如图1B上方所示，封装装置15具有上凸的翘曲，研磨装置16自上而下进行研磨时，容易使硅通孔磨损过多。如图1B下方所示，封装装置15具有下凹的翘曲，研磨装置16自上而下研磨时，硅通孔会难以露出。上述硅通孔磨损过多或者难以露出的现象均会影响硅通孔的电连接性能。

因此，有必要提出一种新的技术方案以解决上述至少一个技术问题。

发明内容

本公开提供了一种半导体封装装置及其制造方法。

第一方面，本公开提供一种半导体封装装置，包括：

模塑材；

桥接芯片，包覆在所述模塑材内，所述桥接芯片上设置有导电垫和第一导电孔，所述导电垫位于所述桥接芯片的第一表面，所述第一导电孔位于桥接芯片内并与所述导电垫电连接；

缓冲层，设置在所述桥接芯片的第一表面，所述缓冲层上设置有第二导电孔，所述第二导电孔的第一端与所述导电垫电连接，所述第二导电孔的第二端暴露在所述缓冲层外。

在一些可选的实施方式中，所述导电孔的第二端通过焊料与第一电子元件电连接。

在一些可选的实施方式中，所述第二导电孔的直径自所述第一端至所述第二端逐渐增大。

在一些可选的实施方式中，所述第二导电孔的直径自所述第一端至所述第二端保持均匀。

在一些可选的实施方式中，所述缓冲层的刚度小于所述第二导电孔或者所述桥接芯片的刚度。

在一些可选的实施方式中，所述缓冲层包括第一介电层和第二介电层，所述第一介电层设置在所述桥接芯片的第一表面，所述第二介电层设置在所述第一介电层的表面，所述第二导电孔贯穿所述第一介电层和所述第二介电层。

在一些可选的实施方式中，所述缓冲层还包括第三介电层，所述第三介电层设置在所述第二介电层的表面并且覆盖所述第二导电孔，所述第三介电层上设置有开孔，所述第二导电孔通过所述开孔暴露在外。

在一些可选的实施方式中，所述第二导电孔的长度大于所述导电垫的厚度。

在一些可选的实施方式中，所述第二导电孔的最小直径大于所述第一导电孔的直径。

在一些可选的实施方式中，所述半导体封装装置还包括至少两个第二电子元件，所述至少两个电子元件通过所述桥接芯片电连接。

第二方面，本公开提供了一种半导体封装装置的制造方法，包括：

将桥接芯片连接至缓冲层，其中，所述桥接芯片上设置有导电垫和第一导电孔，所述导电垫位于所述桥接芯片的第一表面，所述第一导电孔位于桥接芯片内并与所述导电垫电连接；

通过模塑方式，形成包覆所述桥接芯片的模塑材；

通过钻孔和电镀方式在所述缓冲层上形成第二导电孔，以得到半导体封装装置，其中，所述导电孔的第一端与所述导电垫电连接，所述第二导电孔的第二端暴露在所述缓冲层外。

在本公开提供的半导体封装装置及其制造方法中，通过缓冲层上的第二导电孔实现半导体封装装置的对外连接，由于第二导电孔可以通过钻孔方式形成，因此无需研磨制程，能够避免研磨制程中因半导体封装装置翘曲导致的硅通孔磨损过多或者难以露出的问题，有利于保证半导体封装装置同外部的电连接性能。

附图说明

通过阅读参照以下附图所作的对非限制性实施例所作的详细描述，本公开的其它特征、目的和优点将会变得更明显：

图1A和图1B是现有技术中半导体封装装置的示意图；

图2-图5是根据本发明实施例的半导体封装装置的第一示意图至第四示意图；

图6-图13是根据本发明实施例的半导体封装装置的制造方法的示意图。

符号说明：

11、桥接芯片；12、电子元件；13、模塑材；14、硅通孔；15、封装装置；16、研磨装置；100、第一电子元件；200、桥接芯片；210、第一导电孔；220、导电垫；230、第一导电柱；300、缓冲层；310、第一介电层；320、第二介电层；330、第三介电层；340、第二导电孔；400、焊料；500、第二电子元件；600、模塑材；610、第二导电柱；700、线路层；910、载体；920、金属层；930、开孔。

具体实施方式

下面结合附图和实施例对说明本公开的具体实施方式，通过本说明书记载的内容本领域技术人员可以轻易了解本公开所解决的技术问题以及所产生的技术效果。可以理解的是，此处所描述的具体实施例仅仅用于解释相关发明，而非对该发明的限定。另外，为了便于描述，附图中仅示出了与有关发明相关的部分。

需要说明的是，说明书附图中所绘示的结构、比例、大小等，仅用于配合说明书所记载的内容，以供本领域技术人员的了解与阅读，并非用以限定本公开可实施的限定条件，故不具技术上的实质意义，任何结构的修饰、比例关系的改变或大小的调整，在不影响本公开所能产生的功效及所能达成的目的下，均应仍落在本公开所揭示的技术内容得能涵盖的范围内。同时，本说明书中所引用的如“上”、“第一”、“第二”及“一”等用语，也仅为便于叙述的明了，而非用以限定本公开可实施的范围，其相对关系的改变或调整，在无实质变更技术内容下，当也视为本公开可实施的范畴。

还需要说明的是，本公开的实施例对应的纵向截面可以为对应前视图方向截面，横向截面可以为对应右视图方向截面，而水平截面可以为对应上视图方向截面。

应容易理解，本公开中的“在...上”、“在...之上”和“在...上面”的含义应该以最广义的方式解释，使得“在...上”不仅意味着“直接在某物上”，而且还意味着包括存在两者之间的中间部件或层的“在某物上”。

此外，为了便于描述，本公开中可能使用诸如“在...下面”、“在...之下”、“下部”、“在...之上”、“上部”等空间相对术语来描述一个元件或部件与附图中所示的另一元件或部件的关系。除了在图中描述的方位之外，空间相对术语还意图涵盖装置在使用或操作中的不同方位。设备可以以其他方式定向(旋转90°或以其他定向)，并且在本公开中使用的空间相对描述语可以被同样地相应地解释。

另外，在不冲突的情况下，本公开中的实施例及实施例中的特征可以相互组合。下面将参考附图并结合实施例来详细说明本公开。

本公开实施例提供一种半导体封装装置。图2-图5是根据本发明实施例的半导体封装装置的第一示意图至第四示意图。

图2示出了该半导体封装装置的纵向截面。如图2所示，该半导体封装装置包括模塑材600、桥接芯片200和缓冲层300。桥接芯片200包覆在模塑材600内。桥接芯片200上设置有导电垫220和第一导电孔210。导电垫220位于桥接芯片200的第一表面(即图2中的下表面)。第一导电孔210位于桥接芯片200内并与导电垫220电连接。缓冲层300设置在桥接芯片200的第一表面，缓冲层300上设置有第二导电孔340，第二导电孔340的第一端(即图2中的上端)与导电垫220电连接，第二导电孔340的第二端(即图2中的下端)暴露在缓冲层300外。

如图2所示，该半导体封装装置还包括第一电子元件100。第一电子元件100位于模塑材600下方。第二导电孔340的第二端通过焊料400与第一电子元件100电连接。第一电子元件100例如是基板。

如图2所示，该半导体封装装置还包括第二电子元件500。第二电子元件500也包覆在模塑材600内。桥接芯片200和第二电子元件500之间设置有线路层700。其中，左侧的两个第二电子元件500均通过线路层700与左侧的桥接芯片200电连接，从而实现了这两个第二电子元件500之间的电连接。

图3是图2中半导体封装装置的局部放大图，其示出了桥接芯片200、模塑材600和缓冲层300等部件(相对于图2做了翻转)。

如图3所示，第二导电孔340的直径自上端至下端逐渐增大，原因在于其通过激光钻孔(Laser Drill)方式形成，钻孔时随深度增加会出现能量衰减。

如图3所示，缓冲层300包括第一介电层310、第二介电层320和第三介电层330。第一介电层310设置在桥接芯片200的第一表面。第二介电层320设置在第一介电层310的表面。第二导电孔340贯穿第一介电层310和第二介电层320。第三介电层330设置在第二介电层320的表面并且覆盖第二导电孔340。第三介电层330上设置有开孔，第二导电孔340通过该开孔暴露在外。其中，第一介电层310例如是芯片粘合薄膜(Die Attach Film，DAF)，第二介电层320和第三介电层330例如是聚酰亚胺(Polyimide，PI)材料。

在本实施例中，缓冲层300的刚度小于第二导电孔340或者桥接芯片200的刚度。桥接芯片200、第二导电孔340和第一电子元件100等通常为刚性部件，无法有效吸收应力，导致结构容易出现断裂。通过设置缓冲层300，可以利用其有效吸收结构中的应力，有效降低结构断裂的风险。

在本实施例中，第一导电孔210可用于传输电源(Power)。由于第一导电孔210的孔径较小(可选地，小于10微米，例如为8微米)，因此其阻抗较大，在第一导电孔210和导电垫220的接合处容易发热而形成热聚集区域，如图4中虚线处所示。

在本实施例中，第二导电孔340与导电垫220直接接合，一方面可以使热聚集区域变得分散，另一方面可以使热量沿第二导电孔340传输至外部(如图4中带箭头的虚线所示)，有效提高结构的散热性能。

在一些实施方式中，可以使第二导电孔340的长度大于导电垫220的厚度，或者使第二导电孔340的最小直径大于第一导电孔210的直径，以便进一步提高结构的散热性能。

图5是图3所示结构的一种变形。在图3中，第二导电孔340通过激光钻孔方式形成，因此在钻孔方向具有孔径的变化。而在图5中，第二导电孔340通过等离子体(Plasma)钻孔方式形成，因此在钻孔方向(自下端至上端的方向)的孔径大致保持均匀。

在本公开实施例的半导体封装装置中，通过缓冲层300上的第二导电孔340实现半导体封装装置的对外连接，由于第二导电孔340可以通过钻孔方式形成，因此无需研磨制程，能够避免研磨制程中因半导体封装装置翘曲导致的硅通孔磨损过多或者难以露出的问题，有利于保证半导体封装装置同外部的电连接性能。

本公开实施例还提供一种半导体封装装置的制造方法。图6-图13是根据本发明实施例的半导体封装装置的制造方法的示意图。

图6和图7示出了桥接芯片200的制作过程。首先，在硅材料上形成第一导电孔210以及在第一导电孔210上方形成第一导电柱230，得到如图6所示的桥接芯片200。其次，将图6的桥接芯片200翻转并在其上表面形成导电垫220，得到如图7所示的桥接芯片200。

图8-图13示出了桥接芯片200的封装过程。首先，在载体910上形成金属层920和第二导电柱610，以及通过第一介电层310将桥接芯片200粘合至金属层920，得到如图8所示的结构。其次，在载体910上方进行模塑以及对模塑材600的上表面进行研磨，得到如图9所示的结构。再次，在模塑材600上方形成线路层700，得到如图10所示的结构。接下来，在线路层700上设置第二电子元件500，以及从线路层700上方进行模塑，得到如图11所示的结构。之后，将图11中的结构翻转，去除载体910和金属层920并在第一介电层310上形成开孔930。最后，在第一介电层310上设置第二介电层320和第三介电层330以形成缓冲层300，以及在缓冲层300上形成第二导电孔340和焊料400，得到如13所示的半导体封装装置。

本公开实施例提供的半导体封装装置的制造方法能够实现与前文描述的半导体封装装置类似的技术效果，这里不再赘述。

尽管已参考本公开的特定实施例描述并说明本公开，但这些描述和说明并不限制本公开。所属领域的技术人员可清楚地理解，可进行各种改变，且可在实施例内替代等效元件而不脱离如由所附权利要求书限定的本公开的真实精神和范围。图示可能未必按比例绘制。归因于制造过程中的变量等等，本公开中的技术再现与实际设备之间可能存在区别。可存在未特定说明的本公开的其它实施例。应将说明书和图式视为说明性的，而非限制性的。可作出修改，以使特定情况、材料、物质组成、方法或过程适应于本公开的目标、精神以及范围。所有此些修改都落入在此所附权利要求书的范围内。虽然已参考按特定次序执行的特定操作描述本公开中所公开的方法，但应理解，可在不脱离本公开的教示的情况下组合、细分或重新排序这些操作以形成等效方法。因此，除非本公开中特别指示，否则操作的次序和分组并不限制本公开。

Claims (11)

1.一种半导体封装装置，包括：

模塑材；

桥接芯片，包覆在所述模塑材内，所述桥接芯片上设置有导电垫和第一导电孔，所述导电垫位于所述桥接芯片的第一表面，所述第一导电孔位于桥接芯片内并与所述导电垫电连接；

缓冲层，设置在所述桥接芯片的第一表面，所述缓冲层上设置有第二导电孔，所述第二导电孔的第一端与所述导电垫电连接，所述第二导电孔的第二端暴露在所述缓冲层外。

2.根据权利要求1所述的半导体封装装置，其中，所述导电孔的第二端通过焊料与第一电子元件电连接。

3.根据权利要求1所述的半导体封装装置，其中，所述第二导电孔的直径自所述第一端至所述第二端逐渐增大。

4.根据权利要求1所述的半导体封装装置，其中，所述第二导电孔的直径自所述第一端至所述第二端保持均匀。

5.根据权利要求1所述的半导体封装装置，其中，所述缓冲层的刚度小于所述第二导电孔或者所述桥接芯片的刚度。

6.根据权利要求1所述的半导体封装装置，其中，所述缓冲层包括第一介电层和第二介电层，所述第一介电层设置在所述桥接芯片的第一表面，所述第二介电层设置在所述第一介电层的表面，所述第二导电孔贯穿所述第一介电层和所述第二介电层。

7.根据权利要求6所述的半导体封装装置，其中，所述缓冲层还包括第三介电层，所述第三介电层设置在所述第二介电层的表面并且覆盖所述第二导电孔，所述第三介电层上设置有开孔，所述第二导电孔通过所述开孔暴露在外。

8.根据权利要求1所述的半导体封装装置，其中，所述第二导电孔的长度大于所述导电垫的厚度。

9.根据权利要求1所述的半导体封装装置，其中，所述第二导电孔的最小直径大于所述第一导电孔的直径。

10.根据权利要求1所述的半导体封装装置，其中，所述半导体封装装置还包括至少两个第二电子元件，所述至少两个电子元件通过所述桥接芯片电连接。

11.一种半导体封装装置的制造方法，包括：

将桥接芯片连接至缓冲层，其中，所述桥接芯片上设置有导电垫和第一导电孔，所述导电垫位于所述桥接芯片的第一表面，所述第一导电孔位于桥接芯片内并与所述导电垫电连接；

通过模塑方式，形成包覆所述桥接芯片的模塑材；

通过钻孔和电镀方式在所述缓冲层上形成第二导电孔，以得到半导体封装装置，其中，所述导电孔的第一端与所述导电垫电连接，所述第二导电孔的第二端暴露在所述缓冲层外。

Images