CN113497008A - 半导体封装结构及其制备方法 - Google Patents

半导体封装结构及其制备方法 Download PDF

Info

Publication number
CN113497008A
CN113497008A CN202010255588.0A CN202010255588A CN113497008A CN 113497008 A CN113497008 A CN 113497008A CN 202010255588 A CN202010255588 A CN 202010255588A CN 113497008 A CN113497008 A CN 113497008A
Authority
CN
China
Prior art keywords
layer
antenna
forming
electrically connected
antenna layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010255588.0A
Other languages
English (en)
Inventor
黄晗
林正忠
吴政达
陈彦亨
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SJ Semiconductor Jiangyin Corp
Original Assignee
Shenghejing Micro Semiconductor Jiangyin Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenghejing Micro Semiconductor Jiangyin Co Ltd filed Critical Shenghejing Micro Semiconductor Jiangyin Co Ltd
Priority to CN202010255588.0A priority Critical patent/CN113497008A/zh
Publication of CN113497008A publication Critical patent/CN113497008A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/345—Arrangements for heating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q1/00—Details of, or arrangements associated with, antennas
    • H01Q1/12—Supports; Mounting means
    • H01Q1/22—Supports; Mounting means by structural association with other equipment or articles
    • H01Q1/2283—Supports; Mounting means by structural association with other equipment or articles mounted in or on the surface of a semiconductor substrate as a chip-type antenna or integrated with other components into an IC package
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6661—High-frequency adaptations for passive devices
    • H01L2223/6677—High-frequency adaptations for passive devices for antenna, e.g. antenna included within housing of semiconductor device

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明提供一种半导体封装结构及其制备方法。该结构包括基底、光热转换材料层、重新布线层、第一天线层、导电柱、塑封材料层、第二天线层、金属凸块及芯片；光热转换材料层位于基底的上表面；重新布线层位于光热转换材料层的上表面；第一天线层位于重新布线层的上表面；导电柱位于第一天线层的上表面；塑封材料层将第一天线层及导电柱包覆，导电柱的上表面暴露于塑封材料层的上表面；第二天线层位于塑封材料层的上表面；金属凸块位于第二天线层的上表面；芯片位于金属凸块的上表面。本发明可以实现芯片和多个天线层在垂直方向上的互连以确保上下层良好导通，有助于缩小封装结构的体积，提高器件集成度和性能，同时有助于降低生产成本。

Description

半导体封装结构及其制备方法
技术领域
本发明属于半导体封装领域，特别是涉及一种半导体封装结构及其制备方法。
背景技术
随着5G时代的到来，为满足高容量的通信需求，新频谱被不断引入，使得对天线的要求越来越高。为确保信号接收质量，像手机等便携式移动终端内通常内置有天线结构用于通信功能，比如实现语音和视频连接以及上网冲浪等。目前天线内置的普遍方法是将天线直接制作于电路板的表面，但这种方法因天线需占据额外的电路板面积导致装置的整合性较差，制约了移动通信终端的进一步小型化。同时，由于电路板上电子线路比较多，天线与其他线路之间存在电磁干扰等问题，甚至还存在着天线与其他金属线路短接的风险。
虽然在封装领域已出现将天线和芯片一起封装的技术，但现有的制备工艺通常比较复杂，且很难确保不同层间的垂直互连。
基于以上所述问题，提供一种具有高整合性以及高效率的半导体封装结构及其制备方法实属必要。
发明内容
鉴于以上所述现有技术的缺点，本发明的目的在于提供一种半导体封装结构及其制备方法，用于解决现有技术中天线封装结构整合性较低、封装成本高、难以确保不同层的垂直互连，以及天线的效率较低等问题。
为实现上述目的及其他相关目的，本发明提供一种半导体封装结构，所述半导体封装结构包括基底、光热转换材料层、重新布线层、第一天线层、导电柱、塑封材料层、第二天线层、金属凸块及芯片；所述光热转换材料层位于所述基底的上表面；所述重新布线层位于所述光热转换材料层的上表面，所述重新布线层包括介质层及位于所述介质层内的金属连接层；
所述第一天线层位于所述重新布线层的上表面，所述第一天线层与所述重新布线层电连接；所述导电柱位于所述第一天线层的上表面，且与所述第一天线层电连接；所述塑封材料层将所述第一天线层及所述导电柱包覆，所述导电柱的上表面暴露于所述塑封材料层的上表面；所述第二天线层位于所述塑封材料层的上表面，且与所述导电柱电连接；所述金属凸块位于所述第二天线层的上表面，且与所述第二天线层电连接；所述芯片位于所述金属凸块的上表面，且与所述金属凸块电连接。
可选地，所述半导体封装结构还包括底部填充层，位于所述芯片和所述第二天线层之间，且将所述金属凸块包覆。
可选地，所述光热转换材料层的材料包括炭黑、溶剂、硅填充物和/或环氧树脂。
可选地，所述光热转换材料层的厚度为1～2微米。
可选地，所述基底包括玻璃。
可选地，所述导电柱包括电镀铜层、电镀金层和电镀银层中的一种或多种。
本发明还提供一种半导体封装结构的制备方法，包括步骤：
1)提供基底，于所述基底的上表面形成光热转换材料层；
2)于所述光热转换材料层的上表面形成重新布线层，所述重新布线层包括介质层及位于所述介质层内的金属连接层；
3)于所述重新布线层的上表面形成第一天线层，所述第一天线层与所述重新布线层电连接；
4)通过电镀工艺于所述第一天线层的上表面形成导电柱，所述导电柱与所述第一天线层电连接；
5)形成塑封材料层，所述塑封材料层将所述第一天线层及所述导电柱包覆，所述导电柱的上表面暴露于所述塑封材料层的上表面；
6)于所述塑封材料层的上表面形成第二天线层，所述第二天线层与所述导电柱电连接；
7)于所述第二天线层的表面形成金属凸块，所述金属凸块与所述第二天线层电连接；
8)将芯片贴装于所述金属凸块的上表面，所述芯片与所述金属凸块电连接。
可选地，于所述第一天线层的上表面形成所述导电柱包括步骤：
4-1)于所述第一天线层的表面形成牺牲层，所述牺牲层将所述第一天线层包覆；
4-2)于所述牺牲层中形成通孔，所述通孔暴露出所述第一天线层；
4-3)于所述通孔内填充导电材料以形成所述导电柱，所述导电柱与所述第一天线层电连接；
4-4)去除所述牺牲层。
可选地，所述牺牲层包括光刻胶层。
可选地，形成所述第一天线层和第二天线层的方法包括物理气相沉积法。
可选地，所述步骤8)之后还包括于所述芯片及所述第二天线层之间形成底部填充层以将所述金属凸块包覆的步骤。
如上所述，本发明的半导体封装结构通过改善的结构设计实现芯片和多个天线层在垂直方向上的互连以确保上下层良好导通，有助于缩小封装结构的体积，提高器件集成度，同时有助于降低成本，且制备出的半导体封装结构具有较好的电热性能和高效率天线性能。采用本发明的制备方法，在限定出的通孔内可通过成熟的电镀工艺形成超高度的导电柱，以实现3DIC封装中最关键的垂直互连，既节约制作及开发成本，也可以减轻工艺制程的复杂程度，可以充分满足市场的三维封装需求。
附图说明
图1显示为本发明实施例一的半导体封装结构的制备方法的流程图。
图2至12显示为依图1的制备方法各步骤所呈现的结构示意图，其中，图12同时显示为本发明实施例二的半导体封装结构的示意图。
元件标号说明
11 基底
12 光热转换材料层
13 重新布线层
131 介质层
132 金属连接层
14 第一天线层
15 导电柱
151 通孔
16 塑封材料层
17 第二天线层
18 金属凸块
19 芯片
20 底部填充层
21 牺牲层
S1～S8 步骤
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
请参阅图1～图12。需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图示中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。
实施例一
如图1所示，本发明提供一种半导体封装结构的制备方法，所述制备方法包括步骤：
S1：提供基底11，于所述基底11的上表面形成光热转换材料层12；
S2：于所述光热转换材料层12的上表面形成重新布线层13，所述重新布线层13包括介质层131及位于所述介质层131内的金属连接层132，具体如图2所示；
S3：于所述重新布线层13的上表面形成第一天线层14，所述第一天线层14与所述重新布线层13电连接(更确切地说为与所述金属连接层132电连接)，具体如图3所示；
S4：通过电镀工艺于所述第一天线层14的上表面形成导电柱15，所述导电柱15与所述第一天线层14电连接，具体如图4至图7所示；
S5：形成塑封材料层16，所述塑封材料层16将所述第一天线层14及所述导电柱15包覆，所述导电柱15的上表面暴露于所述塑封材料层16的上表面，且优选所述导电柱15的上表面和所述塑封材料层16的上表面相平齐，具体如8至图9所示；
S6：于所述塑封材料层16的上表面形成第二天线层17，所述第二天线层17与所述导电柱15电连接，具体如图10所示；
S7：于所述第二天线层17的表面形成金属凸块18，所述金属凸块18与所述第二天线层17电连接；
S8：将芯片19贴装于所述金属凸块18的上表面，所述芯片19与所述金属凸块18电连接，具体如图11所示。
采用本发明的制备方法，可通过成熟的电镀工艺形成超高度的导电柱15，以实现3DIC封装中最关键的垂直互连，既节约制作及开发成本，也可以减轻工艺制程的复杂程度，可以充分满足市场的三维封装需求。基于本发明的制备方法制备的半导体封装结构可以实现芯片19和多个天线层在垂直方向上的互连以确保上下层良好导通，有助于缩小封装结构的体积，提高器件集成度，同时有助于降低成本，且具有较好的电热性能和高效率天线性能。
作为示例，所述基底11优选透明基底，比如为玻璃或透明陶瓷等，本实施例中优选玻璃基底，不仅有助于降低生产成本，同时可以为后续工艺提供更多选择，比如在后续需要去除所述基底11时，由于基底11为透明材质，因而可以通过光辐射(比如UV光照射)将所光热转换材料层12和所述重新布线层13脱离，由此实现基底11的剥离，有利于基底11的循环利用。在形成所述光热转换材料层12之前可以对所述基底11进行清洁，以提高所述基底11的清洁度，提高封装结构的性能，比如采用吹扫等干法清洁，或者采用超声清洗和干燥等方法进行清洁，本实施例中并不严格限制。
作为示例，所述光热转换材料层12(LTHC层)的材料包括炭黑、溶剂、硅填充物和/或环氧树脂，即所述光热转换材料层12可以是由炭黑、溶剂、硅填充物和环氧树脂构成的混合材料层，也可以是由炭黑、溶剂和环氧树脂构成的混合材料层，且环氧树脂进一步可以包括丙烯酸或其他聚合物。所述光热转换材料层12可以在光/辐射(例如，激光)的热量下分解，因而在需要时可以很容易地从所述重新布线层13或基底11脱离。所述光热转换材料层12可以作为器件的电荷阻挡层，有助于提高半导体封装结构的电性能。所述光热转换材料层12可以通过涂布工艺再经光照(比如采用UV光照射)固化形成，其厚度优选大于等于1微米，但一般不大于5μm，较优地为1～2μm(包括端点值)，可以确保所述光热转换材料层12能在光照射后充分固化，避免产生局部不均匀，同时也不至于因太厚而影响器件的进一步小型化。
作为示例，形成所述重新布线层13的方法可以为，先采用包括但不限于化学气相沉积方法于所述光热转换材料层12的表面形成所述介质层131，之后采用光刻刻蚀或激光刻蚀等工艺于所述介质层131中形成开口，之后于相应的开口内采用物理气相沉积等工艺填充金属以形成所述金属连接层132。作为示例，所述介质层131的材料包括但不限于环氧树脂、硅胶、PI、PBO、BCB、氧化硅、磷硅玻璃，含氟玻璃中的一种或两种以上组合，所述金属连接层132的材料包括但不限于铜、铝、镍、金、银、钛中的一种或两种以上组合。所述介质层131和所述金属连接层132的层数可以为单层，也可以为2层或更多层，但需确保多层的所述金属连接层132之间电性连接。
作为示例，所述第一天线层14的材料包括但不限于铜、铝和银等金属材料中的一种或多种，比如所述第一天线层14可以仅为铜层、铝层、银层等单一金属层，也可以为铜金属层表面镀有银层的复合金属层，以提高所述第一天线层14的性能。所述第一天线层14包括至少一个天线，优选为多个，多个天线间隔排布形成阵列以提高半导体封装结构的天线效率。当所述第一天线层14包括多个天线时，相邻的天线之间还可以填充保护层，所述保护层包括但不限于聚酰亚胺、硅胶以及环氧树脂中的一种或多种。多个天线可以均匀间隔，也可以非均匀间隔，且多个天线的结构可以完全相同，也可以彼此不同，优选多个天线的结构和尺寸完全相同且均匀间隔排列，因而各个天线的发射频率和强度均相同，有利于提高半导体封装结构的总体性能。形成所述第一天线层14的方法包括但不限于物理气相沉积法，比如可以先通过物理气相沉积方法沉积金属层后，再对金属层进行刻蚀以形成所需的天线结构。
作为示例，于所述第一天线层14的上表面形成所述导电柱15包括步骤：
4-1)通过涂布工艺于所述第一天线层14的表面形成牺牲层21，所述牺牲层21将所述第一天线层14包覆，具体如图4所示；
4-2)采用激光刻蚀等工艺于所述牺牲层21中形成通孔151，所述通孔151暴露出所述第一天线层14，具体如图5所示；
4-3)采用电镀等工艺于所述通孔151内填充导电材料以形成所述导电柱15，所述导电柱15与所述第一天线层14电连接，具体如图6所示；
4-4)采用灰化等工艺去除所述牺牲层21，得到的结构如图7所示。
所述牺牲层21的厚度根据所需的导电柱15高度而定，且所述牺牲层21优选光刻胶层，因而可以采用光刻刻蚀工艺于所述牺牲层21中精确定义出导电柱15的位置和形状，有助于形成竖直的通孔151，从而为形成竖直的导电柱15打下良好的基础，之后通过电镀工艺在所述通孔151内填充导电金属以形成所述导电柱15，确保不同结构层之间的垂直互连。由于有所述牺牲层21的支撑，所述通孔151可以形成地比较深，因而可以形成超高度的导电柱15，比如高度大于等于100μm，甚至可以形成高达2000μm的导电柱15，这对于器件密集度越来大，结构层越来越多的3DIC封装是非常有价值的。
作为示例，所述导电柱15的材料包括但不限于铜、金和银中的一种或多种，且从成本等角度考虑，优选铜层，即通过电镀铜金属形成所述导电柱15，有利于提高器件的电性能。
作为示例，所述步骤S5中可以采用包括但不限于喷墨、点胶、压缩成型、传递模塑成型、液封成型、真空层压及旋涂中的一种或多种形成所述塑封材料层16，所述塑封材料层16的材料包括但不限于聚酰亚胺、硅胶以及环氧树脂中的一种或多种。且可以先形成完全覆盖所述导电柱15和所述第一天线层14的塑封材料层16之后(具体如图8所示)，再通过机械研磨等平坦化工艺使所述导电柱15暴露于所述塑封材料层16的表面(具体如图9所示)，以确保所述导电柱15的表面未被覆盖或污染。且在形成所述塑封材料层16之后还可以于所述塑封材料层16的周向形成电磁屏蔽层以避免电磁干扰。
作为示例，所述第二天线层17的材料、结构和形成工艺等可以与所述第一天线层14的材料、结构和形成工艺等完全相同或不完全相同。比如，所述第二天线层17的材料同样可以包括但不限于铜层、铝层和银层等金属层中的一种或多种，也可以同样为铜金属层表面镀有银层的复合金属层，以提高所述第二天线层17的性能。所述第二天线层17同样包括至少一个天线，优选为多个，多个天线间隔排布形成阵列以提高半导体封装结构的天线效率。当所述第二天线层17包括多个天线时，相邻的天线之间还可以填充保护层，所述保护层包括但不限于聚酰亚胺、硅胶以及环氧树脂中的一种或多种。当然，在其他示例中，在相邻天线之间未填充有保护层时，也可以通过所述塑封材料层16将所述天线的侧面包覆，本实施例中并不严格限制。多个天线可以均匀间隔，也可以非均匀间隔，且多个天线的结构可以完全相同，也可以彼此不同，优选多个天线的结构和尺寸完全相同且均匀间隔排列，因而各个天线的发射频率和强度均相同，有利于提高半导体封装结构的总体性能。形成所述第二天线层17的方法包括但不限于物理气相沉积法，比如可以先通过物理气相沉积方法沉积金属层后，再对金属层进行刻蚀以形成所需的天线结构。通过所述导电柱15将所述第二天线层17和所述第一天线层14垂直互连可以有效提升器件的天线效率。
作为示例，所述金属凸块18包括但不限于锡焊料凸块、银焊料凸块及金锡合金焊料凸块中的一种或多种，所述金属凸块18和所述第二天线层17的连接处可设置有诸如镍材质的焊垫(未标示)以确保所述金属凸块18和所述第二天线层17的充分电连接。形成所述金属凸块18的方法包括但不限于物理气相沉积法或者电镀法。
作为示例，所述芯片19可以通过机械贴装方式贴置于所述金属凸块18的上表面，所述芯片19可以是各类有源元件，如晶体管等，和/或各类无源元件，比如电阻、电容等，且所述芯片19可以为多个，多个所述芯片19间隔设置。
作为示例，所述步骤8)之后还包括于所述芯片19及所述第二天线层17之间形成底部填充层20以将所述金属凸块18包覆的步骤。所述底部填充层20可提高所述芯片19与所述第二天线层17之间的结合强度并保护所述金属凸块18不被污染。所述底部填充层20的材料包括但不限于聚酰亚胺、硅胶以及环氧树脂中的一种或多种，形成所述底部填充层20的方法包括但不限于喷墨、点胶、压缩成型、传递模塑成型、液封成型、真空层压及旋涂中的一种或多种，且在完成所述底部填充层20的填充后可以进一步进行封胶工艺以提高所述底部填充层20的稳定性。
实施例二
如图12所示，本发明还提供一种半导体封装结构，所述半导体封装结构可以基于实施例一的制备方法制备而成，故实施例一中对相关结构层的说明完全适用于本实施例。具体地，所述半导体封装结构包括基底11、光热转换材料层12、重新布线层13、第一天线层14、导电柱15、塑封材料层16、第二天线层17、金属凸块18及芯片19；所述光热转换材料层12位于所述基底11的上表面；所述重新布线层13位于所述光热转换材料层12的上表面，所述重新布线层13包括介质层131及位于所述介质层131内的金属连接层132；所述第一天线层14位于所述重新布线层13的上表面，所述第一天线层14与所述重新布线层13电连接；所述导电柱15位于所述第一天线层14的上表面，且与所述第一天线层14电连接；所述塑封材料层16将所述第一天线层14及所述导电柱15包覆，所述导电柱15的上表面暴露于所述塑封材料层16的上表面；所述第二天线层17位于所述塑封材料层16的上表面，且与所述导电柱15电连接；所述金属凸块18位于所述第二天线层17的上表面，且与所述第二天线层17电连接；所述芯片19位于所述金属凸块18的上表面，且与所述金属凸块18电连接。本发明的半导体封装结构通过改善的结构设计实现芯片和多个天线层在垂直方向上的互连以确保上下层良好导通，有助于缩小封装结构的体积，提高器件集成度，同时有助于降低成本，且制备出的半导体封装结构具有较好的电热性能和高效率天线性能。
作为示例，所述金属凸块18包括但不限于锡焊料凸块、银焊料凸块及金锡合金焊料凸块中的一种或多种，所述金属凸块18和所述第二天线层17的连接处可设置有诸如镍材质的焊垫(未标示)以确保所述金属凸块18和所述第二天层的充分电连接。
作为示例，所述半导体封装结构还包括底部填充层20，位于所述芯片19和所述第二天线层17之间，且将所述金属凸块18包覆。所述底部填充层20的材料包括但不限于聚酰亚胺、硅胶以及环氧树脂中的一种或多种，所述底部填充层20可提高所述芯片19与所述重新布线层13第二天线层17之间的结合强度并保护所述金属凸块18不被污染。
作为示例，所述光热转换材料层12可以为由包括炭黑、溶剂、硅填充物和/或环氧树脂构成的复合材料层。
作为示例，所述光热转换材料层12的厚度为1～2微米。
作为示例，所述基底11包括但不限于玻璃。
作为示例，所述导电柱15包括但不限于电镀铜、电镀金和电镀银中的一种或多种，且所述导电柱15的高度优选大于等于100μm，最高可达2000μm，以充分满足多层结构间的垂直互连。
作为示例，所述芯片19为多个，多个芯片19间隔设置。
作为示例，所述第一天线层14的结构与所述第二天线层17的结构优选相同，且优选均包括多个间隔分布的天线以形成天线阵列，可以有效提高器件的天线效率。
作为示例，所述塑封材料层16的周向可以形成有金属层或金属框架的电磁屏蔽层，以对所述第一天线层14形成良好的电磁屏蔽以减少干扰。
对所述半导体封装结构的其他介绍还请参考实施例一，出于简洁的目的不再赘述。
如上所述，本发明提供一种半导体封装结构及其制备方法。所述半导体封装结构包括基底、光热转换材料层、重新布线层、第一天线层、导电柱、塑封材料层、第二天线层、金属凸块及芯片；所述光热转换材料层位于所述基底的上表面；所述重新布线层位于所述光热转换材料层的上表面，所述重新布线层包括介质层及位于所述介质层内的金属连接层；所述第一天线层位于所述重新布线层的上表面，所述第一天线层与所述重新布线层电连接；所述导电柱位于所述第一天线层的上表面，且与所述第一天线层电连接；所述塑封材料层将所述第一天线层及所述导电柱包覆，所述导电柱的上表面暴露于所述塑封材料层的上表面；所述第二天线层位于所述塑封材料层的上表面，且与所述导电柱电连接；所述金属凸块位于所述第二天线层的上表面，且与所述第二天线层电连接；所述芯片位于所述金属凸块的上表面，且与所述金属凸块电连接。本发明的半导体封装结构通过改善的结构设计实现芯片和多个天线层在垂直方向上的互连以确保上下层良好导通，有助于缩小封装结构的体积，提高器件集成度，同时有助于降低成本，且制备出的半导体封装结构具有较好的电热性能和高效率天线性能。采用本发明的制备方法，在限定出的通孔内可通过成熟的电镀工艺形成超高度的导电柱，以实现3DIC封装中最关键的垂直互连，既节约制作及开发成本，也可以减轻工艺制程的复杂程度，可以充分满足市场的三维封装需求。所以，本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。

Claims (10)

1.一种半导体封装结构，其特征在于，所述半导体封装结构包括：
基底；
光热转换材料层，位于所述基底的上表面；
重新布线层，位于所述光热转换材料层的上表面，所述重新布线层包括介质层及位于所述介质层内的金属连接层；
第一天线层，位于所述重新布线层的上表面，所述第一天线层与所述重新布线层电连接；
导电柱，位于所述第一天线层的上表面，且与所述第一天线层电连接；
塑封材料层，所述塑封材料层将所述第一天线层及所述导电柱包覆，所述导电柱的上表面暴露于所述塑封材料层的上表面；
第二天线层，位于所述塑封材料层的上表面，且与所述导电柱电连接；
金属凸块，位于所述第二天线层的上表面，且与所述第二天线层电连接；以及
芯片，位于所述金属凸块的上表面，且与所述金属凸块电连接。
2.根据权利要求1所述的半导体封装结构，其特征在于：所述半导体封装结构还包括底部填充层，位于所述芯片和所述第二天线层之间，且将所述金属凸块包覆。
3.根据权利要求1所述的半导体封装结构，其特征在于：所述光热转换材料层的材料包括炭黑、溶剂、硅填充物和/或环氧树脂。
4.根据权利要求1所述的半导体封装结构，其特征在于：所述光热转换材料层的厚度为1～2微米。
5.根据权利要求1至4任一项所述的半导体封装结构，其特征在于：所述基底包括玻璃，所述导电柱包括电镀铜层、电镀金层和电镀银层中的一种或多种。
6.一种半导体封装结构的制备方法，其特征在于，包括步骤：
1)提供基底，于所述基底的上表面形成光热转换材料层；
2)于所述光热转换材料层的上表面形成重新布线层，所述重新布线层包括介质层及位于所述介质层内的金属连接层；
3)于所述重新布线层的上表面形成第一天线层，所述第一天线层与所述重新布线层电连接；
4)通过电镀工艺于所述第一天线层的上表面形成导电柱，所述导电柱与所述第一天线层电连接；
5)形成塑封材料层，所述塑封材料层将所述第一天线层及所述导电柱包覆，所述导电柱的上表面暴露于所述塑封材料层的上表面；
6)于所述塑封材料层的上表面形成第二天线层，所述第二天线层与所述导电柱电连接；
7)于所述第二天线层的表面形成金属凸块，所述金属凸块与所述第二天线层电连接；
8)将芯片贴装于所述金属凸块的上表面，所述芯片与所述金属凸块电连接。
7.根据权利要求6所述的制备方法，其特征在于，于所述第一天线层的上表面形成所述导电柱包括步骤：
4-1)于所述第一天线层的表面形成牺牲层，所述牺牲层将所述第一天线层包覆；
4-2)于所述牺牲层中形成通孔，所述通孔暴露出所述第一天线层；
4-3)于所述通孔内填充导电材料以形成所述导电柱，所述导电柱与所述第一天线层电连接；
4-4)去除所述牺牲层。
8.根据权利要求7所述的制备方法，其特征在于：所述牺牲层包括光刻胶层。
9.根据权利要求6所述的制备方法，其特征在于：形成所述第一天线层和第二天线层的方法包括物理气相沉积法。
10.根据权利要求6至9任一项所述的制备方法，其特征在于，所述步骤8)之后还包括于所述芯片及所述第二天线层之间形成底部填充层以将所述金属凸块包覆的步骤。
CN202010255588.0A 2020-04-02 2020-04-02 半导体封装结构及其制备方法 Pending CN113497008A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010255588.0A CN113497008A (zh) 2020-04-02 2020-04-02 半导体封装结构及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010255588.0A CN113497008A (zh) 2020-04-02 2020-04-02 半导体封装结构及其制备方法

Publications (1)

Publication Number Publication Date
CN113497008A true CN113497008A (zh) 2021-10-12

Family

ID=77994429

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010255588.0A Pending CN113497008A (zh) 2020-04-02 2020-04-02 半导体封装结构及其制备方法

Country Status (1)

Country Link
CN (1) CN113497008A (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114976623A (zh) * 2022-04-15 2022-08-30 盛合晶微半导体(江阴)有限公司 一种封装结构及其封装方法
CN114975242A (zh) * 2022-04-25 2022-08-30 盛合晶微半导体(江阴)有限公司 一种2.5d封装结构的制备方法
CN116435198A (zh) * 2023-05-08 2023-07-14 盛合晶微半导体(江阴)有限公司 单极化空气耦合天线封装结构及制备方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114976623A (zh) * 2022-04-15 2022-08-30 盛合晶微半导体(江阴)有限公司 一种封装结构及其封装方法
CN114976623B (zh) * 2022-04-15 2023-09-19 盛合晶微半导体(江阴)有限公司 一种封装结构及其封装方法
CN114975242A (zh) * 2022-04-25 2022-08-30 盛合晶微半导体(江阴)有限公司 一种2.5d封装结构的制备方法
CN114975242B (zh) * 2022-04-25 2023-06-27 盛合晶微半导体(江阴)有限公司 一种2.5d封装结构的制备方法
CN116435198A (zh) * 2023-05-08 2023-07-14 盛合晶微半导体(江阴)有限公司 单极化空气耦合天线封装结构及制备方法
CN116435198B (zh) * 2023-05-08 2023-11-07 盛合晶微半导体(江阴)有限公司 单极化空气耦合天线封装结构及制备方法

Similar Documents

Publication Publication Date Title
WO2017075929A1 (zh) 一种扇出型封装结构及其制作方法
TWI538072B (zh) 形成３ｄ ｆｏ－ｗｌｃｓｐ垂直互連結構的半導體裝置和方法
CN113497009A (zh) 半导体封装结构及其制备方法
CN113497008A (zh) 半导体封装结构及其制备方法
US20210020577A1 (en) Semiconductor package and manufacturing method thereof
CN211376638U (zh) 半导体封装结构
CN112289743A (zh) 一种晶圆系统级扇出型封装结构及其制作方法
CN112713097A (zh) 天线封装结构及封装方法
CN112713098A (zh) 天线封装结构及封装方法
CN112289742A (zh) 一种晶圆系统级三维扇出型封装结构及其制作方法
WO2024051225A1 (zh) 一种扇出型系统级封装结构及制作方法
CN112054005B (zh) 电子封装件及其制法
CN210006734U (zh) 封装天线模组
US11316252B2 (en) Antenna packaging structure and method for forming the same
CN211376637U (zh) 半导体封装结构
CN212303700U (zh) Led芯片系统级封装结构
CN210692485U (zh) 天线封装结构
CN115458417A (zh) 扇出型系统级封装结构及封装方法
CN109768032B (zh) 天线的封装结构及封装方法
CN211088260U (zh) 天线的封装结构
CN209804636U (zh) 半导体封装结构
CN109888458B (zh) 天线封装结构、封装方法及外接天线连接方法
CN111987062A (zh) 半导体封装结构及其制备方法
CN213242537U (zh) 一种晶圆系统级三维扇出型封装结构
CN112289766A (zh) 封装天线模组及其制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination