TWI538072B

TWI538072B - 形成３ｄｆｏ－ｗｌｃｓｐ垂直互連結構的半導體裝置和方法

Info

Publication number: TWI538072B
Application number: TW101103356A
Authority: TW
Inventors: 林耀劍; 陳康
Original assignee: 史達晶片有限公司
Priority date: 2011-02-10
Filing date: 2012-02-02
Publication date: 2016-06-11
Also published as: CN102637608B; US20150294962A1; TW201243970A; US9082806B2; SG10201403724PA; US20110278736A1; SG183606A1; US9847324B2; CN102637608A

Description

形成3D FO-WLCSP垂直互連結構的半導體裝置和方法

本發明大體上和半導體裝置有關，且更明確地說，和一具有三維(Three-Dimensional，3-D)扇出晶圓級晶片規模封裝(Fan-Out Wafer Level Chip Scale Package，FO-WLCSP)垂直互連結構的半導體裝置有關。

美國專利優先權主張

本申請案係2009年10月2日提申的美國專利申請案第12/572,590號的部分接續案。本申請案還進一步主張2011年2月10日提申的美國專利臨時申請案第61/441,561號以及2011年2月21日提申的美國專利臨時申請案第61/444,914號的優先權。本申請案於35 U.S.C.§120的規範下主張上面申請案的優先權。

在現代的電子產品中經常會發現半導體裝置。半導體裝置會有不同數量與密度的電組件。離散式半導體裝置通常含有某一種類型的電組件，舉例來說，發光二極體(Light Emitting Diode，LED)、小訊號電晶體、電阻器、電容器、電感器以及功率金屬氧化物半導體場效電晶體(Metal Oxide Semiconductor Field Effect Transistor，MOSFET)。積體式半導體裝置通常含有數百個至數百萬個電組件。積體式半導體裝置的範例包含微控制器、微處理器、電荷耦合裝置(Charged-Coupled Device，CCD)、太陽能電池以及數位微鏡裝置(Digital Micro-mirror Device，DMD)。

半導體裝置會實施各式各樣的功能，例如，訊號處理、高速計算、傳送與接收電磁訊號、控制電子裝置、將太陽光轉換成電能以及產生電視顯示器的視覺投影。在娛樂領域、通訊領域、電力轉換領域、網路領域、電腦領域以及消費性產品領域中皆會發現半導體裝置。在軍事應用、航空、自動車、工業控制器以及辦公室設備中同樣會發現半導體裝置。

半導體裝置會利用半導體材料的電氣特性。半導體材料的原子結構會使得可藉由施加電場或基礎電流或是經由摻雜處理來操縱其導電性。摻雜會將雜質引入至該半導體材料之中，以便操縱及控制該半導體裝置的傳導性。

一半導體裝置會含有主動式電氣結構與被動式電氣結構。主動式結構(其包含雙極電晶體與場效電晶體)會控制電流的流動。藉由改變摻雜程度以及施加電場或基礎電流，該電晶體便會提高或限制電流的流動。被動式結構(其包含電阻器、電容器以及電感器)會創造用以實施各式各樣電氣功能所需要的電壓和電流之間的關係。該等被動式結構與主動式結構會被電連接以形成讓該半導體裝置實施高速計算及其它實用功能的電路。

半導體裝置通常會使用兩種複雜的製程來製造，也就是，前端製造以及後端製造，每一者皆可能涉及數百道步驟。前端製造涉及在一半導體晶圓的表面上形成複數個晶粒。每一個半導體晶粒通常為相同並且含有藉由電連接主動式組件和被動式組件而形成的電路。後端製造涉及從已完成的晶圓中單體化裁切個別的半導體晶粒並且封裝該晶粒，用以提供結構性支撐及環境隔離。本文中所使用的「半導體晶粒(semiconductor die)」一詞兼具單數與複數兩種形式，據此，其可能係表示單一半導體裝置與多個半導體裝置。

半導體製造的其中一個目標係生產較小型的半導體裝置。較小型的裝置通常會消耗較少的電力，具有較高的效能，並且能夠被更有效地生產。此外，較小型的半導體裝置還具有較小的覆蓋區，這係較小型末端產品所需要的。藉由改善前端製程可以達成較小的半導體晶粒尺寸，從而導致具有較小尺寸以及較高密度之主動式組件和被動式組件的半導體晶粒。後端製程則可以藉由改善電互連材料及封裝材料而導致具有較小覆蓋區的半導體裝置封裝。

半導體製造的另一個目標則係生產具有足夠散熱作用的半導體裝置。高頻半導體裝置通常會產生比較多的熱量。如果沒有有效的散熱作用，所產生的熱量便會降低效能、降低可靠度、並且縮短該半導體裝置的實用壽命。

介於一在多層中含有多個半導體裝置(3D裝置整合)的FO-WLCSP與外部裝置之間的電互連線可以利用導體直通矽晶穿孔(Through Silicon Via，TSV)或是導體直通孔洞穿孔(Through Hole Via，THV)來完成。在大部分的TSV與THV中，該穿孔的側壁與底側會先被導體材料保形電鍍，用以增強黏著效果。接著，該等TSV與THV會經由一電鍍製程而被另一種導體材料填充，舉例來說，銅沉積。TSV與THV構形通常會花費大量的時間在穿孔填充中，其會降低每小時單元數(Unit-Per-Hour，UPH)生產排程。用於進行電鍍(舉例來說，電鍍浴)及側壁鈍化的設備都會提高製造成本。此外，在該等穿孔中還可能會形成空隙(void)，這會造成缺陷並且降低該裝置的可靠度。TSV與THV可能係一種在半導體封裝中製作垂直電互連線之既緩慢且昂貴的方式。此等互連技術還有和下面有關的問題：半導體晶粒擺放精確性、移除載板前後的翹曲控制以及製程成本管理。

除了包含TSV與THV之外，3D FO-WLCSP與外部裝置之間的電互連線還進一步包含重新分配層(ReDistribution Layer，RDL)。RDL係在一包含和封裝I/O觸墊產生互連之電互連線的封裝裡面充當用於電互連的中間層，其提供從3D FO-WLCSP裡面的半導體晶粒至位於3D FO-WLCSP外部位置點處的電連接線。RDL可能會被形成在一3D FO-WLCSP裡面的一半導體晶粒之正面與背面兩者的上方。然而，在一半導體晶粒之正面與背面的上方形成多層RDL可能係一種製作3D FO-WLCSP的電互連線之既緩慢且昂貴的方式，並且可能會導致更高的製作成本。

本技術領域需要提供一種用於3D半導體裝置的互連結構。據此，於其中一實施例中，本發明係一種製造半導體裝置的方法，其包含下面步驟：提供一暫時性載板；鑲嵌一半導體晶粒，讓一主動表面被配向成朝向該暫時性載板；以及沉積一囊封劑，其具有一位於該暫時性載板上方的第一表面以及一和該第一表面相對的第二表面。該第二表面係在該半導體晶粒的背側上方。該方法進一步包含下面步驟：移除該暫時性載板；移除該半導體晶粒周圍的囊封劑的一部分，用以在該囊封劑的該第一表面之中形成一開口；在該半導體晶粒的該主動表面上方形成一互連結構並且延伸至該開口之中；從該囊封劑的該第二表面處至該開口處形成一穿孔；以及在電連接至該互連結構的該穿孔之中形成一第一凸塊。

於另一實施例中，本發明係一種製造半導體裝置的方法，其包含下面步驟：提供一具有一主動表面的半導體晶粒；在該半導體晶粒的周圍沉積一囊封劑，其具有一第一表面以及一和該第一表面相對並且位於該半導體晶粒之背側上方的第二表面；從該第一表面處移除該囊封劑的一部分，用以形成一開口；在該半導體晶粒的該主動表面上方形成一互連結構並且延伸至該開口；從該囊封劑的該第二表面處至該開口處形成一穿孔；以及在電連接至該互連結構的該穿孔之中形成一導體材料。

於另一實施例中，本發明係一種製造半導體裝置的方法，其包含下面步驟：提供一具有一主動表面的半導體晶粒；在該半導體晶粒的周圍沉積一囊封劑，其具有一第一表面以及一和該第一表面相對的第二表面；在該半導體晶粒的周圍沉積一導體材料，其會從該囊封劑的該第一表面延伸至該第二表面；以及在該半導體晶粒的該主動表面上方形成一互連結構而且其會被電連接至該導體材料。

於另一實施例中，本發明係一種半導體裝置，其包含一具有一主動表面的半導體晶粒。一囊封劑會被沉積在該半導體晶粒的周圍，其具有一第一表面以及一和該第一表面相對的第二表面。一互連結構會被形成在該半導體晶粒的該主動表面的上方。一導體穿孔會從該囊封劑的該第二表面延伸至該互連結構。

在下面的說明中會參考圖式於一或多個實施例中來說明本發明，於該等圖式中，相同的符號代表相同或雷同的元件。雖然本文會以達成本發明目的的最佳模式來說明本發明；不過，熟習本技術的人士便會明白，本發明希望涵蓋受到下面揭示內容及圖式支持的隨附申請專利範圍及它們的等效範圍所定義的本發明的精神與範疇內可能併入的替代例、修正例以及等效例。

半導體裝置通常會使用兩種複雜的製程來製造：前端製造和後端製造。前端製造涉及在一半導體晶圓的表面上形成複數個晶粒。該晶圓上的每一個晶粒皆含有主動式電組件和被動式電組件，它們會被電連接而形成功能性電路。主動式電組件(例如電晶體與二極體)能夠控制電流的流動。被動式電組件(例如電容器、電感器、電阻器以及變壓器)會創造用以實施電路功能所需要的電壓和電流之間的關係。

被動式組件和主動式組件會藉由一連串的製程步驟被形成在該半導體晶圓的表面上方，該等製程步驟包含：摻雜、沉積、光微影術、蝕刻以及平坦化。摻雜會藉由下面的技術將雜質引入至半導體材料之中，例如：離子植入或是熱擴散。摻雜製程會修正主動式裝置中半導體材料的導電性，將該半導體材料轉換成絕緣體、導體，或是響應於電場或基礎電流來動態改變半導體材料傳導性。電晶體含有不同類型和摻雜程度的多個區域，它們會在必要時被排列成用以在施加該電場或基礎電流時讓該電晶體會提高或限制電流的流動。

主動式組件和被動式組件係由具有不同電氣特性的多層材料所構成。該等層能夠藉由各式各樣的沉積技術來形成，其部分取決於要被沉積的材料的類型。舉例來說，薄膜沉積可能包含：化學氣相沉積(Chemical Vapor Deposition，CVD)製程、物理氣相沉積(Physical Vapor Deposition，PVD)製程、電解質電鍍製程以及無電極電鍍製程。每一層通常都會被圖樣化，以便形成主動式組件、被動式組件、或是組件之間的電連接線的一部分。

該等層能夠利用光微影術來圖樣化，其涉及在要被圖樣化的層的上方沉積光敏材料，舉例來說，光阻。一圖樣會利用光從一光罩處被轉印至該光阻。於其中一實施例中，該光阻圖樣中受到光作用的部分會利用溶劑移除，從而露出下方層之中要被圖樣化的部分。於另一實施例中，該光阻圖樣中沒有受到光作用的部分會利用溶劑移除(負光阻)，從而露出下方層之中要被圖樣化的部分。該光阻中的剩餘部分接著會被移除，從而留下一個已圖樣化層。或者，某些類型的材料被圖樣化的方式係利用無電極電鍍以及電解質電鍍之類的技術，藉由將該材料直接沉積至由先前沉積/蝕刻製程所形成的區域或空隙之中。

在一既有圖樣的上方沉積一薄膜材料可能會擴大下方圖樣並且產生一不均勻平坦的表面。生產較小且更密集封裝的主動式組件和被動式組件需要用到均勻平坦的表面。平坦化作用可以用來從晶圓的表面處移除材料，並且產生一均勻平坦的表面。平坦化作用涉及利用一研磨墊來研磨晶圓的表面。有磨蝕作用的材料以及腐蝕性的化學藥劑會在研磨期間被加到晶圓的表面。化學藥劑的磨蝕性作用及腐蝕性作用所組成的組合式機械作用會移除任何不規律的拓樸形狀，從而產生一均勻平坦的表面。

後端製造係指將已完成的晶圓切割或單體化裁切成個別的半導體晶粒，並且接著封裝該半導體晶粒，以達結構性支撐及環境隔離的效果。為單體化裁切該半導體晶粒，晶圓會沿著該晶圓中被稱為切割道(saw street)或切割線(scribe)的非功能性區域被刻痕並且折斷。該晶圓會利用雷射切割工具或鋸片來進行單體化裁切。經過單體化裁切之後，該個別半導體晶粒便會被鑲嵌至一包含接針或接觸觸墊的封裝基板，以便和其它系統組件進行互連。被形成在該半導體晶粒上方的接觸觸墊接著會被連接至該封裝裡面的接觸觸墊。該等電連接線可利用焊料凸塊、短柱凸塊(stud bump)、導電膏或是焊線來製成。一囊封劑或是其它模造材料會被沉積在該封裝的上方，用以提供物理性支撐和電隔離。接著，該已完成的封裝便會被插入一電氣系統之中並且讓其它系統組件可取用該半導體裝置的功能。

圖1圖解一電子裝置10，其具有一晶片載體基板或是PCB 12，在其表面上鑲嵌著複數個半導體封裝。電子裝置10可能具有某一類型的半導體封裝或是多種類型的半導體封裝，端視應用而定。為達解釋目的，圖1中便顯示該等不同類型的半導體封裝。

電子裝置10可能係一單機型系統，其會使用該等半導體封裝來實施一或多項電功能。或者，電子裝置10亦可能係一較大型系統中的一子組件。舉例來說，電子裝置10可能係一蜂巢式電話、一個人數位助理(Personal Digital Assistant，PDA)、一數位錄像機(Digital Video Camera，DVC)或是其它電子通訊裝置的一部分。或者，電子裝置10亦可能係一圖形卡、一網路介面卡或是能夠被插入在一電腦之中的其它訊號處理卡。該半導體封裝可能包含：微處理器、記憶體、特定應用積體電路(Application Specific Integrated Circuits，ASIC)、邏輯電路、類比電路、射頻(Radio Frequency，RF)電路、離散式裝置或是其它半導體晶粒或電組件。對此等產品來說，若要被市場接受，微型化與減輕重量係必要的。半導體裝置之間的距離必須縮減，以便達到更高的密度。

在圖1中，PCB 12提供一種通用基板，用以結構性支撐及電互連被鑲嵌在該PCB之上的半導體封裝。多條導體訊號線路14會利用下面製程被形成在PCB 12的一表面上方或是多層裡面：蒸發製程、電解質電鍍製程、無電極電鍍製程、網印製程或是其它合宜的金屬沉積製程。訊號線路14會在該等半導體封裝、被鑲嵌的組件以及其它外部系統組件中的每一者之間提供電通訊。線路14還會提供連接至每一個該等半導體封裝的電力連接線及接地連接線。

於某些實施例中，一半導體裝置會有兩個封裝層。第一層封裝係一種用於以機械方式及電氣方式將該半導體晶粒附著至一中間載板的技術。第二層封裝則涉及以機械方式及電氣方式將該中間載板附著至該PCB。於其它實施例中，一半導體裝置可能僅有該第一層封裝，其中，該半導體晶粒會以機械方式及電氣方式直接被鑲嵌至該PCB。

為達解釋的目的，圖中在PCB 12之上顯示數種類型的第一層封裝，其包含焊線封裝16以及覆晶18。除此之外，圖中還顯示被鑲嵌在PCB 12之上的數種類型第二層封裝，其包含：球柵陣列(Ball Grid Array，BGA)20；凸塊晶片載板(Bump Chip Carrier，BCC)22；雙直列封裝(Dual In-line Package，DIP)24；平台格柵陣列(Land Grid Array，LGA)26；多晶片模組(Multi-Chip Module，MCM)28；方形扁平無導線封裝(Quad Flat Non-leaded package，QFN)30；以及方形扁平封裝32。端視系統需求而定，被配置成具有第一層封裝樣式和第二層封裝樣式之任何組合的半導體封裝和其它電子組件所組成的任何組合皆能夠被連接至PCB 12。於某些實施例中，電子裝置10包含單一附著半導體封裝；而其它實施例則可能需要多個互連封裝。藉由在單一基板上方組合一或多個半導體封裝，製造商便能夠將事先製造的組件併入電子裝置和系統之中。因為該等半導體封裝包含精密的功能，所以，能夠使用較便宜的組件及有效率的製程來製造電子裝置。所產生的裝置比較不可能會失效而且製造價格較低廉，從而讓消費者會有較低的成本。

圖2a至2c所示的係示範性半導體封裝。圖2a所示的係被鑲嵌在PCB 12之上的DIP 24的進一步細節。半導體晶粒34包含一含有類比電路或數位電路的主動區，該等類比電路或數位電路會被施行為被形成在該晶粒裡面的主動式裝置、被動式裝置、導體層以及介電層，並且會根據該晶粒的電氣設計來進行電互連。舉例來說，該電路可能包含被形成在半導體晶粒34之主動區裡面的一或多個電晶體、二極體、電感器、電容器、電阻器以及其它電路元件。接觸觸墊36係一或多層導體材料(例如鋁(Al)、銅(Cu)、錫(Sn)、鎳(Ni)、金(Au)或是銀(Ag))，並且會被電連接至形成在半導體晶粒34裡面的電路元件。在DIP 24的組裝期間，半導體晶粒34會利用一金-矽共熔合金層或是膠黏材料(例如熱環氧樹脂或環氧樹脂)被鑲嵌至一中間載板38。該封裝主體包含一絕緣封裝材料，例如聚合物或是陶瓷。導體導線40以及焊線42會在半導體晶粒34與PCB 12之間提供電互連。囊封劑44會被沉積在該封裝的上方，防止濕氣和粒子進入該封裝並污染晶粒34或焊線42，以達環境保護的目的。

圖2b所示的係被鑲嵌在PCB 12之上的BCC 22的進一步細節。半導體晶粒46會利用底層填充材料或環氧樹脂膠黏材料50被鑲嵌在載板48的上方。焊線52會在接觸觸墊54與56之間提供第一層封裝互連。模造化合物或囊封劑60會被沉積在半導體晶粒46和焊線52的上方，用以為該裝置提供物理性支撐以及電隔離效果。多個接觸觸墊64會利用一合宜的金屬沉積製程(例如電解質電鍍或無電極電鍍)被形成在PCB 12的一表面上方，用以防止氧化。接觸觸墊64會被電連接至PCB 12之中的一或多條導體訊號線路14。多個凸塊66會被形成在BCC 22的接觸觸墊56和PCB 12的接觸觸墊64之間。

在圖2c中，半導體晶粒18會利用覆晶樣式的第一層封裝以面朝下的方式被鑲嵌至中間載板76。半導體晶粒18的主動區78含有類比電路或數位電路，該等類比電路或數位電路會被施行為根據該晶粒的電氣設計所形成的主動式裝置、被動式裝置、導體層以及介電層。舉例來說，該電路可能包含被形成在主動區78裡面的一或多個電晶體、二極體、電感器、電容器、電阻器以及其它電路元件。半導體晶粒18會經由多個凸塊80以電氣方式及機械方式被連接至載板76。

BGA 20會利用使用多個凸塊82的BGA樣式第二層封裝，以電氣方式及機械方式被連接至PCB 12。半導體晶粒18會經由凸塊80、訊號線84以及凸塊82被電連接至PCB 12之中的導體訊號線路14。一模造化合物或囊封劑86會被沉積在半導體晶粒18和載板76的上方，用以為該裝置提供物理性支撐以及電隔離效果。該覆晶半導體裝置會從半導體晶粒18上的主動式裝置至PCB 12上的傳導軌提供一條短電傳導路徑，用以縮短訊號傳導距離、降低電容、並且改善整體電路效能。於另一實施例中，該半導體晶粒18會利用覆晶樣式的第一層封裝以機械方式及電氣方式直接被連接至PCB 12，而沒有中間載板76。

圖3a所示的係一半導體晶圓90，其具有一基礎基板材料92，例如，矽、鍺、砷化鎵、磷化銦或是碳化矽，用以達成結構性支撐的目的。複數個半導體晶粒或組件112會被形成在晶圓90之上，如上面所述，它們會藉由一非主動、晶粒內的晶圓區、或是切割道94而被隔開。切割道94會提供多個切割區，用以將半導體晶圓90單體化裁切成個別半導體晶粒112。

圖3b所示的係半導體晶圓90的一部分的剖視圖。每一個半導體晶粒112皆具有一背表面96與主動表面97，該主動表面97含有類比電路或數位電路，該等類比電路或數位電路會被施行為被形成在該晶粒裡面的主動式裝置、被動式裝置、導體層以及介電層，並且會根據該晶粒的電氣設計與功能來進行電互連。舉例來說，該電路可能包含被形成在主動表面97裡面的一或多個電晶體、二極體以及其它電路元件，用以施行類比電路或數位電路，例如，數位訊號處理器(Digital Signal Processor，DSP)、ASIC、記憶體或是其它訊號處理電路。半導體晶粒112可能還含有用於 RF訊號處理的整合被動元件(Integrated Passive Device，IPD)，例如，電感器、電容器以及電阻器。於其中一實施例中，半導體晶粒112係一覆晶類型的裝置。

一電性導體層98會使用PVD、CVD、電解質電鍍、無電極電鍍或是其它合宜的金屬沉積製程被形成在主動表面97的上方。導體層98可能係由下面所製成的一或多層：Al、Cu、Sn、Ni、Au、Ag或是其它合宜的導電材料。導體層98的操作方式係當作被電連接至主動表面97上之電路的接觸觸墊。接觸觸墊98可能會以並列的方式被設置在和半導體晶粒112之邊緣相隔一第一距離的地方，如圖3b中所示。或者，接觸觸墊98亦可能會偏移排列在多列之中，俾使得第一列接觸觸墊係被設置在和該晶粒之邊緣相隔一第一距離的地方，而第二列接觸觸墊會錯開該第一列被設置在和該晶粒之邊緣相隔一第二距離的地方。

一導電凸塊材料會利用蒸發製程、電解質電鍍製程、無電極電鍍製程、丸滴製程或是網印製程被沉積在接觸觸墊98的上方。該凸塊材料可能係Al、Sn、Ni、Au、Ag、Pb、Bi、Cu、焊料以及它們的組合，其會有一非必要的助熔溶液。舉例來說，該凸塊材料可能是Sn/Pb共熔合金、高鉛焊料或是無鉛焊料。該凸塊材料會利用合宜的附著或焊接製程被焊接至接觸觸墊98。於其中一實施例中，該凸塊材料會藉由將該材料加熱至其熔點以上而被回焊，用以形成丸體或凸塊114。於某些應用中，凸塊114會被二次回焊，以便改善和接觸觸墊98的電接觸效果。凸塊114亦可被壓縮焊接至接觸觸墊98。凸塊114代表能夠被形成在接觸觸墊98上方的其中一種類型的互連結構。該互連結構亦能夠使用短柱凸塊、微凸塊或是其它電互連線。

在圖3c中，半導體晶圓90會利用鋸片或雷射切割工具99被單體化裁切貫穿切割道94，變成個別的半導體晶粒112。

圖4a至4k配合圖1以及2a至2c所示的係用以形成3D FO-WLCSP之垂直互連結構的製程。在圖4a中，一基板或晶圓100含有仿真性(dummy)基礎材料或犧牲性基礎材料，例如，矽(Si)、聚合物、高分子合成物、金屬、陶瓷、玻璃、玻璃環氧樹脂、氧化鈹或是其它合宜的低成本剛性材料或本體半導體材料，用以達到結構性支撐的目的。

介面層102可能係一或多個暫時性焊接膜或蝕刻阻止層。該暫時性焊接膜可能係可熱解材料或是可光解材料。該蝕刻阻止層可能係二氧化矽(SiO₂)、氮化矽(Si₃N₄)、氮氧化矽(SiON)、有機膜、或是具有濕式蝕刻選擇性的金屬膜。該介面層102係利用下面方法被沉積：層疊、PVD、CVD、印刷、旋塗、噴塗、燒結、或是熱氧化。該介面層102可在稍後的步驟中藉由光或熱進行轉換。或者，介面層102亦可能會在移除載板100之後藉由一蝕刻製程而被移除。於其中一實施例中，介面層102為SiO₂/Si₃N₄薄膜並且充當一蝕刻阻止層。

一電性導體層104會使用一沉積與圖樣化製程被形成在介面層102的上方，用以形成個別的部分或區段104a至 104d。圖4b所示的係導體層104a至104d的俯視圖或平面圖，導體層104a會藉由曝露介面層102的間隙106來與導體層104b至104d產生電隔離或是部分隔離。導體層104可能係由下面所製成的一或多層：Al、Cu、Sn、Ni、Au、Ag、或是其它合宜的導電材料。導體層104的沉積係使用PVD、CVD、濺鍍、電解質電鍍、無電極電鍍、金屬蒸發、金屬濺鍍或是其它合宜的金屬沉積製程。於其中一實施例中，導體層104a係一固體膜，用以傳導後面形成的導體柱(conductive pillar)的電流。導體層104b至104d包含一電鍍晶種層與多個凸塊下層金屬(Under Bump Metallization，UBM)觸墊，它們含有由選擇性電鍍著下面材料所組成的多層：Ni/Au、鈦(Ti)/Cu、鎢化鈦(TiW)/Cu、Ti/Cu/釩化鎳(NiV)/Cu或是它們的組合。UBM觸墊104b至104d提供用以與凸塊114進行焊接的可焊接觸墊；並且可能還進一步提供一用以防止擴散的屏障以及一用於達到可濕性的晶種層。

在圖4c中，一光阻層108會被沉積在介面層102與導體層104的上方。一部分的光阻層108會藉由一蝕刻顯影製程而被露出並且被移除。多根導體柱或導體樁(conductive post)110會利用選擇性電鍍或是其它合宜的製程被形成在導體層104a上方之光阻108中被移除的部分之中。導體柱110為Cu、Al、鎢(W)、Au、焊料或是其它合宜的導電材料。於其中一實施例中，導體柱110係藉由將Cu電鍍在光阻108的已圖樣化區域之中所形成。於其中一實施例中，導體柱 110的高度範圍從2至120微米(μm)。光阻108會被剝除，從而留下個別的導體柱110。於另一實施例中，導體柱110會被焊球或短柱凸塊取代。

在圖4d中，圖3a至3c中的半導體晶粒112會利用凸塊114以覆晶排列的方式利用多個凸塊114被鑲嵌至UBM觸墊104b至104d，俾使得半導體晶粒112的主動表面會被配向成朝向載板100。或者，多個凸塊或多條互連線114會被形成在UBM觸墊104b至104d的上方，而非接觸觸墊98的上方，俾使得當半導體晶粒112被鑲嵌在該等UBM觸墊上方時，該半導體晶粒會被鑲嵌至多個凸塊或多條互連線114。於另一實施例中，多個被動式組件會被鑲嵌至UBM觸墊104b至104d。據此，可以在覆晶焊接擺放作業與導體柱電鍍作業兩者中使用相同的導體層104。

圖4e所示的係一囊封劑或模造化合物116，其係利用焊膏印刷(paste printing)塗敷機、壓縮模造(compressive molding)塗敷機、轉印模造(transfer molding)塗敷機、液體囊封劑模造塗敷機、真空層疊塗敷機或是其它合宜的塗敷機被沉積在半導體晶粒112、導體層104、介面層102的上方以及導體柱110的附近。囊封劑116可能係高分子合成材料，例如，具有填充劑的環氧樹脂、具有填充劑的環氧丙烯酸酯或是具有適當填充劑的聚合物。囊封劑116係非導體並且會為該半導體裝置提供環境保護，避免受到外部元素與污染物的破壞。囊封劑116的熱膨脹係數(Coefficient of Thermal Expansion，CTE)會經過調整，以便匹配該基礎半導體材料(舉例來說，Si)的熱膨脹係數(CTE)，其具有落在攝氏100至300度(℃)的範圍之中的高玻璃轉移溫度(Tg)，以便降低翹曲現象。囊封劑116的CTE可以利用一填充劑來調整，例如，粉末、纖維或是布料添加劑。一合宜的囊封劑材料通常具有下面特徵：雷同於Si的良好導熱性、低收縮性、大於1.0的千歐姆-公分的高電阻係數、小於3.5的低介電常數、以及小於0.02的低損失正切(loss tangent)。

囊封劑116會經過研磨或電漿蝕刻作用，以便露出導體柱110與半導體晶粒112的頂端表面。或者，囊封劑116會以部分露出模造技術來進行沉積，俾使得囊封劑116不會覆蓋導體柱110與半導體晶粒112的頂端表面。於任一情況中，導體柱110代表一種直通模造互連(Through Molding Interconnect，TMI)結構。導體柱110之外露表面的高度會小於半導體晶粒112之背側表面的高度。因此，在半導體晶粒112之背側表面旁邊的囊封劑116的高度會大於被形成在載板100上方的囊封劑116以及被形成在半導體晶粒112之覆蓋區外面的導體柱110周圍之中的囊封劑116的高度。囊封劑116的一頂端表面的一部分包含一從被形成在導體柱110周圍之中的囊封劑116的第一高度處延伸至半導體晶粒112之背側表面第二高度處的漸粗或斜面輪廓。該第二高度大於該第一高度。於其中一實施例中，該第一高度與該第二高度之間的差異落在10至200μm的範圍之中。該第一高度與該第二高度之間的差異可利用背面研磨或是其它合宜的製程移除半導體晶粒112之背側表面的一部分以及該半導體晶粒之背側的周圍中的囊封劑116的一部分而改變。

在圖4f中，一絕緣層或鈍化層118會被形成在導體柱110、囊封劑116、以及半導體晶粒112的上方，其係利用下面方法所形成：PVD、CVD、網印、旋塗、噴塗、燒結或是熱氧化。絕緣層118含有由下面所製成的一或多層：SiO₂、Si₃N₄、SiON、五氧化二鉭(Ta₂O₅)、三氧化二鋁(Al₂O₃)、聚亞醯胺、環苯丁烯(BCB)、聚苯并噁唑纖維(PBO)或是具有雷同絕緣特性及結構特性的其它材料。於其中一實施例中，絕緣層118係一可在200℃以下低溫固化的光敏介電質聚合物。絕緣層118會被保形塗敷至導體柱110、囊封劑116以及半導體晶粒112，以便遵循導體柱110、囊封劑116以及半導體晶粒112的外形並且均勻地覆蓋導體柱110、囊封劑116以及半導體晶粒112。於其中一實施例中，絕緣層118的一部分會藉由蝕刻或是其它合宜的製程被移除，以便露出導體柱110的頂端表面。該絕緣層118係用來平坦化晶圓拓樸形狀而且並非必要要件。

一電性導體層120會使用一圖樣化與金屬沉積製程被形成在導體柱110與絕緣層118的上方，例如，印刷、PVD、CVD、濺鍍、電解質電鍍、無電極電鍍、金屬蒸發、金屬濺鍍或是其它合宜的金屬沉積製程。導體層120係由下面所製成的一或多層：Al、Cu、Sn、Ni、Au、Ag、Ti或是其它合宜的導電材料。於其中一實施例中，導體層120係一多層式RDL結構，其含有：Ti/Cu或是Ti/Al合金。導體層120會遵循絕緣層118、導體柱110上方的絕緣層118中的開口、以及導體柱110中因絕緣層118中的該等開口而露出的部分的外形。導體層120的作用如同一RDL，用以延伸導體柱110的電連接。

一絕緣層或鈍化層122會被形成在絕緣層118與導體層120的上方，其係利用下面方法所形成：PVD、CVD、網印、旋塗、噴塗、燒結或是熱氧化。絕緣層122含有由下面所製成的一或多層：SiO₂、Si₃N₄、SiON、Ta₂O₅、Al₂O₃、聚亞醯胺、BCB、PBO或是具有雷同絕緣特性及結構特性的其它材料。於其中一實施例中，絕緣層122係一可在200℃以下低溫固化的光敏介電質聚合物。絕緣層122會被形成在絕緣層118與導體層120的上方，用以平坦化晶圓拓樸形狀並且保護該導體層。絕緣層122的一部分會藉由蝕刻或是其它合宜的製程被移除，以便露出導體層120而達到封裝級互連的目的。必要時，可於該裝置結構中加入額外的絕緣層與導體層，以便達到互連功能。

在圖4g中，載板100與介面層102會藉由下面方式被移除：化學性蝕刻、機械性剝離、CMP、機械性研磨、熱烘烤、雷射掃描或是濕式剝除。一非必要的保護層124會在載板與介面層移除之前或之後被形成在導體層120與絕緣層122的上方。在載板與介面層移除期間，導體層104a至104d會如圖4b中所示般地殘留。一部分的導體層104a接著會藉由選擇性圖樣化與濕式蝕刻或是其它合宜的製程被移除，用以形成一包含互連線126與觸墊128的設計圖樣，如圖4h中的剖視圖以及圖4i中的平面圖所示。導體層104會被圖樣化，俾使得UBM觸墊104b至104d、互連線126以及觸墊128會連同稍後形成的凸塊一起在該半導體裝置裡面提供電連接，並且提供下一層的電連接，用以連接至該半導體裝置外面的連接點。於其中一實施例中，移除導體層104a的一部分會進一步形成額外的電路組件，例如，電感器。

在圖4h中，一絕緣層或鈍化層130會被形成在半導體晶粒112的主動表面、導體層104以及囊封劑116的上方，其係利用下面方法所形成：PVD、CVD、網印、旋塗、噴塗、燒結或是熱氧化。絕緣層130含有由下面所製成的一或多層：SiO₂、Si₃N₄、SiON、Ta₂O₅、Al₂O₃、聚亞醯胺、BCB、PBO或是具有雷同絕緣特性及結構特性的其它材料。於其中一實施例中，絕緣層130係一可在200℃以下低溫固化的光敏介電質聚合物。絕緣層130會被形成在導體層104的上方並且保護導體層104。絕緣層130的一部分會藉由蝕刻或是其它合宜的製程被移除，以便露出導體層104的一部分。

圖4i所示的係包含導體層104、UBM觸墊104b至104d、互連線126、觸墊128以及絕緣層130的半導體裝置的平面圖，其會被配置成讓稍後形成的凸塊會在該半導體裝置裡面提供電連接並且提供下一層的電連接，用以連接至該半導體裝置外面的連接點。

圖4j所示的係圖4h中之區域132的進一步細節，其包含導體層104a、導體層104d以及絕緣層130。導體層104a至104d每一者皆包含堆疊的頂端潤濕層134、屏障層136以及底部潤濕層138，例如，Cu/NiV/Cu、Cu/TiW/Cu或是Cu/Ti/Cu。黏著層140會被形成在該等堆疊的潤濕層與屏障層以及絕緣層130之間。於其中一實施例中，黏著層140係一Ti膜層。或者，黏著層140係TiW、Al或是鉻(Cr)。該絕緣層130會被形成在導體層104a至104d的上方。黏著層140中因被形成在絕緣層130中該等開口而露出的一部分會藉由乾式蝕刻、濕式蝕刻或是其它合宜的製程而被移除，以便露出絕緣層130之覆蓋區外面的底部潤濕層138。

圖4k雷同於圖4j，所示的係圖4h中之區域132的一替代實施例，其包含導體層104a、導體層104d以及絕緣層130。導體層104a至104d包含一多重金屬堆疊，其具有頂端潤濕層142、屏障層144、非必要的底部潤濕層146以及一黏著層148。黏著層148包含一Ti、TiW膜或是其它合宜的材料。導體層150會使用一圖樣化與金屬沉積製程被形成在黏著層148的上方，例如，印刷、PVD、CVD、濺鍍、電解質電鍍、無電極電鍍、金屬蒸發、金屬濺鍍或是其它合宜的金屬沉積製程。導體層150可能係由下面所製成的一或多層：Al、Cu、Sn、Ni、Au、Ag或是其它合宜的導電材料。於其中一實施例中，導體層150為鍍銅並且係藉由使用導體層104作為晶種層來進行選擇性電鍍所形成。導體層150的一部分會藉由蝕刻或是其它合宜的製程被移除，用以形成一電感器。一部分的黏著層148會在形成導體層150之前或之後藉由乾式蝕刻、濕式蝕刻或是其它合宜的製程被移除，以便露出底部潤濕層146。於任一情況中，該部分的黏著層148皆會在導體層150上方形成絕緣層130之前被移除。

圖5a所示的係圖4a至4k中的3D FO-WLCSP，一導電凸塊材料會利用蒸發製程、電解質電鍍製程、無電極電鍍製程、丸滴製程或是網印製程被沉積在導體層104a至104d的上方。該凸塊材料可能係Al、Sn、Ni、Au、Ag、Pb、Bi、Cu、焊料以及它們的組合，其會有一非必要的助熔溶液。舉例來說，該凸塊材料可能是Sn/Pb共熔合金、高鉛焊料或是無鉛焊料。該凸塊材料會利用合宜的附著或焊接製程被焊接至導體層104a至104d。於其中一實施例中，該凸塊材料會藉由將該材料加熱至其熔點以上而被回焊，用以形成球狀的丸體或凸塊152與154。於某些應用中，凸塊152與154會被二次回焊，以便改善和導體層104a至104d的電接觸效果。該等凸塊亦可被壓縮焊接至導體層104a至104d。凸塊152係充當互連線126以及UBM觸墊104b至104d之間的橋接體，舉例來說，請參見圖4i與5b。凸塊154會被製成高於凸塊152，以便達到下一層互連的目的，而不需要用到電短路凸塊152。凸塊152與154代表能夠被形成在導體層104a至104d上方的其中一種類型的互連結構。該互連結構亦能夠使用焊線、3D互連線、導電膏、短柱凸塊、微凸塊或是其它電互連線。該3D FO-WLCSP會為半導體晶粒 112提供電連接作用，用以經由一垂直互連結構(其包含導體層104、TMI導體柱110、導體層120以及凸塊152與154)連接至外部裝置。

圖6所示的係和圖4a至4k中的3D FO-WLCSP雷同的3D FO-WLCSP的一替代實施例，雷同的元件會有相同的符號。在圖6中，導體層156會使用一圖樣化與金屬沉積製程被形成在導體層104與囊封劑116的上方，例如，印刷、PVD、CVD、濺鍍、電解質電鍍、無電極電鍍、金屬蒸發、金屬濺鍍或是其它合宜的金屬沉積製程。導體層156可能係由下面所製成的一或多層：Al、Cu、Sn、Ni、Au、Ag或是其它合宜的導電材料。導體層156會在一載板與介面層(其雷同於圖4a至4f中的載板100與介面層102)被移除之後形成在導體層104與囊封劑116的上方。導體層156會在半導體晶粒112的凸塊114、導體柱110以及為達到下一層互連而在後面形成的凸塊之間提供一電路徑。導體層104與156會在相同的製程步驟中一起被形成或沉積。導體層104與156中的多個部分接著會藉由圖樣化以及蝕刻或是其它合宜的製程在兩道分離的步驟中被移除。導體層104的一部分會在形成導體柱110之前先被移除。導體層156的一部分則會在該載板與介面層被移除之後才被移除，俾使得導體層156的殘留部分係一用於稍後形成之凸塊的UBM。該殘留部分同樣係一RDL，其會在後面形成的凸塊、導體柱110、以及半導體晶粒112之間提供電互連。

一絕緣層或鈍化層158會被形成在導體層156與囊封劑116的上方，其係利用下面方法所形成：PVD、CVD、網印、旋塗、噴塗、燒結或是熱氧化。絕緣層158含有由下面所製成的一或多層：SiO₂、Si₃N₄、SiON、Ta₂O₅、Al₂O₃、聚亞醯胺、BCB、PBO或是具有雷同絕緣特性及結構特性的其它材料。於其中一實施例中，絕緣層158係一可在200℃以下低溫固化的光敏介電質聚合物。絕緣層158會被保形塗敷至導體層156與囊封劑116，以便遵循導體層156與囊封劑116的外形並且並且保護導體層156與囊封劑116。於其中一實施例中，絕緣層158的一部分會藉由蝕刻或是其它合宜的製程被移除，以便露出導體層156的一部分，用以達成後續的電互連。

一導電凸塊材料會利用蒸發製程、電解質電鍍製程、無電極電鍍製程、丸滴製程或是網印製程被沉積在導體層156的上方。該凸塊材料可能係Al、Sn、Ni、Au、Ag、Pb、Bi、Cu、焊料以及它們的組合，其會有一非必要的助熔溶液。舉例來說，該凸塊材料可能是Sn/Pb共熔合金、高鉛焊料或是無鉛焊料。該凸塊材料會利用合宜的附著或焊接製程被焊接至導體層156。於其中一實施例中，該凸塊材料會藉由將該材料加熱至其熔點以上而被回焊，用以形成球狀的丸體或凸塊160。於某些應用中，凸塊160會被二次回焊，以便改善和導體層156的電接觸效果。該等凸塊亦可被壓縮焊接至導體層156。凸塊160代表能夠被形成在導體層156上方的其中一種類型的互連結構。該互連結構亦能夠使用焊線、3D互連線、導電膏、短柱凸塊、微凸塊或是其它電互連線。該3D FO-WLCSP的凸塊160會為半導體晶粒112提供電連接作用，用以經由一垂直互連結構(其包含導體層104與156、TMI導體柱110以及導體層120)連接至外部裝置。

圖7所示的係圖6中區域162的進一步細節，其包含導體層104與156。導體層104a至104d每一者皆包含一多重金屬堆疊，其具有頂端潤濕層163以及屏障層164。於其中一實施例中，潤濕層163為銅，而屏障層為NiV或Ni。同樣地，導體層156也包含一多重金屬堆疊，其具有一非必要的中間黏著層165、非必要的屏障層166、底部潤濕層167以及底部黏著層168。於其中一實施例中，黏著層165為Ti或TiW，屏障層為NiV或Ni，潤濕層167為銅，而黏著層168為Ti。導體層104與156會被形成分離的層；或者，該等導體層會在相同的製程步驟中一起被形成或被沉積。當導體層104與156被形成分離的層時，導體層104會在導體柱110形成之前先被形成與圖樣化；而導體層156則會在一暫時性載板與介面層(雷同於圖4a至4f中所示的載板100與介面層102)移除之後才會被形成。當導體層104與156在相同的製程步驟中被形成時，該等導體層中的多個部分會藉由圖樣化以及蝕刻或是其它合宜的製程在兩道分離的步驟中被移除。導體層104的一部分會在形成導體柱110之前先從潤濕層163以及屏障層164處被移除。導體層156的一部分則會從黏著層168處被移除，俾使得導體層156的殘留部分係一用於稍後形成之凸塊的UBM。導體層156的殘留部分同樣係一RDL，其會在後面形成的凸塊、導體柱110以及半導體晶粒112之間提供電互連。導體層156會在該載板與介面層被移除之後被配置成一UBM與RDL。

圖8所示的係和圖4a至4k中的3D FO-WLCSP雷同的3D FO-WLCSP的互連結構的一替代實施例。一和圖4a至4k中所示之導體層104雷同的電性導體層170會被形成在一載板與介面層的上方，用以形成個別的部分或區段170a至170d。導體層170a會與導體層170b至170d產生電隔離。於其中一實施例中，導體層170b至170d包含一電鍍晶種層與多個UBM觸墊，它們含有由選擇性電鍍著下面材料所組成的多層：Ni/Au、Ti/Cu或是Ti/Cu/NiV/Cu。

多根導體柱或導體樁176(雷同於圖4c中的導體樁110)會被形成在導體層170a的上方。半導體晶粒172(雷同於圖4d中的半導體晶粒112)會以覆晶排列的方式利用多個凸塊174被鑲嵌至UBM觸墊170b至170d。於另一實施例中，多個被動式組件會被鑲嵌至UBM觸墊170b至170d。

一第一囊封劑或模造化合物178(雷同於圖4e中的囊封劑116)會被沉積在半導體晶粒172的上方、導體層170的上方、一暫時性載板與介面層(雷同於載板100與介面層102)的上方以及導體柱176的附近。囊封劑178係利用焊膏印刷塗敷機、壓縮模造塗敷機、轉印模造塗敷機、液體囊封劑模造塗敷機、真空層疊塗敷機或是其它合宜的塗敷機被沉積。囊封劑178可能係高分子合成材料，例如，具有填充劑的環氧樹脂、具有填充劑的環氧丙烯酸酯或是具有適當填充劑的聚合物。囊封劑178係非導體並且會為該半導體裝置提供環境保護，避免受到外部元素與污染物的破壞。囊封劑178的CTE會經過調整，以便匹配該基礎半導體材料(舉例來說，Si)的CTE，其具有落在100℃至300℃的範圍之中的高Tg，以便降低翹曲現象。囊封劑178的CTE可以利用一填充劑來調整，例如，粉末、纖維或是布料添加劑。一合宜的囊封劑材料通常具有下面特徵：雷同於Si的良好導熱性、低收縮性、大於1.0的千歐姆-公分的高電阻係數、小於3.5的低介電常數、以及小於0.02的低損失正切。

囊封劑178會經過研磨或電漿蝕刻作用，以便露出導體柱176與半導體晶粒172的頂端表面。或者，囊封劑178會以部分露出模造技術來進行沉積，俾使得囊封劑178不會覆蓋導體柱176與半導體晶粒172的頂端表面。於任一情況中，導體柱176代表一種TMI結構。導體柱176之外露表面的高度會小於半導體晶粒172之背側表面的高度。因此，在半導體晶粒172之背側表面旁邊的囊封劑178的高度會大於被形成在該載板上方的囊封劑178以及被形成在半導體晶粒172之覆蓋區外面的導體柱176周圍之中的囊封劑178的高度。囊封劑178的一頂端表面179的一部分包含一從被形成在導體柱176周圍之中的囊封劑178的第一高度處延伸至半導體晶粒172之背側表面第二高度處的漸粗或斜面輪廓。該第二高度大於該第一高度。於其中一實施例中，該第一高度與該第二高度之間的差異落在10至200μm的範圍之中。該第一高度與該第二高度之間的差異可利用背面研磨或是其它合宜的製程移除半導體晶粒172之背側表面的一部分以及該半導體晶粒之背側的周圍中的囊封劑178的一部分而改變。

一導電凸塊材料會利用蒸發製程、電解質電鍍製程、無電極電鍍製程、丸滴製程或是網印製程被沉積在導體柱176的上方。該凸塊材料可能係Al、Sn、Ni、Au、Ag、Pb、Bi、Cu、焊料以及它們的組合，其會有一非必要的助熔溶液。舉例來說，該凸塊材料可能是Sn/Pb共熔合金、高鉛焊料或是無鉛焊料。該凸塊材料會利用合宜的附著或焊接製程被焊接至導體柱176。於其中一實施例中，該凸塊材料會藉由將該材料加熱至其熔點以上而被回焊，用以形成球狀的丸體或凸塊180。於某些應用中，凸塊180會被二次回焊，以便改善和導體柱176的電接觸效果。該等凸塊亦可被壓縮焊接至導體柱176。凸塊180代表能夠被形成在導體柱176上方的其中一種類型的互連結構。該互連結構亦能夠使用導電膏、短柱凸塊、微凸塊或是其它電互連線。據此，凸塊180會被形成在導體柱176上方並且會被電連接至導體柱176，用以形成一具有增高高度或支腳的TMI結構。

一第二囊封劑或模造化合物181會利用焊膏印刷塗敷機、壓縮模造塗敷機、轉印模造塗敷機、液體囊封劑模造塗敷機、真空層疊塗敷機或是其它合宜的塗敷機被沉積在第一囊封劑178的上方、半導體晶粒172的上方、以及凸塊180的附近。囊封劑181可能係高分子合成材料，例如，具有填充劑的環氧樹脂、具有填充劑的環氧丙烯酸酯或是具有適當填充劑的聚合物。囊封劑181係非導體並且會為該半導體裝置提供環境保護，避免受到外部元素與污染物的破壞。囊封劑181的CTE會經過調整，以便匹配該基礎半導體材料(舉例來說，Si)的CTE，其具有落在100℃至300℃的範圍之中的高Tg，以便降低翹曲現象。囊封劑181的CTE可以利用一填充劑來調整，例如，粉末、纖維或是布料添加劑。一合宜的囊封劑材料通常具有下面特徵：雷同於Si的良好導熱性、低收縮性、大於1.0的千歐姆-公分的高電阻係數、小於3.5的低介電常數以及小於0.02的低損失正切。

囊封劑181包含一第一或底部表面182，其會被保形塗敷至囊封劑178的頂端表面179，以便遵循囊封劑178的頂端表面179的外形，其包含從導體柱176周圍之中的第一高度處延伸至半導體晶粒172之背側表面第二高度處的漸粗或斜面輪廓。囊封劑181還包含一被形成在該第一或底部表面182之相對處的第二或頂端表面183。第二或頂端表面183為平面並且沒有平行於該第一或底部表面182的外形。於其中一實施例中，囊封劑181會以部分露出模造技術來進行沉積，俾使得囊封劑181的第二或頂端表面183不會覆蓋凸塊180的頂端表面或是頂端部分。或者，囊封劑181的該第二或頂端表面183的確有覆蓋凸塊180的頂端表面或是頂端部分；但是，囊封劑181會經過研磨或電漿蝕刻作用，用以露出凸塊180的頂端表面或是頂端部分。於任一情況中，凸塊180都會露出成為一TMI結構的一部分，其高度或支腳皆會高於僅包含導體柱176的TMI結構。

一電性導體層184會使用一圖樣化與金屬沉積製程被形成在凸塊180與囊封劑181的上方，例如，印刷、PVD、CVD、濺鍍、電解質電鍍、無電極電鍍、金屬蒸發、金屬濺鍍或是其它合宜的金屬沉積製程。導體層184係由下面所製成的一或多層：Al、Cu、Sn、Ni、Au、Ag、Ti或是其它合宜的導電材料。於其中一實施例中，導體層184係一多層式RDL結構，其含有：Ti/Cu或是Ti/Al合金。導體層184會被保形塗敷至凸塊180的頂端表面或是頂端部分以及囊封劑181的第二或頂端表面183，並且遵循凸塊180的頂端表面或是頂端部分以及囊封劑181的第二或頂端表面183的外形。導體層184的作用如同一RDL，用以延伸凸塊180與導體柱176的電連接。

一絕緣層或鈍化層186會被形成在第二囊封劑181與導體層184的上方，其係利用下面方法所形成：PVD、CVD、網印、旋塗、噴塗、燒結或是熱氧化。絕緣層186含有由下面所製成的一或多層：SiO₂、Si₃N₄、SiON、Ta₂O₅、Al₂O₃、聚亞醯胺、BCB、PBO或是具有雷同絕緣特性及結構特性的其它材料。於其中一實施例中，絕緣層186係一可在200℃以下低溫固化的光敏介電質聚合物。絕緣層186會被形成在囊封劑181與導體層184的上方，用以平坦化晶圓拓樸形狀並且保護該導體層。絕緣層186的一部分會藉由蝕刻或是其它合宜的製程被移除，以便露出導體層184而達到封裝級互連的目的。必要時，可於該裝置結構中加入額外的絕緣層與導體層，以便達到互連功能。

該載板與介面層(雷同於圖4g中的載板100與介面層102)會藉由下面方式被移除：化學性蝕刻、機械性剝離、CMP、機械性研磨、熱烘烤、雷射掃描或是濕式剝除。一部分的導體層170a接著會藉由選擇性圖樣化與濕式蝕刻或是其它合宜的製程被移除，用以形成一包含多條互連線與多個觸墊(雷同於圖4h與4i中所示的互連線126與觸墊128)的設計圖樣。導體層170a還會被圖樣化用以形成額外的電路組件，例如，電感器。

一絕緣層或鈍化層188(雷同於圖4h中的絕緣層130)會被形成在半導體晶粒172的主動表面、導體層170以及囊封劑178的上方。絕緣層188會被形成在導體層170的上方並且保護導體層170。絕緣層188的一部分會藉由蝕刻或是其它合宜的製程被移除，以便露出導體層170的一部分。

一導電凸塊材料會被沉積在導體層170a至170d的上方，用以形成球狀的丸體或凸塊190與192，其雷同於圖5a中所示之形成凸塊152與154的製程。凸塊190係充當互連線以及UBM觸墊(雷同於圖4i與5b中的互連線126以及UBM觸墊128)之間的橋接體。凸塊192會被製成高於凸塊190，以便達到下一層互連的目的，而不需要用到電短路凸塊190。凸塊190與192代表能夠被形成在導體層170a 至170d上方的其中一種類型的互連結構。該互連結構亦能夠使用焊線、3D互連線、導電膏、短柱凸塊、微凸塊或是其它電互連線。該3D FO-WLCSP會為半導體晶粒172提供電連接作用，用以經由一垂直互連結構(其包含導體層170、TMI導體柱176、導體層184以及凸塊180、190以及192)連接至外部裝置。

圖9a至9c所示的係和圖6中的3D FO-WLCSP雷同的3D FO-WLCSP的一互連結構的一替代實施例。圖9a和圖6的差別在於包含導體層218，其會在下面作更詳細的討論。在圖9a中，一和圖6中所示之導體層104雷同的電性導體層200會被形成在一載板與介面層的上方，用以形成個別的部分或區段200a至200d。個別的部分或區段200a至200d以平面圖的方式顯示在圖9b中。導體層200a會藉由間隙203來與導體層200b至200d產生電隔離。於其中一實施例中，導體層200b至200d包含一電鍍晶種層與多個UBM觸墊，它們含有由選擇性電鍍著下面材料所組成的多層：Ni/Au、Ti/Cu或是Ti/Cu/NiV/Cu。

多根導體柱或導體樁206(雷同於圖6中的導體樁110)會被形成在導體層200a的上方。半導體晶粒202(雷同於圖6中的半導體晶粒112)會以覆晶排列的方式利用多個凸塊204被鑲嵌至UBM觸墊200b至200d。於另一實施例中，多個被動式組件會被鑲嵌至UBM觸墊200b至200d。圖9a中所示的囊封劑208、絕緣層210、導體層212以及絕緣層214則分別類似於圖4a至4k與圖6中所示的囊封劑116、絕緣層118、導體層120以及絕緣層122。

於該載板與介面層的上方形成或沉積材料(舉例來說，用以提供囊封劑208、絕緣層210、導體層212以及絕緣層214)之後，該載板與介面層(雷同於圖4g中的載板100與介面層102)會藉由下面方式被移除：化學性蝕刻、機械性剝離、CMP、機械性研磨、熱烘烤、雷射掃描或是濕式剝除。在載板與介面層移除期間，導體層200a至200d會如圖9b中所示般地殘留。一部分的導體層200a接著會藉由選擇性圖樣化與濕式蝕刻或是其它合宜的製程被移除，用以形成一包含多條互連線與多個觸墊的設計圖樣，如圖9a中的剖視圖以及圖9c中的平面圖所示。導體層200a可能還會被圖樣化，用以形成額外的電路組件，例如，電感器。

一導體層218會使用一圖樣化與金屬沉積製程被形成在導體層200與囊封劑208的上方，例如，印刷、PVD、CVD、濺鍍、電解質電鍍、無電極電鍍、金屬蒸發、金屬濺鍍或是其它合宜的金屬沉積製程。導體層218可能係由下面所製成的一或多層：Al、Cu、Sn、Ni、Au、Ag或是其它合宜的導電材料。導體層218會在導體層200a的一部分被移除之後形成在導體層200與囊封劑208的上方，用以形成圖9c中所示的該等互連線216與觸墊。導體層218會在半導體晶粒202的凸塊204、導體柱206以及為達到下一層互連而在後面形成的凸塊之間提供一電路徑。因此，導體層218會在半導體晶粒202以及該半導體晶粒外面的連接點之間提供電互連，而並非利用凸塊(例如，圖5a中所示的凸塊152)來提供電互連。據此，圖9a中所示的導體層200與218會在不同的製程步驟中被形成。導體層200會被形成在該載板與介面層的上方。導體層218會在該載板與介面層移除之後被形成在導體層200的上方。因此，圖9中之導體層218的形成不同於圖6中之導體層156的形成，因為導體層156係被形成在該載板與介面層之中，並且會在相同的製程步驟中被形成在導體層104的上方。

圖9a還進一步顯示一利用下面方法被形成在導體層218與囊封劑208上方的絕緣層或鈍化層220：PVD、CVD、網印、旋塗、噴塗、燒結或是熱氧化。絕緣層220含有由下面所製成的一或多層：SiO₂、Si₃N₄、SiON、Ta₂O₅、Al₂O₃、聚亞醯胺、BCB、PBO或是具有雷同絕緣特性及結構特性的其它材料。於其中一實施例中，絕緣層220係一可在200℃以下低溫固化的光敏介電質聚合物。絕緣層220會被保形塗敷至導體層218與囊封劑208，以便遵循導體層218與囊封劑208的外形並且並且保護導體層218與囊封劑208。絕緣層220的一部分會藉由蝕刻或是其它合宜的製程被移除，以便露出導體層218的一部分，用以達成後續的電互連。

一導電凸塊材料會利用蒸發製程、電解質電鍍製程、無電極電鍍製程、丸滴製程或是網印製程被沉積在導體層218的上方。該凸塊材料可能係Al、Sn、Ni、Au、Ag、Pb、Bi、Cu、焊料以及它們的組合，其會有一非必要的助熔溶液。舉例來說，該凸塊材料可能是Sn/Pb共熔合金、高鉛焊料或是無鉛焊料。該凸塊材料會利用合宜的附著或焊接製程被焊接至導體層218。於其中一實施例中，該凸塊材料會藉由將該材料加熱至其熔點以上而被回焊，用以形成球狀的丸體或凸塊222。於某些應用中，凸塊222會被二次回焊，以便改善和導體層218的電接觸效果。該等凸塊亦可被壓縮焊接至導體層218。凸塊222代表能夠被形成在導體層218上方的其中一種類型的互連結構。該互連結構亦能夠使用焊線、3D互連線、導電膏、短柱凸塊、微凸塊或是其它電互連線。該3D FO-WLCSP的凸塊222會為半導體晶粒202提供電連接作用，用以經由一垂直互連結構(其包含導體層200與218、TMI導體柱206以及導體層212)連接至外部裝置。

圖10a至10b所示的係用於形成3D FO-WLCSP的互連結構的另一種製程。在圖10a中，一基板或晶圓230含有仿真性基礎材料或犧牲性基礎材料，例如，Si、聚合物、高分子合成物、金屬、陶瓷、玻璃、玻璃環氧樹脂、氧化鈹或是其它合宜的低成本剛性材料或本體半導體材料，用以達到結構性支撐的目的。

一介面層232會被沉積在載板230的上方。該介面層232可能係暫時性焊接膜或蝕刻阻止層。該暫時性焊接膜可能係可熱解材料或是可光解材料。該蝕刻阻止層可能係SiO₂、Si₃N₄、SiON、有機膜或是金屬膜。該介面層232係利用下面方法被沉積：層疊、PVD、CVD、印刷、旋塗、噴塗、燒結或是熱氧化。於其中一實施例中，介面層232為 SiO₂/Si₃N₄薄膜並且充當一蝕刻阻止層。

一光阻層會被沉積在介面層232的上方。一部分的光阻會藉由一蝕刻製程而被露出並且被移除。多根導體柱或導體樁234會利用光微影製程被形成在該光阻中被移除的部分之中。導體柱或導體樁234會利用選擇性電鍍或是其它合宜的製程被形成在介面層232上方之該光阻中被移除的部分之中。導體柱234可能為Cu、Al、W、Au、焊料、或是其它合宜的導電材料。於其中一實施例中，導體柱234係藉由將Cu電鍍在該光阻的已圖樣化區域之中所形成。導體柱234的高度範圍從2至120μm。該光阻會被剝除，從而留下個別的導體柱234。於另一實施例中，TMI導體柱234會被焊球或短柱凸塊取代。

具有多個接觸觸墊237的複數個半導體晶粒236會利用已事先塗敷且可剝除的黏著劑238被鑲嵌至介面層232。每一個半導體晶粒236皆包含一基板，其具有一含有類比電路或數位電路的主動區，該等類比電路或數位電路會被施行為被形成在該晶粒裡面的主動式裝置、被動式裝置、導體層、以及介電層，並且會根據該晶粒的電氣設計來進行電互連。舉例來說，該電路可能包含被形成在半導體晶粒236之主動區裡面的一或多個電晶體、二極體、電感器、電容器、電阻器以及其它電路元件，用以施行類比電路或數位電路，例如，DSP、ASIC、記憶體或是其它訊號處理電路。

多個接觸觸墊237會使用PVD、CVD、電解質電鍍、無電極電鍍或是其它合宜的金屬沉積製程被形成在半導體晶粒236的一主動表面的上方。接觸觸墊237可能係由下面所製成的一或多層：Al、Cu、Sn、Ni、Au、Ag或是其它合宜的導電材料。接觸觸墊237會被電連接至該主動表面上的電路。接觸觸墊237可能會以並列的方式被設置在和半導體晶粒236之邊緣相隔一第一距離的地方。或者，接觸觸墊237亦可能會偏移排列在多列之中，俾使得第一列接觸觸墊係被設置在和該晶粒之邊緣相隔一第一距離的地方，而第二列接觸觸墊會錯開該第一列被設置在和該晶粒之邊緣相隔一第二距離的地方。

一囊封劑或模造化合物240(雷同於圖4e中的囊封劑116)會被沉積在半導體晶粒236的上方、載板230與介面層232的上方、以及導體柱234的附近。囊封劑240係利用焊膏印刷塗敷機、壓縮模造塗敷機、轉印模造塗敷機、液體囊封劑模造塗敷機、真空層疊塗敷機、或是其它合宜的塗敷機被沉積。囊封劑240可能係高分子合成材料，例如，具有填充劑的環氧樹脂、具有填充劑的環氧丙烯酸酯、或是具有適當填充劑的聚合物。囊封劑240係非導體並且會為該半導體裝置提供環境保護，避免受到外部元素與污染物的破壞。囊封劑240的CTE會經過調整，以便匹配該基礎半導體材料(舉例來說，Si)的CTE，其具有落在100℃至300℃的範圍之中的高Tg，以便降低翹曲現象。囊封劑240的CTE可以利用一填充劑來調整，例如，粉末、纖維或是布料添加劑。一合宜的囊封劑材料通常具有下面特徵：雷同於Si的良好導熱性、低收縮性、大於1.0的千歐姆-公分的高電阻係數、小於3.5的低介電常數以及小於0.02的低損失正切。

囊封劑240會經過研磨或電漿蝕刻作用，以便露出導體柱234的頂端表面以及與半導體晶粒236的背側表面。或者，囊封劑240會以部分露出模造技術來進行沉積，俾使得囊封劑240不會覆蓋導體柱234與半導體晶粒236的頂端表面。於任一情況中，導體柱234代表一種TMI結構。導體柱234之外露表面的高度會小於半導體晶粒236之背側表面的高度。因此，在半導體晶粒236之背側表面旁邊的囊封劑240的高度會大於被形成在載板230上方的囊封劑240以及被形成在半導體晶粒236之覆蓋區外面的導體柱234周圍之中的囊封劑240的高度。囊封劑240的一頂端表面的一部分包含一從被形成在導體柱234周圍之中的囊封劑240的第一高度處延伸至半導體晶粒236之背側表面第二高度處的漸粗或斜面輪廓。該第二高度大於該第一高度。於其中一實施例中，該第一高度與該第二高度之間的差異落在10至200μm的範圍之中。該第一高度與該第二高度之間的差異可利用背面研磨或是其它合宜的製程移除半導體晶粒236之背側表面的一部分以及半導體晶粒236之背側的周圍中的囊封劑240的一部分而改變。

一絕緣層或鈍化層242會被形成在導體柱234、囊封劑240、以及半導體晶粒236的上方，其係利用下面方法所形成：PVD、CVD、網印、旋塗、噴塗、燒結或是熱氧化。絕緣層242含有由下面所製成的一或多層：SiO₂、Si₃N₄、SiON、Ta₂O₅、Al₂O₃、聚亞醯胺、BCB、PBO或是具有雷同絕緣特性及結構特性的其它材料。於其中一實施例中，絕緣層242係一可在200℃以下低溫固化的光敏介電質聚合物。絕緣層242會被保形塗敷至導體柱234、囊封劑240以及半導體晶粒236，以便遵循導體柱234、囊封劑240以及半導體晶粒236的外形並且均勻地覆蓋導體柱234、囊封劑240以及半導體晶粒236。於其中一實施例中，絕緣層242的一部分會藉由蝕刻或是其它合宜的製程被移除，以便露出導體柱234的頂端表面。該絕緣層242係用來平坦化晶圓拓樸形狀而且並非必要要件。

一電性導體層244會使用一圖樣化與金屬沉積製程被形成在導體柱234與絕緣層242的上方，例如，印刷、PVD、CVD、濺鍍、電解質電鍍、無電極電鍍、金屬蒸發、金屬濺鍍或是其它合宜的金屬沉積製程。導體層244係由下面所製成的一或多層：Al、Cu、Sn、Ni、Au、Ag、Ti或是其它合宜的導電材料。於其中一實施例中，導體層244係一多層式RDL結構，其含有：Ti/Cu或是Ti/Al合金。導體層244會遵循絕緣層242、導體柱234上方的絕緣層242中的開口以及導體柱234中因絕緣層242中的該等開口而露出的部分的外形。導體層244的作用如同一RDL，用以延伸導體柱234的電連接。

一絕緣層或鈍化層246會被形成在絕緣層242與導體層244的上方，其係利用下面方法所形成：PVD、CVD、網印、旋塗、噴塗、燒結或是熱氧化。絕緣層246含有由下面所製成的一或多層：SiO₂、Si₃N₄、SiON、Ta₂O₅、Al₂O₃、聚亞醯胺、BCB、PBO或是具有雷同絕緣特性及結構特性的其它材料。於其中一實施例中，絕緣層246係一可在200℃以下低溫固化的光敏介電質聚合物。絕緣層246會被形成在絕緣層242與導體層244的上方，用以平坦化晶圓拓樸形狀並且保護該導體層。絕緣層246的一部分會藉由蝕刻或是其它合宜的製程被移除，以便露出導體層244而達到封裝級互連的目的。必要時，可於該裝置結構中加入額外的絕緣層與導體層，以便達到互連功能。

在圖10b中，載板230、介面層232以及黏著劑238會藉由下面方式被移除：化學性蝕刻、機械性剝離、CMP、機械性研磨、熱烘烤、雷射掃描或是濕式剝除。一非必要的保護層會在該載板與介面層232移除之前或之後被形成在和載板230相對的導體層244與絕緣層246的上方。

一絕緣層或鈍化層248會被形成在半導體晶粒236的一主動表面、導體柱234以及囊封劑240的上方，其係利用下面方法所形成：PVD、CVD、網印、旋塗、噴塗、燒結或是熱氧化。絕緣層248含有由下面所製成的一或多層：SiO₂、Si₃N₄、SiON、Ta₂O₅、Al₂O₃、聚亞醯胺、BCB、PBO或是具有雷同絕緣特性及結構特性的其它材料。於其中一實施例中，絕緣層248係一可在200℃以下低溫固化的光敏介電質聚合物。絕緣層248會被形成在導體柱234與半導體晶粒236的上方並且保護導體柱234與半導體晶粒236。絕緣層248的一部分會藉由蝕刻或是其它合宜的製程被移除，以便露出導體柱234與接觸觸墊237的一底部部分。

一電性導體層250會使用一圖樣化與金屬沉積製程被形成在導體柱234、接觸觸墊237以及絕緣層248的上方，例如，印刷、PVD、CVD、濺鍍、電解質電鍍、無電極電鍍、金屬蒸發、金屬濺鍍或是其它合宜的金屬沉積製程。導體層250係由下面所製成的一或多層：Al、Cu、Sn、Ni、Au、Ag、Ti或是其它合宜的導電材料。於其中一實施例中，導體層250係一多層式RDL結構，其含有：Ti/Cu或是Ti/Al合金。導體層250會遵循絕緣層248、導體柱234上方的絕緣層248中的開口以及導體柱234中因絕緣層248中的該等開口而露出的部分的外形。導體層250的作用如同一RDL，用以延伸導體柱234與半導體晶粒236的電連接。

一絕緣層或鈍化層252會被形成在導體層250以及絕緣層248的上方，其係利用下面方法所形成：PVD、CVD、網印、旋塗、噴塗、燒結或是熱氧化。絕緣層252含有由下面所製成的一或多層：SiO₂、Si₃N₄、SiON、Ta₂O₅、Al₂O₃、聚亞醯胺、BCB、PBO或是具有雷同絕緣特性及結構特性的其它材料。於其中一實施例中，絕緣層252係一可在200℃以下低溫固化的光敏介電質聚合物。絕緣層252會被形成在導體層250的上方並且保護導體層250。絕緣層252的一部分會藉由蝕刻或是其它合宜的製程被移除，以便露出導體層250的一部分。

一導電凸塊材料會利用蒸發製程、電解質電鍍製程、無電極電鍍製程、丸滴製程或是網印製程被沉積在導體層250的上方。該凸塊材料可能係Al、Sn、Ni、Au、Ag、Pb、Bi、Cu、焊料以及它們的組合，其會有一非必要的助熔溶液。舉例來說，該凸塊材料可能是Sn/Pb共熔合金、高鉛焊料或是無鉛焊料。該凸塊材料會利用合宜的附著或焊接製程被焊接至導體層250。於其中一實施例中，該凸塊材料會藉由將該材料加熱至其熔點以上而被回焊，用以形成球狀的丸體或凸塊254。於某些應用中，凸塊254會被二次回焊，以便改善和導體層250的電接觸效果。該等凸塊亦可被壓縮焊接至導體層250。凸塊254代表能夠被形成在導體層250上方的其中一種類型的互連結構。該互連結構亦能夠使用焊線、3D互連線、導電膏、短柱凸塊、微凸塊或是其它電互連線。該3D FO-WLCSP的凸塊254會為半導體晶粒236提供電連接作用，用以經由一垂直互連結構(其包含導體層244、導體層250以及TMI導體柱234)連接至外部裝置。

圖11所示的係和圖4a至4k中的3D FO-WLCSP雷同的3D FO-WLCSP的一替代實施例，雷同的元件會有相同的符號。圖11和圖4a至4k的差別在於囊封劑260仍會被設置在半導體晶粒112的上方，而不會在該囊封劑中露出該半導體晶粒的一背側表面，舉例來說，如圖4e中所示。

在圖11中，一囊封劑或模造化合物260(雷同於圖4e中的囊封劑116)會被沉積在半導體晶粒112的上方、一載板與介面層的上方以及導體柱110的附近。囊封劑260係利用焊膏印刷塗敷機、壓縮模造塗敷機、轉印模造塗敷機、液體囊封劑模造塗敷機、真空層疊塗敷機或是其它合宜的塗敷機被沉積。囊封劑260可能係高分子合成材料，例如，具有填充劑的環氧樹脂、具有填充劑的環氧丙烯酸酯、或是具有適當填充劑的聚合物。囊封劑260係非導體並且會為該半導體裝置提供環境保護，避免受到外部元素與污染物的破壞。囊封劑260的CTE會經過調整，以便匹配該基礎半導體材料(舉例來說，Si)的CTE，其具有落在100℃至300℃的範圍之中的高Tg，以便降低翹曲現象。囊封劑260的CTE可以利用一填充劑來調整，例如，粉末、纖維、或是布料添加劑。一合宜的囊封劑材料通常具有下面特徵：雷同於Si的良好導熱性、低收縮性、大於1.0的千歐姆-公分的高電阻係數、小於3.5的低介電常數以及小於0.02的低損失正切。

囊封劑260會經過研磨或電漿蝕刻作用，以便露出導體柱110的頂端表面。該研磨與蝕刻並不會露出半導體晶粒112的背側表面而使得仍會有一層囊封劑260殘留在半導體晶粒112的整個背側表面上並且鈍化半導體晶粒112。或者，囊封劑260會以部分露出模造技術來進行沉積，俾使得囊封劑260不會覆蓋導體柱110的頂端表面，但卻會覆蓋半導體晶粒112的背側表面。於任一情況中，導體柱110皆代表一種TMI結構，一部分的導體柱110會從囊封劑260處露出。導體柱110之外露表面的高度會小於半導體晶粒112之背側表面的高度。因此，在半導體晶粒112之背側表面上方的囊封劑260的高度會大於被形成在半導體晶粒112之覆蓋區外面的導體柱110周圍之中的囊封劑260的高度。囊封劑260的一頂端表面的一部分包含一從被形成在導體柱110周圍之中的囊封劑260的第一高度處延伸至半導體晶粒112之背側表面第二高度處的漸粗或斜面輪廓。該第二高度大於該第一高度。於其中一實施例中，該第一高度與該第二高度之間的差異落在10至200μm的範圍之中。該第一高度與該第二高度之間的差異可藉由移除半導體晶粒112之背側表面上方的囊封劑260的一部分而改變。

圖12所示的係和圖10a至10b中的3D FO-WLCSP雷同的3D FO-WLCSP的一替代實施例，雷同的元件會有相同的符號。圖12和圖10a至10b的差別在於囊封劑262仍會被設置在半導體晶粒236的上方，而不會在圖10a至10b中所示的囊封劑240中露出該半導體晶粒的一背側表面。

在圖12中，一囊封劑或模造化合物262(雷同於圖10a至10b中所示的囊封劑240)會被沉積在半導體晶粒236的上方、一載板與介面層的上方以及導體柱234的附近。囊封劑262係利用焊膏印刷塗敷機、壓縮模造塗敷機、轉印模造塗敷機、液體囊封劑模造塗敷機、真空層疊塗敷機或是其它合宜的塗敷機被沉積。囊封劑262可能係高分子合成材料，例如，具有填充劑的環氧樹脂、具有填充劑的環氧丙烯酸酯或是具有適當填充劑的聚合物。囊封劑262係非導體並且會為該半導體裝置提供環境保護，避免受到外部元素與污染物的破壞。囊封劑262的CTE會經過調整，以便匹配該基礎半導體材料(舉例來說，Si)的CTE，其具有落在100℃至300℃的範圍之中的高Tg，以便降低翹曲現象。囊封劑262的CTE可以利用一填充劑來調整，例如，粉末、纖維或是布料添加劑。一合宜的囊封劑材料通常具有下面特徵：雷同於Si的良好導熱性、低收縮性、大於1.0的千歐姆-公分的高電阻係數、小於3.5的低介電常數以及小於0.02的低損失正切。

囊封劑262會經過研磨或電漿蝕刻作用，以便露出導體柱234的頂端表面。該研磨與蝕刻並不會露出半導體晶粒236的一表面而使得仍會有一層囊封劑262殘留在半導體晶粒236的整個背側表面上並且鈍化半導體晶粒236。或者，囊封劑262會以部分露出模造技術來進行沉積，俾使得囊封劑262不會覆蓋導體柱234的頂端表面，但卻會覆蓋半導體晶粒236的背側表面。於任一情況中，導體柱234皆代表一種TMI結構，一部分的導體柱234會從囊封劑262處露出。導體柱234之外露表面的高度會小於半導體晶粒236之背側表面的高度。因此，在半導體晶粒236之背側表面上方的囊封劑262的高度會大於被形成在半導體晶粒236之覆蓋區外面的導體柱234周圍之中的囊封劑262的高度。囊封劑262的一頂端表面的一部分包含一從被形成在導體柱234周圍之中的囊封劑262的第一高度處延伸至半導體晶粒236之背側表面第二高度處的漸粗或斜面輪廓。該第二高度大於該第一高度。於其中一實施例中，該第一高度與該第二高度之間的差異落在10至200μm的範圍之中。該第一高度與該第二高度之間的差異可藉由移除半導體晶粒236之背側表面上方的囊封劑262的一部分以及半導體之背側周圍中的一部分囊封劑262而改變。

圖13a至13k配合圖1以及2a至2c所示的係用以形成3D FO-WLCSP之垂直互連結構的另一種製程。在圖13a中，一基板或暫時性載板270含有仿真性基礎材料或犧牲性基礎材料，例如，Si、聚合物、高分子合成物、金屬、陶瓷、玻璃、玻璃環氧樹脂、氧化鈹或是其它合宜的低成本剛性材料或本體半導體材料，用以達到結構性支撐的目的。

一介面層或雙面承載膠帶272會被形成在載板270的上方，作為一暫時性黏著焊接膜或蝕刻阻止層。作為承載膠帶，介面層272可能係可熱解材料或是可光解材料。於一替代實施例中，介面層272係一由SiO2、Si3N4、SiON、有機膜或是具有濕式蝕刻選擇性的金屬膜所製成的蝕刻阻止層。介面層272係利用下面方法被沉積：層疊、PVD、CVD、印刷、旋塗、噴塗、燒結、熱氧化或是其它合宜的製程。

在圖13b中，一半導體晶粒276(雷同於圖3a至3c中的半導體晶粒112)會被鑲嵌在載板270的上方，使得該半導體晶粒的一主動表面會被配向成朝向基板270與介面層272。半導體晶粒276包含被形成在半導體晶粒276之該主動表面上方的多個接觸觸墊277。接觸觸墊277係由一導體材料製成，例如，Al、Cu、Sn、Ni、Au或是Ag，並且會被電連接至形成在半導體晶粒276裡面的電路元件。接觸觸墊277係藉由PVD、CVD、電解質電鍍、無電極電鍍或是其它合宜的製程所形成。一絕緣層或鈍化層278會被形成在半導體晶粒276的主動表面上方。絕緣層278會被保形塗敷在半導體晶粒276的上方，其係利用下面方法所形成：PVD、CVD、網印、旋塗、噴塗、燒結或是熱氧化。絕緣層278含有由下面所製成的一或多層：SiO₂、Si₃N₄、SiON、Ta₂O₅、Al₂O₃或是具有雷同絕緣特性及結構特性的其它材料。絕緣層278會覆蓋並且保護一或多個電晶體、二極體或是被形成在半導體晶粒276之該主動表面裡面的其它電路元件，其包含IPD，例如，電感器、電容器以及電阻器。一部分的絕緣層278會從一部分接觸觸墊277的上方處被移除。在接觸觸墊277上方的絕緣層278之中的該等開口有助於在後面和半導體晶粒276進行電互連。

該半導體晶粒276會以該主動表面為前頭的方式被鑲嵌在載板270與介面層272的上方。絕緣層278會接觸介面層272，其包含位於絕緣層278之該等開口的周圍中及附近的一部分絕緣層278，以便防止後面形成的囊封劑接觸到接觸觸墊277。

在圖13c中，多個印刷點或結瘤280會利用網印製程、噴射製程或是其它合宜的製程被形成在介面層272的上方以及半導體晶粒276的周圍。印刷點280係可以溶劑移除的材料，例如，光阻層、乾膜或是焊膏，其會在曝露於150℃中進行一個小時的熱處置之後藉由一蝕刻製程來移除。或者，印刷點280係在曝露於150℃中進行一個小時的熱處置之後可以水移除的材料。印刷點280會在半導體276被鑲嵌在載板270與介面層272上方之前被形成。或者，印刷點280會在半導體276被鑲嵌在載板270與介面層272上方之後被形成。印刷點280包含球形或圓形的形狀、環形的形狀、障壁配置、直線的形狀或是根據應用的配置與設計的任何其它合宜的形狀。印刷點280會在後面形成的囊封劑中提供一凹腔或空隙，其會在下面作進一步詳細的討論。

圖13d至13e，雷同於圖13b至13c，所示的係一包含一被形成在絕緣層278上方之暫時性平坦化與保護層282的替代實施例。圖13d至13w所示的雖然係一種包含用到暫時性平坦化與保護層282之半導體裝置的製程流程；不過，該暫時性平坦化與保護層並非必要，並且其係使用和圖13d至13w中所示之步驟雷同的步驟來形成一3D FO-WLCSP裝置，其並沒有用到暫時性平坦化與保護層282。據此，該等圖式中所呈現的任何實施例可以被製成具有或不具有暫時性平坦化與保護層282。暫時性平坦化與保護層282會被保形塗敷在絕緣層278的上方，並且遵循絕緣層278的外形，其係利用下面方法所形成：旋塗、層疊、網印、狹縫式塗佈(slit coating)、噴塗或是其它合宜的製程。暫時性平坦化與保護層282係可以溶劑移除的材料，例如，光阻層或是乾膜，其會在曝露於150℃中進行一個小時的熱處置之後藉由一蝕刻製程來移除。或者，暫時性平坦化與保護層282係一在曝露於150℃中進行一個小時的熱處置之後可以水移除的材料。暫時性平坦化與保護層282的一第一表面會遵循絕緣層278的一頂端表面的外形，遵循絕緣層278中該等開口之側壁的外形，並且會被形成在半導體晶粒276的接觸觸墊277的上方。暫時性平坦化與保護層282中位於該第一表面相對處的第二表面實質上為平坦並且會幫助半導體晶粒276在後面鑲嵌至載板270上方的介面層272。暫時性平坦化與保護層282會增加半導體晶粒276之該主動表面與介面層272的一頂端表面之間的偏移距離。

在圖13e中，多個印刷點或結瘤280會如前面在圖13c中所述般地被形成在介面層272的上方以及半導體晶粒276的周圍。圖13e還進一步顯示出，半導體晶粒276係被鑲嵌在載板270與介面層272的上方，使得該半導體晶粒的該主動表面會被配向成朝向該載板與該介面層。暫時性平坦化與保護層282會接觸介面層272，從而會增加半導體晶粒276之該主動表面與介面層272的一頂端表面之間的偏移距離，防止後面形成的囊封劑被形成在接觸觸墊277的上方。

在圖13f中，一非必要的背面對齊單元284會被形成在載板270與介面層272的表面上方。背面對齊單元284含有一對齊鍵(alignment key)，用於後續的雷射鑽鑿與標記作業，或者用於下一層表面鑲嵌技術(Surface Mount Technology，SMT)對齊。背面對齊單元284會在該背面對齊單元中和介面層272相對的一部分露出時提供對齊作用。複數個背面對齊單元284會被設置在載板270之中在重建晶圓級處幫助複數個半導體晶粒276進行對齊的多個部分的上方。舉例來說，多個背面對齊單元284會被設置在載板270的一邊緣附近交錯隔開的四個對稱位置處，以便進行全域級或是晶圓級對齊。載板270與半導體晶粒276的對齊有助於在重建晶圓級處所實施的後續製程步驟，其包含：雷射鑽鑿、標記以及微影曝光製程。

在圖13g中，一囊封劑或模造化合物286會被沉積在半導體晶粒276、印刷點280、對齊單元284的上方與附近，並且會被沉積在介面層272的上方，其係利用焊膏印刷塗敷機、壓縮模造塗敷機、轉印模造塗敷機、液體囊封劑模造塗敷機、真空層疊塗敷機或是其它合宜的塗敷機被沉積。囊封劑286可能係高分子合成材料，例如，具有填充劑的環氧樹脂、具有填充劑的環氧丙烯酸酯或是具有適當填充劑的聚合物。囊封劑286係非導體，其會為該半導體裝置提供物理性支撐與環境保護，避免受到外部元素與污染物的破壞。於其中一實施例中，囊封劑286的CTE會經過調整，以便匹配該基礎半導體材料(舉例來說，Si)的CTE，其具有落在100℃至300℃的範圍之中的高Tg，以便降低翹曲現象。囊封劑286的CTE可以利用一填充劑來調整，例如，粉末、纖維或是布料添加劑。一合宜的囊封劑材料通常具有下面特徵：雷同於Si的良好導熱性、低收縮性、大於1.0的千歐姆-公分的高電阻係數、小於3.5的低介電常數以及小於0.02的低損失正切。

在將半導體晶粒276鑲嵌與囊封在載板270上方之前，半導體晶粒276會先經過一背面研磨製程，用以將半導體晶粒276薄化至所希的厚度。或者，半導體晶粒276會在被鑲嵌至載板270並且被囊封劑286囊封之後才在重建晶圓級處進行背面研磨。

在圖13h中，載板270與介面層272會藉由下面方式被移除：化學性蝕刻、機械性剝離、CMP、機械性研磨、熱烘烤、紫外(Ultra-Violet，UV)光照射、雷射掃描或是濕式剝除，以便露出囊封劑286的一底部表面以及暫時性平坦化與保護層282或絕緣層278的一底部表面。圖13h還進一步顯示，多個印刷點280會被移除，以便在位於半導體晶粒276、絕緣層278以及暫時性平坦化與保護層282周圍的囊封劑286之中形成多個開口或空隙288。或者，如果沒有形成印刷點280，那麼，在移除載板270之後，一部分的囊封劑286便會被移除，用以形成開口288。囊封劑286中被移除用以形成開口288的部分會藉由雷射鑽鑿或是其它合宜的方法被移除。開口288為被形成在半導體晶粒276、絕緣層278以及暫時性平坦化與保護層282周圍的囊封劑286之中的淺穿孔或凹腔。開口288係延伸自囊封劑286的底部表面，部分但是並未完全貫穿囊封劑286。開口288會被配置成用以接收後面所形成之構成一互連層之一部分的絕緣層與導體層，該互連層會為半導體晶粒276提供電連接作用。

圖13i所示的係具有側壁290與底部部分292的開口288。側壁290為漸粗狀，而非如圖13h中所示般的垂直狀。底部部分292為平面而且面積小於開口288中與囊封劑286之底部表面共面的部分的覆蓋區的面積。漸粗狀側壁290係在形成開口288時藉由雷射鑽鑿或是其它合宜的方法所形成。或者，漸粗狀側壁290會在開始形成開口288之後才被形成，舉例來說，在移除印刷點280而形成開口288之後。在進一步的替代例中，在移除印刷點280時，開口288便會被形成具有漸粗狀側壁290。圖13i還進一步顯示出在半導體晶粒276的周圍附近形成開口294。開口294係藉由雷射鑽鑿或是其它合宜的製程來移除囊封劑286而形成，並且會在半導體晶粒276與囊封劑286之間的介面處提供一平滑外形。

在圖13j中，暫時性平坦化與保護層282會被移除。暫時性平坦化與保護層282會利用下面方式被移除：包含溶劑的濕式清除製程、具有二氧化碳(CO₂)劑量的水狀清除液或是其它合宜的製程。移除暫時性平坦化與保護層282會露出絕緣層278以及未被絕緣層278覆蓋的部分接觸觸墊277。移除暫時性平坦化與保護層282會增加半導體晶粒276之該主動表面與介面層272的該頂端表面之間的偏移距離，其會進一步提供開口或凹腔296。開口296係被形成在半導體晶粒276的該主動表面的上方並且會從囊封劑286的一底部或背側表面的水平處延伸至半導體晶粒276的絕緣層278與接觸觸墊277。開口296的一表面會遵循囊封劑286的一側壁的外形，沿著絕緣層278、沿著接觸觸墊277上方之絕緣層278中的該等開口的一側壁以及沿著接觸觸墊277的一表面來延伸。

於一替代的實施例中，暫時性平坦化與保護層282並不會完全被移除，而會殘留在半導體晶粒276的主動表面以及絕緣層278的上方，成為一額外的絕緣層或介電層。於暫時性平坦化與保護層282沒有完全被移除的該實施例中，該暫時性平坦化與保護層會含有由下面所製成的一或多層：SiO₂、Si₃N₄、SiON、Ta₂O₅、Al₂O₃、二氧化鉿(HfO₂)、光敏性聚亞醯胺、非光敏性聚亞醯胺、BCB、PBO、介電膜材料或是固化溫度小於等於380℃之具有雷同絕緣特性及結構特性的其它材料。一部分的暫時性平坦化與保護層282會藉由雷射鑽鑿、UV曝光或是其它合宜的製程從接觸觸墊277上方處被移除，用以形成一會露出一部分接觸觸墊277的開口或是穿孔。從接觸觸墊277上方處被移除的暫時性平坦化與保護層282部分會在該暫時性平坦化與保護層固化之後才被移除，或者，會在半導體晶粒276被單體化裁切並且被鑲嵌在載板270上方之前被移除。再者，一部分的絕緣層278亦可能會在和移除該部分暫時性平坦化與保護層282相同的製程步驟中被移除，以便露出該部分的接觸觸墊277。

在圖13k中，一FO-WLCSP的互連線或RDL中的一第一部分係藉由沉積與圖樣化絕緣層或鈍化層298以及沉積與圖樣化導體層302所形成。絕緣層298會被保形塗敷至囊封劑286、包含側壁290與底部表面292的開口288以及開口296，並且具有一遵循囊封劑286、包含側壁290與底部表面292的開口288以及開口296之外形的第一表面。絕緣層298具有一和該第一表面相對的第二平面表面。絕緣層298含有由下面所製成的一或多層：光敏性低固化溫度介電質光阻、光敏性合成光阻、液晶聚合物(Liquid Crystal Polymer，LCP)、層疊合成膜、具有填充劑的絕緣膏、焊料遮罩光阻膜、液體模造化合物、粒狀模造化合物、聚亞醯胺、BCB、PBO、SiO₂、Si₃N₄、SiON、Ta₂O₅、Al₂O₃或是具有雷同絕緣特性及結構特性的其它材料。絕緣層298係利用下面方法被沉積：印刷、旋塗、噴塗、層疊或是其它合宜的製程。絕緣層298接著會利用UV曝光而後進行顯影，或是其它合宜的製程，而被圖樣化與固化。一部分的絕緣層298會藉由雷射燒蝕、蝕刻或是其它合宜的製程被移除，以便根據半導體晶粒276的配置與設計而露出開口288的底部表面292以及半導體晶粒276的接觸觸墊277。

一電性導體層302會被圖樣化並且被沉積在囊封劑286、半導體晶粒276以及絕緣層298的上方。導體層302可能係由下面所製成的一或多層：Al、Cu、Sn、Ni、Au、Ag或是其它合宜的導電材料。導體層302的沉積會使用PVD、CVD、電解質電鍍、無電極電鍍或是其它合宜的製程。於其中一實施例中，導體層302包含一由下面所製成的晶種層：Ti/Cu、TiW/Cu或是偶聯劑/Cu。該晶種層係藉由下面方式被沉積：濺鍍、無電極電鍍或是藉由沉積已結合無電極電鍍的層疊Cu薄片。於其中一實施例中，導體層302在絕緣層298中該等開口裡面的厚度至少8μm。絕緣層298 中的該等開口會完全延伸貫穿開口288上方的該絕緣層以及接觸觸墊277上方的該絕緣層。導體層302的作用如同一RDL，用以延伸從半導體晶粒276至半導體晶粒276外部連接點的電連接。被形成在開口288裡面的一部分導體層302會在開口288的該等底部表面292上形成多個島狀體，充當一用於後續鑽鑿或是從囊封劑286之頂側移除一部分囊封劑286的阻止層。於其中一實施例中，被形成在開口288裡面的該部分導體層302的寬度大於被形成在接觸觸墊277上方的導體層302部分的寬度。

在圖131中，絕緣層或鈍化層306會被保形塗敷至絕緣層298與導體層302，並且遵循絕緣層298與導體層302的外形。絕緣層306含有由下面所製成的一或多層：光敏性低固化溫度介電質光阻、光敏性合成光阻、LCP、層疊合成膜、具有填充劑的絕緣膏、焊料遮罩光阻膜、液體模造化合物、粒狀模造化合物、聚亞醯胺、BCB、PBO、SiO₂、Si₃N₄、SiON、Ta₂O₅、Al₂O₃或是具有雷同絕緣特性及結構特性的其它材料。絕緣層306係利用下面方法被沉積：印刷、旋塗、噴塗、層疊或是其它合宜的製程。絕緣層306接著會利用UV曝光而後進行顯影，或是其它合宜的製程，而被圖樣化與固化。一部分的絕緣層306會藉由雷射燒蝕、蝕刻或是其它合宜的製程被移除，以便露出導體層302中的多個部分。

一電性導體層310會被圖樣化並且被沉積在導體層302、絕緣層306、半導體晶粒276以及囊封劑286的上方。導體層310可能係由下面所製成的一或多層：Al、Cu、Sn、Ni、Au、Ag、或是其它合宜的導電材料。導體層310的沉積會使用PVD、CVD、電解質電鍍、無電極電鍍或是其它合宜的製程。於其中一實施例中，導體層310包含一由下面所製成的晶種層：Ti/Cu、TiW/Cu或是偶聯劑/Cu。該晶種層係藉由下面方式被沉積：濺鍍、無電極電鍍或是藉由沉積已結合無電極電鍍的層疊Cu薄片。於其中一實施例中，導體層310在絕緣層306中該等開口裡面的厚度至少8μm。絕緣層306中的該等開口會完全延伸貫穿導體層302上方的該絕緣層。導體層310的作用如同一RDL，用以延伸從半導體晶粒276、穿過導體層302、到達半導體晶粒276外部連接點的電連接。

在圖13m中，絕緣層或鈍化層314會被保形塗敷至絕緣層306與導體層310，並且遵循絕緣層306與導體層310的外形。絕緣層314含有由下面所製成的一或多層：光敏性低固化溫度介電質光阻、光敏性合成光阻、LCP、層疊合成膜、具有填充劑的絕緣膏、焊料遮罩光阻膜、液體模造化合物、粒狀模造化合物、聚亞醯胺、BCB、PBO、SiO₂、Si₃N₄、SiON、Ta₂O₅、Al₂O₃或是具有雷同絕緣特性及結構特性的其它材料。絕緣層314係利用下面方法被沉積：印刷、旋塗、噴塗、層疊或是其它合宜的製程。絕緣層314接著會利用UV曝光而後進行顯影，或是其它合宜的製程，而被圖樣化與固化。一部分的絕緣層314會藉由雷射燒蝕、蝕刻或是其它合宜的製程被移除，以便露出導體層310中的多個部分。

一電性導體層318會被圖樣化並且被沉積在導體層310、絕緣層314、半導體晶粒276以及囊封劑286的上方。導體層318可能係由下面所製成的一或多層：Al、Cu、Sn、Ni、Au、Ag或是其它合宜的導電材料。導體層318的沉積會使用PVD、CVD、電解質電鍍、無電極電鍍或是其它合宜的製程。於其中一實施例中，導體層318包含一由下面所製成的晶種層：Ti/Cu、TiW/Cu或是偶聯劑/Cu。該晶種層係藉由下面方式被沉積：濺鍍、無電極電鍍或是藉由沉積已結合無電極電鍍的層疊Cu薄片。於其中一實施例中，導體層318在絕緣層314中該等開口裡面的厚度至少8μm，該等開口會完全延伸貫穿導體層310上方的該絕緣層。導體層318的作用如同一RDL，用以根據半導體晶粒276的配置與設計延伸從半導體晶粒276、穿過導體層302與310、到達半導體晶粒276外部連接點的電連接。合併考量，絕緣層298、306、314以及導體層302、310、318會構成互連結構320。互連線320裡面所包含的絕緣層與導體層的數量會相依於電路繞線設計的複雜性並且隨其改變。據此，互連線320可能包含任何數量的絕緣層與導體層，用以幫助半導體晶粒276的電互連。再者，要被併入一背面互連結構或是RDL之中的元件亦可被整合成互連線320的一部分，以便在一同時包含正面與背面互連線或是RDL的封裝中簡化製造並且降低製作成本。

在圖13n中，絕緣層或鈍化層322會被保形塗敷至絕緣層314與導體層318，並且遵循絕緣層314與導體層318的外形。絕緣層322含有由下面所製成的一或多層：光敏性低固化溫度介電質光阻、光敏性合成光阻、LCP、層疊合成膜、具有填充劑的絕緣膏、焊料遮罩光阻膜、液體模造化合物、粒狀模造化合物、聚亞醯胺、BCB、PBO、SiO₂、Si3N4、SiON、Ta₂O₅、Al₂O₃或是具有雷同絕緣特性及結構特性的其它材料。絕緣層322係利用下面方法被沉積：印刷、旋塗、噴塗、層疊或是其它合宜的製程。絕緣層322接著會利用UV曝光而後進行顯影，或是其它合宜的製程，而被圖樣化與固化。一部分的絕緣層322會藉由雷射燒蝕、蝕刻或是其它合宜的製程被移除，以便露出導體層318的多個部分。

一導電凸塊材料會利用蒸發製程、電解質電鍍製程、無電極電鍍製程、丸滴製程或是網印製程被沉積在導體層318與絕緣層322的上方。該凸塊材料可能係Al、Sn、Ni、Au、Ag、Pb、Bi、Cu、焊料以及它們的組合，其會有一非必要的助熔溶液。舉例來說，該凸塊材料可能是Sn/Pb共熔合金、高鉛焊料或是無鉛焊料。該凸塊材料會利用合宜的附著或焊接製程被焊接至導體層318。於其中一實施例中，該凸塊材料會藉由將該材料加熱至其熔點以上而被回焊，用以形成球狀的丸體或凸塊326。於某些應用中，凸塊326會被二次回焊，以便改善和導體層318的電接觸效果。於其中一實施例中，凸塊326會被形成在一具有潤濕層、屏障層以及黏著層的UBM的上方。該等凸塊亦可被壓縮焊接至導體層318。凸塊326代表能夠被形成在導體層318上方的其中一種類型的互連結構。該互連結構亦能夠使用焊線、導電膏、短柱凸塊、微凸塊或是其它電互連線。

圖13o至13q，雷同於圖13n，所示的係能夠被電連接至互連線320的替代互連結構，用以延伸從半導體晶粒276至半導體晶粒276外部連接點的電連接。在圖13o中，沒有凸塊326，取而代之的係，多個凸塊328會被形成在導體層318的上方。凸塊328為Ni/Au、Ni/Pt/Au、或是Ni/Pd/Au，並且會被形成I/O觸墊，用以延伸從半導體晶粒276至半導體晶粒276外部連接點的電連接。

在圖13p中，多個凸塊332會被形成在導體層318的上方。凸塊332包含鍍銅的圓柱體，並且會被形成I/O觸墊，用以延伸從半導體晶粒276至半導體晶粒276外部連接點的電連接。

在圖13q中，多個凸塊336會被形成在導體層310的上方。凸塊336包含鍍銅，並且會被形成I/O觸墊，用以延伸從半導體晶粒276至半導體晶粒276外部連接點的電連接。圖13q和圖13n至13p的差別在於，一最終的絕緣層338(雷同於絕緣層322)會覆蓋導體層310與凸塊336兩者。因此，最終的絕緣層338會在凸塊336形成之後才被形成。換言之，凸塊336會在絕緣層338形成之前先被形成在導體層310的上方。

在圖13r中，背面研磨膠帶342會被貼附在半導體晶粒276、囊封劑286、互連線320以及凸塊326、328、332或是336的上方。背面研磨膠帶342互連線320的最終或是最底層(例如，絕緣層322)，並且會進一步接觸最終的I/O觸墊(例如，凸塊326)。背面研磨膠帶342會遵循凸塊326的一表面的外形並且延伸圍繞凸塊326以及延伸在多個凸塊326之間。背面研磨膠帶342包含抗熱高達270℃的膠帶。背面研磨膠帶342還包含具有熱解功能的膠帶。背面研磨膠帶342的範例包含UV膠帶HT 440以及非UV膠帶MY-595。背面研磨膠帶342會提供結構性支撐，以便從囊封劑286中和互連線320相對的背面或是頂端表面處對一部分的囊封劑286進行後續的背面研磨與移除。

在圖13r中，囊封劑286中和互連線320相對的頂端表面會利用研磨機344來進行研磨作業，用以平坦化該表面並且縮減該囊封劑的厚度。該研磨作業會將該重建晶圓的厚度縮減至落在50至600μm範圍中的厚度。亦可以使用化學性蝕刻來移除與平坦化囊封劑286。在完成該研磨作業之後，一囊封劑286層會覆蓋半導體晶圓276的一背側表面。或者，半導體晶粒276的一背側表面會在該研磨作業之後從囊封劑286處露出，而且半導體晶粒276的厚度同樣會因該研磨作業而縮減。於另一實施例中，背面研磨膠帶342僅係具有UV解除(UV releasing)功能或熱解(thermal releasing)功能的支撐膠帶，俾使得當要移除該膠帶時，並不需要利用背面研磨製程來移除該膠帶。

在圖13s所示的實施例中，半導體晶粒276的背側表面在研磨作業之後從囊封劑286處露出。一囊封劑或模造化合物346會被沉積在半導體晶粒276的背側表面以及囊封劑286的上方並且接觸它們，其係利用焊膏印刷塗敷機、壓縮模造塗敷機、轉印模造塗敷機、液體囊封劑模造塗敷機、真空層疊塗敷機或是其它合宜的塗敷機被沉積。囊封劑346可能係高分子合成材料，例如，具有填充劑的環氧樹脂、具有填充劑的環氧丙烯酸酯或是具有適當填充劑的聚合物。囊封劑346係非導體，其會為該半導體裝置提供物理性支撐與環境保護，避免受到外部元素與污染物的破壞，以便在必要時保護半導體晶粒276的背側。

接續圖13r，圖13t顯示出一部分的囊封劑286會從半導體晶粒276的周圍以及導體層302的上方被移除，用以形成多個開口350。開口350包含一垂直或傾斜側壁並且會從囊封劑286的一背面表面處延伸至開口288的底部表面292，完全貫穿該囊封劑。開口350係藉由鑽鑿、雷射燒蝕、高能量水噴射、蝕刻或是其它合宜的製程來露出導體層302中的多個部分所形成。於其中一實施例中，開口350充當圓形的直通囊封劑盲孔(Through Encapsulant Blind Via，TEBV)，它們會延伸至導體層302並且接觸導體層302。或者，開口350包含任何形狀的剖面輪廓。當背面研磨或支撐膠帶342被貼附在互連線320與凸塊326的上方時，開口350便會被形成並且接著會被清潔。藉由在半導體晶粒276的周圍形成如同貫穿囊封劑286之TEBV般的開口350，一部分的導體層302便會從囊封劑286的背側露出。開口350會被配置成用以為半導體晶粒276提供後續的3D 電互連，而不需要使用TSV或THV。

圖13u，雷同於圖13t，圖中顯示出一部分的囊封劑286會從半導體晶粒276的周圍以及導體層302的上方被移除，用以形成多個開口352。開口352所包含的側壁具有一傾斜的第一部分以及垂直的第二部分。開口352會從囊封劑286的一背面表面處延伸至開口288的底部表面292，完全貫穿該囊封劑。開口352係藉由鑽鑿、雷射燒蝕、高能量水噴射、蝕刻或是其它合宜的製程來露出導體層302中的多個部分所形成。開口352充當TEBV，它們會延伸至導體層302並且接觸導體層302。當背面研磨或支撐膠帶342被貼附在互連線320與凸塊326的上方時，開口352便會被形成並且接著會被清潔。藉由在半導體晶粒276的周圍形成如同貫穿囊封劑286之TEBV般的開口352，一部分的導體層302便會從囊封劑286的背側露出。開口352會被配置成用以為半導體晶粒276提供後續的3D電互連，而不需要使用TSV或THV。

在圖13v中，一導電凸塊材料會利用蒸發製程、電解質電鍍製程、無電極電鍍製程、丸滴製程、網印製程或是噴射製程被沉積在開口350之中以及導體層302的上方。該凸塊材料可能係Al、Sn、Ni、Au、Ag、Pb、Bi、Cu、焊料以及它們的組合，其會有一非必要的助熔溶液。舉例來說，該凸塊材料可能是Sn/Pb共熔合金、高鉛焊料或是無鉛焊料。該凸塊材料會利用合宜的附著或焊接製程被焊接至導體層302。於其中一實施例中，該凸塊材料會藉由將該材料加熱至其熔點以上而被回焊，用以形成球狀的丸體或凸塊356。於某些應用中，凸塊356會被二次回焊，以便改善和導體層302的電接觸效果。於其中一實施例中，凸塊356會被形成在一具有潤濕層、屏障層以及黏著層的UBM的上方。該等凸塊亦可被壓縮焊接至導體層302。凸塊356代表能夠被形成在導體層302上方的其中一種類型的互連結構。該互連結構亦能夠使用焊線、Cu、Ag或是其它導電膏、短柱凸塊、微凸塊、具有Cu核心的焊球、具有浸焊焊膏或是焊接塗料的Cu球體或是圓柱體或是其它電互連線。凸塊356會形成一用於進行下一層互連的3D互連線。於其中一實施例中，凸塊356係在重建晶圓級處將焊膏印刷沉積在開口350之中藉由SMT所形成。據此，一3D互連線會被形成貫穿凸塊356、導體層302、互連線320、凸塊326以及半導體晶粒276，從而會形成3D FO-WLCSP的垂直電互連線，而不需要在半導體晶粒276的覆蓋區上方形成一背側互連線或RDL。

在圖13w中，背面研磨膠帶342會在完成研磨囊封劑286之後、在形成並且清潔開口350之後以及在形成凸塊356之後被移除。或者，背面研磨膠帶342會在完成研磨囊封劑286之後並且在形成並且清潔開口350之後，但是在形成凸塊356之前被移除。再者，該重建晶圓會利用鋸片或是雷射切割裝置360被單體化裁切個別的3D FO-WLCSP 362。單體化裁切可能係發生在移除背面研磨膠帶342之前或之後。

圖13x所示的係一3D FO-WLCSP 366，雷同於圖13w中的3D FO-WLCSP 362。3D FO-WLCSP 366和3D FO-WLCSP 362的差別在於3D FO-WLCSP 366並沒有使用如圖13b與13c中所示的暫時性平坦化與保護層282來形成。據此，半導體晶粒276相對於囊封劑286之底部表面的偏移以及後面因移除暫時性平坦化與保護層282所造成之開口296的出現都不會出現在3D FO-WLCSP 366中。然而，和圖13w中相同，該重建晶圓會利用鋸片或是雷射切割裝置368被單體化裁切個別的3D FO-WLCSP 366。單體化裁切可能係發生在移除背面研磨膠帶之前或之後。

3D FO-WLCSP 362與366經由被形成在半導體晶粒之覆蓋區外面的垂直互連線提供具有一互連I/O陣列的3D電互連，而沒有使用延伸在該半導體晶粒的覆蓋區裡面的背側RDL。多個具有對齊鍵之非必要的背面對齊單元會被埋置在該囊封劑之中，用以幫助達成下一層SMT對齊及POP配置。雷射鑽鑿或是其它合宜的方法會被用來在該半導體晶粒之主動表面周圍中的該囊封劑的一正面中形成一開口。一互連結構會被形成在該半導體晶粒的該主動表面的上方並且延伸至該囊封劑的該正面中的該等開口之中。該互連結構包含會構成一FO-WLCSP RDL的絕緣層與導體層。要被併入一背面互連結構或是RDL之中的元件亦可被整合成被形成在該半導體晶粒之該主動表面上方的單一互連結構的一部分。或者，背面RDL元件亦可能會被併入另一半導體裝置中其它在後面所鑲嵌的組件之中，成為一POP 配置的一部分。多個凸塊或是其它I/O互連線會被形成在該互連結構的上方。背面研磨膠帶被放置在該等凸塊的上方，而該囊封劑的一部分以及該半導體晶粒之背面的一部分則會在一背面研磨製程中被移除。雷射鑽鑿或是其它合宜的製程會移除該半導體晶粒周圍中的一部分囊封劑，用以幫助在後面形成多條垂直互連線，例如，從該囊封劑的一背表面處延伸至該互連結構的圓形TEBV。該背面研磨膠帶會被移除。一凸塊或是其它合宜的導體材料會被形成在該TEBV之中，用以形成下一層互連線與POP配置的3D垂直互連線。接著，該重建晶圓會被單體化裁切。

接續圖13t，圖14a至14d所示的係用以經由開口350來與導體層302形成一電互連線的另一實施例。在圖14a中，導體凸塊材料370會在重建晶圓級處藉由印刷、噴射或是其它合宜的製程被沉積在開口350之中。導體凸塊材料379係Al、Sn、Ni、Au、Ag、Pb、Bi、Cu、銦(In)、焊料以及它們的組合，其會有一非必要的助熔溶液。舉例來說，導體凸塊材料370可能是Sn/Pb共熔合金、高鉛焊料或是無鉛焊料。導體凸塊材料370會接觸導體層302並且填充一部分的開口350，但不會填充整個開口，用以幫助在後面進行電互連。

在圖14b中，一具有多個凸塊376之有凸塊的半導體裝置或封裝374會在重建晶圓級處被鑲嵌在3D FO-WLCSP 378的上方。半導體裝置374包含要被併入形成在半導體晶粒276之背側上方的背面互連結構或是RDL之中但沒有被併入成為互連線320之一部分的互連元件。凸塊376係Al、Sn、Ni、Au、Ag、Pb、Bi、Cu、In、焊料以及它們的組合，其會有一非必要的助熔溶液。舉例來說，凸塊376可能是Sn/Pb共熔合金、高鉛焊料或是無鉛焊料。半導體裝置374會利用拾取放置作業或是其它合宜的作業被鑲嵌。半導體裝置374會以凸塊376朝向3D FO-WLCSP 378的配向被鑲嵌，俾使得凸塊376會延伸至開口350之中並且接觸開口350裡面的導體凸塊材料370。凸塊376與導體凸塊材料370之間的接觸會在囊封劑286與半導體裝置374的一表面之間造成偏移。半導體裝置374的覆蓋區面積會大於半導體晶粒276之覆蓋區的面積。因此，在半導體裝置374被鑲嵌至3D FO-WLCSP 378之後，半導體晶粒276之覆蓋區係被放置在該半導體裝置的覆蓋區裡面。

在圖14c中，包含半導體裝置374與3D FO-WLCSP 378的重建晶圓會被加熱，以便回焊凸塊材料370與凸塊376。於其中一實施例中，凸塊材料370與凸塊376會藉由將該等材料加熱至它們的熔點以上而被回焊，用以形成球狀的丸體或凸塊382。於某些應用中，凸塊382會被二次回焊，以便改善和導體層302的電接觸效果。該等凸塊亦可被壓縮焊接至導體層302。凸塊382代表能夠被形成在導體層302上方的其中一種類型的互連結構。該互連結構亦能夠使用焊線、導電膏、短柱凸塊、微凸塊或是其它電互連線。

在圖14d中，包含半導體裝置374的重建晶圓會利用鋸片或是雷射切割裝置384被單體化裁切個別的3D FO-PoP 386。FO-PoP 386會在背面研磨膠帶342被移除之前先被單體化裁切。或者，背面研磨膠帶342會在完成研磨囊封劑286之後並且在形成並且清潔開口350之後，但是在進行單體化裁切之前被移除。當背面研磨膠帶342在FO-PoP 386之單體化裁切之前被移除時，一非必要的切割保護膠帶(dicing tape)387會先被黏貼在凸塊326的上方並且接觸絕緣層322或是互連線320的最後或最底層，遵循凸塊326的一表面的外形，並且延伸圍繞凸塊326以及延伸在多個凸塊326之間。。

接續圖13t，圖15a至15d所示的係用以經由開口350來與導體層302形成一電互連線的另一種方法。在一部分的囊封劑286從導體層302上方被移除用以形成多個開口350之後，背面研磨膠帶342便會被移除。

在圖15b中，包含半導體晶粒276的重建晶圓388會被對齊並且放置在一可重複使用的載板390上。載板390係由一載板基礎材料(例如，金屬)所製成，其導熱性與剛性適合用來在後面的焊料回焊循環中最小化該載板的翹曲現象。載板390包含複數個半球狀凹腔392。凹腔392會被配置成用以接收凸塊326。凹腔392的高度小於凸塊326的高度。於其中一實施例中，凹腔392的高度小於凸塊326的高度至少5μm。或者，凹腔392的高度高出凸塊326的高度的範圍落在5至100μm之中。凸塊326與凹腔392之間的高度差會在絕緣層322與載板390的一頂端表面之間產生一間隙或是偏移394。凹腔392的寬度也大於凸塊326的寬度。於其中一實施例中，凹腔392的寬度大於凸塊326的寬度至少10μm。凸塊326與凹腔392之間的寬度差會在凸塊326與凹腔392的一外形或表面之間產生一間隙或是偏移。

凹腔392與凸塊326之間的偏移或區域包含一不可潤濕材料396。不可潤濕材料396會被沉積在載板390的支撐表面上並且塗佈該支撐表面，其包含凹腔392的表面。不可潤濕材料396包含高溫塗料，例如，高溫鐵氟龍、Ti、TiN、或是對凸塊326來說為惰性的其它薄膜材料。不可潤濕材料396會被配置成用以在高溫處接觸凸塊326，但卻不會與凸塊326或絕緣層322產生反應或是黏附至凸塊326或絕緣層322。舉例來說，不可潤濕材料396會被配置成用以在大於等於280℃的溫度處不與凸塊326或絕緣層322產生反應或者不會黏附至凸塊326或絕緣層322。

於其中一實施例中，載板390包含一具有一真空迴路或真空孔397的真空裝置，其會被配置成用以保持重建晶圓388接觸載板390與不可潤濕材料396。

圖15c雷同於圖15b，所示的係被對齊並且放置在一可重複使用的載板390上的重建晶圓388。圖15c和圖15b的差別在於，圖15b中介於絕緣層322與載板390的一頂端表面之間的偏移394已被偏移398取代。偏移398係延伸在凸塊326的一表面以及凹腔392的一底部表面之間，並且於其中一實施例中，其距離落在5至100μm的範圍之中。

在圖15d中，重建晶圓388已被鑲嵌至可重複使用的載板390，多個凸塊400會被沉積或被形成在多個開口350裡面。一導電凸塊材料會利用蒸發製程、電解質電鍍製程、無電極電鍍製程、丸滴製程或是網印製程被沉積在開口350裡面以及導體層302的上方。該凸塊材料可能係Al、Sn、Ni、Au、Ag、Pb、Bi、Cu、焊料以及它們的組合，其會有一非必要的助熔溶液。舉例來說，該凸塊材料可能是Sn/Pb共熔合金、高鉛焊料或是無鉛焊料。該凸塊材料會利用合宜的附著或焊接製程被焊接至導體層302。於其中一實施例中，該凸塊材料會藉由將該材料加熱至其熔點以上而被回焊，用以形成球狀的丸體或凸塊400。於某些應用中，凸塊400會被二次回焊，以便改善和導體層302的電接觸效果。該等凸塊亦可被壓縮焊接至導體層302。凸塊400代表能夠被形成在導體層302上方的其中一種類型的互連結構。該互連結構亦能夠使用焊線、導電膏、短柱凸塊、微凸塊或是其它電互連線。

在形成凸塊400之後，重建晶圓388會利用鋸片或是雷射切割裝置404被單體化裁切個別的3D FO-WLCSP 406。

圖16a至16d所示的係用以經由開口412來與導體層302形成一電互連線的一種替代方法。圖16a顯示出，背面研磨膠帶410(雷同於圖13r的背面研磨膠帶342)會在形成導體凸塊(雷同於圖13n至13q的凸塊或I/O連接線326、328、332以及336)之前先被貼附在絕緣層322的上方。背面研磨膠帶410抗熱高達270℃的膠帶以及具有熱解功能的膠帶。背面研磨膠帶410的範例包含UV膠帶HT 440以及非UV膠帶MY-595。背面研磨膠帶410會提供結構性支撐，以便如前面在圖13r中所述般地在囊封劑286的背面或是頂端表面處對囊封劑286進行非必要的背面研磨。

在貼附背面研磨膠帶410之後，一部分的囊封劑286會從導體層302的上方被移除，用以形成多個開口412。開口412包含一垂直或傾斜側壁並且會從囊封劑286的一背面表面處延伸至開口288的底部表面292，完全貫穿該囊封劑。開口412係藉由鑽鑿、雷射燒蝕、高能量水噴射、蝕刻或是其它合宜的製程來露出導體層302中的多個部分所形成。於其中一實施例中，開口412充當圓形的TEBV，它們會延伸至導體層302並且接觸導體層302。或者，開口412包含任何形狀的剖面輪廓。當背面研磨或支撐膠帶410被貼附時，開口412便會被形成並且接著會被清潔。藉由在半導體晶粒276的周圍形成如同貫穿囊封劑286之TEBV般的開口412，一部分的導體層302便會從囊封劑286的背側露出。

在圖16b中，背面研磨膠帶410會在對囊封劑286進行非必要的研磨之後以及在形成並且清潔開口412之後被移除。

在圖16c中，暫時性支撐層416會被形成在重建晶圓414的上方。暫時性支撐層416會接觸絕緣層322並且包含高溫膠帶或可熱解膠帶。暫時性支撐層416會在凸塊418的形成與擺放期間支撐重建晶圓414並且會在形成凸塊418之後被移除。

凸塊418係藉由利用蒸發製程、電解質電鍍製程、無電極電鍍製程、丸滴製程、網印壓縮焊接製程或是其它合宜的製程在導體層302的上方以及開口412裡面沉積一導電凸塊材料而形成。該凸塊材料可能係Al、Sn、Ni、Au、Ag、Pb、Bi、Cu、焊料以及它們的組合，其會有一非必要的助熔溶液。舉例來說，該凸塊材料可能是Sn/Pb共熔合金、高鉛焊料、或是無鉛焊料。該凸塊材料會利用合宜的附著或焊接製程被焊接至導體層302。於其中一實施例中，該凸塊材料會藉由將該材料加熱至其熔點以上而被回焊，用以形成球狀的丸體或凸塊418。於某些應用中，凸塊418會被二次回焊，以便改善和導體層302的電接觸效果。該等凸塊亦可被壓縮焊接至導體層302。凸塊418代表能夠被形成在導體層302上方的其中一種類型的互連結構。該互連結構亦能夠使用焊線、導電膏、短柱凸塊、微凸塊或是其它電互連線。凸塊418被形成之後的高度會小於開口412的高度，因此，凸塊418會凹進囊封劑286的一背側或頂端表面以下。於其中一實施例中，凸塊418的高度小於開口412的高度至少1μm。

於另一實施例中，暫時性支撐層416為非必要元件並且不會在移除背面研磨膠帶410之後被貼附。沒有暫時性支撐層416，為替重建晶圓414提供結構性支撐，多個凸塊418會如上面所述般地被形成。當藉由丸滴製程形成凸塊418時，在凸塊418的擺放期間會使用該丸滴機器中的一夾盤來提供暫時性支撐。該丸滴機器的夾盤塗佈著用以幫助進行該丸滴製程的順從性保護材料，例如，鐵氟龍。

在圖16d中，暫時性支撐層422會被形成在重建晶圓414的上方並且接觸囊封劑286的一背側表面。暫時性支撐層422包含高溫膠帶、可熱解膠帶、並且會在凸塊424的形成與擺放期間支撐重建晶圓414。

多個凸塊424會被形成在重建晶圓414、相對凸塊418、以及相對暫時性支撐層422的上方。凸塊424係藉由利用蒸發製程、電解質電鍍製程、無電極電鍍製程、丸滴製程或是網印製程在導體層318的上方沉積一導電凸塊材料而形成。該凸塊材料可能係Al、Sn、Ni、Au、Ag、Pb、Bi、Cu、焊料以及它們的組合，其會有一非必要的助熔溶液。舉例來說，該凸塊材料可能是Sn/Pb共熔合金、高鉛焊料、或是無鉛焊料。該凸塊材料會利用合宜的附著或焊接製程被焊接至導體層318。於其中一實施例中，該凸塊材料會藉由將該材料加熱至其熔點以上而被回焊，用以形成球狀的丸體或凸塊424。於某些應用中，凸塊424會被二次回焊，以便改善和導體層318的電接觸效果。該等凸塊亦可被壓縮焊接至導體層318。凸塊424代表能夠被形成在導體層318上方的其中一種類型的互連結構。該互連結構亦能夠使用焊線、導電膏、短柱凸塊、微凸塊或是其它電互連線。

於另一實施例中，暫時性支撐層422為非必要元件並且不會被貼附至重建晶圓414用以形成凸塊424。凸塊424的形成方式如上述，但是並沒有暫時性支撐層422來替重建晶圓414提供結構性支撐。當藉由丸滴製程形成凸塊424時，在凸塊424的擺放期間會使用該丸滴機器中的一夾盤來提供暫時性支撐。當被用於支撐時，該丸滴機器的夾盤會塗佈著順從性保護材料，例如，鐵氟龍。

在形成凸塊424之後，暫時性支撐層422會被移除(如果有使用的話)。重建晶圓414會利用鋸片或是雷射切割裝置426被單體化裁切個別的3D FO-WLCSP 428。

圖17所示的係3D FO-WLCSP 430，其雷同於圖13x中的3D FO-WLCSP 366。3D FO-WLCSP 430和3D FO-WLCSP 366的差別在於3D FO-WLCSP 430被形成時並沒有在囊封劑286中形成開口288。據此，導體層434的一頂端表面432會與表面432周圍的絕緣層或鈍化層438的頂端表面436齊平，而不會如圖13x中所示般地包含一在該導體層周圍具有梯階狀配置的囊封劑286。

圖18a雷同於圖13x，所示的係3D FO-WLCSP 442，其雷同於圖13x中的3D FO-WLCSP 366。3D FO-WLCSP 442和3D FO-WLCSP 366的差別在於3D FO-WLCSP 442會被形成具有多個導體圓柱體444以及絕緣層或鈍化層446。多個導體圓柱體444會被形成在囊封劑450的正面448的上方、半導體晶粒452的接觸觸墊451的上方、以及開口453裡面。導體圓柱體444係使用一圖樣化與金屬沉積製程所形成，例如，濺鍍、電解質電鍍以及無電極電鍍。於其中一實施例中，導體圓柱體444為Cu。或者，導體圓柱體444係由下面所製成的一或多層：Al、Cu、Sn、Ni、Au、Ag或是其它合宜的導電材料。於其中一實施例中，導體圓柱體444包含一Cu電鍍晶種層，其係利用PVD被沉積在囊封劑450的正面448的上方、半導體晶粒452的接觸觸墊451的上方以及開口453裡面。導體圓柱體444會被電連接至接觸觸墊451、凸塊454以及互連結構456。

絕緣層446會利用下面的製程被形成在囊封劑450的上方、半導體晶粒452的上方以及導體圓柱體444附近：真空層疊、焊膏印刷、壓縮模造、旋塗或是其它合宜的製程。絕緣層446為LCP、層疊合成膜、具有填充劑的絕緣膏、焊料遮罩光阻膜、液體模造化合物或粒狀模造化合物、光敏性合成光阻以及光敏性低固化溫度介電質光阻。於其中一實施例中，絕緣層446包含一非必要的介電層，其會在囊封劑450中形成開口453之後被塗敷並且圖樣化在囊封劑450的正面448的上方。在形成絕緣層446之後，該絕緣層會進行固化或UV曝光、顯影以及固化。在固化之後，一部分的絕緣層446會藉由研磨、雷射鑽鑿或是其它合宜的製程被移除，用以露出被絕緣層446覆蓋的一部分導體圓柱體444。

圖18b所示的係3D FO-WLCSP 462，其雷同於圖18a中的3D FO-WLCSP 442。3D FO-WLCSP 462和3D FO-WLCSP 442的差別在於3D FO-WLCSP 462被形成時並沒有在囊封劑450中形成開口453。據此，導體層466的一頂端表面464會與表面464周圍的囊封劑450的正面468齊平，而不會如圖18a中所示般地包含一在該導體層周圍具有梯階狀配置的囊封劑。

圖19a雷同於圖13x，其包含由穿孔或TSV 474以及接觸觸墊476所組成的特徵圖樣。穿孔474會藉由深反應離子蝕刻(Deep Reactive Ion Etching，DRIE)製程、雷射鑽鑿、或是其它合宜的製程被形成貫穿半導體晶粒478。穿孔474會利用PVD、CVD、電解質電鍍製程、無電極電鍍製程、或是其它合宜的金屬沉積製程被Al、Cu、Sn、Ni、Au、Ag、Ti、W、多晶矽或是其它合宜的導電材料填充。或者，複數個短柱凸塊或焊球可能會被形成在該等穿孔裡面。穿孔474會從半導體晶粒478的一主動表面處的接觸觸墊480延伸至半導體晶粒478的背側，用以為3D FO-WLCSP 482提供直通垂直電互連。

多個接觸觸墊或接觸樁TSV RDL 476會被形成在穿孔474的上方以及半導體晶粒478的一背側的上方。接觸觸墊476係由一導體材料(例如，Al、Cu、Sn、Ni、Au或是Ag)所製成並且會被電連接至穿孔474與接觸觸墊480。接觸觸墊476係藉由PVD、CVD、電解質電鍍製程、無電極電鍍製程或是其它合宜的製程所形成。當接觸觸墊476上方的囊封劑484的一背側或頂端表面進行研磨作業用以平坦化該表面並且縮減該囊封劑的厚度時，多個接觸觸墊476便會露出。於其中一實施例中，接觸觸墊476會在開口486形成之前藉由該背面研磨製程而被露出。或者，接觸觸墊476亦可以在開口486形成之前或之後利用淺雷射鑽鑿或是其它合宜的製程而被露出。

圖19b所示的係3D FO-WLCSP 490，其雷同於圖19a中的3D FO-WLCSP 482。3D FO-WLCSP 490和3D FO-WLCSP 482的差別在於利用多個微凸塊494將半導體晶粒492併入鑲嵌在半導體晶粒496的背側上方。半導體晶粒492會在平板級處被鑲嵌、在重建晶圓級處被鑲嵌或是在SMT製程之後被鑲嵌。

圖20a所示的係3D FO-WLCSP 500，其雷同於圖13x中的3D FO-WLCSP 366。在圖20a中，半導體晶粒502的一背側表面會從囊封劑504處露出。一囊封劑或模造化合物506會被沉積在半導體晶粒502的整個背側表面或頂端表面以及囊封劑504的上方並且接觸它們。囊封劑504係先利用真空層疊製程、焊膏印刷製程、壓縮模造製程、轉印模造製程、液體囊封劑模造製程、旋塗製程、噴塗製程或是其它合宜的製程被沉積，接著再進行固化。囊封劑506係具有或不具有Cu薄片的LCP、層疊合成膜、具有填充劑的絕緣膏、焊料遮罩光阻膜、液體模造化合物或粒狀模造化合物、光敏性合成光阻以及光敏性低固化溫度介電質光阻或是其它合宜的材料。囊封劑506係非導體，其會為該半導體裝置提供物理性支撐與環境保護，避免受到外部元素與污染物的破壞。於其中一實施例中，囊封劑506的CTE大於等於15ppm而且顏色為黑色。囊封劑506的厚度以及囊封劑506的其它材料特性會經過選擇，以便達成3D FO-WLCSP 500的所希翹曲與可靠度效能。

圖20b所示的係3D FO-WLCSP 510，其雷同於圖20a 中的3D FO-WLCSP 500。其並沒有在半導體晶粒502的整個背側表面或頂端表面以及囊封劑504的上方沉積囊封劑或模造化合物506，但是，囊封劑512會被沉積在半導體晶粒514的一背側表面以及一部分囊封劑516的上方。然而，囊封劑512並不會被形成在開口518的周圍。囊封劑512會為該半導體晶粒514提供物理性支撐與環境保護，避免受到外部元素與污染物的破壞。於其中一實施例中，囊封劑512的CTE大於等於15ppm而且顏色為黑色。囊封劑512的厚度以及該囊封劑的其它材料特性會經過選擇，以便達成3D FO-WLCSP 510的所希翹曲與可靠度效能。

圖21a所示的係3D FO-WLCSP 522，其雷同於圖13x中的3D FO-WLCSP 366。FO-WLCSP 522和FO-WLCSP 366的差別在於囊封劑524會被形成在囊封劑524中具有一梯階狀部分526，其和半導體晶粒530之覆蓋區外面的囊封劑524的一背表面會有一垂直偏移528。因此，梯階狀部分526會形成一梯階狀鑄模帽部，其會突出在半導體晶粒530的背側上方。梯階狀部分526係在囊封劑524的形成期間被形成。或者，梯階狀部分526會在一選擇性背面研磨製程中被形成。梯階狀部分526在半導體晶粒530的背側上方具有一厚度532，而且於其中一實施例中，厚度532小於半導體晶粒530的厚度。於另一實施例中，厚度532大於等於半導體晶粒530的厚度。厚度532、垂直偏移528、以及梯階狀部分526的長度與寬度會經過調整，以便最佳化封裝深寬比以及3D FO-WLCSP 522在熱效能以及翹曲方面的表現。梯階狀部分526的長度與寬度會根據3D FO-WLCSP 522的設計來調整，用以形成一大於半導體晶粒530之覆蓋區的區域。或者，梯階狀部分526的長度與寬度會被調整成用以形成一小於等於半導體晶粒530之覆蓋區的區域。於其中一實施例中，梯階狀部分526的一外緣會垂直對齊半導體晶粒530的一外緣。

圖21b所示的係3D FO-WLCSP 538，其雷同於圖21a中的3D FO-WLCSP 522。囊封劑540相對於半導體晶粒544之覆蓋區外面的囊封劑540的一背表面會有一垂直偏移542。因此，垂直偏移542會形成一梯階狀鑄模帽部，其會突出在半導體晶粒544的背側上方。垂直偏移542係在囊封劑540的形成期間被形成。或者，垂直偏移542會在一選擇性背面研磨製程中被形成。一半導體裝置或封裝546會被鑲嵌在半導體晶粒544的上方並且利用凸塊550被電連接至導體層548。半導體裝置546的一底部表面相對於半導體544之覆蓋區外面的囊封劑540的一背表面會有一垂直偏移552。垂直偏移552的距離大於垂直偏移542的距離，因此，半導體裝置546的底部表面不會接觸囊封劑540的背表面，其包含該梯階狀鑄模帽部的背表面在內。

圖21c所示的係3D FO-WLCSP 556，其雷同於圖21b中的3D FO-WLCSP 538。囊封劑558相對於囊封劑558的一頂端表面或背側表面會有一垂直偏移560，其會在半導體晶粒562的一背側上方於該囊封劑之中形成一凹腔561。垂直偏移560會形成凹腔561，其內陷於並且低於該凹腔之覆蓋區外面的囊封劑558頂端表面或背側表面。凹腔561係在囊封劑558的形成期間被形成。或者，凹腔561會在一選擇性背面研磨製程中藉由淺雷射開槽、濕式蝕刻或是其它合宜的方法被形成。凹腔561會被配置成用以提供給稍後被鑲嵌之半導體裝置(例如，覆晶式半導體裝置、焊線BGA、焊線LGA、離散式組件或是其它半導體裝置)使用的空間。

一半導體裝置或封裝564會被鑲嵌在半導體晶粒562的上方並且利用凸塊568被電連接至導體層566。半導體裝置564的一底部表面相對於的囊封劑558的一頂端表面或背側表面會有一垂直偏移570。一半導體裝置或封裝572會被鑲嵌至半導體裝置564並且介於凸塊568之間。垂直偏移560與570的組合距離會大於被半導體裝置572佔據的垂直距離。據此，半導體裝置572會適配在凹腔561裡面並且被定位在囊封劑558的上方而不接觸囊封劑558。

圖22a所示的係3D FO-WLCSP 576，其雷同於圖13x中的3D FO-WLCSP 366。然而，FO-WLCSP 576並沒有形成和FO-WLCSP 366中之凸塊356雷同的電互連線或凸塊來達成頂側電互連。開口578裡面的電互連線並非在3D FO-WLCSP 576完成之前被形成。取而代之的係，一電互連線會在3D FO-WLCSP 576完成之後於用於下一層互連的SMT製程期間被形成在開口578之中，或者成為一PoP組裝製程的一部分。

圖22b雷同於圖22a，所示的係另一實施例，其中，和 FO-WLCSP 366中之凸塊356雷同的電互連線或凸塊會一直到3D FO-WLCSP 580完成之後才會被形成。電互連線會在用於下一層互連的SMT製程期間被形成在開口582之中，或者成為一PoP組裝製程的一部分。對照於圖22a，圖22b顯示出，半導體晶粒584的一背側會從囊封劑586處露出，成為已單體化裁切3D FO-WLCSP 580的一部分。

圖22c雷同於圖22b，所示的係FO-WLCSP 590，其具有一被形成在囊封劑594的一頂端表面或背側表面上方或之上以及半導體晶粒596的一背側上方的導體層592。導體層或導體膜592為Cu、Al、鐵氧體(ferrite)或是羰基鐵(carbonyl iron)、不鏽鋼、鎳銀、低碳鋼、矽鐵鋼、金屬薄片、導體樹脂以及具有高導熱係數或是能夠阻隔或吸收下面干擾的其它材料：電磁干擾(ElectroMagnetic Interference，EMI)、射頻干擾(Radio Frequency Interference，RFI)、諧波失真以及其它裝置間干擾。導體層592會利用下面製程被圖樣化並且保形沉積：層疊、印刷、電解質電鍍、無電極電鍍、濺鍍、PVD、CVD、或是其它合宜的金屬沉積製程。導體層592會被形成具有一非必要的絕緣層或保護層596。

非必要的絕緣層596會被形成在半導體晶粒596的一背側上方。絕緣層596含有由下面所製成的一或多層：光敏性低固化溫度介電質光阻、光敏性合成光阻、LCP、層疊合成膜、具有填充劑的絕緣膏、焊料遮罩光阻膜、液體模造化合物、粒狀模造化合物、聚亞醯胺、BCB、PBO、SiO₂、 Si₃N₄、SiON、Ta₂O₅、Al₂O₃或是具有雷同絕緣特性及結構特性的其它材料。絕緣層596係利用下面方法被沉積：印刷、旋塗、噴塗、層疊或是其它合宜的製程。

導體層592和非必要的絕緣層596會在形成開口598之前或之後被形成在囊封劑594的背側與半導體晶粒596之上。於其中一實施例中，導體層592充當一散熱片，用以改善3D FO-WLCSP 590的熱效能。於另一實施例中，導體層592充當一屏蔽層，用以阻隔或是吸收EMI、RFI、諧波失真以及其它干擾。

圖23所示的係3D FO-WLCSP 600，其雷同於圖13w中的3D FO-WLCSP 362。3D FO-WLCSP 600和FO-WLCSP 362的差別在於併入裂痕阻止層(crack stop layer)602。裂痕阻止層602會利用下面製程被保形塗敷在半導體晶粒606上方的絕緣層604的上方並且遵循絕緣層604的外形：旋塗、真空層疊、網印或是其它合宜的製程。裂痕阻止層602含有由下面所製成的一或多層：SiO₂、Si₃N₄、SiON、Ta₂O₅、Al₂O₃、HfO₂、光敏性聚亞醯胺、非光敏性聚亞醯胺、BCB、PBO、介電膜材料或是固化溫度低於等於380℃之具有雷同絕緣特性及結構特性的其它材料。裂痕阻止層602具有高拉伸強度與高延長性，其有助於防止在3D FO-WLCSP 600裡面發生裂痕。於其中一實施例中，裂痕阻止層602的拉伸強度大於等於100個百萬帕(MPa)，而延長性落在30至150%的範圍中。一部分的裂痕阻止層602會藉由雷射鑽鑿、反應離子蝕刻(Reactive Ion Etching，RIE)、UV曝光、或是其它合宜的製程從接觸觸墊277的上方被移除，用以形成一會露出一部分接觸觸墊277的開口或是穿孔。從接觸觸墊277的上方被移除的裂痕阻止層602部分係在該裂痕阻止層固化之後才被移除，或者，係在半導體晶粒606被單體化裁切並接著被鑲嵌在一部分的3D FO-WLCSP 600裡面之前先被移除。於其中一實施例中，一部分的絕緣層604亦可能在和移除該部分裂痕阻止層602相同的製程步驟中被移除，以便露出該部分的接觸觸墊277。

圖24a所示的係3D FO-WLCSP 610，其雷同於圖13w中的3D FO-WLCSP 362。3D FO-WLCSP 610和FO-WLCSP 362的差別在於併入一互連結構612，其係相對於互連線320水平擴充。互連結構612包含導體層614，雷同於導體層302，其會延伸至囊封劑620中的開口或空隙616與618之中。開口616與618類似於圖13h中的開口288，並且會被形成在囊封劑620的正面之中。開口624類似於圖13t中的開口350，並且會被形成在囊封劑620的背面之中以及開口616的上方。開口624並不會被形成在開口618的上方。據此，並非被形成在囊封劑620的正面之中的每一個開口616與618皆會有一被形成在囊封劑620的背面之中的對應開口624。不具有一被形成在囊封劑620的背面之中的對應開口624的開口618係被定位在3D FO-WLCSP 610裡面，俾使得凸塊或正面I/O互連線628會被形成在開口618的上方並且垂直對齊開口618。互連結構612裡面所包含的導體層以及絕緣層或鈍化層的數量與配置會根據3D FO-WLCSP 610的設計與功能隨著電路繞線設計的複雜性而改變，並且提供額外的互連功能。

圖24b雷同於圖24a，所示的係FO-WLCSP 632，其具有一延伸至開口636、638以及640之中的水平擴充互連結構634。導體層642會被保形塗敷至絕緣層或鈍化層644並且遵循絕緣層或鈍化層644的外形。導體層642會延伸至開口636之中，但並不會延伸至開口638與640之中。開口638並不具有一被形成在囊封劑646之背側中的對應開口644，並且係被定位在3D FO-WLCSP 632裡面，俾使得一凸塊或正面I/O互連線648會被形成在開口638的上方並且垂直對齊開口638。一部分的導體層642雖然沒有延伸至開口638之中，但是卻會延伸在開口638與互連線648之間。同樣地，開口640並不具有一被形成在囊封劑646之背側中的對應開口644，但是會被定位在3D FO-WLCSP 632裡面，俾使得一凸塊或正面I/O互連線648會被形成在開口640的上方並且垂直對齊開口640。一部分的導體層642並沒有延伸在開口640與互連線648之間。互連線634裡面所包含的導體層以及絕緣層或鈍化層的數量與配置會根據3D FO-WLCSP 632的設計與功能隨著電路繞線設計的複雜性而改變。

圖25a雷同於圖24a，所示的係3D FO-WLCSP 652，其具有一水平擴充互連結構654。3D FO-WLCSP 652包含囊封層656，其會在該囊封層之正面的多列之中形成多個開口或空隙658。互連結構654以及該互連結構的一部分會延伸至開口658之中。導體層660會形成互連結構654的一部分並且會被保形塗敷至絕緣層或鈍化層662並且遵循絕緣層或鈍化層662的外形。導體層660會延伸至多個開口658之中，而且每一個開口658皆具有一被形成在囊封劑656之背側中的對應開口664。據此，多個開口664會被形成在多列之中並且被定位成一用於貫穿3D FO-WLCSP 652之背側之垂直電連接線的陣列。電連接直通開口664係如前面所述般地藉由在該等開口裡面以及互連結構654之上沉積導體材料來達成。開口658會被定位在3D FO-WLCSP 652裡面，俾使得一凸塊或正面I/O互連線668會被形成在每一個開口658的上方並且垂直對齊每一個開口658。互連線654裡面所包含的導體層以及絕緣層或鈍化層的數量與配置會根據3D FO-WLCSP 652的設計與功能隨著電路繞線設計的複雜性而改變。據此，3D FO-WLCSP 652利用被形成在半導體晶粒670之覆蓋區外面的一互連I/O陣列直通垂直互連線來提供3D電互連，而沒有使用一延伸在該半導體晶粒之覆蓋區裡面的背側RDL。

圖25b雷同於圖25a，所示的係3D FO-WLCSP 674，其具有一水平擴充互連結構676。3D FO-WLCSP 674和FO-WLCSP 652的差別在於一薄的絕緣層或鈍化層678仍會殘留在被形成在囊封劑682之背側的開口684與導體層686之間的開口680之中。於其中一實施例中，絕緣層678會顯影不足，俾使得該薄的絕緣層678仍會殘留在開口680之中。據此，3D FO-WLCSP 674利用被形成在半導體晶粒 686之覆蓋區外面的一互連I/O陣列直通垂直互連線來提供3D電互連，而沒有使用一延伸在該半導體晶粒之覆蓋區裡面的背側RDL。

雖然本文已經詳細解釋過本發明的一或多個實施例；不過，熟練的技術人士便會明白，可以對該些實施例進行修正與改變，其並不會脫離後面申請專利範圍中所提出的本發明的範疇。

10‧‧‧電子裝置

12‧‧‧PCB

14‧‧‧導體訊號線路

16‧‧‧焊線封裝

18‧‧‧覆晶

20‧‧‧球柵陣列(BGA)

22‧‧‧凸塊晶片載板(BCC)

24‧‧‧雙直列封裝(DIP)

26‧‧‧平台格柵陣列(LGA)

28‧‧‧多晶片模組(MCM)

30‧‧‧方形扁平無導線封裝(QFN)

32‧‧‧方形扁平封裝

34‧‧‧半導體晶粒

36‧‧‧接觸觸墊

38‧‧‧中間載板

40‧‧‧導體導線

42‧‧‧焊線

44‧‧‧囊封劑

46‧‧‧半導體晶粒

48‧‧‧載板

50‧‧‧底層填充或環氧樹脂膠黏材料

52‧‧‧焊線

54‧‧‧接觸觸墊

56‧‧‧接觸觸墊

60‧‧‧模造化合物或囊封劑

64‧‧‧接觸觸墊

66‧‧‧凸塊

76‧‧‧中間載板

78‧‧‧主動區

80‧‧‧凸塊

82‧‧‧凸塊

84‧‧‧訊號線

86‧‧‧模造化合物或囊封劑

90‧‧‧半導體晶圓

92‧‧‧基礎基板材料

94‧‧‧切割道

96‧‧‧背表面

97‧‧‧主動表面

98‧‧‧導體層

99‧‧‧鋸片或雷射切割工具

100‧‧‧基板或晶圓

102‧‧‧介面層

104a‧‧‧導體層

104b‧‧‧導體層

104c‧‧‧導體層

104d‧‧‧導體層

106‧‧‧間隙

108‧‧‧光阻層

110‧‧‧導體柱或導體樁

112‧‧‧半導體晶粒或組件

114‧‧‧凸塊或互連線

116‧‧‧囊封劑或模造化合物

118‧‧‧絕緣層或鈍化層

120‧‧‧導體層

122‧‧‧絕緣層或鈍化層

124‧‧‧保護層

126‧‧‧互連線

128‧‧‧觸墊

130‧‧‧絕緣層或鈍化層

132‧‧‧區域

134‧‧‧頂端潤濕層

136‧‧‧屏障層

138‧‧‧底部潤濕層

140‧‧‧黏著層

142‧‧‧頂端潤濕層

144‧‧‧屏障層

146‧‧‧底部潤濕層

148‧‧‧黏著層

150‧‧‧導體層

152‧‧‧凸塊

154‧‧‧凸塊

156‧‧‧導體層

158‧‧‧絕緣層或鈍化層

160‧‧‧凸塊

162‧‧‧區域

163‧‧‧頂端潤濕層

164‧‧‧屏障層

165‧‧‧中間黏著層

166‧‧‧屏障層

167‧‧‧底部潤濕層

168‧‧‧底部黏著層

170a‧‧‧導體層

170b‧‧‧導體層

170c‧‧‧導體層

170d‧‧‧導體層

172‧‧‧半導體晶粒

174‧‧‧凸塊

176‧‧‧導體柱或導體樁

178‧‧‧第一囊封劑或模造化合物

179‧‧‧頂端表面

180‧‧‧凸塊

181‧‧‧第二囊封劑或模造化合物

182‧‧‧第一或底部表面

183‧‧‧第二或頂端表面

184‧‧‧導體層

186‧‧‧絕緣層或鈍化層

188‧‧‧絕緣層或鈍化層

190‧‧‧凸塊

192‧‧‧凸塊

200a‧‧‧導體層

200b‧‧‧導體層

200c‧‧‧導體層

200d‧‧‧導體層

202‧‧‧半導體晶粒

203‧‧‧間隙

204‧‧‧凸塊

206‧‧‧導體柱或導體樁

208‧‧‧囊封劑

210‧‧‧絕緣層

212‧‧‧導體層

214‧‧‧絕緣層

216‧‧‧互連線

218‧‧‧導體層

220‧‧‧絕緣層或鈍化層

222‧‧‧凸塊

230‧‧‧載板

232‧‧‧介面層

234‧‧‧導體柱或導體樁

236‧‧‧半導體晶粒

237‧‧‧接觸觸墊

238‧‧‧黏著劑

240‧‧‧囊封劑或模造化合物

242‧‧‧絕緣層或鈍化層

244‧‧‧導體層

246‧‧‧絕緣層或鈍化層

248‧‧‧絕緣層或鈍化層

250‧‧‧導體層

252‧‧‧絕緣層或鈍化層

254‧‧‧凸塊

260‧‧‧囊封劑或模造化合物

262‧‧‧囊封劑或模造化合物

270‧‧‧基板或暫時性載板

272‧‧‧介面層或雙面承載膠帶

276‧‧‧半導體晶粒

277‧‧‧接觸觸墊

278‧‧‧絕緣層或鈍化層

280‧‧‧印刷點或結瘤

282‧‧‧暫時性平坦化與保護層

284‧‧‧背面對齊單元

286‧‧‧囊封劑或模造化合物

288‧‧‧開口或空隙

290‧‧‧側壁

292‧‧‧底部部分

294‧‧‧開口

296‧‧‧開口或凹腔

298‧‧‧絕緣層或鈍化層

302‧‧‧導體層

306‧‧‧絕緣層或鈍化層

310‧‧‧導體層

314‧‧‧絕緣層或鈍化層

318‧‧‧導體層

320‧‧‧互連結構

322‧‧‧絕緣層或鈍化層

326‧‧‧凸塊

328‧‧‧凸塊

332‧‧‧凸塊

336‧‧‧凸塊

338‧‧‧絕緣層

342‧‧‧背面研磨膠帶

344‧‧‧研磨機

346‧‧‧囊封劑或模造化合物

350‧‧‧開口

352‧‧‧開口

356‧‧‧凸塊

360‧‧‧鋸片或是雷射切割裝置

362‧‧‧3D FO-WLCSP

366‧‧‧3D FO-WLCSP

368‧‧‧鋸片或是雷射切割裝置

370‧‧‧導體凸塊材料

374‧‧‧有凸塊的半導體裝置或封裝

376‧‧‧凸塊

378‧‧‧3D FO-WLCSP

382‧‧‧凸塊

384‧‧‧鋸片或是雷射切割裝置

386‧‧‧3D FO-PoP

387‧‧‧切割保護膠帶

388‧‧‧重建晶圓

390‧‧‧載板

392‧‧‧凹腔

394‧‧‧間隙或是偏移

396‧‧‧不可潤濕材料

397‧‧‧真空迴路或真空孔

398‧‧‧偏移

400‧‧‧凸塊

404‧‧‧鋸片或是雷射切割裝置

406‧‧‧3D FO-WLCSP

410‧‧‧背面研磨膠帶

412‧‧‧開口

414‧‧‧重建晶圓

416‧‧‧暫時性支撐層

418‧‧‧凸塊

422‧‧‧暫時性支撐層

424‧‧‧凸塊

426‧‧‧鋸片或是雷射切割裝置

428‧‧‧3D FO-WLCSP

430‧‧‧3D FO-WLCSP

432‧‧‧頂端表面

434‧‧‧導體層

436‧‧‧頂端表面

438‧‧‧絕緣層或鈍化層

442‧‧‧3D FO-WLCSP

444‧‧‧導體圓柱體

446‧‧‧絕緣層或鈍化層

448‧‧‧囊封劑正面

450‧‧‧囊封劑

451‧‧‧接觸觸墊

452‧‧‧半導體晶粒

453‧‧‧開口

454‧‧‧凸塊

456‧‧‧互連結構

462‧‧‧3D FO-WLCSP

464‧‧‧頂端表面

466‧‧‧導體層

468‧‧‧囊封劑正面

474‧‧‧穿孔或TSV

476‧‧‧接觸觸墊

478‧‧‧半導體晶粒

480‧‧‧接觸觸墊

482‧‧‧3D FO-WLCSP

484‧‧‧囊封劑

486‧‧‧開口

490‧‧‧3D FO-WLCSP

492‧‧‧半導體晶粒

494‧‧‧微凸塊

496‧‧‧半導體晶粒

500‧‧‧3D FO-WLCSP

502‧‧‧半導體晶粒

504‧‧‧囊封劑

506‧‧‧囊封劑或模造化合物

510‧‧‧3D FO-WLCSP

512‧‧‧囊封劑

514‧‧‧半導體晶粒

516‧‧‧囊封劑

518‧‧‧開口

522‧‧‧3D FO-WLCSP

524‧‧‧囊封劑

526‧‧‧梯階狀部分

528‧‧‧垂直偏移

530‧‧‧半導體晶粒

532‧‧‧厚度

538‧‧‧3D FO-WLCSP

540‧‧‧囊封劑

542‧‧‧垂直偏移

544‧‧‧半導體晶粒

546‧‧‧半導體裝置或封裝

548‧‧‧導體層

550‧‧‧凸塊

552‧‧‧垂直偏移

556‧‧‧3D FO-WLCSP

558‧‧‧囊封劑

560‧‧‧垂直偏移

561‧‧‧凹腔

562‧‧‧半導體晶粒

564‧‧‧半導體裝置或封裝

566‧‧‧導體層

568‧‧‧凸塊

570‧‧‧垂直偏移

572‧‧‧半導體裝置或封裝

576‧‧‧3D FO-WLCSP

578‧‧‧開口

580‧‧‧3D FO-WLCSP

582‧‧‧開口

584‧‧‧半導體晶粒

586‧‧‧囊封劑

590‧‧‧FO-WLCSP

592‧‧‧導體層

594‧‧‧囊封劑

596‧‧‧半導體晶粒/絕緣層或保護層

598‧‧‧開口

600‧‧‧3D FO-WLCSP

602‧‧‧裂痕阻止層

604‧‧‧絕緣層

606‧‧‧半導體晶粒

610‧‧‧3D FO-WLCSP

612‧‧‧互連結構

614‧‧‧導體層

616‧‧‧開口或空隙

618‧‧‧開口或空隙

620‧‧‧囊封劑

624‧‧‧開口

628‧‧‧凸塊或正面I/O互連線

632‧‧‧FO-WLCSP

634‧‧‧互連結構

636‧‧‧開口

638‧‧‧開口

640‧‧‧開口

642‧‧‧導體層

644‧‧‧絕緣層或鈍化層/開口

646‧‧‧囊封劑

648‧‧‧凸塊或正面I/O互連線

652‧‧‧3D FO-WLCSP

654‧‧‧互連結構

656‧‧‧囊封層

658‧‧‧開口或空隙

660‧‧‧導體層

662‧‧‧絕緣層或鈍化層

664‧‧‧開口

668‧‧‧凸塊或正面I/O互連線

670‧‧‧半導體晶粒

674‧‧‧3D FO-WLCSP

676‧‧‧互連結構

678‧‧‧絕緣層或鈍化層

680‧‧‧開口

682‧‧‧囊封劑

684‧‧‧開口

686‧‧‧導體層

圖1所示的係一印刷電路板(Printed Circuit Board，PCB)，在其表面上鑲嵌著不同類型的封裝；圖2a至2c所示的係被鑲嵌至該PCB的代表性半導體封裝的進一步細節；圖3a至3c所示的係一半導體晶圓，其具有藉由切割道被分離的複數個半導體晶粒；圖4a至4k所示的係用於形成FO-WLCSP的垂直互連結構的一種製程；圖5a至5b所示的係具有垂直互連結構的FO-WLCSP，其具有多根導體柱；圖6所示的係具有垂直互連結構的FO-WLCSP的一替代實施例；圖7所示的係用於FO-WLCSP之垂直互連結構的多層UBM；圖8所示的係具有垂直互連結構的FO-WLCSP的一替代實施例，其具有多根導體柱與多個凸塊；圖9a至9c所示的係具有垂直互連結構的FO-WLCSP，其在該等導體柱下方具有RDL；圖10a至10b所示的係用於形成3D FO-WLCSP的垂直互連結構的另一種製程；圖11所示的係具有垂直互連結構的FO-WLCSP，其在半導體晶粒的上方具有囊封劑；圖12所示的係具有另一垂直互連結構的FO-WLCSP，其在半導體晶粒的上方具有囊封劑；圖13a至13x所示的係用於形成3D FO-WLCSP的垂直互連結構的另一種製程；圖14a至14d所示的係用以將一有凸塊的半導體裝置鑲嵌在一具有垂直互連結構的3D FO-WLCSP上方的一種製成；圖15a至15d所示的係用於形成3D FO-WLCSP的垂直互連結構的另一種製程；圖16a至16d所示的係用於形成3D FO-WLCSP的垂直互連結構的另一種製程；圖17所示的係具有垂直互連結構的FO-WLCSP的另一實施例；圖18a至18b所示的係具有垂直互連結構的FO-WLCSP的一替代實施例，其具有多根導體柱狀物(conductive column)；圖19a至19b所示的係3D FO-WLCSP的另一實施例，其具有多條導體穿孔；圖20a至20b所示的係一在半導體晶粒的上方具有囊封劑的3D FO-WLCSP；圖21a至21c所示的係具有梯階狀囊封劑的3D FO-WLCSP；圖22a至22c所示的係3D FO-WLCSP的另一實施例，其含一散熱片或屏障層；圖23所示的係具有一裂痕阻止層的3D FO-WLCSP；圖24a至24b所示的係一3D FO-WLCSP，其包含一水平擴充互連結構；以及圖25a至25b所示的係一3D FO-WLCSP的另一實施例，其包含一水平擴充互連結構。