TWI823299B - 電晶體下具有電源連接結構之半導體結構的製造方法及電晶體下具有電源連接結構之半導體結構 - Google Patents
電晶體下具有電源連接結構之半導體結構的製造方法及電晶體下具有電源連接結構之半導體結構 Download PDFInfo
- Publication number
- TWI823299B TWI823299B TW111110115A TW111110115A TWI823299B TW I823299 B TWI823299 B TW I823299B TW 111110115 A TW111110115 A TW 111110115A TW 111110115 A TW111110115 A TW 111110115A TW I823299 B TWI823299 B TW I823299B
- Authority
- TW
- Taiwan
- Prior art keywords
- layer
- substrate
- stop
- power connection
- transistor
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 77
- 238000000034 method Methods 0.000 title claims abstract description 41
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 24
- 239000010410 layer Substances 0.000 claims abstract description 268
- 239000000758 substrate Substances 0.000 claims abstract description 120
- 239000011241 protective layer Substances 0.000 claims abstract description 26
- 238000005468 ion implantation Methods 0.000 claims description 31
- 238000009713 electroplating Methods 0.000 claims description 21
- 229910052751 metal Inorganic materials 0.000 claims description 16
- 239000002184 metal Substances 0.000 claims description 16
- 239000000463 material Substances 0.000 claims description 13
- 229910021332 silicide Inorganic materials 0.000 claims description 13
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims description 13
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 11
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 11
- 229920002120 photoresistant polymer Polymers 0.000 claims description 11
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 10
- 239000000126 substance Substances 0.000 claims description 8
- 235000012239 silicon dioxide Nutrition 0.000 claims description 5
- 239000000377 silicon dioxide Substances 0.000 claims description 5
- 238000001312 dry etching Methods 0.000 claims description 4
- 238000000227 grinding Methods 0.000 claims description 4
- 238000000137 annealing Methods 0.000 claims description 3
- 238000005530 etching Methods 0.000 claims description 3
- 238000001020 plasma etching Methods 0.000 claims description 3
- 238000005498 polishing Methods 0.000 claims description 3
- 238000001039 wet etching Methods 0.000 claims description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 6
- 238000010586 diagram Methods 0.000 description 6
- 229910052710 silicon Inorganic materials 0.000 description 6
- 239000010703 silicon Substances 0.000 description 6
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 4
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 3
- 229910004298 SiO 2 Inorganic materials 0.000 description 3
- 150000002500 ions Chemical class 0.000 description 3
- 238000007517 polishing process Methods 0.000 description 3
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 2
- 239000010941 cobalt Substances 0.000 description 2
- 229910017052 cobalt Inorganic materials 0.000 description 2
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 229910052757 nitrogen Inorganic materials 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- 229910000679 solder Inorganic materials 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 229910052715 tantalum Inorganic materials 0.000 description 2
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 2
- 239000010936 titanium Substances 0.000 description 2
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 1
- UGACIEPFGXRWCH-UHFFFAOYSA-N [Si].[Ti] Chemical compound [Si].[Ti] UGACIEPFGXRWCH-UHFFFAOYSA-N 0.000 description 1
- 238000000231 atomic layer deposition Methods 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 230000003467 diminishing effect Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- PEUPIGGLJVUNEU-UHFFFAOYSA-N nickel silicon Chemical compound [Si].[Ni] PEUPIGGLJVUNEU-UHFFFAOYSA-N 0.000 description 1
- HEHINIICWNIGNO-UHFFFAOYSA-N oxosilicon;titanium Chemical compound [Ti].[Si]=O HEHINIICWNIGNO-UHFFFAOYSA-N 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- WNUPENMBHHEARK-UHFFFAOYSA-N silicon tungsten Chemical compound [Si].[W] WNUPENMBHHEARK-UHFFFAOYSA-N 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
- 230000005570 vertical transmission Effects 0.000 description 1
Images
Landscapes
- Electrodes Of Semiconductors (AREA)
- Junction Field-Effect Transistors (AREA)
Abstract
一種電晶體下具有電源連接結構之半導體結構的製造方法包含：形成停止層結構於半導體基板內，將其分為基板第一部分及基板第二部分；形成多個停止部於基板第一部分內且鄰近主動面；於主動面設置電晶體元件，電晶體元件的接點部對應停止部；移除基板第二部分及停止層結構；形成具有第一圖案化開口的第一圖案化遮罩層於基板第一部分的底面，第一圖案化開口對應停止部；在基板第一部分形成貫穿的開槽，經由開槽顯露接點部；形成保護層覆蓋開槽的側壁；形成導電層覆蓋接點部；形成電源連接結構於開槽內。此製造方法具有靈活性而可提升裝置性能。
Description
本發明是有關一種半導體技術，尤其是一種電晶體下具有電源連接結構之半導體結構的製造方法及電晶體下具有電源連接結構之半導體結構。
由於各種電子元件（例如電晶體，二極體，電阻器，電容器等）的整合密度（integration density）的改善，半導體工業經歷了快速增長。其中隨著對小型化，更高速度，更大頻寬，更低功耗和更低延遲的日益增長的需求，晶片佈局變得更加複雜並且更加難以在半導體晶粒的生產製造中實現。例如，其中的困難之一是佈線（routing）區域逐漸減少。
目前多閘極電晶體的實施減小裝置尺寸並增加裝置封裝密度，這對電源以及信號路線的設計形成挑戰。儘管現有的源極/汲極接觸結構通常已經足以滿足其預期目的，但是它們並非在全部的方面都令人滿意。
本發明提供一種電晶體下具有電源連接結構之半導體結構的製造方法及電晶體下具有電源連接結構之半導體結構，其中在電源連接結構直接形成於電晶體下的設計，使得整體製程更具有靈活性而可提升裝置性能，並改善佈線區域減少的困境。
本發明所提供的電晶體下具有電源連接結構之半導體結構的製造方法，包含：提供半導體基板，具有相對的主動面及背面；形成停止層結構於半導體基板內，將半導體基板分為基板第一部分及基板第二部分，其中基板第一部分位於停止層結構及主動面之間，基板第二部分位於停止層結構及背面之間；形成圖案化停止層於基板第一部分內，且鄰近主動面，圖案化停止層包含多個停止部；於主動面設置主動層，主動層包含電晶體元件及內連層，內連層覆蓋電晶體元件，電晶體元件包含接點部，接點部對應停止部；進行薄化製程以移除基板第二部分及停止層結構，使基板第一部分露出底面位於主動面的相對側；形成第一圖案化遮罩層於底面，第一圖案化遮罩層包含第一圖案化開口，第一圖案化開口分別對應停止部；對應第一圖案化開口，在基板第一部分形成開槽，開槽貫穿基板第一部分，開槽包含相對兩側壁及貫穿開口端，經由貫穿開口端顯露主動層的電晶體元件的接點部；形成保護層覆蓋基板第一部分的底面以及開槽的兩側壁；形成導電層覆蓋經由開槽所顯露的接點部；形成電鍍晶種層覆蓋保護層及導電層；以及形成電源連接結構分別位於開槽的電鍍晶種層上，其中，電源連接結構填滿開槽。
本發明所提供的電晶體下具有電源連接結構之半導體結構包含基板、主動層、停止部、保護層、導電層、電鍍晶種層及電源連接結構。基板具有主動面及底面，底面形成有開槽，開槽貫穿至主動面，開槽包含相對兩側壁及貫穿開口端；主動層設置於主動面，主動層包含電晶體元件及內連層，內連層覆蓋電晶體元件，電晶體元件包含接點部，經由貫穿開口端顯露接點部；停止部分別埋設於開槽的兩側壁且鄰近貫穿開口端；保護層共形設置於兩側壁及底面；導電層設置於經由貫穿開口端所顯露的接點部；電鍍晶種層共形覆蓋於位在兩側壁的部分保護層及導電層；電源連接結構填充於開槽。
在本發明的一實施例中，上述之電晶體元件包含源極、閘極及汲極，閘極介於源極及汲極之間，電晶體元件的接點部設置於源極及汲極至少其中之一。
在本發明的一實施例中，上述之停止層結構包含相互堆疊的第一停止層及第二停止層，第一停止層的材料不同於第二停止層的材料，第二停止層介於第一停止層及第二主動層之間。
在本發明的一實施例中，上述之圖案化停止層及停止層結構的形成方法包含：自半導體基板的主動面對半導體基板的第一深度進行第一離子佈植；自半導體基板的主動面對半導體基板的第二深度進行第二離子佈植，且第二深度小於第一深度；在主動面形成圖案化光阻層，以圖案化光阻層為罩幕對半導體基板的第三深度進行第三離子佈植，第三深度小於第二深度；以及移除圖案化光阻層且進行高溫處理製程，使第一離子佈植的區域形成第一停止層，第二離子佈植的區域形成第二停止層，第三離子佈植的區域形成圖案化停止層。
在本發明的一實施例中，上述之第一停止層的材質為氮化矽，第二停止層的材質為二氧化矽層，圖案化停止層的材質為氮化矽。
在本發明的一實施例中，上述之半導體基板的厚度介於700微米至800微米之間，停止層結構與主動面之間的距離介於30奈米至200奈米之間，圖案化停止層與主動面之間的距離介於5奈米至20奈米之間。
在本發明的一實施例中，上述之薄化製程的步驟包含：進行背面研磨製程，自半導體基板的背面進行研磨，以移除基板第二部分的一部分；第一去除步驟移除剩餘的基板第二部分；第二去除步驟移除第一停止層；以及第三去除步驟移除第二停止層，其中，第一去除步驟、第二去除步驟及第三去除步驟選自化學機械研磨及溼式蝕刻其中之一。
在本發明的一實施例中，上述之在基板第一部分形成開槽的步驟包含：以第一圖案化遮罩層為罩幕，移除部分的基板第一部分，以形成多個凹槽，其中，停止部作為蝕刻終止層；以第一圖案化遮罩層為罩幕，移除經由凹槽顯露的每一停止部的一部分，以在每一停止部形成通槽；以第一圖案化遮罩層為罩幕，移除經由通槽所顯露的部分的基板第一部分，以形成貫穿開口端；以及移除第一圖案化遮罩層。
在本發明的一實施例中，利用電漿蝕刻製程移除部分的基板第一部分，以形成凹槽，利用襯墊去除製程移除每一停止部的一部分，以形成通槽，利用乾式蝕刻製程移除經由通槽所顯露的部分的基板第一部分。
在本發明的一實施例中，上述之形成保護層的步驟包含：共形形成介電膜覆蓋基板第一部分的底面、開槽的兩側壁以及經由貫穿開口端所顯露的接點部；形成第二圖案化遮罩層覆蓋介電膜，第二圖案化遮罩層包含多個第二圖案化開口，第二圖案化開口對應與接點部接觸的部分介電膜；移除經由第二圖案化開口所顯露的部分介電膜，以顯露接點部；以及移除第二圖案化遮罩層。
在本發明的一實施例中，上述之形成導電層的步驟包含：共形形成金屬膜覆蓋保護層及經由開槽所顯露的接點部；對金屬膜進行退火製程，使金屬膜成為矽化物層；以及移除位於保護層上的一部分矽化物層，而留下與接點部接觸的另一部分矽化物層作為導電層。
在本發明的一實施例中，上述之形成電源連接結構的步驟包含：
電鍍電鍍層覆蓋電鍍晶種層，且電鍍層並填充於每一開槽；以及移除位於開槽之外的部分電鍍層及部分電鍍晶種層，其中，填充於開槽中的部分電鍍層作為電源連接結構。
本發明藉由停止層結構的形成於半導體基板的一深度，以及後續薄化製程的逐步進行，使得半導體基板可確實被研磨或蝕刻至僅保留極薄的基板第一部分，電源連接結構直接縱向接合於電晶體元件的源極及/或汲極，使電晶體元件可經由基板的背面(底面)進行電源供電或接地，改善佈線區域減少的困境，又電源連接結構的縱向長度可依據所保留之基板第一部分的厚度進行調整，使得整體製程更具有靈活性而可提升裝置性能。
為讓本發明之上述和其他目的、特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式，作詳細說明如下。
圖1A至圖1R所示是本發明一實施例電晶體下具有電源連接結構之半導體結構的製造方法的剖面示意圖。如圖1A所示，提供半導體基板10，半導體基板10例如矽基板(silicon substrate)、 磊晶矽基板(epitaxial silicon substrate)、矽鍺基板(silicon germanium substrate)、碳化矽基板(silicon carbide substrate)或矽覆絕緣(silicon on insulation，SOI)基板，於一實施例中，半導體基板10的厚度例如為700至800微米(um)，較佳者為775微米，半導體基板10具有相對的主動面101及背面102。
如圖1D所示，形成停止層結構20於半導體基板10內，停止層結構20將半導體基板10分為基板第一部分103及基板第二部分104，其中，將停止層結構20至主動面101之間的半導體基板10稱為基板第一部分103，將停止層結構20至背面102之間的半導體基板10稱為基板第二部分104。進一步地，形成圖案化停止層18於基板第一部分103的內部，且更為鄰近主動面101，圖案化停止層18包含多個停止部181。於一實施例中，停止層結構20包含相互堆疊的第一停止層12及第二停止層14，第一停止層12的材料不同於第二停止層14的材料，第二停止層14介於第一停止層12及主動面101之間。於一實施例中，停止層結構20與主動面101之間的距離介於30奈米至200奈米之間，圖案化停止層18與主動面101之間的距離介於5奈米至20奈米之間；又第一停止層12及第二停止層14的厚度例如約為300奈米，停止部181的厚度例如約為10奈米，且停止部181的寬度例如約為50奈米。
請繼續參閱圖1A至圖1D所示，於一實施例中，停止層結構20及圖案化停止層18的形成方法包含，先在半導體基板10之距離主動面101的第一深度D1進行第一離子佈植12a，如圖1A所示，以形成第一離子佈植區12'；再於半導體基板10之距離主動面101的第二深度D2進行第二離子佈植14a，如圖1B所示，以形成第二離子佈植區14'，第二離子佈植區14'的第二深度D2較第一離子佈植區12'的第一深度D1小；接著，如圖1C所示，在主動面101形成圖案化光阻層16，且以圖案化光阻層16為罩幕對半導體基板10的第三深度D3進行第三離子佈植18a，以形成第三離子佈植區18'，第三深度D3小於第二深度D2，且第三離子佈植區18'極為鄰近主動面101。接著移除圖案化光阻層16且進行高溫處理製程，如圖1D所示，使第一離子佈植區12'形成第一停止層12，第二離子佈植區14'形成第二停止層14，第三離子佈植區18'形成圖案化停止層18。
其中，第一離子佈植12a例如為氮離子佈植，第一停止層12例如為氮化矽(Si
3N
4)層；第二離子佈植14a例如為氧離子佈植，第二停止層14例如為二氧化矽(SiO
2)層；第三離子佈植18a例如為氮離子佈植，圖案化停止層18的材質為氮化矽。
接續上述說明，於主動面101設置主動層22，如圖1E所示，主動層22包含電晶體元件24以及內連層26，內連層26覆蓋電晶體元件24，電晶體元件24包含接點部241。於一實施例中，電晶體元件24包含源極242、閘極243及汲極244，閘極243介於源極243及汲極244之間，電晶體元件24的接點部241設置於源極242及汲極244至少其中之一，在圖1E所示的實施例中，電晶體元件24為水平配置於主動面101上，電晶體元件24的源極242與汲極244皆與主動面101接觸，源極242與汲極244之與主動面101接觸的部位例如作為電晶體元件24的接點部241。如圖1E所示，每一接點部241分別對應每一停止部181。
接著，進行薄化製程，以移除基板第二部分104及停止層結構20，使基板第一部分103露出底面105，如圖1F所示，底面105位於主動面101的相對側。於一實施例中，進行薄化製程的步驟包含先進行背面研磨製程，自半導體基板10的背面102進行研磨，以移除基板第二部分104的一部分，且殘留厚度極薄的基板第二部分104；接著以第一去除步驟，移除殘留的基板第二部分104；以第二去除步驟移除第一停止層12；及以第三去除步驟移除第二停止層14，其中，第一去除步驟、第二去除步驟及第三去除步驟選自化學機械研磨(CMP)及溼式蝕刻其中之一。
具體而言，當第一停止層12的材質為氮化矽，第二停止層14的材質為氧化矽，第一去除步驟為第一化學機械研磨製程，其中，矽及氮化矽的選擇比例如為20，亦即Si/Si
3N
4為20；第二去除步驟為以第二化學機械研磨製程移除第一停止層12，以顯露第二停止層14，其中氮化矽及二氧化矽的選擇比例如為10，亦即Si
3N
4/SiO
2為10；第三去除步驟為以第三化學機械研磨製程移除第二停止層14，以顯露基板第一部分103的底面105，其中二氧化矽及矽的選擇比例如為5，亦即SiO
2/Si為5。
接著，如圖1G所示，形成第一圖案化遮罩層28於底面105，第一圖案化遮罩28包含多個第一圖案化開口281，第一圖案化開口281分別對應停止部181，於一實施例中，第一圖案化遮罩層28例如為圖案化光阻層。之後，對應第一圖案化開口281，在基板第一部分103形成多個開槽30(繪示於後續圖1J) ，每一開槽30包含相對兩側壁301及貫穿開口端302，經由貫穿開口端302顯露電晶體元件24的接點部241，例如顯露源極242與汲極244的接點部241。
於一實施例中，形成開槽30的步驟如圖1H至圖1J所示，先以第一圖案化遮罩層28為罩幕，移除部分基板第一部分103，以形成多個凹槽30a，如圖1H所示，其中，停止部181作為蝕刻終止層，於一實施例中，利用電漿蝕刻製程移除部分基板第一部分103，以形成凹槽30a。接著，以第一圖案化遮罩層28為罩幕，移除經由凹槽30a顯露的停止部181的一部分，如圖1I所示，以在停止部181形成通槽30b，於一實施例中，利用襯墊去除(Liner remove)製程移除停止部181的一部分以形成通槽30b。之後，以第一圖案化遮罩層28為罩幕，移除經由每一通槽30b所顯露的部分基板第一部分103，如圖1J所示，以形成貫穿開口端302，於一實施例中，利用乾式蝕刻製程移除經由通槽30b所顯露的部分基板第一部分103。之後，移除第一圖案化遮罩層28，於一實施例中，以灰化(ash)製程移除圖案化遮罩層28。
之後，形成保護層32(繪示於後續圖1M)，以覆蓋基板第一部分103的底面105以及每一開槽30的兩側壁301，其中保護層32未覆蓋接點部241，接點部241仍經由開槽30所顯露。於一實施例中，形成保護層32的步驟如1K至圖1M所示。先共形形成介電膜32'，如圖1K所示，介電膜32'覆蓋基板第一部分103的底面105、每一開槽30的兩側壁301以及經由貫穿開口端302(標示於圖1J)所顯露的接點部241，於一實施例中，以電漿輔助原子層沉積(PEALD)製程形成介電膜32'。接著，如圖1L所示，形成第二圖案化遮罩層34覆蓋介電膜32'，第二圖案化遮罩層34包含多個第二圖案化開口341，每一第二圖案化開口341分別對應與接點部241接觸的部分介電膜32'。之後，如圖1M所示，移除經由第二圖案化開口341所顯露的部分介電膜32'，以顯露接點部241，於一實施例中，以乾式蝕刻製程移除部分介電膜32'。之後，進一步移除第二圖案化遮罩層34。
之後，形成導電層36，以覆蓋經由每一開槽30所顯露的接點部241。於一實施例中，形成導電層36的步驟如圖1N及圖1O所示。先共形形成金屬膜38，如圖1N所示，金屬膜38覆蓋保護層32以及經由貫穿開口端302(標示於圖1J)所顯露的接點部241，於一實施例中，金屬膜38以金屬濺鍍沈積(Metal Sputtering Deposition)製程形成，合適的金屬膜38例如鈦（Ti）、鉭（Ta）、鎳（Ni）、鈷（Co）或鎢（W）。接著，對金屬膜38進行退火製程，以在金屬膜38與接點部241之間引起矽化而形成矽化物層，矽化物層的材質例如矽化鈦（TiSi）、氮化鈦矽（TiSiN）、矽化鉭（TaSi）、矽化鎢（WSi）、矽化鈷（CoSi）或矽化鎳（NiSi）；如圖1O所示，並移除位於保護層32上的一部分矽化物層，而留下與接點部241接觸的另一部分矽化物層作為導電層36。
之後，如圖1P所示，形成電鍍晶種層40，以共形覆蓋保護層32及導電層36，於一實施例中，電鍍晶種層40例如以濺鍍方式形成。接著，如圖1Q所示，以電鍍製程形成電鍍層42覆蓋電鍍晶種層40且填滿開槽30(標示於圖1P)；之後，移除位於每一開槽30之外的部分電鍍層42及部分電鍍晶種層40，如圖1R所示，而僅留下填充於開槽30內的電鍍層42及電鍍晶種層40，並以填滿於開槽30內的電鍍層42作為電源連接結構44。此電源連接結構44為對應於電晶體元件24的源極242及/或汲極244，於一實施例中，電源連接結構44的高度約介於50奈米至200奈米之間。
接續上述說明，如圖1R所示，本發明一實施例電晶體下具有電源連接結構之半導體結100構包含基板(即基板第一部分103)、主動層22、停止部181'、保護層32、導電層36、電鍍晶種層40及電源連接結構44。主動層22設置於主動面101，主動層22包含電晶體元件24及內連層26，內連層26並覆蓋電晶體元件24，電晶體元件24包含源極242、閘極243及汲極244，閘極243介於源極242及汲極244之間。基板(即基板第一部分103)的底面105形成有開槽30(標示於圖1J)，開槽30具有兩側壁301及貫穿開口端302(標示於圖1J)，經由貫穿開口端302顯露電晶體元件24的源極242及/或汲極244的接點部241。停止部181'埋設於開槽30之兩側壁301中且鄰近貫穿開口端302。保護層32設置於開槽30之兩側壁301與底面105；導電層36設置於經由貫穿開口端302所顯露的接點部241；電鍍晶種層40共形覆蓋位於側壁301的保護層32及導電層36；電源連接結構44填充於每一開槽30。
圖2是本發明一實施例電晶體下具有電源連接結構之半導體結構的應用示意圖，如圖2所示，在主動層22上設置有重佈線層46，重佈線層上例如形成有金屬佈線、金屬柱(VIA)及微凸塊，電晶體元件24的閘極243與重佈線層46之間以例如導電接點48電性連接，又基板(即基板第一部分103)的下方另設置有一內連層50，且電源連接結構44凸出於開槽30(標示於圖1J)而貫穿內連層50，於一未繪示的實施例中，內連層50下方更可設置有另一重佈線層，且重佈線層遠離內連層50的一側設置有例如銲球，以利用重佈線層電性連接電源連接結構44及銲球。
圖3是本發明一實施例電晶體下具有電源連接結構之半導體結構的又一應用示意圖，如圖3所示， 電晶體下具有電源連接結構之半導體結構為應用在反向器(Inverter)，其中，主動層22上設有P型電晶體(PMOS)24P及N型電晶體(NMOS)24N，P型電晶體24P的源極242P下方接觸有電源連接結構44P耦接至電壓源Vdd，N型電晶體24N的源極242N下方接觸有電源連接結構44N耦接至接地端Vss。又在主動層22上設置有重佈線層46，其中，P型電晶體24P的閘極243P及N型電晶體24N的閘極243N與重佈線層46之間分別形成有導電接點48'，導電接點48'電性連接閘極243P/243N與重佈線層46，以藉由重佈線層46將P型電晶體24P的閘極243P及N型電晶體24N的閘極243N電性連接至輸入電壓端Vin；又P型電晶體24P的汲極244P及N型電晶體24N的汲極244N與重佈線層46之間亦分別形成有導電接點48"，導電接點48"電性連接汲極244P/244N與重佈線層46，以藉由重佈線層46將P型電晶體24P的汲極244P及N型電晶體24N的汲極244N電性連接至輸入電壓端Vout。
圖4是本發明一實施例電晶體下具有電源連接結構之半導體結構的又一應用示意圖，如圖4所示， 電晶體下具有電源連接結構之半導體結構為應用在反向器(Inverter)，其中主動面101上設置有P型的垂直傳輸場效應電晶體52P(P型VTFET)及N型VTFET 52N。如圖4所示，P型VTFET 52P的源極521P以及N型VTFET 52N的源極521N分別接觸電源連接結構44P及電源連接結構44N，其中接觸P型VTFET 52P的源極521P的電源連接結構44P耦接至電壓源Vdd，接觸N型VTFET 52N的源極521N的電源連接結構44N耦接至接地端Vss；P型VTFET 52P的閘極522P以及N型VTFET 52N的閘極522N經由導電接點48'電性連接至輸入電壓端Vin，而P型VTFET 52P的汲極523P以及N型VTFET 52N的汲極523N經由導電接點48"電性連接至電壓端Vout。
在本發明實施例電晶體下具有電源連接結構之半導體結構的製造方法中，藉由停止層結構的形成於半導體基板的一深度，以及後續薄化製程的逐步進行，使得半導體基板可確實被研磨或蝕刻至僅保留基板第一部分，亦即僅保留30至200奈米的極薄基板厚度。再者，電源連接結構直接縱向接合於電晶體元件的源極及/或汲極，使電晶體元件可經由基板的背面(底面)進行電源供電或接地，改善佈線區域減少的困境，又電源連接結構的縱向長度可依據所保留之基板第一部分的厚度進行調整，使得整體製程更具有靈活性而可提升裝置性能。
雖然本發明已以實施例揭露如上，然其並非用以限定本發明，本發明所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可作些許之更動與潤飾，因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。
100: 半導體結構
10: 半導體基板
101: 主動面
102: 背面
103: 基板第一部分
104: 基板第二部分
105:底面
12: 第一停止層
12a: 第一離子佈植
12': 第一離子佈植區
D1:第一深度
14: 第二停止層
14a: 第二離子佈植
14': 第二離子佈植區
D2:第二深度
16: 圖案化光阻層
18: 圖案化停止層
18a: 第三離子佈植
18'第三離子佈植區
181、181': 停止部
D3:第三深度
20: 停止層結構
22: 主動層
24: 電晶體元件
241: 接點部
242、242P、242N: 源極
243、243P；243N: 閘極
244、244P、244N: 汲極
24P: P型電晶體
24N: N型電晶體
26: 內連層
28: 第一圖案化遮罩
281: 第一圖案化開口
30: 開槽
30a: 凹槽
30b: 通槽
301: 側壁
302: 貫穿開口端
32: 保護層
32':介電膜
34: 第二圖案化遮罩層
341: 第二圖案化開口
36: 導電層
38: 金屬膜
40: 電鍍晶種層
42: 電鍍層
44、44P、44N: 電源連接結構
46: 重佈線層
48、48'、48": 導電接點
50:內連層
52P: P型VTFET
52N: N型VTFET
521P、521N: 源極
522P、522N: 閘極
523P、523N: 汲極
圖1A至圖1R所示是本發明一實施例電晶體下具有電源連接結構之半導體結構的製造方法的剖面示意圖。
圖2是本發明一實施例電晶體下具有電源連接結構之半導體結構的應用示意圖。
圖3是本發明一實施例電晶體下具有電源連接結構之半導體結構的又一應用示意圖。
圖4是本發明一實施例電晶體下具有電源連接結構之半導體結構的又一應用示意圖。
100: 半導體結構
101: 主動面
103: 基板第一部分
105:底面
181': 停止部
22: 主動層
24: 電晶體元件
241: 接點部
242: 源極
243: 閘極
244: 汲極
26: 內連層
301: 側壁
32: 保護層
36: 導電層
40: 電鍍晶種層
44: 電源連接結構
Claims (14)
- 一種電晶體下具有電源連接結構之半導體結構的製造方法，包含： 提供一半導體基板，具有相對的一主動面及一背面； 形成一停止層結構於該半導體基板內，將該半導體基板分為一基板第一部分及一基板第二部分，其中該基板第一部分位於該停止層結構及該主動面之間，該基板第二部分位於該停止層結構及該背面之間； 形成一圖案化停止層於該基板第一部分內，且鄰近該主動面，該圖案化停止層包含多個停止部； 於該主動面設置一主動層，該主動層包含至少一電晶體元件以及一內連層，該內連層覆蓋該至少一電晶體元件，該至少一電晶體元件包含至少一接點部，該至少一接點部對應該些停止部的至少其中之一； 進行一薄化製程，以移除該基板第二部分及該停止層結構，使該基板第一部分露出一底面位於該主動面的相對側； 形成一第一圖案化遮罩層於該底面，該第一圖案化遮罩層包含多個第一圖案化開口，該些第一圖案化開口分別對應該些停止部； 對應該些第一圖案化開口，在該基板第一部分形成多個開槽，該些開槽貫穿該基板第一部分，每一該些開槽包含相對兩側壁及一貫穿開口端，經由該貫穿開口端顯露該主動層的該至少一電晶體元件的該至少一接點部； 形成一保護層，覆蓋該基板第一部分的該底面以及每一該些開槽的該兩側壁； 形成一導電層，覆蓋經由每一該些開槽所顯露的該至少一接點部； 形成一電鍍晶種層，覆蓋該保護層及該導電層；以及 形成多個電源連接結構分別位於該些開槽的該電鍍晶種層上，其中，該些電源連接結構分別填滿該些開槽。
- 如請求項1所述的電晶體下具有電源連接結構之半導體結構的製造方法，其中，該至少一電晶體元件包含一源極、一閘極及一汲極，該閘極介於該源極及該汲極之間，該電晶體元件的該至少一接點部設置於該源極及該汲極至少其中之一。
- 如請求項1所述的電晶體下具有電源連接結構之半導體結構的製造方法，其中，該停止層結構包含相互堆疊的一第一停止層及一第二停止層，該第一停止層的材料不同於該第二停止層的材料，該第二停止層介於該第一停止層及該第二主動層之間。
- 如請求項3所述的電晶體下具有電源連接結構之半導體結構的製造方法，其中，該圖案化停止層及該停止層結構的形成方法包含： 自該半導體基板的該主動面對該半導體基板的一第一深度進行一第一離子佈植； 自該半導體基板的該主動面對該半導體基板的一第二深度進行一第二離子佈植，且該第二深度小於該第一深度； 在該主動面形成一圖案化光阻層，以該圖案化光阻層為罩幕對該半導體基板的一第三深度進行一第三離子佈植，該第三深度小於該第二深度；以及 移除該圖案化光阻層且進行一高溫處理製程，使該第一離子佈植的區域形成該第一停止層，該第二離子佈植的區域形成該第二停止層，該第三離子佈植的區域形成該圖案化停止層。
- 如請求項3所述的電晶體下具有電源連接結構之半導體結構的製造方法，其中，該第一停止層的材質為氮化矽，該第二停止層的材質為二氧化矽層，該圖案化停止層的材質為氮化矽。
- 如請求項3所述的電晶體下具有電源連接結構之半導體結構的製造方法，其中，該半導體基板的厚度介於700微米至800微米之間，該停止層結構與該主動面之間的距離介於30奈米至200奈米之間，該圖案化停止層與該主動面之間的距離介於5奈米至20奈米之間。
- 如請求項3所述的電晶體下具有電源連接結構之半導體結構的製造方法，其中，進行該薄化製程的步驟包含： 進行一背面研磨製程，自該半導體基板的該背面進行研磨，以移除該基板第二部分的一部分； 一第一去除步驟，移除剩餘的該基板第二部分； 一第二去除步驟，移除該第一停止層；以及 一第三去除步驟，移除該第二停止層，其中，該第一去除步驟、該第二去除步驟及該第三去除步驟選自化學機械研磨及溼式蝕刻其中之一。
- 如請求項1所述的電晶體下具有電源連接結構之半導體結構的製造方法，其中，在該基板第一部分形成該些開槽的步驟包含： 以該第一圖案化遮罩層為罩幕，移除部分該基板第一部分，以形成多個凹槽，其中，該些停止部作為蝕刻終止層； 以該第一圖案化遮罩層為罩幕，移除經由該些凹槽顯露的每一該些停止部的一部分，以在每一該些停止部形成一通槽； 以該第一圖案化遮罩層為罩幕，移除經由每一該通槽所顯露的部分該基板第一部分，以形成該貫穿開口端；以及 移除該第一圖案化遮罩層。
- 如請求項8所述的電晶體下具有電源連接結構之半導體結構的製造方法，其中，利用電漿蝕刻製程移除部分該基板第一部分，以形成該些凹槽，利用襯墊去除製程移除每一該些停止部的一部分，以形成該通槽，利用乾式蝕刻製程移除經由該通槽所顯露的部分該基板第一部分。
- 如請求項1所述的電晶體下具有電源連接結構之半導體結構的製造方法，其中，形成該保護層的步驟包含： 共形形成一介電膜覆蓋該基板第一部分的該底面、每一該些開槽的該兩側壁以及經由該貫穿開口端所顯露的該至少一接點部； 形成一第二圖案化遮罩層覆蓋該介電膜，該第二圖案化遮罩層包含多個第二圖案化開口，每一該些第二圖案化開口分別對應與該至少一接點部接觸的部分該介電膜； 移除經由該些第二圖案化開口所顯露的部分該介電膜，以顯露該至少一接點部；以及 移除該第二圖案化遮罩層。
- 如請求項1所述的電晶體下具有電源連接結構之半導體結構的製造方法，其中，形成該導電層的步驟包含： 共形形成一金屬膜覆蓋該保護層及經由每一該些開槽所顯露的該至少一接點部； 對該金屬膜進行一退火製程，使該金屬膜成為一矽化物層；以及 移除位於該保護層上的一部分該矽化物層，而留下與該至少一接點部接觸的另一部分該矽化物層作為該導電層。
- 如請求項1所述的電晶體下具有電源連接結構之半導體結構的製造方法，其中，形成該電源連接結構的步驟包含： 電鍍一電鍍層覆蓋該電鍍晶種層，且該電鍍層並至少填充於每一該些開槽；以及 移除位於每一該些開槽之外的部分該電鍍層及部分該電鍍晶種層，其中，填充於每一該些開槽中的部分該電鍍層作為該電源連接結構。
- 一種電晶體下具有電源連接結構之半導體結構，包含： 一基板，具有一主動面及一底面，該底面形成有至少一開槽，該至少一開槽貫穿至該主動面，該至少一開槽包含相對兩側壁及一貫穿開口端； 一主動層，設置於該主動面，該主動層包含至少一電晶體元件以及一內連層，該內連層覆蓋該至少一電晶體元件，該至少一電晶體元件包含至少一接點部，經由該貫穿開口端顯露該至少一接點部； 多個停止部，分別埋設於該至少一開槽的該兩側壁且鄰近該貫穿開口端； 一保護層，共形設置於該兩側壁及該底面； 至少一導電層，設置於經由該貫穿開口端所顯露的該至少一接點部； 一電鍍晶種層，共形覆蓋於位在該兩側壁的部分該保護層以及該至少一導電層；以及 至少一電源連接結構，填充於該至少一開槽。
- 如請求項13所述的電晶體下具有電源連接結構之半導體結構，其中，該些停止部與該主動面之間的距離介於5奈米至20奈米之間，該停止部的材質為氮化矽。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW111110115A TWI823299B (zh) | 2022-03-18 | 2022-03-18 | 電晶體下具有電源連接結構之半導體結構的製造方法及電晶體下具有電源連接結構之半導體結構 |
| CN202210509287.5A CN115376994A (zh) | 2021-05-19 | 2022-05-11 | 晶体管下具有电源连接结构的半导体结构及其制造方法 |
| US17/746,997 US20220375825A1 (en) | 2021-05-19 | 2022-05-18 | Method for manufacturing semiconductor structure with power connecting structures under transistors and semiconductor structure with power connecting structures under transistors |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW111110115A TWI823299B (zh) | 2022-03-18 | 2022-03-18 | 電晶體下具有電源連接結構之半導體結構的製造方法及電晶體下具有電源連接結構之半導體結構 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TW202339024A TW202339024A (zh) | 2023-10-01 |
| TWI823299B true TWI823299B (zh) | 2023-11-21 |
Family
ID=89722603
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW111110115A TWI823299B (zh) | 2021-05-19 | 2022-03-18 | 電晶體下具有電源連接結構之半導體結構的製造方法及電晶體下具有電源連接結構之半導體結構 |
Country Status (1)
| Country | Link |
|---|---|
| TW (1) | TWI823299B (zh) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW201010005A (en) * | 2008-06-03 | 2010-03-01 | Micron Technology Inc | Hybrid conductive vias including small dimension active surface ends and larger dimension back side ends, semiconductor devices including the same, and associated methods |
| TW201243970A (en) * | 2011-02-10 | 2012-11-01 | Stats Chippac Ltd | Semiconductor device and method of forming a vertical interconnect structure for 3-D fo-WLCSP |
| CN112582271A (zh) * | 2019-09-30 | 2021-03-30 | 台湾积体电路制造股份有限公司 | 半导体元件的形成方法 |
-
2022
- 2022-03-18 TW TW111110115A patent/TWI823299B/zh active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW201010005A (en) * | 2008-06-03 | 2010-03-01 | Micron Technology Inc | Hybrid conductive vias including small dimension active surface ends and larger dimension back side ends, semiconductor devices including the same, and associated methods |
| TW201243970A (en) * | 2011-02-10 | 2012-11-01 | Stats Chippac Ltd | Semiconductor device and method of forming a vertical interconnect structure for 3-D fo-WLCSP |
| CN112582271A (zh) * | 2019-09-30 | 2021-03-30 | 台湾积体电路制造股份有限公司 | 半导体元件的形成方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| TW202339024A (zh) | 2023-10-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11257764B2 (en) | Integrated circuit with backside power delivery network and backside transistor | |
| US20220208615A1 (en) | Dielectric Fins With Different Dielectric Constants and Sizes in Different Regions of a Semiconductor Device | |
| TWI702689B (zh) | 半導體結構 | |
| JP3828419B2 (ja) | 半導体装置及びその製造方法 | |
| KR101412906B1 (ko) | 전계 효과 트랜지스터를 위한 구조 및 방법 | |
| US6962838B2 (en) | High mobility transistors in SOI and method for forming | |
| CN107039531A (zh) | 半导体结构及其形成方法 | |
| TWI777363B (zh) | 半導體裝置及其製造方法 | |
| TW202143335A (zh) | 封裝半導體元件及其形成方法 | |
| TWI749986B (zh) | 半導體元件及其形成方法 | |
| TWI775278B (zh) | 半導體裝置及其製作方法 | |
| KR102568602B1 (ko) | 반도체 디바이스 및 방법 | |
| US20240096805A1 (en) | Semiconductor devices with backside routing and method of forming same | |
| CN113363215A (zh) | 半导体器件及其形成方法 | |
| TW202143423A (zh) | 半導體元件及其形成方法 | |
| TW202129964A (zh) | 先進邏輯操作的電荷捕捉tfet半導體元件製作方法 | |
| US20050205938A1 (en) | Semiconductor device and method of manufacture the same | |
| TWI823299B (zh) | 電晶體下具有電源連接結構之半導體結構的製造方法及電晶體下具有電源連接結構之半導體結構 | |
| TWI741935B (zh) | 半導體元件與其製作方法 | |
| US11271012B1 (en) | Method for improving size of contact holes of FDSOI device | |
| KR20090093378A (ko) | 반도체 소자 및 그 제조 방법 | |
| US6656825B2 (en) | Semiconductor device having an improved local interconnect structure and a method for forming such a device | |
| US20220375825A1 (en) | Method for manufacturing semiconductor structure with power connecting structures under transistors and semiconductor structure with power connecting structures under transistors | |
| US20050142780A1 (en) | Method of fabricating a fin transistor | |
| US20230207660A1 (en) | 3d single crystal silicon transistor design integrated with 3d wafer transfer technology and metal first approach |