TWI550742B - 形成具有印刷線路板垂直互連單元的扇出堆疊式封裝裝置之半導體方法和裝置 - Google Patents

形成具有印刷線路板垂直互連單元的扇出堆疊式封裝裝置之半導體方法和裝置 Download PDF

Info

Publication number
TWI550742B
TWI550742B TW101149262A TW101149262A TWI550742B TW I550742 B TWI550742 B TW I550742B TW 101149262 A TW101149262 A TW 101149262A TW 101149262 A TW101149262 A TW 101149262A TW I550742 B TWI550742 B TW I550742B
Authority
TW
Taiwan
Prior art keywords
semiconductor die
layer
module
semiconductor
pwb
Prior art date
Application number
TW101149262A
Other languages
English (en)
Other versions
TW201342502A (zh
Inventor
林耀劍
潘迪 琪帆 瑪莉姆蘇
陳康
谷優
Original Assignee
史達晶片有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US13/429,119 external-priority patent/US8810024B2/en
Application filed by 史達晶片有限公司 filed Critical 史達晶片有限公司
Publication of TW201342502A publication Critical patent/TW201342502A/zh
Application granted granted Critical
Publication of TWI550742B publication Critical patent/TWI550742B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49833—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the chip support structure consisting of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/20—Structure, shape, material or disposition of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1023—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the support being an insulating substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1035—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the device being entirely enclosed by the support, e.g. high-density interconnect [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1058—Bump or bump-like electrical connections, e.g. balls, pillars, posts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Description

形成具有印刷線路板垂直互連單元的扇出堆疊式封裝裝置之半導體方法和裝置 優先權聲明
本申請案為美國專利第13/429,119號申請案之部份接續案，該美國申請案於西元2012年3月23號提申，該申請案係併於本發明作為參考。
本發明係大體關於半導體裝置，並且更特別地係關於一種形成具有印刷線路板(printed wiring board,PWB)垂直互連單元的扇出堆疊式封裝(fan-out package-on-package,Fo-PoP)裝置之半導體裝置和方法。
在現代的電子產品中經常會發現半導體裝置。半導體裝置會有不同數量與密度的電構件。離散式半導體裝置通常含有某一種類型的電構件，舉例來說，發光二極體(Light Emitting Diode，LED)、小訊號電晶體、電阻器、電容器、電感器、以及功率金屬氧化物半導體場效電晶體(Metal Oxide Semiconductor Field Effect Transistor，MOSFET)。積體式半導體裝置通常含有數百個至數百萬個電構件。積體式半導體裝置的範例包含微控制器、微處理器、電荷耦合裝置(Charged-Coupled Device，CCD)、太陽能電池、以及數位微鏡裝置(Digital Micro-mirror Device，DMD)。
半導體裝置會實施各式各樣的功能，例如，訊號處理、高速計算、傳送與接收電磁訊號、控制電子裝置、將太陽光轉換成電能、以及產生電視顯示器的視覺投影。在娛樂領域、通訊領域、電力轉換領域、網路領域、電腦領域、以及消費性產品領域中皆會發現半導體裝置。在軍事應用、航空、自動車、工業控制器、以及辦公室設備中同樣會發現半導體裝置。
半導體裝置係利用半導體材料的電氣特性。半導體材料的原子結構會使得可藉由施加電場或基礎電流或是經由摻雜處理來操縱其導電性。摻雜會將雜質引入至該半導體材料之中，以便操縱及控制該半導體裝置的傳導性。
一半導體裝置含有主動式電氣結構與被動式電氣結構。主動式結構(其包含雙極電晶體與場效電晶體)會控制電流的流動。藉由改變摻雜程度以及施加一電場或基礎電流，該電晶體便會提高或限制電流的流動。被動式結構(其包含電阻器、電容器、以及電感器)會創造用以實施各式各樣電氣功能所需要的電壓和電流之間的關係。該等被動式結構與主動式結構會被電連接用以形成能夠讓該半導體裝置實施高速計算以及其它實用功能的電路。
半導體裝置通常會使用兩種複雜的製程來製造，也就是，前端製造以及後端製造，每一者皆可能涉及數百道步驟。前端製造涉及在一半導體晶圓的表面上形成複數個晶粒。每一個半導體晶粒通常為相同並且含有藉由電連接主動式構件和被動式構件而形成的電路。後端製造涉及從已完成的晶圓中單體化裁切個別的半導體晶粒並且封裝該晶粒，用以提 供結構性支撐及環境隔離。本文中所使用的「半導體晶粒(半導體晶粒)」一詞兼具單數與複數兩種形式，據此，其可能係表示單一半導體裝置與多個半導體裝置兩者。
半導體製造的其中一個目標係生產較小型的半導體裝置。較小型的裝置通常會消耗較少的電力，具有較高的效能，並且能夠被更有效地生產。此外，較小型的半導體裝置還具有較小的覆蓋範圍，這係較小型末端產品所需要的。藉由改善前端製程可以達成較小的半導體晶粒尺寸，從而導致具有較小尺寸以及較高密度之主動式構件和被動式構件的半導體晶粒。後端製程則可以藉由改善電互連材料及封裝材料而導致具有較小覆蓋範圍的半導體裝置封裝。
要達到具有較佳整合以及較小半導體裝置之目的的一方式為含有PoP之三維(3D)封裝技術。然而，PoP通常需要雷射鑽孔以形成互連結構，其增加設備成本並且需要鑿穿過整個封裝厚度。雷射鑽孔增加製造週期時間並且減少製造輸出。僅以雷射鑽孔製程所形成之垂直互連可產生對垂直互連的控制。未受保護的接觸可能亦會導致對於以一連串表面黏著技術(SMT)所形成之互連的良率損失的增加。再者，用於形成在PoP中之垂直互連所使用的傳導材料，例如銅(Cu)，其可在封裝形成過程中，被順便地遞送至半導體晶粒，從而汙染在該封裝中的半導體晶粒。
對於在Fo-PoP中之垂直互連而無雷射鑽孔穿透該封裝有依需求。因此，在一實施例中，本發明係一種製造一半導體裝置之方法，其包含之步驟為提供具有一晶粒接附區之一載體，安裝一第一半導體晶粒至 該晶粒接附區，安裝一模件的互連單元於該載體上之該半導體晶粒之一周圍區域中，沉積一第一囊封物於該載體、第一半導體晶粒以及模件的互連單元上，移除一部分的該囊封物以曝露該第一半導體晶粒以及該模件的互連單元，移除該載體並且形成一互連結構於該第一半導體晶粒和模件的互連單元上。
在另一實施例中，本發明係一種製造一半導體裝置之方法，其包含之步驟為提供一載體，安裝一半導體晶粒至該載體，安裝一模件的互連單元於該載體上之該半導體晶粒之一周圍區域中，沉積一囊封物於該載體、半導體晶粒和模件的互連單元上，以及移除一部份的囊封物以曝露該模件的互連單元和該半導體晶粒。
在另一實施例中，本發明係一種製造半導體裝置之方法，其包含之步驟為提供一半導體晶粒，安排一模件的互連單元於圍繞於該半導體晶粒之一周圍區域中，以及沉積一囊封物於該半導體晶粒和該模件的互連單元上。
在另一實施例中，本發明係一種半導體裝置，其包含一半導體晶粒。一模件的互連單元係被安裝在圍繞該半導體晶粒之一周圍區域中。一囊封物係被沉積圍繞該半導體晶粒和模件的互連單元。
50‧‧‧電子裝置
52‧‧‧印刷電路板
54‧‧‧傳導訊號通路
56‧‧‧打線接合封裝
58‧‧‧覆晶
60‧‧‧球柵陣列
62‧‧‧凸塊晶片載體
64‧‧‧雙直列封裝
66‧‧‧平台格柵陣列
68‧‧‧多晶片模組
70‧‧‧方形扁平無導線封裝
72‧‧‧方形扁平封裝
74‧‧‧半導體晶粒
76‧‧‧接觸襯墊
78‧‧‧中間載體
80‧‧‧傳導導線
82‧‧‧打線接線
84‧‧‧囊封劑
88‧‧‧半導體晶粒
90‧‧‧載體
92‧‧‧底層填充材料或環氧樹脂黏著材料
94‧‧‧打線接線
96,98‧‧‧接觸襯墊
100‧‧‧模製化合物或囊封劑
102‧‧‧接觸襯墊
104‧‧‧凸塊
106‧‧‧中間載體
108‧‧‧主動區
110,112‧‧‧凸塊
114‧‧‧訊號線
116‧‧‧模製化合物或囊封劑
120‧‧‧半導體晶圓
122‧‧‧基底基板材料
124‧‧‧半導體晶粒或構件
126‧‧‧切割道
128‧‧‧背表面
130‧‧‧主動表面
132‧‧‧電性傳導層
134‧‧‧絕緣或鈍化層
140‧‧‧層壓核心
142‧‧‧傳導層
144‧‧‧表面
146‧‧‧傳導層
148‧‧‧表面
150‧‧‧通孔
152‧‧‧傳導層
154‧‧‧填充材料
156‧‧‧傳導層
158‧‧‧垂直互連結構
160‧‧‧絕緣或鈍化層
162‧‧‧傳導層
164-166‧‧‧PWB模件單元
168‧‧‧鋸片或是雷射切割工具
170‧‧‧載體或是暫時基板
172‧‧‧介面層或雙面膠帶
174‧‧‧重組晶圓
176‧‧‧囊封劑或模製化合物
180‧‧‧積層互連結構
182‧‧‧絕緣或鈍化層
184‧‧‧電性傳導層或RDL
186‧‧‧絕緣或鈍化層
188‧‧‧絕緣或鈍化層
190‧‧‧絕緣或鈍化層
192‧‧‧圓球或凸塊
194‧‧‧研磨機
196‧‧‧背側平衡層
198‧‧‧凸塊
210‧‧‧Fo-PoP
220‧‧‧載體或是暫時基板
224‧‧‧介面層或雙面膠帶
225‧‧‧表面
226‧‧‧表面
227‧‧‧重組晶圓
228‧‧‧表面
230‧‧‧切割道
240‧‧‧重組晶圓
242‧‧‧PWB模件單元
244‧‧‧垂直互連結構
246‧‧‧切割道
250‧‧‧重組晶圓
252‧‧‧PWB模件單元
254‧‧‧垂直互連結構
256‧‧‧切割道
260‧‧‧重組晶圓
262‧‧‧PWB模件單元
263‧‧‧PWB模件單元
264‧‧‧垂直互連結構
265‧‧‧切割道
266‧‧‧重組晶圓
267‧‧‧PWB平板
268‧‧‧垂直互連結構
269‧‧‧切割道
270‧‧‧PWB單元
271‧‧‧開口
272‧‧‧邊緣
274‧‧‧鋸片或是雷射切割工具
276‧‧‧通道或開口
282‧‧‧囊封劑或模製化合物
290‧‧‧表面
292‧‧‧研磨機
296‧‧‧絕緣或鈍化層
298‧‧‧開口
300‧‧‧雷射
304‧‧‧絕緣或鈍化層
305‧‧‧雷射
306‧‧‧開口
308‧‧‧電性傳導層
310‧‧‧絕緣或鈍化層
311‧‧‧雷射
312‧‧‧開口
316‧‧‧電性傳導層
318‧‧‧絕緣或鈍化層
320‧‧‧開口
322‧‧‧圓球或凸塊
324‧‧‧積層互連結構
326‧‧‧鋸片或是雷射切割工具
328‧‧‧Fo-PoP
340‧‧‧傳導柱或傳導垂直互連結構
342‧‧‧層壓核心
344‧‧‧傳導層
346‧‧‧傳導層
348‧‧‧填充材料
350‧‧‧Cu保護層
352‧‧‧絕緣層
360‧‧‧傳導柱或傳導垂直互連結構
362‧‧‧層壓核心
364‧‧‧傳導層
366‧‧‧傳導層
368‧‧‧填充材料
370‧‧‧Cu保護層
380‧‧‧傳導柱或傳導垂直互連結構
382‧‧‧層壓核心
384‧‧‧傳導層
386‧‧‧傳導層
388‧‧‧填充材料
390‧‧‧Cu保護層
392‧‧‧絕緣層
394‧‧‧絕緣層
400‧‧‧傳導柱或傳導垂直互連結構
402‧‧‧層壓核心
404‧‧‧傳導層
406‧‧‧傳導層
408‧‧‧填充材料
410‧‧‧傳導柱或傳導垂直互連結構
412‧‧‧層壓核心
416‧‧‧填充材料
418‧‧‧絕緣層
420‧‧‧傳導層
430‧‧‧傳導柱或傳導垂直互連結構
432‧‧‧層壓核心
434‧‧‧傳導層
436‧‧‧填充材料
438‧‧‧絕緣層
440‧‧‧傳導層
442‧‧‧Cu保護層
446‧‧‧Cu保護層
450‧‧‧傳導柱或傳導垂直互連結構
452‧‧‧層壓核心
454‧‧‧傳導層
456‧‧‧傳導層
458‧‧‧填充材料
460‧‧‧Cu保護層
462‧‧‧絕緣層
464‧‧‧絕緣層
470‧‧‧傳導柱或傳導垂直互連結構
472‧‧‧層壓核心
474‧‧‧傳導層
476‧‧‧傳導層
478‧‧‧填充材料
480‧‧‧Cu保護層
482‧‧‧絕緣層
484‧‧‧絕緣層
490‧‧‧傳導柱或傳導垂直互連結構
492‧‧‧層壓核心
494‧‧‧傳導層
496‧‧‧傳導層
498‧‧‧填充材料
500‧‧‧Cu保護層
502‧‧‧絕緣層
504‧‧‧Cu保護層
510‧‧‧凸塊
512‧‧‧Cu金屬薄片
514‧‧‧囊封劑
516‧‧‧鋸片或是雷射切割工具
518‧‧‧PWB垂直互連單元
520‧‧‧Fo-PoP
522‧‧‧半導體晶粒
524‧‧‧背表面
526‧‧‧主動表面
528‧‧‧電性傳導層
530‧‧‧絕緣或鈍化層
532‧‧‧囊封劑
534‧‧‧積層互連結構
536‧‧‧絕緣層
540‧‧‧Fo-PoP
542‧‧‧囊封劑
550‧‧‧半導體晶粒
552‧‧‧背表面
554‧‧‧主動表面
556‧‧‧電性傳導層
560‧‧‧基板
562‧‧‧接線
564‧‧‧導線或接觸襯墊
566‧‧‧囊封劑
568‧‧‧凸塊
570‧‧‧接觸襯墊
578‧‧‧囊封平板
579‧‧‧切割道
580‧‧‧模件單元
582‧‧‧鋸片或是雷射切割工具
583‧‧‧表面
584‧‧‧曝露的表面
590‧‧‧重組晶圓
592‧‧‧表面
596‧‧‧鋸片或是雷射切割工具
598‧‧‧通道或開口
600‧‧‧囊封劑或模製化合物
602‧‧‧絕緣或鈍化層
603‧‧‧電性傳導層
604‧‧‧絕緣或鈍化層
605‧‧‧電性傳導層
606‧‧‧絕緣層
607‧‧‧凸塊
610‧‧‧積層互連結構
614‧‧‧背部研磨膠帶
624‧‧‧背側表面
630‧‧‧背表面
632‧‧‧曝露的表面
640‧‧‧背側平衡層
644‧‧‧通孔或開口
650‧‧‧雷射
654‧‧‧凸塊
660‧‧‧Fo-PoP
670‧‧‧PCB平板
672‧‧‧切割道
674‧‧‧鋸片或是雷射切割工具
676‧‧‧模件單元
圖1所示的係一印刷電路板(PCB)，在其表面上安裝著不同類型的封裝；圖2a-2c所示的係被安裝至該印刷電路板的代表性半導體封裝的進 一步細節；圖3a-3c所示的係具有複數個半導體晶粒之一半導體晶圓係藉由切割道而被分離；圖4a-4h所示的係形成用於Fo-PoP之具有垂直互連結構的PWB模件單元之製程；圖5a-5i所示的係藉由具有垂直互連結構之PWB模件單元以形成具有半導體晶粒之Fo-PoP的製程；圖6a-6r所示的係形成用於Fo-PoP之具有垂直互連結構的PWB模件單元之另一製程；圖7a-7i所示的係各種用於PWB模件單元之傳導垂直互連結構；圖8a-8c所示的係形成具有包含凸塊之垂直互連結構的PWB模件單元之製程；圖9所示的係一具有半導體晶粒之Fo-PoP，其係藉由具有包含凸塊之垂直互連結構的PWB模件單元來互連；圖10所示的係另一具有半導體晶粒之Fo-PoP，其係藉由具有垂直互連結構的PWB模件單元來互連；圖11a-11b所示的係安裝一第二半導體晶粒至該PWB模件單元；圖12a-12b所示的係以具有微填充物之囊封物平板而形成模件單元之製程；圖13a-13i所示的係由囊封物平板而不具有鑲嵌傳導柱或凸塊所形成之具有模件單元的Fo-PoP之另一製程；圖14所示的係由囊封物平板而不具有鑲嵌傳導柱或凸塊所形成之 具有模件單元的Fo-PoP之另一製程；圖15a-15b所示的係由PCB平板所形成之模件單元的製程；以及圖16所示的係由不具有鑲嵌傳導柱或凸塊之PCB平板所形成的另一個具有模件單元之Fo-PoP。
在下面的說明中會參考圖式於一或多個實施例中來說明本發明，於該等圖式中，相同的符號代表相同或雷同的元件。雖然本文係以達成本發明之目的的最佳模式來說明本發明；不過，熟習本技術的人士便會明白，本發明希望涵蓋受到下面揭示內容及圖式支持的隨附申請專利範圍及它們的均等範圍所定義的本發明的精神與範疇內可能併入的替代例、修正例、以及均等例。
半導體裝置通常會使用兩種複雜的製程來製造：前端製造和後端製造。前端製造涉及在一半導體晶圓的表面上形成複數個晶粒。該晶圓上的每一個晶粒皆含有主動式電構件和被動式電構件，它們會被電連接而形成功能性電路。主動式電構件(例如電晶體與二極體)能夠控制電流的流動。被動式電構件(例如電容器、電感器、電阻器、以及變壓器)會創造用以實施電路功能所需要的電壓和電流之間的關係。
被動式構件和主動式構件會藉由一連串的製程步驟被形成在該半導體晶圓的表面上方，該等製程步驟包含：摻雜、沉積、光微影術、蝕刻、以及平坦化。摻雜會藉由下面的技術將雜質引入至半導體材料之中，例如：離子植入或是熱擴散。摻雜製程會修正主動式裝置之中的半導體材料的導電性，將該半導體材料轉換成絕緣體、導體，或是響應於一電場或 基礎電流來動態改變半導體材料傳導性。電晶體含有不同類型和摻雜程度的多個區域，它們會在必要時被排列成用以在施加該電場或基礎電流時讓該電晶體會提高或限制電流的流動。
主動式構件和被動式構件係由具有不同電氣特性的多層材料所構成。該等層能夠藉由各式各樣的沉積技術來形成，其部分取決於要被沉積的材料的類型。舉例來說，薄膜沉積可能包含：化學氣相沉積(Chemical Vapor Deposition，CVD)製程、物理氣相沉積(Physical Vapor Deposition，PVD)製程、電解質電鍍製程、以及無電極電鍍製程。每一層通常都會被圖案化，以便形成主動式構件的一部分、被動式構件的一部分、或是構件之間的電連接線的一部分。
該些層可使用光微影術而被圖案化，其涉及將例如光阻之光敏感材料沉積於要被圖案化的層上。使用光而使得一圖案從光罩而轉移到光阻。在一實施例中，該光阻圖案的經光照之該部分係使用溶劑以被移除且曝露部分的底層而被圖案化。在另一實施例中，該光阻圖案的未經光照之該部分(負光阻)係使用溶劑以被移除且曝露部分的底層而被圖案化。剩餘的光阻會被移除，從而留下一經圖案化的層。或者，某些類型的材料會藉由利用無電極電鍍以及電解質電鍍之類的技術將該材料直接沉積在由前一道沉積/蝕刻製程所形成的區域或是空隙之中而被圖案化。
圖案化是基本操作，藉由圖案化在該半導體晶圓表面上之頂層的部分係被移除。該半導體晶圓中的多個部分可以利用下面方式來移除：光微影術、光罩法、遮罩法、氧化物或金屬移除、照相術與模版印刷術、以及微型微影術(microlithography)。光微影術包含於多個主光罩(reticle) 或是一光罩之中形成一圖案並且將該圖案轉印至該半導體晶圓的該等表面層。光微影術會於一雙步驟製程之中在該半導體晶圓的表面上形成主動式構件與被動式構件的水平維度。首先，該主光罩(reticle)該等遮罩上的圖案會被轉印至一層光阻之中。光阻係一光敏感材料，當曝露於光之中時，結構與特性便會改變。改變該光阻之結構與特性的製程可以負向作用光阻(negative-acting photo resist)或是正向作用光阻(positive-acting photo resist)來進行。其次，該光阻層會被轉印至該半導體晶圓之中。當蝕刻移除半導體晶圓之頂端層中沒有被該光阻覆蓋的部分時，該轉印便會發生。光阻的化學特性會使得該光阻緩慢地溶解並且防止被化學蝕刻溶液移除，而該半導體晶圓之頂端層中沒有被該光阻覆蓋的部分則會比較快速地被移除。形成、曝光、以及移除該光阻的製程以及移除該半導體晶圓之一部分的製程可以根據所使用的特殊光阻以及所希的結果來加以修正。
於負向作用光阻之中，光阻會曝露在光之中，並且在一被稱為聚合作用(polymerization)的製程之中從可溶解的狀態改變成不可溶解的狀態。於聚合作用之中，未被聚合的材料會曝露在一光或是能量源之中，而且多個聚合物則會形成一具有抗蝕刻性的交聯材料。於大部分的負向光阻之中，該等聚合物為聚異戊二烯(polyisoprene)。利用化學溶劑或是顯影劑移除該等可溶解的部分(也就是，沒有曝露在光之中的部分)會在該光阻之中留下一個孔洞，其會對應於該主光罩上的一不透明的圖案。一在該等不透明的區域之中有圖案存在的遮罩會被稱為透明場遮罩(clear-field mask)。
於正向作用光阻之中，光阻會曝露在光之中，並且在一被稱為可光溶解作用(photosolubilization)的製程之中從相對不可溶解的狀態改 變成非常可溶解的狀態。於可光溶解作用之中，該相對不可溶解的光阻會曝露在適當的光能量之中並且被轉換成比較可溶解的狀態。該光阻之經過可光溶解作用的部分會在顯影製程之中被一溶劑移除。基礎的正向光阻聚合物為酚甲醛(phenol formaldehyde)聚合物，其亦稱為酚甲醛酚醛樹脂。利用化學溶劑或是顯影劑移除該等可溶解的部分(也就是，曝露在光之中的部分)會在該光阻之中留下一個孔洞，其會對應於該主光罩上的透明圖案。一在該等透明的區域之中有圖案存在的遮罩會被稱為暗場遮罩(dark-field mask)。
移除該半導體晶圓中沒有被該光阻覆蓋的頂端部分之後，剩餘的光阻會被移除，從而留下一經圖案化的層。或者，某些類型的材料會藉由利用無電極電鍍以及電解質電鍍之類的技術將該材料直接沉積在由前一道沉積/蝕刻製程所形成的區域或是空隙之中而被圖案化。
在一既有圖案的上方沉積一薄膜材料可能會擴大下方的圖案並且產生一不均勻平坦的表面。生產較小且更密集封裝的主動式構件和被動式構件會需要用到均勻平坦的表面。平坦化作用可以被用來從晶圓的表面處移除材料，並且產生一均勻平坦的表面。平坦化作用涉及利用一研磨墊來研磨晶圓的表面。一有磨蝕作用的材料以及腐蝕性的化學藥劑會在研磨期間被加到晶圓的表面。化學藥劑的磨蝕性作用及腐蝕性作用所組成的組合式機械作用會移除任何不規律的拓樸形狀，從而產生一均勻平坦的表面。
後端製造係指將已完成的晶圓切割或單體化裁切成個別的半導體晶粒，並且接著封裝該半導體晶粒，以達結構性支撐及環境隔離的效果。為單體化裁切該半導體晶粒，晶圓會沿著該晶圓中被稱為切割道(切 割道)或切割線(scribe)的非功能性區域被刻痕並且折斷。該晶圓會利用雷射切割工具或鋸片來進行單體化裁切。經過單體化裁切之後，該個別的半導體晶粒便會被鑲嵌至一封裝基板，其包含多根接針或是多個接觸襯墊，用以和其它系統構件進行互連。被形成在該半導體晶粒上方的接觸襯墊接著會被連接至該封裝裡面的接觸襯墊。該等電連接線可利用焊料凸塊、短柱凸塊(釘狀凸塊)、導電膏、或是打線接線來製成。一囊封劑或是其它模造材料會被沉積在該封裝的上方，用以提供物理性支撐和電隔離。接著，該已完成的封裝便會被插入一電氣系統之中並且讓其它系統構件可以利用該半導體裝置的功能。
圖1說明電子裝置50，其具有一晶片載體基板或是印刷電路板(Printed Circuit Board，PCB)52，在其表面上鑲嵌著複數個半導體封裝。電子裝置50可能具有某一種類型的半導體封裝或是多種類型的半導體封裝，端視應用而定。為達解釋的目的，圖1中便顯示該等不同類型的半導體封裝。
電子裝置50可能係一單機型系統，其會使用該等半導體封裝來實施一或多項電功能。或者，電子裝置50亦可能係一較大型系統中的一子構件。舉例來說，電子裝置50可能係一蜂巢式電話的一部分、一個人數位助理(Personal Digital Assistant，PDA)的一部分、一數位錄像機(Digital Video Camera，DVC)的一部分、或是其它電子通訊裝置的一部分。或者，電子裝置50亦可能係一圖形卡、一網路介面卡、或是能夠被插入一電腦之中的其它訊號處理卡。該半導體封裝可能包含：微處理器、記憶體、特定應用積體電路(Application Specific Integrated Circuits，ASIC)、邏輯電路、類比電 路、RF電路、離散式裝置、或是其它半導體晶粒或電構件。對此等產品來說，若要被市場接受，微型化和減輕重量係必要的。半導體裝置之間的距離必須縮短，以便達到更高的密度。
在圖1中，PCB 52提供一種通用基板，用以結構性支撐及電互連被鑲嵌在該PCB之上的半導體封裝。多條傳導訊號通路54會利用下面製程被形成在PCB 52的一表面上方或是多層裡面：蒸發製程、電解質電鍍製程、無電極電鍍製程、網印製程、或是其它合宜的金屬沉積製程。訊號通路54會在該等半導體封裝、被鑲嵌的構件、以及其它外部系統構件中的每一者之間提供電通訊。通路54還會提供連接至每一個該等半導體封裝的電力連接線及接地連接線。
於某些實施例中，一半導體裝置會有兩個封裝層。第一層封裝係一種用於以機械方式及電氣方式將該半導體晶粒附著至一中間載體的技術。第二層封裝則涉及以機械方式及電氣方式將該中間載體附著至該PCB。於其它實施例中，一半導體裝置可能僅有該第一層封裝，其中，該半導體晶粒會以機械方式及電氣方式直接被鑲嵌至該PCB。
為達解釋的目的，圖中在PCB 52之上顯示數種類型的第一層封裝，其包含打線接合封裝56以及覆晶58。除此之外，圖中還顯示被鑲嵌在PCB 52之上的數種類型第二層封裝，其包含：球柵陣列(Ball Grid Array，BGA)60；凸塊晶片載體(凸塊Chip載體，BCC)62；雙直列封裝(Dual In-line Package，DIP)64；平台格柵陣列(Land Grid Array，LGA)66；多晶片模組(Multi-Chip Module，MCM)68；方形扁平無導線封裝(Quad Flat Non-leaded package，QFN)70；以及方形扁平封裝72。端視系統需求而定，由被配置 成具有第一層封裝樣式和第二層封裝樣式之任何組合的半導體封裝以及其它電子構件所組成的任何組合皆能夠被連接至PCB 52。於某些實施例中，電子裝置50包含單一附著半導體封裝；而其它實施例則可能需要多個互連封裝。藉由在單一基板上方組合一或多個半導體封裝，製造商便能夠將事先製造的構件併入電子裝置和系統之中。因為該等半導體封裝包含精密的功能，所以，能夠使用較便宜的構件及有效率的製程來製造電子裝置。所產生的裝置比較不可能會失效而且製造價格較低廉，從而讓消費者會有較低的成本。
圖2a至2c說明示範性半導體封裝。圖2a說明被鑲嵌在PCB 52之上的DIP 64的進一步細節。半導體晶粒74包含一含有類比電路或數位電路的主動區，該等類比電路或數位電路會被施行為被形成在該晶粒裡面的主動式裝置、被動式裝置、傳導層、以及介電層，並且會根據該晶粒的電氣設計來進行電性互連。舉例來說，該電路可能包含被形成在半導體晶粒74之主動區裡面的一或多個電晶體、二極體、電感器、電容器、電阻器、以及其它電路元件。接觸襯墊76係一或多層傳導材料(例如鋁(Al)、銅(Cu)、錫(Sn)、鎳(Ni)、金(Au)、或是銀(Ag))，並且會被電連接至形成在半導體晶粒74裡面的電路元件。在DIP 64的組裝期間，半導體晶粒74會利用一金-矽共熔合金層或是膠黏材料(例如熱環氧樹脂或環氧樹脂)被鑲嵌至一中間載體78。該封裝主體包含一絕緣封裝材料，例如聚合物或是陶瓷。導體導線80以及打線接線82會在半導體晶粒74與PCB 52之間提供電互連。囊封劑84會被沉積在該封裝的上方，防止濕氣和粒子進入該封裝並污染半導體晶粒74或打線接線82，以達環境保護的目的。
圖2b說明被鑲嵌在PCB 52之上的BCC 62的進一步細節。半導體晶粒88會利用底層填充材料或環氧樹脂膠黏材料92被鑲嵌在載體90的上方。打線接線94會在接觸襯墊96與98之間提供第一層封裝互連。模製化合物或囊封劑100會被沉積在半導體晶粒88和打線接線94的上方，用以為該裝置提供物理性支撐以及電隔離效果。多個接觸襯墊102會利用一合宜的金屬沉積製程(例如電解質電鍍或無電極電鍍)被形成在PCB 52的一表面上方，用以防止氧化。接觸襯墊102會被電連接至PCB 52之中的一或多條傳導訊號通路54。多個凸塊104會被形成在BCC 62的接觸襯墊98和PCB 52的接觸襯墊102之間。
在圖2c中，半導體晶粒58會利用覆晶樣式的第一層封裝以面朝下的方式被鑲嵌至中間載體106。半導體晶粒58的主動區108含有類比電路或數位電路，該等類比電路或數位電路會被施行為根據該晶粒的電氣設計所形成的主動式裝置、被動式裝置、傳導層、以及介電層。舉例來說，該電路可能包含被形成在主動區108裡面的一或多個電晶體、二極體、電感器、電容器、電阻器、以及其它電路元件。半導體晶粒58會經由多個凸塊110以電氣方式及機械方式被連接至載體106。
BGA 60會利用使用多個凸塊112的BGA樣式第二層封裝以電氣方式及機械方式被連接至PCB 52。半導體晶粒58會經由凸塊110、訊號線114、以及凸塊112被電連接至PCB 52之中的傳導訊號線路54。一模製化合物或囊封劑116會被沉積在半導體晶粒58和載體106的上方，用以為該裝置提供物理性支撐以及電隔離效果。該覆晶半導體裝置會從半導體晶粒58上的主動式裝置至PCB 52上的傳導軌提供一條短的電傳導路徑， 用以縮短訊號傳導距離、降低電容、並且改善整體電路效能。於另一實施例中，該半導體晶粒58會利用覆晶樣式的第一層封裝以機械方式及電氣方式直接被連接至PCB 52，而沒有中間載體106。
圖3a顯示一半導體晶圓120，其具有一基底基板材料122，例如，矽、鍺、砷化鎵、磷化銦、或是碳化矽，用以達成結構性支撐的目的。複數個半導體晶粒或構件124會被形成在晶圓120之上，如上面所述，它們會藉由一非主動、晶粒內的晶圓區、或是切割道126而被隔開。切割道126會提供多個切割區，用以將半導體晶圓120單體化裁切成個別的半導體晶粒124。
圖3b顯示半導體晶圓120的一部分的剖視圖。每一個半導體晶粒124皆具有一背表面128與主動表面130，該主動表面130含有類比電路或數位電路，該等類比電路或數位電路會被施行為被形成在該晶粒裡面的主動式裝置、被動式裝置、傳導層、以及介電層，並且會根據該晶粒的電氣設計與功能來進行電互連。舉例來說，該電路可能包含被形成在主動表面130裡面的一或多個電晶體、二極體、以及其它電路元件，用以施行類比電路或數位電路，例如，數位訊號處理器(Digital Signal Processor，DSP)、ASIC、記憶體、或是其它訊號處理電路。半導體晶粒124亦可包含整合的被動裝置(integrated passive devices,IPDs)，例如，用於RF信號處理的電感器、電容器以及電阻器。
一導電層132會使用PVD、CVD、電解質電鍍製程、無電極電鍍製程、或是其它合宜的金屬沉積製程被形成在主動表面130的上方。傳導層132可能係由下面所製成的一或多層：Al、Cu、Sn、Ni、Au、Ag、 或是其它合宜的導電材料。傳導層132的操作方式如同被電連接至主動表面130上之電路的多個接觸襯墊。接觸襯墊132可能會以並列的方式被沉積在和半導體晶粒124之邊緣相隔一第一距離的地方，如圖3b中所示。或者，傳導層132可能被形成為在多列之中的接觸襯墊，俾使得第一列接觸襯墊係被沉積在和該晶粒之邊緣相隔一第一距離的地方，而第二列接觸襯墊會錯開該第一列被沉積在和該晶粒之邊緣相隔一第二距離的地方。
一絕緣層或鈍化層134係保形地被施加在主動表面130的上方，其係利用下面方法所形成：PVD、CVD、印刷、旋塗或噴塗。絕緣層134含有由下面所製成的一或多層：二氧化矽(SiO2)、氮化矽(Si3N4)、氮氧化矽(SiON)、五氧化二鉭(Ta2O5)、三氧化二鋁(Al2O3)、或是具有雷同絕緣特性及結構特性的其它材料。絕緣層134覆蓋且提供保護於主動表面130。一部分的絕緣層134會藉由雷射直接燒蝕(雷射Direct Ablation，LDA)使用雷射136或其他合適的製程而被移除以曝露傳導層132並且提供後續地電性互連。
在圖3c中，半導體晶圓120係通過切割道126使用鋸片或是雷射切割工具138被單一化成為個別的半導體晶粒124。
圖4a-4h和5a-5i所示為形成具有PWB模件垂直互連單元之Fo-PoP的製程，其相關於圖1和2a-2c。圖4a顯示一部分的層壓核心140之剖面視圖。一可選的傳導層142被形成於核心140之表面144上，並且可選的傳導層146係被形成於該核心的表面148上。傳導層142和146係藉由使用金屬沉積製程而被形成，如Cu金屬薄片層壓、印刷、化學氣相沉積(Chemical Vapor Deposition，CVD)、物理氣相沉積(Physical Vapor Deposition， PVD)、電解質電鍍、以及無電極電鍍。傳導層142和146可為一層或多層的Al、Cu、Sn、Ni、Au、Ag、鈦(Ti)、鎢(W)或其他合適的電性傳導材料。在一個實施例中，傳導層142和146係Cu金屬薄片，其具有之厚度為20-200微米(μm)。傳導層142和146可藉由濕蝕刻製程而被薄化。
在圖4b中，複數個通孔150係藉由使用雷射鑽孔、機械鑽孔、深反應離子式蝕刻(deep reactive ion etching，DRIE)或是其他適合的製程而被形成穿過層壓核心140以及傳導層142和146。通孔150延伸穿過層壓核心140。通孔150係藉由除渣製程而被清潔。
在圖4c中，傳導層152係藉由金屬沉積製程而被形成於層壓核心140、傳導層142和146以及通孔150之側壁上，該沉積製程如印刷、化學氣相沉積、物理氣相沉積、電解質電鍍以及無電極電鍍。傳導層152可為一層或多層的Al、Cu、Sn、Ni、Au、Ag、Ti、W或其他合適的電性傳導材料。在一實施例中，傳導層152包含藉由無電極電鍍所形成之一第一Cu層，接著藉由電解質電鍍而形成之一第二Cu層。
在圖4d中，該剩下部份的通孔150係以填充材料154而被填充絕緣或傳導材料。絕緣填充物之絕緣材料可為聚合物介電材料填充物以及一或多個SiO2、Si3N4、SiON、Ta2O5、Al2O3或具有相似絕緣特性及結構特性的其它材料。該傳導填充材料可為一層或多層的Al、Cu、Sn、Ni、Au、Ag或是其他合適的電性傳導材料。在一實施例中，填充材料154可為聚合物栓塞(polymer plug)。或者是，填充材料154可為Cu膠。通孔150亦可被留下成為空的，即不具有填充材料。填充材料154係被選擇以較傳導層152為更柔軟或更相容。具有填充材料154之通孔150藉由在應力下允許傳導層 152之形變或改變形狀以減少破裂或脫層之發生。通孔150亦可被完全地填充傳導層152。
在圖4e中，傳導層156係藉由金屬沉積製程而被形成於傳導層152和填充材料154上，該金屬沉積製程如印刷、化學氣相沉積、物理氣相沉積、電解質電鍍以及無電極電鍍。傳導層156可為一層或多層的Al、Cu、Sn、Ni、Au、Ag、Ti、W或其他合適的電性傳導材料。在一實施例中，傳導層156包含藉由無電極電鍍所形成之一第一Cu層，接著藉由電解質電鍍而形成之一第二Cu層。
在圖4f中，一部分的傳導層142、146、148、152以及156被形成係藉由濕蝕刻製程穿過圖案化的光阻層以曝露層壓核心140並且留下傳導柱或傳導垂直互連結構158穿過層壓核心140。絕緣或鈍化層160係藉由使用真空層壓、旋轉塗佈、網版印刷或是其他印刷製程而被形成於層壓核心140和傳導垂直互連結構158上。絕緣層160包含一層或多層具有或不具有SiO2、Si3N4、SiON、Ta2O5、Al2O3或是其他具有相似絕緣及結構特性之絕緣填充物的聚合物介電材料。一部分的絕緣層160被形成係藉由蝕刻製程或LDA以曝露傳導層156並且便於隨後傳導層的形成。
一可選的傳導層162可藉由使用例如為電解質電鍍以及無電極電鍍之金屬沉積製程而被形成於該曝露的傳導層156上。傳導層162可為一層或多層的Al、Cu、Sn、Ni、Au、Ag、Ti、W或其他合適的電性傳導材料。在一實施例中，傳導層162係為一Cu保護層。
層壓核心140具有構成一個或多個PWB模件垂直互連單元之垂直互連結構158，其係被安裝於該等半導體晶粒或封裝之間以便於用於 Fo-PoP之電性互連。圖4g顯示層壓核心140之平面圖，該層壓核心140被安排入PWB模件單元164-166。PWB模件單元164-166含有垂直互連結構158之多個行，其延伸於該等PWB單元之相對表面之間。PWB單元164-166被配置用於整合入Fo-PoP中，並且因此根據最後裝置的配置在尺寸上互不相同，該裝置的配置於下文中將詳細的描述。當PWB單元164-166被顯示於圖4g中時，例如包含正方形或矩形的佔用空間，或者是，該等PWB單元可包含交叉形狀(+)、斜角或是“L-形狀”、圓形、橢圓形、六角形、八角形、星形或是其他幾何形狀的佔用空間。圖4h顯示以層壓核心140以鋸片或是雷射切割工具168而被單一化成為個別的PWB模件單元164和166。
圖5a顯示一部分的載體或是暫時基板170之剖面視圖，該載體或是暫時基板170包含犧牲基材，例如矽、聚合物、氧化鈹、玻璃或是其他合適的低成本、剛性材料以用於結構支撐。一介面層或雙面膠帶172係被形成於載體170上作為暫時的黏接膜、蝕刻停止層或是熱釋放層。
來自圖4h之PWB模件單元164-166係使用取放操作而被安裝至介面層172以及載體170。在放置PWB單元164-166之後，來自圖3c之半導體晶粒124係使用取放操作被安裝至介面層172以及載體170，而主動表面130係被定向為朝向該載體。圖5b顯示半導體晶粒124和PWB單元164-166被安裝至載體170成為一重組晶圓174。半導體晶粒124延伸高於PWB單元164-166距離D1，該距離大於1 μm，例如1-150 μm。PWB單元164-166和半導體晶粒124的偏移減少在後續的背部研磨過程中的汙染。
在圖5c中，一囊封物或模製化合物176係使用黏貼印刷(黏貼印刷)、壓縮成型、轉移模塑、真空層壓、旋轉塗佈或其他適合的塗抹方 式而被沉積於半導體晶粒124、PWB單元164-166以及載體170上。囊封物176可為聚合物合成材料，例如環氧樹脂之填充物、環氧丙烯酸酯之填充物或是聚合物之合適的填充物。囊封物176為非傳導且環境保護該等半導體裝置免於外部的物質或是汙染物之影響。
在圖5d中，載體170和介面層172係藉由化學蝕刻、機械脫層、化學機械平坦化(CMP)、機械式研磨、熱烘烤、UV光、雷射掃描或是濕去除而被移除以曝露絕緣層134、PWB單元164-166以及囊封物176。
在圖5e中，一積層互連結構180係被形成於半導體晶粒124、PWB單元164-166和囊封物176上。一絕緣或鈍化層182係藉由使用PVD、CVD、層壓、印刷、旋轉塗佈或噴灑塗佈而被形成於半導體晶粒124、PWB單元164-166和囊封物176上。絕緣層182包含一層或多層的低溫(低於250℃)固化聚合物介電質具有或不具有絕緣填充物，例如SiO2、Si3N4、SiON、Ta2O5、Al2O3、橡膠顆粒或是其他具有相似絕緣及結構特性的材料。一部分的絕緣層182可藉由一蝕刻製程而被移除以曝露PWB單元164-166之垂直互連結構158以及半導體晶粒124之傳導層132。
一電性傳導層或RDL184使用圖案化和金屬沉積製程而被形成於絕緣層182上，該金屬沉積製程如濺鍍、電解質電鍍以及無電極電鍍。傳導層184可為一層或多層的Al、Cu、Sn、Ni、Au、Ag、Ti、W或其他合適的電性傳導材料。在一實施例中，傳導層184含有Ti/Cu、TiW/Cu或Ti/NiV/Cu。一部分的傳導層184係被電性地連接至半導體晶粒124之接觸襯墊132。再一部分的傳導層184係被電性地連接至PWB單元164-166之垂直互連結構158。其他部分的傳導層184可被電性共接或是電性絕緣，其係 根據半導體晶粒124之設計以及功能性而定。
一絕緣或鈍化層186係藉由使用PVD、CVD、層壓、印刷、旋轉塗佈或噴灑塗佈而被形成於絕緣層182和傳導層184上。絕緣層186包含一層或多層的低溫(低於250℃)固化聚合物介電質具有或不具有絕緣填充物，例如SiO2、Si3N4、SiON、Ta2O5、Al2O3、橡膠顆粒或是其他具有相似絕緣及結構特性的材料。一部分的絕緣層186可藉由一蝕刻製程而被移除以曝露傳導層184。
一電性傳導層或RDL188使用圖案化和金屬沉積製程而被形成於傳導層184和絕緣層186上，該金屬沉積製程如濺鍍、電解質電鍍以及無電極電鍍。傳導層188可為一層或多層的Al、Cu、Sn、Ni、Au、Ag、Ti、W或其他合適的電性傳導材料。在一實施例中，傳導層188含有Ti/Cu、TiW/Cu或Ti/NiV/Cu。一部分的傳導層188係被電性地連接至傳導層184。其他部分的傳導層188可被電性共接或是電性絕緣，其係根據半導體晶粒124之設計以及功能性而定。
一絕緣或鈍化層190係藉由使用PVD、CVD、印刷、旋轉塗佈或噴灑塗佈而被形成於絕緣層186和傳導層188上。絕緣層190包含一層或多層的SiO2、Si3N4、SiON、Ta2O5、Al2O3或是其他具有相似絕緣及結構特性的材料。一部分的絕緣層190可藉由一蝕刻製程而被移除以曝露傳導層188。
被包含在積層互連結構180之中的絕緣和傳導層的層數根據並且隨著電路佈線設計的複雜度而定。因此，積層互連結構180可包含任意層數的絕緣和傳導層以便於關於半導體晶粒124的電性互連。
一電性傳導凸塊材料藉由使用蒸鍍、電解質電鍍、無電極電鍍、落球或是網版印刷製程而被沉積於積層互連結構180上並且被電性連接至傳導層188的曝露部分。該凸塊材料可為Al、Sn、Ni、Au、Ag、Pb、Bi、Cu、焊料以及該些之合成物，其具有可選擇地流動的溶劑。舉例來說，該凸塊材料可為共晶的Sn/Pb、高鉛的焊料或是無鉛的焊料。該凸塊材料系藉由使用一適合的接合物或是接合製程而被接合至傳導層188。在一實施例中，該凸塊材料係藉由加熱該材料至高於其之熔點的一溫度而被回流焊接以形成圓球或凸塊192。在某些應用中，凸塊192係被回流焊接第二次以提升電性連接至傳導層188。一凸塊底層金屬(UBM)可被形成於凸塊192之下。凸塊192亦可被擠壓接合至傳導層188。凸塊192代表一種互連結構，其可被形成於傳導層188上。該互連結構亦可使用釘狀凸塊、微凸塊或是其他的電性互連。
在圖5f中，一部分的囊封物176和半導體晶粒124係藉由以研磨機194之研磨操作而被移除以平坦化該表面並且減少該囊封物的厚度。囊封物176殘留在PWB單元164-166上而具有1-150 μm之D2的厚度在半導體晶粒和PWB單元164-166之背表面128之間。在一實施例中，D2為100 μm。一化學蝕刻、CMP或是電漿乾蝕刻亦可被使用以移除背研磨損傷以及在半導體晶粒124和囊封物176上之殘留應力以增加該封裝強度。
在圖5g中，一背側平衡層196係被施加於囊封物176、PWB單元164-166和半導體晶粒124上。背側平衡層196平衡傳導層184和188熱膨脹係數(CTE)，例如30-150ppm/K，並且減少在該封裝中的翹曲。在一實施例中，背側平衡層196具有10-100 μm的厚度。背側平衡層196可為 任何適合的平衡層，其具有適當的熱和結構特性，例如背膠銅箔(resin coated copper，RCC)。
在圖5h中，一部分的背側平衡層196和囊封物176被移除以曝露垂直互連結構158。重組晶圓174係以鋸片或是雷射切割工具202穿過PWB模件單元164而被單一化成為分隔開的Fo-PoP204。
圖5i顯示Fo-PoP 210，其具有凸塊198被形成於該曝露的垂直互連結構158上。凸塊198係被安裝至少1 μm低於半導體晶粒124之背表面128。或者是，凸塊198延伸超過背側平衡層196並且可具有半導體晶粒124之厚度的25-67%之高度。
被安裝在Fo-PoP 204中之PWB模件單元164-166可在尺寸和形狀上彼此完全不同，同時依然對於Fo-PoP提供穿透的垂直互連。PWB模件單元164-166包含交錯的佔用空間具有正方形和矩形形狀、交叉形狀(+)、斜角或“L-形狀”、圓形或橢圓形狀、六角形、八角形、星形或是其他幾何形狀。在晶圓階段，以及在單一化之前，PWB模件單元164-166係以一交錯圖案而被安裝圍繞半導體晶粒124，使得該半導體晶粒的不同側係以一重複的圖案對準並且對應於該等PWB單元的不同側。在積層互連結構180被形成於PWB單元上之前，PWB單元164-166亦可包含額外的金屬層以便於設計整合並且提高佈線靈活性。
PWB模件單元164-166提供一成本效益的替代方案以替代標準雷射鑽孔製程用於Fo-PoP中之垂直互連為了多個理由。第一，PWB單元164-166可以低成本製造技術而被製造，例如基板製造技術。第二，標準雷射鑽孔包含高設備成本並且需要鑽通過整個封裝厚度，其增加製程週期 時間並且減少製造輸出。再者，使用PWB單元164-166用於垂直互連提供一優點為相對於僅以雷射鑽孔製程所形成之垂直互連，使用PWB單元164-166之垂直互連提升對於垂直互連之控制。
在另一實施例中，圖6a顯示一部分的載體或是暫時基板220之剖面視圖，該載體或是暫時基板220包含犧牲基材，例如矽、聚合物、氧化鈹、玻璃或是其他合適的低成本、剛性材料以用於結構支撐。一介面層或雙面膠帶224係被形成於載體220上作為暫時的黏接膜、蝕刻停止層或是熱釋放層。
在圖6b中，來自圖3c之半導體晶粒124係使用被安裝至介面層224以及載體220，而主動表面130係被定向為朝向該載體。半導體晶粒124係被壓入介面層224中，使得絕緣層134被安裝入該介面層。當半導體晶粒124被安裝至介面層224時，絕緣層134之表面225與載體220分隔一距離D1。
在圖6c中，來自圖4h之PWB模件單元164-166係使用取放操作而被安裝至介面層224和載體220。PWB單元164-166係被壓入介面層224中，使得接觸表面226被安裝入該介面層中。當PWB單元164-166被安裝至介面層224時，表面226與載體220分隔一距離D2。D2可大於D1，使得PWB單元164-166之表面226相對於絕緣層134之表面225係垂直地偏移。
圖6d顯示半導體晶粒124和PWB模件單元164-166被安裝至載體220作為一重組晶圓227。PWB單元164-166之相對於表面226的表面228係相關於半導體晶粒124之背表面128一距離D3，例如1-150 μm。 藉由分開的PWB單元166之表面228與半導體晶粒124之背表面128使得後續的背部研磨步驟較為容易，且避免來自垂直互連結構158的材料，例如Cu，汙染半導體晶粒124之材料，例如Si。
圖6e顯示一部分的重組晶圓227之平面圖，其具有被安裝於介面層224上之PWB模件單元164-166。PWB單元164-166包含多行的垂直互連結構158，其提供穿透垂直互連於該PWB單元的相對側之間。PWB單元164-166以交錯圖案被安裝圍繞半導體晶粒124。PWB單元164-166係以一方式被安裝圍繞半導體晶粒124，該方式為該半導體晶粒之不同側係對準於並且對應於該PWB單元之多個不同側，形成一重複圖案橫跨重組晶圓227。複數個切割道230係被對準相關於半導體晶粒並且延伸橫跨PWB單元164-166，使得當重組晶圓227被沿著切割道單一化時，每個半導體晶粒124具有來自經單一化的PWB單元164-166之複數個垂直互連結構158係被安裝圍繞或在一周圍區域圍繞該半導體晶粒。當PWB單元164-166被顯示為交錯正方形或矩形的佔用空間時，被安裝為圍繞半導體晶粒124之該等PWB單元可包含具有交叉形狀(+)、斜角或是“L-形狀”、圓形、橢圓形、六角形、八角形、星形或是其他幾何形狀的佔用空間之PWB單元。
圖6f顯示平面圖一部分的重組晶圓240其具有交叉形狀(+)的PWB模件單元242被安裝於介面層224上。PWB單元242係以相似於顯示於圖4a-4h中之PWB單元164-166的製程而被形成。PWB單元242包含多行的垂直互連結構244，其相似於垂直互連結構158，並且提供穿透垂直互連於該等PWB單元之相對側之間。PWB單元242係以一交錯圖案而安裝圍繞半導體晶粒124。PWB單元242係以一方式被安裝圍繞半導體晶粒 124，該方式為該半導體晶粒之不同側係對準於並且對應於該PWB單元之多個不同側，形成一重複圖案橫跨重組晶圓240。複數個切割道246係被對準相關於半導體晶粒124並且延伸橫跨PWB單元242，使得當重組晶圓240被沿著切割道單一化時，每個半導體晶粒124具有來自經單一化的PWB單元242之複數個垂直互連結構244係被安裝圍繞或在一周圍區域圍繞該半導體晶粒。在透過切割道246單一化之後，垂直互連結構244係被安裝在偏移該半導體晶粒之周長的一行或多行。
圖6g顯示一部分的重組晶圓250之平面圖，其具有角狀或“L形狀”的PWB模件單元252被安裝在介面層224上。PWB單元252係以相似於顯示於圖4a-4h中之PWB單元164-166的製程而被形成。PWB單元252包含多行的垂直互連結構244，其相似於垂直互連結構158，並且提供穿透垂直互連於該等PWB單元之相對側之間。PWB單元252係以一交錯圖案而安裝圍繞半導體晶粒124。PWB單元252係以一方式被安裝圍繞半導體晶粒124，該方式為該半導體晶粒之不同側係對準於並且對應於該PWB單元之多個不同側，形成一重複圖案橫跨重組晶圓250。複數個切割道256係被對準相關於半導體晶粒124並且延伸橫跨PWB單元252，使得當重組晶圓250被沿著切割道單一化時，每個半導體晶粒124具有來自經單一化的PWB單元252之複數個垂直互連結構254係被安裝圍繞或在一周圍區域圍繞該半導體晶粒。在透過切割道256單一化之後，垂直互連結構254係被安裝在偏移該半導體晶粒之周長的一行或多行。
圖6h顯示一部分的重組晶圓260之平面圖，其具有圓形或橢圓形的PWB模件單元262和263被安裝在介面層224上。PWB單元262 和263係以相似於顯示於圖4a-4h中之PWB單元164-166的製程而被形成。PWB單元262和263包含多行的垂直互連結構264，其相似於垂直互連結構158，並且提供穿透垂直互連於該等PWB單元之相對側之間。PWB單元262和263係以一交錯圖案而安裝圍繞半導體晶粒124。PWB單元262和263係以一方式被安裝圍繞半導體晶粒124，該方式為該半導體晶粒之不同側係對準於並且對應於該PWB單元之多個不同側，形成一重複圖案橫跨重組晶圓260。複數個切割道265係被對準相關於半導體晶粒124並且延伸橫跨PWB單元262和263，使得當重組晶圓260被沿著切割道單一化時，每個半導體晶粒124具有來自經單一化的PWB單元262和263之複數個垂直互連結構264係被安裝圍繞或在一周圍區域圍繞該半導體晶粒。在透過切割道265單一化之後，垂直互連結構264係被安裝在偏移該半導體晶粒之周長的一行或多行。
圖6i顯示一部分的重組晶圓266，其具有連續的PWB或PCB平板267被安裝於介面層224上。PWB平板267係被對準並且層壓於在暫時載體220上之介面層224上。PWB平板267係以相似於顯示於圖4a-4h中之PWB單元164-166的製程而被形成，並且被形成為面板尺度，例如為300-325微米(mm)圍繞面板或是470 mm x 370 mm矩形面板。最後的面板尺寸約為5 mm至15 mm係小於最後扇出面板基板尺寸，或者在半徑或長度或寬度上。PWB平板267具有之厚度範圍為50-250 μm。在一實施例中，PWB平板267具有之厚度為80 μm。多行的垂直互連結構268係相似於垂直互連結構158，係被形成穿透PWB平板267以分隔個別的PWB單元。垂直互連結構268係被形成圍繞PWB單元之一周圍區域。
每個PWB單元270之一中間部分係藉由穿孔、蝕刻、LDA或是其他適合的製程來形成開口271。開口271係中間地相對於每個PWB單元270之垂直互連結構268而被形成，並且係被形成穿透PWB單元270以曝露介面層224。開口271具有一般地正方形佔用空間並且被形成足夠大以容納來自圖3c的半導體晶粒124。半導體晶粒124係使用取放操作而被安裝至在開口271中之介面層224，而半導體晶粒124之主動表面130係被定向為朝向該載體介面層224。在開口271之邊緣272和半導體晶粒124之間的間隙或距離至少為50 μm。PWB平板267係沿著切割道269而被單一化成為個別的PWB單元270，並且每個半導體晶粒124具有複數個垂直互連結構268被安裝安裝圍繞或在一周圍區域圍繞該半導體晶粒。在透過切割道265單一化之後，垂直互連結構268可被安裝在半導體晶粒124之該周圍區域中成為偏移該半導體晶粒之周長的一行或多行。
接續自圖6d，圖6j顯示在導體晶粒124和PWB模件單元164-166被安裝至介面層224之後，重組晶圓227係經由切割道230使用鋸片或是雷射切割工具274被部分地單一化以形成通道或開口276。通道276延伸穿過PWB單元164-166，並且另外還可延伸穿透介面層224且部分地但是非全部地穿透載體220。通道276形成垂直互連結構158和半導體晶粒124中之一分隔，於此，該傳導通孔可被隨後地加入Fo-PoP中。
在圖6k中，一囊封物或模製化合物282係使用黏貼印刷、壓縮成型、轉移模塑、液體囊封物模塑、真空層壓、旋轉塗佈或其他適合的塗抹方式而被沉積於半導體晶粒124、PWB單元164-166和載體220上。囊封物282可為聚合物合成材料，例如環氧樹脂之填充物、環氧丙烯酸酯 之填充物或是合適的聚合物填充物。囊封物282為非傳導且環境保護該等半導體裝置免於外部的物質或是汙染物之影響。
在圖6l中，囊封物282之表面290經歷以研磨機292之研磨操作以平坦化該表面並且減少該囊封物之厚度。該研磨操作移除一部分的囊封物材料下至半導體晶粒124之背表面128。一化學蝕刻亦可被用以移除且平坦化囊封物282。因為PWB單元166之表面228係相對於半導體晶粒124之背表面128垂直偏移距離D3，囊封物282之該切除的可被達到而無移除，並且順帶轉移材料自垂直互連結構158，例如Cu，至半導體晶粒124，例如Si。避免自垂直互連結構158至半導體晶粒124之傳導材料的傳送以減少汙染該半導體晶粒之材料的風險。
在圖6m中，絕緣或鈍化層296係藉由使用PVD、CVD、網版印刷、旋轉塗佈或是噴灑塗佈而保形地被施加於囊封物282和半導體晶粒124上。絕緣層296包含一層或多層的SiO2、Si3N4、SiON、Ta2O5、Al2O3或具有相似絕緣特性及結構特性的其它材料。絕緣層296均勻地覆蓋囊封物282和半導體晶粒124並且係被形成於PWB單元164-166上。在第一部分的囊封物282之切除之後，絕緣層296係被形成並且接觸該經曝露的半導體晶粒124之背表面128。在第二部分的囊封物282被移除之前，絕緣層296係被形成以曝露PWB單元164-166。在一實施例中，絕緣層296之特性係被選擇以幫助控制後續形成之Fo-PoP的翹曲。
在圖6n中，一部分的絕緣層296和囊封物282係被移除以形成開口298並且曝露垂直互連結構158。開口298係藉由蝕刻、雷射或是其他合適的製程而被形成。在一實施例中，開口298係藉由使用雷射300 之LDA而被形成。在囊封物282之切除的過程中，來自垂直互連結構158之材料係避免與半導體晶粒124接觸，因為開口298係被形成於垂直互連結構158上圍繞或在一周圍區域圍繞半導體晶粒124，使得垂直互連結構158係相對於半導體晶粒124偏移並且不會延伸至背表面128。再者，開口298不會被形成於當囊封物282正被自該背表面128移除時之時刻，以及當半導體晶粒124係被曝露且容易受到汙染之時刻。因為開口298係在絕緣層296被安裝於半導體晶粒124上之後而被形成，該絕緣層作為一屏障以避免來自垂直互連結構158之材料被傳送至半導體晶粒124。
在圖60中，載體220和介面層224自重組晶圓227而被移除係藉由化學蝕刻、機械脫層、CMP、機械研磨、熱烘烤、UV光、雷射掃描或是濕去除以便於互連結構之形成於半導體晶粒124之主動表面130和PWB單元164-166之垂直互連結構158上。
圖60亦顯示藉由絕緣或鈍化層304之沉積和圖案化而形成第一部分的互連或RDL。絕緣層304係保形地被施加至囊封物282、PWB單元164-166以及半導體晶粒124並且具有第一表面其隨著囊封物282、PWB單元164-166以及半導體晶粒124之輪廓。絕緣層304具有一第二平坦表面，其相對於該第一表面。絕緣層304包含一層或多層的SiO2、Si3N4、SiON、Ta2O5、Al2O3或具有相似絕緣特性及結構特性的其它材料。絕緣層304係藉由使用PVD、CVD、印刷、旋轉塗佈、噴灑塗佈或是其他適合的製程而被沉積。一部分的絕緣層304係藉由使用雷射305之LDA、蝕刻或是其他合適的製程而被移除以形成開口306於垂直互連結構158上。開口306曝露垂直互連結構158之傳導層164用於後續的電性連接，其係根據半導體晶粒 124之設計以及配置而定。
在圖6p中，電性傳導層308係被圖案化並且被沉積於絕緣層304上、半導體晶粒124上，並且被安裝於開口306中以填充該等開口並且接觸垂直互連結構158之傳導層164，同時接觸傳導層132。傳導層308可為一層或多層的Al、Cu、Sn、Ni、Au、Ag或其他合適的電性傳導材料。傳導層308之沉積使用PVD、CVD、電解質電鍍、無電極電鍍或是其他合適的製程。傳導層308操作為RDL以延伸電性連接自半導體晶粒124到半導體晶粒124之外部的點。
圖6p亦顯示一絕緣或鈍化層310係被保形地施加至絕緣層304和傳導層308並且隨著絕緣層304和傳導層308的輪廓。絕緣層310包含一層或多層的SiO2、Si3N4、SiON、Ta2O5、Al2O3或具有相似絕緣特性及結構特性的其它材料。絕緣層310係使用PVD、CVD、印刷、旋轉塗佈、噴灑塗佈或是其他合適的製程而被沉積。一部分的絕緣層310係藉由使用雷射311之LDA、蝕刻或是其他合適的製程而被移除以形成開口312，其曝露部分的傳導層308用於後續的電性互連。
在圖6q中，電性傳導層316係被圖案化並且被沉積於絕緣層310上、傳導層308上，並且被安裝於開口312中以填充該等開口並且接觸傳導層308。傳導層316可為一層或多層的Al、Cu、Sn、Ni、Au、Ag或其他合適的電性傳導材料。傳導層308之沉積使用PVD、CVD、電解質電鍍、無電極電鍍或是其他合適的製程。傳導層316操作為RDL以延伸電性連接自半導體晶粒124到半導體晶粒124之外部的點。
圖6q亦顯示一絕緣或鈍化層318係被保形地施加至絕緣層 310和傳導層316並且隨著絕緣層310和傳導層316的輪廓。絕緣層318包含一層或多層的SiO2、Si3N4、SiON、Ta2O5、Al2O3或具有相似絕緣特性及結構特性的其它材料。絕緣層318係使用PVD、CVD、印刷、旋轉塗佈、噴灑塗佈或是其他合適的製程而被沉積。一部分的絕緣層318係藉由使用LDA、蝕刻或是其他合適的製程而被移除以形成開口320，其曝露部分的傳導層308用於後續的電性互連。
在圖6r中，一電性傳導凸塊材料係藉由使用蒸鍍、電解質電鍍、無電極電鍍、落球或網版印刷製程而被沉積於傳導層316上並且於絕緣層318之開口320中。該凸塊材料可為Al、Sn、Ni、Au、Ag、Pb、Bi、Cu、焊料以及該些之合成物，且具有一可選擇地流動的溶劑。舉例來說，該凸塊材料可為共晶的Sn/Pb、高鉛的焊料或是無鉛的焊料。該凸塊材料系藉由使用一適合的接合物或是接合製程而被接合至傳導層316。在一實施例中，該凸塊材料係藉由加熱該材料至高於其之熔點的一溫度而被回流焊接以形成圓球或凸塊322。在某些應用中，凸塊322係被回流焊接第二次以提升電性連接至傳導層316。在一實施例中，凸塊322係被形成於UBM上，該而UBM具有濕潤層、屏障層、黏著層。該等凸塊亦可被擠壓接合至傳導層316。凸塊322代表一種互連結構，其可被形成於傳導層316上。該互連結構亦可使用釘狀凸塊、微凸塊或是其他的電性互連。
總而言之，絕緣層304、310和318連同傳導層308、316和傳導凸塊322形成積層互連結構324。被包含在積層互連結構324之中的絕緣和傳導層的層數根據並且隨著電路佈線設計的複雜度而定。因此，積層互連結構324可包含任意層數的絕緣和傳導層以便於關於半導體晶粒124 的電性互連。相同地，PWB單元164-166可包含額外的金屬層以便於在積層互連結構324被形成於該等PWB單元上之前設計整合和增加佈線靈活性。再者，元件否則可能被包含在一背側互連結構或RDL中，可被整合作為積層互連結構324之部分以相對於含有前側和背側互連或RDL之封裝而簡化製造並且減少生產成本。
圖6r進一步顯示具有積層互連結構324之重組晶圓227，其使用鋸片或是雷射切割工具326而被單一化以形成個別的Fo-PoP 328。在一實施例中，Fo-PoP 328具有之高度為小於1 mm之範圍中。在Fo-PoP 328中之PWB模件單元164-166提供一成本效益的替代方案以替代標準雷射鑽孔製程用於在Fo-PoP中之垂直互連為了多個理由。第一，PWB單元164-166可以低成本製造技術而被製造，例如基板製造技術而非標準雷射鑽孔，標準雷射鑽孔包含高設備成本並且需要鑽通過整個封裝厚度，其增加製程週期時間並且減少製造輸出。再者，使用PWB單元164-166用於垂直互連提供一優點為相對於僅以雷射鑽孔製程所形成之垂直互連，使用PWB單元164-166之垂直互連提升對於垂直互連之控制。
PWB模件單元164-166包含一行或多行的垂直互連結構158，其提供穿透垂直互連於該等PWB單元之相對側之間並且被配置已被整合入後續形成之Fo-PoP中。垂直互連結構158包含通孔150，其係留下空缺或是填充有填充材料154，例如傳導材料或絕緣材料。填充材料154被特別地選擇而相較於傳導層152係較柔軟的或是更兼容的。填充材料154藉由允許垂直互連結構158在應力下形變或是改變形狀以減少破裂或脫層的發生。在一實施例中，垂直互連結構158包含傳導層162，其係銅保護層用於 避免該傳導通孔的氧化，從而減少在SMT應用中之良率損失。
PWB模件單元164-166被安裝在Fo-PoP 328中使得PWB單元166之表面228以及PWB單元164之對應的表面係相對於半導體晶粒124之背表面128垂直偏移距離D3。分開的距離D3避免例如Cu之材料從垂直互連結構158不經意地轉移至含有例如為矽之材料的半導體晶粒124。藉由以LDA或其他移除製程由如圖6l中所示之研磨操作來曝露傳導層162以促進避免來自垂直互連結構158之材料污染半導體晶粒124。再者，在該開298形成之前，在半導體晶粒124之背表面128上存在有絕緣層296提供作為一阻擋物以阻擋材料自垂直互連結構158到達該半導體晶粒。
被安裝在Fo-PoP 328之PWB模件單元164-166可在尺寸和形狀上彼此不同，然而依然對於該Fo-PoP提供穿透垂直互連。PWB單元164-166包含交錯的佔據空間，其具有正方形和矩形形狀、交叉形狀(+)、斜角或“L-形狀”、圓形或橢圓形狀、六角形、八角形、星形或是其他幾何形狀。在晶圓階段，以及在單一化之前，PWB單元164-166係以一交錯圖案而被安裝圍繞半導體晶粒124，使得該半導體晶粒的不同側係以一重複的圖案對準並且對應於該等PWB單元的不同側。在積層互連結構324被形成於PWB單元上之前，PWB單元164-166亦可包含額外的金屬層以便於設計整合並且提高佈線靈活性。
PWB模件單元164-166提供一成本效益的替代方案以替代標準雷射鑽孔製程用於Fo-PoP中之垂直互連為了多個理由。第一，PWB單元164-166可以低成本製造技術而被製造，例如基板製造技術。第二，標準雷射鑽孔包含高設備成本並且需要鑽通過整個封裝厚度，其增加製程週期 時間並且減少製造輸出。再者，使用PWB單元164-166用於垂直互連提供一優點為相對於僅以雷射鑽孔製程所形成之垂直互連，使用PWB單元164-166之垂直互連提升對於垂直互連之控制。
圖7a顯示具有層壓核心342、傳導層344和346以及填充材料348之傳導柱或傳導垂直互連結構340的實施例。填充材料348可為傳導材料或絕緣材料。傳導層344與層壓核心342重疊0-200 μm。一Cu保護層350係被形成於傳導層346上。絕緣層352係被形成於層壓核心342之一個表面上。一部份的絕緣層352係被移除以曝露Cu保護層350。
圖7b顯示具有層壓核心362、傳導層364和366以及填充材料368之傳導柱或傳導垂直互連結構360的實施例。填充材料368可為傳導材料或絕緣材料。傳導層364與層壓核心362重疊0-200 μm。一Cu保護層370係被形成於傳導層366上。
圖7c顯示具有層壓核心382、傳導層384和386以及填充材料388之傳導柱或傳導垂直互連結構380的實施例。填充材料388可為傳導材料或絕緣材料。傳導層384與層壓核心382重疊0-200 μm。一Cu保護層390係被形成於傳導層346上。絕緣層392係被形成於層壓核心382之一個表面上。絕緣層394係被形成於層壓核心382之一相對表面上。一部份的絕緣層394係被移除以曝露Cu保護層386。
圖7d顯示具有層壓核心402、傳導層404和406以及填充材料408之傳導柱或傳導垂直互連結構400的實施例。填充材料408可為傳導材料或絕緣材料。傳導層404與層壓核心402重疊0-200 μm。
圖7e顯示具有層壓核心412、傳導層414以及填充材料416 之傳導柱或傳導垂直互連結構410的實施例。填充材料416可為傳導材料或絕緣材料。傳導層414與層壓核心412重疊0-200 μm。絕緣層418係被形成於層壓核心412之一個表面上。一部份的絕緣層418係被移除以曝露傳導層414。傳導層420係被形成於該經曝露的傳導層414上。Cu保護層422係被形成於傳導層420上。絕緣層424係被形成於層壓核心412之一相對表面上。傳導層426係被形成於該經曝露的傳導層414上。
圖7f顯示具有層壓核心432、傳導層434以及填充材料436之傳導柱或傳導垂直互連結構430的實施例。填充材料436可為傳導材料或絕緣材料。傳導層434與層壓核心432重疊0-200 μm。絕緣層438係被形成於層壓核心432之一個表面上。一部份的絕緣層438係被移除以曝露傳導層434。傳導層440係被形成於該經曝露的傳導層434上。Cu保護層442係被形成於傳導層420上。絕緣層444係被形成於層壓核心432之一相對表面上。傳導層446係被形成於該經曝露的傳導層434上。Cu保護層446係被形成於傳導層446上。
圖7g顯示具有層壓核心452、傳導層454和456以及填充材料458之傳導柱或傳導垂直互連結構450的實施例。填充材料458可為傳導材料或絕緣材料。傳導層454與層壓核心452重疊0-200 μm。Cu保護層460係被形成於傳導層456上。絕緣層462係被形成於層壓核心452之一個表面上。一部份的絕緣層462係被移除以曝露Cu保護層460。絕緣層464係被形成於層壓核心452之一相對表面上。一部份的絕緣層464係被移除以曝露Cu保護層460。
圖7h顯示具有層壓核心472、傳導層474和476以及填充 材料478之傳導柱或傳導垂直互連結構470的實施例。填充材料478可為傳導材料或絕緣材料。傳導層474與層壓核心472重疊0-200 μm。Cu保護層480係被形成於傳導層476上。絕緣層482係被形成於層壓核心472之一個表面上。絕緣層484係被形成於層壓核心472之一相對表面上。一部份的絕緣層484係被移除以曝露Cu保護層480。
圖7i顯示具有層壓核心492、傳導層494和496以及填充材料498之傳導柱或傳導垂直互連結構490的實施例。填充材料498可為傳導材料或絕緣材料。傳導層494與層壓核心492重疊0-200 μm。Cu保護層500係被形成於傳導層496上。絕緣層502係被形成於層壓核心492之一相對表面上。一部份的絕緣層502係被移除以曝露Cu保護層480。Cu保護層504係被形成於該經曝露的傳導層496上。
在圖8a中，複數個凸塊510係被形成於Cu金屬薄片512或其他金屬薄片或具有薄圖案化的Cu或是其他濕潤材料層之載體上。該金屬薄片或是支撐層可被均勻地接合至具有熱釋放膠帶的暫時載體，該熱釋放膠帶可承受回流溫度。在圖8b中，囊封物514係被形成於凸塊510以及Cu金屬薄片512上。在圖8c中，Cu金屬薄片512係被移除並且被嵌入有凸塊510之囊封物514係以鋸片或是雷射切割工具516進入PWB垂直互連單元518而被單一化。
圖9顯示包含半導體晶粒522之一Fo-PoP 520，半導體晶粒522相似於來自圖3c之半導體晶粒124。半導體晶粒522具有背表面524以及相對於背表面524之主動表面526，其包含類比和數位電路，該等類比和數位電路係被執行作為根據該晶粒之電性設計以及功能而被形成在該晶粒 中並且被電性互聯的主動裝置、被動裝置、傳導層以及介電層。電性傳導層528係被形成於主動表面526上並且操作為接觸襯墊，該接觸襯墊係被電性連接至主動表面526上的電路。絕緣或鈍化層530係被保形地施加至主動表面526上。
圖9亦顯示來自圖8a-8c之PWB模件單元橫向地偏移，並且被安裝圍繞或在圍繞半導體晶粒522之一周圍區域中。半導體晶粒522之背表面524係偏移PWB模件單元518至少1 μm，像似於圖5b。囊封物532被沉積圍繞PWB單元518。積層互連結構534，其相似於圖5e中之積層互連結構180，係被形成於囊封物532、PWB單元518和半導體晶粒522上。絕緣或鈍化層536係被形成於囊封物532、PWB單元518和半導體晶粒522上。一部分的囊封物514和絕緣層536係被移除以曝露凸塊510。凸塊510係偏移半導體晶粒522之背表面524至少1 μm。
圖10顯示Fo-PoP 540之實施例，其相似於圖5h，具有囊封物542被安裝圍繞PWB單元164-166。
在圖11a中，半導體晶粒550具有背表面552和含有類比電路或數位電路的主動表面554，該等類比電路或數位電路會被施行為被形成在該晶粒裡面的主動式裝置、被動式裝置、傳導層、以及介電層，並且會根據該晶粒的電性設計和功能來電性互連。電性傳導層556係被形成於主動表面554上並且操作為接觸襯墊，其係電性連接至在主動表面554上之電路。
半導體晶粒550被安裝於背表面552而被定向為朝向基板560。基板560可為PCB。複數個接線562係被形成於傳導層556和導線之 間或者是傳導層556和形成在基板560上之接觸襯墊564之間。囊封物566係被沉積於半導體晶粒550、基板560和接線562上。凸塊568係被形成於在基板560上之接觸襯墊570上。
圖11b顯示來自圖10的Fo-PoP 540與PWB模件單元164-166橫向偏移，並且被安裝圍繞或在圍繞半導體晶粒124之一周圍區域中。具有半導體晶粒550之基板560係被安裝至具有金屬地且電性地連接至PWB模件單元164-166之凸塊568的Fo-PoP 540。Fo-PoP 540之半導體晶粒124透過接線562、基板560、凸塊556和PWB模件單元164-166而被電性連接至積層互連結構180用於垂直互連。
圖12a-12b顯示從具有微填充物之囊封物平板而形成模件單元之製程。圖12a顯示一部分的囊封物平板578之剖面視圖。囊封物平板578包含聚合物合成材料，例如環氧樹脂、環氧丙烯酸酯或是聚合物，具有適合的微填充材料(即小於45 μm)被沉積於該聚合物合成材料中。該微填充材料可以使得囊封物平板578之CTE被調整而讓囊封物平板578之CTE大於後續被沉積的封裝囊封物材料。囊封物平板578具有複數個切割道579用於單一化囊封物平板578成為個別的模件單元。
在圖12b中，囊封物平板578透過切割道579使用鋸片或是雷射切割工具582而被單一化成為個別的模件單元580。模件單元580具有一形狀或佔用空間相似於顯示於圖6e-6i中之PWB模件單元164-166，但是不具有鑲嵌傳導柱或傳導凸塊。模件單元580之CTE係大於後續被沉積的封裝囊封物材料以減少在熱應力之下翹曲的發生。在模件單元580的囊封物材料中之微填充物亦可對於後續形成的開口提升雷射鑽孔，該開口係被 形成穿過模件單元580。
圖13a-13i顯示從一不具有鑲嵌傳導柱或凸塊之囊封物平板而形成之具有模件單元的Fo-PoP之另一製程。接續自圖6b，來自圖12b之模件單元580係使用一取放操作而被安裝至於載體220上之介面層224。在另一實施例中，來自圖12a之囊封物平板578係在安裝半導體晶粒124之前而被安裝至介面層224，作為一300-325 mm之圓形面板或是470 mm x 370 mm的矩形面板，並且開口係被穿透囊封物平板578以容納半導體晶粒124，並且囊封物平板578係被單一化成為個別的模件單元580，相似於圖6i。
當模件單元580被安裝至介面層224時，模件單元580之表面583係共面於介面層224之曝露的表面584，使得表面583不被鑲嵌在介面層224之中。因此，模件單元580之表面583相對於絕緣層134之表面225係垂直地偏移。
圖13b顯示半導體晶粒124和模件單元580被安裝於載體220上作為一重組晶圓590。模件單元580之表面592相對於半導體晶粒124之背表面128係垂直地偏移。重組晶圓590係使用鋸片或是雷射切割工具596以形成通道或開口598而被部分地單一化通過在半導體晶粒124之間的模件單元580之間。通道598延伸通過模件單元580，並且額外地可能延伸通過介面層224並且部分地但是非全部地通過載體220。通道598形成模件單元580和半導體晶粒124之間的分隔。
在圖13c中，囊封物或模製化合物600係使用黏貼印刷、壓縮成型、轉移模塑、液體囊封物模塑、真空層壓、旋轉塗佈或其他適合的塗抹方式而被沉積於半導體晶粒124、模件單元580和載體220上。囊封物 600可為聚合物合成材料，例如環氧樹脂之填充物、環氧丙烯酸酯之填充物或具有適合充物之聚合物。囊封物600為非傳導且環境保護該等半導體裝置免於外部的物質或是汙染物之影響。囊封物600相較於模件單元580而具有低CTE。在圖13d中，載體220和介面層224係藉由化學蝕刻、機械脫層、CMP、機械研磨、熱烘烤、UV光、雷射掃描或濕去除而自重組晶圓被移除以便於互連結構之形成於半導體晶粒124和模件單元580之主動表面130上。
在圖13e中，絕緣或鈍化層602係被形成於囊封物600、模件單元580和半導體晶粒124上。絕緣層602含有一層或多層的SiO2、Si3N4、SiON、Ta2O5、Al2O3或具有相似絕緣特性及結構特性的其它材料。絕緣層602係使用PVD、CVD、印刷、旋轉塗佈、噴灑塗佈或是其他合適的製程而被沉積。一部分的絕緣層602係藉由LDA、蝕刻或是其他合適的製程而被移除以曝露傳導層132和模件單元580之表面182。
電性傳導層603係被圖案化並且被沉積於絕緣層602上、半導體晶粒124上以及在形成穿透絕緣層602之開口中。傳導層603係被電性連接至半導體晶粒124之傳導層132。傳導層603可為一層或多層的Al、Cu、Sn、Ni、Au、Ag或其他合適的電性傳導材料。在一實施例中，傳導層603含有Ti/Cu、TiW/Cu或Ti/NiV/Cu。傳導層603之沉積係使用PVD、CVD、電解質電鍍、無電極電鍍或是其他合適的製程。傳導層603操作為RDL以延伸電性連接自半導體晶粒124到半導體晶粒124之外部的點以橫向地重新分布半導體晶粒124之線性訊號橫跨該封裝。部分的傳導層603可根據半導體晶粒124之設計和功能而被電性的共接或是電性的絕緣。
絕緣或鈍化層604係被形成於傳導層603和絕緣層602上。絕緣層604含有一層或多層的SiO2、Si3N4、SiON、Ta2O5、Al2O3或具有相似絕緣特性及結構特性的其它材料。絕緣層604係使用PVD、CVD、印刷、旋轉塗佈、噴灑塗佈或是其他合適的製程而被沉積。一部分的絕緣層604係藉由LDA、蝕刻或是其他合適的製程而被移除以曝露部分的傳導層603用於後續的電性互連。
電性傳導層605係被圖案化並且被沉積於絕緣層604上、在形成穿透絕緣層604之開口中，並且被電性連接至傳導層603和132。傳導層605可為一層或多層的Al、Cu、Sn、Ni、Au、Ag或其他合適的電性傳導材料。在一實施例中，傳導層605含有Ti/Cu、TiW/Cu或Ti/NiV/Cu。傳導層605之沉積係使用PVD、CVD、電解質電鍍、無電極電鍍或是其他合適的製程。傳導層605操作為RDL以延伸電性連接自半導體晶粒124到半導體晶粒124之外部的點以橫向地重新分布半導體晶粒124之線性訊號橫跨該封裝。部分的傳導層605可根據半導體晶粒124之設計和功能而被電性的共接或是電性的絕緣。
絕緣層606係被形成於絕緣層604和傳導層605上。絕緣層606含有一層或多層的S SiO2、Si3N4、SiON、Ta2O5、Al2O3或具有相似絕緣特性及結構特性的其它材料。絕緣層606係使用PVD、CVD、印刷、旋轉塗佈、噴灑塗佈或是其他合適的製程而被沉積。一部分的絕緣層606係藉由LDA、蝕刻或是其他合適的製程而被移除以曝露部分的傳導層605用於後續的電性互連。
電性傳導凸塊材料係藉由使用蒸鍍、電解質電鍍、無電極 電鍍、落球或網版印刷製程而被沉積於傳導層605之經曝露的部分上。該凸塊材料可為Al、Sn、Ni、Au、Ag、Pb、Bi、Cu、焊料以及該些之合成物，其具有可選擇地流動的溶劑。舉例來說，該凸塊材料可為共晶的Sn/Pb、高鉛的焊料或是無鉛的焊料。凸塊材料係藉由使用一適合的接合物或是接合製程而被接合至傳導層605。在一實施例中，該凸塊材料係藉由加熱該材料至高於其之熔點的一溫度而被回流焊接以形成圓球或凸塊607。在某些應用中，凸塊607係被回流焊接第二次以提升電性連接至傳導層605。在一實施例中，一凸塊底層金屬(UBM)可被形成於凸塊607之下，而UBM具有濕潤層、屏障層、黏著層。該等凸塊亦可被擠壓接合至傳導層605。凸塊607代表一種互連結構，其可被形成於傳導層605上。該互連結構亦可使用接線、傳導膠、釘狀凸塊、微凸塊或是其他的電性互連。
總而言之，絕緣層602,604和606、傳導層603、605和傳導凸塊607形成積層互連結構610。被包含在積層互連結構610之中的絕緣和傳導層的層數根據並且隨著電路佈線設計的複雜度而定。因此，積層互連結構610可包含任意層數的絕緣和傳導層以便於關於半導體晶粒124的電性互連。再者，元件否則可能被包含在一背側互連結構或RDL中，可被整合作為積層互連結構610之部分以相對於含有前側和背側互連或RDL之封裝而簡化製造並且減少生產成本。
在圖13f中，背部研磨膠帶614係使用層壓或是其他合適的施加製程而被施加於積層互連結構610上。背部研磨膠帶614接觸積層互連結構610之絕緣層606和凸塊607。背部研磨膠帶614隨著凸塊607之表面的輪廓。背部研磨膠帶614包含具有熱阻到270ºC的膠帶。背部研磨膠帶 614亦包含具有熱釋放功能的膠帶。背部研磨膠帶614之範例包含UV膠帶HT 440和非UV膠帶MY-595。背部研磨膠帶614對於相對於積層互連結構610之後續的背研磨以及自囊封物600之背側表面624的一部分之囊封物600的移除提供結構支撐。
囊封物600之背側表面624以研磨機628進行研磨操作以平坦化並且減少囊封物600和半導體晶粒124之厚度。化學蝕刻亦可被使用以平坦化或移除一部分的囊封物600和半導體晶粒124。在該研磨操作完成之後，半導體晶粒124之經曝露的背表面630係與模件單元580之表面592和囊封物600之曝露的表面632共面。
在圖13g中，背側平衡層640係被施加於囊封物600、模件單元580以及半導體晶粒124上，而具有背部研磨膠帶614對於重組晶圓590提供結構支撐。在另一實施例中，在形成背側平衡層640之前，背部研磨膠帶614係被移除。背側平衡層640之CTE可被調整以平衡積層互連結構610之CTE以減少封裝之翹曲。在一實施例中，背側平衡層640平衡積層互連結構610之CTE，例如30-150ppm/K，並且減少在封裝中之翹曲。在一實施例中，背側平衡層640具有10-100 μm之厚度。背側平衡層640亦可作為一散熱片以提升從半導體晶粒124之熱散失。背側平衡層640可為任何合適的具有適當的熱和結構特性的平衡層，例如RCC膠帶。
在圖13h中，一部分的背側平衡層640和模件單元580係被移除以形成通孔或開口644並且穿透模件單元580以曝露積層互連結構610之傳導層603。開口644之形成係藉由蝕刻、雷射或是其他合適的製程使用具有用於結構支撐的支撐膠帶之適當的夾鉗或是真空發泡夾具。在一實施 例中，開口644被形成係藉由使用雷射650之LDA。模件單元580之微填充物可提升雷射鑽孔以形成開口644。開口644可具有垂直、斜的或是步階狀的側壁，並且延伸穿透絕緣層640和模件單元580之表面583以曝露傳導層603。在形成開口644之後，開口644進行一除膠渣或是清潔的製程，其包含粒子和有機殘留的濕清洗，例如單一晶圓使用適當的溶劑或強鹼和二氧化碳氣泡去離子水之高壓噴射清潔以移除任何來自鑽孔製程的粒子或殘留物。電漿清洗亦可被執行以從該經曝露的傳導層603清洗任何汙染物，其使用反應離子蝕刻(RIE)或是具有O2以及四氟甲烷(tetrafluoromethane，CF4)、氮氣(N2)或過氧化氫(H2O2)中之一個或多個的下游/微波電漿。在實施例中，傳導層603包含TiW或是Ti黏著層，傳導層603之黏著層係在單一晶圓或是一批的製程中以濕蝕刻劑被蝕刻，並且接著氧化銅清潔。
在圖13i中，電性傳導凸塊材料係使用蒸鍍、電解質電鍍、無電極電鍍、落球、網版印刷、噴射或是其他合適的製程而被沉積於在開口644中之積層互連結構610的經曝露的傳導層603。該凸塊材料可為Al、Sn、Ni、Au、Ag、Pb、Bi、Cu、焊料以及該些之合成物，其具有可選擇地流動的溶劑。舉例來說，該凸塊材料可為共晶的Sn/Pb、高鉛的焊料或是無鉛的焊料。該凸塊材料係藉由使用一適合的接合物或是接合製程而被接合至傳導層603。在一實施例中，該凸塊材料係藉由加熱該材料至高於其之熔點的一溫度而被回流焊接以形成圓球或凸塊654。在某些應用中，凸塊654係被回流焊接第二次以提升電性連接至傳導層603。一凸塊底層金屬(UBM)可被形成於凸塊654之下。該凸塊亦可被擠壓接合至傳導層603。凸塊654代表一種互連結構，其可被形成於傳導層603上。該互連結構亦可使用接 線、傳導膠、釘狀凸塊、微凸塊或是其他的電性互連。該組件係使用鋸片或是雷射切割工具656而被單一化以形成個別的Fo-PoP 660，並且背部研磨膠帶614係被移除。
在圖14中顯示單一化之後的Fo-PoP 660。模件單元580係被鑲嵌至囊封物600中而圍繞半導體晶粒124以提供垂直互連於Fo-PoP 660中。模件單元580藉由具有微填充物之囊封物平板而形成，並且模件單元580具有高於囊封物600的CTE，其提供靈活性以調整Fo-PoP 660所有的CTE。模件單元580可具有一形狀或佔用空間，其相似於顯示於圖6e-6i中之該模件單元。在沉積囊封物600於模件單元580和半導體晶粒124上之後，該封裝進行一背研磨製程以移除一部份的囊封物600和半導體晶粒124，使得模件單元580具有的厚度實質上相同於半導體晶粒124之厚度。背側平衡層640係被形成於模件單元580、囊封物600和半導體晶粒124上以提供額外的結構支撐，並且避免Fo-PoP 660之翹曲。開口644係被形成穿透背側平衡層640和模件單元580以曝露積層互連結構610之傳導層603。凸塊654被形成於開口644中以透過Fo-PoP 660形成一三維(3-D)的垂直電性互連結構。因此，模件單元580不具有用於垂直電性互連的鑲嵌傳導柱或凸塊材料。形成穿過模件單元580之開口644和凸塊654減少製造步驟的數目，同時提供用於垂直電性互連之模件單元。
圖15a-15b顯示由PCB平板來形成模件單元之製程。圖15a顯示一部分的PCB平板670之剖面視圖。PCB平板670包含一層或堆疊的玻璃纖維膠片(polytetrafluoroethylene pre-impregnated，prepreg)、FR-4、FR-1、CEM-1或CEM-3結合酚醛棉紙(phenolic cotton paper)、環氧樹脂、樹脂、玻 璃布(woven glass)、毛玻璃(matte glass)、聚酯纖維(polyester)以及其他強化纖維或是纖維。PCB平板670具有複數個切割道672用於單一化PCB平板670成為個別的模件單元。在圖15b中，PCB平板670使用鋸片或是雷射切割工具674經由切割道672而被單一化成為個別的模件單元676。模件單元676具有一形狀或佔用空間相似於在圖6e-6i中所示之PWB模件單元164-166，但是不具有鑲嵌傳導柱或傳導凸塊。模件單元676之CTE係大於後續被沉積之囊封物材料的CTE以減少在熱應力下翹曲之發生。
圖16顯示Fo-PoP 660之實施例，其相似於圖14，具有模件單元676被鑲嵌於囊封物600中，其取代模件單元580。模件單元676係被鑲嵌於囊封物600中圍繞半導體晶粒124以提供在Fo-PoP 660中之垂直互連。模件單元676係由PCB平板所形成，並且模件單元676具有高於囊封物600之CTE，其提供靈活性以調整Fo-PoP 660所有的CTE。模件單元676模件單元676可具有一形狀或佔用空間，其相似於顯示於圖6e-6i中之該模件單元。在沉積囊封物600於模件單元676和半導體晶粒124上之後，該封裝進行一背研磨製程以移除一部份的囊封物600和半導體晶粒124，使得模件單元676具有的厚度實質上相同於半導體晶粒124之厚度。背側平衡層640係被形成於模件單元676、囊封物600和半導體晶粒124上以提供額外的結構支撐，並且避免Fo-PoP 660之翹曲。開口644係被形成穿透背側平衡層640和模件單元676以曝露積層互連結構610之傳導層603。凸塊654被形成於開口644中以透過Fo-PoP 660形成一3-D的垂直電性互連結構。因此，模件單元676不具有用於垂直電性互連的鑲嵌傳導柱或凸塊材料。形成穿過模件單元676之開口644和凸塊654減少製造步驟的數目，同時提供 用於垂直電性互連之模件單元。
本文雖然已經詳細解釋本發明的一或多個實施例；但是，熟習本技術的人士便會明白，可以對此等實施例進行修正與更動，其並不會脫離如後面的申請專利範圍之中所提出之本發明的範疇。
124‧‧‧半導體晶粒或構件
128‧‧‧背表面
130‧‧‧主動表面
132‧‧‧電性傳導層
134‧‧‧絕緣或鈍化層
140‧‧‧層壓核心
152‧‧‧傳導層
154‧‧‧填充材料
160‧‧‧絕緣或鈍化層
162‧‧‧傳導層
164-166‧‧‧PWB模件單元
176‧‧‧囊封劑或模製化合物
180‧‧‧積層互連結構
182‧‧‧絕緣或鈍化層
184‧‧‧電性傳導層或RDL
186‧‧‧絕緣或鈍化層
188‧‧‧絕緣或鈍化層
190‧‧‧絕緣或鈍化層
192‧‧‧圓球或凸塊
196‧‧‧背側平衡層
198‧‧‧凸塊
210‧‧‧Fo-PoP

Claims (15)

  1. 一種製造半導體裝置之方法，其包含：提供一半導體晶粒；設置一模件的互連單元於該半導體晶粒之一周圍區域中；沉積囊封物於該半導體晶粒以及模件的互連單元上；移除該囊封物的一第一部分，以曝露該半導體晶粒同時留下該囊封物的一第二部分於該模件的互連單元上；以及形成一互連結構於該半導體晶粒或模件的互連單元上。
  2. 如申請專利範圍第1項之方法，其中該模件的互連單元包含一核心，其具有穿過該核心而被形成的一垂直互連結構。
  3. 如申請專利範圍第1項之方法，其進一步包含：形成一絕緣層於該半導體晶粒之一背表面上；以及在形成一絕緣層之後，相關於該囊封物而曝露該模件的互連單元。
  4. 如申請專利範圍第1項之方法，進一步包含移除在該模件的互連單元上的該囊封物的一第二部分以曝露該模件的互連單元。
  5. 如申請專利範圍第1項之方法，其中，該模件的互連單元形成一交錯圖案之圍繞該半導體晶粒的一部分，並且該模件的互連單元之高度係小於該半導體晶粒之高度。
  6. 一種製造半導體裝置的方法，其包含：提供一半導體晶粒；沉積一模件的互連單元於圍繞該半導體晶粒的一周圍區域中並且偏移自該半導體晶粒之一周長；以及沉積一囊封物於該半導體晶粒和模件的互連單元上。
  7. 如申請專利範圍第6項之方法，其中，該模件的互連單元包含一核心，其具有穿過該核心而被形成的一傳導互連結構。
  8. 如申請專利範圍第7項之方法，其中，該傳導互連結構包含一金屬蓋和一形成於該金屬蓋上之保護層。
  9. 如申請專利範圍第7項之方法，其中該模件的互連單元包含多行的垂直互連結構或凸塊。
  10. 如申請專利範圍第6項之方法，其中該模件的互連單元具有交叉形狀、斜角或L型形狀、圓形形狀或橢圓形形狀。
  11. 一種半導體裝置，其包含：一半導體晶粒；一模件的互連單元，其被安裝在圍繞該半導體晶粒之一周圍區域中，而該模件的互連單元的高度是小於該半導體晶粒的高度；以及一囊封物，其被沉積為圍繞該半導體晶粒和模件的互連單元。
  12. 如申請專利範圍第11項之半導體裝置，其中，該模件的互連 單元包含一核心，其具有穿過該核心而被形成的一垂直互連結構。
  13. 如申請專利範圍第11項之半導體裝置，其中，該模件的互連單元具有正方形形狀、矩形形狀、交叉形狀、斜角或L型形狀、圓形形狀或橢圓形形狀。
  14. 如申請專利範圍第11項之半導體裝置，其中，該模件的互連單元形成一交錯圖案之圍繞該半導體晶粒的一部分。
  15. 如申請專利範圍第11項之半導體裝置，其進一步包含形成於該半導體裝置上以減少翹曲的一絕緣層。
TW101149262A 2012-03-23 2012-12-22 形成具有印刷線路板垂直互連單元的扇出堆疊式封裝裝置之半導體方法和裝置 TWI550742B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/429,119 US8810024B2 (en) 2012-03-23 2012-03-23 Semiconductor method and device of forming a fan-out PoP device with PWB vertical interconnect units
US13/477,982 US20130249101A1 (en) 2012-03-23 2012-05-22 Semiconductor Method of Device of Forming a Fan-Out PoP Device with PWB Vertical Interconnect Units

Publications (2)

Publication Number Publication Date
TW201342502A TW201342502A (zh) 2013-10-16
TWI550742B true TWI550742B (zh) 2016-09-21

Family

ID=49194397

Family Applications (1)

Application Number Title Priority Date Filing Date
TW101149262A TWI550742B (zh) 2012-03-23 2012-12-22 形成具有印刷線路板垂直互連單元的扇出堆疊式封裝裝置之半導體方法和裝置

Country Status (4)

Country Link
US (1) US20130249101A1 (zh)
CN (2) CN103325727B (zh)
SG (1) SG10201506934VA (zh)
TW (1) TWI550742B (zh)

Families Citing this family (69)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9842798B2 (en) * 2012-03-23 2017-12-12 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming a PoP device with embedded vertical interconnect units
US10049964B2 (en) 2012-03-23 2018-08-14 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming a fan-out PoP device with PWB vertical interconnect units
TWI527170B (zh) * 2012-05-11 2016-03-21 矽品精密工業股份有限公司 半導體封裝件及其製法
US9799592B2 (en) 2013-11-19 2017-10-24 Amkor Technology, Inc. Semicondutor device with through-silicon via-less deep wells
US9048222B2 (en) 2013-03-06 2015-06-02 Taiwan Semiconductor Manufacturing Company, Ltd. Method of fabricating interconnect structure for package-on-package devices
KR102036907B1 (ko) * 2013-04-17 2019-10-28 삼성디스플레이 주식회사 패턴 마스크 제작을 위한 금속 시트의 고정 장치
US8928117B1 (en) * 2013-08-01 2015-01-06 Taiwan Semiconductor Manufacturing Company, Ltd. Multi-chip package structure and method of forming same
US9472533B2 (en) 2013-11-20 2016-10-18 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming wire bondable fan-out EWLB package
US20150147845A1 (en) * 2013-11-26 2015-05-28 Texas Instruments Incorporated Dual sided embedded die and fabrication of same background
CN103606538A (zh) * 2013-11-28 2014-02-26 南通富士通微电子股份有限公司 半导体叠层封装方法
US9698079B2 (en) * 2014-01-03 2017-07-04 Taiwan Semiconductor Manufacturing Company, Ltd. Barrier structures between external electrical connectors
US9281297B2 (en) * 2014-03-07 2016-03-08 Taiwan Semiconductor Manufacturing Company, Ltd. Solution for reducing poor contact in info packages
US9527723B2 (en) 2014-03-13 2016-12-27 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming microelectromechanical systems (MEMS) package
TWI517343B (zh) * 2014-03-25 2016-01-11 恆勁科技股份有限公司 覆晶堆疊封裝結構及其製作方法
KR102250997B1 (ko) * 2014-05-02 2021-05-12 삼성전자주식회사 반도체 패키지
CN104064551B (zh) 2014-06-05 2018-01-16 华为技术有限公司 一种芯片堆叠封装结构和电子设备
US9449947B2 (en) 2014-07-01 2016-09-20 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor package for thermal dissipation
KR101648199B1 (ko) * 2014-10-10 2016-08-12 주식회사 에스에프에이반도체 적층형 반도체 패키지 제조방법
KR102008854B1 (ko) 2015-04-14 2019-08-08 후아웨이 테크놀러지 컴퍼니 리미티드 칩
KR102065943B1 (ko) * 2015-04-17 2020-01-14 삼성전자주식회사 팬-아웃 반도체 패키지 및 그 제조 방법
WO2017031153A1 (en) 2015-08-20 2017-02-23 Oletquin Management Llc Fabric-based items with electrical component arrays
DE112015006904T5 (de) * 2015-09-14 2018-08-02 Intel IP Corporation Kostenreduktion bei hochentwickeltem Knoten durch ESD-Zwischenschalter
KR20170043427A (ko) * 2015-10-13 2017-04-21 삼성전기주식회사 전자부품 패키지 및 그 제조방법
US10566289B2 (en) * 2015-10-13 2020-02-18 Samsung Electronics Co., Ltd. Fan-out semiconductor package and manufacturing method thereof
DE102016203453A1 (de) 2016-03-02 2017-09-07 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Verfahren zur Herstellung eines Halbleiterbauelements und Halbleiterbauelement
US10177131B2 (en) * 2016-03-02 2019-01-08 Samsung Electronics Co., Ltd. Semiconductor packages and methods of manufacturing the same
KR102527153B1 (ko) * 2016-03-02 2023-05-03 삼성전자주식회사 반도체 패키지 및 그 제조 방법
US9870997B2 (en) * 2016-05-24 2018-01-16 Taiwan Semiconductor Manufacturing Co., Ltd. Integrated fan-out package and method of fabricating the same
KR102049255B1 (ko) * 2016-06-20 2019-11-28 삼성전자주식회사 팬-아웃 반도체 패키지
US20170365567A1 (en) * 2016-06-20 2017-12-21 Samsung Electro-Mechanics Co., Ltd. Fan-out semiconductor package
KR102019352B1 (ko) * 2016-06-20 2019-09-09 삼성전자주식회사 팬-아웃 반도체 패키지
KR101982040B1 (ko) * 2016-06-21 2019-05-24 삼성전기주식회사 팬-아웃 반도체 패키지
KR101952863B1 (ko) * 2016-06-21 2019-02-28 삼성전기주식회사 팬-아웃 반도체 패키지
US9935068B2 (en) 2016-06-21 2018-04-03 Samsung Electro-Mechanics Co., Ltd. Fan-out semiconductor package
US10170410B2 (en) * 2016-08-18 2019-01-01 Samsung Electro-Mechanics Co., Ltd. Semiconductor package with core substrate having a through hole
KR101952862B1 (ko) 2016-08-30 2019-02-27 삼성전기주식회사 팬-아웃 반도체 패키지
KR101982044B1 (ko) * 2016-08-31 2019-05-24 삼성전기주식회사 팬-아웃 반도체 패키지
KR102073294B1 (ko) * 2016-09-29 2020-02-04 삼성전자주식회사 팬-아웃 반도체 패키지
WO2018067578A1 (en) * 2016-10-04 2018-04-12 Skyworks Solutions, Inc. Dual-sided radio-frequency package with overmold structure
KR101963278B1 (ko) * 2016-10-28 2019-07-31 삼성전자주식회사 팬-아웃 반도체 패키지 및 그 제조방법
TWI622142B (zh) * 2016-11-07 2018-04-21 財團法人工業技術研究院 晶片封裝體以及晶片封裝方法
JP2018078274A (ja) * 2016-11-10 2018-05-17 サムソン エレクトロ−メカニックス カンパニーリミテッド． イメージセンサー装置及びそれを含むイメージセンサーモジュール
US10204889B2 (en) * 2016-11-28 2019-02-12 Taiwan Semiconductor Manufacturing Co., Ltd. Package structure and method of forming thereof
CN106684066B (zh) 2016-12-30 2020-03-10 华为技术有限公司 一种封装芯片及基于封装芯片的信号传输方法
KR102070085B1 (ko) * 2017-05-24 2020-01-29 삼성전자주식회사 반도체 패키지 기판의 휨 감소 방법 및 휨이 감소된 반도체 패키지 기판
US10269728B2 (en) * 2017-06-30 2019-04-23 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device with shielding structure for cross-talk reduction
DE102018109028B4 (de) 2017-06-30 2023-09-07 Taiwan Semiconductor Manufacturing Co., Ltd. Halbleitervorrichtung mit Abschirmstruktur zur Verringerung von Übersprechen und Verfahren zur Herstellung derselben
KR102077455B1 (ko) * 2017-07-04 2020-02-14 삼성전자주식회사 반도체 장치
KR102380821B1 (ko) * 2017-09-15 2022-03-31 삼성전자주식회사 팬-아웃 반도체 패키지
TWI736780B (zh) 2017-10-31 2021-08-21 台灣積體電路製造股份有限公司 晶片封裝及其形成方法
US11322449B2 (en) 2017-10-31 2022-05-03 Taiwan Semiconductor Manufacturing Co., Ltd. Package with fan-out structures
EP3483921A1 (en) 2017-11-11 2019-05-15 AT & S Austria Technologie & Systemtechnik Aktiengesellschaft Embedding known-good component in known-good cavity of known-good component carrier material with pre-formed electric connection structure
US20190164948A1 (en) * 2017-11-27 2019-05-30 Powertech Technology Inc. Package structure and manufacturing method thereof
KR101933424B1 (ko) 2017-11-29 2018-12-28 삼성전기 주식회사 팬-아웃 반도체 패키지
US10468339B2 (en) * 2018-01-19 2019-11-05 Taiwan Semiconductor Manufacturing Company, Ltd. Heterogeneous fan-out structure and method of manufacture
KR102061850B1 (ko) * 2018-02-26 2020-01-02 삼성전자주식회사 팬-아웃 반도체 패키지
US10672715B2 (en) * 2018-04-16 2020-06-02 Amkor Technology, Inc. Semiconductor package using cavity substrate and manufacturing methods
KR102111302B1 (ko) * 2018-07-27 2020-05-15 삼성전자주식회사 팬-아웃 반도체 패키지
KR102107025B1 (ko) 2018-09-14 2020-05-07 삼성전기주식회사 전자 소자 모듈 및 그 제조 방법
US10790162B2 (en) * 2018-09-27 2020-09-29 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit package and method
KR102554016B1 (ko) 2018-10-02 2023-07-11 삼성전자주식회사 반도체 패키지
DE102018132447B4 (de) * 2018-12-17 2022-10-13 Infineon Technologies Ag Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung
US20200243461A1 (en) * 2019-01-30 2020-07-30 Powertech Technology Inc. Semiconductor package and manufacturing method thereof
TWI718011B (zh) * 2019-02-26 2021-02-01 日商長瀨產業股份有限公司 嵌入式半導體封裝及其方法
US11139247B2 (en) * 2019-03-14 2021-10-05 Advanced Semiconductor Engineering, Inc. Interconnection structure, semiconductor package and method of manufacturing the same
US11121076B2 (en) 2019-06-27 2021-09-14 Texas Instruments Incorporated Semiconductor die with conversion coating
TW202109800A (zh) * 2019-08-15 2021-03-01 力成科技股份有限公司 具有微細間距矽穿孔封裝的扇出型封裝晶片結構以及扇出型封裝單元
US11545439B2 (en) * 2020-09-10 2023-01-03 Qualcomm Incorporated Package comprising an integrated device coupled to a substrate through a cavity
US11410915B2 (en) * 2020-11-03 2022-08-09 Advanced Semiconductor Engineering, Inc. Semiconductor package structure including an encapsulant having a cavity exposing an interposer

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100007029A1 (en) * 2008-07-14 2010-01-14 Stats Chippac, Ltd. Semiconductor device and method of forming stepped-down rdl and recessed thv in peripheral region of the device
US20100133704A1 (en) * 2008-12-01 2010-06-03 Stats Chippac, Ltd. Semiconductor Device and Method of Forming an Interposer Package with Through Silicon Vias
US20110012266A1 (en) * 2009-07-17 2011-01-20 Shinko Electric Industries Co., Ltd. Semiconductor device and method of manufacturing semiconductor device
TW201108335A (en) * 2009-08-12 2011-03-01 Stats Chippac Ltd Semiconductor device and method of forming dam material around periphery of die to reduce warpage
TW201142932A (en) * 2010-03-12 2011-12-01 Stats Chippac Ltd Semiconductor device and method of forming sacrifical protective layer to protect semiconductor die edge during singulation

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3792445B2 (ja) * 1999-03-30 2006-07-05 日本特殊陶業株式会社 コンデンサ付属配線基板
JP4828559B2 (ja) * 2008-03-24 2011-11-30 新光電気工業株式会社 配線基板の製造方法及び電子装置の製造方法
US7951647B2 (en) * 2008-06-17 2011-05-31 Taiwan Semiconductor Manufacturing Company, Ltd. Performing die-to-wafer stacking by filling gaps between dies
US9082806B2 (en) * 2008-12-12 2015-07-14 Stats Chippac, Ltd. Semiconductor device and method of forming a vertical interconnect structure for 3-D FO-WLCSP
US8018034B2 (en) * 2009-05-01 2011-09-13 Stats Chippac, Ltd. Semiconductor device and method of forming shielding layer after encapsulation and grounded through interconnect structure
US8378480B2 (en) * 2010-03-04 2013-02-19 Taiwan Semiconductor Manufacturing Company, Ltd. Dummy wafers in 3DIC package assemblies
US9142502B2 (en) * 2011-08-31 2015-09-22 Zhiwei Gong Semiconductor device packaging having pre-encapsulation through via formation using drop-in signal conduits

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100007029A1 (en) * 2008-07-14 2010-01-14 Stats Chippac, Ltd. Semiconductor device and method of forming stepped-down rdl and recessed thv in peripheral region of the device
US20100133704A1 (en) * 2008-12-01 2010-06-03 Stats Chippac, Ltd. Semiconductor Device and Method of Forming an Interposer Package with Through Silicon Vias
US20110012266A1 (en) * 2009-07-17 2011-01-20 Shinko Electric Industries Co., Ltd. Semiconductor device and method of manufacturing semiconductor device
TW201108335A (en) * 2009-08-12 2011-03-01 Stats Chippac Ltd Semiconductor device and method of forming dam material around periphery of die to reduce warpage
TW201142932A (en) * 2010-03-12 2011-12-01 Stats Chippac Ltd Semiconductor device and method of forming sacrifical protective layer to protect semiconductor die edge during singulation

Also Published As

Publication number Publication date
CN103325727A (zh) 2013-09-25
CN108257877A (zh) 2018-07-06
TW201342502A (zh) 2013-10-16
SG10201506934VA (en) 2015-10-29
CN103325727B (zh) 2018-04-10
CN108257877B (zh) 2022-04-26
US20130249101A1 (en) 2013-09-26

Similar Documents

Publication Publication Date Title
TWI550742B (zh) 形成具有印刷線路板垂直互連單元的扇出堆疊式封裝裝置之半導體方法和裝置
US11024561B2 (en) Semiconductor device and method of forming a fan-out PoP device with PWB vertical interconnect units
US10475779B2 (en) Semiconductor device and method of forming a vertical interconnect structure for 3-D FO-WLCSP
US9865525B2 (en) Semiconductor method and device of forming a fan-out PoP device with PWB vertical interconnect units
US9082780B2 (en) Semiconductor device and method of forming a robust fan-out package including vertical interconnects and mechanical support layer
TWI614875B (zh) 形成具有針對３－ｄ ｆｏ－ｗｌｃｓｐ的導電微孔陣列的垂直互連結構的半導體裝置和方法
US11171090B2 (en) Semiconductor device and method of manufacture
US9837303B2 (en) Semiconductor method and device of forming a fan-out device with PWB vertical interconnect units
US10665534B2 (en) Semiconductor device and method of using partial wafer singulation for improved wafer level embedded system in package
US9142428B2 (en) Semiconductor device and method of forming FO-WLCSP with multiple encapsulants
TWI606523B (zh) 形成低輪廓的嵌入式晶圓級球柵陣列模製的雷射封裝之半導體裝置及方法
TWI538072B (zh) 形成３ｄ ｆｏ－ｗｌｃｓｐ垂直互連結構的半導體裝置和方法
TWI534974B (zh) 半導體裝置以及形成具有用於凸塊鎖定而被形成穿過抗蝕刻阻劑傳導層之凹處的基板之方法
KR102434823B1 (ko) 두꺼운 재배선 층을 포함하는 반도체 디바이스 및 방법
TW201327744A (zh) 半導體裝置和形成具有扇出互連結構以減少基板複雜性之擴大的半導體裝置之方法
TW201347053A (zh) 用於應用處理器和記憶體整合的薄的三維扇出嵌入式晶圓級封裝
TW201340224A (zh) 形成微通孔部份地穿過在凸塊互連傳導層上之絕緣材料以用於應力緩和之半導體裝置和方法