TWI614875B - 形成具有針對３－ｄ ｆｏ－ｗｌｃｓｐ的導電微孔陣列的垂直互連結構的半導體裝置和方法 - Google Patents

形成具有針對３－ｄ ｆｏ－ｗｌｃｓｐ的導電微孔陣列的垂直互連結構的半導體裝置和方法 Download PDF

Info

Publication number
TWI614875B
TWI614875B TW101138364A TW101138364A TWI614875B TW I614875 B TWI614875 B TW I614875B TW 101138364 A TW101138364 A TW 101138364A TW 101138364 A TW101138364 A TW 101138364A TW I614875 B TWI614875 B TW I614875B
Authority
TW
Taiwan
Prior art keywords
conductive
semiconductor die
insulating layer
forming
layer
Prior art date
Application number
TW101138364A
Other languages
English (en)
Other versions
TW201324735A (zh
Inventor
林耀劍
陳康
Original Assignee
史達晶片有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 史達晶片有限公司 filed Critical 史達晶片有限公司
Publication of TW201324735A publication Critical patent/TW201324735A/zh
Application granted granted Critical
Publication of TWI614875B publication Critical patent/TWI614875B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13113—Bismuth [Bi] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13116—Lead [Pb] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/13124—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13139—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13155—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00012—Relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18162—Exposing the passive side of the semiconductor or solid-state body of a chip with build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Abstract

一種半導體裝置係具有一半導體晶粒。一封裝材料係形成在該半導體晶粒之上。一導電微孔陣列係形成在該半導體晶粒的一覆蓋區之外的該封裝材料之上。一具有一階梯穿透孔洞結構的第一穿模孔洞係穿透該封裝材料而形成，以露出該導電微孔陣列。在一實施例中，形成該導電微孔陣列進一步包含在該封裝材料以及該半導體晶粒之上形成一絕緣層，穿透在該半導體晶粒的該覆蓋區之外的該絕緣層以形成一微孔陣列，以及在該絕緣層之上形成一導電層。在另一實施例中，形成該導電微孔陣列進一步包含形成一導電環。在另一實施例中，一絕緣層係形成在該半導體晶粒之上以用於結構的支撐，一堆積的互連結構係形成在該半導體晶粒之上，並且一導電的互連結構係形成在 該第一穿模孔洞內。

Description

形成具有針對3-D FO-WLCSP的導電微孔陣列的垂直互連結構的半導體裝置和方法
本發明係大致有關於半導體裝置，並且更具體而言係有關於一種針對三維的(3-D)扇出晶圓級晶片尺寸封裝(Fo-WLCSP)形成一具有一導電微孔陣列的垂直互連結構之半導體裝置和方法。
半導體裝置係常見於現代的電子產品中。半導體裝置係在電氣構件的數目及密度上變化。離散的半導體裝置一般包含一類型的電氣構件，例如，發光二極體(LED)、小信號電晶體、電阻器、電容器、電感器以及功率金屬氧化物半導體場效電晶體(MOSFET)。整合的半導體裝置通常包含數百到數百萬個電氣構件。整合的半導體裝置的例子係包含微控制器、微處理器、電荷耦合裝置(CCD)、太陽能電池以及數位微鏡裝置(DMD)。
半導體裝置係執行廣範圍的功能，例如，信號處理、高速的計算、傳送及接收電磁信號、控制電子裝置、轉換太陽光成為電力以及產生用於電視顯示器的視覺投影。半導體裝置係見於娛樂、通訊、電力轉換、網路、電腦以及消費者產品的領域中。半導體裝置亦見於軍事的應用、航空、汽車、工業用的控制器以及辦公室設備中。
半導體裝置係利用半導體材料的電氣特性。半導體材料的原子結構係容許其導電度能夠藉由一電場或基極電流 的施加或是透過摻雜的製程加以操縱。摻雜係將雜質帶入半導體材料中，以操縱及控制半導體裝置的導電度。
一半導體裝置係包含主動及被動的電性結構。包含雙載子及場效電晶體的主動結構係控制電流的流動。藉由改變摻雜的程度以及一電場或基極電流的施加，該電晶體不是提升、就是限制電流的流動。包含電阻器、電容器及電感器的被動結構係在電壓及電流之間產生執行各種電氣功能所必要的一種關係。該被動及主動結構係電連接以形成電路，此係使得該半導體裝置能夠執行高速的計算及其它有用的功能。
半導體裝置一般是利用兩個複雜的製程，亦即，前端製造及後端製造來加以製造，每個製造潛在涉及數百道步驟。前端製造係牽涉到複數個晶粒在一半導體晶圓的表面上的形成。每個晶粒通常是相同的並且包含藉由電連接主動及被動構件所形成的電路。後端製造係牽涉到從完成的晶圓單粒化(singulating)個別的晶粒並且封裝該晶粒以提供結構的支撐以及環境的隔離。如同在此所用的術語“半導體晶粒”係指該字的單數及複數形，於是可以指單一半導體裝置以及多個半導體裝置。
半導體製造的一目標是產出較小的半導體裝置。較小的裝置通常消耗較低的功率，具有較高的效能，並且可以更有效率地加以生產。此外，較小的半導體裝置具有一較小的覆蓋區，此係較小的終端產品所期望的。較小的半導體晶粒尺寸可藉由在產生具有較小且較高密度的主動及被 動構件之半導體晶粒的前端製程中的改良來達成。後端製程可以藉由在電互連及封裝材料上的改良來產生具有較小覆蓋區的半導體裝置封裝。
在一習知的Fo-WLCSP中，一具有接觸墊的半導體晶粒係被安裝到一載體。一封裝材料係沉積在該半導體晶粒以及該載體之上。該載體係被移除，並且一堆積的互連結構係形成在該封裝材料及半導體晶粒之上。在一包含在多個高度上的半導體裝置(三維的裝置整合)的Fo-WLCSP以及外部的裝置之間的電互連可藉由在一Fo-WLCSP內的一半導體晶粒的正面及背面之上的一堆積的互連結構內形成重新分配層(RDL)來加以達成。包含在一半導體晶粒的正面及背面之上的多個RDL的形成可能會是一種緩慢且昂貴的用於做成三維的Fo-WLCSP的電互連之方法，並且可能導致有較高的製造成本。再者，堆積的互連結構的RDL在應力下係易於裂開及翹曲，而該裂開及翹曲可能會透過該些RDL傳遞至該半導體晶粒及接觸墊，此係造成在該電互連的缺陷。導電的互連結構可被形成在該些Fo-WLCSP內並且電連接至該些RDL以提供用於三維的裝置整合之垂直的電互連。形成在Fo-WLCSP內之導電的互連結構可能會有劣質的和該些RDL的電氣及機械的連接性。此外，形成導電的互連結構的製程可能會減低用於該些RDL之結構的支撐，特別是當開口係形成在該些RDL之上的封裝內時。在Fo-WLCSP內形成堆積的互連結構以及導電的互連結構亦可能會在該載體的移除之前及之後導致翹曲。
對於一種用於半導體晶粒之簡單的符合成本效益且可靠的垂直的電互連結構係存在著需求。於是，在一實施例中，本發明是一種製造一半導體裝置之方法，其係包括以下步驟：提供一半導體晶粒，在該半導體晶粒之上形成一封裝材料，在該半導體晶粒的一覆蓋區之外的該封裝材料之上形成一導電微孔陣列，以及穿透該封裝材料以形成一具有一階梯穿透孔洞結構的第一穿模孔洞以露出該導電微孔陣列。
在另一實施例中，本發明是一種製造一半導體裝置之方法，其係包括以下步驟：提供一半導體晶粒，在該半導體晶粒之上形成一封裝材料，以及在該半導體晶粒的一覆蓋區之外的該封裝材料之上形成一導電微孔陣列。
在另一實施例中，本發明是一種製造一半導體裝置之方法，其係包括以下步驟：提供一半導體晶粒，在該半導體晶粒之上形成一封裝材料，以及穿透該封裝材料以形成一具有一階梯穿透孔洞結構的第一穿模孔洞。
在另一實施例中，本發明是一種包括一半導體晶粒之半導體裝置。一封裝材料係形成在該半導體晶粒之上。一導電微孔陣列係形成在該半導體晶粒以及在該半導體晶粒的一覆蓋區之外的該封裝材料之上。一具有一階梯穿透孔洞結構的第一穿模孔洞係穿透該封裝材料而形成，以露出該導電微孔陣列。
本發明係在以下參考該些圖式的說明中，以一或多個實施例來加以描述，其中相同的元件符號係代表相同或類似的元件。儘管本發明係以用於達成本發明之目的之最佳模式來加以描述，但熟習此項技術者將會體認到的是，其係欲涵蓋可內含在藉由所附的申請專利範圍及其藉由以下的揭露內容及圖式所支持的等同項所界定的本發明的精神與範疇內的替換、修改以及等同物。
半導體裝置一般是利用兩個複雜的製程：前端製造及後端製造來加以製造。前端製造係牽涉到複數個晶粒在一半導體晶圓的表面上的形成。在該晶圓上的每個晶粒係包含電連接以形成功能電路的主動及被動電氣構件。例如是電晶體及二極體的主動電氣構件係具有控制電流的流動之能力。例如是電容器、電感器、電阻器及變壓器的被動電氣構件係產生執行電路功能所必要的電壓及電流之間的一種關係。
被動及主動構件係藉由一系列的製程步驟而形成在半導體晶圓的表面之上，該些製程步驟包含摻雜、沉積、微影、蝕刻及平坦化。摻雜係藉由例如是離子植入或熱擴散的技術以將雜質帶入半導體材料中。該摻雜製程係修改主動元件中的半導體材料的導電度，其係轉換該半導體材料成為絕緣體、導體、或是響應於一電場或基極電流來動態地改變該半導體材料的導電度。電晶體係包含具有不同類 型及程度的摻雜的區域，該些區域係以使得該電晶體在電場或基極電流的施加時能夠提升或限制電流的流動所必要的方式來加以配置。
主動及被動構件係藉由具有不同電氣特性的材料層來加以形成。該些層可藉由各種沉積技術來形成，該技術部分是由被沉積的材料類型來決定的。例如，薄膜沉積可能牽涉到化學氣相沉積(CVD)、物理氣相沉積(PVD)、電解的電鍍以及無電的電鍍製程。每個層一般是被圖案化，以形成主動構件、被動構件或是構件間的電連接的部分。
該些層可利用微影而被圖案化，微影係牽涉到光敏材料(例如，光阻)在待被圖案化的層之上的沉積。一圖案係利用光以從一光罩轉印至光阻。在一實施例中，該光阻圖案遭受到光的部分係利用一溶劑來移除，以露出下面待被圖案化的層的部分。在另一實施例中，該光阻圖案未遭受到光的部分(即負光阻)係利用一溶劑來移除，此係露出下面待被圖案化的層的部分。該光阻的剩餘部分係被移除，留下一圖案化的層。或者是，某些類型的材料係藉由利用例如是無電的電鍍及電解的電鍍的技術來直接將該材料沉積到該些區域或是沉積到藉由一先前的沉積/蝕刻製程所形成的空孔中而被圖案化。
圖案化是移除半導體晶圓表面上的頂端層的部分所藉由的基本動作。半導體晶圓的部分可利用微影、光罩法、遮罩法、氧化物或金屬的移除、照相及製版、以及顯微蝕刻術來加以移除。微影係包含以標線片或一光罩形成一圖 案，並且將該圖案轉印到半導體晶圓的表面層。微影係以兩個步驟的製程，在該半導體晶圓的表面上形成主動及被動構件之水平的尺寸。首先，在該標線片或遮罩上的圖案係被轉印到一光阻層。光阻是一種光敏的材料，其係在暴露到光時會在結構及性質上進行變化。該光阻的結構及性質的變化過程不是以負作用光阻、就是以正作用光阻來發生。其次，該光阻層係被轉印到晶圓表面。該轉印係發生在蝕刻移除半導體晶圓的頂端層未被該光阻覆蓋的部分時。光阻的化學作用係使得該光阻維持實質完整的，並且抵抗藉由化學蝕刻溶液的移除，同時半導體晶圓的頂端層未被該光阻覆蓋的部分係被移除。形成、曝光及移除光阻的製程以及移除半導體晶圓的一部分的製程可根據所使用的特定光阻以及所要的結果來加以修改。
在負作用光阻中，光阻係暴露到光，並且在一個以聚合作用著稱的過程中從一可溶的狀態變化到一不可溶的狀態。在聚合作用中，未聚合的材料係暴露到光或是能量源，並且聚合物係形成一種抗蝕刻的交聯材料。在大多數的負光阻中，該聚合物是聚異戊二烯(polyisopreme)。利用化學溶劑或顯影劑來移除可溶的部分(亦即，未暴露到光的部分)係在光阻層中留下孔洞，該孔洞係對應於標線片上的不透明的圖案。其中圖案是存在於不透明的區域之光罩係稱為透明場光罩。
在正作用光阻中，光阻係被暴露到光，並且在一以光溶解化著稱的過程中從相對非可溶的狀態變化到更為可溶 的狀態。在光溶解化中，該相對不可溶的光阻係暴露到適當的光能量，並且被轉換到一更為可溶的狀態。該光阻被光溶解化的部分可在顯影製程中藉由一溶劑來加以移除。該基本的正光阻聚合物是苯酚-甲醛聚合物，亦稱為苯酚-甲醛的酚醛樹脂。利用化學溶劑或顯影劑來移除該可溶的部分(亦即，暴露到光的部分)係在該光阻層中留下孔洞，該孔洞係對應於該標線片上之透明的圖案。其中圖案是存在於透明的區域中的光罩係稱為暗場光罩。
在移除半導體晶圓未被該光阻覆蓋的頂端部分之後，該光阻的剩餘部分係被移除，留下一圖案化的層。或者是，某些類型的材料係藉由利用例如是無電的電鍍及電解的電鍍的技術來直接將該材料沉積到該些區域或是沉積到由一先前的沉積/蝕刻製程所形成的空孔中而被圖案化。
在一現有的圖案之上沉積一材料薄膜可能會擴大下面的圖案並且產生一非均勻平坦的表面。一均勻平坦的表面是產生較小且更緊密聚集的主動及被動構件所需的。平坦化可被利用來從晶圓的表面移除材料並且產生一均勻平坦的表面。平坦化係牽涉到利用一拋光墊來拋光晶圓的表面。一研磨劑材料及腐蝕性化學品係在拋光期間被加到晶圓的表面。該研磨劑的機械性作用以及該化學品的腐蝕性作用的組合係移除任何不規則的表面構形，產生一均勻平坦的表面。
後端製造係指切割或單粒化完成的晶圓成為個別的半導體晶粒並且接著為了結構的支撐及環境的隔離來封裝該 半導體晶粒。為了單粒化該半導體晶粒，晶圓係沿著該晶圓的非功能區域(稱為切割道或劃線)來被劃線且截斷。該晶圓係利用一雷射切割工具或鋸刀而被單粒化。在單粒化之後，該個別的半導體晶粒係被安裝到一封裝基板，該封裝基板係包含用於和其它系統構件互連的接腳或接觸墊。形成在半導體晶粒之上的接觸墊係接著連接至該封裝內的接觸墊。該些電連接可以利用焊料凸塊、柱形凸塊、導電膏、或是引線接合來做成。一封裝材料或是其它模製材料係沉積在該封裝之上，以提供實體支撐及電氣隔離。該完成的封裝係接著被插入一電氣系統中，並且使得該半導體裝置的功能為可供其它系統構件利用的。
圖1係描繪具有複數個安裝於其表面上之半導體封裝的晶片載體基板或印刷電路板(PCB)52之電子裝置50。視應用而定，電子裝置50可具有一種類型之半導體封裝或多種類型之半導體封裝。不同類型之半導體封裝係為了說明之目的而展示於圖1中。
電子裝置50可以是一使用該些半導體封裝以執行一或多種電功能之獨立的系統。或者，電子裝置50可以是一較大系統之子構件。舉例而言，電子裝置50可以是行動電話、個人數位助理(PDA)、數位視訊攝影機(DVC)、或是其它電子通訊裝置的一部份。或者是，電子裝置50可以是一可插入電腦中之顯示卡、網路介面卡或其它信號處理卡。該半導體封裝可包括微處理器、記憶體、特殊應用積體電路(ASIC)、邏輯電路、類比電路、RF電路、離散裝置或其它 半導體晶粒或電氣構件。小型化及重量減輕是這些產品能夠被市場接受所不可少的。在半導體裝置間的距離必須縮短以達到更高的密度。
在圖1中，PCB 52係提供一般的基板以供安裝在該PCB上之半導體封裝的結構支撐及電氣互連。導電的信號線路54係利用蒸鍍、電解的電鍍、無電的電鍍、網版印刷、或其它適合的金屬沉積製程而被形成在PCB 52的一表面之上或是在層內。信號線路54係提供在半導體封裝、安裝的構件、以及其它外部的系統構件的每一個之間的電通訊。線路54亦提供電源及接地連接給每個半導體封裝。
在某些實施例中，一半導體裝置係具有兩個封裝層級。第一層級的封裝是一種用於將半導體晶粒機械及電氣地附接至一中間載體的技術。第二層級的封裝係牽涉到將該中間載體機械及電氣地附接至PCB。在其它實施例中，一半導體裝置可以只有該第一層級的封裝，其中晶粒是直接機械及電氣地安裝到PCB上。
為了說明之目的，包含引線接合封裝56及覆晶58之數種類型的第一層級的封裝係被展示在PCB 52上。此外，包含球格陣列(BGA)60、凸塊晶片載體(BCC)62、雙排型封裝(DIP)64、平台柵格陣列(LGA)66、多晶片模組(MCM)68、四邊扁平無引腳封裝(QFN)70及四邊扁平封裝72之數種類型的第二層級的封裝係被展示安裝在PCB 52上。視系統需求而定，以第一及第二層級的封裝類型的任意組合來組態的半導體封裝的任何組合及其它電子構件可連接至PCB 52。在某些實施例中，電子裝置50係包含單一附接的半導體封裝，而其它實施例需要多個互連的封裝。藉由在單一基板之上組合一或多個半導體封裝，製造商可將預製的構件納入電子裝置及系統中。由於半導體封裝包括複雜的功能，因此可使用較便宜構件及流線化製程來製造電子裝置。所產生的裝置不太可能發生故障且製造費用較低，從而降低消費者成本。
圖2a-2c係展示範例的半導體封裝。圖2a係描繪安裝在PCB 52上的DIP 64之進一步的細節。半導體晶粒74係包括一含有類比或數位電路的主動區，該些類比或數位電路係被實施為形成在晶粒內之主動元件、被動元件、導電層及介電層並且根據該晶粒的電設計而電互連。例如，該電路可包含形成在半導體晶粒74的主動區內之一或多個電晶體、二極體、電感器、電容器、電阻器、以及其它電路元件。接觸墊76是一或多層的導電材料，例如鋁(Al)、銅(Cu)、錫(Sn)、鎳(Ni)、金(Au)或銀(Ag)，並且電連接至形成在半導體晶粒74內之電路元件。在DIP 64的組裝期間，半導體晶粒74係利用一金矽共晶層或例如是熱環氧樹脂的黏著材料而被安裝到一中間載體78。封裝主體係包含一種例如是聚合物或陶瓷的絕緣封裝材料。導線80及引線接合82係在半導體晶粒74及PCB 52之間提供電互連。封裝材料84係為了環境保護而沉積在該封裝之上，以防止濕氣及微粒進入該封裝且污染晶粒74或引線接合82。
圖2b係描繪安裝在PCB 52上之BCC 62的進一步細 節。半導體晶粒88係利用一種底膠填充(underfill)或是環氧樹脂黏著材料92而被安裝在載體90之上。引線接合94係在接觸墊96及98之間提供第一層級的封裝互連。模製化合物或封裝材料100係沉積在半導體晶粒88及引線接合94之上以提供實體支撐及電氣隔離給該裝置。接觸墊102係利用一例如是電解的電鍍或無電的電鍍之合適的金屬沉積製程而被形成在PCB 52的一表面之上以避免氧化。接觸墊102係電連接至PCB 52中的一或多個導電信號線路54。凸塊104係形成在BCC 62的接觸墊98以及PCB 52的接觸墊102之間。
在圖2c中，半導體晶粒58係以覆晶型第一層級的封裝方式面向下安裝到中間載體106。半導體晶粒58的主動區108係包含類比或數位電路，該些類比或數位電路係被實施為根據該晶粒的電設計所形成的主動元件、被動元件、導電層及介電層。例如，該電路可包含一或多個電晶體、二極體、電感器、電容器、電阻器以及主動區108內之其它電路元件。半導體晶粒58係透過凸塊110電氣及機械地連接至載體106。
BGA 60係以BGA型第二層級的封裝方式利用凸塊112電氣及機械地連接至PCB 52。半導體晶粒58係透過凸塊110、信號線114及凸塊112電連接至PCB 52中的導電信號線路54。一種模製化合物或封裝材料116係沉積在半導體晶粒58及載體106之上以提供實體支撐及電氣隔離給該裝置。該覆晶半導體裝置係提供從半導體晶粒58上的主動 元件到PCB 52上的導電跡線之短的導電路徑，以便縮短信號傳遞距離、降低電容以及改善整體電路效能。在另一實施例中，半導體晶粒58可在無中間載體106的情況下，利用覆晶型第一層級的封裝直接機械及電連接至PCB 52。
圖3a係展示一具有一種例如是矽、鍺、砷化鎵、磷化銦或矽碳化物的主體基板材料122以供結構支撐的半導體晶圓120。如上所述，複數個半導體晶粒或構件124係形成在晶圓120上，且藉由非主動的晶粒間的晶圓區域或切割道126加以分開。切割道126係提供切割區域以單粒化半導體晶圓120成為個別的半導體晶粒124。
圖3b係展示半導體晶圓120的一部份的橫截面圖。每個半導體晶粒124係具有一背表面128以及一包含類比或數位電路的主動表面130，該類比或數位電路被實施為形成在該晶粒內且根據該晶粒的電設計及功能電互連的主動元件、被動元件、導電層以及介電層。例如，該電路可包含一或多個電晶體、二極體以及其它形成在主動表面130內之電路元件以實施類比電路或數位電路，例如數位信號處理器(DSP)、ASIC、記憶體或是其它信號處理電路。半導體晶粒124亦可包含整合被動裝置(IPD)，例如電感器、電容器及電阻器，以供RF信號處理使用。
一導電層132係利用PVD、CVD、電解的電鍍、無電的電鍍製程、或是其它合適的金屬沉積製程而形成在主動表面130之上。導電層132可以是一或多層的Al、Cu、Sn、Ni、Au、Ag、或是其它合適的導電材料。導電層132係運 作為接觸墊，該些接觸墊係電連接至主動表面130上的電路。如同圖3b中所示，導電層132可形成為接觸墊，該些接觸墊係和半導體晶粒124的邊緣隔一第一距離而並排地加以設置。或者是，導電層132可以是以多個列並列，使得一第一列的接觸墊係和該晶粒的邊緣隔一第一距離地加以設置，並且一和該第一列交錯的第二列的接觸墊係和該晶粒的邊緣隔一第二距離地加以設置。
一絕緣或保護層134係利用PVD、CVD、印刷、旋轉塗覆、噴霧塗覆、網版印刷或是疊層而形成在主動表面130以及導電層132之上。絕緣層134係包含一或多層的二氧化矽(SiO2)、矽氮化物(Si3N4)、氮氧化矽(SiON)、五氧化二鉭(Ta2O5)、鋁氧化物(Al2O3)、或是其它具有類似的絕緣及結構性質的材料。絕緣層134的一部分係藉由一利用一圖案化的光阻層之蝕刻製程來加以移除，以露出導電層132。或者是，絕緣層134的一部分係藉由利用雷射136之雷射直接剝蝕(LDA)來加以移除，以露出導電層132。
在圖3c中，半導體晶圓120係利用鋸刀或雷射切割工具138透過切割道126而被單粒化成為個別的半導體晶粒124。
圖4a-4w係相關於圖1及2a-2c來描繪形成一用於一個三維的Fo-WLCSP之垂直互連結構的製程。在圖4a中，一基板或載體140係包含犧牲基底材料，例如，矽、聚合物、鈹氧化物、或其它適當的低成本剛性材料，以用於結構的支撐。一介面層或雙面帶142係形成在載體140之上以作 為一臨時黏著的接合膜或是蝕刻停止層。載體140可以根據該半導體封裝的設計或功能而為圓形或是矩形。
在圖4b中，以絕緣層134作為前端，來自圖3c的半導體晶粒124係在主動表面130被定向為朝向該載體的情形下，利用一拾放動作而被設置且安裝到介面層142及載體140之上。半導體晶粒124係被安裝到載體140以作為重組或是重新配置的半導體晶圓143的部分。
在圖4c中，一封裝材料或模製化合物144係利用一膏印刷、壓縮模製、轉移模製、液體封裝材料模製、真空疊層、旋轉塗覆、或是其它適當的施用器，而被沉積在半導體晶粒124及載體140之上。封裝材料144可以是聚合物複合材料，例如具有填充物的環氧樹脂、具有填充物的環氧丙烯酸酯、或是具有適當填充物的聚合物。封裝材料144是非導電的，並且在環境上保護該半導體裝置免於外部的元素及污染物。絕緣層134的一表面145係與介面層142之一露出的表面146共平面的。
圖4d-4w係描繪另一實施例，其中絕緣層134的表面145係在安裝半導體晶粒124至載體140之後被嵌入到介面層142內。從圖4a繼續，以絕緣層134作為前端，來自圖3c的半導體晶粒124係被設置且安裝到介面層142之上。絕緣層134的表面145係被嵌入在介面層142內，並且表面145係從介面層142在載體140對面的表面146垂直地偏位。介面層142的一部分係覆蓋絕緣層134的一側壁148。在一實施例中，半導體晶粒124的主動表面130係與 介面層142的表面146共平面的。半導體晶粒124係被安裝到載體140以作為重新配置的晶圓143的部分。
在圖4e中，一封裝材料或模製化合物150係利用一膏印刷、壓縮模製、轉移模製、液體封裝材料模製、真空疊層、旋轉塗覆、或是其它適當的施用器，而被沉積在半導體晶粒124及載體140之上。封裝材料150可以是聚合物複合材料，例如具有填充物的環氧樹脂、具有填充物的環氧丙烯酸酯、或是具有適當填充物的聚合物。封裝材料150是非導電的，並且在環境上保護該半導體裝置免於外部的元素及污染物。絕緣層134的表面145係從封裝材料150接觸介面層142的表面154垂直地偏位。因此，封裝材料150的表面154以及絕緣層134的表面145是非平面的。
在圖4f中，載體140及介面層142係藉由化學蝕刻、機械式剝離、化學機械平坦化(CMP)、機械式研磨、熱烘烤、UV光、雷射掃描、或是濕式剝除而被移除，以露出導電層132、絕緣層134以及封裝材料150。封裝材料150係在載體140的移除之後提供結構的支撐給半導體晶粒124。
一絕緣或保護層160係利用PVD、CVD、印刷、旋轉塗覆、噴霧塗覆、網版印刷或是疊層而形成在封裝材料150及絕緣層134之上。絕緣層160係包含一或多層的具有填充物或無填充物之光敏的聚合物介電膜、非光敏的聚合物介電膜SiO2、Si3N4、SiON、Ta2O5、Al2O3或是其它具有類似的絕緣及結構性質的材料。
在圖4g中，絕緣層160的一部分係藉由一利用一圖案 化的光阻層之蝕刻製程來加以移除以產生貫孔或開口164，以露出導電層132。或者是，絕緣層160的一部分係藉由利用雷射166的LDA來加以移除以產生貫孔164，以露出導電層132。此外，絕緣層160在半導體晶粒124的一覆蓋區之外的一部分係藉由一利用一圖案化的光阻層之蝕刻製程來加以移除以產生微貫孔或開口168。或者是，絕緣層160的一部分係藉由利用雷射170的LDA來加以移除以產生微貫孔168。
微貫孔168可具有一直的、傾斜的、階梯的、或是漸縮的側壁。在一實施例中，微貫孔168係具有一範圍從10到100微米(μm)之橫截面寬度或直徑。在另一實施例中，微貫孔168係具有一範圍從20到30μm之橫截面寬度或直徑。複數個微貫孔168係以一陣列或群組的微貫孔168而形成在半導體晶粒124的一覆蓋區之外並且在半導體晶粒124的一週邊區域或地區中，以形成一微孔陣列174。微孔陣列174係包含一或多個微貫孔168。微孔陣列174係從絕緣層160的一第一表面176延伸到絕緣層160在表面176對面的一第二表面178。微孔陣列174係露出封裝材料150在半導體晶粒124的一覆蓋區之外的表面154。
在圖4h中，一導電層180係利用一例如是PVD、CVD、電解的電鍍、或是無電的電鍍製程之圖案化及金屬沉積製程而形成在絕緣層160、封裝材料150及半導體晶粒124之上。導電層180可以是一或多層的Al、Cu、Sn、Ni、Au、Ag或是其它適當的導電材料。導電層180的個別部分可以 根據半導體晶粒124的設計及功能而為電氣共通的或是電氣隔離的。導電層180的一部分係延伸穿過貫孔164以將導電層180電連接至導電層132。導電層180的一部分係水平地沿著絕緣層160且平行於半導體晶粒124的主動表面130延伸，以橫向地重新分配該電互連至半導體晶粒124的導電層132。導電層180係運作為一扇出的重新分配層(RDL)，其係提供橫向或水平的重新分配給半導體晶粒124的電氣信號。
導電層180的一部分亦延伸穿過微貫孔168以形成導電的微貫孔182。導電的微貫孔182係從導電層180的水平部分，穿過絕緣層160而延伸至封裝材料150的表面154。導電的微貫孔182可具有直的、傾斜的、漸縮的、或是階梯的側壁。在一實施例中，導電的微貫孔182係具有一帶有大致圓形橫截面之大致圓錐形的形狀。在另一實施例中，導電的微貫孔182係具有一帶有大致圓形橫截面之大致圓柱形的形狀。在另一實施例中，導電的微貫孔182係具有一帶有大致矩形橫截面之大致立方體形狀。導電的微貫孔182的形狀可以根據半導體晶粒124的設計及功能而變化。在一實施例中，導電的微貫孔182係具有一範圍從10到100μm的橫截面寬度或直徑。在另一實施例中，導電的微貫孔182係具有一範圍從20到30μm的橫截面寬度或直徑。
導電的微貫孔182係形成在半導體晶粒124的一覆蓋區之外的半導體晶粒124的一週邊區域或地區中，以作為 一群組或陣列的多個導電的微貫孔182以形成一導電微孔陣列184。在導電微孔陣列184內之導電的微貫孔182係形成導電層180的一系列波峰及波谷，此係提供一較大的表面積以用於在導電層180以及一後續形成之導電的互連結構之間的接觸。
圖4i係從一平面來展示來自圖4h的組件之平面圖，該平面係平行於半導體晶粒124的主動表面130以及導電層180的水平部分，且沿著絕緣層160的表面178以及封裝材料150的表面154延伸。複數個導電的微貫孔182a-182g係形成在半導體晶粒124的一覆蓋區之外，並且穿透絕緣層160而延伸至封裝材料150。尤其，導電的微貫孔182a-182f係以一大致圓形或六角形的形狀或圖案而形成在一中央導電的微貫孔182g的周圍。導電的微貫孔182g係位在相對於導電的微貫孔182a-182f的中心位置處。導電的微貫孔182a-182f係被設置在該中央導電的微貫孔182g的一週邊區域中的一個六角形的形狀的角落處。每個導電的微貫孔182a-182f係和導電的微貫孔182g等距的。導電的微貫孔182a-182f亦和每個相鄰的導電的微貫孔182a-182f等距的。
導電的微貫孔182a-182g係全體構成導電微孔陣列184。在一實施例中，根據半導體晶粒124的設計及功能，導電微孔陣列184具有較少或額外的導電的微貫孔182。在另一實施例中，導電的微貫孔182係以不同的圖案或配置而被配置在導電微孔陣列184內，例如，多個導電的微貫孔182的行或列。圖4j係從一平面來展示來自圖4h的組件 之平面圖，該平面係平行於半導體晶粒124的主動表面130、沿著絕緣層160的表面176、沿著半導體晶粒124的主動表面130、且同樣繼續沿著絕緣層160的表面176延伸。導電的微貫孔182a-182g係具有一比圖4i大的橫截面寬度，此係反映一個其中導電的微貫孔182a-182g具有漸縮的側壁之實施例。在另一實施例中，導電的微貫孔182係具有直的或是階梯的側壁。
圖4k係描繪另一實施例，其中一溝槽186係在沉積導電層180之前形成在微貫孔168的周圍。從圖4g繼續，在半導體晶粒124之間或是在覆蓋區之外、並且在微孔陣列174的一周邊的周圍的絕緣層160的一部分係藉由一利用一圖案化的光阻層之蝕刻製程來加以移除，以產生溝槽186。或者是，絕緣層160的一部分係藉由利用雷射188的LDA來加以移除，以產生溝槽186。溝槽186可具有一直的、傾斜的、階梯的、或是漸縮的側壁。溝槽186的一覆蓋區可根據半導體晶粒124的設計及功能而在形狀上變化。例如，在微貫孔168的周圍的溝槽186的覆蓋區可以是大致圓形或矩形的。
在圖41中，導電層180係利用一例如是PVD、CVD、電解的電鍍、或是無電的電鍍製程之圖案化及金屬沉積製程而形成在絕緣層160、封裝材料150及半導體晶粒124之上。導電層180可以是一或多層的Al、Cu、Sn、Ni、Au、Ag或是其它適當的導電材料。導電層180的個別部分可以根據半導體晶粒124的設計及功能而為電氣共通的或是電 氣隔離的。導電層180的一部分係延伸穿過貫孔164以將導電層180電連接至導電層132。導電層180的一部分係水平地沿著絕緣層160且平行於半導體晶粒124的主動表面130延伸，以橫向地重新分配該電互連至半導體晶粒124的導電層132。導電層180係運作為一扇出的RDL，其係提供橫向或水平的重新分配給半導體晶粒124的電氣信號。
導電層180的一部分係延伸穿過微貫孔168以形成導電的微貫孔182。導電層180的一部分係延伸穿過溝槽186以形成導電環190。導電的微貫孔182及導電環190係從導電層180的水平部分延伸到封裝材料150的表面154。導電的微貫孔182及導電環190可具有直的、傾斜的、漸縮的、或是階梯的側壁。在一實施例中，導電的微貫孔182係具有一帶有大致圓形橫截面之大致圓錐形的形狀。在另一實施例中，導電的微貫孔182係具有一帶有大致圓形的橫截面之大致圓柱形的形狀。導電的微貫孔182的形狀可以根據半導體晶粒124的設計及功能而變化。在一實施例中，導電的微貫孔182係具有一範圍從10到100μm之橫截面寬度或直徑。在另一實施例中，導電的微貫孔182係具有一範圍從20到30μm之橫截面寬度或直徑。導電的微貫孔182係形成在半導體晶粒124的一覆蓋區之外的半導體晶粒124的一週邊區域或地區中，以作為由導電環190所圍繞的一群組或陣列的多個導電的微貫孔182，以形成導電微孔陣列192。在導電微孔陣列192內之導電的微貫孔182及導電環190係構成導電層180的一系列的波峰及波谷，其係提供一 較大的表面積以用於在導電層180以及一後續形成之導電的互連結構之間的接觸。
圖4m係從一平面來展示來自圖41的組件之俯視或平面圖，該平面係平行於半導體晶粒124的主動表面130以及導電層180的水平部分、沿著絕緣層160的表面178以及封裝材料150的表面154延伸。複數個導電的微貫孔182a-182g係形成在半導體晶粒124的一覆蓋區之外，並且穿透絕緣層160而延伸至封裝材料150。尤其，導電的微貫孔182a-182f係以一大致圓形或六角形的形狀或圖案而形成在一中央導電的微貫孔182g的周圍。導電的微貫孔182g係位在相對於導電的微貫孔182a-182f的中心位置處。每個導電的微貫孔182a-182f係和導電的微貫孔182g等距的。導電的微貫孔182a-182f係被設置在該中央導電的微貫孔182g的一週邊區域中的一個六角形的角落處。導電的微貫孔182a-182f係和每個相鄰的導電的微貫孔182a-182f等距的。導電環190係形成在導電的微貫孔182a-182g的周圍，且在導電的微貫孔182a-182g的一週邊區域中。導電環190係具有一大致圓形的覆蓋區，其中導電的微貫孔182g是在導電環190的中心，並且導電的微貫孔182a-182f是和導電環190等距的。導電環190的形狀可以根據半導體晶粒124的設計及功能而變化。
導電的微貫孔182a-182g及導電環190係構成一導電微孔陣列192。在一實施例中，根據半導體晶粒124的設計及功能，導電微孔陣列192係具有較少或額外的導電的微貫 孔182。在另一實施例中，導電的微貫孔182係以不同的圖案或配置而被配置在導電微孔陣列192內，例如，多個導電的微貫孔182的行或列。圖4n係從一平面來展示來自圖4m的組件之平面圖，該平面係平行於半導體晶粒124的主動表面130、沿著絕緣層160的表面176、沿著半導體晶粒124的主動表面130、以及同樣繼續沿著絕緣層160的表面176延伸。導電的微貫孔182a-182g及導電環190係具有一比圖4m大的橫截面寬度，其係反映一個其中導電的微貫孔182a-182g及導電環190具有漸縮的側壁的實施例。在另一實施例中，導電的微貫孔182a-182g及導電環190係具有直的、傾斜的、彎曲的、或是階梯的側壁。
從圖4h繼續，一絕緣或保護層200係利用PVD、CVD、印刷、旋轉塗覆、噴霧塗覆、網版印刷或是疊層而形成在導電層180及絕緣層160之上，即如同在圖40中所示者。絕緣層200係包含一或多層的具有填充物或無填充物之光敏的聚合物介電膜、非光敏的聚合物介電膜SiO2、Si3N4、SiON、Ta2O5、Al2O3、或是其它具有類似的絕緣及結構性質的材料。絕緣層200的一部分係藉由一利用一圖案化的光阻層之蝕刻製程來加以移除，以產生貫孔或開口202並且露出導電層180。或者是，絕緣層200的一部分係藉由利用雷射204的LDA來加以移除，以產生貫孔202並且露出導電層180。絕緣層200可根據半導體晶粒124的設計及功能而具有一厚度為等於、小於或是大於絕緣層160的厚度。
在圖4p中，一導電層210係利用PVD、CVD、濺鍍、 電解的電鍍、無電的電鍍製程、或是其它適當的金屬沉積製程的圖案化而形成在絕緣層200及導電層180之上。導電層210可以是一或多層的Al、Cu、Sn、Ni、Au、Ag或是其它適當的導電材料。導電層210係電連接至導電層180。導電層210的一部分係沿著絕緣層200水平且平行於半導體晶粒124的主動表面130延伸，以橫向地重新分配該電互連至導電層180。導電層210係運作為一用於半導體晶粒124的電氣信號的扇出RDL。根據半導體晶粒124的連接性，導電層210的其它部分是電氣共通的或是電氣隔離的。
一絕緣或保護層214係利用PVD、CVD、印刷、旋轉塗覆、噴霧塗覆、網版印刷或是疊層以形成在絕緣層200及導電層210之上。絕緣層214係包含一或多層的具有填充物或無填充物之光敏的聚合物介電膜、非光敏的聚合物介電膜SiO2、Si3N4、SiON、Ta2O5、Al2O3、或是其它具有類似的絕緣及結構性質的材料。絕緣層214的一部分係藉由一利用一圖案化的光阻層之蝕刻製程來加以移除，以產生開口216並且露出導電層210。或者是，絕緣層214的一部分係藉由利用雷射218的LDA來加以移除，以產生開口216並且露出導電層210。絕緣層214的厚度及材料可以根據半導體晶粒124的設計及功能而變化。絕緣層214的厚度可以是小於或等於絕緣層160的厚度。或者是，絕緣層214的厚度可以是大於絕緣層160的厚度，以提供額外的結構支撐、平衡、應力消除以及翹曲控制給該封裝。
在圖4q中，一導電凸塊材料係利用一蒸鍍、電解的電鍍、無電的電鍍、球式滴落(ball drop)或網版印刷製程而沉積在該露出的導電層210之上。該凸塊材料可以是Al、Sn、Ni、Au、Ag、Pb、Bi、Cu、焊料、及其組合，其具有一選配的助熔(flux)溶劑。例如，該凸塊材料可以是共晶Sn/Pb、高鉛的焊料或是無鉛的焊料。該凸塊材料係利用一適當的附接或接合製程而被接合到導電層210。在一實施例中，該凸塊材料係藉由加熱該材料超過其熔點來進行回焊(reflow)以形成球或凸塊220。在某些應用中，凸塊220係被回焊第二次，以改善至導電層210的電氣接觸。一凸塊底部金屬化(UBM)層可被形成在凸塊220之下。凸塊220亦可以壓縮接合到導電層210。凸塊220係代表一種類型的可形成在導電層210之上的導電的互連結構。該互連結構亦可以使用柱形凸塊、微凸塊或是其它的電互連。
絕緣層160、200及214、導電層180及210、以及凸塊220係全體構成一形成在半導體晶粒124及封裝材料150之上的堆積的互連結構224，其中導電微孔陣列184係形成在半導體晶粒124的一覆蓋區之外。根據半導體晶粒124的設計及功能，額外的絕緣層及RDL可以在形成凸塊220之前被形成在絕緣層214之上，以提供橫跨該封裝之額外的垂直及水平的電連接性。
在圖4r中，背面研磨膠帶230係利用疊層或是其它適當的施加製程而被施加在半導體晶粒124、封裝材料150、以及堆積的互連結構224之上。背面研磨膠帶230係接觸 絕緣層214及凸塊220。背面研磨膠帶230係依循凸塊220的一表面的輪廓，並且延伸在凸塊220的周圍及之間。背面研磨膠帶230係包含具有高達270℃的耐熱性的膠帶。背面研磨膠帶230亦包含具有一熱釋放的功能的膠帶。背面研磨膠帶230的例子係包含UV的膠帶HT 440以及非UV的膠帶MY-595。背面研磨膠帶230係從封裝材料150在堆積的互連結構224對面的一背表面232提供用於封裝材料150的一部分之後續的背面研磨及移除之結構的支撐。
封裝材料150的背表面232係利用研磨機234來進行一研磨操作，以平坦化且降低封裝材料150的厚度。一化學蝕刻亦可被利用來移除及平坦化封裝材料150。在該研磨操作完成之後，半導體晶粒124的背表面128係被露出。半導體晶粒124的厚度亦可藉由該研磨操作而被降低。或者是，封裝材料150的厚度仍維持覆蓋在半導體晶粒124的背表面128之上。在該研磨操作之後，封裝材料150係具有一從封裝材料150的表面154量測到封裝材料150之露出的背表面236的厚度T1。在一實施例中，封裝材料150的厚度T1是在100-250μm之間。在該研磨操作期間，背面研磨膠帶230可被主動式冷卻。
在圖4s中，在半導體晶粒124的一位在導電微孔陣列184之上的週邊區域中的封裝材料150的一部分係被移除，以形成開口240。開口240係藉由鑽孔、高能的噴水、一利用一圖案化的光阻層之蝕刻製程、或是其它適當的製程來加以形成。或者是，在半導體晶粒124的一位在導電微孔 陣列184之上的週邊區域中的封裝材料150的一部分係藉由利用雷射241的LDA而被移除，以形成開口240。開口240係具有一垂直或傾斜的側壁242，並且從封裝材料150的背表面236，部分穿過封裝材料150而延伸到封裝材料150的一凹陷表面244。開口240係構成一穿模孔洞(TMH)並且部分延伸穿過封裝材料150。在一實施例中，開口240係具有一範圍從180到450μm的橫截面寬度。在形成開口240之後，在開口240的一覆蓋區內的封裝材料150係具有一小於厚度T1的厚度T2，該厚度T2是從封裝材料150的表面154量測到封裝材料150的凹陷表面244。在一實施例中，封裝材料150的厚度T2是在20-50μm之間。
在圖4t中，在開口240的一覆蓋區內並且在半導體晶粒124的一位在導電微孔陣列184之上的週邊區域中的封裝材料150及絕緣層160的一部分係被移除，以形成開口250並且露出導電層180及導電微孔陣列184。開口250係藉由鑽孔、高能的噴水、一利用一圖案化的光阻層之蝕刻製程、或是其它適當的製程來加以形成。或者是，在開口240的一覆蓋區內並且在半導體晶粒124的一位在導電微孔陣列184之上的週邊區域中的封裝材料150的一部分係藉由利用雷射252的LDA而被移除，以形成開口250。開口250係包含一垂直或傾斜的側壁254，並且從凹陷表面244穿透封裝材料150及絕緣層160而延伸到導電層180。開口250係構成一TMH，並且從封裝材料150的凹陷表面244穿過絕緣層160而延伸到導電層180。開口250係具有一小 於開口240的橫截面寬度之橫截面寬度。在一實施例中，開口250係具有一範圍從50到150μm的橫截面寬度。
開口240及250係全體構成開口260。開口260係具有一階梯的側壁262，此係產生自形成具有一比開口240小的橫截面寬度的開口250之製程。開口260係具有一在開口250之內且範圍從50到150μm的第一直徑或橫截面寬度，以及一在開口240之內且範圍從180到450μm的第二直徑或橫截面寬度。因此，開口260係構成一具有階梯穿透孔洞結構的TMH。該階梯穿透孔洞結構係增加結構的支撐，並且降低在製程期間，例如是在一除膠(desmearing)製程、焊料覆蓋(capping)、或是一疊合式封裝(package-on-package)的堆疊焊接製程期間對於包含堆積的互連結構224的封裝之損壞。
該組件可以在開口260的形成期間被主動式冷卻，以避免剝除背面研磨膠帶230，並且最小化對於半導體晶粒124的熱影響。在另一實施例中，該組件在開口260的形成期間並未被主動式冷卻，而是該雷射源或是鑽孔序列參數被最佳化以最小化對於半導體晶粒124的熱影響。
形成開口260的製程進一步包含移除絕緣層160覆蓋導電微孔陣列184的一部分。因此，開口260係穿過封裝材料150以露出導電微孔陣列184以及導電層180之導電的微貫孔182。相較於若導電層180之露出的部分是平坦或是平面的情形，該露出的導電微孔陣列184係提供導電層180一較大的露出的表面積。導電微孔陣列184係藉此在導 電層180以及後續沉積的導電凸塊材料之間提供較大的接觸表面積，以用於在後續沉積的導電凸塊材料以及導電層180之間的改良且更強健的電氣及機械的接觸。在不顯著增加在導電層180內的導電材料量下，導電的微貫孔182亦增加導電層180在導電微孔陣列184的一覆蓋區內之有效的厚度。
圖4u係展示來自圖4t的組件之俯視或平面圖。開口260係形成在半導體晶粒124的一週邊區域中，並且從封裝材料150之一露出的背表面236，穿過封裝材料150及絕緣層160而延伸至導電層180。開口260係構成一具有一階梯穿透孔洞結構的TMH。開口260係露出導電層180，其中導電的微貫孔182a-182g係形成導電微孔陣列184。導電的微貫孔182a-182g係形成導電層180之一系列的波峰及波谷，此係增加導電層180的表面積。相較於若導電層180之露出的部分是平坦或是平面的情形，導電微孔陣列184係提供導電層180一較大的露出的表面積。因此，導電微孔陣列184係促進在導電層180以及後續沉積的導電凸塊材料之間的改良且更強健的機械及電氣的連接。
在圖4v中，一導電凸塊材料係利用一蒸鍍、電解的電鍍、無電的電鍍、球式滴落、網版印刷、噴注(jetting)或是其它適當的製程而沉積在該露出的導電層180以及導電的微貫孔182之上。該凸塊材料可以是Al、Sn、Ni、Au、Ag、Pb、Bi、Cu、焊料、及其組合，其具有一選配的助熔溶劑。例如，該凸塊材料可以是共晶Sn/Pb、高鉛的焊料或是無鉛 的焊料。該凸塊材料係利用一適當的附接或接合製程而被接合到導電層180。在一實施例中，該凸塊材料係藉由加熱該材料超過其熔點來進行回焊以形成球或凸塊266。在某些應用中，凸塊266係被回焊第二次，以改善至導電層180的電氣接觸。一UBM層可被形成在凸塊266之下。該凸塊亦可被壓縮接合到導電層180。
凸塊266係代表一種類型的可形成在導電層180之上的導電的互連結構。該導電的互連結構亦可以使用接合線Cu、Ag、或是其它的導電膏、柱形凸塊、微凸塊、具有一Cu核心的焊料球、具有沾焊料膏或焊料塗層的Cu球或柱、或是其它的電互連。凸塊266係形成在導電層180之上並且在導電微孔陣列184的導電的微貫孔182之上及之間。於是，一種用於下一個層級的互連之三維的互連係透過凸塊266、導電層180、堆積的互連結構224、以及半導體晶粒124來加以形成。該三維的互連係在半導體晶粒124的一覆蓋區之上沒有背面互連或RDL的狀況下提供垂直的電互連給半導體晶粒124。導電的微貫孔182係在導電層180及凸塊266之間提供一增大的接觸表面積，以用於在導電層180及凸塊266之間的改良且更強健的機械及電氣的連接。
背面研磨膠帶230係在形成凸塊266之後被移除。或者是，背面研磨膠帶230係在完成封裝材料150的研磨操作之後，但是在形成開口260之前被移除，並且一具有高導熱度及高度耐熱的支撐膠帶係被施加在絕緣層214及凸 塊220之上。重組的晶圓143亦可在形成開口260之前被置放在一支撐夾具中，其具有一柔性的頂端層以避免結構的損壞。該支撐夾具係具有高導熱度以及一陣列的小的真空孔洞，以在開口260的形成期間提供熱保護及結構的支撐給重組的晶圓143。
在圖4w中，來自圖4t的組件係利用鋸刀或是雷射切割工具270，穿過封裝材料150以及絕緣層160、200及214而被單粒化成為個別的Fo-WLCSP 280。
圖5係展示在單粒化之後的Fo-WLCSP 280。Fo-WLCSP 280係提供三維的電互連，其具有一扇出RDL以及形成在一半導體晶粒124的一覆蓋區之外的導電微孔陣列184。一封裝材料150係沉積在半導體晶粒124之上。一絕緣層160係形成在半導體晶粒124的主動表面130以及封裝材料150之上。一導電層180係形成在絕緣層160之上，並且電連接至半導體晶粒124的導電層132。導電層180的一部分係水平地沿著絕緣層160且平行於半導體晶粒124的主動表面130延伸，以橫向地重新分配該電互連至半導體晶粒124的導電層132。導電層180係運作為一扇出RDL，其係提供橫向或水平的重新分配給半導體晶粒124的電氣信號。導電層180係具有一形成在半導體晶粒124的一覆蓋區之外的導電微孔陣列184。導電微孔陣列184係包含一或多個導電的微貫孔182。導電微孔陣列184係從導電層180的水平部分，穿過絕緣層160而延伸至封裝材料150的表面154。
封裝材料150及絕緣層160在導電微孔陣列184之上 的一部分係被移除以形成開口260，該開口260係構成一TMH。開口260係具有一範圍從50到150μm的第一直徑或橫截面寬度、以及一範圍從180到450μm的第二直徑或橫截面寬度。因此，開口260係具有一階梯的側壁262，並且開口260係構成一具有一階梯穿透孔洞結構的TMH。該階梯穿透孔洞結構係增加結構的支撐，並且降低在製程期間，例如是在一除膠製程、焊料覆蓋、或是一疊合式封裝的堆疊焊接製程期間對於包含堆積的互連結構224的封裝之損壞。
開口260係露出導電微孔陣列184以及導電層180的導電的微貫孔182。相較於若露出的導電層180是平坦或是平面的情形，該露出的導電微孔陣列184係提供導電層180一較大的露出的表面積。導電層180的產生自導電微孔陣列184之額外的露出的表面積係提供在後續沉積的導電凸塊材料以及導電層180之間的改良且更強健的電氣及機械的接觸。
一導電凸塊材料係沉積在導電層180之上的開口260內，以形成凸塊266。凸塊266係形成在導電層180之上並且在導電微孔陣列184的導電的微貫孔182之上及之間。於是，一種用於下一個層級的互連之三維的互連係透過凸塊266、導電層180、堆積的互連結構224以及半導體晶粒124來加以形成。該三維的互連係在半導體晶粒124的一覆蓋區之上沒有背面互連或RDL的狀況下提供垂直的電互連給半導體晶粒124。導電的微貫孔182係在導電層180及凸 塊266之間提供一增大的接觸表面積以及改良且更強健的機械及電氣的連接。
圖6a-6h係相關於圖1及2a-2c來描繪形成一用於一個具有一背面保護及平衡層的三維的Fo-WLCSP之垂直互連結構的製程。從圖4m繼續，一導電層290係利用PVD、CVD、濺鍍、電解的電鍍、無電的電鍍製程、或是其它適當的金屬沉積製程的圖案化而形成在絕緣層200及導電層180之上，即如同圖6a中所示者。導電層290可以是一或多層的Al、Cu、Sn、Ni、Au、Ag或是其它適當的導電材料。導電層290係電連接至導電層180。導電層290的一部分係沿著絕緣層200水平且平行於半導體晶粒124的主動表面130延伸，以橫向地重新分配該電互連至導電層180。導電層290係運作為一用於半導體晶粒124的電氣信號的扇出RDL。根據半導體晶粒124的連接性，導電層290的其它部分是電氣共通的或是電氣隔離的。
一絕緣或保護層294係利用PVD、CVD、印刷、旋轉塗覆、噴霧塗覆、網版印刷或是疊層以形成在絕緣層200及導電層290之上。絕緣層294係包含一或多層的具有填充物或無填充物之光敏的聚合物介電膜、非光敏的聚合物介電膜SiO2、Si3N4、SiON、Ta2O5、Al2O3、或是其它具有類似的絕緣及結構性質的材料。絕緣層294的一部分係藉由一利用一圖案化的光阻層之蝕刻製程來加以移除，以產生開口296並且露出導電層290。或者是，絕緣層294的一部分係藉由利用雷射298的LDA來加以移除，以產生開 口296並且露出導電層290。絕緣層294的厚度及材料可以根據半導體晶粒124的設計及功能而變化。絕緣層294的厚度可以是小於或等於絕緣層160的厚度。或者是，絕緣層294的厚度可以是大於絕緣層160的厚度，以提供額外的結構的支撐、平衡、應力消除以及翹曲控制給該封裝。
在圖6b中，一導電凸塊材料係利用一蒸鍍、電解的電鍍、無電的電鍍、球式滴落、或是網版印刷製程而沉積在該露出的導電層290之上。該凸塊材料可以是Al、Sn、Ni、Au、Ag、Pb、Bi、Cu、焊料及其組合，其具有一選配的助熔溶劑。例如，該凸塊材料可以是共晶Sn/Pb、高鉛的焊料或是無鉛的焊料。該凸塊材料係利用一適當的附接或接合製程而被接合到導電層290。在一實施例中，該凸塊材料係藉由加熱該材料超過其熔點來進行回焊以形成球或凸塊300。在某些應用中，凸塊300係被回焊第二次，以改善至導電層290的電氣接觸。一UBM層可被形成在凸塊300之下。凸塊300亦可被壓縮接合到導電層290。凸塊300係代表一種類型的可形成在導電層290之上的導電的互連結構。該互連結構亦可以使用柱形凸塊、微凸塊或是其它的電互連。
導電層180及290、絕緣層160、200及294、以及凸塊300係全體構成一形成在半導體晶粒124及封裝材料150之上的堆積的互連結構304。根據半導體晶粒124的設計及功能，額外的絕緣層及RDL可在形成凸塊300之前被形成在絕緣層294之上，以提供橫跨該封裝之額外的垂直及水 平的電連接性。
在圖6c中，背面研磨膠帶310係利用疊層或其它適當的施加製程而被施加在半導體晶粒124、封裝材料150以及堆積的互連結構304之上。背面研磨膠帶310係接觸絕緣層294及凸塊300。背面研磨膠帶310係依循凸塊300的一表面的輪廓，並且延伸在凸塊300的周圍及之間。背面研磨膠帶310係包含具有高達270℃的耐熱性的膠帶。背面研磨膠帶310亦包含具有一熱釋放的功能的膠帶。背面研磨膠帶310的例子係包含UV的膠帶HT 440以及非UV的膠帶MY-595。背面研磨膠帶310係從封裝材料150在堆積的互連結構304對面的一背表面312提供用於封裝材料150的一部分之後續的研磨操作及移除之結構的支撐。
封裝材料150的背表面312係利用研磨機314來進行一研磨操作，以平坦化且降低封裝材料的厚度。一化學蝕刻亦可被利用來移除及平坦化封裝材料150。在該研磨操作完成之後，半導體晶粒124的背表面128係被露出。半導體晶粒124的厚度亦可藉由該研磨操作而被降低。或者是，封裝材料150的厚度仍維持覆蓋在半導體晶粒124的背表面128之上。在該研磨操作之後，封裝材料150係具有一從封裝材料150的表面154量測到封裝材料150之露出的背表面316的厚度T3。在該研磨操作期間，背面研磨膠帶310可被主動式冷卻。
在圖6d中，一絕緣或保護層318係利用PVD、CVD、印刷、旋轉塗覆、噴霧塗覆、網版印刷或是疊層以形成在 封裝材料150之露出的背表面316以及半導體124的背表面128之上。絕緣層318係包含一或多層的具有填充物或無填充物之光敏的聚合物介電膜、非光敏的聚合物介電膜SiO2、Si3N4、SiON、Ta2O5、Al2O3或是其它具有類似的絕緣及結構性質的材料。絕緣層318係運作為一背面保護及平衡層，其係提供該半導體裝置環境的保護以免於外部的元素及污染物。此外，絕緣層318係提供結構的支撐給該封裝，以平衡在該封裝上的應力，並且在後續的處理及製程期間減低該封裝的翹曲或裂開。於是，在一實施例中，絕緣層318係具有一類似或等於絕緣層294及封裝材料150的熱膨脹係數(CTE)。根據半導體晶粒124的設計及功能，絕緣層318可具有一厚度等於、小於或大於絕緣層294的厚度。在一實施例中，絕緣層318係具有一範圍從20到75μm的厚度。
在圖6e中，封裝材料150在半導體晶粒124的一位在導電微孔陣列184之上的週邊區域中的一部分係被移除，以形成開口320。開口320係藉由鑽孔、高能的噴水、一利用一圖案化的光阻層之蝕刻製程、或是其它適當的製程來加以形成。或者是，封裝材料150在半導體晶粒124的一位在導電微孔陣列184之上的週邊區域中的一部分係藉由利用雷射324的LDA而被移除，以形成開口320。開口320係具有一垂直或傾斜的側壁326，並且從絕緣層318的背表面328，部分穿過封裝材料150而延伸到封裝材料150的一凹陷表面329。開口320係構成一TMH並且部分延伸穿過 封裝材料150。在一實施例中，開口320係具有一範圍從180到450μm的橫截面寬度。在形成開口320之後，在開口320的一覆蓋區內的封裝材料150係具有一小於厚度T3的厚度T4，該厚度T4係從封裝材料150的表面154量測到封裝材料150的凹陷表面329。
在圖6f中，封裝材料150及絕緣層160在開口320的一覆蓋區之內、在半導體晶粒124的一週邊區域中、並且在導電微孔陣列184之上的一部分係被移除，以形成開口330並且露出導電層180及導電微孔陣列184。開口330係藉由鑽孔、高能的噴水、一利用一圖案化的光阻層之蝕刻製程、或是其它適當的製程來加以形成。或者是，封裝材料150在開口320的一覆蓋區之內、在半導體晶粒124的一週邊區域中、並且在導電微孔陣列184之上的一部分係藉由利用雷射332的LDA而被移除，以形成開口330。開口330係包含一垂直或傾斜的側壁334，並且從凹陷表面329穿透封裝材料150而延伸至導電層180。開口330係構成一TMH，並且從封裝材料150的凹陷表面329，穿過絕緣層160而延伸至導電層180。開口330係具有一小於開口320的橫截面寬度之橫截面寬度。在一實施例中，開口330係具有一範圍從50到150μm的橫截面寬度。
開口320及330係全體構成開口340。開口340係具有一階梯的側壁342，該側壁342係產生自形成具有一小於開口320的橫截面寬度的開口330的製程。開口340係具有一在開口330內的範圍從50到150μm的第一直徑或橫截面 寬度、以及一在開口320內的範圍從180到450μm的第二直徑或橫截面寬度。因此，開口340係構成一具有一階梯穿透孔洞結構的TMH。該階梯穿透孔洞結構係增加結構的支撐，並且降低在製程期間，例如是在一除膠製程、焊料覆蓋、或是一疊合式封裝的堆疊焊接製程期間對於包含堆積的互連結構304的封裝之損壞。
該組件可以在開口340的形成期間被主動式冷卻，以避免剝除背面研磨膠帶310，並且最小化對於半導體晶粒124的熱影響。在另一實施例中，該組件在開口340的形成期間並未被主動式冷卻，而是該雷射源或是鑽孔序列參數被最佳化以最小化對於半導體晶粒124的熱影響。
形成開口340的製程進一步包含移除絕緣層160覆蓋導電微孔陣列184的一部分。因此，開口340係穿過封裝材料150以露出導電微孔陣列184以及導電層180之導電的微貫孔182。相較於若該露出的導電層180是平坦或是平面的情形，該露出的導電微孔陣列184係提供導電層180一較大的露出的表面積。導電微孔陣列184係藉此在導電層180以及後續沉積的導電凸塊材料之間提供較大的接觸表面積，以用於在後續沉積的導電凸塊材料以及導電層180之間的改良且更強健的電氣及機械的接觸。在不顯著增加在導電層180內的導電材料量下，導電的微貫孔182亦增加導電層180在導電微孔陣列184的一覆蓋區內之有效的厚度。
在圖6g中，一導電凸塊材料係利用一蒸鍍、電解的電 鍍、無電的電鍍、球式滴落、網版印刷、噴注、或是其它適當的製程以沉積在該露出的導電層180以及導電的微貫孔182之上。該凸塊材料可以是Al、Sn、Ni、Au、Ag、Pb、Bi、Cu、焊料、及其組合，其具有一選配的助熔溶劑。例如，該凸塊材料可以是共晶Sn/Pb、高鉛的焊料或是無鉛的焊料。該凸塊材料係利用一適當的附接或接合製程而被接合到導電層180。在一實施例中，該凸塊材料係藉由加熱該材料超過其熔點來進行回焊以形成球或凸塊346。在某些應用中，凸塊346係被回焊第二次，以改善至導電層180的電氣接觸。一UBM層可被形成在凸塊346之下。該凸塊亦可被壓縮接合到導電層180。
凸塊346係代表一種類型的可形成在導電層180之上的導電的互連結構。該導電的互連結構亦可以使用接合線Cu、Ag、或是其它的導電膏、柱形凸塊、微凸塊、具有一Cu核心的焊料球、具有沾焊料膏或焊料塗層的Cu球或柱、或是其它的電互連。凸塊346係形成在導電層180之上並且在導電微孔陣列184的導電的微貫孔182之上及之間。於是，一種用於下一個層級的互連之三維的互連係透過凸塊346、導電層180、堆積的互連結構304、以及半導體晶粒124來加以形成。該三維的互連係在半導體晶粒124的一覆蓋區之上沒有形成背面互連或RDL的狀況下提供垂直的電互連。導電的微貫孔182係在導電層180及凸塊346之間提供一增大的接觸表面積，以用於在導電層180及凸塊346之間的改良且更強健的機械及電氣的連接。
背面研磨膠帶310係在形成凸塊346之後被移除。或者是，背面研磨膠帶310係在完成封裝材料150的背面研磨之後，但是在形成開口340之前被移除，並且一具有高導熱度及高度耐熱的支撐膠帶係被施加在絕緣層294及凸塊300之上。重組的晶圓143亦可在形成開口340之前被置放在一支撐夾具中，其具有一柔性的頂端層以避免結構的損壞。該支撐夾具係具有高導熱度以及一陣列的小的真空孔洞，以在開口340的形成期間提供熱保護及結構的支撐給重組的晶圓143。
在圖6h中，來自圖6g的組件係利用鋸刀或是雷射切割工具350，穿過絕緣層318、封裝材料150以及絕緣層160、200及294而被單粒化成為個別的Fo-WLCSP 360。
圖7係展示在單粒化之後的Fo-WLCSP 360。Fo-WLCSP 360係提供三維的電互連，其具有一扇出RDL以及形成在一半導體晶粒124的一覆蓋區之外的導電微孔陣列184。一封裝材料150係沉積在半導體晶粒124之上。一絕緣層160係形成在半導體晶粒124的主動表面130以及封裝材料150之上。一導電層180係形成在絕緣層160之上，並且電連接至半導體晶粒124的導電層132。導電層180的一部分係水平地沿著絕緣層160且平行於半導體晶粒124的主動表面130延伸，以橫向地重新分配該電互連至半導體晶粒124的導電層132。導電層180係運作為一扇出RDL，其係提供橫向或水平的重新分配給半導體晶粒124的電氣信號。導電層180係具有一形成在半導體晶粒124的一覆蓋區之外 的導電微孔陣列184。導電微孔陣列184係包含一或多個導電的微貫孔182。導電微孔陣列184係從導電層180的水平部分，穿過絕緣層160而延伸至封裝材料150的表面154。
一絕緣層318係形成在封裝材料150的背表面316以及半導體晶粒124的背表面128之上。絕緣層318係運作為一背面保護及平衡層，其係提供該半導體裝置環境的保護以免於外部的元素及污染物。此外，絕緣層318係提供結構的支撐給該封裝，以平衡在該封裝上的應力，並且在後續的處理及製程期間減低該封裝的翹曲或裂開。於是，在一實施例中，絕緣層318係具有一類似或等於絕緣層294及封裝材料150的CTE。
封裝材料150以及絕緣層160及318在導電微孔陣列184之上的一部分係被移除以形成開口340，該開口340係構成一TMH。開口340係具有一範圍從50到150μm的第一直徑或橫截面寬度、以及一範圍從180到450μm的第二直徑或橫截面寬度。因此，開口340係具有一階梯的側壁342，並且開口340係構成一具有一階梯穿透孔洞結構的TMH。該階梯穿透孔洞結構係增加結構的支撐，並且降低在製程期間，例如是在一除膠製程、焊料覆蓋、或是一疊合式封裝的堆疊焊接製程期間對於包含堆積的互連結構304的封裝之損壞。
開口340係穿過封裝材料150而露出導電微孔陣列184以及導電層180的導電的微貫孔182。相較於若露出的導電層180是平坦或是平面所露出的表面積，該露出的導電微 孔陣列184係提供導電層180一較大的露出的表面積。相較於若導電層180之露出的部分是平坦或是平面的情形，導電微孔陣列184係藉此在導電層180以及後續沉積的導電凸塊材料之間提供較大的接觸表面積。導電層180的產生自導電微孔陣列184之額外的露出的表面積係提供在後續沉積的導電凸塊材料以及導電層180之間的改良且更強健的電氣及機械的接觸。
一導電凸塊材料係沉積在導電層180之上的開口340內，以形成凸塊346。凸塊346係形成在導電層180之上並且在導電微孔陣列184的導電的微貫孔182之上及之間。於是，一種用於下一個層級的互連之三維的互連係透過凸塊346、導電層180、堆積的互連結構304、以及半導體晶粒124來加以形成。該三維的互連係在半導體晶粒124的一覆蓋區之上沒有背面互連或RDL的狀況下提供水平及垂直的電互連給半導體晶粒124。導電的微貫孔182係在導電層180及凸塊346之間提供一增大的接觸表面積以及改良且更強健的機械及電氣的連接。
圖8a-8g係相關於圖1及2a-2c來描繪形成一用於一個具有一正面及背面保護及平衡層的三維的Fo-WLCSP之垂直互連結構的製程。從圖4q繼續，一絕緣或保護層370係利用PVD、CVD、印刷、旋轉塗覆、噴霧塗覆、網版印刷或是疊層而形成在凸塊220及絕緣層214之上及周圍，即如同圖8a中所示者。絕緣層370係包含一或多層的具有填充物或無填充物之光敏的聚合物介電膜、非光敏的聚合物 介電膜SiO2、Si3N4、SiON、Ta2O5、Al2O3、或是其它具有類似的絕緣及結構性質的材料。絕緣層370係運作為一正面的保護、支撐及平衡層，其係提供該半導體裝置環境的保護以免於外部的元素及污染物。此外，絕緣層370係提供結構的支撐給該封裝，平衡在該封裝上的應力，並且減低該封裝的翹曲或裂開。於是，在一實施例中，絕緣層370係具有一類似或等於絕緣層214及封裝材料150的CTE。根據半導體晶粒124的設計及功能，絕緣層318可具有一厚度為等於、小於或大於絕緣層214的厚度。在一實施例中，絕緣層370係具有一範圍從10到100μm的厚度。
背面研磨膠帶380係被施加在絕緣層370以及堆積的互連結構224之上。背面研磨膠帶380係接觸絕緣層370及凸塊220。背面研磨膠帶380係依循凸塊220的一表面的輪廓，並且延伸在凸塊220的周圍及之間。背面研磨膠帶380係包含具有高達270℃的耐熱性的膠帶。背面研磨膠帶380亦包含具有一熱釋放的功能的膠帶。背面研磨膠帶380的例子係包含UV的膠帶HT 440以及非UV的膠帶MY-595。在一實施例中，絕緣層370係被納入並且和背面研磨膠帶380一起施加，並且在背面研磨膠帶380的後續移除之後絕緣層370仍維持在適當的地方。背面研磨膠帶310係從封裝材料150在堆積的互連結構224對面的一背表面382提供用於封裝材料150的一部分之後續的研磨操作及移除之結構的支撐。
在圖8b中，封裝材料150的背表面382係利用研磨機 384以進行一研磨操作，以平坦化及降低封裝材料150的厚度。一化學蝕刻亦可被利用來移除及平坦化封裝材料150。在該研磨操作完成之後，半導體晶粒124的背表面128係被露出。半導體晶粒124的厚度亦可藉由該研磨操作來降低。或者是，封裝材料150的厚度係維持覆蓋在半導體晶粒124的背表面128之上。在該研磨操作之後，封裝材料150係具有一厚度T5，該厚度T5係從封裝材料150的表面154量測到封裝材料150之露出的背表面386。背面研磨膠帶380可以在該研磨操作期間被主動式冷卻。
在圖8c中，一絕緣或保護層388係利用PVD、CVD、印刷、旋轉塗覆、噴霧塗覆、網版印刷或是疊層以形成在封裝材料150之露出的背表面386以及半導體124的背表面128之上。絕緣層388係包含一或多層的具有填充物或無填充物之光敏的聚合物介電膜、非光敏的聚合物介電膜SiO2、Si3N4、SiON、Ta2O5、Al2O3、或是其它具有類似的絕緣及結構性質的材料。絕緣層388係運作為一背面保護及平衡層，其係提供該半導體裝置環境的保護以免於外部的元素及污染物。此外，絕緣層388係提供結構的支撐給該封裝，以平衡在該封裝上的應力，並且在後續的處理及製程期間減低該封裝的翹曲或裂開。於是，在一實施例中，絕緣層388係具有一類似或等於絕緣層370及封裝材料150的CTE。根據半導體晶粒124的設計及功能，絕緣層388可具有一厚度為等於、小於或大於絕緣層370的厚度。在一實施例中，絕緣層388係具有一範圍從20到75μm的厚 度。
在圖8d中，封裝材料150及絕緣層388在半導體晶粒124的一位在導電微孔陣列184之上的週邊區域中的一部分係被移除，以形成開口390。開口390係藉由鑽孔、高能的噴水、一利用一圖案化的光阻層之蝕刻製程、或是其它適當的製程來加以形成。或者是，封裝材料150在半導體晶粒124的一位在導電微孔陣列184之上的週邊區域中的一部分係藉由利用雷射394的LDA來加以移除，以形成開口390。開口390係具有一垂直或傾斜的側壁396，並且從絕緣層388的一背表面398，部分穿過封裝材料150而延伸至一凹陷表面399。開口390係構成一部分延伸穿過封裝材料150的TMH。在一實施例中，開口390係具有一範圍從180到450μm的橫截面寬度。在形成開口390之後，封裝材料150係在開口390的一覆蓋區內具有一小於厚度T5的厚度T6，該厚度T6係從封裝材料150的表面154量測到封裝材料150的凹陷表面399。
在圖8e中，封裝材料150及絕緣層160在開口390的一覆蓋區內、在半導體晶粒124的一週邊區域中並且在導電微孔陣列184之上的一部分係被移除，以形成開口400並且露出導電層180以及導電微孔陣列184。開口400係藉由鑽孔、高能的噴水、一利用一圖案化的光阻層之蝕刻製程、或是其它適當的製程來加以形成。或者是，封裝材料150以及絕緣層160及388在開口390的一覆蓋區內、在半導體晶粒124的一週邊區域中、並且在導電微孔陣列184 之上的一部分係藉由利用雷射402的LDA被移除，以形成開口400。開口400係包含一垂直或傾斜的側壁404，並且從凹陷表面399延伸穿透封裝材料150至導電層180。開口400係構成一TMH，並且從凹陷表面399，穿過絕緣層160而延伸至導電層180。開口400係具有一小於開口390的橫截面寬度之橫截面寬度。在一實施例中，開口400係具有一範圍從50到150μm的橫截面寬度。
開口390及400係全體構成開口410。開口410係具有一階梯的側壁412，該側壁412係產生自形成具有一小於開口390的橫截面寬度之開口400的製程。開口410係具有一在開口400內的範圍從50到150μm的第一直徑或橫截面寬度、以及一在開口390內的範圍從180到450μm的第二直徑或橫截面寬度。因此，開口410係構成一具有一階梯穿透孔洞結構的TMH。該階梯穿透孔洞結構係增加結構的支撐，並且降低在製程期間，例如是在一除膠製程、焊料覆蓋、或是一疊合式封裝的堆疊焊接製程期間對於包含堆積的互連結構224的封裝之損壞。
該組件可以在開口410的形成期間被主動式冷卻，以避免剝除背面研磨膠帶380，並且最小化對於半導體晶粒124的熱影響。在另一實施例中，該組件在開口410的形成期間並未被主動式冷卻，而是該雷射源或是鑽孔序列參數被最佳化以最小化對於半導體晶粒124的熱影響。
形成開口410的製程進一步包含移除絕緣層160覆蓋導電微孔陣列184的一部分。因此，開口410係穿過封裝 材料150以露出導電微孔陣列184以及導電層180的導電的微貫孔182。相較於若該露出的導電層180是平坦或是平面的情形，該露出的導電微孔陣列184係提供導電層180一較大的露出的表面積。導電微孔陣列184係藉此在導電層180以及後續沉積的導電凸塊材料之間提供較大的接觸表面積，以用於在後續沉積的導電凸塊材料以及導電層180之間的改良且更強健的電氣及機械的接觸。在不顯著增加在導電層180內的導電材料量下，導電的微貫孔182亦增加導電層180在導電微孔陣列184的一覆蓋區內之有效的厚度。
在圖8f中，一導電凸塊材料係利用一蒸鍍、電解的電鍍、無電的電鍍、球式滴落、網版印刷、噴注、或是其它適當的製程以沉積在導電層180以及導電的微貫孔182之上。該凸塊材料可以是Al、Sn、Ni、Au、Ag、Pb、Bi、Cu、焊料及其組合，其具有一選配的助熔溶劑。例如，該凸塊材料可以是共晶Sn/Pb、高鉛的焊料或是無鉛的焊料。該凸塊材料係利用一適當的附接或接合製程而被接合到導電層180。在一實施例中，該凸塊材料係藉由加熱該材料超過其熔點來進行回焊以形成球或凸塊416。在某些應用中，凸塊416係被回焊第二次，以改善至導電層180的電氣接觸。一UBM層可被形成在凸塊416之下。該凸塊亦可被壓縮接合到導電層180。
凸塊416係代表一種類型的可形成在導電層180之上的導電的互連結構。該導電的互連結構亦可以使用接合線 Cu、Ag、或是其它的導電膏、柱形凸塊、微凸塊、具有一Cu核心的焊料球、具有沾焊料膏或焊料塗層的Cu球或柱、或是其它的電互連。凸塊416係形成在導電層180之上並且在導電微孔陣列184的導電的微貫孔182之上及之間。於是，一種三維的互連係透過凸塊416、導電層180、堆積的互連結構224、以及半導體晶粒124來加以形成。該三維的互連係在半導體晶粒124的一覆蓋區之上沒有背面互連或RDL的狀況下提供水平及垂直的電互連給半導體晶粒124。導電的微貫孔182係在導電層180及凸塊416之間提供一增大的接觸表面積，以用於在導電層180及凸塊416之間的改良且更強健的機械及電氣的連接。
背面研磨膠帶380係在形成凸塊416之後被移除。或者是，背面研磨膠帶380係在完成封裝材料150的研磨操作之後，但是在形成開口410之前被移除，並且一具有高導熱度及高度耐熱的支撐膠帶係被施加在絕緣層370及凸塊220之上。重組的晶圓143亦可在形成開口410之前被置放在一支撐夾具中，其具有一柔性的頂端層以避免結構的損壞。該支撐夾具係具有高導熱度以及一陣列的小的真空孔洞，以在開口410的形成期間提供熱保護及結構的支撐給重組的晶圓143。
在圖8g中，來自圖8f的組件係利用鋸刀或是雷射切割工具420，穿過絕緣層388、封裝材料150以及絕緣層160、200、214及370而被單粒化成為個別的Fo-WLCSP 430。
圖9係展示在單粒化之後的Fo-WLCSP 430。Fo-WLCSP 430係提供三維的電互連，其具有一扇出RDL以及形成在一半導體晶粒124的一覆蓋區之外的導電微孔陣列184。一封裝材料150係沉積在半導體晶粒124之上。一絕緣層160係形成在半導體晶粒124的主動表面130以及封裝材料150之上。一導電層180係形成在絕緣層160之上，並且電連接至半導體晶粒124的導電層132。導電層180的一部分係水平地沿著絕緣層160且平行於半導體晶粒124的主動表面130延伸，以橫向地重新分配該電互連至半導體晶粒124的導電層132。導電層180係運作為一扇出RDL，其係提供橫向或水平的重新分配給半導體晶粒124的電氣信號。導電層180係具有一形成在半導體晶粒124的一覆蓋區之外的導電微孔陣列184。導電微孔陣列184係包含一或多個導電的微貫孔182。導電微孔陣列184係從導電層180的水平部分，穿過絕緣層160而延伸至封裝材料150的表面154。
一絕緣層370係形成在凸塊220及絕緣層214之上及周圍。絕緣層370係運作為一正面的保護、支撐及平衡層，其係提供該半導體裝置環境的保護以免於外部的元素及污染物。此外，絕緣層370係提供結構的支撐給該封裝，平衡在該封裝上的應力，並且減低該封裝的翹曲或裂開。於是，在一實施例中，絕緣層370係具有一類似或等於絕緣層214及封裝材料150的CTE。一絕緣層388係形成在封裝材料150的背表面386以及半導體晶粒124的背表面128之上。絕緣層388係運作為一背面保護及平衡層，其係提供該半導體裝置環境的保護以免於外部的元素及污染物。 此外，絕緣層388係提供結構的支撐給該封裝，以平衡在該封裝上的應力，並且在後續的處理及製程期間減低該封裝的翹曲或裂開。於是，在一實施例中，絕緣層388係具有一類似或等於絕緣層370及封裝材料150的CTE。
封裝材料150以及絕緣層160及388在導電微孔陣列184之上的一部分係被移除以形成開口410，該開口410係構成一TMH。開口410係具有一範圍從50到150μm的第一直徑或橫截面寬度、以及一範圍從180到450μm的第二直徑或橫截面寬度。因此，開口410係具有一階梯的側壁412，並且開口410係構成一具有一階梯穿透孔洞結構的TMH。該階梯穿透孔洞結構係增加結構的支撐，並且降低在製程期間，例如是在一除膠製程、焊料覆蓋、或是一疊合式封裝的堆疊焊接製程期間對於包含堆積的互連結構304的封裝之損壞。
開口410係穿過封裝材料150而露出導電微孔陣列184以及導電層180的導電的微貫孔182。相較於若露出的導電層180是平坦或是平面所露出的表面積，該露出的導電微孔陣列184係提供導電層180一較大的露出的表面積。相較於若導電層180之露出的部分是平坦或是平面的情形，導電微孔陣列184係藉此在導電層180以及後續沉積的導電凸塊材料之間提供較大的接觸表面積。導電層180的產生自導電微孔陣列184之額外的露出的表面積係提供在後續沉積的導電凸塊材料以及導電層180之間的改良且更強健的電氣及機械的接觸。
一導電凸塊材料係沉積在導電層180之上的開口410內，以形成凸塊416。凸塊416係形成在導電層180之上並且在導電微孔陣列184的導電的微貫孔182之上及之間。於是，一種用於下一個層級的互連之三維的互連係透過凸塊416、導電層180、堆積的互連結構224、以及半導體晶粒124來加以形成。該三維的互連係在半導體晶粒124的一覆蓋區之上沒有背面互連或RDL的情況下提供水平及垂直的電互連給半導體晶粒124。導電的微貫孔182係在導電層180及凸塊416之間提供一增大的接觸表面積以及改良且更強健的機械及電氣的連接。
總之，一種半導體裝置(Fo-WLCSP 280)係具有一半導體晶粒(半導體晶粒124)。一封裝材料(封裝材料150)係形成在該半導體晶粒(半導體晶粒124)之上。一導電微孔陣列(導電微孔陣列184)係形成在該半導體晶粒(半導體晶粒124)的一覆蓋區之外的封裝材料(封裝材料150)之上。一具有一階梯穿透孔洞結構的第一TMH(開口260)係穿透該封裝材料(封裝材料150)而形成，以露出該導電微孔陣列(導電微孔陣列184)。形成該導電微孔陣列(導電微孔陣列184)進一步包含在該封裝材料(封裝材料150)以及該半導體晶粒(半導體晶粒124)之上形成一絕緣層(絕緣層160)，在該半導體晶粒(半導體晶粒124)的該覆蓋區之外穿過該絕緣層(絕緣層160)以形成一微孔陣列(微孔陣列174)，以及在該絕緣層(絕緣層160)之上形成一導電層(導電層180)。形成該導電微孔陣列(導電微孔陣列192)進一步包含形成一導電環(導電環 190)。形成該第一TMH(開口260)進一步包含部分地穿透該封裝材料(封裝材料150)而到該封裝材料(封裝材料150)的一凹陷表面(凹陷表面244)以形成一第二TMH(開口240)，以及在該第二TMH(開口240)的一覆蓋區內穿透該封裝材料(封裝材料150)以形成一第三TMH(開口250)，該第三TMH(開口250)係具有一小於該第二TMH(開口240)的橫截面寬度之橫截面寬度並且從該封裝材料(封裝材料150)的凹陷表面(凹陷表面244)延伸至該導電微孔陣列(導電微孔陣列184)。一絕緣層(絕緣層318；絕緣層370；絕緣層388)係形成在該半導體晶粒(半導體晶粒124)之上以用於結構的支撐。一堆積的互連結構(堆積的互連結構224)係形成在該半導體晶粒(半導體晶粒124)之上。
儘管本發明的一或多個實施例已經詳細地加以描述，但本領域技術人員將會體認到可對於該些實施例做修改及調適，而不脫離如以下的申請專利範圍中所闡述之本發明的範疇。
50‧‧‧電子裝置
52‧‧‧印刷電路板(PCB)
54‧‧‧信號線路
56‧‧‧引線接合封裝
58‧‧‧覆晶
60‧‧‧球格陣列(BGA)
62‧‧‧凸塊晶片載體(BCC)
64‧‧‧雙排型封裝(DIP)
66‧‧‧平台柵格陣列(LGA)
68‧‧‧多晶片模組(MCM)
70‧‧‧四邊扁平無引腳封裝(QFN)
72‧‧‧四邊扁平封裝
74‧‧‧半導體晶粒
76‧‧‧接觸墊
78‧‧‧中間載體
80‧‧‧導線
82‧‧‧引線接合
84‧‧‧封裝材料
88‧‧‧半導體晶粒
90‧‧‧載體
92‧‧‧底膠填充(環氧樹脂黏著材料)
94‧‧‧引線接合
96、98‧‧‧接觸墊
100‧‧‧模製化合物(封裝材料)
102‧‧‧接觸墊
104‧‧‧凸塊
106‧‧‧中間載體
108‧‧‧主動區
110、112‧‧‧凸塊
114‧‧‧信號線
116‧‧‧模製化合物(封裝材料)
120‧‧‧半導體晶圓
122‧‧‧主體基板材料
124‧‧‧半導體晶粒(構件)
126‧‧‧切割道
128‧‧‧背表面
130‧‧‧主動表面
132‧‧‧導電層
134‧‧‧絕緣或保護層
136‧‧‧雷射
138‧‧‧鋸刀(雷射切割工具)
140‧‧‧基板(載體)
142‧‧‧介面層(雙面帶)
143‧‧‧半導體晶圓(絕緣層)
144‧‧‧封裝材料(模製化合物)
145‧‧‧表面
146‧‧‧表面
148‧‧‧側壁
150‧‧‧封裝材料(模製化合物)
154‧‧‧表面
160‧‧‧絕緣或保護層
164‧‧‧貫孔(開口)
166‧‧‧雷射
168‧‧‧微貫孔(開口)
170‧‧‧雷射
174‧‧‧微孔陣列
176‧‧‧第一表面
178‧‧‧第二表面
180‧‧‧導電層
182、182a-182g‧‧‧微貫孔
184‧‧‧導電微孔陣列
186‧‧‧溝槽
188‧‧‧雷射
190‧‧‧導電環
192‧‧‧導電微孔陣列
200‧‧‧絕緣或保護層
202‧‧‧貫孔(開口)
204‧‧‧雷射
210‧‧‧導電層
214‧‧‧絕緣或保護層
216‧‧‧開口
218‧‧‧雷射
220‧‧‧球(凸塊)
224‧‧‧堆積的互連結構
230‧‧‧背面研磨膠帶
232‧‧‧背表面
234‧‧‧研磨機
236‧‧‧背表面
240‧‧‧開口
241‧‧‧雷射
242‧‧‧側壁
244‧‧‧凹陷表面
250‧‧‧開口
252‧‧‧雷射
254‧‧‧側壁
260‧‧‧開口
262‧‧‧側壁
266‧‧‧球(凸塊)
270‧‧‧鋸刀(雷射切割工具)
280‧‧‧Fo-WLCSP
290‧‧‧導電層
294‧‧‧絕緣或保護層
296‧‧‧開口
298‧‧‧雷射
300‧‧‧球(凸塊)
304‧‧‧堆積的互連結構
310‧‧‧背面研磨膠帶
312‧‧‧背表面
314‧‧‧研磨機
316‧‧‧背表面
318‧‧‧絕緣或保護層
320‧‧‧開口
324‧‧‧雷射
326‧‧‧側壁
328‧‧‧背表面
329‧‧‧凹陷表面
330‧‧‧開口
332‧‧‧雷射
334‧‧‧側壁
340‧‧‧開口
342‧‧‧側壁
346‧‧‧球(凸塊)
350‧‧‧鋸刀(雷射切割工具)
360‧‧‧Fo-WLCSP
370‧‧‧絕緣或保護層
380‧‧‧背面研磨膠帶
382‧‧‧背表面
384‧‧‧研磨機
386‧‧‧背表面
388‧‧‧絕緣或保護層
390‧‧‧開口
394‧‧‧雷射
396‧‧‧側壁
398‧‧‧背表面
399‧‧‧凹陷表面
400‧‧‧開口
402‧‧‧雷射
404‧‧‧側壁
410‧‧‧開口
412‧‧‧側壁
416‧‧‧球(凸塊)
420‧‧‧鋸刀(雷射切割工具)
430‧‧‧Fo-WLCSP
圖1係描繪一具有不同類型的封裝安裝到其表面的印刷電路板；圖2a-2c係描繪安裝到該印刷電路板之代表性的半導體封裝的進一步細節；圖3a-3c係描繪一具有複數個藉由切割道分開的半導體晶粒之半導體晶圓； 圖4a-4w係描繪形成一用於一個三維的Fo-WLCSP的垂直互連結構的製程；圖5係描繪一個具有一垂直互連結構之三維的Fo-WLCSP；圖6a-6h係描繪形成一用於一個具有一背面保護及平衡層之三維的Fo-WLCSP之垂直互連結構的製程；圖7係描繪一個具有一垂直互連結構以及一背面保護及平衡層之三維的Fo-WLCSP；圖8a-8g係描繪形成一用於一個具有正面及背面保護及平衡層的垂直互連結構之三維的Fo-WLCSP的製程；以及圖9係描繪一個具有一垂直互連結構以及正面及背面保護及平衡層之三維的Fo-WLCSP。
124‧‧‧半導體晶粒(構件)
128‧‧‧背表面
130‧‧‧主動表面
132‧‧‧導電層
134‧‧‧絕緣或保護層
145‧‧‧表面
148‧‧‧側壁
150‧‧‧封裝材料(模製化合物)
154‧‧‧表面
160‧‧‧絕緣或保護層
176‧‧‧第一表面
180‧‧‧導電層
182‧‧‧微貫孔
184‧‧‧導電微孔陣列
200‧‧‧絕緣或保護層
210‧‧‧導電層
214‧‧‧絕緣或保護層
220‧‧‧球(凸塊)
224‧‧‧堆積的互連結構
242‧‧‧側壁
244‧‧‧凹陷表面
260‧‧‧開口
262‧‧‧側壁
266‧‧‧球(凸塊)
280‧‧‧Fo-WLCSP

Claims (14)

  1. 一種製造一半導體裝置之方法，其包括：提供一半導體晶粒；在該半導體晶粒之上形成一封裝材料；在該封裝材料之上且在該半導體晶粒的一覆蓋區之外形成包含複數個導電貫孔的一導電微孔陣列；以及形成一單一第一穿模孔洞(TMH)，其穿透該封裝材料且延伸以暴露該導電微孔陣列。
  2. 如申請專利範圍第1項之方法，其進一步包含在該第一穿模孔洞之內形成一單一導電的互連結構，其覆蓋該複數個導電貫孔。
  3. 如申請專利範圍第1項之方法，其中形成該導電微孔陣列進一步包含：在該封裝材料以及該半導體晶粒之上形成一絕緣層；形成穿透該絕緣層且在該半導體晶粒的該覆蓋區之外的一微孔陣列；以及形成一導電層在該絕緣層之上且至該微孔陣列中。
  4. 如申請專利範圍第1項之方法，其中形成該導電微孔陣列進一步包含形成一導電環。
  5. 一種製造一半導體裝置之方法，其包括：提供一半導體晶粒；在該半導體晶粒之上形成一封裝材料；在該封裝材料之上形成一絕緣層；形成穿透該絕緣層的一導電微孔陣列；以及 在該封裝材料中形成一開口且延伸至該導電微孔陣列。
  6. 如申請專利範圍第5項之方法，其進一步包含在該封裝材料中的該開口內形成一互連結構。
  7. 如申請專利範圍第5項之方法，其進一步包含在該半導體晶粒和該封裝材料之上形成一互連結構。
  8. 如申請專利範圍第5項之方法，其中形成該導電微孔陣列包含形成一導電環。
  9. 如申請專利範圍第5項之方法，其中在該封裝材料中形成該開口包含：形成一第一穿模孔洞(TMH)，其部分地穿透該封裝材料；以及形成一第二穿模孔洞，其穿透該封裝材料且在該第一TMH的一覆蓋區之內。
  10. 一種半導體裝置，其包括：一絕緣層；一半導體晶粒，其置放在該絕緣層上；一封裝材料，其形成在該半導體晶粒和該絕緣層之上；一導電微孔陣列，其穿透該絕緣層及在該半導體晶粒的一覆蓋區之外形成且包含複數個共同連接導電貫孔；一第一穿模孔洞(TMH)，其形成穿透該封裝材料且延伸至該導電微孔陣列；以及一第一互連結構，其形成在該第一穿模孔洞內。
  11. 如申請專利範圍第10項之半導體裝置，其中該導電 微孔陣列包含形成在該絕緣層之上且至該導電微孔陣列中的一導電層。
  12. 如申請專利範圍第10項之半導體裝置，其中該第一穿模孔洞進一步包含：部分地穿透該封裝材料至該封裝材料的一凹陷表面而形成的一第二穿模孔洞；以及在該第二穿模孔洞的一覆蓋區內穿透該封裝材料而形成的一第三穿模孔洞，該第三穿模孔洞係具有一小於該第二穿模孔洞的一橫截面寬度之橫截面寬度，並且從該封裝材料的該凹陷表面延伸至該導電微孔陣列。
  13. 如申請專利範圍第10項之半導體裝置，其進一步包含形成在該半導體晶粒和該封裝材料之上的一第二互連結構。
  14. 如申請專利範圍第10項之半導體裝置，其中該導電微孔陣列進一步包括一導電環。
TW101138364A 2011-12-14 2012-10-18 形成具有針對３－ｄ ｆｏ－ｗｌｃｓｐ的導電微孔陣列的垂直互連結構的半導體裝置和方法 TWI614875B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/326,128 US8592992B2 (en) 2011-12-14 2011-12-14 Semiconductor device and method of forming vertical interconnect structure with conductive micro via array for 3-D Fo-WLCSP
US13/326,128 2011-12-14

Publications (2)

Publication Number Publication Date
TW201324735A TW201324735A (zh) 2013-06-16
TWI614875B true TWI614875B (zh) 2018-02-11

Family

ID=48588457

Family Applications (1)

Application Number Title Priority Date Filing Date
TW101138364A TWI614875B (zh) 2011-12-14 2012-10-18 形成具有針對３－ｄ ｆｏ－ｗｌｃｓｐ的導電微孔陣列的垂直互連結構的半導體裝置和方法

Country Status (4)

Country Link
US (2) US8592992B2 (zh)
CN (2) CN103165477B (zh)
SG (1) SG191472A1 (zh)
TW (1) TWI614875B (zh)

Families Citing this family (76)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9064936B2 (en) * 2008-12-12 2015-06-23 Stats Chippac, Ltd. Semiconductor device and method of forming a vertical interconnect structure for 3-D FO-WLCSP
US9679836B2 (en) * 2011-11-16 2017-06-13 Taiwan Semiconductor Manufacturing Company, Ltd. Package structures and methods for forming the same
US8810024B2 (en) 2012-03-23 2014-08-19 Stats Chippac Ltd. Semiconductor method and device of forming a fan-out PoP device with PWB vertical interconnect units
US9082780B2 (en) * 2012-03-23 2015-07-14 Stats Chippac, Ltd. Semiconductor device and method of forming a robust fan-out package including vertical interconnects and mechanical support layer
US10049964B2 (en) 2012-03-23 2018-08-14 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming a fan-out PoP device with PWB vertical interconnect units
US9837303B2 (en) * 2012-03-23 2017-12-05 STATS ChipPAC Pte. Ltd. Semiconductor method and device of forming a fan-out device with PWB vertical interconnect units
US9842798B2 (en) 2012-03-23 2017-12-12 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming a PoP device with embedded vertical interconnect units
US20130313710A1 (en) * 2012-05-22 2013-11-28 Micron Technology, Inc. Semiconductor Constructions and Methods of Forming Semiconductor Constructions
US9059157B2 (en) * 2012-06-04 2015-06-16 Stats Chippac Ltd. Integrated circuit packaging system with substrate and method of manufacture thereof
US9385102B2 (en) 2012-09-28 2016-07-05 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming supporting layer over semiconductor die in thin fan-out wafer level chip scale package
US9799592B2 (en) * 2013-11-19 2017-10-24 Amkor Technology, Inc. Semicondutor device with through-silicon via-less deep wells
US9538633B2 (en) * 2012-12-13 2017-01-03 Nvidia Corporation Passive cooling system integrated into a printed circuit board for cooling electronic components
KR20140119522A (ko) * 2013-04-01 2014-10-10 삼성전자주식회사 패키지-온-패키지 구조를 갖는 반도체 패키지
KR102059402B1 (ko) * 2013-04-15 2019-12-26 삼성전자주식회사 전자소자 패키지 및 이에 사용되는 패키지 기판
KR20140130884A (ko) * 2013-05-02 2014-11-12 주식회사 포스코엘이디 광 반도체 조명장치
US9252092B2 (en) 2013-07-24 2016-02-02 Stats Chippac, Ltd. Semiconductor device and method of forming through mold hole with alignment and dimension control
KR101590453B1 (ko) 2013-07-31 2016-02-02 앰코 테크놀로지 코리아 주식회사 휨 개선을 위한 반도체 칩 다이 구조 및 방법
US9472533B2 (en) 2013-11-20 2016-10-18 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming wire bondable fan-out EWLB package
JP6335513B2 (ja) * 2014-01-10 2018-05-30 新光電気工業株式会社 半導体装置、半導体装置の製造方法
US9735134B2 (en) 2014-03-12 2017-08-15 Taiwan Semiconductor Manufacturing Company, Ltd. Packages with through-vias having tapered ends
US9330994B2 (en) * 2014-03-28 2016-05-03 Stats Chippac, Ltd. Semiconductor device and method of forming RDL and vertical interconnect by laser direct structuring
KR102004795B1 (ko) * 2014-07-18 2019-07-29 삼성전기주식회사 반도체 패키지 및 그 제조 방법
RU2663688C1 (ru) * 2014-09-26 2018-08-08 Интел Корпорейшн Корпусированная интегральная схема, содержащая соединенный проволочными перемычками многокристальный пакет
US9613843B2 (en) * 2014-10-13 2017-04-04 General Electric Company Power overlay structure having wirebonds and method of manufacturing same
US9754849B2 (en) * 2014-12-23 2017-09-05 Intel Corporation Organic-inorganic hybrid structure for integrated circuit packages
EP3046064A1 (en) * 2015-01-13 2016-07-20 Open Text S.A. Systems and methods for product fulfillment in a cloud-based multi-tenancy system
TWI584431B (zh) * 2015-01-21 2017-05-21 尼克森微電子股份有限公司 超薄半導體元件封裝結構的製造方法
US10679866B2 (en) * 2015-02-13 2020-06-09 Taiwan Semiconductor Manufacturing Co., Ltd. Interconnect structure for semiconductor package and method of fabricating the interconnect structure
US10153175B2 (en) 2015-02-13 2018-12-11 Taiwan Semiconductor Manufacturing Company, Ltd. Metal oxide layered structure and methods of forming the same
US9786623B2 (en) 2015-03-17 2017-10-10 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming PoP semiconductor device with RDL over top package
JP2016195221A (ja) * 2015-04-01 2016-11-17 住友電工デバイス・イノベーション株式会社 半導体装置及び半導体装置の測定方法
US10090241B2 (en) * 2015-05-29 2018-10-02 Taiwan Semiconductor Manufacturing Co., Ltd. Device, package structure and method of forming the same
US9916999B2 (en) * 2015-06-04 2018-03-13 Micron Technology, Inc. Methods of fabricating a semiconductor package structure including at least one redistribution layer
US9520333B1 (en) * 2015-06-22 2016-12-13 Inotera Memories, Inc. Wafer level package and fabrication method thereof
KR102420126B1 (ko) * 2016-02-01 2022-07-12 삼성전자주식회사 반도체 소자
US10109666B2 (en) * 2016-04-13 2018-10-23 Taiwan Semiconductor Manufacturing Co., Ltd. Pad structure for backside illuminated (BSI) image sensors
US9659911B1 (en) * 2016-04-20 2017-05-23 Powertech Technology Inc. Package structure and manufacturing method thereof
TWI578421B (zh) * 2016-04-29 2017-04-11 力成科技股份有限公司 可堆疊半導體封裝構造及其製造方法
US10014260B2 (en) * 2016-11-10 2018-07-03 Taiwan Semiconductor Manufacturing Co., Ltd. Package structure and method for forming the same
US10825076B2 (en) * 2017-04-17 2020-11-03 Walmart Apollo Llc Systems to fulfill a picked sales order and related methods therefor
US10510709B2 (en) * 2017-04-20 2019-12-17 Taiwan Semiconductor Manufacturing Co., Ltd. Semicondcutor package and manufacturing method thereof
US10515927B2 (en) * 2017-04-21 2019-12-24 Applied Materials, Inc. Methods and apparatus for semiconductor package processing
US10541153B2 (en) * 2017-08-03 2020-01-21 General Electric Company Electronics package with integrated interconnect structure and method of manufacturing thereof
US10541209B2 (en) 2017-08-03 2020-01-21 General Electric Company Electronics package including integrated electromagnetic interference shield and method of manufacturing thereof
US10804115B2 (en) 2017-08-03 2020-10-13 General Electric Company Electronics package with integrated interconnect structure and method of manufacturing thereof
US10818627B2 (en) * 2017-08-29 2020-10-27 Advanced Semiconductor Engineering, Inc. Electronic component including a conductive pillar and method of manufacturing the same
US11233028B2 (en) 2017-11-29 2022-01-25 Pep Inovation Pte. Ltd. Chip packaging method and chip structure
US11232957B2 (en) 2017-11-29 2022-01-25 Pep Inovation Pte. Ltd. Chip packaging method and package structure
US11114315B2 (en) * 2017-11-29 2021-09-07 Pep Innovation Pte. Ltd. Chip packaging method and package structure
US11610855B2 (en) 2017-11-29 2023-03-21 Pep Innovation Pte. Ltd. Chip packaging method and package structure
US10665522B2 (en) * 2017-12-22 2020-05-26 Intel IP Corporation Package including an integrated routing layer and a molded routing layer
TWI695459B (zh) * 2018-09-07 2020-06-01 矽品精密工業股份有限公司 電子封裝結構及其製法
EP3633716A1 (en) * 2018-10-05 2020-04-08 AT & S Austria Technologie & Systemtechnik Aktiengesellschaft Package with embedded electronic component being encapsulated in a pressureless way
US11342256B2 (en) 2019-01-24 2022-05-24 Applied Materials, Inc. Method of fine redistribution interconnect formation for advanced packaging applications
US20200243461A1 (en) * 2019-01-30 2020-07-30 Powertech Technology Inc. Semiconductor package and manufacturing method thereof
US11081369B2 (en) * 2019-02-25 2021-08-03 Taiwan Semiconductor Manufacturing Company, Ltd. Package structure and manufacturing method thereof
US11600590B2 (en) * 2019-03-22 2023-03-07 Advanced Semiconductor Engineering, Inc. Semiconductor device and semiconductor package
CN109994438B (zh) * 2019-03-29 2021-04-02 上海中航光电子有限公司 芯片封装结构及其封装方法
IT201900006736A1 (it) 2019-05-10 2020-11-10 Applied Materials Inc Procedimenti di fabbricazione di package
IT201900006740A1 (it) 2019-05-10 2020-11-10 Applied Materials Inc Procedimenti di strutturazione di substrati
US11931855B2 (en) 2019-06-17 2024-03-19 Applied Materials, Inc. Planarization methods for packaging substrates
JP2021048195A (ja) * 2019-09-17 2021-03-25 キオクシア株式会社 半導体装置及び半導体装置の製造方法
US11862546B2 (en) 2019-11-27 2024-01-02 Applied Materials, Inc. Package core assembly and fabrication methods
CN113206072A (zh) * 2020-01-31 2021-08-03 台湾积体电路制造股份有限公司 半导体封装
US11637054B2 (en) * 2020-01-31 2023-04-25 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor package and method of manufacturing the same
US11257790B2 (en) 2020-03-10 2022-02-22 Applied Materials, Inc. High connectivity device stacking
KR20210126228A (ko) 2020-04-10 2021-10-20 삼성전자주식회사 반도체 패키지
US11454884B2 (en) 2020-04-15 2022-09-27 Applied Materials, Inc. Fluoropolymer stamp fabrication method
US11400545B2 (en) 2020-05-11 2022-08-02 Applied Materials, Inc. Laser ablation for package fabrication
US11232951B1 (en) 2020-07-14 2022-01-25 Applied Materials, Inc. Method and apparatus for laser drilling blind vias
US11676832B2 (en) 2020-07-24 2023-06-13 Applied Materials, Inc. Laser ablation system for package fabrication
US11521937B2 (en) 2020-11-16 2022-12-06 Applied Materials, Inc. Package structures with built-in EMI shielding
US11404318B2 (en) 2020-11-20 2022-08-02 Applied Materials, Inc. Methods of forming through-silicon vias in substrates for advanced packaging
US11854924B2 (en) * 2020-12-04 2023-12-26 Mediatek Inc. Semiconductor package with improved reliability
US11854837B2 (en) 2021-04-22 2023-12-26 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor devices and methods of manufacturing
US11705365B2 (en) 2021-05-18 2023-07-18 Applied Materials, Inc. Methods of micro-via formation for advanced packaging

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090212420A1 (en) * 2008-02-22 2009-08-27 Harry Hedler integrated circuit device and method for fabricating same
US20100171207A1 (en) * 2009-01-07 2010-07-08 Chi-Chih Shen Stackable semiconductor device packages

Family Cites Families (42)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5250843A (en) 1991-03-27 1993-10-05 Integrated System Assemblies Corp. Multichip integrated circuit modules
US5353498A (en) 1993-02-08 1994-10-11 General Electric Company Method for fabricating an integrated circuit module
US5872338A (en) 1996-04-10 1999-02-16 Prolinx Labs Corporation Multilayer board having insulating isolation rings
US5841193A (en) 1996-05-20 1998-11-24 Epic Technologies, Inc. Single chip modules, repairable multichip modules, and methods of fabrication thereof
US6833613B1 (en) 1997-12-18 2004-12-21 Micron Technology, Inc. Stacked semiconductor package having laser machined contacts
US6002169A (en) 1998-06-15 1999-12-14 Lsi Logic Corporation Thermally enhanced tape ball grid array package
TW495943B (en) 2001-04-18 2002-07-21 Siliconware Precision Industries Co Ltd Semiconductor package article with heat sink structure and its manufacture method
US6750547B2 (en) 2001-12-26 2004-06-15 Micron Technology, Inc. Multi-substrate microelectronic packages and methods for manufacture
TW200302685A (en) 2002-01-23 2003-08-01 Matsushita Electric Ind Co Ltd Circuit component built-in module and method of manufacturing the same
US6987031B2 (en) 2002-08-27 2006-01-17 Micron Technology, Inc. Multiple chip semiconductor package and method of fabricating same
DE102004022884B4 (de) 2004-05-06 2007-07-19 Infineon Technologies Ag Halbleiterbauteil mit einem Umverdrahtungssubstrat und Verfahren zur Herstellung desselben
KR20060092687A (ko) * 2005-02-18 2006-08-23 엘지전자 주식회사 비지에이 반도체 패키지 및 그 실장 구조
KR100652443B1 (ko) * 2005-11-17 2006-12-01 삼성전자주식회사 재배선층을 갖는 웨이퍼 레벨 패키지 및 그 형성방법
FR2893764B1 (fr) 2005-11-21 2008-06-13 St Microelectronics Sa Boitier semi-conducteur empilable et procede pour sa fabrication
US8072059B2 (en) 2006-04-19 2011-12-06 Stats Chippac, Ltd. Semiconductor device and method of forming UBM fixed relative to interconnect structure for alignment of semiconductor die
US8174119B2 (en) 2006-11-10 2012-05-08 Stats Chippac, Ltd. Semiconductor package with embedded die
JP2008166373A (ja) 2006-12-27 2008-07-17 Nec Electronics Corp 半導体装置およびその製造方法
KR100809718B1 (ko) 2007-01-15 2008-03-06 삼성전자주식회사 이종 칩들을 갖는 적층형 반도체 칩 패키지 및 그 제조방법
US8409920B2 (en) 2007-04-23 2013-04-02 Stats Chippac Ltd. Integrated circuit package system for package stacking and method of manufacture therefor
US20080284045A1 (en) 2007-05-18 2008-11-20 Texas Instruments Incorporated Method for Fabricating Array-Molded Package-On-Package
TWI332790B (en) 2007-06-13 2010-11-01 Ind Tech Res Inst Image sensor module with a three-dimensional dies-stacking structure
US7944034B2 (en) 2007-06-22 2011-05-17 Texas Instruments Incorporated Array molded package-on-package having redistribution lines
US7868445B2 (en) 2007-06-25 2011-01-11 Epic Technologies, Inc. Integrated structures and methods of fabrication thereof with fan-out metallization on a chips-first chip layer
KR101329355B1 (ko) 2007-08-31 2013-11-20 삼성전자주식회사 적층형 반도체 패키지, 그 형성방법 및 이를 구비하는전자장치
US7651889B2 (en) * 2007-09-13 2010-01-26 Freescale Semiconductor, Inc. Electromagnetic shield formation for integrated circuit die package
US7834462B2 (en) 2007-09-17 2010-11-16 Qimonda Ag Electric device, stack of electric devices, and method of manufacturing a stack of electric devices
US7777351B1 (en) 2007-10-01 2010-08-17 Amkor Technology, Inc. Thin stacked interposer package
US8101460B2 (en) 2008-06-04 2012-01-24 Stats Chippac, Ltd. Semiconductor device and method of shielding semiconductor die from inter-device interference
KR20100009941A (ko) 2008-07-21 2010-01-29 삼성전자주식회사 단차를 갖는 몰딩수지에 도전성 비아를 포함하는 반도체패키지, 그 형성방법 및 이를 이용한 적층 반도체 패키지
US8704350B2 (en) 2008-11-13 2014-04-22 Samsung Electro-Mechanics Co., Ltd. Stacked wafer level package and method of manufacturing the same
US7952176B2 (en) 2008-12-09 2011-05-31 Stats Chippac Ltd. Integrated circuit packaging system and method of manufacture thereof
US9082806B2 (en) 2008-12-12 2015-07-14 Stats Chippac, Ltd. Semiconductor device and method of forming a vertical interconnect structure for 3-D FO-WLCSP
US7642128B1 (en) 2008-12-12 2010-01-05 Stats Chippac, Ltd. Semiconductor device and method of forming a vertical interconnect structure for 3-D FO-WLCSP
TWI499024B (zh) 2009-01-07 2015-09-01 Advanced Semiconductor Eng 堆疊式多封裝構造裝置、半導體封裝構造及其製造方法
US9299648B2 (en) 2009-03-04 2016-03-29 Stats Chippac Ltd. Integrated circuit packaging system with patterned substrate and method of manufacture thereof
US7993976B2 (en) 2009-06-12 2011-08-09 Stats Chippac, Ltd. Semiconductor device and method of forming conductive vias with trench in saw street
US8039304B2 (en) * 2009-08-12 2011-10-18 Stats Chippac, Ltd. Semiconductor device and method of dual-molding die formed on opposite sides of build-up interconnect structures
CN101958261B (zh) * 2009-08-25 2012-09-05 日月光半导体制造股份有限公司 半导体工艺及可堆栈式半导体封装结构
US8183696B2 (en) * 2010-03-31 2012-05-22 Infineon Technologies Ag Packaged semiconductor device with encapsulant embedding semiconductor chip that includes contact pads
CN102157394A (zh) * 2011-03-22 2011-08-17 南通富士通微电子股份有限公司 高密度系统级封装方法
CN102157402B (zh) * 2011-03-23 2013-02-13 南通富士通微电子股份有限公司 系统级封装方法
US8409979B2 (en) 2011-05-31 2013-04-02 Stats Chippac, Ltd. Semiconductor device and method of forming interconnect structure with conductive pads having expanded interconnect surface area for enhanced interconnection properties

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090212420A1 (en) * 2008-02-22 2009-08-27 Harry Hedler integrated circuit device and method for fabricating same
US20100171207A1 (en) * 2009-01-07 2010-07-08 Chi-Chih Shen Stackable semiconductor device packages

Also Published As

Publication number Publication date
CN107731697A (zh) 2018-02-23
CN107731697B (zh) 2021-07-16
US20140027929A1 (en) 2014-01-30
US8994185B2 (en) 2015-03-31
US8592992B2 (en) 2013-11-26
SG191472A1 (en) 2013-07-31
TW201324735A (zh) 2013-06-16
CN103165477A (zh) 2013-06-19
US20130154108A1 (en) 2013-06-20
CN103165477B (zh) 2017-11-21

Similar Documents

Publication Publication Date Title
TWI614875B (zh) 形成具有針對３－ｄ ｆｏ－ｗｌｃｓｐ的導電微孔陣列的垂直互連結構的半導體裝置和方法
KR102401804B1 (ko) 반도체 소자 및 그 제조 방법
US9865525B2 (en) Semiconductor method and device of forming a fan-out PoP device with PWB vertical interconnect units
US10622293B2 (en) Semiconductor device and method for forming a low profile embedded wafer level ball grid array molded laser package (EWLB-MLP)
US10665534B2 (en) Semiconductor device and method of using partial wafer singulation for improved wafer level embedded system in package
US9082780B2 (en) Semiconductor device and method of forming a robust fan-out package including vertical interconnects and mechanical support layer
US9318380B2 (en) Semiconductor device and method of forming stacked semiconductor die and conductive interconnect structure through an encapsulant
US9837303B2 (en) Semiconductor method and device of forming a fan-out device with PWB vertical interconnect units
TWI550742B (zh) 形成具有印刷線路板垂直互連單元的扇出堆疊式封裝裝置之半導體方法和裝置
US9142428B2 (en) Semiconductor device and method of forming FO-WLCSP with multiple encapsulants
US8994048B2 (en) Semiconductor device and method of forming recesses in substrate for same size or different sized die with vertical integration
TW201327744A (zh) 半導體裝置和形成具有扇出互連結構以減少基板複雜性之擴大的半導體裝置之方法
US20130015569A1 (en) Semiconductor Device and Method of Forming Substrate With Seated Plane for Mating With Bumped Semiconductor Die
SG182921A1 (en) Semiconductor device and method of forming insulating layer disposed over the semiconductor die for stress relief