CN106981468A - 扇出型晶圆级封装结构及其制备方法 - Google Patents

扇出型晶圆级封装结构及其制备方法 Download PDF

Info

Publication number
CN106981468A
CN106981468A CN201710339239.5A CN201710339239A CN106981468A CN 106981468 A CN106981468 A CN 106981468A CN 201710339239 A CN201710339239 A CN 201710339239A CN 106981468 A CN106981468 A CN 106981468A
Authority
CN
China
Prior art keywords
layer
chip
metal
flip
wiring layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201710339239.5A
Other languages
English (en)
Inventor
吴政达
林正忠
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SJ Semiconductor Jiangyin Corp
Original Assignee
SJ Semiconductor Jiangyin Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SJ Semiconductor Jiangyin Corp filed Critical SJ Semiconductor Jiangyin Corp
Priority to CN201710339239.5A priority Critical patent/CN106981468A/zh
Publication of CN106981468A publication Critical patent/CN106981468A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0231—Manufacturing methods of the redistribution layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0233—Structure of the redistribution layers
    • H01L2224/02331—Multilayer structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02379—Fan-out arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02381—Side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16235—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector involving a temporary auxiliary member not forming part of the bonding apparatus
    • H01L2224/81005—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector involving a temporary auxiliary member not forming part of the bonding apparatus being a temporary or sacrificial substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81007—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector involving a permanent auxiliary member being left in the finished device, e.g. aids for holding or protecting the bump connector during or after the bonding process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15192—Resurf arrangement of the internal vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18161—Exposing the passive side of the semiconductor or solid-state body of a flip chip

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Wire Bonding (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

本发明提供一种扇出型晶圆级封装结构及其制备方法，所述扇出型晶圆级封装结构包括：重新布线层；第一倒装芯片，键合于所述重新布线层的上表面；金属连接柱，键合于所述重新布线层的上表面；第二倒装芯片，键合于所述金属连接柱的上表面；塑封层，位于所述重新布线层的上表面；钝化层，位于所述重新布线层的下表面；所述钝化层内形成有若干个开口；焊球凸块，位于所述开口内，且与所述重新布线层电连接。本发明的扇出型晶圆级封装结构中，通过在重新再布线层的下表面形成钝化层，所述钝化层可以有效防止在植球回流过程中处于球滴状态的焊球凸块发生移动而出现位置的偏移，从而确保扇出型晶圆级封装结构的器件性能，以提高产量。

Description

扇出型晶圆级封装结构及其制备方法
技术领域
本发明涉及半导体封装技术领域，特别是涉及一种扇出型晶圆级封装结构及其制备方法。
背景技术
更低成本、更可靠、更快及更高密度的电路是集成电路封装追求的目标。在未来，集成电路封装将通过不断减小最小特征尺寸来提高各种电子元器件的集成密度。目前，先进的封装方法包括：晶圆片级芯片规模封装(Wafer Level Chip Scale Packaging，WLCSP)，扇出型晶圆级封装(Fan-Out Wafer Level Package，FOWLP)，倒装芯片(FlipChip)，叠层封装(Package on Package，POP)等等。
扇出型晶圆级封装是一种晶圆级加工的嵌入式芯片封装方法，是目前一种输入/输出端口(I/O)较多、集成灵活性较好的先进封装方法之一。扇出型晶圆级封装相较于常规的晶圆级封装具有其独特的优点：①I/O间距灵活，不依赖于芯片尺寸；②只使用有效裸片(die)，产品良率提高；③具有灵活的3D封装路径，即可以在顶部形成任意阵列的图形；④具有较好的电性能及热性能；⑤高频应用；⑥容易在重新布线层(RDL)中实现高密度布线。
目前，扇出型晶圆级封装方法一般为：提供载体，在载体表面形成粘合层；第一介电层在粘合层上光刻、电镀出重新布线层(Redistribution Layers，RDL)；采用芯片键合/倒装芯片工艺将倒装芯片安装在重新布线层上；进行整体烘干；进行毛细管底部填充(CUF)；再次进行整体烘干；采用注塑工艺将倒装芯片塑封于塑封材料层中；塑封研磨、开通孔；填充通孔；光刻、电镀出球下金属化层；进行植球回流，形成焊球凸块阵列；移除载体。然而，在现有的扇出型晶圆级封装结构存在如下问题：1.扇出型晶圆级封装结构中倒装芯片呈单层排布，倒装芯片之间通过打线方式相连接，相连接的倒装芯片之间的间距较远，使得倒装芯片之间沟通响应时间较长；2.焊球凸块直接经由下金属化层形成于塑封材料层表面或重新布线层表面，在植球回流过程中，处于球滴状态的焊球凸块很容易发生移动而出现位置的偏移，从而影响扇出型晶圆级封装结构的器件性能，甚至导致封装失败。
发明内容
鉴于以上所述现有技术的缺点，本发明的目的在于提供一种扇出型晶圆级封装结构及其制备方法，用于解决现有技术中的扇出型晶圆级封装结构由于倒装芯片呈单层排布而导致的倒装芯片之间沟通响应时间较长的问题，以及由于焊球凸块直接经由下金属化层形成于塑封材料层表面或重新布线层表面而导致的在植球回流过程中处于球滴状态的焊球凸块很容易发生移动而出现位置的偏移，从而影响扇出型晶圆级封装结构的器件性能，甚至导致封装失败的问题。
为实现上述目的及其他相关目的，本发明提供一种扇出型晶圆级封装结构，所述扇出型晶圆级封装结构至少包括：
重新布线层；
第一倒装芯片，键合于所述重新布线层的上表面，且与所述重新布线层电连接；
金属连接柱，键合于所述重新布线层的上表面，且与所述重新布线层电连接；
第二倒装芯片，键合于所述金属连接柱的上表面，且位于所述第一倒装芯片的上方，所述第二倒装芯片经由所述金属连接柱与所述重新布线层电连接；
塑封层，位于所述重新布线层的上表面，且填满所述第一倒装芯片、所述金属连接柱、所述第二倒装芯片及所述重新布线层之间的间隙，并将所述第一倒装芯片、所述金属连接柱及所述第二倒装芯片封裹塑封；
钝化层，位于所述重新布线层的下表面；所述钝化层内形成有若干个开口，所述开口暴露出部分所述重新布线层的下表面；
焊球凸块，位于所述开口内，且与所述重新布线层电连接。
优选地，所述重新布线层至少包括：
第一介电层；
金属叠层结构，位于所述第一介电层内，所述金属叠层结构包括多层间隔排布的金属线层及金属插塞，所述金属插塞位于相邻所述金属线层之间，以将相邻的所述金属线层电连接；
下金属化层，位于所述第一介电层的上表面，且与所述金属线层电连接。
优选地，所述第一倒装芯片至少包括：
裸芯片；
连接层，位于所述裸芯片的上表面；
互联凸块，位于所述连接层上，且所述互联凸块通过所述连接层实现与所述裸芯片的电性连接；
其中，所述第一倒装芯片通过所述互联凸块键合于所述下金属化层的上表面，从而实现与所述重新布线层的电性连接。
优选地，所述连接层至少包括：
多个焊盘，位于所述裸芯片的上表面；
第二介电层，覆盖于所述裸芯片的上表面及所述焊盘；
绝缘层，位于所述第二介电层的上表面；
通孔，贯穿所述绝缘层及所述第二介电层，以暴露出所述焊盘的上表面。
优选地，所述互联凸块形成于所述焊盘的上表面并覆盖部分绝缘层，且所述互联凸块通过所述焊盘实现与所述裸芯片的电性连接。
优选地，所述金属连接柱、所述焊球凸块及所述互联凸块分别为由金属柱及形成于所述金属柱上表面的金属帽组成的金属组合结构，或者所述金属连接柱、所述焊球凸块及所述互联凸块分别为金属焊料球。
优选地，所述金属柱的材料包括Cu或Ni，所述金属帽的材料及所述金属焊料球的材料分别包括锡、铜、镍、银锡铜合金或锡基合金。
优选地，所述第一介电层及所述第二介电层均采用低k介电材料。
优选地，所述塑封层的材料包括聚酰亚胺、硅胶或环氧树脂。
优选地，所述钝化层的材料包括氧化硅或氮化硅。
为实现上述目的及其他相关目的，所述扇出型晶圆级封装结构的制备方法至少包括如下步骤：
提供一载体，于所述载体的上表面形成粘合层，并于所述粘合层的上表面形成钝化层；
于所述钝化层的上表面形成重新布线层；
于所述重新布线层的上表面键合第一倒装芯片及金属连接柱，所述倒装芯片及所述金属连接柱均与所述重新布线层实现电性连接；
于所述重新布线层的上表面形成第一塑封层，所述第一塑封层填满所述第一倒装芯片、所述金属连接柱及所述重新布线层之间的间隙，并将所述第一倒装芯片及所述金属连接柱封裹塑封；
于所述第一塑封层的上表面键合第二倒装芯片；所述第二倒装芯片位于所述第一倒装芯片的上方，且经由所述金属连接柱与所述重新布线层电连接；
于所述第一塑封层的上表面形成第二塑封层，所述第二塑封层填满所述第二倒装芯片与所述第一塑封层之间的间隙，并将所述第二倒装芯片封裹塑封；
去除所述载体及所述粘合层；
于所述钝化层内形成若干个开口，所述开口暴露出部分所述重新布线层；
于所述开口内的所述重新布线层的表面形成焊球凸块。
优选地，于所述钝化层的上表面形成重新布线层包括如下步骤：
于所述钝化层的上表面形成第一层金属线层；
于所述钝化层的上表面形成覆盖第一层所述金属线层的上表面及侧壁的第一介电层；
于所述第一介电层内形成与所述第一层金属线层电性连接的其他金属线层，相邻所述金属线层之间经由金属插塞电连接；
于所述第一介电层的上表面形成下金属化层，所述下金属化层与所述金属布线层电连接。
优选地，所述第一倒装芯片至少包括：裸芯片；连接层，位于所述裸芯片的上表面；互联凸块，位于所述连接层上，且所述互联凸块通过所述连接层实现与所述裸芯片的电性连接；其中，所述第一倒装芯片通过所述互联凸块键合于所述下金属化层的上表面，从而实现与所述重新布线层的电性连接；于所述重新布线层的上表面键合所述第一倒装芯片包括如下步骤：
于所述互联凸块的上表面或者所述下金属化层的上表面形成助焊剂胶层；
将所述互联凸块的顶部对准所述下金属化层所在的位置，然后进行回流焊接，从而使所述第一倒装芯片通过所述互联凸块键合于所述下金属化层的上表面。
优选地，采用模塑底部填充工艺于所述重新布线层的上表面形成所述第一塑封层；采用模塑底部填充工艺于所述第一塑封层的上表面形成所述第二塑封层。
优选地，采用激光打孔工艺于所述钝化层内形成所述开口。
如上所述，本发明的扇出型晶圆级封装结构及其制备方法，具有以下有益效果：本发明的扇出型晶圆级封装结构中，通过在重新再布线层的下表面形成钝化层，所述钝化层可以有效防止在植球回流过程中处于球滴状态的焊球凸块发生移动而出现位置的偏移，从而确保扇出型晶圆级封装结构的器件性能，以提高产量；同时，本发明的扇出型晶圆级封装结构中，第一倒装芯片与第二倒装芯片呈垂直堆栈分布，使得所述第一倒装芯片与所述第二倒装芯片之间的间距达到最短，从而缩短了所述第一倒装芯片与所述第二倒装芯片的沟通响应时间。
附图说明
图1显示为本发明实施例一中提供的扇出型晶圆级封装结构的结构示意图。
图2显示为本发明实施例一中提供的扇出型晶圆级封装结构中的第一倒装芯片的结构示意图。
图3显示为本发明实施例二中提供的扇出型晶圆级封装结构的制备方法的流程示意图。
图4～图13显示为本发明实施例二中提供的扇出型晶圆级封装方法各步骤所呈现的结构示意图。
元件标号说明
1 重新布线层
11 第一介电层
12 金属叠层结构
13 下金属化层
2 第一倒装芯片
21 裸芯片
22 连接层
221 焊盘
222 第二介电层
223 绝缘层
23 互联凸块
231 金属柱
232 金属帽
3 金属连接柱
4 第二倒装芯片
5 塑封层
51 第一塑封层
52 第二塑封层
6 钝化层
61 开口
7 焊球凸块
8 载体
9 粘合层
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
请参阅图1至图13。需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，虽图示中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的形态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。
实施例一
请参阅图1，本发明提供一种扇出型晶圆级封装结构，所述扇出型晶圆级封装结构至少包括：重新布线层1；第一倒装芯片2，所述第一倒装芯片2键合于所述重新布线层1的上表面，且与所述重新布线层1电连接；金属连接柱3，所述金属连接柱3键合于所述重新布线层1的上表面，且与所述重新布线层1电连接；第二倒装芯片4，所述第二倒装芯片4键合于所述金属连接柱3的上表面，且位于所述第一倒装芯片2的上方，所述第二倒装芯片4经由所述金属连接柱3与所述重新布线层1电连接；塑封层5，所述塑封层5位于所述重新布线层1的上表面，且填满所述第一倒装芯片2、所述金属连接柱3、所述第二倒装芯片4及所述重新布线层1之间的间隙，并将所述第一倒装芯片2、所述金属连接柱3及所述第二倒装芯片4封裹塑封；钝化层6，所述钝化层6位于所述重新布线层1的下表面；所述钝化层6内形成有若干个开口61，所述开口61暴露出部分所述重新布线层1的下表面；焊球凸块7，所述焊球凸块7位于所述开口61内，且与所述重新布线层1电连接。本发明的扇出型晶圆级封装结构中，通过在所述重新再布线层1的下表面形成所述钝化层6，所述钝化层6可以有效防止在植球回流过程中处于球滴状态的所述焊球凸块7发生移动而出现位置的偏移，从而确保扇出型晶圆级封装结构的器件性能，以提高产量；同时，本发明的扇出型晶圆级封装结构中，所述第一倒装芯片2与所述第二倒装芯片4呈垂直堆栈分布，使得所述第一倒装芯片2与所述第二倒装芯片4之间的间距达到最短，从而缩短了所述第一倒装芯片2与所述第二倒装芯片4的沟通响应时间。
本实施方式的扇出型晶圆级封装结构中，所述塑封层5填满所述第一倒装芯片2、所述金属连接柱3、所述第二倒装芯片4及所述重新布线层1之间的间隙，并将所述第一倒装芯片2、所述金属连接柱3及所述第二倒装芯片4封裹塑封，一方面能够保护所述第一倒装芯片2及所述第二倒装芯片4与所述重新布线层1之间的互联部分，另一方面为所述第一倒装芯片2及所述第二倒装芯片4与所述重新布线层1之间提供了无缝隙粘合以及良好的接合结构，具有良好的封装效果，避免了界面分层的风险，提高了封装结构的可靠性，更适用于高集成度器件封装，在半导体封装领域具有广泛的应用前景。此外，在形成所述塑封层5时，采用塑封材料进行底部填充，塑封材料可以顺畅而迅速地流入所述第一倒装芯片2、所述金属连接柱3、所述第二倒装芯片4及所述重新布线层1之间的间隙，降低了工艺难度，能够用于更小的连接缝隙。
作为示例，所述金属连接柱3位于可以如图1中所示，分别位于所述第一倒装芯片2的两侧，且所述金属连接柱3的上表面高于或等于所述第一倒装芯片2的上表面。所述第二倒装芯片4位于所述第一倒装芯片2的正上方，且经由与位于所述第一倒装芯片2两侧的所述金属连接柱3与所述重新布线层1电连接。
作为示例，所述重新布线层1至少包括：第一介电层11；金属叠层结构12，所述金属叠层结构12位于所述第一介电层11内，所述金属叠层结构12包括多层间隔排布的金属线层及金属插塞，所述金属插塞位于相邻所述金属线层之间，以将相邻的所述金属线层电连接；下金属化层13，所述下金属化层13位于所述第一介电层11的上表面，且与所述金属线层电连接。
作为示例，所述金属线层可以包括单层金属层，也可以包括两层或多层金属层。作为示例，所述金属线层及所述金属插塞可以采用铜、铝、镍、金、银、钛中的一种材料或两种以上的组合材料。
作为示例，所述下金属化层13的材料可以为铜、铝、镍、金、银、钛中的一种材料或两种以上的组合材料。
作为示例，请参阅图2，所述第一倒装芯片2至少包括：裸芯片21；连接层22，所述连接层22位于所述裸芯片21的上表面；互联凸块23，所述互联凸块23位于所述连接层22上，且所述互联凸块23通过所述连接层22实现与所述裸芯片21的电性连接；其中，所述第一倒装芯片2通过所述互联凸块23键合于所述下金属化层13的上表面，从而实现与所述重新布线层1的电性连接。
作为示例，所述连接层22至少包括：多个焊盘221，所述焊盘221位于所述裸芯片21的上表面；第二介电层222，所述第二介电层222覆盖于所述裸芯片21的上表面及所述焊盘221；绝缘层223，所述绝缘层223位于所述第二介电层222的上表面；通孔，所述通孔贯穿所述绝缘层223及所述第二介电层222，以暴露出所述焊盘221的上表面。
作为示例，所述互联凸块23形成于所述焊盘221的上表面并覆盖部分绝缘层223，且所述互联凸块23通过所述焊盘221实现与所述裸芯片21的电性连接。
作为示例，绝缘层223可以采用二氧化硅或者PET等材料。
需要解释的是，虽然图2所示的结构示意图中仅包括两个所述焊盘221、两个互联凸块23，但图2仅为为了具体解释第一倒装芯片2所绘制的简易示意图，实际上，本实施方式中的所述第一倒装芯片2可以包含多个所述焊盘221、多个所述互联凸块23，并不以图2所示的结构示意图为限制。
在一示例中，如图2所示，所述互联凸块23为由金属柱231及形成于金属柱231上表面的金属帽232组成的金属组合结构。而金属连接柱3及焊球凸块7也可以采用与所述互联凸块23相同的金属组合结构。
作为示例，金属柱231可以采用Cu或Ni金属材料。其中，金属柱231优选采用Cu柱。
作为示例，金属帽232可以采用锡、铜、镍、银锡铜合金或者锡基合金中的一种材料，包括但不限于此。
在另一示例中，所述互联凸块23也可以为金属焊料球(solder ball)。而金属连接柱3及焊球凸块7也可以为金属焊料球。
作为示例，金属焊料球可以采用锡、铜、镍、银锡铜合金或者锡基合金中的一种材料，包括但不限于此。
作为示例，所述第一介电层11及所述第二介电层222均可以采用低k介电材料。作为示例，第一介电层11及第二介电层222可以采用环氧树脂、硅胶、PI、PBO、BCB、氧化硅、磷硅玻璃及含氟玻璃中的一种材料。
作为示例，所述塑封层5的材料可以为聚酰亚胺、硅胶或环氧树脂。
作为示例，所述钝化层6的材料可以为氧化硅或氮化硅。
实施例二
请参阅图3，本发明还提供一种扇出型晶圆级封装结构的制备方法，所述扇出型晶圆级封装结构的制备方法适于制备如实施例一中所述的扇出型晶圆级封装结构，所述扇出型晶圆级封装结构的制备方法至少包括如下步骤：
S1：提供一载体，于所述载体的上表面形成粘合层，并于所述粘合层的上表面形成钝化层；
S2：于所述钝化层的上表面形成重新布线层；
S3：于所述重新布线层的上表面键合第一倒装芯片及金属连接柱，所述倒装芯片及所述金属连接柱均与所述重新布线层实现电性连接；
S4：于所述重新布线层的上表面形成第一塑封层，所述第一塑封层填满所述第一倒装芯片、所述金属连接柱及所述重新布线层之间的间隙，并将所述第一倒装芯片及所述金属连接柱封裹塑封；
S5：于所述第一塑封层的上表面键合第二倒装芯片；所述第二倒装芯片位于所述第一倒装芯片的上方，且经由所述金属连接柱与所述重新布线层电连接；
S6：于所述第一塑封层的上表面形成第二塑封层，所述第二塑封层填满所述第二倒装芯片与所述第一塑封层之间的间隙，并将所述第二倒装芯片封裹塑封；
S7：去除所述载体及所述粘合层；
S8：于所述钝化层内形成若干个开口，所述开口暴露出部分所述重新布线层；
S9：于所述开口内的所述重新布线层的表面形成焊球凸块。
在步骤S1中，请参阅图3中的S1步骤及图4，提供一载体8，于所述载体8的上表面形成粘合层9，并于所述粘合层9的上表面形成钝化层6。
作为示例，所述载体8的材料可以为硅、玻璃、氧化硅、陶瓷、聚合物以及金属中的一种材料或两种以上的复合材料，其形状可以为晶圆形、方形或其它任意所需形状。
作为示例，所述粘合层9在后续工艺中作为所述钝化层6及位于所述钝化层6上的其他结构与所述载体8之间的分离层，其最好选用具有光洁表面的粘合材料制成，其必须与所述钝化层5具有一定的结合力，以保证所述钝化层5在后续工艺中不会产生移动等情况，另外，其与所述载体8亦具有较强的结合力，一般来说，其与所述载体8的结合力需要大于与所述钝化层6的结合力。作为示例，所述粘合层9的材料选自双面均具有粘性的胶带或通过旋涂工艺制作的粘合胶等。胶带优选采用UV胶带，其在UV光照射后很容易被撕离。在其它实施方式中，所述粘合层9也可选用物理气相沉积法或化学气相沉积法形成的其他材料层，如环氧树脂(Epoxy)、硅橡胶(silicone rubber)、聚酰亚胺(PI)、聚苯并恶唑(PBO)、苯并环丁烯(BCB)等。在后续分离所述载体8时，可采用湿法腐蚀、化学机械研磨等方法去除所述粘合层9。
作为示例，所述钝化层6的材料可以为氧化硅或氮化硅。在所述粘合层9与所述重新布线层1之间形成所述钝化层6，可以增强所述重新布线层1与所述载体8的粘合性。且所述钝化层6还可以作为后续形成的所述焊球凸块7的阻挡层，可以有效防止在植球回流过程中处于球滴状态的所述焊球凸块7发生移动而出现位置的偏移。
作为示例，所述钝化层6可以采用物理气相沉积工艺或化学气相沉积工艺在所述粘合层9的表面形成所述钝化层6。
在步骤S2中，请参阅图3中的S2步骤及图5，于所述钝化层6的上表面形成重新布线层1。
作为示例，于所述钝化层6的上表面形成重新布线层1包括如下步骤：
S21：于所述钝化层6的上表面形成第一层金属线层；
S22：于所述钝化层6的上表面形成覆盖第一层所述金属线层的上表面及侧壁的第一介电层11；
S23：于所述第一介电层11内形成与所述第一层金属线层电性连接的其他金属线层，相邻所述金属线层之间经由金属插塞电连接；各层所述金属线层及所述金属插塞共同构成金属叠层结构12；
S24：于所述第一介电层11的上表面形成下金属化层13，所述下金属化层13与所述金属布线层电连接。
作为示例，所述金属线层可以包括单层金属层，也可以包括两层或多层金属层。作为示例，所述金属线层及所述金属插塞可以采用铜、铝、镍、金、银、钛中的一种材料或两种以上的组合材料。
作为示例，所述第一介电层11的材料可以为低k介电材料。作为示例，所述第一介电层11可以采用环氧树脂、硅胶、PI、PBO、BCB、氧化硅、磷硅玻璃及含氟玻璃中的一种材料，并可以采用诸如旋涂、CVD、等离子增强CVD等工艺形成所述第一介电层11。
作为示例，所述下金属化层13的材料可以为铜、铝、镍、金、银、钛中的一种材料或两种以上的组合材料。
在步骤S3中，请参阅图3中的S3步骤及图6及图7，于所述重新布线层1的上表面键合第一倒装芯片2及金属连接柱3，所述倒装芯片2及所述金属连接柱3均与所述重新布线层1实现电性连接。
作为示例，请继续参阅实施例一中的图2，所述第一倒装芯片2至少包括：裸芯片21；连接层22，所述连接层22位于所述裸芯片21的上表面；互联凸块23，所述互联凸块23位于所述连接层22上，且所述互联凸块23通过所述连接层22实现与所述裸芯片21的电性连接；其中，所述第一倒装芯片2通过所述互联凸块23键合于所述下金属化层13的上表面，从而实现与所述重新布线层1的电性连接；于所述重新布线层1的上表面键合所述第一倒装芯片2包括如下步骤：
于所述互联凸块23的上表面或者所述下金属化层13的上表面形成助焊剂胶层；
将所述互联凸块23的顶部(即所述互联凸块23远离所述连接层22的表面)对准所述下金属化层13所在的位置，然后进行回流焊接，从而使所述第一倒装芯片2通过所述互联凸块23键合于所述下金属化层13的上表面。形成的结构如图6所示。
需要解释的是，所述助焊剂胶层可以清除所述互联凸块23及所述下金属化层13表面上的氧化层，提高焊剂的润湿效果及接合的可靠性。所述助焊剂胶层可以采用浸沾或者喷涂等方式形成，应尽可能薄及均匀。
作为示例，所述连接层22至少包括：多个焊盘221，所述焊盘221位于所述裸芯片21的上表面；第二介电层222，所述第二介电层222覆盖于所述裸芯片21的上表面及所述焊盘221；绝缘层223，所述绝缘层223位于所述第二介电层222的上表面；通孔，所述通孔贯穿所述绝缘层223及所述第二介电层222，以暴露出所述焊盘221的上表面。
在一示例中，如实施例一中图2所示，所述互联凸块23为由金属柱231及形成于金属柱231上表面的金属帽232组成的金属组合结构。而金属连接柱3及焊球凸块7也可以采用与所述互联凸块23相同的金属组合结构。
作为示例，金属柱231可以采用Cu或Ni金属材料。其中，金属柱231优选采用Cu柱。
作为示例，金属帽232可以采用锡、铜、镍、银锡铜合金或者锡基合金中的一种材料，包括但不限于此。
在另一示例中，所述互联凸块23也可以为金属焊料球(solder ball)。而金属连接柱3及焊球凸块7也可以为金属焊料球。
作为示例，金属焊料球可以采用锡、铜、镍、银锡铜合金或者锡基合金中的一种材料，包括但不限于此。
需要说明的是，所述第一倒装芯片2可包含多种电路结构，在本实施方式中，可以键合多个相同类型的所述第一倒装芯片2，也可以键合多个不同类型的所述第一倒装芯片2，可根据需要进行选择。
作为示例，可以采用电镀等工艺于所述重新布线层1的上表面形成所述金属连接柱3，形成的结构如图7所示。
在步骤S4中，请参阅图3中的S4步骤及图8，于所述重新布线层1的上表面形成第一塑封层51，所述第一塑封层51填满所述第一倒装芯片2、所述金属连接柱3及所述重新布线层1之间的间隙，并将所述第一倒装芯片2及所述金属连接柱3封裹塑封。
作为示例，采用模塑底部填充工艺于所述重新布线层1的上表面形成所述第一塑封层51。采用模塑底部填充工艺于所述重新布线层1的上表面形成所述第一塑封层51，塑封材料可以顺畅而迅速地填满所述第一倒装芯片2、所述金属连接柱3及所述重新布线层1之间的间隙，可以有效避免在出现界面分层；且模塑底部填充不会像现有技术中的毛细底部填充工艺那样受到限制，大大降低了工艺难度，可以用于更小的连接间隙，更适用于堆叠架构。
在步骤S5中，请参阅图3中的S5步骤及图9，于所述第一塑封层51的上表面键合第二倒装芯片4；所述第二倒装芯片4位于所述第一倒装芯片2的上方，且经由所述金属连接柱3与所述重新布线层1电连接。
如图9所示，所述第二倒装芯片4与所述第一倒装芯片2呈垂直堆栈分布，使得所述第一倒装芯片2与所述第二倒装芯片4之间的间距达到最短，从而缩短了所述第一倒装芯片2与所述第二倒装芯片4的沟通响应时间。
在步骤S6中，请参阅图3中的S6步骤及图10，于所述第一塑封层51的上表面形成第二塑封层52，所述第二塑封层52填满所述第二倒装芯片4与所述第一塑封层51之间的间隙，并将所述第二倒装芯片4封裹塑封。
作为示例，采用模塑底部填充工艺于所述第一塑封层51的上表面形成所述第二塑封层52。采用模塑底部填充工艺于所述第一塑封层51的上表面形成所述第二塑封层52，塑封材料可以顺畅而迅速地填满所述第二倒装芯片4与所述第一塑封层51之间的间隙，可以有效避免在出现界面分层；且模塑底部填充不会像现有技术中的毛细底部填充工艺那样受到限制，大大降低了工艺难度，可以用于更小的连接间隙，更适用于堆叠架构。
需要说明的是，本实施例中的所述第一塑封层51及所述第二塑封层52二者叠加起来即为实施例一中所述的塑封层5。由于所述第一塑封层51与所述第二塑封层52的材料完全相同，在形成所述第二塑封层52之后，所述第一塑封层51与所述第二塑封层52整体即为一层塑封层，即实施例一中所述的塑封层5。
在步骤S7中，请参阅图3中的S7步骤及图11，去除所述载体8及所述粘合层9。
作为示例，可以采用研磨工艺、减薄工艺等进行去除所述载体8及所述粘合层9。优选地，本实施例中，采用撕掉所述粘合层9的方式以去除所述载体8。
在步骤S8中，请参阅图3中的S8步骤及图12，于所述钝化层6内形成若干个开口61，所述开口61暴露出部分所述重新布线层1。
作为示例，可以采用激光打孔工艺于所述钝化层6内形成所述开口61。
在步骤S9中，请参阅图3中的S9步骤及图13，于所述开口61内的所述重新布线层1的表面形成焊球凸块7。
形成所述焊球凸块7的工艺为本领域人员所熟知，此处不再累述。
由于所述焊球凸块7形成于所述开口61内的所述重新布线层1的表面，位于所述焊球凸块7外围的所述钝化层6可以有效防止在植球回流过程中处于球滴状态的焊球凸块7发生移动而出现位置的偏移，从而确保扇出型晶圆级封装结构的器件性能，以提高产量。
综上所述，本发明提供一种扇出型晶圆级封装结构及其制备方法，所述扇出型晶圆级封装结构至少包括：重新布线层；第一倒装芯片，键合于所述重新布线层的上表面，且与所述重新布线层电连接；金属连接柱，键合于所述重新布线层的上表面，且与所述重新布线层电连接；第二倒装芯片，键合于所述金属连接柱的上表面，且位于所述第一倒装芯片的上方，所述第二倒装芯片经由所述金属连接柱与所述重新布线层电连接；塑封层，位于所述重新布线层的上表面，且填满所述第一倒装芯片、所述金属连接柱、所述第二倒装芯片及所述重新布线层之间的间隙，并将所述第一倒装芯片、所述金属连接柱及所述第二倒装芯片封裹塑封；钝化层，位于所述重新布线层的下表面；所述钝化层内形成有若干个开口，所述开口暴露出部分所述重新布线层的下表面；焊球凸块，位于所述开口内，且与所述重新布线层电连接。本发明的扇出型晶圆级封装结构中，通过在重新再布线层的下表面形成钝化层，所述钝化层可以有效防止在植球回流过程中处于球滴状态的焊球凸块发生移动而出现位置的偏移，从而确保扇出型晶圆级封装结构的器件性能，以提高产量；同时，本发明的扇出型晶圆级封装结构中，第一倒装芯片与第二倒装芯片呈垂直堆栈分布，使得所述第一倒装芯片与所述第二倒装芯片之间的间距达到最短，从而缩短了所述第一倒装芯片与所述第二倒装芯片的沟通响应时间。
上述实施方式仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施方式进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。

Claims (15)

1.一种扇出型晶圆级封装结构，其特征在于，所述扇出型晶圆级封装结构至少包括：
重新布线层；
第一倒装芯片，键合于所述重新布线层的上表面，且与所述重新布线层电连接；
金属连接柱，键合于所述重新布线层的上表面，且与所述重新布线层电连接；
第二倒装芯片，键合于所述金属连接柱的上表面，且位于所述第一倒装芯片的上方，所述第二倒装芯片经由所述金属连接柱与所述重新布线层电连接；
塑封层，位于所述重新布线层的上表面，且填满所述第一倒装芯片、所述金属连接柱、所述第二倒装芯片及所述重新布线层之间的间隙，并将所述第一倒装芯片、所述金属连接柱及所述第二倒装芯片封裹塑封；
钝化层，位于所述重新布线层的下表面；所述钝化层内形成有若干个开口，所述开口暴露出部分所述重新布线层的下表面；
焊球凸块，位于所述开口内，且与所述重新布线层电连接。
2.根据权利要求1所述的扇出型晶圆级封装结构，其特征在于：所述重新布线层至少包括：
第一介电层；
金属叠层结构，位于所述第一介电层内，所述金属叠层结构包括多层间隔排布的金属线层及金属插塞，所述金属插塞位于相邻所述金属线层之间，以将相邻的所述金属线层电连接；
下金属化层，位于所述第一介电层的上表面，且与所述金属线层电连接。
3.根据权利要求2所述的扇出型晶圆级封装结构，其特征在于：所述第一倒装芯片至少包括：
裸芯片；
连接层，位于所述裸芯片的上表面；
互联凸块，位于所述连接层上，且所述互联凸块通过所述连接层实现与所述裸芯片的电性连接；
其中，所述第一倒装芯片通过所述互联凸块键合于所述下金属化层的上表面，从而实现与所述重新布线层的电性连接。
4.根据权利要求3所述的扇出型晶圆级封装结构，其特征在于：所述连接层至少包括：
多个焊盘，位于所述裸芯片的上表面；
第二介电层，覆盖于所述裸芯片的上表面及所述焊盘；
绝缘层，位于所述第二介电层的上表面；
通孔，贯穿所述绝缘层及所述第二介电层，以暴露出所述焊盘的上表面。
5.根据权利要求4所述的扇出型晶圆级封装结构，其特征在于：所述互联凸块形成于所述焊盘的上表面并覆盖部分绝缘层，且所述互联凸块通过所述焊盘实现与所述裸芯片的电性连接。
6.根据权利要求5所述的扇出型晶圆级封装结构，其特征在于：所述金属连接柱、所述焊球凸块及所述互联凸块分别为由金属柱及形成于所述金属柱上表面的金属帽组成的金属组合结构，或者所述金属连接柱、所述焊球凸块及所述互联凸块分别为金属焊料球。
7.根据权利要求6所述的扇出型晶圆级封装结构，其特征在于：所述金属柱的材料包括Cu或Ni，所述金属帽的材料及所述金属焊料球的材料分别包括锡、铜、镍、银锡铜合金或锡基合金。
8.根据权利要求4～7任一项所述的扇出型晶圆级封装结构，其特征在于：所述第一介电层及所述第二介电层均采用低k介电材料。
9.根据权利要求1～7任一项所述的扇出型晶圆级封装结构，其特征在于：所述塑封层的材料包括聚酰亚胺、硅胶或环氧树脂。
10.根据权利要求1～7任一项所述的扇出型晶圆级封装结构，其特征在于：所述钝化层的材料包括氧化硅或氮化硅。
11.一种扇出型晶圆级封装结构的制备方法，其特征在于，所述扇出型晶圆级封装结构的制备方法至少包括如下步骤：
提供一载体，于所述载体的上表面形成粘合层，并于所述粘合层的上表面形成钝化层；
于所述钝化层的上表面形成重新布线层；
于所述重新布线层的上表面键合第一倒装芯片及金属连接柱，所述倒装芯片及所述金属连接柱均与所述重新布线层实现电性连接；
于所述重新布线层的上表面形成第一塑封层，所述第一塑封层填满所述第一倒装芯片、所述金属连接柱及所述重新布线层之间的间隙，并将所述第一倒装芯片及所述金属连接柱封裹塑封；
于所述第一塑封层的上表面键合第二倒装芯片；所述第二倒装芯片位于所述第一倒装芯片的上方，且经由所述金属连接柱与所述重新布线层电连接；
于所述第一塑封层的上表面形成第二塑封层，所述第二塑封层填满所述第二倒装芯片与所述第一塑封层之间的间隙，并将所述第二倒装芯片封裹塑封；
去除所述载体及所述粘合层；
于所述钝化层内形成若干个开口，所述开口暴露出部分所述重新布线层；
于所述开口内的所述重新布线层的表面形成焊球凸块。
12.根据权利要求11所述的扇出型晶圆级封装结构的制备方法，其特征在于：于所述钝化层的上表面形成重新布线层包括如下步骤：
于所述钝化层的上表面形成第一层金属线层；
于所述钝化层的上表面形成覆盖第一层所述金属线层的上表面及侧壁的第一介电层；
于所述第一介电层内形成与所述第一层金属线层电性连接的其他金属线层，相邻所述金属线层之间经由金属插塞电连接；
于所述第一介电层的上表面形成下金属化层，所述下金属化层与所述金属布线层电连接。
13.根据权利要求12所述的扇出型晶圆级封装结构的制备方法，其特征在于，所述第一倒装芯片至少包括：裸芯片；连接层，位于所述裸芯片的上表面；互联凸块，位于所述连接层上，且所述互联凸块通过所述连接层实现与所述裸芯片的电性连接；其中，所述第一倒装芯片通过所述互联凸块键合于所述下金属化层的上表面，从而实现与所述重新布线层的电性连接；于所述重新布线层的上表面键合所述第一倒装芯片包括如下步骤：
于所述互联凸块的上表面或者所述下金属化层的上表面形成助焊剂胶层；
将所述互联凸块的顶部对准所述下金属化层所在的位置，然后进行回流焊接，从而使所述第一倒装芯片通过所述互联凸块键合于所述下金属化层的上表面。
14.根据权利要求11所述的扇出型晶圆级封装结构的制备方法，其特征在于：采用模塑底部填充工艺于所述重新布线层的上表面形成所述第一塑封层；采用模塑底部填充工艺于所述第一塑封层的上表面形成所述第二塑封层。
15.根据权利要求11所述的扇出型晶圆级封装结构的制备方法，其特征在于：采用激光打孔工艺于所述钝化层内形成所述开口。
CN201710339239.5A 2017-05-15 2017-05-15 扇出型晶圆级封装结构及其制备方法 Pending CN106981468A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710339239.5A CN106981468A (zh) 2017-05-15 2017-05-15 扇出型晶圆级封装结构及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710339239.5A CN106981468A (zh) 2017-05-15 2017-05-15 扇出型晶圆级封装结构及其制备方法

Publications (1)

Publication Number Publication Date
CN106981468A true CN106981468A (zh) 2017-07-25

Family

ID=59341874

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710339239.5A Pending CN106981468A (zh) 2017-05-15 2017-05-15 扇出型晶圆级封装结构及其制备方法

Country Status (1)

Country Link
CN (1) CN106981468A (zh)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107359144A (zh) * 2017-08-02 2017-11-17 中芯长电半导体（江阴）有限公司 3d系统级扇出型封装结构及其制备方法
CN108417540A (zh) * 2018-03-26 2018-08-17 李春林 一种指纹识别芯片装置
CN110197823A (zh) * 2019-04-09 2019-09-03 上海中航光电子有限公司 面板级芯片装置及其封装方法
CN112582284A (zh) * 2019-09-30 2021-03-30 中芯长电半导体（江阴）有限公司 晶圆级芯片封装结构及封装方法
CN114937611A (zh) * 2022-05-27 2022-08-23 盛合晶微半导体(江阴)有限公司 一种扇出型晶圆级封装结构及其制备方法
CN114975136A (zh) * 2021-10-22 2022-08-30 盛合晶微半导体(江阴)有限公司 系统晶圆级芯片封装方法及结构
CN114975418A (zh) * 2022-04-29 2022-08-30 盛合晶微半导体(江阴)有限公司 三维扇出型内存的pop封装结构及其封装方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050230797A1 (en) * 2002-11-07 2005-10-20 Kwun-Yo Ho Chip packaging structure
CN103000593A (zh) * 2011-09-09 2013-03-27 台湾积体电路制造股份有限公司 用于半导体器件的封装方法和结构
CN105225965A (zh) * 2015-11-03 2016-01-06 中芯长电半导体（江阴）有限公司 一种扇出型封装结构及其制作方法
US20160155723A1 (en) * 2014-11-27 2016-06-02 Chengwei Wu Semiconductor package

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050230797A1 (en) * 2002-11-07 2005-10-20 Kwun-Yo Ho Chip packaging structure
CN103000593A (zh) * 2011-09-09 2013-03-27 台湾积体电路制造股份有限公司 用于半导体器件的封装方法和结构
US20160155723A1 (en) * 2014-11-27 2016-06-02 Chengwei Wu Semiconductor package
CN105225965A (zh) * 2015-11-03 2016-01-06 中芯长电半导体（江阴）有限公司 一种扇出型封装结构及其制作方法

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107359144A (zh) * 2017-08-02 2017-11-17 中芯长电半导体（江阴）有限公司 3d系统级扇出型封装结构及其制备方法
CN108417540A (zh) * 2018-03-26 2018-08-17 李春林 一种指纹识别芯片装置
CN110197823A (zh) * 2019-04-09 2019-09-03 上海中航光电子有限公司 面板级芯片装置及其封装方法
CN112582284A (zh) * 2019-09-30 2021-03-30 中芯长电半导体（江阴）有限公司 晶圆级芯片封装结构及封装方法
CN114975136A (zh) * 2021-10-22 2022-08-30 盛合晶微半导体(江阴)有限公司 系统晶圆级芯片封装方法及结构
CN114975418A (zh) * 2022-04-29 2022-08-30 盛合晶微半导体(江阴)有限公司 三维扇出型内存的pop封装结构及其封装方法
CN114975418B (zh) * 2022-04-29 2024-02-27 盛合晶微半导体(江阴)有限公司 三维扇出型内存的pop封装结构及其封装方法
CN114937611A (zh) * 2022-05-27 2022-08-23 盛合晶微半导体(江阴)有限公司 一种扇出型晶圆级封装结构及其制备方法
CN114937611B (zh) * 2022-05-27 2024-01-30 盛合晶微半导体(江阴)有限公司 一种扇出型晶圆级封装结构及其制备方法

Similar Documents

Publication Publication Date Title
CN106981468A (zh) 扇出型晶圆级封装结构及其制备方法
CN104795371B (zh) 扇出型封装件及其形成方法
US8659113B2 (en) Embedded semiconductor die package and method of making the same using metal frame carrier
CN107706521A (zh) 扇出型天线封装结构及其制备方法
CN106098665B (zh) 互连结构、封装的半导体器件和半导体器件的封装方法
CN108063094A (zh) 基于基板的扇出型晶圆级封装
US8624377B2 (en) Method of stacking flip-chip on wire-bonded chip
CN107146785A (zh) 具有3d堆叠天线的扇出型封装结构及其制备方法
CN109786260A (zh) 多芯片集成扇出封装件
CN107706520A (zh) 扇出型天线封装结构及其制备方法
CN107301983A (zh) 扇出型封装结构及其制备方法
CN206931599U (zh) 具有3d堆叠天线的扇出型封装结构
CN206931562U (zh) 扇出型单裸片封装结构
CN106531715A (zh) 系统级封装及用于制造系统级封装的方法
CN107742778A (zh) 扇出型天线封装结构及其制备方法
CN107195551A (zh) 扇出型叠层封装结构及其制备方法
CN107527880A (zh) 扇出型封装结构及其制备方法
CN107910311A (zh) 一种扇出型天线封装结构及其制备方法
CN107887366A (zh) 扇出型天线封装结构及其制备方法
CN107393910A (zh) 扇出型系统级封装结构及其制备方法
CN107104090A (zh) 重新布线层、具有所述重新布线层的封装结构及制备方法
CN107452702A (zh) 半导体芯片的封装结构及封装方法
CN107393885A (zh) 扇出型封装结构及其制备方法
CN106684055A (zh) 一种扇出型晶圆级封装结构及其制备方法
CN107195625A (zh) 双面塑封扇出型系统级叠层封装结构及其制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20170725