JP2016506078A - 封止されたボンド要素を有する超小型電子パッケージングのための構造体 - Google Patents

封止されたボンド要素を有する超小型電子パッケージングのための構造体 Download PDF

Info

Publication number
JP2016506078A
JP2016506078A JP2015549561A JP2015549561A JP2016506078A JP 2016506078 A JP2016506078 A JP 2016506078A JP 2015549561 A JP2015549561 A JP 2015549561A JP 2015549561 A JP2015549561 A JP 2015549561A JP 2016506078 A JP2016506078 A JP 2016506078A
Authority
JP
Japan
Prior art keywords
microelectronic
bond
elements
substrate
package
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2015549561A
Other languages
English (en)
Other versions
JP6484179B2 (ja
JP2016506078A5 (ja
Inventor
ハーバ，ベルガセム
モハメッド，イリヤス
キャスキー，テレンス
コー，レイナルド
チャウ，エリス
Original Assignee
インヴェンサス・コーポレイション
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by インヴェンサス・コーポレイション filed Critical インヴェンサス・コーポレイション
Publication of JP2016506078A publication Critical patent/JP2016506078A/ja
Publication of JP2016506078A5 publication Critical patent/JP2016506078A5/ja
Application granted granted Critical
Publication of JP6484179B2 publication Critical patent/JP6484179B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3135—Double encapsulation or coating and encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H05K1/0298—Multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/1012—Auxiliary members for bump connectors, e.g. spacers
    • H01L2224/10122—Auxiliary members for bump connectors, e.g. spacers being formed on the semiconductor or solid-state body to be connected
    • H01L2224/10125—Reinforcing structures
    • H01L2224/10126—Bump collar
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
    • H01L2224/11334—Manufacturing methods by local deposition of the material of the bump connector in solid form using preformed bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
    • H01L2224/1134—Stud bumping, i.e. using a wire-bonding apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/119—Methods of manufacturing bump connectors involving a specific sequence of method steps
    • H01L2224/1191—Forming a passivation layer after forming the bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1301—Shape
    • H01L2224/13016—Shape in side view
    • H01L2224/13017—Shape in side view being non uniform along the bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13022—Disposition the bump connector being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13075—Plural core members
    • H01L2224/13076—Plural core members being mutually engaged together, e.g. through inserts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13075—Plural core members
    • H01L2224/1308—Plural core members being stacked
    • H01L2224/13082—Two-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/1401—Structure
    • H01L2224/1403—Bump connectors having different sizes, e.g. different diameters, heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/1405—Shape
    • H01L2224/14051—Bump connectors having different shapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/141—Disposition
    • H01L2224/1412—Layout
    • H01L2224/1413—Square or rectangular array
    • H01L2224/14134—Square or rectangular array covering only portions of the surface to be connected
    • H01L2224/14135—Covering only the peripheral area of the surface to be connected, i.e. peripheral arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16104—Disposition relative to the bonding area, e.g. bond pad
    • H01L2224/16105—Disposition relative to the bonding area, e.g. bond pad the bump connector connecting bonding areas being not aligned with respect to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H01L2224/1701—Structure
    • H01L2224/1703—Bump connectors having different sizes, e.g. different diameters, heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H01L2224/1705—Shape
    • H01L2224/17051—Bump connectors having different shapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45014—Ribbon connectors, e.g. rectangular cross-section
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45015—Cross-sectional shape being circular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45155—Nickel (Ni) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/4554—Coating
    • H01L2224/45599—Material
    • H01L2224/456—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45624—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/4554—Coating
    • H01L2224/45599—Material
    • H01L2224/456—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45655—Nickel (Ni) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1023—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the support being an insulating substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1041—Special adaptations for top connections of the lowermost container, e.g. redistribution layer, integral interposer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1058—Bump or bump-like electrical connections, e.g. balls, pillars, posts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/15321—Connection portion the connection portion being formed on the die mounting surface of the substrate being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/15322—Connection portion the connection portion being formed on the die mounting surface of the substrate being a pin array, e.g. PGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10431—Details of mounted components
    • H05K2201/10507—Involving several components
    • H05K2201/10515—Stacked components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10954—Other details of electrical connections
    • H05K2201/10977—Encapsulated connections
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Abstract

構造体１０は、第１表面の第１部分にある導電性要素１８に接合された基部と、基板１２から離れて位置する端面とを有するボンド要素２４を含むことができる。誘電体封止要素４０は、第１部分の上にあるとともに第１部分から広がりを有し、ボンド要素２４を互いに分けるためにボンド要素２４間の空間を満たしている。封止要素４０は、第１表面から離れて位置する第３表面を有している。ボンド要素２４の封止されていない部分は、第３表面における、封止要素により覆われていない端面の少なくとも一部によって定められる。封止要素４０は、第１表面における第２部分２１０を少なくとも部分的に定めている。この第２部分は、第１部分以外の部分であり、超小型電子素子６０２の全エリアを収容するだけのサイズのエリアを有している。幾つかの導電性要素１８は第２部分にあり、このような超小型電子素子６０２と接続するために構成されている。【選択図】図３

Description

本発明は超小型電子パッケージングのための構造に関する。
［関連出願の相互参照］
本出願は、２０１２年１２月２０日に出願された米国特許出願第１３／７２２，１８９号の継続出願であり、その開示内容は引用することにより本明細書の一部をなすものとする。
半導体チップ等の超小型電子素子には一般に、当該超小型電子素子を保護し、より大きな回路の他の要素への接続を容易にする要素が設けられている。例えば、半導体チップは通常、対向した前面及び背面を有し、前面にコンタクトを有する、小さく平坦な素子として提供される。コンタクトは、チップ内に一体的に形成された数多くの電子回路素子に電気的に接続される。このようなチップは、最も一般的には、基板と呼ばれる小型の回路パネルを有するパッケージ内に設けられる。チップは通常、その前面又は背面が基板の表面に重なるようにして基板に取り付けられ、この基板は通常、該基板の表面に端子を有している。端子はチップのコンタクトに電気的に接続される。パッケージは通常、基板とは反対側のチップの面上で、チップを覆う何らかの形のカバーも有している。カバーはチップを保護し、場合によっては、チップと基板の導電性要素との間の接続を保護する役割を果たす。このようにパッケージ化されているチップは、回路基板等の回路パネルに取り付けることができる。これは、基板の端子を、より大きな回路パネルの、コンタクトパッド等の導電性要素に接続することによりなされる。
ある種のパッケージにおいて、チップは、その前面又は背面が基板の上面に重なるように取り付けられる一方で、端子は反対側の下面に設けられる。誘電体の塊がチップを、そして最も一般的には、チップと基板の導電性要素との間の電気的接続を覆っている。誘電体の塊は、流動性誘電体組成物がチップと、基板の上面の全体又は一部とを覆うものとなるように、該誘電体組成物をチップの周囲に形作ることにより形成することができる。このようなパッケージは一般に「オーバーモールド型（overmolded）」パッケージと呼ばれ、誘電体材料の塊は「オーバーモールド」と呼ばれる。オーバーモールドパッケージは、製造するのに経済的であるため、広く用いられる。
用途によっては、より大きな回路パネルの表面上の同じ空間に複数のチップを設けることができるように、チップパッケージを互いに積み重ねることが望ましい。また、チップへの多くの入出力の相互接続を有することが望ましい。ある種のオーバーモールドパッケージは、チップによって覆われているエリアの外側、通常は、オーバーモールドによって覆われるエリアの外側にある基板の上面にスタック用コンタクトを組み込んでいる。このようなパッケージは、下側のパッケージのスタック用コンタクトとスタックにおけるすぐ上のパッケージの端子との間に延びている半田ボール、細長いポスト、ワイヤボンド又は他の導電性接続等の相互接続要素を用いて、互いに積み重ねることができる。このような構成において、スタック内の全てのパッケージは、スタックの下部にあるパッケージの端子に電気的に接続される。さらに、スタック内の上側のパッケージの基板は、すぐ下のパッケージ内の誘電体オーバーモールドの上に位置するため、上側のパッケージの端子と下側のパッケージのスタック用コンタクトとの間には垂直方向において相当の間隙がある。相互接続素子はこの間隙を橋渡ししなければならない。
スタック可能パッケージ、及び上面取付け用パッドを有する他のパッケージを開発するために本技術分野において多大な努力がなされているものの、更なる改善が望ましい。
一実施形態によれば、構造体は、対向した第１表面及び第２表面と、第１表面にある複数の導電性要素とを有する基板を備えたものとすることができる。さらに、この構造体は、第１表面の第１部分にある導電性要素の個々の導電性要素に接合された基部と、基板及び基部から離れて位置する端面とを有するボンド要素を備えたものとすることができる。ボンド要素はそれぞれ、該ボンド素子の基部から端面まで広がりを有している。さらに、この構造体は、基板の第１表面の第１部分にあって、この第１部分から広がりを有する誘電体封止要素を備えたものとすることができる。この封止要素は、ボンド要素が封止要素によって互いに別個のものとなるようにボンド要素間の空間を満たしている。この封止要素は、基板の第１表面から離れて位置する第３表面と、第３表面から第１表面に向かって広がるエッジ面とを有している。ボンド素子の封止されていない部分は、少なくとも、第３表面においてこの封止要素によって覆われていないボンド要素の端面の部分によって形成される。この封止要素により、第１表面の第２部分が少なくとも部分的に形成されている。第２部分は、第１表面の第１部分以外の部分であって、超小型電子素子の全体を収容できるサイズのエリアを有している。第１表面にある導電性要素の少なくとも幾つかは、第２部分にあって、前記超小型電子素子と接続するためのものとして構成されている。
別の実施形態によれば、構造体を作製する方法は、基板上に誘電体封止要素を形成するステップを含む。基板は、対向した第１表面及び第２表面と、第１表面にある複数の導電性要素とを有している。ボンド要素は、そのボンド要素の基部において、第１表面の第１部分にある導電性要素の個々の導電性要素に接合される。ボンド要素の端面は、基板及び基部から離れて位置している。ボンド要素はそれぞれ、そのボンド要素の基部から端面まで広がりを有している。誘電体封止要素は、基板の第１表面の第１部分にあってこの第１部分から広がりを有し、ボンド要素が該封止要素によって互いに別個のものとなるようにボンド要素間の空間を満たすように形成される。封止要素は、基板の第１表面から離れた側にある第３表面と、第３表面から第１表面に向かって広がるエッジ面とを有する。ボンド要素の封止されていない部分は、少なくとも、第３表面において封止要素によって覆われないボンド要素の端面の部分により形成される。封止要素は、第１表面の第２部分を少なくとも部分的に定めている。第２部分は、第１表面の第１部分以外の部分であって超小型電子素子の全体を収容できるサイズのエリアを有する。第１表面にある導電性要素のうちの少なくとも幾つかは、第２部分にあって、前記超小型電子素子と接続できるように構成されている。
別の実施形態によれば、構造体は、対向した第１表面及び第２表面と、第１表面にある複数の導電性要素とを有するアクティブダイを備えたものとすることができる。さらに、この構造体は、第１表面の第１部分にある導電性要素の個々の導電性要素に接合された基部と、ダイ及び基部から離れて位置する端面とを有するボンド要素を備えたものとすることができる。ボンド要素はそれぞれ、そのボンド要素の基部から端面まで広がっている。さらに、この構造体は、ダイの第１表面の第１部分の上にあって、第１部分から広がりを有する誘電体封止要素を備えたものとすることができる。誘電体封止要素は、その封止要素によってボンド要素が互いに別個のものとなるように、ボンド要素間の空間を満たしている。封止要素は、ダイの第１表面から離れた側にある第３表面と、第３表面から第１表面に向かって広がっているエッジ面とを有する。ボンド要素の封止されていない部分は、少なくとも、第３表面において封止要素によって覆われないボンド要素の端面の部分によって形成される。封止要素は、第１表面の第２部分を少なくとも部分的に形成することができる。第２部分は、第１表面の第１部分以外の部分であって、超小型電子素子の全体を収容できるサイズのエリアを有する。第１表面にある導電性要素のうちの少なくとも幾つかは、第２部分にあって、前記超小型電子素子と接続できるように構成されている。
別の実施形態によれば、構造体を作製する方法は、ウェハーレベルにおいて設けられるアクティブダイ上に誘電体封止要素を形成するステップを含むものとすることができる。ダイは、対向した第１表面及び第２表面と、第１表面にある複数の導電性要素とを有する。ボンド要素が、そのボンド要素の基部において、第１表面の第１部分にある導電性要素の個々の導電性要素に接合することができる。ボンド要素の端面は基板及び基部から離れて位置している。ボンド要素はそれぞれ、そのボンド要素の基部から端面まで広がっている。誘電体封止要素は、ダイの第１表面の第１部分の上にあり、この第１部分から広がりを有し、ボンド要素が該封止要素によって互いに別個のものとなるようにボンド要素間の空間を満たすように形成される。封止要素は、ダイの第１表面から離れた側にある第３表面と、第３表面から第１表面に向かって広がるエッジ面とを有する。ボンド要素の封止されていない部分は、少なくとも、第３表面において封止要素によって覆われないボンド要素の端面の部分により形成される。封止要素は、第１表面の第２部分を少なくとも部分的に形成している。第２部分は第１表面の第１部分以外の部分であって、超小型電子素子の全体を収容できるサイズのエリアを有する。第１表面にある導電性要素のうちの少なくとも幾つかは、第２部分にあって、前記超小型電子素子と接続できるように構成されている。
図１は、本開示の一実施形態による、構造体を製造する方法において用いられる基板を示す断面図である。図２は、本開示の一実施形態による、製造工程の後期の段階における基板及び関連する要素を示す断面図である。図３は、本開示の一実施形態による、図１及び図２の基板及び関連する要素を用いて形成される構造体を示す断面図である。 図４Ａは、本開示の一実施形態による、例示的な構造の断面図である。図４Ｂは、製造工程の後期の段階における、図４Ａの構造の断面図である。 図４Ｃは、本開示の一実施形態による、別の例示的な構造の断面図である。図４Ｄは、製造工程の後期の段階における、図４Ｃの構造の断面図である。 図５は、本開示の一実施形態による、別の例示的な構造の断面図である。図６は、本開示の一実施形態による、別の例示的な構造の断面図である。 図７Ａは、図３の構造を示す平面図である。図７Ｂは、本開示による、例示的な構造を示す平面図である。 図７Ｃは、本開示による、例示的な構造を示す平面図である。図７Ｄは、図５の構造を示す平面図である。 本開示による、例示的な構造を示す平面図である。 図８は、本開示による、図３の構造を含む例示的なパッケージアセンブリの断面図である。図９は、本開示による、図３の構造を含む別の例示的なパッケージアセンブリの断面図である。 本開示による、図３の構造を含む別の例示的なパッケージアセンブリの断面図である。 本開示による、図３の構造を含む別の例示的なパッケージアセンブリの断面図である。 図１０Ａのパッケージアセンブリの底面図である。 本開示による、図５の構造を含む例示的なパッケージアセンブリの断面図である。 本開示によるシステムを示す説明図である。 図１４は、本開示の一実施形態による、構造体を製造するある段階におけるアクティブダイ及び関連する要素を示す断面図である。図１５は、本開示の一実施形態による、図１４のダイ及び関連する要素を用いて形成される構造体を示す断面図である。 図１６Ａは、本開示の一実施形態による、アクティブダイを含む例示的な構造の断面図である。図１６Ｂは、製造工程の後期の段階における図１６Ａの構造の断面図である。 図１６Ｃは、本開示の一実施形態による、アクティブダイを含む別の例示的な構造の断面図である。図１６Ｄは、製造工程の後期の段階における図１６Ｃの構造の断面図である。 本開示による、図１５の構造を含む例示的なパッケージアセンブリの断面図である。 図１８は、本開示による、図１５の構造を含む例示的なパッケージアセンブリの断面図である。図１９は、本開示による、図１５の構造を含む例示的なパッケージアセンブリの断面図である。 図２０は、本開示による、構造を含む例示的なパッケージアセンブリの断面図である。図２１は、本開示による、構造を含む例示的なパッケージアセンブリの断面図である。
本開示の一実施形態による構造体１０（図３参照）は、第１表面１４及び第２表面１６を有する基板１２（図１参照）を備えている。基板１２は通常、実質的に平坦である誘電体要素の形態である。この誘電体要素は、シート状で薄型とすることができる。特定の実施形態では、誘電体要素は、限定はされないが、ポリイミド、ポリテトラフルオロエチレン（「ＰＴＦＥ」）、エポキシ、エポキシガラス、ＦＲ−４、ＢＴ樹脂、熱可塑性又は熱硬化性のプラスチック材料等の有機誘電体材料又は複合誘電体材料の１以上の層２３を含むことができる。第１表面１４及び第２表面１６は、互いに実質的に平行であることが好ましく、表面１４及び１６に垂直な方向に距離を置いて位置し、それが基板１２の厚さとなる。基板１２の厚さは、本出願にとって通常受け入れ可能な厚さの範囲内にあることが好ましい。一実施形態では、第１表面１４と第２表面１６との間の距離は約２５μｍ〜５００μｍである。この説明の目的で、第１表面１４は第２表面１６の反対側に又は離れて位置しているものとして説明することができる。このような説明は、本明細書にて用いられる、要素の垂直位置又は水平位置を指す、該要素の相対的位置の任意の他の説明とともに、図面内の要素の位置と一致するように説明の目的でのみなされるものであって、これに限定されるわけではない。
コンタクト、パッド、トレース又は端子を含む場合がある導電性要素１８は、基板１２の第１表面１４にある。本開示において、導電性要素が基板表面「にある」という表現は、基板に任意の他の要素が組み付けられていない場合に、その導電性要素が、基板の外部から基板表面に向かって基板表面に垂直な方向に移動する仮想的な点との接触に利用可能であるということを意味する。したがって、基板表面にある端子又は他の導電性要素は、その表面から突出したものとすることができるか、その表面と同一平面をなすものとすることができるか、又はその表面から見て基板内の穴若しくは凹部に埋め込まれたものとすることができる。さらに、本開示において、導電性要素が回路パネル、半導体チップ等の超小型電子素子又は同様の素子の表面「にある」という表現は、パネル又は素子に任意の他の要素が組み付けられていない場合に、その導電性要素が、パネル又は素子の外部からパネル又は素子の表面に向かってパネル又は素子の表面に垂直な方向に移動する仮想的な点と接触するために利用可能であることを意味する。さらに、本開示において、トレースが表面「に沿って」延びているという表現は、そのトレースが表面に近接して、かつ表面に対して実質的に平行に延びているということを意味する。
導電性要素１８として含まれるトレース２９は、表面１４において、導電性材料の、平坦で薄く細長いストリップとして形成することができる。実施形態によっては、トレースは、類似の組成を有する導電性要素１８として含まれる端子２７と一体に形成し、かつ該端子２７から延びたものとすることができる。さらに、表面１４において導電性要素１６として含まれるコンタクトパッド２６は、表面１４上でトレース２９によって相互に接続することができる。
導電性要素１８としての役割を果たす端子、パッド又はトレースは、基板の表面１４上に端子、パッド及びトレースをめっきする等の数多くの既知の方法によって作製することができる。一実施形態では、トレースは、該トレースの表面が基板表面と実質的に同一平面をなすように、基板表面に埋め込まれる場合がある。一実施形態では、導電性要素１８は、銅、銅、金、ニッケル、又は、こうした用途に合った他の材料等の固体金属材料から形成することができる。他の材料には、銅、金、ニッケル、その組み合わせの１以上を含む種々の合金が含まれる。
導電性要素１８のうちの少なくとも幾つかは、第２導電性要素２０と相互接続することができ、この第２導電性要素は、導電性要素１８に関して説明したのと同様に、基板１２の第２表面１６にある導電性パッド、トレース又は端子を含むことができる。このような相互接続は、導電性要素１８及び２０と同じ材料からなることができる導電性金属により裏打ち（line）するか、又は満たすことのできる、基板１２内に形成されたビア２２を用いて行うことができる。基板１２内のビア２２は、基板１２の表面１４若しくは１６にあるトレースによって、又は基板１２内にあるトレース１９によって完全に閉じられていることが望ましい。基板１２は複数の誘電体材料層２３を含むことができ、それらの層２３の隣接する層の間にトレース１９の層が配置されている。導電性要素１８として含まれるコンタクトパッド２５及び端子３１は、同じく導電性要素１８としての役割を果たす、表面１６上のトレース３３によって更に相互接続することができる。
図２に示しているように、構造体１０は複数のボンド要素２４を更に含むことができる。これらのボンド要素２４は、表面１４の一部分５０において、導電性要素１８のパッド２６等において導電性要素１８のうちの少なくとも幾つかに接合されている。一部分５０は、図７Ａに示す一部分５０Ａ及び５０Ｂなどの、表面１４の１以上のエリアを含むことができる。ボンド要素２４は、その基部２８においてパッド２６に接合され、各基部２８及び基板１２から離れて位置する自由端（free end）３０に向かって延びているものとすることができる。ボンド要素２４の端部３０は、それら端部が表面１４にある導電性要素１８に電気的に接続される超小型電子素子に、又はそのような超小型電子素子に更に接続される、基板１０を含む超小型電子アセンブリ内の任意の他の導電性機構に、電気的に接続されることも接合されることもないという点で、自由であると特徴付けられる。言い換えると、自由端３０は、基板１０を含む超小型電子アセンブリの外部にある導電性機構に直接、又は本明細書において説明される半田ボール若しくは他の機構を通して間接的で電気的に接続するために利用可能である。例えば、図３及び図４Ａ〜図４Ｄの説明とともに本文において後に説明するような誘電性封止要素４０を形成するなどの封止材料（encapsulant material）によって、又は別の導電性機構に接合するか若しくは電気的に接続することによって、自由端３０を所定の位置に保持することができるということは、任意のそのような機構が、基部が接合されている表面１４又は１６等の表面にある導電性要素と接合される超小型電子素子に電気的に接続されない限り、それらの端部が本明細書において説明されるように「自由」でないということを意味するわけではない。逆に、基部２８は、本明細書に記載されているように、表面１４又は１６において接続される超小型電子素子に直接、又は間接的に電気的に接続されるため、自由ではない。
図２に示しているように、基部２８は実質的に丸みを帯び、ボンド要素２４のエッジ面３２から外側に広がった形状とすることができる。そして、ボンド要素２４は、基部２８と端部３０との間に形成されたワイヤボンドとすることができる。基部３０の個々のサイズ及び形状は、ワイヤボンド２４を形成するために用いられる材料のタイプ、ワイヤボンド２４と導電性要素１８との所望の接続強度、又はワイヤボンド２４を形成するために用いられる個々のプロセスによって異なる場合がある。ワイヤボンド２４を形成するための例示的な方法は、Ｏｔｒｅｍｂａに対する米国特許第７，３９１，１２１号及び米国特許出願公開第２００５／００９５８３５号に記載されており、いずれの開示内容も、その全体を引用することにより本明細書の一部をなすものとする。代替的な実施形態では、ワイヤボンド２４のうちの幾つかが、導電性要素１９と、基板１２内のビア２２の導電性材料とを通して、基板１２の第２表面１６にある導電性素子２０に接合される場合がある。
ボンド要素２４は、銅、金、ニッケル、半田又はアルミニウム等の導電性材料から作製することができる。さらに、ボンド要素２４は、銅又はアルミニウム等の導電性材料のコアに、例えばコーティングがコアを覆って塗布されたもの等の、材料の組み合わせから作製することができる。コーティングは、アルミニウム、ニッケル等の第２の導電性材料からなることができる。あるいは、コーティングは、絶縁ジャケット等の絶縁材料からなることができる。一実施形態では、ボンド要素２４を形成するために用いられるワイヤは、約１５μｍ〜１５０μｍの厚み、すなわち、ワイヤの長さと交差する寸法での厚みを有することができる。
ウェッジボンディングが用いられる実施形態を含む他の実施形態では、ワイヤボンド２４は、約５００μｍまでの厚みを有することができる。一般的に、ワイヤボンドは、本技術分野において既知である特殊な装置を用いて、パッド等である導電性要素２６等の導電性要素上に形成される。ワイヤセグメントの先端が加熱され、ワイヤセグメントが結合する受容面に対して押圧され、通常、パッド２６の表面に接合されるボール又はボール状基部２８を形成する。ワイヤボンドを形成する所望の長さのワイヤセグメントがボンディングツールから引き出され、その後、ボンディングツールは、所望の長さでワイヤボンドを切断することができる。例えば、アルミニウムのワイヤボンドを形成するために用いることができるウェッジボンディングは、表面に対して概ね平行に存在するウェッジが形成されるように、ワイヤの加熱された部分が受容面にわたって引っ張られるプロセスである。ウェッジボンディングされたワイヤボンドは、その後、必要に応じて上方に曲げ、所望の長さ又は位置まで延長し、その後、切断することができる。特定の実施形態では、ワイヤボンドを形成するために用いられるワイヤは、シリンダ形状の断面を有することができる。さもなければ、ワイヤボンド又はウェッジボンディングされるワイヤボンドを形成するようにツールから送り出されるワイヤは、例えば、長方形又は台形等の多角形の断面を有することができる。
ワイヤボンド２４の自由端３０は端面３４を有している。端面３４は、コンタクトの少なくとも一部を、複数のワイヤボンド２４のそれぞれの端面３４によって形成されるアレイとして形成することができる。
図３に示しているように、構造体１０は、誘電体材料から形成された封止要素（encapsulation element）４０Ａ及び４０Ｂを更に含むことができる。図３の実施形態において、封止要素４０は、基板１２の第１表面１４の一部分５０の上方に形成することができ、基板１２から離れて位置し、かつ該基板１２から見て外側を向いている上面４２を形成している。要素４０の材料はボンド要素２４間の空間を満たし、その結果、ボンド要素２４は封止要素４０の材料によって互いに別個のものとなっている。ボンド要素２４のうち、封止されていない部分５２は、ボンド要素２４の端部３０の少なくとも一部によって、望ましくは端部３０の端面３４によって定められ、例えば表面４２において封止要素４０によって覆われていない。
図１及び図２には、個々の基板間に目に見える境界は存在しないが、特定の実施形態では、数多くの構造を有する基板が、ストリップ、テープ又はシート等の連続的又は半連続的な要素として設けられる。封止要素４０が基板上に形成された後に、構造体１０は、切断線６２に沿って切断され（個々の基板間の目に見える境界を示していない図２を参照）、図３に示した構成を有する個々の構造体１０がもたらされる。構造体１０の基板１２は、対向するエッジ６４の間に延びている。図１及び図２は、後に詳細に説明するように、基板の定められた部分の上方に超小型電子素子を収容することのできる複数の構造体を形成するのに適した基板シートの一部のみを示している。
図３に示しているように、封止要素４０Ａ及び４０Ｂは、上面４２に隣接する上部境界５６から基板１２に隣接する底部境界５８へと下方に広がっており、基板１２のエッジ６４の内側に位置する第１エッジ面４４Ａ及び４４Ｂをそれぞれ定めることができる。図７Ａに更に示すように、底部境界５８は、基板のエッジ６４によって囲まれた水平エリア６６内に位置している。一実施形態では、第１エッジ面４４Ａ及び４４Ｂはそれぞれ、要素４０Ａ、４０Ｂの表面４２から直角に広がっており、表面１４及び表面４２及び１４は互いに平行に広がっており、それにより、境界５６、５８は構造体１０の厚さ方向において位置合わせされている。
別の実施形態では、引用することにより本明細書の一部をなすものとする２０１２年１１月１２日に出願された米国特許出願第１３／６７４，２８０号において記述されているのと同様に、第１エッジ面４４Ａ及び４４Ｂのうちの一方又は両方を、上面４２に対して９０度未満の角度で、反対側に位置する他の要素４０Ａ又は４０Ｂに向かって水平方向に上面４２から遠ざかるように傾斜させることができ、その結果、第１エッジ面４４の底部境界５８が、反対側の要素４０に向かって水平方向に上部境界５６よりも上面４２から遠ざかるように形成される。
図７Ａに示しているように、一実施形態では、基板１２から一定の垂直距離にあり、第１エッジ面４４に沿って広がる任意の直線が第１の水平方向Ｈ１において一定の位置にあるように、第１エッジ面４４を形成することができる。例えば、基板から一定の垂直距離にある仮想線６８（図７Ａ）が、一定の水平位置にも位置することになる。幾つかの実施形態では、第１エッジ面４４は実質的に平面とすることができる。
要素４０Ａ及び４０Ｂはそれぞれ、上面４２から基板に向かって下方に広がる第２エッジ面４６Ａ及び４６Ｂを更に含むことができる。面４６Ａ、４６Ｂは、面４４と同様に、面４２及び１４から直角に広がったものとすることができるか、又は代替的には、それぞれ水平方向Ｈ２及びＨ１において面４２から遠ざかるように傾斜したものとすることができる。エッジ面４４と同様に、エッジ面４６は、基板１２から一定の垂直距離にあって面４６に沿って延びる任意の直線が、エッジ面４４について上記で説明したのと同様に、それぞれ水平方向Ｈ２及びＨ１において一定の位置に配置されるような形状とすることができる。
封止要素４０は、水平方向Ｈ２及びＨ１に直交する方向において表面１４から離れるように広がりを有する少なくとも約１５０マイクロメートルの厚さ（ｈ）を有することができる。また、封止要素４０は、ボンド要素２４によって別の方法で覆われていない、パッド２６を含む領域５０内の幾つかの導電性要素１８も覆う場合がある。
封止要素４０は、基部２８と、ボンド要素のエッジ面３２の少なくとも一部とを含む、領域５０内の導電性要素２６に接合されたワイヤボンド２４を少なくとも部分的に、望ましくは実質的に封止することができる。ワイヤボンド２４の一部は、封止要素によって覆われないままとすることができ、それにより、ワイヤボンド２４を、封止要素４０の外部に位置する機構又は要素に電気的に接続するために利用できるようにする。この部分は、封止されていない部分と呼ばれる場合もある。一実施形態では、ワイヤボンド２４の端面３４は、封止要素４２の表面４２において封止要素４０によって覆われていない状態である。端面３４を封止層４０によって覆われないままにするのに加えて、又はその代わりとして、エッジ面３２の一部が封止要素４０によって覆われていない他の実施形態も可能である。言い換えると、封止要素４０は、少なくとも端面３４、及び必要に応じてエッジ面３２の一部、又はその２つの組み合わせのような、ワイヤボンド２４の一部を除いて、第１表面１４の一部分５０の上に重なる要素の全ての部分を覆うことができる。図面に示される実施形態において、封止層４０の表面４２は、端部３０にあるボンド要素２４の一部を除く全てを覆うのに十分な距離だけ、基板１２の第１表面１４から間隔を置いて配置することができる。図３に示しているように、構造体１０の実施形態は、表面４２から突出し、表面４２から同じ距離にある端面３４において終端する端部を有するワイヤボンド２４等の、表面４２と同一平面をなさないワイヤボンド２４の端面３０を有することができる。
代替的には、本開示の一実施形態は、図４Ａに示す構造体１０−１を含むことができる。この構造体は上記の構造体１０の構成要素に類似の構成要素を有している。図４Ａに示しているように、構造体１０−１は封止要素４０Ａ’及び４０Ｂ’を含むことができ、その各々は、実質的に平坦（planar）で、かつ基板１２の平坦な表面１４に対して平行である上面４２を有している。要素４０Ａ’及び４０Ｂ’は、表面４２から異なった距離にある端面３４’及び３４’’をそれぞれ有するワイヤボンド２４’及び２４’’を封止し、端面３４’及び３４’’と、エッジ面３２’及び３２’’の一部とをそれぞれ含む、封止されていない部分５２’及び５２’’を形成することができる。幾つかの実施形態では、ボンド要素２４の端面３４は平坦にすることができ、ボンド要素２４のエッジ面３２は平坦にすることができ、端面３４に対して垂直に広がったものとすることができる。
図３及び図４Ａに示したような、封止されていない部分５２を有するボンド要素２４の構成は、エッジ面３２に沿って半田が吸い上げられ、端面３４に接合するのに加えてエッジ面にも接合できるようにすることによって、例えば図４Ｂに示すような半田ボール１７０等による、別の導電性要素への接続を提供することができる。また、半田ボール１７０は、エッジ面３２から表面４２の覆われていない部分にまで広がったものとすることができる。
本開示による構造体の封止要素４０によって封止されるボンド要素２４に関する他の構成も可能である。例えば、図４Ｃは、封止要素１４０Ａによって封止されたワイヤボンド２４−１を有する構造体１０−２の一実施形態を示しており、ワイヤボンド２４−１の端部３０−１は、ワイヤボンド２４−１の基部２８−１の真上に位置していない。すなわち、基板１２の第１表面１４を、平面が実質的に定められるように２つの横方向に広がっていると見なすとき（図７Ａを参照）、封止要素１４０Ａを貫通して広がるワイヤボンド２４−１の端部３０−１は、基部２８−１の対応する横方向位置から、これらの横方向のうちの少なくとも一方に変位させることができる。図４Ｃに示しているように、ワイヤボンド２４−１は、図３及び図４Ａの実施形態の場合と同様に、ワイヤボンド２４−１の縦軸に沿って実質的に真っ直ぐなものとすることができ、縦軸は、基板１２の第１表面１４に対して角度１１６で角度が付けられている。図４Ｃの断面図は第１表面１４に垂直な第１平面を通して角度１１６を示すだけであるが、ワイヤボンド２４−１はまた、その第１平面と第１表面１４との両方に垂直な別の平面内で第１表面１４に対して角度付けすることができる。こうした角度は、角度１１６と実質的に等しいか又は異なったものとすることができる。すなわち、基部２８−１に対する端部３０−１の変位は、２つの横方向にあるものとすることができ、それらの方向のそれぞれの方向に沿って同じ距離又は異なった距離とすることができる。
一実施形態では、要素１４０Ａによって封止されているワイヤボンド２４−１及び２４−２の種々のワイヤボンドは、異なる方向において、かつ第１表面１４に沿って封止要素１４０Ａ内で異なった量だけ変位させることができる。そのような構成によれば、構造体１０−２は、基板１２のレベルと比べて、要素１４０Ａの表面１４２のレベルにおいて異なるように構成されたアレイを有することができるようになる。例えば、アレイが、基板１２の第１表面１４のレベルに比べて、表面１４２レベルにおいて、より小さな若しくは大きな全体面積を覆うことができるか、又はより小さな若しくは大きなピッチを有することができる。さらに、幾つかのワイヤボンド２４−１は、異なったサイズのパッケージ化された超小型電子素子のスタック構成を収容できるように基板１２の上方に位置決めされる端部３０−１を有することができる。別の例では、１つのワイヤボンド２４−１の端部３０−１が、別のワイヤボンド２４−１の基部２８−１の実質的に上方に位置決めされ、別のワイヤボンド２４−１の端部３０−１が他の場所に位置決めされるように、ワイヤボンド２４−１を構成することができる。そのような構成は、表面１４等の、別の表面上の対応するコンタクトアレイの位置と比べて、コンタクトのアレイ内のコンタクト端面３４の相対的な位置を変更することと見なすことができる。そのようなアレイ内で、コンタクト端面の相対的な位置は、構造体１０−２から形成された超小型電子アセンブリの応用形態又は他の要件に応じて、所望により変更又は変形することができる。
図４Ｃに示しているような更なる例では、要素１４０Ａによって封止されるワイヤボンド２４−１は、基部２８−１が、基部２８−１のピッチを有する第１のパターンに配置されるように配置することができる。端面３０−１を含むワイヤボンド２４−１の封止されていない部分５２を、領域５０内の導電性パッド２６に取り付けられるワイヤボンド２４−１のそれぞれの隣接する基部２８−１間の最小ピッチより大きな最小ピッチを有する封止要素１４０Ａの表面１４２上の位置に、あるパターンにおいて配置することができるように、ワイヤボンド２４−１を構成することができる。したがって、表面１４２において隣接するワイヤボンド間の最小ピッチは、ワイヤボンドが取り付けられる基板の導電性パッド２６間の対応する最小ピッチより大きくすることができる。これを果たすために、例えば図４Ｃに示しているように、ワイヤボンドに角度を付けるか又はワイヤボンドを湾曲させ、端部３０が、上記で説明したように基部２８から１以上の横方向に変位させるようにすることができる。一実施形態では、導電性要素２６及び端部３０は、それぞれの行又は列に配置することができ、１つの行内の端面３４の横方向変位は別の行内よりも大きくすることができる。これを果たすために、ワイヤボンド２４は、例えば、基板１２の表面１４に対して異なる角度１１６をなすものとすることができる。
図４Ｃは、ワイヤボンド２４−２がその基部２４−２に対して変位した横位置に端部３０−２を有する更なる実施形態を示している。図４Ｃの実施形態では、ワイヤボンド２４−２は、ワイヤボンド２４−２内に湾曲部分１１８を含むことによって、この横変位を達成している。湾曲部分１１８は、ワイヤボンド形成プロセス中の更なるステップにおいて形成することができ、例えばワイヤ部分が所望の長さまで引き出されている間にもたらすことができる。このステップは、単一機械の使用を含むことができる入手可能なワイヤボンディング機器を使用して実施することができる。
湾曲部分１１８は、必要に応じて種々の形状をとって、ワイヤボンド２４−２の端部３０−２の所望の位置を達成することができる。例えば、図４Ｃに示すように、湾曲部分１１８は、ワイヤボンド２４−２（Ａ）に含まれる形状等の様々な形状のＳ字形状湾曲又はワイヤボンド２４−２（Ｂ）における形のようなより平滑な形のＳ字形状湾曲として形成することができる。さらに、湾曲部分１１８は、端部３０−２より基部２８−２の近くに配置することができ、その逆も同様である。湾曲部分１１８はまた、螺旋若しくはループの形態にすることもできるし、複数の方向又は異なる形状若しくは特徴の湾曲を含む複合体にすることもできる。
一実施形態では、構造体１０−２は、その中に異なるタイプのボンド要素２４がそれぞれ封止された封止要素１４０を含むことができる。図４Ｃを参照すると、要素１４０Ａはボンド要素２４のようなワイヤボンド又はワイヤを含むことができ、封止要素１４０Ｂは、ボンド要素１２４として、マイクロピラー又はポスト等の実質的に垂直な導電性機構を含むことができる。
図４Ｃに示しているように、構造体は、種々の形状を有するボンド要素の任意の組み合わせを含むことができ、それにより、基部とその端部との間の種々の相対的横方向変位につながることを理解されたい。図３及び図４Ａに示したように、ボンド要素２４の幾つかは、実質的に真っ直ぐであり、端部３０がボンド要素２４のそれぞれの基部２８の上方に配置される一方で、他のボンド要素２４は、湾曲した部分１１８を含み、端部３０と基部２８との間に多少の僅かな相対的横変位をもたらす。さらに、幾つかのボンド要素２４は、スイープ（sweep）形状を有する湾曲部分１１８を含み、関連する基部２８から横方向に、端部２８の距離より長い距離に変位した端部３０をもたらす。
ボンド要素２４のそのような実施形態では、そのワイヤボンドは、端部３０において、かつ端面３４から離れるように広がりを有するワイヤボンドのエッジ面の少なくとも一部に沿って、封止要素によって覆われないように構成することができる。図３及び図４Ａ、図４Ｃにおいて示したように、ボンド要素の自由端は覆われていないが、それに加えて、又はその代わりに、エッジ面３２の一部が封止要素によって覆われていない場合がある。そのような構成は、その構造を含む超小型電子アセンブリを、電気的接続を通して適切な機構に接地するために、又は超小型電子アセンブリの側方に配置される他の機構への機械的又は電気的接続のために用いることができる。
さらに、図４Ｃを参照すると、封止要素１４０Ｂはボンド要素１２４を封止することができ、それらのボンド要素は、その基部１２８において、表面１４にある導電性要素２６と接続されるポスト又はマイクロピラーの形をとる。要素１４０Ｂは、表面１４２より基板１２の近くに位置決めされる後退面（recessed surface）１４４が作られるようにエッチング除去されるか、成形されるか、又は別の方法で形成されたエリアを含むように構成することができる。１以上のマイクロピラー１２４−１は、後退面１４４に沿ったエリア内で覆われない場合がある。図４Ｃに示す例示的な実施形態では、ボンド要素１２４−１の封止されていない部分１５２を形成するために、端面１３４−１、及びマイクロピラー１２４−１のエッジ面１３２−１の一部が封止要素１４０Ｂによって覆われていない場合がある。
一実施形態では、ポスト１２４−１の基部１２８−１は、表面１４上でスタッドバンプ１６５によって導電性要素２６と接合することができる。スタッドバンプは基本的に、銅端部、ニッケル端部、銀端部、プラチナ端部及び金端部３８のうちの１以上からなることができ、ポスト１２４−１が非湿潤性（non-wettable）の金属から形成されるとき、導電性相互接続を形成する１つの方法を提供することができる。
ボンド要素２４と同様に、図４Ｄを参照すると、ボンド要素１２４のそのような構成は、半田をエッジ面１３２−１に沿って吸い上げ、端面１３４−１に接合することに加えてエッジ面にも接合できるようにすることによって、例えば半田ボール１７０等による、別の導電性要素への接続を提供することができ、半田はエッジ面１３２−１から表面１４４に沿って広がったものとすることができる。端面が後退面１４４と実質的に同一平面をなす構成を含む、ボンド要素１２４の一部が後退面１４４に沿って封止要素１４０Ｂによって覆われない場合がある他の構成も可能である。
再び図４Ｃを参照すると、構造体１０−２は、スタッドバンプ１６５によって導電性要素２６に接合された基部１２８−２と、表面１４２においてワイヤボンド１２４−２の封止されていない部分１５２を定める、端面１３４−２及び端面１３４−２から広がったエッジ面１３２−２とを有するマイクロピラーの形をとるボンド要素１２４−２を含むことができる。別の実施形態では、構造体１０−２は、表面１４にある導電性要素２６と一体に形成され、表面１４から端面１３４−３まで広がったマイクロピラーの形をとるボンド要素１２４−３を含むことができる。ボンド要素１２４−３は、表面１４２において封止されていない部分１５２として、端面１３４−３と、そこから広がったエッジ面１３２−３とを含む。
更なる実施形態では、要素１４０Ｂは、表面１４２から基板表面１４へと広がりを有するキャビティ１７５が形成されるようにエッチング除去されるか、成形されるか、又は別の方法で形成されるエリアを含むように構成することができる。キャビティ１７５は、その中に導電性材料を堆積すること等によって、キャビティ１７５に形成することのできる、ボンド要素１２４−４の端面１３４−４において電気的に接続できるようにするのに適した任意の形状を有することができる。ここで、ボンド要素１２４−４は、封止されていない部分１５２として端面１３４−４を有している。一実施形態では、ボンド要素１２４−４は、台形の形状をなし、次第に細くなる側壁を有するキャビティ１７５内に形成することができる。ボンド要素１２４−４は、基部１２８−４と端面１３４−４との間の部分の断面より大きな断面からなる端面１３４−４を有することができる。基部１２８−４及び端面１３４−４は平行であり、エッジ面１３２−４は、基部１２８−４から端面１３４−４へと、互いに向かって次第に細くなるように広がっている。
図４Ｄに示すように、キャビティ１７５内に、端面１３４−４から表面１４２の上方まで、かつ表面１４２の一部分に沿って広がりを有し、キャビティ１７５から離れるように広がりを有する半田１７０を堆積することができる。
本開示によれば、構造体が、例えば端面において、及び必要に応じてそのエッジ面に沿って、ボンド要素の一部が封止要素によって覆われていない他の構成を含むことができ、それらの構成は、封止要素の表面が基板表面から離れて位置しており、かつ該基板表面の外側を向いている構成の変形形態に関して本明細書において説明されるものと類似している。
例えば、再び図３を参照すると、封止要素４０は、領域５０内でパッド２６と接続されるボンド要素２４を含む、領域５０内の導電性要素１８を保護する役割を果たす。これにより、その試験によって、又は輸送中に若しくは他の超小型電子構造への組み付け時に損傷を受ける可能性が小さい、より頑丈な構造にすることができる。封止要素４０は、米国特許出願公開第２０１０／０２３２１２９号において記述されるような絶縁特性を有する誘電体材料から形成することができる。この米国特許出願公開は、その全体を引用することにより本明細書の一部をなすものとする。
図３及び図７Ａを参照すると、構造体１０のボンド要素２４の端面３４によって形成されるコンタクトのアレイのための例示的なパターンが示される。そのようなアレイは、エリアアレイ構成において形成することができ、その変形形態を本明細書において記述される構造を用いて実現することができる。そのようなアレイを用いて、構造体１０を含む超小型電子アセンブリを、プリント回路基板（「ＰＣＢ」）又は他のパッケージ化された超小型電子素子等の別の超小型電子構造体に電気的にかつ機械的に接続することができる。そのようなスタック構成において、ワイヤボンド２４並びに導電性要素１８及び２０は、その中を通して複数の電子信号を搬送することができる。各電子信号は、異なる信号を単一のスタック内の異なる超小型電子素子によって処理できるようにするために異なる信号電位を有する。半田の塊を用いて、端面３４を外部構成要素の導電性要素に電気的にかつ機械的に取り付けること等によって、そのようなスタック内の超小型電子アセンブリを相互接続することができる。
図３及び図７Ａを参照すると、構造体１０の基板１４の表面１４及び１６は水平方向Ｈ１及びＨ２に広がっており、構造体９０のエッジ６４は上面と下面との間に広がりを有している。封止要素４０Ａ及び４０Ｂは超小型電子素子収容領域２１０を定めることができ、この超小型電子素子収容領域２１０は、要素４０Ａ及び４０Ｂから側方に位置し、領域２１０の底部２１２がその上に重なっている表面１４の部分において基板１２に接続される、半導体チップ単体、超小型電子アセンブリ、又は少なくとも１つのチップを含む超小型電子パッケージ等の、超小型電子素子を収容するために所定のサイズ及び所定の形状から形成されている。例えば、図７Ａを参照すると、底部２１２は、要素４０Ａの底部境界５８から要素４０Ｂの底部境界５８まで水平方向Ｈ１に広がりを有する線寸法Ｒ１と、水平方向Ｈ１に対して平行な方向に広がりを有する要素４０の対向する端部２０５間に、水平方向Ｈ１に直交する水平方向に広がりを有する線寸法Ｒ２とを有することができる。領域２１０は、底部２１２において、表面１４の露出した部分及び表面１４にある導電性要素１８から、基板の表面１４から所定の垂直距離まで上方に広がった空間を含む。その距離は、表面１４から垂直に測定したときに、要素４０のうちの一方又は両方の表面の高さ４２より高いか、同じか、又は低い高さとすることができる。したがって、領域２１０は、封止要素４０Ａの表面４４Ａと封止要素４０Ｂの表面４４Ｂとの間に形成された空間を含む。領域２１０は、基板の表面１４上の封止要素４０のサイズ、形状及び位置決めに基づく所定のサイズ及び形状からなり、それだけで、又はパッケージ若しくはアセンブリ内で、部分２１２がその上に重なる基板の部分に接続されることになる超小型電子素子の部分が、素子、パッケージ又はアセンブリが表面４２Ａ及び４２Ｂと接触することなく、領域２１０内に配置できるようにする。
構造体１０を製造するための本発明の更なる実施形態によるプロセスでは、実質的に誘電体材料からなる基板等の、あらかじめ形成された誘電体の塊を使用することができるとともに、モールド要素（図示せず）を用いて、ボンド要素２４を封止する封止要素４０の誘電体塊を形成することができる。このプロセスにおいて、基板１２の表面１４にあるパッド２６と接続されるボンド要素は、成形時に存在するものとすることができる。一実施形態では、要素４０を形成する誘電体の塊は、ボンド要素２４を覆うように成形することができ、このボンド要素２４は基板１２の表面１４上のトレース１８に接続される。
さらに、上記で説明され、図３に示したように、ボンド要素を封止して、封止されない部分を定め、上面４２とエッジ面４４及び４６とを有する封止要素としての役割を果たすあらかじめ形成された誘電体の塊は、硬化性接着剤又はエポキシ等の接着剤を用いて、別の類似の封止要素から横方向に間隔を置いて位置する、基板１２の表面１４の部分５０に設けることができる。
基板１２に封止要素が形成される前の構造体１０を製造する更なるステップでは、表面１４上に、導電性要素１８としてのトレース及びパッドをパターニングすることができる。例えば、表面１４の全体をめっきし、マスクし、選択的にエッチングをしてトレースを形成することができる。あるいは、表面１４をマスク材料で覆い、その後、選択的にレーザ照射をして、マスクを貫通した溝を切ることができる。マスクを覆うように、かつ溝の中にシード層を設け、その後、溝を除くあらゆる場所においてシード層がリフトオフされるようにマスクが除去される。その後、その表面はめっき槽に曝され、それにより、シードが存在する溝みにおいてのみ金属が堆積する。誘電体本体上に金属機構を形成するための任意の他の技法を用いることもできる。
他の実施形態では、封止要素４０を形成するために用いられる流動性誘電体材料が、封止要素を基板１２に結合する接着剤としての役割を果たすことができる。
図７Ｂ、図７Ｃ及び図７Ｅを参照すると、本開示の実施形態によれば、基板と接続されたボンド要素を封止する、基板上の封止要素の代替の構成を用いて、超小型電子素子収容領域を得ることができる。例えば、１以上の封止要素３００を、例えば基板１２と同じような基板３１２の上面３０４上に、例えば、上面３０４上で互いに対してあるサイズ、形状及び配置を有するように形成し、領域２１０の場合に上記で説明したのと同じようにして、超小型電子素子、パッケージ又はアセンブリを収容することのできるサイズ及び形状の超小型電子素子収容領域３０２を形成することができる。図７Ｂを参照すると、４つの封止要素３００を配置して、基板３１２の上面３０４の上に重なり、水平方向に広がりを有する寸法Ｒ３及びＲ４を有する底部３０６を有する領域３０２を形成することができる。ただし、Ｒ４は、対向するエッジ面における要素３００Ａ及び３００Ｂの上側境界及び下側境界と構造体の厚さ方向においてそれぞれ位置合わせされている。Ｒ３は、対向するエッジ面における要素３００Ｃ及び３００Ｄの上側境界及び下側境界と構造体の厚さ方向においてそれぞれ位置合わせされている。図７Ｃを参照すると、封止要素３００は、その３辺が単一の要素によって定められる、長方形の底部３０６を有する領域３０２を定める単一の要素とすることができる。図７Ｅを参照すると、単一の封止要素４５０が、基板４５６の上面４５４に重なるようにして配置され、表面４５４の部分４５４Ａに重なる底部４５６を有する超小型電子素子収容領域４５２を定めることができる。要素４５０は、表面４５４の部分４５４Ｂに重なり、部分４５４Ｂは部分４５４Ａを完全に囲んでいる。その場合、要素４５０は、少なくとも、部分４５４Ａから離れるように垂直方向に広がりを有する収容領域４５２の部分において、領域４５２を完全に囲んでいる。
図５及び図７Ｄを参照すると、一実施形態では、構造体１０の構成要素と同様の構成要素を有する構造体４００は、単一の封止要素４００、又は複数の封止サブ要素４４０Ａ、４００Ｂ及び４４０Ｃを有するものとことができる。封止サブ要素は、ボンド要素４２４を封止し、基板から離れるように面するサブ要素４４０の表面４４２において、ボンド要素４２４の少なくとも端面４３４によって定められる封止されていない部分４５２をもたらすことができる。例えば、図７Ｄを参照すると、単一の要素４４０は、基板の上面４１４に重なり、底部４０６Ａ、４０６Ｂをそれぞれ有する複数の超小型電子収容領域４０２Ａ、４０２Ｂを形成することができる。あるいは、サブ要素４４０Ａ、４４０Ｂ及び４４０Ｃ（斜線を有しない要素４４０の部分として図７Ｄに示されている）は、図３及び図４Ａの要素４０Ａ及び４０Ｂと同じようにして、平行に、かつ互いに間隔を置いて配置し、領域４０２Ａ及び４０２Ｂを定めることができる。
図６を参照すると、一実施形態では、構造体１０と同様の構成を有する構造体５００は、基板１２の表面１４上に、領域２１０を定める封止要素４０Ａ及び４０Ｂを含むことができる。さらに、封止要素５４０が表面１６の部分５６０上に重なったものとすることができ、端面５３４及びエッジ面５３２の一部によって定められる、封止されていない部分５５０を設けつつ、部分５６０内のパッド５２２に接合されたボンド要素５２４を封止することができる。一実施形態では、封止要素５４０は、部分２１２がその上に重なる表面１４の部分に、少なくとも部分的に重なったものすることができる。幾つかの実施形態では、封止要素５４０は、表面１６に重なり、部分５６０から基板１２の対向するエッジ６４まで広がりを有する表面１６の部分５７４に重なる底部５７２を有する少なくとも１つの超小型電子素子収容領域５７０を定めることができる。
図１４及び図１５を参照すると、本開示の別の実施形態では、構造体１０１０は、ウェハーレベルにおいて設けられる、フィールドプログラマブルゲートアレイ等のアクティブダイ１０１２を含むことができる。ダイ１０１２は、電気回路１０１６及びボンドパッド１０１８を含むアクティブ表面１０１４を有することができる。ダイ１０１２は通常、厚さ７３０マイクロメートルのシリコンであり、電気回路１０１６は、任意の適切な従来の方法によって設けることができる。あるいは、ダイ１０１２は、例えば、ガリウムヒ素等の任意の他の適切な材料とすることができ、任意の適切な厚さからなることができる。誘電体材料からなる再分配層（redistribution layer）１０２０は、表面１０１４に沿って広がりを有するものとすることができる。トレース１０２２を層１０２０の表面１０１７にあるコンタクトパッド１０２４に電気的に接続することができる。表面１０１７は表面１０１４から離れており、トレース１０２２は再分配層１０２０の基板１０２６を貫通して表面１０１４にあるパッド１０１８まで広がりを有している。図２に示したような構造体１０と同じように、ボンド要素２４は、パッド１０２４のうちの少なくとも幾つかと、その基部において接合される場合があり、パッドは、トレース１０２２を通して表面１０１４の部分１０５０にあるパッド１０１８と接合される。再分配層１０２０が構造体から省かれる別の実施形態では、ボンド要素２４の基部２８は、半田要素（図示せず）によって、部分１０５０にあるパッド１０１８と接合することができる。
図１５を参照すると、構造体１０１０は封止要素１０４０Ａ及び１０４０Ｂを更に含むことができ、それら封止要素は、上記のようなアセンブリ１０内の封止要素４０と同じような機構を有し、基板１２の表面１０１４の部分１０５０上において誘電体材料から形成され、ダイ１０１２から離れて位置しており、かつ反対側を向いた上面１０４２を有している。要素１０４０の材料は、ボンド要素２４間の空間を満たし、ボンド要素２４の端部３０の少なくとも一部によって、封止されていない部分５２が定められる。さらに、封止要素１０４０Ａ及び１０４０Ｂはそれぞれ、上面１０４２に隣接して再分配層１０２０の表面１０１７まで下方に広がっているか、又は層１０２０が省かれる場合には、表面１０１４まで広がりを有する第１エッジ面１０４４Ａ及び１０４４Ｂを有することができる。面１０４４は、ダイ１０１２の周縁部１０６４の内側に位置する。要素１０４０Ａ及び１０４０Ｂはそれぞれ、基板１２まで広がりを有する要素４０の表面４６の場合に上記で説明したのと同じように、上面１０４２から層１０２０の表面１０１７まで、又はダイ１０１２の表面１０１４まで広がりを有する第２エッジ面１０４６Ａ及び１０４６Ｂを更に含むことができる。封止要素１０４０は、図４Ａ及び図４Ｂに示すような封止要素４０’及び１４０と同様に、ボンド要素２４を封止し、封止されない部分５２を覆わないように構成することができる。
幾つかの実施形態では、数多くの構造からなるダイが、ストリップ、テープ又はシート等の連続的又は半連続的な要素として設けられる。ダイ上に封止要素１０４０が形成された後に、構造体１０１０は、その後、図１５に示した構成を有する個々の構造体１０１０をもたらすために切断線に沿って切断され、構造体１０１０のダイ１０１２は、対向するエッジ１０６４間に広がりを有している。
代替的には、本開示の一実施形態は、図１６Ａに示すような構造体１０１０−１を含む。この構造体は、上記の構造体１０１０の構成要素に類似の構成要素を有している。図１６Ａを参照すると、構造体１０１０−１はワイヤボンド２４−１を含むことができる。そのうちの幾つかは、図４Ｃに示したものに類似の湾曲した部分、又は実質的に直線の部分を含むことができる。ワイヤボンド２４−１は封止要素１０４０Ａによって封止され、それぞれの端部３０−１は、その基部２８−１の真上に位置していない。これにより、構造体１０１０−１は、ダイ１０１２又は再分配層１０２０のレベルと比べ、ダイ１０１２から離れて位置する要素１０４０Ａのレベルにおいて異なったアレイを有することができる。要素１０４０Ａは、ダイ１０１２から離れて位置する要素１０４０Ａの表面１０４２から、表面１０４２よりもダイ１０１２の近くに位置する後退面１０４４へと広がりを有するキャビティ１０７０が形成されるように、エッチング除去されるか、成形されるか、又は別の方法で形成されたエリアを含むように構成することができる。ボンド要素２４−１は、後退面１０４４に沿ったエリア内でキャビティ１０７０において覆われていない場合がある。キャビティ１０７０は、キャビティ１０７０内に位置するボンド要素２４−１の端部３０−１における、封止されていない部分５２を電気的に接続できるようにするのに適した任意の形状を有することができる。一実施形態では、ボンド要素２４−１の封止されていない部分５２は、表面１０４４の上にあるとともに、表面１０４２から表面１０４４まで広がり、キャビティ１０７０を定める、封止要素１０４０Ａの次第に細くなる側壁１０４５間に存在するものとすることができる。
さらに、封止要素１０４０Ｂは、図４Ｃに示されるようなボンド要素１２４と同様に構成され、その基部１１２８において、再分配層１０２０の表面１０１７にあるか、又はダイ１０１２の表面１０１４にあるパッドと接続されたボンド要素１１２４を封止することができる。図１６Ａに示す例示的な実施形態では、ボンド要素１１２４は、封止要素１０４０Ｂのキャビティ１０７０内で、ボンド要素の端面１１３４と、エッジ面１１３２の一部とによって定まる封止されない部分１１５２を形成するために、封止要素１０４０Ｂによって覆われていない場合がある。一実施形態では、ポスト１１２４の基部１１２８が、スタッドバンプ１１６５によって、表面１０１７又は１０１４にあるパッドと接合される場合がある。さらに、図４Ｃに示されるようなキャビティ１７５に類似の構成を有するキャビティ１０７５が、封止要素１０４０Ｂ内に形成され、表面１０４２から表面１０１７まで、又は層１０２０が省かれる場合には表面１０１４まで広がったものとすることができる。ボンド要素１２４−２、１２４−３又は１２４−４に類似のボンド要素１１２４Ａが、キャビティ１１７５内に配置される端面１１３０Ａからキャビティ１１７５を通ってダイ１０１２又は層１０２０のパッドと接合される基部まで広がったものとすることができ、ボンド要素１１２４Ａの封止されていない部分１１５２Ａは、端面１１３０Ａと、端面１１３０Ａから広がっているエッジ面１１３２Ａとによって定められる。
図１６Ｂを参照すると、ボンド要素１１２４は、ボンド要素２４−１及び１１２４のそれぞれ封止されていない部分５２及び１１５２を封止するように、ボンド要素１１２４によって占有されていないキャビティ１０７０又はキャビティ１１７５の部分を満たすことができるようにすることにより、半田要素１１７０等による、別の導電性要素への接続を提供することができる。幾つかの実施形態では、半田要素１１７０を形成する材料は、キャビティ１０７０及び１１７５から広がっている表面１０４２の部分に形成することができる。別の実施形態では、ダイ１０１２から離れて位置する、半田要素１１７０の表面１１７２は、封止要素１０４０の平坦な表面１０４２と同じ平面内に存在するものとすることができる。
別の実施形態では、構造体１０１０−２（図１６Ｃを参照）は、以下の違いを除いて、構造体１０１０−１に類似の構成要素及び構成を有することができる。ボンド要素２４−１は、要素２４−１の端面３４−１のみが封止されていない部分５２を画定し、端面３４−１が表面１０４４と同一平面をなすように、封止要素１０４０Ａによって封止される場合がある。さらに、封止されていない部分１１５２を有するボンド要素１１２４は、要素１１２４の端面１１３４のみが封止されていない部分１１５２を定め、端面１１３４が表面１０４４と同一平面をなすように、封止要素１０４０Ｂによって封止される場合がある。さらに、ボンド要素１１２４Ａは、端面１１３４Ａのみが封止されていない部分１１５２Ａを定め、端面１１３４Ａが表面１０４４と同一平面をなすように、封止要素１０４０Ｂによって封止される場合がある。図１６Ｄを参照すると、図１６Ｃを参照しながら説明されたのと同様に、半田要素１１７０は、ボンド要素２４−１及び１１２４のそれぞれ封止されていない部分５２及び１１５２を封止するように、ボンド要素１１２４によって占有されていないキャビティ１０７０又はキャビティ１１７５の部分を満たすことができる。
幾つかの実施形態では、上記のような基板１０（図３及び図４Ａ〜図４Ｄを参照）の場合等の、基板１１２に重なる封止要素は、図１６Ａ〜図１６Ｄに示したような構造体１０１０の実施形態において、ダイ１０１２に重なる封止要素と同様に、ボンド要素を封止し、封止されない部分５２を覆わないように構成することができる。
図１５及び図７Ｅを参照すると、構造体１０の場合に上記で説明されたのと同様に、封止要素１０４０Ａ及び１０４０Ｂは超小型電子素子収容領域１２１０を定めることができる。この超小型電子素子収容領域１２１０は、要素１０４０Ａ及び１０４０Ｂの側方に位置するとともに、領域１２１０の底部１２１２がその上に重なる表面１０１４の部分にあるダイ１０１２のパッドと電気的に接続される、半導体チップ単体、超小型電子アセンブリ、又は少なくとも１つのチップを含む超小型電子パッケージ等の超小型電子素子を収容するために所定のサイズ及び所定の形状からなる。例えば、図７Ｅを参照すると、封止要素１０４０Ａ及び１０４０Ｂは、要素４５０に類似の構成を有する、単一の一体型封止要素１０４０の形をとることができる。この封止要素は、領域１２１０が定められるように、ダイ１０１２のエリアに重なり、表面１０１４又は１０１７のエリア１０１４Ａ又は１０１７Ａを完全に囲んでいる。領域１２０１は領域４５２に類似の構成を有し、ダイ１０１２に隣接する、底部４５６に類似の部分１２１２を含むことができる。領域１２１０は、ダイ１０１２の表面１０１４上の封止要素１０４０のサイズ、形状及び位置決めに基づく所定のサイズ及び形状からなり、それ自体、又はパッケージ若しくはアセンブリ内で、部分１２１２が上に重なるダイの部分に接続されることになる超小型電子素子の部分が、素子、パッケージ又はアセンブリが面１０４２Ａ及び１０４２Ｂと接触することなく、領域１２１０内に配置できるようにする。
図８を参照すると、パッケージアセンブリ６００は本開示の構造体を含むことができる。この構造体は、構造体の超小型電子素子領域において超小型電子素子、パッケージ又はアセンブリに接続される。パッケージアセンブリ６００は、例えば、超小型電子素子６０２に接続される、上記のような構造体１０を含むことができる。超小型電子素子又はチップ６０２は、対向する表面６０５、６０７を含むことができ、表面６０５が基板１２の表面１４に面するように、領域２１２内で基板１２に対して「下向きに」位置するようにすることができる。表面６０５にあるコンタクト６０４は、半田要素６０９によって、表面１４にある導電性要素６１８に接続することができる。領域２１０の底部２１２は導電性要素６１８の上にある。コンタクト６０４は、端子３１であって、この端子からトレース３３が基板１２の表面１６上に広がっている、端子３１と、基板１２にあるトレース１９、又は基板１２を貫通して広がりを有する導電性ビア２２のような電気回路を経て、要素４０Ａ及び４０Ｂ内のボンド要素２４とに電気的に接続することができる。アセンブリ６００は、端子３１において形成される、半田ボール等の半田要素６２５を、構造体１０の端子３１のパターンに対応するパターンに配置された、プリント回路基板等の外部構成要素６９０の対面する表面６９２上のコンタクト（不図示）に電気的に接続することにより、構成要素６９０に接合することができる。
一実施形態では、領域２１０は、超小型電子素子６０２が基板１２に結合されるときに、エッジ面４４Ａ及び４４Ｂにそれぞれ面する超小型電子素子６０２の対向するエッジ面６１３Ａ及び６１３Ｂがエッジ面４４Ａ及び４４Ｂから少なくとも約２００ミクロンの距離だけ離れて位置するように構成することができる。幾つかの実施形態では、離間距離により、対面する表面６１３Ａと４４Ａとの間に、かつ対面する表面６１３Ｂと４４Ｂとの間に誘電体材料、例えばアンダーフィルを設けることを可能にすることができる。別の実施形態では、離間距離により、表面６１３Ａと６１３Ｂとの間に広がりを有する超小型電子素子６０２の上面６０７の上に誘電体材料を成形できるようにすることができる。
上記で説明した基板１２の上方に封止要素の誘電体塊を形成するために説明された技法のいずれかを用いること等によって、領域２１０の底部２１２の上に誘電体の塊又はオーバーモールド６２６が形成される。誘電体の塊６２６は、表面１４から離れて位置する上面６２８を有する。この上面６２８は、封止要素４０Ａ及び４０Ｂのそれぞれのエッジ面４４Ａ及び４４Ｂに向かって水平方向Ｈ１及びＨ２に、超小型電子素子６０２の上方で、かつ表面１４の上方で素子６０２から離れるように広がりを有している。一実施形態では、上面６２８はエッジ面４４Ａ及び４４Ｂまで広がり、エッジ面６２８Ａ及び６２８Ｂは、それぞれエッジ面４４Ａ及び４４Ｂの少なくとも一部に面して、そして実施形態によっては、少なくとも一部に沿って、かつ接触しながら、上面から基板１２へと下方に広がっている。その場合、誘電体の塊６２６は、第１の誘電体材料から形成することができ、封止要素４０は第１の誘電体材料とは異なる第２の誘電体材料から形成することができる。幾つかの実施形態では、誘電体の塊６２６は、その上面６２８が封止要素４０の表面４２の一部の上方に広がるように設けることができる。誘電体の塊６２６は、封止要素４０Ａ及び４０Ｂから離れるように、かつ表面１４の露出した部分及び表面１４上のトレース６１８に沿って、水平方向Ｈ１及びＨ２においてエッジ面６２８Ａ及び６２８Ｂから広がっている底面６３０を更に有する。
一実施形態では、Ｈ１及びＨ２に直交するアセンブリ６００の厚さ方向Ｔにおける封止要素４０の厚さ（ｈ）は、表面１４から離れるように上方に広がり、方向Ｔにおける超小型電子素子６０２の厚さと同じであるか、それよりも厚いか、又は薄い。別の実施形態では、要素４０のうちの少なくとも１つの要素の厚さ（ｈ）は、その中に超小型電子素子６０２が封止されている誘電体の塊６２６の方向Ｔにおける厚さである。
アセンブリ６００は、基板１２の表面１４の上にある超小型電子パッケージ２２００と接合することができる。パッケージ２２００は、第２表面２２１０から離れた第１表面２２０８を有する基板２２０６を含むことができる。第１表面２２０８は、封止要素４０の表面４２と、塊６２６の表面６２８とに面している。導電性要素２２１２は、表面２２０８及び２２１０に沿って広がりを有するものとすることができる。さらに、超小型電子素子２２１４は、表面２２１０に面するように「下向き」に位置決めされ、超小型電子素子２２１４のコンタクト（不図示）は、半田要素（図示せず）により表面２２１０上の導電性要素２２１２に結合される。さらに、表面２２０８上の導電性要素２２１２は、ボンド要素２４の封止されていない部分５２のパターンに対応したパターンに配置することができる。半田要素２２１５は、そのような要素２２１２を封止されていない部分５２と電気的に接続することができる。誘電体塊を形成するために説明された技法のいずれかを用いること等によって、誘電体塊２２２０を、超小型電子素子２２１４と、表面２２１０の覆われていない部分との上に形成し、要素２２０２と、基板２２０６の表面２２１０とを封止することができる。基板２２０６から離れている、塊２２２０の表面２２２２は、超小型電子素子２２１４と、該素子２２１４に隣接する表面２２１０の部分との上にある。その場合、ボンド要素２４は、パッケージ２２００の導電性要素を、アセンブリ６００の導電性要素と、外部構成要素６９０の導電性要素とに電気的に相互接続することができる。
図９を参照すると、別の実施形態では、パッケージアセンブリ６００’は、ボンド要素２４の端面３４が表面４２と同一平面をなし、チップ６０２がワイヤリード６２２によって基板上のトレース６１８に接合され、アセンブリ６００’が再分配層６５４を更に含むことを除いて、図８に示したアセンブリ６００と類似の構成を有することができる。例えば、チップ６０２の表面６０７は、接着層６１１によって部分２１２が上に重なる層１４の部分に取り付けることができ、ワイヤリード６２２は、コンタクト６０４から、チップ６０２の表面６０７及びエッジ面６１３を越えて、トレース６１８まで広がったものとすることができる。さらに、層６５４は、誘電体材料から形成することができ、封止要素４０のうちの少なくとも１つの封止要素の表面４２の一部に沿って、又は塊６２６の表面６２８の一部に沿って広がったものとすることができる。一実施形態では、再分配層６５４は、基板１０の部分５０の上にのみ重なることができる。代替の実施形態では、部分２１２は、再分配層６５４の一部の上に重なることができる。トレース６５８は、ボンド要素２４の端面３４に電気的に接続される内側コンタクトパッド６６１に電気的に接続され、再分配層６５４の基板６５６を貫通して、基板６５６の表面６６２にあるコンタクトパッド６６０まで広がったものとすることができる。その後、別の超小型電子アセンブリが、半田塊等によって、コンタクトパッド６６０に接続される場合がある。再分配層６５４は実質的にはファンアウト層として知られているものとしての役割を果たす。このファンアウト層により、アセンブリ６００’を、そうでなければアレイが接続を許されていた、部分５０内の導電性要素２６のアレイとは異なる構成のアレイに接続できるようにすることができる。
更なる実施形態では、アセンブリ６００’を、再分配層６５４の上に重なる、上記のようなパッケージ２２００（図８を参照）等の超小型電子パッケージと接合することができる。パッケージ２２０２の表面２２０８は、層６５４の表面６６２に面することができ、表面２２０８にあるパッケージ２２０の導電性要素２２１２は、層６５４の表面６６２にあるコンタクトパッド６６０のパターンに対応したパターンに配置することができる。半田要素２２１５は、そのような要素２２１２をコンタクトパッド６６０と電気的に接続することができる。その場合、パッケージ２２００の導電性要素は、再分配層の導電性要素と、ボンド要素２４とを通して、アセンブリ６００’の導電性要素と、外部構成要素６９０の導電性要素とに電気的に接続することができる。
本開示によれば、超小型電子素子又は超小型電子パッケージは、ワイヤボンド、ボールボンド又は他の既知の接続技法によって、本開示による構造体の基板の表面（例えば、１４、１６）、又はそのような構造を含むパッケージアセンブリと接合される外部構成要素の表面（例えば、６９２）等の表面に「上向き」又は「下向き」に取り付けて、結合できることを理解されたい。
図１０Ａを参照すると、別の実施形態では、パッケージアセンブリ７００は、複数の超小型電子素子と接合される、本開示による構造体を含むことができ、超小型電子素子のうちの幾つかは超小型電子パッケージの一部とすることができる。図１０Ａを参照すると、アセンブリ７００は、上記のような構造体１０と、表面１６に面し、表面１６にある導電性要素２０のパッド２５に電気的に接続されるコンタクト７０３を有する超小型電子素子７０２とを含むことができる。誘電体の塊７０４が超小型電子素子７０２及び表面１６の上方に形成され、素子７０２及び表面１６の上に重なる表面７０６を有する。塊７０４は、図８の場合に素子６０２及び表面１４の上方に形成される誘電体塊６２６に関して上記で説明されたのと同様に、超小型電子素子７０２及び表面１６を覆っている。
さらに、パッケージアセンブリ７００は、表面１４にある導電性要素と接続される超小型電子素子７３２を含むことができる。超小型電子素子７３２は、超小型電子素子６０２と同様に、表面７３５が基板１２の表面１４に面するようにして、領域７１０内の基板１２の表面１４に対して「下向きに」位置決めすることができる。表面７３５にあるコンタクト７３６は、半田要素によって、表面１４にある導電性要素７３８に結合することができる。領域７１０の底部７１２は、導電性要素７３８の上に重なる。コンタクト７３６は、基板１２内の電気的相互接続と、要素４０Ａ及び４０Ｂ内に封止されたボンド要素２４とを通して、コンタクト７３６と電気的に接続される他の導電性構成要素又は素子と電気的に接続することができる。
さらに、誘電体材料７４８の塊を、オーバーモールド６２８の場合に上記で論じられたのと同様に、領域７１０の部分７１２の上方に形成することができる。誘電体塊７４８は表面１４から離れた表面７５０を有する。この表面７５０は、封止要素４０Ａ及び４０Ｂのそれぞれエッジ面４４Ａ及び４４Ｂに向かって水平方向Ｈ１及びＨ２に、超小型電子素子７３２の上方に、かつ表面１４の上方に素子７３２から離れるように広がりを有している。一実施形態では、表面７５０は、エッジ面４４Ａ及び４４Ｂから離間して配置される場合があり、塊７４８は、それぞれエッジ面４４Ａ及び４４Ｂに面し、かつエッジ面４４Ａ及び４４Ｂから離間して位置する、表面７５０から基板１２まで下方に広がりを有するエッジ面７５２Ａ及び７５２Ｂを含む。別の実施形態では、エッジ面７５２Ａ等の、エッジ面７５２のうちの１つは、エッジ面４４Ａのうちの一部と少なくとも部分的に接触することができる。誘電体塊７４８は、第１の誘電体材料から形成することができ、封止要素４０は、第１の誘電体材料とは異なる第２の誘電体材料から形成することができる。誘電体塊７４８は、表面１４の露出した部分及び表面１４にあるトレース７３８に沿って水平方向Ｈ１及びＨ２に広がり、封止要素４０Ａ及び４０Ｂから離間して配置される底面７５４を更に含む。
図１１を参照すると、表面１４の方向において視認されるアセンブリ７００の実施形態の平面図である。封止された超小型電子ユニット７５５を形成するためにその中に封止された超小型電子素子７３２を有する塊７４８は、水平方向Ｈ１においてＲ１未満の所定の長さＬ１だけ、水平方向Ｈ１及びＨ２に対して直交しかつ表面１４に対して平行な方向においてＲ２未満の所定の長さＷ１だけ広がりを有している。さらに、図１０Ａを参照すると、塊７４８は、方向Ｔにおいて所定の厚さＨ２以下の厚さを有する。所定の厚さは、表面１４から、ボンド要素２４が半田要素７９４によって端面３４において電気的に相互接続される外部構成要素７９０の対面する表面７９２までの厚さ方向Ｔにおける距離であり、半田要素７９４の想定される厚さ未満である。例えば、塊７４８は、表面７５４において、Ｗ１及びＬ１の最大寸法を有する水平エリアにわたって広がったものとすることができ、厚さ方向Ｔにおいて所定の形状を有することができ、最大でもＨ３に等しい、表面１４から表面７５０まで広がった厚さを有することができる。それにより、要素４０の表面４２における端面３４は、外部構成要素７９０の表面７９２上のパッド（図示せず）と、アセンブリ７００の厚さ方向において位置合わせすることができ、塊７５０は、領域７１０内にある要素４０、構成要素７９０又は他の構成要素と接触することなく領域７１０内に存在する。
幾つかの実施形態では、図１０Ａに示したような超小型電子ユニット７５５を備えたアセンブリ７００は、領域７１０内に配置されている超小型電子パッケージ８００に接続することもでき、部分７１２が上にある導電性要素１８の端子２７に接続することできる。パッケージ８００は、第２表面８１０から離れて位置する第１表面８０８を有する基板８０６を含むことができる。第１表面８０８は表面１４に面し、導電性要素８１２は、表面８０８及び８１０に沿って広がっている。さらに、超小型電子素子８１４は、表面８１０に面して「下向き」になるように位置決めされ、超小型電子素子８１４のコンタクト（図示せず）は、半田要素（図示せず）によって表面８１０上の導電性要素８１２に接続される。さらに、表面８０８上の導電性要素８１２は、半田要素８１５によって、表面１４にある端子２７に電気的に接続される。誘電体の塊８２０は、誘電体の塊を形成するために説明した技法のいずれかを用いること等によって、超小型電子素子８１４と基板８０６の表面８１０の一部と表面８０８と８１０との間に広がる対向したエッジ８１９との上方に形成され、要素８０２と基板８０６の一部とを封止している。基板８０６から離れている、塊８２０の表面８２２は、超小型電子素子８１４と、素子８１４に隣接する表面８１０の部分との上にある。
図１１を更に参照すると、パッケージ８００は所定のサイズ及び構成を有し、要素４０及びユニット７５５と接触しないように、方向Ｈ１に沿って超小型電子ユニット７５５から離れて位置し、かつ方向Ｈ２に沿って要素４０Ｂから離れて位置する、表面１４上の所定位置に配置されている。ユニット７５５と同様に、パッケージ８００は、表面８０８にあるパッド（図示せず）が表面１４にある端子２７のうちの対応する端子と厚さ方向Ｔにおいて位置合わせされるようにして、表面１４の上方に位置決めすることができ、それにより、部分７１２はパッケージ８００の上に重なっている。パッケージ８００は、水平方向Ｈ１においてＲ１未満の所定の長さＬ２だけ、水平方向Ｈ１及びＨ２に対して直交しかつ表面１４に対して平行な表面においてＲ２未満の所定の長さＷ２だけ広がりを有している。
さらに、幾つかの実施形態では、超小型電子パッケージ８００’を、領域７１０において、該領域７１０内の他の構成要素から間隔を置いて配置することができる。例えば、図１０及び図１１を参照すると、パッケージ８００’は、パッケージ８００と同じ又は類似の構成及び構成要素を有することができ、要素４０Ｂとパッケージ８００との間に間隔を置いて配置することができ、水平方向Ｈ１においてＲ１未満の所定の長さＬ３だけ、水平方向Ｈ１及びＨ２に対して直交しかつ表面１４に対して平行な方向においてＲ２未満の所定の長さＷ３だけ広がりを有するものとすることができる。パッケージ８００’は、外部構成要素７９０の表面７９２に面する表面８０８と、表面７９２上にあるパッド（図示せず）のうちの対応するパッドと接続される表面８０８上の端子８１２とを有することができる。パッケージ８００と同様に、パッケージ８００’は、アセンブリ７００の厚さ方向において、Ｈ２以下の厚さを有する。
その場合、封止された超小型電子ユニットの一部、部分７１２が上に重なる表面１４にある導電性要素に接続される超小型電子パッケージ、又は外部構成要素のパッドに接続される超小型電子パッケージ等の、領域７１０内の任意の超小型電子素子は、アセンブリ７００の厚さ方向Ｔにおいて、ボンド要素２４の端面のアレイが外部構成要素７９０の導電性要素のうちの対応する導電性要素と接続できるようにする高さを有する。一実施形態では、超小型電子素子７０２はロジックとすることができ、領域７１２内に配置される超小型電子素子はメモリとすることができる。
幾つかの実施形態では、領域７１０内の超小型電子素子及びパッケージは、Ｒ１及びＲ２未満の寸法を有する水平エリアにわたって広がりを有する者とすることができ、厚さ方向Ｔにおいて所定の形状を有することができ、最大でもＨ２に等しい、表面１４から表面７９２まで延びる厚さを有することができる。それにより、ボンド要素２４の端面、及びパッケージ８００’の端子は、外部構成要素７９０の表面７９２上のパッド（図示せず）と、アセンブリ７００の厚さ方向において位置合わせすることができ、パッケージ８００及び８００’並びに超小型電子素子７５２は、互いに、かつ封止要素４０と接触することなく、領域７１２内に存在している。半田要素７９４が、ボンド要素２４を構成要素７９０の対応するコンタクトと電気的に相互接続することができ、パッケージ８００’の導電性要素と構成要素７９０の対応するコンタクトと電気的に相互接続することができる。
別の実施形態では、パッケージ８００’は、方向Ｔにおいて、表面８２２が表面１４に隣接し、実施形態によっては、表面１４と少なくとも部分的に接触するか、又は接着剤で表面１４に取り付けられるような厚さを有する。
図１０Ｂを参照すると、更なる実施形態では、パッケージアセンブリ７００’は、超小型電子素子７０２及び誘電体の塊７０４の代わりに、上記のパッケージ２２００（図８を参照）等の超小型電子パッケージが構造体１０の表面１６に重なることを除いて、パッケージアセンブリ７００（図１０Ａを参照）と類似の構成を有することができる。パッケージ２２０２の表面２２０８は、基板１２の表面１６に面することができ、表面２２０８にあるパッケージ２２００の導電性要素２２１２は、表面１６にある導電性要素２０のパターンに対応したパターンに配置することができる。半田要素２２１５が、そのような要素２２１２を導電性要素２０に電気的に接続することができる。その場合、パッケージ２２００の導電性要素は、基板１２内にあるか、又は基板１２の表面にある導電性要素を通して、パッケージ８００及び８００’、ユニット７５５並びに外部構成要素７９０の導電性要素と電気的に接続することができる。
図１２を参照すると、別の実施形態では、パッケージアセンブリ８５０が、基板４１２の表面４１４の一部４５０に重なる封止サブ要素４４０Ａ、４４０Ｂ及び４４０Ｃを有する、構造体４００（図５を参照）に類似の構造体４００’を有することができる。要素４４０Ａ、４４０Ｂ及び４４０Ｃは、上部４０６Ａ及び４０６Ｂをそれぞれ有する複数の超小型電子収容領域４０２Ａ及び４０２Ｂを定めている。超小型電子素子７０２が、基板４１２の表面４１６の上方において誘電体の塊７０４によって封止され、表面４１６は、アセンブリ７００の場合と同様に、超小型電子素子収容領域を定める表面４１４の反対側に位置する。超小型電子パッケージ８００は、図１０Ａのアセンブリ７００の場合に説明されたのと同じようにして部分４０６Ａが上に重なる表面４０４にある導電性要素に接続され、要素４４０Ａ及び４４０Ｃと接触しないように、領域４０２Ａ内に配置されている。さらに、封止された超小型電子ユニット７５５は、図１０Ａのアセンブリ７００の場合に説明されたのと同じようにして部分４０６Ｂが上に重なる表面４０４にある導電性要素に接続され、要素４４０Ａ及び４４０Ｃと接触しないように、領域４０２Ｂ内に配置されている。パッケージ８００及びユニット７５５は所定の形状を有し、その形状は、アセンブリ８００の厚さ方向において、図１０Ａに関して上記で説明されたのと同様に、ボンド要素４２４の端面が要素４４０の表面４４２に面する外部構成要素の表面上のパッドの対応するパッドと電気的に接続できるような高さを有している。
図１７及び図１８を参照すると、別の実施形態では、パッケージアセンブリ１６００は、その超小型電子素子領域１２１０において超小型電子素子、パッケージ又はアセンブリに接続される、本開示の構造体１０１０（図１５を参照）を含むことができる。一実施形態では、パッケージアセンブリ１６００は、構造体１０１０を含むことできる。この構造体１０１０は、ＤＲＡＭ等の超小型電子素子１６０２に接続されている。超小型電子素子１６０２は、対向した表面１６０５、１６０７を有しており、表面１６０５がダイ１０１２の表面１０１４に面するようにして、領域１２１２内のダイ１０１２に対して「下向き」となるように位置決めされる。表面１６０５にあるコンタクト１６０４は、半田要素１６０９によって、再分配層１０２０の表面１０１７にあるトレース１０２４’に接続することができるか、又は層１０２０が構造体１０１０から省かれる場合には、ダイ１０１２の表面１０１４にあるパッド１０１８’に接続することができる。領域１２１０の底部１２１２は、トレース１０２４’及びパッド１０１８’の上に重なっている。コンタクト１６０４は、ダイ１０１２のトレース１０２４’と、パッド１０１８’及び１０１８と、ダイ１０１２内の電気回路（図示せず）とを通して、要素１０４０内のボンド要素２４と電気的に接続することができる。
モールド６２６（図８を参照）に類似の構造を有する誘電体の塊又はオーバーモールド１６２６を、領域１２１０の底部１２１２の上方に形成することができる。誘電体の塊１６２６は、表面１０１４から離れて位置する表面１６２８を有する。表面１６２８は、封止要素１０４０Ａ及び１０４０Ｂのそれぞれエッジ面１０４４Ａ及び１０４４Ｂに向かって水平方向Ｈ１及びＨ２において、超小型電子素子１６０２の上方に、かつ表面１０１４の上方にて素子１６０２から離れるように広がりを有している。一実施形態では、表面１６２８は、エッジ面１０４４Ａ及び１０４４Ｂまで広がり、エッジ面１６２８Ａ及び１６２８Ｂはそれぞれ、エッジ面１０４４Ａ及び１０４４Ｂの少なくとも一部に面し、実施形態によっては、少なくとも一部に沿って、かつ接触しながら、その表面から層１０２０又はダイ１２まで下方に広がっている。誘電体の塊１６２６は第１の誘電体材料から形成することができ、封止要素１０４０は塊１６２６の誘電体材料とは異なる第２の誘電体材料から形成することができる。誘電体の塊１６２６は、封止要素１０４０Ａ及び１０４０Ｂから離れるように、かつ表面１０１７又は１０１４の露出した部分及びそれぞれその上のトレース１０２４’又はパッド１０１８’に沿って、水平方向Ｈ１及びＨ２においてエッジ面１６２８Ａ及び１６２８Ｂから広がる底面１６３０を更に有している。
図１８を参照すると、アセンブリ１６００は、ボンド要素２４の封止されていない部分５２が表面７９０に面し、半田要素７９４によって、アセンブリ１６００内の構造体１０１０の封止されていない部分５２に対応したパターンに配置される表面７９２上のコンタクト（図示せず）に電気的に接続されるようにして、構成要素７９０（図１０Ａを参照）のような外部構成要素に対して、「下向き」又は「フリップアセンブリ」の向きに位置決めすることができる。誘電体の塊１７２６を超小型電子素子１６０２の上方に形成することができる。誘電体塊１７２６は、表面１６２８と、封止要素１０４０の表面１０４２とに沿って広がる表面１７２８から、塊１６２６から離れ、反対側に位置する表面１７３０へと広がりを有するものとすることができる。表面１７３０は、方向Ｈ１及びＨ２においてエッジ１０４６Ａ及び１０４６Ｂとそれぞれ位置合わせされるように、又はエッジ１０４６Ａ及び１０４６Ｂの向こう側まで広がるように、方向Ｈ１及びＨ２において表面１７２８に沿って広がったものとすることができる。塊１７２６の対向するエッジ面１７３５Ａ及び１７３５Ｂは、表面７９２及び１０４２に対して垂直な方向に、又は角度を成して、表面７９２からそれぞれ表面１０４６Ａ及び１０４６Ｂまで広がったものとすることができる。塊１７２６の誘電体材料は、ボンド要素２４の封止されていない部分５２と、半田要素７９４と、アセンブリ１６００の反対側に位置する表面７９２上の導電性要素とを封止するように、構成要素７９０と塊１６２６及び封止要素１０４０のそれぞれとの間の任意の空いた空間を満たすものとすることができる。その場合、図１０Ａに示したようなアセンブリ７００と構成要素７９０との接続と同様に、アセンブリ１６００は、構成要素７９０の導電性要素に電気的に接続することができ、厚さ方向Ｔにおけるアセンブリ１６００の高さによって、ボンド要素２４の端面のアレイが、外部構成要素７９０の導電性要素のうちの対応する導電性要素と接続できるようになる。さらに、外部構成要素は、表面７９２の反対側に位置し、かつ表面７９２から離れて位置する表面７９４上にトレース（図示せず）を含むことができる。このトレースに半田要素７９６を接合して、ボンド要素２４と、基板７９０上及び基板７９０内の導電性要素とを通して、ダイ１０１２及び超小型電子素子１６０２と、更に別の外部構成要素（図示せず）との間の電気的接続を提供することができる。
アセンブリ１６００（図１８を参照）の場合等の幾つかの実施形態では、塊１６２６、塊１７２６及び封止要素１０４０はそれぞれ異なる誘電体材料から形成することができる。図１９に示すような更なる実施形態では、上記のような塊１６２６及び塊１７２６の構成を有する、同じ誘電体材料からなる誘電体塊１８００が、超小型電子素子１６０２と、ボンド要素の封止されない部分５２と、表面７９２上にある導電性要素とを封止することを除いて、アセンブリ１６００は、図１８に示されるのと同じようにして、外部構成要素と接合することができる。しかし、塊１８００は、封止要素１０４０とは異なる誘電体材料から形成される。
図２０を参照すると、別の実施形態では、パッケージアセンブリ１８００は構造体１９００を含むことができる。構造体１９００は、複数の超小型電子収容領域４０２を定めるために、図７Ｄに示したように基板の上にある封止要素４５０と同様に構成される、ダイ１０１２の上にある単一の封止要素１８４０を有している。要素１８４０は、図７Ｄに示したものと同様に複数の超小型電子収容領域４０２Ａ及び４０２Ｂを定める部分１８４０Ａ、１８４０Ｂ及び１８４０Ｃを有する。超小型電子収容領域４０２Ａ及び４０２Ｂは部分４０６Ａ及び４０６Ｂを有し、部分４０６Ａ及び４０６Ｂはそれぞれ層１０２０の部分１０１７Ａ及び１０１７Ｂの上にあり、部分１０１７Ａ及び１０１７Ｂは更にダイ１０１２の表面１０１４の部分１０１４Ａ及び１０１４Ｂの上にある。図１０Ａのアセンブリ７００の場合と同様に、超小型電子パッケージ８００を領域４０２Ａ内に配置し、部分４０６Ａが上に重なる表面１０１７Ａにある導電性要素に接続することができ、領域４０２Ａを定める封止要素１８４０の隣接する部分１８４０Ａ及び１８４０Ｃとは接触していない。さらに、同じく図１０Ａに示されるのと同様に、超小型電子パッケージ８００’を部分１８４０Ｃ及び１８４０Ｂから間隔を置いて、領域４０２Ｂ内に配置し、表面７９２において構成要素７９０に接続することができる。パッケージ８００及び８００’は所定の形状を有することができ、その形状は、構造１９００の厚さ方向において、図１０Ａに関して上記で説明されたのと同様に、ボンド要素２４の端面が、ダイ１０１２から離れて位置する要素１８４０の表面１８４２にあるボンド要素２４の封止されていない部分５２に面する外部構成要素の表面上にあるパッドのうちの対応するパッドと電気的に接続できるような高さを有する。
図２１を参照すると、別の実施形態では、パッケージアセンブリ２０００は、領域４０２Ａ及び４０２Ｂ内に配置され、それぞれその領域の部分４０６Ａ及び４０６Ｂの上に重なる超小型電子素子２１０２Ａ及び２１０２Ｂに接続された構造体１９００（図２０を参照）を含むことができる。図１８の超小型電子素子１６０２と同様に、超小型電子素子２１０１Ａ及び２１０１Ｂのパッドがそれぞれ、半田要素１６０９によって、部分１０１７Ａ及び１０１７Ｂにあるトレースに接合されている。誘電体の塊２０２６Ａ及び２０２６Ｂは、超小型電子素子２１０１Ａ及び２１０１Ｂの上に重なるように形成され、図１８に示したような塊１６２６に類似の構成を有し、それぞれの対向したエッジ面２０２８Ａ及び２０２８Ｂが、少なくとも、要素１８４０の対面するエッジ面１８４４の部分に面し、幾つかの実施形態では接触している。例えば、対向するエッジ面２０２８Ａの部分はそれぞれ、対面するエッジ面１８４４Ａ及び１８４４Ｃの部分と接触することができ、対向するエッジ面２０２８Ｂの部分はそれぞれ、対面するエッジ面１８４４Ｃ及び１８４４Ｂの部分と接触することができる。誘電体の塊２０２６Ａ及び２０２６Ｂは同じ誘電体材料又は異なった誘電体材料から形成することができ、塊２０２６の材料は、封止要素１８４０の誘電体材料とは異なる。
上記で論じられたアセンブリは、様々な電子システムの構成において利用することができる。例えば、本発明の更なる実施形態によるシステム９００（図１３）は、他の電子構成要素９０８及び９１０とともに、アセンブリ８５０等の第１パッケージアセンブリ９０２と、アセンブリ２０００等の第２パッケージアセンブリ９０４とを含む。図示される例では、構成要素９０８は半導体チップであるのに対し、構成要素９１０はディスプレイ画面であるが、任意の他の構成要素を用いてもよい。当然、明確に図示するために、図１３には２つの更なる構成要素しか示していないが、このシステムは任意の数のそのような構成要素を含むことができる。パッケージアセンブリ９０２及び９０４、並びに構成要素９０８及び９１０は、破線で示すように、共通のハウジング９０１に取り付けられ、所望の回路を形成するために、必要に応じて互いに電気的に相互接続される。図示される例示的なシステムでは、そのシステムは、フレキシブルプリント回路基板又は硬質のプリント回路基板等の回路パネル９０７を含む。回路パネルは、構成要素を互いに相互接続する多数の導体９０９を含み、図１３にはそのうちの１つのみを示している。基板の外部のコネクタが、構成要素９１０を回路パネルに接続する。しかし、これは例示にすぎない。電気的接続を形成するのに適した任意の構造を用いることができる。ハウジング９０１は、例えば、セルラー電話又は携帯情報端末において使用可能なタイプのポータブルハウジングとして示されており、画面９１０は、ハウジングの表面に露出している。ここでもまた、図１３に示される簡略化されたシステムは例示にすぎない。上記で説明したパッケージを用いて、デスクトップコンピュータ、ルータ等の固定構造と一般に見なされるシステムを含む他のシステムを形成することもできる。
上記で論じた特徴のこれらの及び他の変形形態及び組合せが、本発明から逸脱することなく利用することができるので、好ましい実施形態の上記の説明は、特許請求の範囲によって規定される本発明の制限としてではなく例証として考えられるべきである。

Claims (74)

  1. 対向した第１表面及び第２表面と、前記第１表面にある複数の導電性要素とを有する基板と、
    前記第１表面の第１部分にある複数の前記導電性要素の各々に接合された基部と、前記基板及び前記基部から離れて位置する端面とを有する複数のボンド要素であって、各ボンド要素は前記基部から前記端面まで延びている、複数のボンド要素と、
    前記基板の前記第１表面の前記第１部分にあるとともに該第１部分から広がりを有している誘電体封止要素であって、該封止要素により複数の前記ボンド要素が互いに別個のものとなるように該封止要素が複数の前記ボンド要素間の空間を満たしており、該封止要素は、前記基板の前記第１表面から離れた側にある第３表面と、該第３表面から前記第１表面に向かって広がるエッジ面とを有し、少なくとも、前記第３表面において前記封止要素により覆われていない前記ボンド要素の端面の部分により、前記ボンド要素の封止されていない部分が形成されている、誘電体封止要素と
    を備え、
    前記封止要素により前記第１表面の第２部分が少なくとも部分的に形成されており、該第２部分は、前記第１表面における前記第１部分以外の部分であって、超小型電子素子の全体を収容できるサイズのエリアを有し、前記第１表面にある前記導電性要素の少なくとも幾つかは、前記第２部分にあって前記超小型電子素子と接続するためのものである、構造体。
  2. 前記ボンド要素は、ワイヤボンドとマイクロピラーとワイヤとのうちの少なくとも１つを含む、請求項１に記載の構造体。
  3. 少なくとも１つの前記ボンド要素の基部及び端面の少なくとも一方にある半田を更に備えた請求項１に記載の構造体。
  4. 少なくとも１つの前記ボンド要素の端面における前記半田が前記第３表面にある、請求項３に記載の構造体。
  5. 前記半田が、少なくとも１つの前記ボンド要素の端面から前記封止要素の一部を貫通して前記第３表面へと広がりを有している、請求項３に記載の構造体。
  6. 少なくとも１つの前記ボンド要素において、該ボンド要素の端面に隣接する少なくとも一部が、前記第３表面に対して垂直である、請求項１に記載の構造体。
  7. 少なくとも１つの前記ボンド要素が、該ボンド要素の端面に接合されたスタッドバンプを有している、請求項１に記載の構造体。
  8. 少なくとも１つの前記ボンド要素が、該ボンド要素の基部と封止されていない部分との間で実質的に真っ直ぐな線に沿って広がりを有しており、前記実質的に真っ直ぐな線は、前記基板の前記第１表面に対して９０度未満の角度をなしている、請求項１に記載の構造体。
  9. 少なくとも１つの前記ボンド要素が、該ボンド要素の基部と端面との間において実質的に湾曲した部分を有している、請求項１に記載の構造体。
  10. 前記第３表面は、前記基板の第１表面から第１距離にある第１表面部分と、前記基板の第１表面から、前記第１距離未満である第２距離にある第２表面部分とを有し、
    少なくとも１つの前記ボンド要素における前記封止されていない部分は、前記第２表面部分において前記封止要素により覆われていないものである、請求項１に記載の構造体。
  11. 前記封止要素は、該封止要素に形成され、前記第３表面から前記基板に向かって広がりを有するキャビティを備え、１つの前記ボンド要素における前記封止されていない部分は前記キャビティ内に位置している、請求項１に記載の構造体。
  12. 少なくとも１つの前記ボンド要素が、銅と金とアルミニウムと半田とのうちの少なくとも１つを含むものである、請求項１に記載の構造体。
  13. 複数の前記ボンド要素がそれぞれ接合されている複数の前記導電性要素の各々が、所定の第１配列を有する第１アレイに配置されており、
    複数の前記導電性要素の各々が接合されている前記ボンド要素の前記封止されていない部分が、所定の前記第１配列とは異なる所定の第２配列を有する第２アレイに配置されている、請求項１に記載の構造体。
  14. 所定の前記第１配列が第１のピッチを有し、前記第２配列が前記第１のピッチより細かい第２のピッチを有している、請求項１３に記載の構造体。
  15. 前記ボンド要素の端面は第１構成要素に接続するためのものである、請求項１に記載の構造体。
  16. 前記基板の前記第１表面における前記第２部分は、第１の超小型電子素子及び第２の超小型電子素子のそれぞれ全体を収容できるサイズのエリアを有する第１サブ部分及び第２サブ部分を有し、
    前記第１表面にある少なくとも幾つかの前記導電性要素は、前記第２部分における前記第１サブ部分及び前記第２サブ部分にあって、前記第１の超小型電子素子及び前記第２の超小型電子素子とそれぞれ接続できるように構成されている、請求項１に記載の構造体。
  17. 前記封止要素は、互いに間隔を置いて配置された複数の封止サブ要素を有し、前記第１サブ部分及び前記第２サブ部分の少なくとも一方のエリアは、複数の前記封止サブ要素のうちの第１封止サブ要素及び第２封止サブ要素によって少なくとも部分的に形成されている、請求項１６に記載の構造体。
  18. 前記基板の前記第２表面にある複数の第２導電性要素と、
    前記第２表面の第１部分にある複数の前記第２導電性要素の各々に接合された基部と、前記基板及び前記基部から離れて位置する端面とを有する複数の第２ボンド要素であって、該第２ボンド要素の各々が、該第２ボンド要素の基部から端面まで広がりを有している、複数の第２ボンド要素と、
    前記第２表面の前記第１部分にあるとともに該第１部分から広がりを有している第２誘電体封止要素であって、該第２誘電体封止要素は、複数の前記第２ボンド要素が該第２封止要素により互いに別個のものとなるように複数の前記第２ボンド要素間の空間を満たしており、該第２封止要素は、前記第２表面とは反対側の第４表面と、該第４表面から前記基板の前記第２表面に向かって広がるエッジ面とを有し、該第２ボンド要素の封止されていない部分が、少なくとも、前記第４表面において該第２封止要素により覆われていない前記第２ボンド要素の端面の部分により形成されている、第２誘電体封止要素と
    を更に備えた請求項１に記載の構造体。
  19. 前記第２封止要素により、前記第２表面の第２部分が少なくとも部分的に形成されており、前記第２表面の前記第２部分は、前記第２表面の前記第１部分以外の部分であって、別の超小型電子素子の全体を収容できるサイズのエリアを有し、前記第２表面にある少なくとも幾つかの前記第２導電性要素は、前記第２表面の前記第２部分にあって、前記別の超小型電子素子と接続するためのものである、請求項１８に記載の構造体。
  20. 前記第２表面にあって、第１の構成要素に接続するための複数の第１端子を更に備え、少なくとも幾つかの前記第１端子は前記導電性要素に電気的に接続されている、請求項１に記載の構造体。
  21. 請求項１に記載の構造体と、
    前記第２部分に位置し、複数の前記導電性要素のうちの幾つかのうちの少なくとも１つに電気的に接続されている第１の超小型電子素子と、
    前記第１の超小型電子素子と、前記第２部分の少なくとも一部とを覆う誘電体の塊であって、該誘電体の塊により、前記第１表面から離れているとともに該第１表面とは反対側にある第４表面が形成されており、該第４表面の少なくとも一部は、前記超小型電子素子及び前記第２部分の上方に広がっており、該誘電体の塊により、前記エッジ面の少なくとも一部に面する第２エッジ面が形成されている、誘電体の塊と
    を更に備え、前記誘電体の塊が前記封止要素とは異なる、パッケージアセンブリ。
  22. 前記エッジ面の少なくとも一部が、前記第２エッジ面の少なくとも一部と接触している、請求項２１に記載のパッケージアセンブリ。
  23. 前記エッジ面及び前記第２エッジ面のいずれか又は両方における少なくとも一部が平坦である、請求項２２に記載のパッケージアセンブリ。
  24. 前記誘電体の塊の、前記基板の前記第２表面からの厚さは、前記封止要素の、前記基板の前記第２表面からの厚さ未満である、請求項２１に記載のパッケージアセンブリ。
  25. 前記第１の超小型電子素子が対向した第５表面及び第６表面を有し、前記第５表面は前記第１表面に面し、前記第１の超小型電子素子は、前記第５表面及び前記第６表面の少なくとも一方にある複数の第１導電性要素の幾つかのうちの少なくとも１つと電気的に接続されている、請求項２１に記載のパッケージアセンブリ。
  26. 前記第６表面から広がりを有しているボンドワイヤにより、前記第１の超小型電子素子が、複数の前記導電性要素の幾つかのうちの少なくとも１つと電気的に接続されている、請求項２５に記載のパッケージアセンブリ。
  27. 前記第１の超小型電子素子の前記第５表面にあるコンタクトが、複数の前記第１導電性要素の幾つかのうちの少なくとも１つと電気的に接続されている、請求項２５に記載のパッケージアセンブリ。
  28. 前記第３表面及び前記第４表面のいずれか又は両方における少なくとも一部に沿って広がりを有する再分配層を更に備え、
    該再分配層は、前記第３表面及び前記第４表面の少なくとも一方に隣接する第５表面と、該第５表面から離れて位置する第６表面とを有する再分配基板と、該再分配基板の前記第５表面にあって、複数の前記ボンド要素の前記封止されていない部分の各々と位置合わせされ、かつ機械的に接続された第１導電性パッドと、前記再分配基板の前記第６表面にあって、前記第１導電性パッドに電気的に接続された第２導電性パッドとを有している、請求項２１に記載のパッケージアセンブリ。
  29. 請求項１に記載の構造体と、
    前記基板の前記第２表面に配置され、該第２表面にある複数の第２導電性要素のうちの少なくとも１つを通して複数の前記導電性要素のうちの少なくとも１つと電気的に接続されている第１の超小型電子素子と、
    前記第１の超小型電子素子と、該第１の超小型電子素子から離れるように広がる前記第２表面の少なくとも一部とを覆う誘電体の塊であって、該誘電体の塊により、前記第２表面から離れて位置し、かつ該第２表面とは反対側にある第４表面が形成されている、誘電体の塊と
    を更に備えたパッケージアセンブリ。
  30. 前記第１の超小型電子素子が対向した第５表面及び第６表面を有し、前記第５表面は前記第２表面に面し、前記第１の超小型電子素子は、前記第５表面及び前記第６表面の少なくとも一方において複数の前記第２導電性要素のうちの少なくとも１つと電気的に接続されている、請求項２９に記載のパッケージアセンブリ。
  31. 前記第６表面から広がりを有しているボンドワイヤにより、前記第１の超小型電子素子が複数の前記第２導電性要素のうちの少なくとも１つと電気的に接続されている、請求項３０に記載のパッケージアセンブリ。
  32. 前記第１の超小型電子素子の前記第５表面にあるコンタクトが、複数の前記第２導電性要素のうちの少なくとも１つと電気的に接続されている、請求項３０に記載のパッケージアセンブリ。
  33. 前記第２部分に配置され、複数の前記導電性要素のうちの少なくとも１つと電気的に接続された少なくとも１つの第２の超小型電子素子を更に備えた請求項２９に記載のパッケージアセンブリ。
  34. 前記第２の超小型電子素子は対向した第７表面及び第８表面を有し、前記第７表面は前記第１表面に面し、前記第２の超小型電子素子は、前記第７表面及び前記第８表面の少なくとも一方において、複数の前記導電性要素のうちの少なくとも幾つかと電気的に接続されている、請求項３３に記載のパッケージアセンブリ。
  35. 前記第８表面から広がりを有するボンドワイヤにより、前記第２の超小型電子素子が少なくとも幾つかの第１導電性要素のうちの１つと電気的に接続されている、請求項３４に記載のパッケージアセンブリ。
  36. 前記第２の超小型電子素子の前記第７表面にあるコンタクトが、少なくとも幾つかの前記導電性要素のうちの１つと電気的に接続されている、請求項３４に記載のパッケージアセンブリ。
  37. 前記第２の超小型電子素子が超小型電子パッケージの一部であり、
    前記超小型電子パッケージは、対向した第７表面及び第８表面を有する第２基板を有し、前記第２の超小型電子素子は前記第８表面に位置し、前記第２基板上に導電性要素があり、前記第２基板上の導電性要素は前記第７表面にある端子を含み、前記第２の超小型電子素子は前記第２基板上の導電性要素のうちの少なくとも１つと電気的に接続され、
    前記第７表面は前記第１表面に面し、前記超小型電子パッケージの端子は各半田要素により前記構造体の導電性要素と電気的に接続されている、請求項３３に記載のパッケージアセンブリ。
  38. 前記第２の超小型電子素子は、表面に端子を有する超小型電子パッケージの一部であり、
    前記第２の超小型電子素子は、幾つかの前記導電性要素のうちの少なくとも１つと、前記超小型電子パッケージの端子及び複数の前記ボンド要素の少なくとも１つが電気的に接続されている外部構成要素の導電性要素を通して電気的に接続されている、請求項３３に記載のパッケージアセンブリ。
  39. 少なくとも１つの前記第２の超小型電子素子は、複数の前記第２の超小型電子素子を含み、前記第２の超小型電子素子の少なくとも１つは、前記構造体の導電性要素のうちの少なくとも幾つかと電気的に接続された超小型電子パッケージの一部である、請求項３３に記載のパッケージアセンブリ。
  40. 前記第２の超小型電子素子のうちの１つは超小型電子パッケージの一部であり、該超小型電子パッケージはその表面に端子を有し、該端子は、各半田要素により前記構造体の導電性要素のうちの幾つかと電気的に接続され、
    前記第２の超小型電子素子のうちの別の第２の超小型電子素子は超小型電子パッケージの一部であり、該超小型電子パッケージはその表面に端子を有し、該端子は、前記導電性要素のうちの幾つかと、前記第２の超小型電子パッケージのうちの別の第２の超小型電子パッケージの端子及び複数の前記ボンド要素のうちの少なくとも１つが電気的に接続されている外部構成要素の導電性要素を通して電気的に接続されている、請求項３９に記載のパッケージアセンブリ。
  41. 前記基板の前記第１表面の前記第２部分は第１サブ部分及び第２サブ部分を有し、該第１サブ部分及び該第２サブ部分がそれぞれ、前記第２の超小型電子素子のうちの第１の超小型電子素子の全体と、前記第２の超小型電子素子のうちの別の超小型電子素子を含む超小型電子パッケージの全体とを収容できるサイズのエリアを有し、
    前記第１表面にある導電性要素のうちの少なくとも幾つかは、前記第２部分における前記第１サブ部分及び前記第２サブ部分にあって、前記第２の超小型電子素子のうちの前記第１の超小型電子素子と、前記超小型電子パッケージとにそれぞれ接続できるように構成されている、請求項３９に記載のパッケージアセンブリ。
  42. 前記封止要素は、前記基板の前記第１表面の前記第１部分から前記第３表面に向かって少なくとも１５０マイクロメートルの長さの広がりを有している、請求項１に記載の構造体。
  43. 前記基板の前記第１表面における、前記封止要素がある前記第１部分は、前記基板の前記第１表面における前記第２部分を完全に囲んでいる、請求項１に記載の構造体。
  44. 基板上に誘電体封止要素を形成するステップであって、前記基板は、対向した第１表面及び第２表面と、前記第１表面にある複数の導電性要素とを有し、前記第１表面の第１部分にある複数の前記導電性要素の各々に複数のボンド要素の各基部が接合されており、該ボンド要素の端面が前記基板及び前記基部から離れて位置し、各ボンド要素は前記基部から前記端面まで延びている、ステップを含み、
    前記誘電体封止要素は、前記基板の前記第１表面の前記第１部分にあるとともに該第１部分から広がりを有するように形成され、該封止要素により複数の前記ボンド要素が互いに別個のものとなるように該封止要素が複数の前記ボンド要素間の空間を満たしており、該封止要素は、前記基板の前記第１表面から離れた側にある第３表面と、該第３表面から前記第１表面に向かって広がるエッジ面とを有し、少なくとも、前記第３表面において前記封止要素により覆われていない前記ボンド要素の端面の部分により、前記ボンド要素の封止されていない部分が形成されており、
    前記封止要素により前記第１表面の第２部分が少なくとも部分的に形成されており、該第２部分は、前記第１表面における前記第１部分以外の部分であって、超小型電子素子の全体を収容できるサイズのエリアを有し、前記第１表面にある前記導電性要素の少なくとも幾つかは、前記第２部分にあって前記超小型電子素子と接続するためのものである、構造体を作製する方法。
  45. 前記ボンド要素は、ワイヤボンドとマイクロピラーとワイヤとのうちの少なくとも１つを含むものである、請求項４４に記載の方法。
  46. 前記ボンド要素は、前記封止要素が前記基板上に形成される前に、複数の前記導電性要素のうちの１つにその基部が半田付けされる少なくとも１つのワイヤを含むものである、請求項４４に記載の方法。
  47. 前記封止要素を形成した後に、第１の超小型電子素子と前記第２部分の少なくとも一部とを覆う誘電体の塊を形成するステップを更に含み、
    前記第１の超小型電子素子は、前記第２部分の上方に位置するとともに複数の前記導電性要素のうちの少なくとも幾つかと電気的に接続され、前記誘電体の塊により、前記第１表面から離れかつその反対側にある第４表面が形成されており、該第４表面の少なくとも一部は、前記超小型電子素子及び前記第２部分の上方に広がりを有しており、前記誘電体の塊により前記エッジ面の少なくとも一部に面する第２エッジ面が形成され、
    前記誘電体の塊は前記封止要素以外のものである、請求項４４に記載の方法。
  48. 前記エッジ面の少なくとも一部が、前記第２エッジ面の少なくとも一部と接触している、請求項４７に記載の方法。
  49. 第１の超小型電子素子と、該第１の超小型電子素子から離れるように広がりを有する前記第２表面の少なくとも一部とを覆う誘電体の塊を形成するステップを更に含み、
    前記第１の超小型電子素子は、前記基板の前記第２表面に配置されているとともに、複数の前記導電性要素の少なくとも１つと、前記第２表面にある複数の第２導電性要素のうちの少なくとも１つを通して電気的に接続されている、請求項４４に記載の方法。
  50. 少なくとも１つの第２の超小型電子素子を、前記基板の前記第１表面の前記第２部分にある複数の前記導電性要素のうちの幾つかと電気的に接続するステップを更に含む請求項４９に記載の方法。
  51. 少なくとも１つの前記第２の超小型電子素子が複数の前記第２の超小型電子素子を含み、複数の前記第２の超小型電子素子のうちの少なくとも１つが、複数の前記第１導電性要素のうちの少なくとも幾つかと電気的に接続されている超小型電子パッケージの一部である、請求項５０に記載の方法。
  52. 前記第２の超小型電子素子のうちの１つは超小型電子パッケージの一部であり、該超小型電子パッケージは、前記構造体における幾つかの前記導電性要素に対して各半田要素により電気的に接続される端子をその表面に有し、
    前記第２の超小型電子素子のうちの別の第２の超小型電子素子は超小型電子パッケージの一部であり、該超小型電子パッケージは、前記第１表面にある幾つかの前記導電性要素に、外部構成要素の導電性要素を通して電気的に接続される端子をその表面に有し、前記外部構成要素に、第２の超小型電子パッケージのうちの別の第２の超小型電子パッケージの端子と少なくとも１つの前記ボンド要素とが電気的に接続されている、請求項５０に記載の方法。
  53. 対向した第１表面及び第２表面と、前記第１表面にある複数の導電性要素とを有するアクティブダイと、
    前記第１表面の第１部分にある複数の前記導電性要素の各々に接合された基部と、前記ダイ及び前記基部から離れて位置する端面とを有する複数のボンド要素であって、各ボンド要素は前記基部から前記端面まで延びている、複数のボンド要素と、
    前記ダイの前記第１表面の前記第１部分にあるとともに該第１部分から広がりを有している誘電体封止要素であって、該封止要素により複数の前記ボンド要素が互いに別個のものとなるように該封止要素が複数の前記ボンド要素間の空間を満たしており、該封止要素は、前記ダイの前記第１表面から離れた側にある第３表面と、該第３表面から前記第１表面に向かって広がるエッジ面とを有し、少なくとも、前記第３表面において前記封止要素により覆われていない前記ボンド要素の端面の部分により、前記ボンド要素の封止されていない部分が形成されている、誘電体封止要素と
    を備え、
    前記封止要素により前記第１表面の第２部分が少なくとも部分的に形成されており、該第２部分は、前記第１表面における前記第１部分以外の部分であって、超小型電子素子の全体を収容できるサイズのエリアを有し、前記第１表面にある前記導電性要素の少なくとも幾つかは、前記第２部分にあって前記超小型電子素子と接続するためのものである、構造体。
  54. 前記ダイがフィールドプログラマブルゲートアレイである、請求項５３に記載の構造体。
  55. 前記第３表面は、前記ダイの第１表面から第１距離にある第１表面部分と、前記ダイの第１表面から、前記第１距離未満である第２距離にある第２表面部分とを有し、
    少なくとも１つの前記ボンド要素における前記封止されていない部分は、前記第２表面部分において前記封止要素により覆われていないものである、請求項５３に記載の構造体。
  56. 前記封止要素は、該封止要素に形成され、前記第３表面から前記ダイに向かって広がりを有するキャビティを備え、１つの前記ボンド要素における前記封止されていない部分は前記キャビティ内に位置している、請求項５３に記載の構造体。
  57. 請求項５３に記載の構造体と、
    前記第２部分に位置し、複数の前記導電性要素のうちの幾つかのうちの少なくとも１つに電気的に接続されている第１の超小型電子素子と、
    前記第１の超小型電子素子と、前記第２部分の少なくとも一部とを覆う誘電体の塊であって、該誘電体の塊により、前記第１表面から離れているとともに該第１表面とは反対側にある第４表面が形成されており、該第４表面の少なくとも一部は、前記超小型電子素子及び前記第２部分の上方に広がっており、該誘電体の塊により、前記エッジ面の少なくとも一部に面する第２エッジ面が形成されている、誘電体の塊と
    を更に備え、前記誘電体の塊が前記封止要素とは異なる、パッケージアセンブリ。
  58. 前記エッジ面の少なくとも一部は、前記第２エッジ面の少なくとも一部と接触している、請求項５７に記載のパッケージアセンブリ。
  59. 前記エッジ面及び前記第２エッジ面のいずれか又は両方における少なくとも一部が平坦である、請求項５８に記載のパッケージアセンブリ。
  60. 前記誘電体の塊は、前記ボンド要素の前記封止されていない部分を封止しているとともに、前記封止要素の前記第３表面にある、請求項５７に記載のパッケージアセンブリ。
  61. 前記誘電体の塊の前記第４表面と前記封止要素の前記第３表面との上に位置し、前記ボンド要素の前記封止されていない部分を封止する第２の誘電体の塊を更に備え、
    前記第２の誘電体の塊は、前記封止要素及び前記誘電体の塊とは異なるものである、請求項５７に記載のパッケージアセンブリ。
  62. 前記ダイの前記第１表面における前記第２部分は、第１の超小型電子素子及び第２の超小型電子素子のそれぞれ全体を収容できるサイズのエリアを有する第１サブ部分及び第２サブ部分を有し、
    前記第１表面にある少なくとも幾つかの前記導電性要素は、前記第２部分における前記第１サブ部分及び前記第２サブ部分にあって、前記第１の超小型電子素子及び前記第２の超小型電子素子とそれぞれ接続できるように構成されている、請求項５７に記載の構造体。
  63. 請求項６２に記載の構造体と、
    前記第１サブ部分及び前記第２サブ部分にそれぞれ配置され、幾つかの前記導電性要素のうちの少なくとも１つと電気的に接続されている前記第１の超小型電子素子及び前記第２の超小型電子素子と、
    前記第１の超小型電子素子と前記第１サブ部分のうちの少なくとも一部とを覆う第１の誘電体の塊であって、該第１の誘電体の塊により前記第１表面から離れて位置しかつその反対側にある第４表面が形成され、該第４表面の少なくとも一部は前記第１の超小型電子素子及び前記第１サブ部分の上方に広がりを有し、該第１の誘電体の塊により前記エッジ面の少なくとも一部に面する第２エッジ面が形成されている、第１の誘電体の塊と、
    前記第２の超小型電子素子と、前記第２サブ部分のうちの少なくとも一部とを覆う第２の誘電体の塊であって、該第２の誘電体の塊により前記第１表面から離れて位置しかつその反対側にある第５表面が形成され、該第５表面の少なくとも一部は前記第２の超小型電子素子及び前記第２サブ部分の上方に広がりを有し、該第２の誘電体の塊により前記エッジ面の少なくとも一部に面する第２エッジ面が形成されている、第２の誘電体の塊と
    を更に備え、
    前記第１の誘電体の塊及び前記第２の誘電体の塊はそれぞれ前記封止要素とは異なるものである、パッケージアセンブリ。
  64. 前記エッジ面の少なくとも一部が、前記第１の誘電体の塊及び前記第２の誘電体の塊の少なくとも一方における第２エッジ面の少なくとも一部と接触している、請求項６３に記載のパッケージアセンブリ。
  65. 請求項６２に記載の構造体と前記第１の超小型電子素子及び前記第２の超小型電子素子とを備えたパッケージアセンブリであって、
    前記第１の超小型電子素子は第１の超小型電子パッケージの一部であり、該第１の超小型電子パッケージは、前記第１サブ部分に配置され、前記第２表面にある少なくとも１つの前記導電性要素と電気的に接続され、
    前記第２の超小型電子素子は第２の超小型電子パッケージの一部であり、該第２の超小型電子パッケージは、前記第２サブ部分に配置されているとともに、前記第２表面にある少なくとも１つの前記導電性要素に外部構成要素の導電性要素を通して電気的に接続され、前記外部構成要素に、前記第２のパッケージの端子と少なくとも１つの前記ボンド要素とが電気的に接続されている、パッケージアセンブリ。
  66. ウェハーレベルに設けられたアクティブダイ上に誘電体封止要素を形成するステップであって、前記ダイは、対向した第１表面及び第２表面と、前記第１表面にある複数の導電性要素とを有し、前記第１表面の第１部分にある複数の前記導電性要素の各々に複数のボンド要素の各基部が接合されており、該ボンド要素の端面が前記基板及び前記基部から離れて位置し、各ボンド要素は前記基部から前記端面まで延びている、ステップを含み、
    前記誘電体封止要素は、前記ダイの前記第１表面の前記第１部分にあるとともに該第１部分から広がりを有するように形成され、該封止要素により複数の前記ボンド要素が互いに別個のものとなるように該封止要素が複数の前記ボンド要素間の空間を満たしており、該封止要素は、前記ダイの前記第１表面から離れた側にある第３表面と、該第３表面から前記第１表面に向かって広がるエッジ面とを有し、少なくとも、前記第３表面において前記封止要素により覆われていない前記ボンド要素の端面の部分により、前記ボンド要素の封止されていない部分が形成されており、
    前記封止要素により前記第１表面の第２部分が少なくとも部分的に形成されており、該第２部分は、前記第１表面における前記第１部分以外の部分であって、超小型電子素子の全体を収容できるサイズのエリアを有し、前記第１表面にある前記導電性要素の少なくとも幾つかは、前記第２部分にあって前記超小型電子素子と接続するためのものである、構造体を作製する方法。
  67. 前記封止要素を形成した後に、第１の超小型電子素子と前記第２部分の少なくとも一部とを覆う誘電体の塊を形成するステップを更に含み、
    前記第１の超小型電子は、前記第２部分の上方に位置するとともに複数の前記導電性要素のうちの少なくとも幾つかと電気的に接続され、前記誘電体の塊により、前記第１表面から離れかつその反対側にある第４表面が形成されており、該第４表面の少なくとも一部は、前記超小型電子素子及び前記第２部分の上方に広がりを有しており、前記誘電体の塊により前記エッジ面の少なくとも一部に面する第２エッジ面が形成され、
    前記誘電体の塊は前記封止要素以外のものである、請求項６６に記載の方法。
  68. 前記エッジ面の少なくとも一部は、前記第２エッジ面の少なくとも一部と接触している、請求項６７に記載の方法。
  69. 前記誘電体の塊は、前記ボンド要素の前記封止されていない部分を封止しているとともに、前記封止要素の前記第３表面にある、請求項６７に記載の方法。
  70. 前記誘電体の塊の前記第４表面と前記封止要素の前記第３表面との上にあり、前記ボンド要素の前記封止されていない部分を封止する第２の誘電体の塊を形成するステップを更に含み、
    前記第２の誘電体の塊は、前記封止要素及び前記誘電体の塊とは異なるものである、請求項６７に記載の方法。
  71. 少なくとも１つの超小型電子素子を、前記ダイの前記第１表面の前記第２部分にある幾つかの前記導電性要素と電気的に接続するステップを更に含む請求項６６に記載の方法。
  72. 前記ダイの前記第１表面の前記第２部分における第１サブ部分にある少なくとも１つの第１の超小型電子素子と、前記ダイの前記第１表面の前記第２部分における第２サブ部分にある少なくとも１つの第２の超小型電子素子とを電気的に接続するステップを更に含み、
    前記第１サブ部分及び前記第２サブ部分はそれぞれ、前記第１の超小型電子素子及び前記第２の超小型電子素子の全体を収容できるサイズのエリアを有し、前記第１表面にある複数の前記導電性要素のうちの少なくとも幾つかは、前記第２部分の前記第１サブ部分及び前記第２サブ部分にあって、前記第１の超小型電子素子及び前記第２の超小型電子素子とそれぞれ接続できるように構成されている、請求項６６に記載の方法。
  73. 前記第１の超小型電子素子と前記第１サブ部分のうちの少なくとも一部とを覆う第１の誘電体の塊であって、該第１の誘電体の塊により前記第１表面から離れて位置しかつその反対側にある第４表面が形成され、該第４表面の少なくとも一部は前記第１の超小型電子素子及び前記第１サブ部分の上方に広がりを有し、該第１の誘電体の塊により前記エッジ面の少なくとも一部に面する第２エッジ面が形成されている、第１の誘電体の塊を形成するステップと、
    前記第２の超小型電子素子と、前記第２サブ部分のうちの少なくとも一部とを覆う第２の誘電体の塊であって、該第２の誘電体の塊により前記第１表面から離れて位置しかつその反対側にある第５表面が形成され、該第５表面の少なくとも一部は前記第２の超小型電子素子及び前記第２サブ部分の上方に広がりを有し、該第２の誘電体の塊により前記エッジ面の少なくとも一部に面する第２エッジ面が形成されている、第２の誘電体の塊を形成するステップと
    を更に含み、
    前記第１の誘電体の塊及び前記第２の誘電体の塊はそれぞれ前記封止要素とは異なるものである、請求項７２に記載の方法。
  74. 前記第１の超小型電子素子は第１の超小型電子パッケージの一部であり、該第１の超小型電子パッケージは、前記第１サブ部分に配置され、前記第２表面にある少なくとも１つの前記導電性要素と電気的に接続され、
    前記第２の超小型電子素子は第２の超小型電子パッケージの一部であり、該第２の超小型電子パッケージは、前記第２サブ部分に配置されているとともに、前記第２表面にある少なくとも１つの前記導電性要素に外部構成要素の導電性要素を通して電気的に接続され、前記外部構成要素に、前記第２のパッケージの端子と少なくとも１つの前記ボンド要素とが電気的に接続されている、請求項７２に記載の方法。

JP2015549561A 2012-12-20 2013-12-17 封止されたボンド要素を有する超小型電子パッケージングのための構造体 Active JP6484179B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US13/722,189 2012-12-20
US13/722,189 US8878353B2 (en) 2012-12-20 2012-12-20 Structure for microelectronic packaging with bond elements to encapsulation surface
PCT/US2013/075672 WO2014107301A1 (en) 2012-12-20 2013-12-17 Structure for microelectronic packaging with encapsulated bond elements

Publications (3)

Publication Number Publication Date
JP2016506078A true JP2016506078A (ja) 2016-02-25
JP2016506078A5 JP2016506078A5 (ja) 2017-01-26
JP6484179B2 JP6484179B2 (ja) 2019-03-13

Family

ID=49943528

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015549561A Active JP6484179B2 (ja) 2012-12-20 2013-12-17 封止されたボンド要素を有する超小型電子パッケージングのための構造体

Country Status (7)

Country Link
US (3) US8878353B2 (ja)
EP (1) EP2936557A1 (ja)
JP (1) JP6484179B2 (ja)
KR (1) KR20150097669A (ja)
CN (1) CN104995732A (ja)
TW (2) TWI635580B (ja)
WO (1) WO2014107301A1 (ja)

Families Citing this family (90)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8525314B2 (en) 2004-11-03 2013-09-03 Tessera, Inc. Stacked packaging improvements
US8058101B2 (en) 2005-12-23 2011-11-15 Tessera, Inc. Microelectronic packages and methods therefor
WO2011044289A1 (en) * 2009-10-07 2011-04-14 Rain Bird Corporation Volumetric budget based irrigation control
US9941195B2 (en) * 2009-11-10 2018-04-10 Taiwan Semiconductor Manufacturing Co., Ltd. Vertical metal insulator metal capacitor
US9159708B2 (en) 2010-07-19 2015-10-13 Tessera, Inc. Stackable molded microelectronic packages with area array unit connectors
US8482111B2 (en) 2010-07-19 2013-07-09 Tessera, Inc. Stackable molded microelectronic packages
US20120146206A1 (en) 2010-12-13 2012-06-14 Tessera Research Llc Pin attachment
KR101128063B1 (ko) 2011-05-03 2012-04-23 테세라, 인코포레이티드 캡슐화 층의 표면에 와이어 본드를 구비하는 패키지 적층형 어셈블리
US9105483B2 (en) 2011-10-17 2015-08-11 Invensas Corporation Package-on-package assembly with wire bond vias
US8946757B2 (en) 2012-02-17 2015-02-03 Invensas Corporation Heat spreading substrate with embedded interconnects
US9349706B2 (en) * 2012-02-24 2016-05-24 Invensas Corporation Method for package-on-package assembly with wire bonds to encapsulation surface
US8372741B1 (en) 2012-02-24 2013-02-12 Invensas Corporation Method for package-on-package assembly with wire bonds to encapsulation surface
US8835228B2 (en) 2012-05-22 2014-09-16 Invensas Corporation Substrate-less stackable package with wire-bond interconnect
US9391008B2 (en) 2012-07-31 2016-07-12 Invensas Corporation Reconstituted wafer-level package DRAM
US9502390B2 (en) 2012-08-03 2016-11-22 Invensas Corporation BVA interposer
US8878353B2 (en) 2012-12-20 2014-11-04 Invensas Corporation Structure for microelectronic packaging with bond elements to encapsulation surface
US9136254B2 (en) 2013-02-01 2015-09-15 Invensas Corporation Microelectronic package having wire bond vias and stiffening layer
US9167710B2 (en) 2013-08-07 2015-10-20 Invensas Corporation Embedded packaging with preformed vias
US9685365B2 (en) 2013-08-08 2017-06-20 Invensas Corporation Method of forming a wire bond having a free end
US20150076714A1 (en) 2013-09-16 2015-03-19 Invensas Corporation Microelectronic element with bond elements to encapsulation surface
US9379078B2 (en) * 2013-11-07 2016-06-28 Taiwan Semiconductor Manufacturing Company, Ltd. 3D die stacking structure with fine pitches
US9379074B2 (en) 2013-11-22 2016-06-28 Invensas Corporation Die stacks with one or more bond via arrays of wire bond wires and with one or more arrays of bump interconnects
US9263394B2 (en) 2013-11-22 2016-02-16 Invensas Corporation Multiple bond via arrays of different wire heights on a same substrate
US9583456B2 (en) 2013-11-22 2017-02-28 Invensas Corporation Multiple bond via arrays of different wire heights on a same substrate
US9576926B2 (en) * 2014-01-16 2017-02-21 Taiwan Semiconductor Manufacturing Company, Ltd. Pad structure design in fan-out package
US9653442B2 (en) * 2014-01-17 2017-05-16 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit package and methods of forming same
US9583411B2 (en) * 2014-01-17 2017-02-28 Invensas Corporation Fine pitch BVA using reconstituted wafer with area array accessible for testing
US9642261B2 (en) * 2014-01-24 2017-05-02 Zhuhai Advanced Chip Carriers & Electronic Substrate Solutions Technologies Co. Ltd. Composite electronic structure with partially exposed and protruding copper termination posts
US9735134B2 (en) 2014-03-12 2017-08-15 Taiwan Semiconductor Manufacturing Company, Ltd. Packages with through-vias having tapered ends
US9214454B2 (en) * 2014-03-31 2015-12-15 Invensas Corporation Batch process fabrication of package-on-package microelectronic assemblies
KR101565690B1 (ko) * 2014-04-10 2015-11-03 삼성전기주식회사 회로기판, 회로기판 제조방법, 전자부품 패키지 및 전자부품 패키지 제조방법
US9209110B2 (en) * 2014-05-07 2015-12-08 Qualcomm Incorporated Integrated device comprising wires as vias in an encapsulation layer
US9064718B1 (en) * 2014-05-07 2015-06-23 Freescale Semiconductor, Inc. Pre-formed via array for integrated circuit package
US10381326B2 (en) 2014-05-28 2019-08-13 Invensas Corporation Structure and method for integrated circuits packaging with increased density
US9646917B2 (en) 2014-05-29 2017-05-09 Invensas Corporation Low CTE component with wire bond interconnects
US9412714B2 (en) 2014-05-30 2016-08-09 Invensas Corporation Wire bond support structure and microelectronic package including wire bonds therefrom
US9881857B2 (en) * 2014-06-12 2018-01-30 Taiwan Semiconductor Manufacturing Company, Ltd. Pad design for reliability enhancement in packages
US9824990B2 (en) 2014-06-12 2017-11-21 Taiwan Semiconductor Manufacturing Company, Ltd. Pad design for reliability enhancement in packages
US20160049383A1 (en) * 2014-08-12 2016-02-18 Invensas Corporation Device and method for an integrated ultra-high-density device
TWI623984B (zh) * 2014-08-12 2018-05-11 矽品精密工業股份有限公司 封裝結構及其製法
US11069734B2 (en) 2014-12-11 2021-07-20 Invensas Corporation Image sensor device
US10354974B2 (en) * 2014-12-11 2019-07-16 Mediatek Inc. Structure and formation method of chip package structure
US9735084B2 (en) 2014-12-11 2017-08-15 Invensas Corporation Bond via array for thermal conductivity
US9899442B2 (en) 2014-12-11 2018-02-20 Invensas Corporation Image sensor device
US10679866B2 (en) 2015-02-13 2020-06-09 Taiwan Semiconductor Manufacturing Co., Ltd. Interconnect structure for semiconductor package and method of fabricating the interconnect structure
US9888579B2 (en) * 2015-03-05 2018-02-06 Invensas Corporation Pressing of wire bond wire tips to provide bent-over tips
US9502372B1 (en) 2015-04-30 2016-11-22 Invensas Corporation Wafer-level packaging using wire bond wires in place of a redistribution layer
US9761554B2 (en) 2015-05-07 2017-09-12 Invensas Corporation Ball bonding metal wire bond wires to metal pads
US10276541B2 (en) * 2015-06-30 2019-04-30 Taiwan Semiconductor Manufacturing Company, Ltd. 3D package structure and methods of forming same
US9543277B1 (en) * 2015-08-20 2017-01-10 Invensas Corporation Wafer level packages with mechanically decoupled fan-in and fan-out areas
US10490528B2 (en) 2015-10-12 2019-11-26 Invensas Corporation Embedded wire bond wires
US9490222B1 (en) 2015-10-12 2016-11-08 Invensas Corporation Wire bond wires for interference shielding
US10332854B2 (en) 2015-10-23 2019-06-25 Invensas Corporation Anchoring structure of fine pitch bva
US10181457B2 (en) 2015-10-26 2019-01-15 Invensas Corporation Microelectronic package for wafer-level chip scale packaging with fan-out
US9911718B2 (en) 2015-11-17 2018-03-06 Invensas Corporation ‘RDL-First’ packaged microelectronic device for a package-on-package device
US9659848B1 (en) 2015-11-18 2017-05-23 Invensas Corporation Stiffened wires for offset BVA
CN105575832A (zh) * 2015-12-22 2016-05-11 华进半导体封装先导技术研发中心有限公司 一种多层堆叠扇出型封装结构及制备方法
US9984992B2 (en) 2015-12-30 2018-05-29 Invensas Corporation Embedded wire bond wires for vertical integration with separate surface mount and wire bond mounting surfaces
KR101799668B1 (ko) * 2016-04-07 2017-11-20 앰코 테크놀로지 코리아 주식회사 반도체 패키지 및 그 제조 방법
US9659911B1 (en) * 2016-04-20 2017-05-23 Powertech Technology Inc. Package structure and manufacturing method thereof
KR102448098B1 (ko) * 2016-05-31 2022-09-27 에스케이하이닉스 주식회사 관통 몰드 볼 커넥터 및 엘리베이트 패드를 포함하는 반도체 패키지 및 제조 방법
US10050024B2 (en) * 2016-06-17 2018-08-14 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor package and manufacturing method of the same
US20170365567A1 (en) * 2016-06-20 2017-12-21 Samsung Electro-Mechanics Co., Ltd. Fan-out semiconductor package
JP6712050B2 (ja) * 2016-06-21 2020-06-17 富士通株式会社 樹脂基板及びその製造方法、並びに回路基板及びその製造方法
US9935075B2 (en) 2016-07-29 2018-04-03 Invensas Corporation Wire bonding method and apparatus for electromagnetic interference shielding
US20180168042A1 (en) 2016-12-13 2018-06-14 Northrop Grumman Systems Corporation Flexible connector
US10299368B2 (en) 2016-12-21 2019-05-21 Invensas Corporation Surface integrated waveguides and circuit structures therefor
CN106898557B (zh) * 2017-03-03 2019-06-18 中芯长电半导体（江阴）有限公司 集成有供电传输系统的封装件的封装方法
US11430740B2 (en) * 2017-03-29 2022-08-30 Intel Corporation Microelectronic device with embedded die substrate on interposer
US10269756B2 (en) 2017-04-21 2019-04-23 Invensas Bonding Technologies, Inc. Die processing
IT201700055983A1 (it) 2017-05-23 2018-11-23 St Microelectronics Srl Procedimento per produrre dispositivi a semiconduttore, dispositivo a semiconduttore e circuito corrispondenti
US10217720B2 (en) 2017-06-15 2019-02-26 Invensas Corporation Multi-chip modules formed using wafer-level processing of a reconstitute wafer
US10727219B2 (en) 2018-02-15 2020-07-28 Invensas Bonding Technologies, Inc. Techniques for processing devices
US10593647B2 (en) * 2018-06-27 2020-03-17 Powertech Technology Inc. Package structure and manufacturing method thereof
US20200006274A1 (en) * 2018-06-29 2020-01-02 Powertech Technology Inc. Semiconductor package and manufacturing method thereof
US11462419B2 (en) 2018-07-06 2022-10-04 Invensas Bonding Technologies, Inc. Microelectronic assemblies
EP3621104A1 (en) * 2018-09-05 2020-03-11 Infineon Technologies Austria AG Semiconductor package and method of manufacturing a semiconductor package
US11296053B2 (en) 2019-06-26 2022-04-05 Invensas Bonding Technologies, Inc. Direct bonded stack structures for increased reliability and improved yield in microelectronics
US11139268B2 (en) * 2019-08-06 2021-10-05 Advanced Semiconductor Engineering, Inc. Semiconductor package structure and method of manufacturing the same
US11032935B1 (en) 2019-12-10 2021-06-08 Northrop Grumman Systems Corporation Support structure for a flexible interconnect of a superconductor
US10985495B1 (en) 2020-02-24 2021-04-20 Northrop Grumman Systems Corporation High voltage connector with wet contacts
US11075486B1 (en) 2020-03-02 2021-07-27 Northrop Grumman Systems Corporation Signal connector system
US11742314B2 (en) 2020-03-31 2023-08-29 Adeia Semiconductor Bonding Technologies Inc. Reliable hybrid bonded apparatus
US11038594B1 (en) 2020-05-13 2021-06-15 Northrop Grumman Systems Corporation Self-insulating high bandwidth connector
US11631647B2 (en) 2020-06-30 2023-04-18 Adeia Semiconductor Bonding Technologies Inc. Integrated device packages with integrated device die and dummy element
US11764177B2 (en) 2020-09-04 2023-09-19 Adeia Semiconductor Bonding Technologies Inc. Bonded structure with interconnect structure
US11728273B2 (en) 2020-09-04 2023-08-15 Adeia Semiconductor Bonding Technologies Inc. Bonded structure with interconnect structure
US11569608B2 (en) 2021-03-30 2023-01-31 Northrop Grumman Systems Corporation Electrical connector system
US11881448B2 (en) * 2021-05-07 2024-01-23 Advanced Semiconductor Engineering, Inc. Semiconductor package structure having substrate with embedded electronic component and conductive pillars
JP2023045852A (ja) * 2021-09-22 2023-04-03 キオクシア株式会社 半導体装置及び半導体装置の製造方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000156461A (ja) * 1998-06-26 2000-06-06 Internatl Business Mach Corp <Ibm> 高集積度チップ・オン・チップ実装
JP2003318327A (ja) * 2002-04-22 2003-11-07 Mitsui Chemicals Inc プリント配線板および積層パッケージ
JP2004048048A (ja) * 2003-09-16 2004-02-12 Oki Electric Ind Co Ltd 半導体装置およびその製造方法
JP2007116544A (ja) * 2005-10-21 2007-05-10 Canon Inc 撮像装置及びその制御方法、及びその制御プログラム、制御プログラムを格納した記憶媒体
US20120280386A1 (en) * 2011-05-03 2012-11-08 Tessera, Inc. Package-on-package assembly with wire bonds to encapsulation surface

Family Cites Families (533)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1439262B2 (de) 1963-07-23 1972-03-30 Siemens AG, 1000 Berlin u. 8000 München Verfahren zum kontaktieren von halbleiterbauelementen durch thermokompression
US3358897A (en) 1964-03-31 1967-12-19 Tempress Res Co Electric lead wire bonding tools
US3430835A (en) 1966-06-07 1969-03-04 Westinghouse Electric Corp Wire bonding apparatus for microelectronic components
US3623649A (en) 1969-06-09 1971-11-30 Gen Motors Corp Wedge bonding tool for the attachment of semiconductor leads
DE2119567C2 (de) 1970-05-05 1983-07-14 International Computers Ltd., London Elektrische Verbindungsvorrichtung und Verfahren zu ihrer Herstellung
DE2228703A1 (de) 1972-06-13 1974-01-10 Licentia Gmbh Verfahren zum herstellen einer vorgegebenen lotschichtstaerke bei der fertigung von halbleiterbauelementen
JPS5150661A (ja) 1974-10-30 1976-05-04 Hitachi Ltd
US4067104A (en) 1977-02-24 1978-01-10 Rockwell International Corporation Method of fabricating an array of flexible metallic interconnects for coupling microelectronics components
US4213556A (en) 1978-10-02 1980-07-22 General Motors Corporation Method and apparatus to detect automatic wire bonder failure
US4327860A (en) 1980-01-03 1982-05-04 Kulicke And Soffa Ind. Inc. Method of making slack free wire interconnections
US4422568A (en) 1981-01-12 1983-12-27 Kulicke And Soffa Industries, Inc. Method of making constant bonding wire tail lengths
US4437604A (en) 1982-03-15 1984-03-20 Kulicke & Soffa Industries, Inc. Method of making fine wire interconnections
JPS59189069A (ja) 1983-04-12 1984-10-26 Alps Electric Co Ltd 電気部品の端子のハンダ塗布装置
JPS61125062A (ja) 1984-11-22 1986-06-12 Hitachi Ltd ピン取付け方法およびピン取付け装置
US4604644A (en) 1985-01-28 1986-08-05 International Business Machines Corporation Solder interconnection structure for joining semiconductor devices to substrates that have improved fatigue life, and process for making
US4642889A (en) 1985-04-29 1987-02-17 Amp Incorporated Compliant interconnection and method therefor
JP2608701B2 (ja) 1985-09-19 1997-05-14 三菱電機株式会社 保護装置の点検回路
US5917707A (en) 1993-11-16 1999-06-29 Formfactor, Inc. Flexible contact structure with an electrically conductive shell
US5476211A (en) 1993-11-16 1995-12-19 Form Factor, Inc. Method of manufacturing electrical contacts, using a sacrificial member
US4716049A (en) 1985-12-20 1987-12-29 Hughes Aircraft Company Compressive pedestal for microminiature connections
US4924353A (en) 1985-12-20 1990-05-08 Hughes Aircraft Company Connector system for coupling to an integrated circuit chip
JPS62158338A (ja) 1985-12-28 1987-07-14 Tanaka Denshi Kogyo Kk 半導体装置
US4793814A (en) 1986-07-21 1988-12-27 Rogers Corporation Electrical circuit board interconnect
US4695870A (en) 1986-03-27 1987-09-22 Hughes Aircraft Company Inverted chip carrier
JPS62226307A (ja) 1986-03-28 1987-10-05 Toshiba Corp ロボツト装置
US4771930A (en) 1986-06-30 1988-09-20 Kulicke And Soffa Industries Inc. Apparatus for supplying uniform tail lengths
JPS6397941A (ja) 1986-10-14 1988-04-28 Fuji Photo Film Co Ltd 感光材料
US4955523A (en) 1986-12-17 1990-09-11 Raychem Corporation Interconnection of electronic components
DE3703694A1 (de) 1987-02-06 1988-08-18 Dynapert Delvotec Gmbh Ball-bondverfahren und vorrichtung zur durchfuehrung derselben
KR970003915B1 (ko) 1987-06-24 1997-03-22 미다 가쓰시게 반도체 기억장치 및 그것을 사용한 반도체 메모리 모듈
US5138438A (en) 1987-06-24 1992-08-11 Akita Electronics Co. Ltd. Lead connections means for stacked tab packaged IC chips
JP2642359B2 (ja) 1987-09-11 1997-08-20 株式会社日立製作所 半導体装置
US4804132A (en) 1987-08-28 1989-02-14 Difrancesco Louis Method for cold bonding
US4845354A (en) 1988-03-08 1989-07-04 International Business Machines Corporation Process control for laser wire bonding
JPH01313969A (ja) 1988-06-13 1989-12-19 Hitachi Ltd 半導体装置
US4998885A (en) 1989-10-27 1991-03-12 International Business Machines Corporation Elastomeric area array interposer
US5077598A (en) 1989-11-08 1991-12-31 Hewlett-Packard Company Strain relief flip-chip integrated circuit assembly with test fixturing
US5095187A (en) 1989-12-20 1992-03-10 Raychem Corporation Weakening wire supplied through a wire bonder
AU637874B2 (en) 1990-01-23 1993-06-10 Sumitomo Electric Industries, Ltd. Substrate for packaging a semiconductor device
AU645283B2 (en) 1990-01-23 1994-01-13 Sumitomo Electric Industries, Ltd. Substrate for packaging a semiconductor device
US5376403A (en) 1990-02-09 1994-12-27 Capote; Miguel A. Electrically conductive compositions and methods for the preparation and use thereof
US5948533A (en) 1990-02-09 1999-09-07 Ormet Corporation Vertically interconnected electronic assemblies and compositions useful therefor
US5083697A (en) 1990-02-14 1992-01-28 Difrancesco Louis Particle-enhanced joining of metal surfaces
US4975079A (en) 1990-02-23 1990-12-04 International Business Machines Corp. Connector assembly for chip testing
US4999472A (en) 1990-03-12 1991-03-12 Neinast James E Electric arc system for ablating a surface coating
US5241456A (en) 1990-07-02 1993-08-31 General Electric Company Compact high density interconnect structure
US5148265A (en) 1990-09-24 1992-09-15 Ist Associates, Inc. Semiconductor chip assemblies with fan-in leads
US5679977A (en) 1990-09-24 1997-10-21 Tessera, Inc. Semiconductor chip assemblies, methods of making same and components for same
US5148266A (en) 1990-09-24 1992-09-15 Ist Associates, Inc. Semiconductor chip assemblies having interposer and flexible lead
US5067382A (en) 1990-11-02 1991-11-26 Cray Computer Corporation Method and apparatus for notching a lead wire attached to an IC chip to facilitate severing the wire
KR940001149B1 (ko) 1991-04-16 1994-02-14 삼성전자 주식회사 반도체 장치의 칩 본딩 방법
JPH04346436A (ja) 1991-05-24 1992-12-02 Fujitsu Ltd バンプ製造方法とバンプ製造装置
US5316788A (en) 1991-07-26 1994-05-31 International Business Machines Corporation Applying solder to high density substrates
US5203075A (en) 1991-08-12 1993-04-20 Inernational Business Machines Method of bonding flexible circuit to cicuitized substrate to provide electrical connection therebetween using different solders
US5133495A (en) 1991-08-12 1992-07-28 International Business Machines Corporation Method of bonding flexible circuit to circuitized substrate to provide electrical connection therebetween
WO1993004375A1 (en) 1991-08-23 1993-03-04 Nchip, Inc. Burn-in technologies for unpackaged integrated circuits
US5220489A (en) 1991-10-11 1993-06-15 Motorola, Inc. Multicomponent integrated circuit package
US5238173A (en) 1991-12-04 1993-08-24 Kaijo Corporation Wire bonding misattachment detection apparatus and that detection method in a wire bonder
JP2931936B2 (ja) 1992-01-17 1999-08-09 株式会社日立製作所 半導体装置用リードフレームの製造方法及び半導体装置用リードフレーム並びに樹脂封止型半導体装置
US5831836A (en) 1992-01-30 1998-11-03 Lsi Logic Power plane for semiconductor device
US5222014A (en) 1992-03-02 1993-06-22 Motorola, Inc. Three-dimensional multi-chip pad array carrier
US5438224A (en) 1992-04-23 1995-08-01 Motorola, Inc. Integrated circuit package having a face-to-face IC chip arrangement
US5494667A (en) 1992-06-04 1996-02-27 Kabushiki Kaisha Hayahibara Topically applied hair restorer containing pine extract
US5977618A (en) 1992-07-24 1999-11-02 Tessera, Inc. Semiconductor connection components and methods with releasable lead support
US5915752A (en) 1992-07-24 1999-06-29 Tessera, Inc. Method of making connections to a semiconductor chip assembly
US6054756A (en) 1992-07-24 2000-04-25 Tessera, Inc. Connection components with frangible leads and bus
US6295729B1 (en) 1992-10-19 2001-10-02 International Business Machines Corporation Angled flying lead wire bonding process
US20050062492A1 (en) 2001-08-03 2005-03-24 Beaman Brian Samuel High density integrated circuit apparatus, test probe and methods of use thereof
US5371654A (en) 1992-10-19 1994-12-06 International Business Machines Corporation Three dimensional high performance interconnection package
JP2716336B2 (ja) 1993-03-10 1998-02-18 日本電気株式会社 集積回路装置
JPH06268101A (ja) 1993-03-17 1994-09-22 Hitachi Ltd 半導体装置及びその製造方法、電子装置、リ−ドフレ−ム並びに実装基板
US5340771A (en) 1993-03-18 1994-08-23 Lsi Logic Corporation Techniques for providing high I/O count connections to semiconductor dies
US20030048108A1 (en) 1993-04-30 2003-03-13 Beaman Brian Samuel Structural design and processes to control probe position accuracy in a wafer test probe assembly
US5811982A (en) 1995-11-27 1998-09-22 International Business Machines Corporation High density cantilevered probe for electronic devices
US7368924B2 (en) 1993-04-30 2008-05-06 International Business Machines Corporation Probe structure having a plurality of discrete insulated probe tips projecting from a support surface, apparatus for use thereof and methods of fabrication thereof
JP2981385B2 (ja) 1993-09-06 1999-11-22 シャープ株式会社 チップ部品型ｌｅｄの構造及びその製造方法
US5346118A (en) 1993-09-28 1994-09-13 At&T Bell Laboratories Surface mount solder assembly of leadless integrated circuit packages to substrates
US6835898B2 (en) 1993-11-16 2004-12-28 Formfactor, Inc. Electrical contact structures formed by configuring a flexible wire to have a springable shape and overcoating the wire with at least one layer of a resilient conductive material, methods of mounting the contact structures to electronic components, and applications for employing the contact structures
US5455390A (en) 1994-02-01 1995-10-03 Tessera, Inc. Microelectronics unit mounting with multiple lead bonding
WO1995026047A1 (en) 1994-03-18 1995-09-28 Hitachi Chemical Company, Ltd. Semiconductor package manufacturing method and semiconductor package
US5615824A (en) 1994-06-07 1997-04-01 Tessera, Inc. Soldering with resilient contacts
US5802699A (en) 1994-06-07 1998-09-08 Tessera, Inc. Methods of assembling microelectronic assembly with socket for engaging bump leads
JPH07335783A (ja) 1994-06-13 1995-12-22 Fujitsu Ltd 半導体装置及び半導体装置ユニット
US5468995A (en) 1994-07-05 1995-11-21 Motorola, Inc. Semiconductor device having compliant columnar electrical connections
US5518964A (en) 1994-07-07 1996-05-21 Tessera, Inc. Microelectronic mounting with multiple lead deformation and bonding
US5989936A (en) 1994-07-07 1999-11-23 Tessera, Inc. Microelectronic assembly fabrication with terminal formation from a conductive layer
US6117694A (en) 1994-07-07 2000-09-12 Tessera, Inc. Flexible lead structures and methods of making same
US6177636B1 (en) 1994-12-29 2001-01-23 Tessera, Inc. Connection components with posts
US5688716A (en) 1994-07-07 1997-11-18 Tessera, Inc. Fan-out semiconductor chip assembly
US6828668B2 (en) 1994-07-07 2004-12-07 Tessera, Inc. Flexible lead structures and methods of making same
US5656550A (en) 1994-08-24 1997-08-12 Fujitsu Limited Method of producing a semicondutor device having a lead portion with outer connecting terminal
US5659952A (en) 1994-09-20 1997-08-26 Tessera, Inc. Method of fabricating compliant interface for semiconductor chip
US5541567A (en) 1994-10-17 1996-07-30 International Business Machines Corporation Coaxial vias in an electronic substrate
US5495667A (en) 1994-11-07 1996-03-05 Micron Technology, Inc. Method for forming contact pins for semiconductor dice and interconnects
US5736074A (en) 1995-06-30 1998-04-07 Micro Fab Technologies, Inc. Manufacture of coated spheres
US5971253A (en) 1995-07-31 1999-10-26 Tessera, Inc. Microelectronic component mounting with deformable shell terminals
US5872051A (en) 1995-08-02 1999-02-16 International Business Machines Corporation Process for transferring material to semiconductor chip conductive pads using a transfer substrate
US5810609A (en) 1995-08-28 1998-09-22 Tessera, Inc. Socket for engaging bump leads on a microelectronic device and methods therefor
US5766987A (en) 1995-09-22 1998-06-16 Tessera, Inc. Microelectronic encapsulation methods and equipment
US6211572B1 (en) 1995-10-31 2001-04-03 Tessera, Inc. Semiconductor chip package with fan-in leads
JPH09134934A (ja) 1995-11-07 1997-05-20 Sumitomo Metal Ind Ltd 半導体パッケージ及び半導体装置
JP3332308B2 (ja) 1995-11-07 2002-10-07 新光電気工業株式会社 半導体装置及びその製造方法
US5718361A (en) 1995-11-21 1998-02-17 International Business Machines Corporation Apparatus and method for forming mold for metallic material
US5731709A (en) 1996-01-26 1998-03-24 Motorola, Inc. Method for testing a ball grid array semiconductor device and a device for such testing
US5994152A (en) 1996-02-21 1999-11-30 Formfactor, Inc. Fabricating interconnects and tips using sacrificial substrates
JP3146345B2 (ja) 1996-03-11 2001-03-12 アムコー テクノロジー コリア インコーポレーティド バンプチップスケール半導体パッケージのバンプ形成方法
US6000126A (en) 1996-03-29 1999-12-14 General Dynamics Information Systems, Inc. Method and apparatus for connecting area grid arrays to printed wire board
US6821821B2 (en) 1996-04-18 2004-11-23 Tessera, Inc. Methods for manufacturing resistors using a sacrificial layer
DE19618227A1 (de) 1996-05-07 1997-11-13 Herbert Streckfus Gmbh Verfahren und Vorrichtung zum Verlöten von elektronischen Bauelementen auf einer Leiterplatte
KR100186333B1 (ko) 1996-06-20 1999-03-20 문정환 칩 사이즈 반도체 패키지 및 그 제조방법
JPH1012769A (ja) 1996-06-24 1998-01-16 Ricoh Co Ltd 半導体装置およびその製造方法
JPH10135220A (ja) 1996-10-29 1998-05-22 Taiyo Yuden Co Ltd バンプ形成方法
JPH10135221A (ja) 1996-10-29 1998-05-22 Taiyo Yuden Co Ltd バンプ形成方法
US6492719B2 (en) 1999-07-30 2002-12-10 Hitachi, Ltd. Semiconductor device
US5976913A (en) 1996-12-12 1999-11-02 Tessera, Inc. Microelectronic mounting with multiple lead deformation using restraining straps
US6121676A (en) 1996-12-13 2000-09-19 Tessera, Inc. Stacked microelectronic assembly and method therefor
US6133072A (en) 1996-12-13 2000-10-17 Tessera, Inc. Microelectronic connector with planar elastomer sockets
US6225688B1 (en) 1997-12-11 2001-05-01 Tessera, Inc. Stacked microelectronic assembly and method therefor
US6054337A (en) 1996-12-13 2000-04-25 Tessera, Inc. Method of making a compliant multichip package
JP3400279B2 (ja) 1997-01-13 2003-04-28 株式会社新川 バンプ形成方法
US5898991A (en) 1997-01-16 1999-05-04 International Business Machines Corporation Methods of fabrication of coaxial vias and magnetic devices
US5839191A (en) 1997-01-24 1998-11-24 Unisys Corporation Vibrating template method of placing solder balls on the I/O pads of an integrated circuit package
JPH1118364A (ja) 1997-06-27 1999-01-22 Matsushita Electric Ind Co Ltd キャプスタンモータ
DE69838849T2 (de) 1997-08-19 2008-12-11 Hitachi, Ltd. Mehrchip-Modulstruktur und deren Herstellung
CA2213590C (en) 1997-08-21 2006-11-07 Keith C. Carroll Flexible circuit connector and method of making same
JP3859318B2 (ja) 1997-08-29 2006-12-20 シチズン電子株式会社 電子回路のパッケージ方法
US6525414B2 (en) 1997-09-16 2003-02-25 Matsushita Electric Industrial Co., Ltd. Semiconductor device including a wiring board and semiconductor elements mounted thereon
JP3937265B2 (ja) 1997-09-29 2007-06-27 エルピーダメモリ株式会社 半導体装置
JP2978861B2 (ja) 1997-10-28 1999-11-15 九州日本電気株式会社 モールドｂｇａ型半導体装置及びその製造方法
US6038136A (en) 1997-10-29 2000-03-14 Hestia Technologies, Inc. Chip package with molded underfill
JP3393800B2 (ja) 1997-11-05 2003-04-07 新光電気工業株式会社 半導体装置の製造方法
JPH11219984A (ja) 1997-11-06 1999-08-10 Sharp Corp 半導体装置パッケージおよびその製造方法ならびにそのための回路基板
US6222136B1 (en) 1997-11-12 2001-04-24 International Business Machines Corporation Printed circuit board with continuous connective bumps
US6038133A (en) 1997-11-25 2000-03-14 Matsushita Electric Industrial Co., Ltd. Circuit component built-in module and method for producing the same
US6002168A (en) 1997-11-25 1999-12-14 Tessera, Inc. Microelectronic component with rigid interposer
JPH11163022A (ja) 1997-11-28 1999-06-18 Sony Corp 半導体装置、その製造方法及び電子機器
US6124546A (en) 1997-12-03 2000-09-26 Advanced Micro Devices, Inc. Integrated circuit chip package and method of making the same
US6260264B1 (en) 1997-12-08 2001-07-17 3M Innovative Properties Company Methods for making z-axis electrical connections
US6052287A (en) 1997-12-09 2000-04-18 Sandia Corporation Silicon ball grid array chip carrier
US5973391A (en) 1997-12-11 1999-10-26 Read-Rite Corporation Interposer with embedded circuitry and method for using the same to package microelectronic units
JPH11220082A (ja) 1998-02-03 1999-08-10 Oki Electric Ind Co Ltd 半導体装置
JP3536650B2 (ja) 1998-02-27 2004-06-14 富士ゼロックス株式会社 バンプ形成方法および装置
JPH11260856A (ja) 1998-03-11 1999-09-24 Matsushita Electron Corp 半導体装置及びその製造方法並びに半導体装置の実装構造
KR100260997B1 (ko) 1998-04-08 2000-07-01 마이클 디. 오브라이언 반도체패키지
US6329224B1 (en) 1998-04-28 2001-12-11 Tessera, Inc. Encapsulation of microelectronic assemblies
US6180881B1 (en) 1998-05-05 2001-01-30 Harlan Ruben Isaak Chip stack and method of making same
JPH11330134A (ja) 1998-05-12 1999-11-30 Hitachi Ltd ワイヤボンディング方法およびその装置並びに半導体装置
KR100266693B1 (ko) 1998-05-30 2000-09-15 김영환 적층가능한 비지에이 반도체 칩 패키지 및 그 제조방법
KR100265563B1 (ko) 1998-06-29 2000-09-15 김영환 볼 그리드 어레이 패키지 및 그의 제조 방법
US6414391B1 (en) 1998-06-30 2002-07-02 Micron Technology, Inc. Module assembly for stacked BGA packages with a common bus bar in the assembly
US6164523A (en) 1998-07-01 2000-12-26 Semiconductor Components Industries, Llc Electronic component and method of manufacture
US5854507A (en) 1998-07-21 1998-12-29 Hewlett-Packard Company Multiple chip assembly
US6399426B1 (en) 1998-07-21 2002-06-04 Miguel Albert Capote Semiconductor flip-chip package and method for the fabrication thereof
US6515355B1 (en) 1998-09-02 2003-02-04 Micron Technology, Inc. Passivation layer for packaged integrated circuits
JP2000091383A (ja) 1998-09-07 2000-03-31 Ngk Spark Plug Co Ltd 配線基板
US6194250B1 (en) 1998-09-14 2001-02-27 Motorola, Inc. Low-profile microelectronic package
US6158647A (en) 1998-09-29 2000-12-12 Micron Technology, Inc. Concave face wire bond capillary
US6684007B2 (en) 1998-10-09 2004-01-27 Fujitsu Limited Optical coupling structures and the fabrication processes
US6268662B1 (en) 1998-10-14 2001-07-31 Texas Instruments Incorporated Wire bonded flip-chip assembly of semiconductor devices
JP3407275B2 (ja) 1998-10-28 2003-05-19 インターナショナル・ビジネス・マシーンズ・コーポレーション バンプ及びその形成方法
US6332270B2 (en) 1998-11-23 2001-12-25 International Business Machines Corporation Method of making high density integral test probe
US6926796B1 (en) 1999-01-29 2005-08-09 Matsushita Electric Industrial Co., Ltd. Electronic parts mounting method and device therefor
US6206273B1 (en) 1999-02-17 2001-03-27 International Business Machines Corporation Structures and processes to create a desired probetip contact geometry on a wafer test probe
JP2000243876A (ja) * 1999-02-23 2000-09-08 Fujitsu Ltd 半導体装置とその製造方法
KR100319609B1 (ko) 1999-03-09 2002-01-05 김영환 와이어 어래이드 칩 사이즈 패키지 및 그 제조방법
US6177729B1 (en) 1999-04-03 2001-01-23 International Business Machines Corporation Rolling ball connector
US6211574B1 (en) 1999-04-16 2001-04-03 Advanced Semiconductor Engineering Inc. Semiconductor package with wire protection and method therefor
US6258625B1 (en) 1999-05-18 2001-07-10 International Business Machines Corporation Method of interconnecting electronic components using a plurality of conductive studs
US6376769B1 (en) 1999-05-18 2002-04-23 Amerasia International Technology, Inc. High-density electronic package, and method for making same
JP3398721B2 (ja) 1999-05-20 2003-04-21 アムコー テクノロジー コリア インコーポレーティド 半導体パッケージ及びその製造方法
US6228687B1 (en) 1999-06-28 2001-05-08 Micron Technology, Inc. Wafer-level package and methods of fabricating
TW417839U (en) 1999-07-30 2001-01-01 Shen Ming Tung Stacked memory module structure and multi-layered stacked memory module structure using the same
JP4526651B2 (ja) 1999-08-12 2010-08-18 富士通セミコンダクター株式会社 半導体装置
JP2010192928A (ja) 1999-08-12 2010-09-02 Fujitsu Semiconductor Ltd 半導体装置及びその製造方法
US6168965B1 (en) 1999-08-12 2001-01-02 Tower Semiconductor Ltd. Method for making backside illuminated image sensor
EP2265101B1 (en) 1999-09-02 2012-08-29 Ibiden Co., Ltd. Printed circuit board and method of manufacturing printed circuit board
US6867499B1 (en) 1999-09-30 2005-03-15 Skyworks Solutions, Inc. Semiconductor packaging
JP3513444B2 (ja) 1999-10-20 2004-03-31 株式会社新川 ピン状ワイヤ等の形成方法
JP2001127246A (ja) 1999-10-29 2001-05-11 Fujitsu Ltd 半導体装置
US6362525B1 (en) 1999-11-09 2002-03-26 Cypress Semiconductor Corp. Circuit structure including a passive element formed within a grid array substrate and method for making the same
JP3619410B2 (ja) 1999-11-18 2005-02-09 株式会社ルネサステクノロジ バンプ形成方法およびそのシステム
JP3798597B2 (ja) 1999-11-30 2006-07-19 富士通株式会社 半導体装置
JP3566156B2 (ja) 1999-12-02 2004-09-15 株式会社新川 ピン状ワイヤ等の形成方法
KR100426494B1 (ko) 1999-12-20 2004-04-13 앰코 테크놀로지 코리아 주식회사 반도체 패키지 및 이것의 제조방법
US6790757B1 (en) 1999-12-20 2004-09-14 Agere Systems Inc. Wire bonding method for copper interconnects in semiconductor devices
KR20010061849A (ko) 1999-12-29 2001-07-07 박종섭 웨이퍼 레벨 패키지
JP2001196407A (ja) 2000-01-14 2001-07-19 Seiko Instruments Inc 半導体装置および半導体装置の形成方法
US6710454B1 (en) 2000-02-16 2004-03-23 Micron Technology, Inc. Adhesive layer for an electronic apparatus having multiple semiconductor devices
JP2001339011A (ja) 2000-03-24 2001-12-07 Shinko Electric Ind Co Ltd 半導体装置およびその製造方法
JP3980807B2 (ja) 2000-03-27 2007-09-26 株式会社東芝 半導体装置及び半導体モジュール
JP2001274196A (ja) 2000-03-28 2001-10-05 Rohm Co Ltd 半導体装置
KR100583491B1 (ko) 2000-04-07 2006-05-24 앰코 테크놀로지 코리아 주식회사 반도체패키지 및 그 제조방법
US6578754B1 (en) 2000-04-27 2003-06-17 Advanpack Solutions Pte. Ltd. Pillar connections for semiconductor chips and method of manufacture
US6531335B1 (en) 2000-04-28 2003-03-11 Micron Technology, Inc. Interposers including upwardly protruding dams, semiconductor device assemblies including the interposers, and methods
JP2001326236A (ja) 2000-05-12 2001-11-22 Nec Kyushu Ltd 半導体装置の製造方法
JP2001326304A (ja) 2000-05-15 2001-11-22 Toshiba Corp 半導体装置及びその製造方法
US6522018B1 (en) 2000-05-16 2003-02-18 Micron Technology, Inc. Ball grid array chip packages having improved testing and stacking characteristics
US6647310B1 (en) 2000-05-30 2003-11-11 Advanced Micro Devices, Inc. Temperature control of an integrated circuit
US6531784B1 (en) 2000-06-02 2003-03-11 Amkor Technology, Inc. Semiconductor package with spacer strips
US6560117B2 (en) 2000-06-28 2003-05-06 Micron Technology, Inc. Packaged microelectronic die assemblies and methods of manufacture
US6476583B2 (en) 2000-07-21 2002-11-05 Jomahip, Llc Automatic battery charging system for a battery back-up DC power supply
SE517086C2 (sv) 2000-08-08 2002-04-09 Ericsson Telefon Ab L M Förfarande för säkring av lodkulor och eventuella komponenter, vilka är fästa på en och samma sida av ett substrat
US20020020898A1 (en) 2000-08-16 2002-02-21 Vu Quat T. Microelectronic substrates with integrated devices
US6462575B1 (en) 2000-08-28 2002-10-08 Micron Technology, Inc. Method and system for wafer level testing and burning-in semiconductor components
JP3874062B2 (ja) 2000-09-05 2007-01-31 セイコーエプソン株式会社 半導体装置
US6507104B2 (en) 2000-09-07 2003-01-14 Siliconware Precision Industries Co., Ltd. Semiconductor package with embedded heat-dissipating device
US7009297B1 (en) 2000-10-13 2006-03-07 Bridge Semiconductor Corporation Semiconductor chip assembly with embedded metal particle
US6423570B1 (en) 2000-10-18 2002-07-23 Intel Corporation Method to protect an encapsulated die package during back grinding with a solder metallization layer and devices formed thereby
JP4505983B2 (ja) 2000-12-01 2010-07-21 日本電気株式会社 半導体装置
JP3798620B2 (ja) 2000-12-04 2006-07-19 富士通株式会社 半導体装置の製造方法
TW511405B (en) 2000-12-27 2002-11-21 Matsushita Electric Ind Co Ltd Device built-in module and manufacturing method thereof
KR100393102B1 (ko) 2000-12-29 2003-07-31 앰코 테크놀로지 코리아 주식회사 스택형 반도체패키지
AUPR244801A0 (en) 2001-01-10 2001-02-01 Silverbrook Research Pty Ltd A method and apparatus (WSM01)
US6388322B1 (en) 2001-01-17 2002-05-14 Aralight, Inc. Article comprising a mechanically compliant bump
US6653170B1 (en) 2001-02-06 2003-11-25 Charles W. C. Lin Semiconductor chip assembly with elongated wire ball bonded to chip and electrolessly plated to support circuit
JP2002280414A (ja) 2001-03-22 2002-09-27 Mitsubishi Electric Corp 半導体装置およびその製造方法
JP2002289769A (ja) 2001-03-26 2002-10-04 Matsushita Electric Ind Co Ltd 積層型半導体装置およびその製造方法
SG108245A1 (en) 2001-03-30 2005-01-28 Micron Technology Inc Ball grid array interposer, packages and methods
US7115986B2 (en) 2001-05-02 2006-10-03 Micron Technology, Inc. Flexible ball grid array chip scale packages
US6825552B2 (en) 2001-05-09 2004-11-30 Tessera, Inc. Connection components with anisotropic conductive material interconnection
TW544826B (en) 2001-05-18 2003-08-01 Nec Electronics Corp Flip-chip-type semiconductor device and manufacturing method thereof
US6930256B1 (en) 2002-05-01 2005-08-16 Amkor Technology, Inc. Integrated circuit substrate having laser-embedded conductive patterns and method therefor
US6754407B2 (en) 2001-06-26 2004-06-22 Intel Corporation Flip-chip package integrating optical and electrical devices and coupling to a waveguide on a board
US20030006494A1 (en) 2001-07-03 2003-01-09 Lee Sang Ho Thin profile stackable semiconductor package and method for manufacturing
US6451626B1 (en) 2001-07-27 2002-09-17 Charles W.C. Lin Three-dimensional stacked semiconductor package
US6765287B1 (en) 2001-07-27 2004-07-20 Charles W. C. Lin Three-dimensional stacked semiconductor package
JP4023159B2 (ja) 2001-07-31 2007-12-19 ソニー株式会社 半導体装置の製造方法及び積層半導体装置の製造方法
US6550666B2 (en) 2001-08-21 2003-04-22 Advanpack Solutions Pte Ltd Method for forming a flip chip on leadframe semiconductor package
WO2003019654A1 (en) 2001-08-22 2003-03-06 Tessera, Inc. Stacked chip assembly with stiffening layer
US7176506B2 (en) 2001-08-28 2007-02-13 Tessera, Inc. High frequency chip packages with connecting elements
US20030057544A1 (en) 2001-09-13 2003-03-27 Nathan Richard J. Integrated assembly protocol
DE10297316T5 (de) 2001-10-09 2004-12-09 Tessera, Inc., San Jose Gestapelte Baugruppen
US6977440B2 (en) 2001-10-09 2005-12-20 Tessera, Inc. Stacked packages
JP2003122611A (ja) 2001-10-11 2003-04-25 Oki Electric Ind Co Ltd データ提供方法及びサーバ装置
JP4257771B2 (ja) 2001-10-16 2009-04-22 シンジーテック株式会社 導電性ブレード
US20030094666A1 (en) 2001-11-16 2003-05-22 R-Tec Corporation Interposer
JP3875077B2 (ja) 2001-11-16 2007-01-31 富士通株式会社 電子デバイス及びデバイス接続方法
JP2003174124A (ja) 2001-12-04 2003-06-20 Sainekkusu:Kk 半導体装置の外部電極形成方法
JP3507059B2 (ja) 2002-06-27 2004-03-15 沖電気工業株式会社 積層マルチチップパッケージ
JP2003197669A (ja) 2001-12-28 2003-07-11 Seiko Epson Corp ボンディング方法及びボンディング装置
TW584950B (en) 2001-12-31 2004-04-21 Megic Corp Chip packaging structure and process thereof
JP3935370B2 (ja) 2002-02-19 2007-06-20 セイコーエプソン株式会社 バンプ付き半導体素子の製造方法、半導体装置及びその製造方法、回路基板並びに電子機器
SG115456A1 (en) 2002-03-04 2005-10-28 Micron Technology Inc Semiconductor die packages with recessed interconnecting structures and methods for assembling the same
US6653723B2 (en) 2002-03-09 2003-11-25 Fujitsu Limited System for providing an open-cavity low profile encapsulated semiconductor package
KR100452819B1 (ko) 2002-03-18 2004-10-15 삼성전기주식회사 칩 패키지 및 그 제조방법
US6979230B2 (en) 2002-03-20 2005-12-27 Gabe Cherian Light socket
US7323767B2 (en) 2002-04-25 2008-01-29 Micron Technology, Inc. Standoffs for centralizing internals in packaging process
US7633765B1 (en) 2004-03-23 2009-12-15 Amkor Technology, Inc. Semiconductor package including a top-surface metal layer for implementing circuit features
US7078822B2 (en) 2002-06-25 2006-07-18 Intel Corporation Microelectronic device interconnects
JP2004047702A (ja) 2002-07-11 2004-02-12 Toshiba Corp 半導体装置積層モジュール
US6756252B2 (en) 2002-07-17 2004-06-29 Texas Instrument Incorporated Multilayer laser trim interconnect method
US6987032B1 (en) 2002-07-19 2006-01-17 Asat Ltd. Ball grid array package and process for manufacturing same
AU2003265417A1 (en) 2002-08-16 2004-03-03 Tessera, Inc. Microelectronic packages with self-aligning features
TW549592U (en) 2002-08-16 2003-08-21 Via Tech Inc Integrated circuit package with a balanced-part structure
US6740546B2 (en) 2002-08-21 2004-05-25 Micron Technology, Inc. Packaged microelectronic devices and methods for assembling microelectronic devices
US6964881B2 (en) 2002-08-27 2005-11-15 Micron Technology, Inc. Multi-chip wafer level system packages and methods of forming same
JP3765778B2 (ja) 2002-08-29 2006-04-12 ローム株式会社 ワイヤボンディング用キャピラリ及びこれを用いたワイヤボンディング方法
JP2004095799A (ja) 2002-08-30 2004-03-25 Toshiba Corp 半導体装置およびその製造方法
US7246431B2 (en) 2002-09-06 2007-07-24 Tessera, Inc. Methods of making microelectronic packages including folded substrates
US7294928B2 (en) 2002-09-06 2007-11-13 Tessera, Inc. Components, methods and assemblies for stacked packages
US7071547B2 (en) 2002-09-11 2006-07-04 Tessera, Inc. Assemblies having stacked semiconductor chips and methods of making same
US7229906B2 (en) 2002-09-19 2007-06-12 Kulicke And Soffa Industries, Inc. Method and apparatus for forming bumps for semiconductor interconnections using a wire bonding machine
AU2003273342A1 (en) 2002-09-30 2004-04-23 Advanced Interconnect Technologies Limited Thermal enhanced package for block mold assembly
US7045884B2 (en) 2002-10-04 2006-05-16 International Rectifier Corporation Semiconductor device package
US7049691B2 (en) 2002-10-08 2006-05-23 Chippac, Inc. Semiconductor multi-package module having inverted second package and including additional die or stacked package on second package
US6989122B1 (en) 2002-10-17 2006-01-24 National Semiconductor Corporation Techniques for manufacturing flash-free contacts on a semiconductor package
TW567601B (en) 2002-10-18 2003-12-21 Siliconware Precision Industries Co Ltd Module device of stacked semiconductor package and method for fabricating the same
TWI221664B (en) 2002-11-07 2004-10-01 Via Tech Inc Structure of chip package and process thereof
JP2004172157A (ja) 2002-11-15 2004-06-17 Shinko Electric Ind Co Ltd 半導体パッケージおよびパッケージスタック半導体装置
JP2004172477A (ja) 2002-11-21 2004-06-17 Kaijo Corp ワイヤループ形状、そのワイヤループ形状を備えた半導体装置、ワイヤボンディング方法及び半導体製造装置
JP4464041B2 (ja) 2002-12-13 2010-05-19 キヤノン株式会社 柱状構造体、柱状構造体を有する電極、及びこれらの作製方法
KR100621991B1 (ko) 2003-01-03 2006-09-13 삼성전자주식회사 칩 스케일 적층 패키지
JP2004221257A (ja) 2003-01-14 2004-08-05 Seiko Epson Corp ワイヤボンディング方法及びワイヤボンディング装置
JP2006518944A (ja) 2003-02-25 2006-08-17 テッセラ，インコーポレイテッド バンプを有するボールグリッドアレー
TW583757B (en) 2003-02-26 2004-04-11 Advanced Semiconductor Eng A structure of a flip-chip package and a process thereof
US20040217471A1 (en) 2003-02-27 2004-11-04 Tessera, Inc. Component and assemblies with ends offset downwardly
JP3885747B2 (ja) 2003-03-13 2007-02-28 株式会社デンソー ワイヤボンディング方法
JP2004343030A (ja) 2003-03-31 2004-12-02 North:Kk 配線回路基板とその製造方法とその配線回路基板を備えた回路モジュール
JP2004319892A (ja) 2003-04-18 2004-11-11 Renesas Technology Corp 半導体装置の製造方法
JP4199588B2 (ja) 2003-04-25 2008-12-17 テセラ・インターコネクト・マテリアルズ，インコーポレイテッド 配線回路基板の製造方法、及び、この配線回路基板を用いた半導体集積回路装置の製造方法
DE10320646A1 (de) 2003-05-07 2004-09-16 Infineon Technologies Ag Elektronisches Bauteil, sowie Systemträger und Nutzen zur Herstellung desselben
JP4145730B2 (ja) 2003-06-17 2008-09-03 松下電器産業株式会社 半導体内蔵モジュール
US20040262728A1 (en) 2003-06-30 2004-12-30 Sterrett Terry L. Modular device assemblies
KR100604821B1 (ko) 2003-06-30 2006-07-26 삼성전자주식회사 적층형 볼 그리드 어레이 패키지 및 그 제조방법
JP2005033141A (ja) 2003-07-11 2005-02-03 Sony Corp 半導体装置及びその製造方法、疑似ウェーハ及びその製造方法、並びに半導体装置の実装構造
US7227095B2 (en) 2003-08-06 2007-06-05 Micron Technology, Inc. Wire bonders and methods of wire-bonding
KR100546374B1 (ko) 2003-08-28 2006-01-26 삼성전자주식회사 센터 패드를 갖는 적층형 반도체 패키지 및 그 제조방법
US7372151B1 (en) 2003-09-12 2008-05-13 Asat Ltd. Ball grid array package and process for manufacturing same
US7061096B2 (en) 2003-09-24 2006-06-13 Silicon Pipe, Inc. Multi-surface IC packaging structures and methods for their manufacture
US7129576B2 (en) 2003-09-26 2006-10-31 Tessera, Inc. Structure and method of making capped chips including vertical interconnects having stud bumps engaged to surfaces of said caps
US7462936B2 (en) 2003-10-06 2008-12-09 Tessera, Inc. Formation of circuitry with modification of feature height
JP4272968B2 (ja) 2003-10-16 2009-06-03 エルピーダメモリ株式会社 半導体装置および半導体チップ制御方法
JP4167965B2 (ja) 2003-11-07 2008-10-22 テセラ・インターコネクト・マテリアルズ，インコーポレイテッド 配線回路用部材の製造方法
KR100564585B1 (ko) 2003-11-13 2006-03-28 삼성전자주식회사 이중 스택된 ｂｇａ 패키지 및 다중 스택된 ｂｇａ 패키지
TWI227555B (en) 2003-11-17 2005-02-01 Advanced Semiconductor Eng Structure of chip package and the process thereof
KR100621992B1 (ko) 2003-11-19 2006-09-13 삼성전자주식회사 이종 소자들의 웨이퍼 레벨 적층 구조와 방법 및 이를이용한 시스템-인-패키지
JP2005183923A (ja) 2003-11-28 2005-07-07 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
US7345361B2 (en) 2003-12-04 2008-03-18 Intel Corporation Stackable integrated circuit packaging
JP2005175019A (ja) 2003-12-08 2005-06-30 Sharp Corp 半導体装置及び積層型半導体装置
US8970049B2 (en) 2003-12-17 2015-03-03 Chippac, Inc. Multiple chip package module having inverted package stacked over die
DE10360708B4 (de) 2003-12-19 2008-04-10 Infineon Technologies Ag Halbleitermodul mit einem Halbleiterstapel, Umverdrahtungsplatte, und Verfahren zur Herstellung derselben
JP4334996B2 (ja) 2003-12-24 2009-09-30 株式会社フジクラ 多層配線板用基材、両面配線板およびそれらの製造方法
US7495644B2 (en) 2003-12-26 2009-02-24 Semiconductor Energy Laboratory Co., Ltd. Display device and method for manufacturing display device
US6917098B1 (en) 2003-12-29 2005-07-12 Texas Instruments Incorporated Three-level leadframe for no-lead packages
US6900530B1 (en) 2003-12-29 2005-05-31 Ramtek Technology, Inc. Stacked IC
WO2005065207A2 (en) 2003-12-30 2005-07-21 Tessera, Inc. Microelectronic packages and methods therefor
US7709968B2 (en) 2003-12-30 2010-05-04 Tessera, Inc. Micro pin grid array with pin motion isolation
US8207604B2 (en) 2003-12-30 2012-06-26 Tessera, Inc. Microelectronic package comprising offset conductive posts on compliant layer
JP2005203497A (ja) 2004-01-14 2005-07-28 Toshiba Corp 半導体装置およびその製造方法
US20050173807A1 (en) 2004-02-05 2005-08-11 Jianbai Zhu High density vertically stacked semiconductor device
US8399972B2 (en) 2004-03-04 2013-03-19 Skyworks Solutions, Inc. Overmolded semiconductor package with a wirebond cage for EMI shielding
US7095105B2 (en) 2004-03-23 2006-08-22 Texas Instruments Incorporated Vertically stacked semiconductor device
JP4484035B2 (ja) 2004-04-06 2010-06-16 セイコーエプソン株式会社 半導体装置の製造方法
US8092734B2 (en) 2004-05-13 2012-01-10 Aptina Imaging Corporation Covers for microelectronic imagers and methods for wafer-level packaging of microelectronics imagers
US7629695B2 (en) 2004-05-20 2009-12-08 Kabushiki Kaisha Toshiba Stacked electronic component and manufacturing method thereof
US6962864B1 (en) 2004-05-26 2005-11-08 National Chung Cheng University Wire-bonding method for chips with copper interconnects by introducing a thin layer
US7233057B2 (en) 2004-05-28 2007-06-19 Nokia Corporation Integrated circuit package with optimized mold shape
TWI255022B (en) 2004-05-31 2006-05-11 Via Tech Inc Circuit carrier and manufacturing process thereof
US7453157B2 (en) 2004-06-25 2008-11-18 Tessera, Inc. Microelectronic packages and methods therefor
JP4385329B2 (ja) 2004-10-08 2009-12-16 Ｏｋｉセミコンダクタ株式会社 半導体装置の製造方法
WO2006050691A2 (de) 2004-11-02 2006-05-18 Imasys Ag Verlegevorrichtung, kontaktiervorrichtung, zustellsystem, verlege- und kontaktiereinheit herstellungsanlage, verfahren zur herstellung und eine transpondereinheit
US8525314B2 (en) 2004-11-03 2013-09-03 Tessera, Inc. Stacked packaging improvements
US7268421B1 (en) 2004-11-10 2007-09-11 Bridge Semiconductor Corporation Semiconductor chip assembly with welded metal pillar that includes enlarged ball bond
US7750483B1 (en) 2004-11-10 2010-07-06 Bridge Semiconductor Corporation Semiconductor chip assembly with welded metal pillar and enlarged plated contact terminal
KR100674926B1 (ko) 2004-12-08 2007-01-26 삼성전자주식회사 메모리 카드 및 그 제조 방법
JP4504798B2 (ja) 2004-12-16 2010-07-14 パナソニック株式会社 多段構成半導体モジュール
JP2006186086A (ja) 2004-12-27 2006-07-13 Itoo:Kk プリント基板のはんだ付け方法およびブリッジ防止用ガイド板
DE102005006333B4 (de) 2005-02-10 2007-10-18 Infineon Technologies Ag Halbleiterbauteil mit mehreren Bondanschlüssen und gebondeten Kontaktelementen unterschiedlicher Metallzusammensetzung und Verfahren zur Herstellung desselben
DE102005006995B4 (de) 2005-02-15 2008-01-24 Infineon Technologies Ag Halbleiterbauteil mit Kunstoffgehäuse und Außenanschlüssen sowie Verfahren zur Herstellung desselben
KR100630741B1 (ko) 2005-03-04 2006-10-02 삼성전자주식회사 다중 몰딩에 의한 적층형 반도체 패키지 및 그 제조방법
US7939934B2 (en) 2005-03-16 2011-05-10 Tessera, Inc. Microelectronic packages and methods therefor
US7371676B2 (en) 2005-04-08 2008-05-13 Micron Technology, Inc. Method for fabricating semiconductor components with through wire interconnects
TWI284394B (en) 2005-05-12 2007-07-21 Advanced Semiconductor Eng Lid used in package structure and the package structure of having the same
JP2006324553A (ja) 2005-05-20 2006-11-30 Renesas Technology Corp 半導体装置及びその製造方法
US7216794B2 (en) 2005-06-09 2007-05-15 Texas Instruments Incorporated Bond capillary design for ribbon wire bonding
JP4322844B2 (ja) 2005-06-10 2009-09-02 シャープ株式会社 半導体装置および積層型半導体装置
JP2009500821A (ja) 2005-07-01 2009-01-08 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ 電子素子
US7476608B2 (en) 2005-07-14 2009-01-13 Hewlett-Packard Development Company, L.P. Electrically connecting substrate with electrical device
TWI263313B (en) 2005-08-15 2006-10-01 Phoenix Prec Technology Corp Stack structure of semiconductor component embedded in supporting board
SG130055A1 (en) 2005-08-19 2007-03-20 Micron Technology Inc Microelectronic devices, stacked microelectronic devices, and methods for manufacturing microelectronic devices
SG130066A1 (en) 2005-08-26 2007-03-20 Micron Technology Inc Microelectronic device packages, stacked microelectronic device packages, and methods for manufacturing microelectronic devices
JP5522561B2 (ja) 2005-08-31 2014-06-18 マイクロン テクノロジー， インク． マイクロ電子デバイスパッケージ、積重ね型マイクロ電子デバイスパッケージ、およびマイクロ電子デバイスを製造する方法
US7675152B2 (en) 2005-09-01 2010-03-09 Texas Instruments Incorporated Package-on-package semiconductor assembly
US7504716B2 (en) 2005-10-26 2009-03-17 Texas Instruments Incorporated Structure and method of molded QFN device suitable for miniaturization, multiple rows and stacking
JP2007123524A (ja) * 2005-10-27 2007-05-17 Shinko Electric Ind Co Ltd 電子部品内蔵基板
JP2007123595A (ja) 2005-10-28 2007-05-17 Nec Corp 半導体装置及びその実装構造
JP2009514242A (ja) 2005-11-01 2009-04-02 エヌエックスピー ビー ヴィ 半導体ダイの実装方法および半導体パッケージ
JP4530975B2 (ja) 2005-11-14 2010-08-25 株式会社新川 ワイヤボンディング方法
JP2007142042A (ja) 2005-11-16 2007-06-07 Sharp Corp 半導体パッケージとその製造方法，半導体モジュール，および電子機器
US7344917B2 (en) 2005-11-30 2008-03-18 Freescale Semiconductor, Inc. Method for packaging a semiconductor device
US7307348B2 (en) 2005-12-07 2007-12-11 Micron Technology, Inc. Semiconductor components having through wire interconnects (TWI)
US8058101B2 (en) 2005-12-23 2011-11-15 Tessera, Inc. Microelectronic packages and methods therefor
JP4530984B2 (ja) 2005-12-28 2010-08-25 株式会社新川 ワイヤボンディング装置、ボンディング制御プログラム及びボンディング方法
US20070190747A1 (en) 2006-01-23 2007-08-16 Tessera Technologies Hungary Kft. Wafer level packaging to lidded chips
JP2007208159A (ja) 2006-02-06 2007-08-16 Hitachi Ltd 半導体装置
SG135074A1 (en) 2006-02-28 2007-09-28 Micron Technology Inc Microelectronic devices, stacked microelectronic devices, and methods for manufacturing such devices
JP2007234845A (ja) 2006-03-01 2007-09-13 Nec Corp 半導体装置
US7759782B2 (en) 2006-04-07 2010-07-20 Tessera, Inc. Substrate for a microelectronic package and method of fabricating thereof
US7390700B2 (en) 2006-04-07 2008-06-24 Texas Instruments Incorporated Packaged system of semiconductor chips having a semiconductor interposer
JP5598787B2 (ja) 2006-04-17 2014-10-01 マイクロンメモリジャパン株式会社 積層型半導体装置の製造方法
US7242081B1 (en) 2006-04-24 2007-07-10 Advanced Semiconductor Engineering Inc. Stacked package structure
US7659612B2 (en) 2006-04-24 2010-02-09 Micron Technology, Inc. Semiconductor components having encapsulated through wire interconnects (TWI)
US7780064B2 (en) 2006-06-02 2010-08-24 Asm Technology Singapore Pte Ltd Wire bonding method for forming low-loop profiles
JP4961848B2 (ja) 2006-06-12 2012-06-27 日本電気株式会社 金属ポストを有する配線基板、半導体装置及び半導体装置モジュールの製造方法
US20070290325A1 (en) 2006-06-16 2007-12-20 Lite-On Semiconductor Corporation Surface mounting structure and packaging method thereof
US7967062B2 (en) 2006-06-16 2011-06-28 International Business Machines Corporation Thermally conductive composite interface, cooled electronic assemblies employing the same, and methods of fabrication thereof
WO2008014633A1 (en) 2006-06-29 2008-02-07 Intel Corporation Apparatus, system, and method for wireless connection in integrated circuit packages
KR100792352B1 (ko) * 2006-07-06 2008-01-08 삼성전기주식회사 패키지 온 패키지의 바텀기판 및 그 제조방법
KR100800478B1 (ko) 2006-07-18 2008-02-04 삼성전자주식회사 적층형 반도체 패키지 및 그의 제조방법
US20080023805A1 (en) 2006-07-26 2008-01-31 Texas Instruments Incorporated Array-Processed Stacked Semiconductor Packages
US8048479B2 (en) 2006-08-01 2011-11-01 Qimonda Ag Method for placing material onto a target board by means of a transfer board
JP2008039502A (ja) 2006-08-03 2008-02-21 Alps Electric Co Ltd 接触子およびその製造方法
US7486525B2 (en) 2006-08-04 2009-02-03 International Business Machines Corporation Temporary chip attach carrier
US7425758B2 (en) 2006-08-28 2008-09-16 Micron Technology, Inc. Metal core foldover package structures
KR20080020069A (ko) 2006-08-30 2008-03-05 삼성전자주식회사 반도체 패키지 및 그 제조방법
KR100891516B1 (ko) 2006-08-31 2009-04-06 주식회사 하이닉스반도체 적층 가능한 에프비지에이 타입 반도체 패키지와 이를이용한 적층 패키지
KR100770934B1 (ko) 2006-09-26 2007-10-26 삼성전자주식회사 반도체 패키지와 그를 이용한 반도체 시스템 패키지
TWI336502B (en) 2006-09-27 2011-01-21 Advanced Semiconductor Eng Semiconductor package and semiconductor device and the method of making the same
US7901989B2 (en) 2006-10-10 2011-03-08 Tessera, Inc. Reconstituted wafer level stacking
TWI312561B (en) 2006-10-27 2009-07-21 Advanced Semiconductor Eng Structure of package on package and method for fabricating the same
KR100817073B1 (ko) 2006-11-03 2008-03-26 삼성전자주식회사 휨방지용 보강부재가 기판에 연결된 반도체 칩 스택 패키지
US8193034B2 (en) 2006-11-10 2012-06-05 Stats Chippac, Ltd. Semiconductor device and method of forming vertical interconnect structure using stud bumps
WO2008065896A1 (fr) 2006-11-28 2008-06-05 Kyushu Institute Of Technology Procédé de fabrication d'un dispositif semi-conducteur ayant une structure d'électrode à double face et dispositif semi-conducteur fabriqué par le procédé
US8598717B2 (en) 2006-12-27 2013-12-03 Spansion Llc Semiconductor device and method for manufacturing the same
JP2008166439A (ja) 2006-12-27 2008-07-17 Spansion Llc 半導体装置およびその製造方法
KR100757345B1 (ko) 2006-12-29 2007-09-10 삼성전자주식회사 플립 칩 패키지 및 그의 제조 방법
US20080156518A1 (en) 2007-01-03 2008-07-03 Tessera, Inc. Alignment and cutting of microelectronic substrates
TWI332702B (en) 2007-01-09 2010-11-01 Advanced Semiconductor Eng Stackable semiconductor package and the method for making the same
JP5347222B2 (ja) 2007-01-10 2013-11-20 富士通株式会社 半導体装置の製造方法
US7719122B2 (en) 2007-01-11 2010-05-18 Taiwan Semiconductor Manufacturing Co., Ltd. System-in-package packaging for minimizing bond wire contamination and yield loss
JP4823089B2 (ja) 2007-01-31 2011-11-24 株式会社東芝 積層型半導体装置の製造方法
CN101617400A (zh) 2007-01-31 2009-12-30 富士通微电子株式会社 半导体器件及其制造方法
US8685792B2 (en) 2007-03-03 2014-04-01 Stats Chippac Ltd. Integrated circuit package system with interposer
JP5584474B2 (ja) 2007-03-05 2014-09-03 インヴェンサス・コーポレイション 貫通ビアによって前面接点に接続された後面接点を有するチップ
US7517733B2 (en) 2007-03-22 2009-04-14 Stats Chippac, Ltd. Leadframe design for QFN package with top terminal leads
CN101636830B (zh) 2007-03-23 2012-07-11 三洋电机株式会社 半导体装置及其制造方法
JP4926787B2 (ja) 2007-03-30 2012-05-09 アオイ電子株式会社 半導体装置の製造方法
JPWO2008120755A1 (ja) 2007-03-30 2010-07-15 日本電気株式会社 機能素子内蔵回路基板及びその製造方法、並びに電子機器
US7589394B2 (en) 2007-04-10 2009-09-15 Ibiden Co., Ltd. Interposer
JP5003260B2 (ja) * 2007-04-13 2012-08-15 日本電気株式会社 半導体装置およびその製造方法
US7994622B2 (en) 2007-04-16 2011-08-09 Tessera, Inc. Microelectronic packages having cavities for receiving microelectric elements
KR20080094251A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 웨이퍼 레벨 패키지 및 그 제조방법
JP5601751B2 (ja) 2007-04-26 2014-10-08 スパンション エルエルシー 半導体装置
US20080284045A1 (en) 2007-05-18 2008-11-20 Texas Instruments Incorporated Method for Fabricating Array-Molded Package-On-Package
JP2008306128A (ja) 2007-06-11 2008-12-18 Shinko Electric Ind Co Ltd 半導体装置およびその製造方法
KR100865125B1 (ko) 2007-06-12 2008-10-24 삼성전기주식회사 반도체 패키지 및 그 제조방법
US20080308305A1 (en) 2007-06-15 2008-12-18 Ngk Spark Plug Co., Ltd. Wiring substrate with reinforcing member
JP5179787B2 (ja) 2007-06-22 2013-04-10 ラピスセミコンダクタ株式会社 半導体装置及びその製造方法
US7944034B2 (en) 2007-06-22 2011-05-17 Texas Instruments Incorporated Array molded package-on-package having redistribution lines
US7911805B2 (en) 2007-06-29 2011-03-22 Tessera, Inc. Multilayer wiring element having pin interface
SG148901A1 (en) 2007-07-09 2009-01-29 Micron Technology Inc Packaged semiconductor assemblies and methods for manufacturing such assemblies
KR20090007120A (ko) 2007-07-13 2009-01-16 삼성전자주식회사 봉지부를 통하여 재배선을 달성하는 웨이퍼 레벨 적층형패키지 및 그 제조방법
US7781877B2 (en) 2007-08-07 2010-08-24 Micron Technology, Inc. Packaged integrated circuit devices with through-body conductive vias, and methods of making same
JP2009044110A (ja) 2007-08-13 2009-02-26 Elpida Memory Inc 半導体装置及びその製造方法
SG150396A1 (en) 2007-08-16 2009-03-30 Micron Technology Inc Microelectronic die packages with leadframes, including leadframe-based interposer for stacked die packages, and associated systems and methods
US8039960B2 (en) 2007-09-21 2011-10-18 Stats Chippac, Ltd. Solder bump with inner core pillar in semiconductor package
JP5629580B2 (ja) 2007-09-28 2014-11-19 テッセラ，インコーポレイテッド 二重ポスト付きフリップチップ相互接続
JP2009088254A (ja) 2007-09-28 2009-04-23 Toshiba Corp 電子部品パッケージ及び電子部品パッケージの製造方法
US7777351B1 (en) 2007-10-01 2010-08-17 Amkor Technology, Inc. Thin stacked interposer package
KR20090033605A (ko) 2007-10-01 2009-04-06 삼성전자주식회사 적층형 반도체 패키지, 그 형성방법 및 이를 구비하는전자장치
US20090091009A1 (en) 2007-10-03 2009-04-09 Corisis David J Stackable integrated circuit package
US8008183B2 (en) 2007-10-04 2011-08-30 Texas Instruments Incorporated Dual capillary IC wirebonding
US7834464B2 (en) 2007-10-09 2010-11-16 Infineon Technologies Ag Semiconductor chip package, semiconductor chip assembly, and method for fabricating a device
TWI360207B (en) 2007-10-22 2012-03-11 Advanced Semiconductor Eng Chip package structure and method of manufacturing
TWI389220B (zh) 2007-10-22 2013-03-11 矽品精密工業股份有限公司 半導體封裝件及其製法
JP2009123863A (ja) 2007-11-14 2009-06-04 Tessera Interconnect Materials Inc バンプ構造形成方法及びバンプ構造
US20090127686A1 (en) 2007-11-21 2009-05-21 Advanced Chip Engineering Technology Inc. Stacking die package structure for semiconductor devices and method of the same
KR100886100B1 (ko) 2007-11-29 2009-02-27 앰코 테크놀로지 코리아 주식회사 반도체 패키지 및 그 제조 방법
JP2009135398A (ja) 2007-11-29 2009-06-18 Ibiden Co Ltd 組合せ基板
US7902644B2 (en) 2007-12-07 2011-03-08 Stats Chippac Ltd. Integrated circuit package system for electromagnetic isolation
US7964956B1 (en) 2007-12-10 2011-06-21 Oracle America, Inc. Circuit packaging and connectivity
US8390117B2 (en) 2007-12-11 2013-03-05 Panasonic Corporation Semiconductor device and method of manufacturing the same
JP2009158593A (ja) 2007-12-25 2009-07-16 Tessera Interconnect Materials Inc バンプ構造およびその製造方法
US20090170241A1 (en) 2007-12-26 2009-07-02 Stats Chippac, Ltd. Semiconductor Device and Method of Forming the Device Using Sacrificial Carrier
WO2009096950A1 (en) 2008-01-30 2009-08-06 Kulicke And Soffa Industries, Inc. Wire loop and method of forming the wire loop
US8120186B2 (en) 2008-02-15 2012-02-21 Qimonda Ag Integrated circuit and method
US8258015B2 (en) 2008-02-22 2012-09-04 Stats Chippac Ltd. Integrated circuit package system with penetrable film adhesive
US7956456B2 (en) 2008-02-27 2011-06-07 Texas Instruments Incorporated Thermal interface material design for enhanced thermal performance and improved package structural integrity
KR101501739B1 (ko) 2008-03-21 2015-03-11 삼성전자주식회사 반도체 패키지 제조 방법
US7919871B2 (en) 2008-03-21 2011-04-05 Stats Chippac Ltd. Integrated circuit package system for stackable devices
JP5043743B2 (ja) 2008-04-18 2012-10-10 ラピスセミコンダクタ株式会社 半導体装置の製造方法
KR20090123680A (ko) 2008-05-28 2009-12-02 주식회사 하이닉스반도체 적층 반도체 패키지
US8021907B2 (en) 2008-06-09 2011-09-20 Stats Chippac, Ltd. Method and apparatus for thermally enhanced semiconductor package
US7932170B1 (en) 2008-06-23 2011-04-26 Amkor Technology, Inc. Flip chip bump structure and fabrication method
US7859033B2 (en) 2008-07-09 2010-12-28 Eastman Kodak Company Wafer level processing for backside illuminated sensors
JP5339800B2 (ja) 2008-07-10 2013-11-13 三菱電機株式会社 半導体装置の製造方法
TWI372453B (en) 2008-09-01 2012-09-11 Advanced Semiconductor Eng Copper bonding wire, wire bonding structure and method for processing and bonding a wire
SG177945A1 (en) 2008-07-18 2012-02-28 United Test & Assembly Ct Lt Packaging structural member
US8004093B2 (en) 2008-08-01 2011-08-23 Stats Chippac Ltd. Integrated circuit package stacking system
US20100044860A1 (en) 2008-08-21 2010-02-25 Tessera Interconnect Materials, Inc. Microelectronic substrate or element having conductive pads and metal posts joined thereto using bond layer
KR100997793B1 (ko) 2008-09-01 2010-12-02 주식회사 하이닉스반도체 반도체 패키지 및 이의 제조 방법
KR20100033012A (ko) 2008-09-19 2010-03-29 주식회사 하이닉스반도체 반도체 패키지 및 이를 갖는 적층 반도체 패키지
US7842541B1 (en) 2008-09-24 2010-11-30 Amkor Technology, Inc. Ultra thin package and fabrication method
US8063475B2 (en) 2008-09-26 2011-11-22 Stats Chippac Ltd. Semiconductor package system with through silicon via interposer
US8569892B2 (en) 2008-10-10 2013-10-29 Nec Corporation Semiconductor device and manufacturing method thereof
JP5185062B2 (ja) 2008-10-21 2013-04-17 パナソニック株式会社 積層型半導体装置及び電子機器
MY149251A (en) 2008-10-23 2013-07-31 Carsem M Sdn Bhd Wafer-level package using stud bump coated with solder
KR101461630B1 (ko) 2008-11-06 2014-11-20 삼성전자주식회사 실장 높이는 축소되나, 솔더 접합 신뢰도는 개선되는 웨이퍼 레벨 칩 온 칩 패키지와, 패키지 온 패키지 및 그 제조방법
TW201023308A (en) 2008-12-01 2010-06-16 Advanced Semiconductor Eng Package-on-package device, semiconductor package and method for manufacturing the same
KR101011863B1 (ko) 2008-12-02 2011-01-31 앰코 테크놀로지 코리아 주식회사 반도체 패키지 및 그 제조 방법
US7642128B1 (en) 2008-12-12 2010-01-05 Stats Chippac, Ltd. Semiconductor device and method of forming a vertical interconnect structure for 3-D FO-WLCSP
US7898083B2 (en) 2008-12-17 2011-03-01 Texas Instruments Incorporated Method for low stress flip-chip assembly of fine-pitch semiconductor devices
US8012797B2 (en) 2009-01-07 2011-09-06 Advanced Semiconductor Engineering, Inc. Method for forming stackable semiconductor device packages including openings with conductive bumps of specified geometries
JP2010199528A (ja) 2009-01-27 2010-09-09 Tatsuta System Electronics Kk ボンディングワイヤ
JP2010177597A (ja) 2009-01-30 2010-08-12 Sanyo Electric Co Ltd 半導体モジュールおよび携帯機器
US20100200981A1 (en) 2009-02-09 2010-08-12 Advanced Semiconductor Engineering, Inc. Semiconductor package and method of manufacturing the same
US9142586B2 (en) 2009-02-24 2015-09-22 Taiwan Semiconductor Manufacturing Company, Ltd. Pad design for backside illuminated image sensor
JP2010206007A (ja) 2009-03-04 2010-09-16 Nec Corp 半導体装置及びその製造方法
WO2010101163A1 (ja) 2009-03-04 2010-09-10 日本電気株式会社 機能素子内蔵基板及びそれを用いた電子デバイス
US8106498B2 (en) 2009-03-05 2012-01-31 Stats Chippac Ltd. Integrated circuit packaging system with a dual board-on-chip structure and method of manufacture thereof
US8258010B2 (en) 2009-03-17 2012-09-04 Stats Chippac, Ltd. Making a semiconductor device having conductive through organic vias
US20100244276A1 (en) 2009-03-25 2010-09-30 Lsi Corporation Three-dimensional electronics package
US8194411B2 (en) 2009-03-31 2012-06-05 Hong Kong Applied Science and Technology Research Institute Co. Ltd Electronic package with stacked modules with channels passing through metal layers of the modules
US20100289142A1 (en) 2009-05-15 2010-11-18 Il Kwon Shim Integrated circuit packaging system with coin bonded interconnects and method of manufacture thereof
US8020290B2 (en) 2009-06-14 2011-09-20 Jayna Sheats Processes for IC fabrication
TWI379367B (en) 2009-06-15 2012-12-11 Kun Yuan Technology Co Ltd Chip packaging method and structure thereof
US20100327419A1 (en) 2009-06-26 2010-12-30 Sriram Muthukumar Stacked-chip packages in package-on-package apparatus, methods of assembling same, and systems containing same
JP5214554B2 (ja) 2009-07-30 2013-06-19 ラピスセミコンダクタ株式会社 半導体チップ内蔵パッケージ及びその製造方法、並びに、パッケージ・オン・パッケージ型半導体装置及びその製造方法
US7923304B2 (en) 2009-09-10 2011-04-12 Stats Chippac Ltd. Integrated circuit packaging system with conductive pillars and method of manufacture thereof
US8264091B2 (en) 2009-09-21 2012-09-11 Stats Chippac Ltd. Integrated circuit packaging system with encapsulated via and method of manufacture thereof
US8390108B2 (en) 2009-12-16 2013-03-05 Stats Chippac Ltd. Integrated circuit packaging system with stacking interconnect and method of manufacture thereof
US8169065B2 (en) 2009-12-22 2012-05-01 Epic Technologies, Inc. Stackable circuit structures and methods of fabrication thereof
TWI392066B (zh) 2009-12-28 2013-04-01 矽品精密工業股份有限公司 封裝結構及其製法
US9496152B2 (en) 2010-03-12 2016-11-15 STATS ChipPAC Pte. Ltd. Carrier system with multi-tier conductive posts and method of manufacture thereof
US7928552B1 (en) 2010-03-12 2011-04-19 Stats Chippac Ltd. Integrated circuit packaging system with multi-tier conductive interconnects and method of manufacture thereof
KR101667656B1 (ko) 2010-03-24 2016-10-20 삼성전자주식회사 패키지-온-패키지 형성방법
US8278746B2 (en) 2010-04-02 2012-10-02 Advanced Semiconductor Engineering, Inc. Semiconductor device packages including connecting elements
US8624374B2 (en) 2010-04-02 2014-01-07 Advanced Semiconductor Engineering, Inc. Semiconductor device packages with fan-out and with connecting elements for stacking and manufacturing methods thereof
US8564141B2 (en) 2010-05-06 2013-10-22 SK Hynix Inc. Chip unit and stack package having the same
US8217502B2 (en) 2010-06-08 2012-07-10 Stats Chippac Ltd. Integrated circuit packaging system with multipart conductive pillars and method of manufacture thereof
US8330272B2 (en) 2010-07-08 2012-12-11 Tessera, Inc. Microelectronic packages with dual or multiple-etched flip-chip connectors
KR20120007839A (ko) 2010-07-15 2012-01-25 삼성전자주식회사 적층형 반도체 패키지의 제조방법
US8482111B2 (en) 2010-07-19 2013-07-09 Tessera, Inc. Stackable molded microelectronic packages
KR101683814B1 (ko) 2010-07-26 2016-12-08 삼성전자주식회사 관통 전극을 구비하는 반도체 장치
US8580607B2 (en) 2010-07-27 2013-11-12 Tessera, Inc. Microelectronic packages with nanoparticle joining
US8304900B2 (en) 2010-08-11 2012-11-06 Stats Chippac Ltd. Integrated circuit packaging system with stacked lead and method of manufacture thereof
US8518746B2 (en) 2010-09-02 2013-08-27 Stats Chippac, Ltd. Semiconductor device and method of forming TSV semiconductor wafer with embedded semiconductor die
US20120063090A1 (en) 2010-09-09 2012-03-15 Taiwan Semiconductor Manufacturing Company, Ltd. Cooling mechanism for stacked die package and method of manufacturing the same
US8409922B2 (en) 2010-09-14 2013-04-02 Stats Chippac, Ltd. Semiconductor device and method of forming leadframe interposer over semiconductor die and TSV substrate for vertical electrical interconnect
US20120080787A1 (en) 2010-10-05 2012-04-05 Qualcomm Incorporated Electronic Package and Method of Making an Electronic Package
US8618646B2 (en) 2010-10-12 2013-12-31 Headway Technologies, Inc. Layered chip package and method of manufacturing same
JP2012104790A (ja) 2010-10-12 2012-05-31 Elpida Memory Inc 半導体装置
US8697492B2 (en) 2010-11-02 2014-04-15 Tessera, Inc. No flow underfill
US8525318B1 (en) * 2010-11-10 2013-09-03 Amkor Technology, Inc. Semiconductor device and fabricating method thereof
KR101075241B1 (ko) 2010-11-15 2011-11-01 테세라, 인코포레이티드 유전체 부재에 단자를 구비하는 마이크로전자 패키지
US8502387B2 (en) 2010-12-09 2013-08-06 Stats Chippac Ltd. Integrated circuit packaging system with vertical interconnection and method of manufacture thereof
US8853558B2 (en) 2010-12-10 2014-10-07 Tessera, Inc. Interconnect structure
KR101215271B1 (ko) 2010-12-29 2012-12-26 앰코 테크놀로지 코리아 주식회사 반도체 패키지 구조물 및 반도체 패키지 구조물의 제조 방법
US20120184116A1 (en) 2011-01-18 2012-07-19 Tyco Electronics Corporation Interposer
US8476115B2 (en) 2011-05-03 2013-07-02 Stats Chippac, Ltd. Semiconductor device and method of mounting cover to semiconductor die and interposer with adhesive material
KR101128063B1 (ko) 2011-05-03 2012-04-23 테세라, 인코포레이티드 캡슐화 층의 표면에 와이어 본드를 구비하는 패키지 적층형 어셈블리
US8487421B2 (en) 2011-08-01 2013-07-16 Tessera, Inc. Microelectronic package with stacked microelectronic elements and method for manufacture thereof
US20130037929A1 (en) 2011-08-09 2013-02-14 Kay S. Essig Stackable wafer level packages and related methods
US20130049218A1 (en) 2011-08-31 2013-02-28 Zhiwei Gong Semiconductor device packaging having pre-encapsulation through via formation
KR101800440B1 (ko) 2011-08-31 2017-11-23 삼성전자주식회사 다수의 반도체 칩들을 가진 반도체 패키지 및 그 형성 방법
US9177832B2 (en) 2011-09-16 2015-11-03 Stats Chippac, Ltd. Semiconductor device and method of forming a reconfigured stackable wafer level package with vertical interconnect
KR101906408B1 (ko) 2011-10-04 2018-10-11 삼성전자주식회사 반도체 패키지 및 그 제조 방법
US9105483B2 (en) 2011-10-17 2015-08-11 Invensas Corporation Package-on-package assembly with wire bond vias
US9105552B2 (en) 2011-10-31 2015-08-11 Taiwan Semiconductor Manufacturing Company, Ltd. Package on package devices and methods of packaging semiconductor dies
KR101297015B1 (ko) 2011-11-03 2013-08-14 주식회사 네패스 리드프레임을 이용한 팬-아웃 반도체 패키지 제조방법, 이에 의한 반도체 패키지 및 패키지 온 패키지
US8912651B2 (en) 2011-11-30 2014-12-16 Taiwan Semiconductor Manufacturing Company, Ltd. Package-on-package (PoP) structure including stud bulbs and method
US8680684B2 (en) 2012-01-09 2014-03-25 Invensas Corporation Stackable microelectronic package structures
US9258922B2 (en) 2012-01-18 2016-02-09 Taiwan Semiconductor Manufacturing Company, Ltd. PoP structures including through-assembly via modules
US8372741B1 (en) 2012-02-24 2013-02-12 Invensas Corporation Method for package-on-package assembly with wire bonds to encapsulation surface
US9349706B2 (en) 2012-02-24 2016-05-24 Invensas Corporation Method for package-on-package assembly with wire bonds to encapsulation surface
US20130234317A1 (en) 2012-03-09 2013-09-12 Taiwan Semiconductor Manufacturing Company, Ltd. Packaging Methods and Packaged Semiconductor Devices
US9082763B2 (en) 2012-03-15 2015-07-14 Taiwan Semiconductor Manufacturing Company, Ltd. Joint structure for substrates and methods of forming
US8835228B2 (en) 2012-05-22 2014-09-16 Invensas Corporation Substrate-less stackable package with wire-bond interconnect
US9171790B2 (en) 2012-05-30 2015-10-27 Taiwan Semiconductor Manufacturing Company, Ltd. Package on package devices and methods of packaging semiconductor dies
US9502390B2 (en) 2012-08-03 2016-11-22 Invensas Corporation BVA interposer
US8828860B2 (en) 2012-08-30 2014-09-09 International Business Machines Corporation Double solder bumps on substrates for low temperature flip chip bonding
KR101419597B1 (ko) 2012-11-06 2014-07-14 앰코 테크놀로지 코리아 주식회사 반도체 디바이스 및 그 제조 방법
US8878353B2 (en) * 2012-12-20 2014-11-04 Invensas Corporation Structure for microelectronic packaging with bond elements to encapsulation surface

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000156461A (ja) * 1998-06-26 2000-06-06 Internatl Business Mach Corp <Ibm> 高集積度チップ・オン・チップ実装
JP2003318327A (ja) * 2002-04-22 2003-11-07 Mitsui Chemicals Inc プリント配線板および積層パッケージ
JP2004048048A (ja) * 2003-09-16 2004-02-12 Oki Electric Ind Co Ltd 半導体装置およびその製造方法
JP2007116544A (ja) * 2005-10-21 2007-05-10 Canon Inc 撮像装置及びその制御方法、及びその制御プログラム、制御プログラムを格納した記憶媒体
US20120280386A1 (en) * 2011-05-03 2012-11-08 Tessera, Inc. Package-on-package assembly with wire bonds to encapsulation surface

Also Published As

Publication number Publication date
CN104995732A (zh) 2015-10-21
TWI555138B (zh) 2016-10-21
US20150334831A1 (en) 2015-11-19
US20150034371A1 (en) 2015-02-05
TWI635580B (zh) 2018-09-11
US9095074B2 (en) 2015-07-28
TW201426921A (zh) 2014-07-01
KR20150097669A (ko) 2015-08-26
TW201701416A (zh) 2017-01-01
US8878353B2 (en) 2014-11-04
WO2014107301A1 (en) 2014-07-10
JP6484179B2 (ja) 2019-03-13
EP2936557A1 (en) 2015-10-28
US20140175671A1 (en) 2014-06-26
US9615456B2 (en) 2017-04-04

Similar Documents

Publication Publication Date Title
JP6484179B2 (ja) 封止されたボンド要素を有する超小型電子パッケージングのための構造体
US11424211B2 (en) Package-on-package assembly with wire bonds to encapsulation surface
JP6239718B2 (ja) 超小型電子パッケージを作製する方法
US9349706B2 (en) Method for package-on-package assembly with wire bonds to encapsulation surface
US9093435B2 (en) Package-on-package assembly with wire bonds to encapsulation surface
US11830845B2 (en) Package-on-package assembly with wire bonds to encapsulation surface

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20161207

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20161207

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20171121

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20171128

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180227

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180601

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20180831

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20181029

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190125

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190215

R150 Certificate of patent or registration of utility model

Ref document number: 6484179

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250