JP2023045852A - 半導体装置及び半導体装置の製造方法 - Google Patents

半導体装置及び半導体装置の製造方法 Download PDF

Info

Publication number
JP2023045852A
JP2023045852A JP2021154454A JP2021154454A JP2023045852A JP 2023045852 A JP2023045852 A JP 2023045852A JP 2021154454 A JP2021154454 A JP 2021154454A JP 2021154454 A JP2021154454 A JP 2021154454A JP 2023045852 A JP2023045852 A JP 2023045852A
Authority
JP
Japan
Prior art keywords
semiconductor chip
semiconductor device
resin layer
semiconductor
metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2021154454A
Other languages
English (en)
Inventor
荘一 本間
Soichi Honma
一磨 長谷川
Kazuma Hasegawa
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kioxia Corp
Original Assignee
Kioxia Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kioxia Corp filed Critical Kioxia Corp
Priority to JP2021154454A priority Critical patent/JP2023045852A/ja
Priority to TW111105361A priority patent/TWI819491B/zh
Priority to CN202210149707.3A priority patent/CN115863284A/zh
Priority to US17/681,487 priority patent/US20230089223A1/en
Publication of JP2023045852A publication Critical patent/JP2023045852A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92122—Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92125—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06562—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking at least one device in the stack being rotated or offset
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06582—Housing for the assembly, e.g. chip scale package [CSP]
    • H01L2225/06586—Housing with external bump or bump-like connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5383—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Abstract

【課題】配線基板上に半導体チップを設け、柱状電極で配線基板と半導体チップとを接続する際に、半導体チップにクラックが入ることを抑制する。【解決手段】半導体装置であって、内部に配線層が設けられた配線基板２１と、配線基板上に設けられた第１半導体チップ２２と、第１半導体チップ２２上にずらして設けられ、配線基板２１に対向する面に金属バンプ２３１ｂが設けられた第２半導体チップ２３１と、配線基板２１上に設けられ、金属バンプ２３１ｂに接続された柱状電極２４１と、を備える。【選択図】図１

Description

本開示は、半導体装置及び半導体装置の製造方法に関する。
複数の半導体チップが積層された半導体装置が知られている。
国際公開第２００６／０９５６０２号
配線基板上に半導体チップを設け、柱状電極で配線基板と半導体チップとを接続する際に、半導体チップにクラックが入ることを抑制する。
本開示は、半導体装置であって、内部に配線層が設けられた配線基板と、配線基板上に設けられた第１半導体チップと、第１半導体チップ上にずらして設けられ、配線基板に対向する面に金属バンプが設けられた第２半導体チップと、配線基板上に設けられ、第２半導体チップに設けられた前記金属バンプに接続された柱状電極と、を備える。
本開示は、半導体装置の製造方法であって、内部に配線層が設けられた配線基板を準備し、配線基板上に第１半導体チップを設け、配線基板上に柱状電極を設け、第１半導体チップ上にずらして第２半導体チップを設け、第２半導体チップに設けられた金属バンプに柱状電極を接続する。
第１実施形態における半導体装置の断面図である。 第１実施形態における半導体装置の製造方法を説明するための図である。 第１実施形態における半導体装置の製造方法を説明するための図である。 第１実施形態における半導体装置の製造方法を説明するための図である。 第１実施形態における半導体装置の製造方法を説明するための図である。 第１実施形態における半導体装置の製造方法を説明するための図である。 第１実施形態における半導体装置の製造方法を説明するための図である。 第１実施形態における半導体装置の製造方法を説明するための図である。 第１実施形態における半導体装置の製造方法を説明するための図である。 第１実施形態における半導体装置の製造方法を説明するための図である。 第１実施形態における半導体装置の製造方法を説明するための図である。 第１実施形態における半導体装置の製造方法を説明するための図である。 第１実施形態における半導体装置を説明するための図である。 第１実施形態における半導体装置の製造方法の変形例を説明するための図である。 第１実施形態における半導体装置の製造方法の変形例を説明するための図である。 第１実施形態における半導体装置の製造方法の変形例を説明するための図である。 第１実施形態における半導体装置の製造方法の変形例を説明するための図である。 第１実施形態における半導体装置の変形例を説明するための図である。 第１実施形態における半導体装置の変形例を説明するための図である。 第１実施形態における半導体装置の変形例を説明するための図である。 第２実施形態における半導体装置の製造方法を説明するための図である。 第２実施形態における半導体装置の製造方法を説明するための図である。 第２実施形態における半導体装置の製造方法を説明するための図である。 第２実施形態における半導体装置の製造方法を説明するための図である。 第２実施形態における半導体装置の製造方法を説明するための図である。 第２実施形態における半導体装置の製造方法を説明するための図である。 第２実施形態における半導体装置の製造方法を説明するための図である。 第２実施形態における半導体装置の製造方法を説明するための図である。 第２実施形態における半導体装置の変形例の製造方法を説明するための図である。 第２実施形態における半導体装置の変形例の製造方法を説明するための図である。 第２実施形態における半導体装置の変形例の製造方法を説明するための図である。 第２実施形態における半導体装置の変形例の製造方法を説明するための図である。 第２実施形態における半導体装置の変形例の製造方法を説明するための図である。 第２実施形態における半導体装置の変形例の製造方法を説明するための図である。 第２実施形態における半導体装置の変形例の製造方法を説明するための図である。
以下、添付図面を参照しながら本実施形態について説明する。説明の理解を容易にするため、各図面において同一の構成要素に対しては可能な限り同一の符号を付して、重複する説明は省略する。
図１を参照しながら第１実施形態における半導体装置２について説明する。図１は、半導体装置２の断面図である。図１に示されるように、半導体装置２は、配線基板２１と、第１半導体チップ２２と、第２半導体チップ２３１，２３２，２３３，２３４と、柱状電極２４１，２４２，２４３，２４４と、モールド樹脂層２５と、金属ボール２６と、を備えている。
配線基板２１上に、第１半導体チップ２２がフリップチップ実装されている。第１半導体チップ２２は、例えばＮＡＮＤ型フラッシュメモリのメモリチップ、又は任意のＬＳＩを搭載した半導体チップでもよい。第１半導体チップ２２は、第１金属バンプ２７を介して配線基板２１に実装されている。
第１半導体チップ２２と配線基板２１との間に、第１樹脂層２８が設けられている。第１樹脂層２８は、アンダーフィル材（ＵＦ）である。第１半導体チップ２２上に、第２半導体チップ２３１が設けられている。第１半導体チップ２２と第２半導体チップ２３１との間に第２樹脂層２９が設けられている。
第２半導体チップ２３１上に、第２半導体チップ２３２がずらして設けられている。第２半導体チップ２３１と第２半導体チップ２３２との間には、第３樹脂層３３が設けられている。第３樹脂層３３は、ダイアタッチフィルム（ＤＡＦ）である。
第２半導体チップ２３２上に、第２半導体チップ２３３がずらして設けられている。第２半導体チップ２３２と第２半導体チップ２３３との間には、第３樹脂層３３が設けられている。第２半導体チップ２３３上に、第２半導体チップ２３４がずらして設けられている。第２半導体チップ２３３と第２半導体チップ２３４との間には、第３樹脂層３３が設けられている。
第２半導体チップ２３１の配線基板２１に向かう面には、第２金属バンプ２３１ｂが設けられている。第２半導体チップ２３２の配線基板２１に向かう面には、第２金属バンプ２３２ｂが設けられている。第２半導体チップ２３３の配線基板２１に向かう面には、第２金属バンプ２３３ｂが設けられている。第２半導体チップ２３４の配線基板２１に向かう面には、第２金属バンプ２３４ｂが設けられている。
配線基板２１上には、柱状電極２４１，２４２，２４３，２４４が設けられている。柱状電極２４１，２４２，２４３，２４４は、配線基板２１から直立しているワイヤを含んでいる。
柱状電極２４１は、第２半導体チップ２３１の第２金属バンプ２３１ｂが設けられている位置に対応して設けられている。柱状電極２４１の先端は、第２金属バンプ２３１ｂ内に差し込まれている。柱状電極２４２は、第２半導体チップ２３２の第２金属バンプ２３２ｂが設けられている位置に対応して設けられている。柱状電極２４２の先端は、第２金属バンプ２３２ｂ内に差し込まれている。
柱状電極２４３は、第２半導体チップ２３３の第２金属バンプ２３３ｂが設けられている位置に対応して設けられている。柱状電極２４３の先端は、第２金属バンプ２３３ｂ内に差し込まれている。柱状電極２４４は、第２半導体チップ２３４の第２金属バンプ２３４ｂが設けられている位置に対応して設けられている。柱状電極２４４の先端は、第２金属バンプ２３４ｂ内に差し込まれている。
配線基板２１上には、モールド樹脂層２５が設けられている。モールド樹脂層２５は、第１半導体チップ２２、第２半導体チップ２３１，２３２，２３３，２３４、及び柱状電極２４１，２４２，２４３，２４４を覆っている。
配線基板２１の第１半導体チップ２２が実装されている面と反対側の面には、金属ボール２６が設けられている。
本明細書では、配線基板２１等の表面に平行で互いに垂直な方向をＸ方向及びＹ方向とし、配線基板２１等の表面に垂直な方向をＺ方向として示している。本明細書では、＋Ｚ方向を上方向として取り扱い、－Ｚ方向を下方向として取り扱う。例えば、第１半導体チップ２２は、配線基板２１の上方に位置し、第２半導体チップ２３１の下方に位置している。－Ｚ方向は、重力方向と一致していても一致していなくてもよい。
続いて、図２から図１２を参照しながら、半導体装置２の製造方法について説明する。図２に示されるように、配線基板２１を準備する。配線基板２１の内部には、配線層２１１が設けられている。
続いて、図３に示されるように、第１半導体チップ２２に第１金属バンプ２７を形成する。第１半導体チップ２２は、第１金属バンプ２７を介して配線基板２１上に形成されたパッド（不図示）とフリップチップ実装される。第１金属バンプ２７としては、Ｓｎ、Ａｇ、Ｃｕ、Ａｕ、Ｐｄ、Ｂｉ、Ｚｎ、Ｎｉ、Ｓｂ、Ｉｎ、Ｇｅの単体、それらの内の２種以上の複合膜、または合金を使用する。フリップチップ実装は、フラックスを使用してリフローしてもよいし、熱圧着で形成してもよい。還元雰囲気中でリフローしてもよい。ＦＣボンダーで仮圧着後、レーザーリフローで加圧しながら加熱して接続してもよい。
続いて、図４に示されるように、第１樹脂を配線基板２１と第１半導体チップ２２との間に流し込み、第１樹脂層２８を形成する。第１樹脂層２８を形成する第１樹脂としては、フェノール系、ポリイミド系、ポリアミド系、アクリル系、エポキシ系、ＰＢＯ（p-phenylenebenzobisoxazole）系、シリコーン系、ベンゾシクロブテン系等の樹脂、または、これらの混合材料、複合材料等を使用する。ＮＣＰ（Non Conductive Paste）やＮＣＦ（Non Conductive Film）などを使用し、フリップチップ実装と樹脂封止とを一括で行ってもよい。
続いて、図５に示されるように、配線基板２１上に、柱状電極２４１，２４２，２４３，２４４を設ける。柱状電極２４１，２４２，２４３，２４４の材料としては、Ｃｕ、Ｎｉ、Ｗ、Ａｕ、Ａｇ、Ｐｄ、Ｓｎ、Ｂｉ、Ｚｎ、Ｃｒ、Ａｌ、Ｔｉ等の単体、それらのうち２種以上の複合材料、または、それらのうち２種以上の合金等を使用する。より望ましくは、柱状電極２４１，２４２，２４３，２４４の材料としては、Ａｕ、Ａｇ、Ｃｕ、ＣｕＰｄを用いることができる。さらに望ましくは硬い材料である、Ｃｕ、ＣｕＰｄを柱状電極２４１，２４２，２４３，２４４の材料として用いることができる。柱状電極２４１，２４２，２４３，２４４の材料としては、ＣｕにＰｄが被覆された金属でもよい。樹脂形成時に柱状電極が倒れにくくなる。
続いて、図６を参照しながら、柱状電極２４１，２４２，２４３，２４４を形成する方法について詳細に説明する。図６では、柱状電極２４１の形成を例にとって説明する。図６は、柱状電極２４１を形成する工程を（Ａ）、（Ｂ）、（Ｃ）、（Ｄ）、（Ｅ）、（Ｆ）、（Ｇ）、（Ｈ）の順に示している。
図６（Ａ）に示されるように、ワイヤクランプ４２から繰り出されたワイヤ２４１ｂをキャピラリ４１で保持する。キャピラリ４１で保持したワイヤ２４１ｂの先端をボール形状に加工し、先端部２４１ａを形成する。配線基板２１上には、電極パッド２１２が設けられている。電極パッド２１２には、Ａｌ、Ｃｕ、Ａｕ、Ｎｉ、Ｐｄなどの単体、複合膜、合金などを用いる。
続いて、図６（Ｂ）に示されるように、キャピラリ４１及びワイヤクランプ４２を電極パッド２１２上に移動し、電極パッド２１２の直上に先端部２４１ａを配置する。続いて、図６（Ｃ）に示されるように、キャピラリ４１及びワイヤクランプ４２を降下させ、先端部２４１ａを電極パッド２１２に当接させる。先端部２４１ａを電極パッド２１２に押し付けた状態で超音波を印加し、先端部２４１ａを電極パッド２１２に接着させる。
続いて、図６（Ｄ）に示されるように、最終的に柱状電極となった場合の狙い高さに応じてワイヤ２４１ｂをキャピラリ４１及びワイヤクランプ４２から繰り出す。続いて、図６（Ｅ）に示されるように、キャピラリ４１を電極パッド２１２の中心から所定位置に押し付ける。所定位置は、最終的に柱状電極となった場合の狙い高さの５０―９０％の位置に定められる。最終的に柱状電極となった場合の高さを安定させるため、所定位置は一定位置とした方がよい。
続いて、図６（Ｆ）に示されるように、キャピラリ４１及びワイヤクランプ４２を引き上げて、ワイヤ２４１ｂを直立させる。図６（Ｇ）に示されるように、更にキャピラリ４１及びワイヤクランプ４２を引き上げると、図６（Ｅ）でキャピラリ４１を押し付けた位置Ａでワイヤ２４１ｂが切断される。最終的に、図６（Ｈ）に示されるように、切断されたワイヤ２４１ｂ及び先端部２４１ａを含む柱状電極２４１が形成される。
続いて、図７に示されるように、電極パッド２３１ａが形成された第２半導体チップ２３１を準備する。電極パッド２３１ａにはＡｌ、Ｃｕ、Ａｕ、Ｎｉ、Ｐｄなどの単体、複合膜、合金などを用いる。図には明示しないが、同様に電極パッドが形成された第２半導体チップ２３２，２３３，２３４を準備する。
続いて、図８に示されるように、電極パッド２３１ａ上に第２金属バンプ２３１ｂを形成する。図には明示しないが、同様に第２半導体チップ２３２，２３３，２３４の電極パッド上に第２金属バンプ２３２ｂ，２３３ｂ，２３４ｂを形成する。第２金属バンプ２３１ｂ，２３２ｂ，２３３ｂ，２３４ｂとしては、Ｓｎ、Ａｇ、Ｃｕ、Ａｕ、Ｐｄ、Ｂｉ、Ｚｎ、Ｎｉ、Ｓｂ、Ｉｎ、Ｇｅの単体、それらの内の２種以上の複合膜、または合金を使用する。
続いて、図９に示されるように、第１半導体チップ２２の裏面に第２樹脂層２９を形成する。第２樹脂層２９を形成する第２樹脂としては、フェノール系、ポリイミド系、ポリアミド系、アクリル系、エポキシ系、ＰＢＯ（p-phenylenebenzobisoxazole）系、シリコーン系、ベンゾシクロブテン系等の樹脂、または、これらの混合材料、複合材料等を使用する。第２樹脂は液状のものを塗布して第２樹脂層２９としてもよい。第２樹脂はフィルム状のものを貼り付けて第２樹脂層２９としてもよい。
続いて、図１０に示されるように、第２樹脂層２９に第２半導体チップ２３１を搭載する。図７及び図８を参照しながら説明したように、第２半導体チップ２３１には、第２金属バンプ２３１ｂが形成されている。第２樹脂層２９に第２半導体チップ２３１を搭載する際に、柱状電極２４１の先端と第２金属バンプ２３１ｂとを接続する。柱状電極２４１の先端と第２金属バンプ２３１ｂとの接続にあたっては、例えば、フラックスを第２金属バンプ２３１ｂに塗布して、搭載後、リフローにより接続してもよいし、ＦＣボンダーで熱圧着してもよい。還元雰囲気中にリフローしてもよい。ＦＣボンダーで仮圧着後、レーザーリフローで加圧しながら加熱して接続してもよい。
続いて、図１１に示されるように、第２半導体チップ２３１上に第３樹脂層３３を形成する。第３樹脂層３３を形成する第３樹脂としては、フェノール系、ポリイミド系、ポリアミド系、アクリル系、エポキシ系、ＰＢＯ（p-phenylenebenzobisoxazole）系、シリコーン系、ベンゾシクロブテン系等の樹脂、または、これらの混合材料、複合材料等を使用する。第３樹脂は液状のものを塗布して第３樹脂層３３としてもよい。第３樹脂はフィルム状のものを貼り付けて第３樹脂層３３としてもよい。
第２半導体チップ２３１上に形成された第３樹脂層３３に第２半導体チップ２３２を搭載する。第２半導体チップ２３２には、第２金属バンプ２３２ｂが形成されている。第２半導体チップ２３２を搭載するにあたっては、第２金属バンプ２３２ｂが柱状電極２４２に対応する位置にくるようにずらして配置する。第３樹脂層３３に第２半導体チップ２３２を搭載する際に、柱状電極２４２の先端と第２金属バンプ２３２ｂとを接続する。柱状電極２４２の先端と第２金属バンプ２３２ｂとの接続にあたっては、例えば、フラックスを第２金属バンプ２３２ｂに塗布して、搭載後、リフローにより接続してもよいし、ＦＣボンダーで熱圧着してもよい。還元雰囲気中にリフローしてもよい。ＦＣボンダーで仮圧着後、レーザーリフローで加圧しながら加熱して接続してもよい。
第２半導体チップ２３２上に第３樹脂層３３を形成する。第３樹脂層３３の材料や形成手法は上記説明した通りである。第２半導体チップ２３２上に形成された第３樹脂層３３に第２半導体チップ２３３を搭載する。第２半導体チップ２３３を搭載するにあたっては、第２金属バンプ２３３ｂが柱状電極２４３に対応する位置にくるようにずらして配置する。第３樹脂層３３に第２半導体チップ２３３を搭載する際に、柱状電極２４３の先端と第２金属バンプ２３３ｂとを接続する。柱状電極２４３の先端と第２金属バンプ２３３ｂとの接続手法は上記説明した通りである。
第２半導体チップ２３３上に第３樹脂層３３を形成する。第３樹脂層３３の材料や形成手法は上記説明した通りである。第２半導体チップ２３３上に形成された第３樹脂層３３に第２半導体チップ２３４を搭載する。第２半導体チップ２３４を搭載するにあたっては、第２金属バンプ２３４ｂが柱状電極２４４に対応する位置にくるようにずらして配置する。第３樹脂層３３に第２半導体チップ２３４を搭載する際に、柱状電極２４４の先端と第２金属バンプ２３４ｂとを接続する。柱状電極２４４の先端と第２金属バンプ２３４ｂとの接続手法は上記説明した通りである。
続いて、図１２に示されるように、モールド樹脂層２５を形成する。モールド樹脂層２５は、第１半導体チップ２２、第２半導体チップ２３１，２３２，２３３，２３４、及び柱状電極２４１，２４２，２４３，２４４を覆うように設けられる。モールド樹脂層２５を形成するモールド樹脂としては、エポキシ系、フェノール系、ポリイミド系、ポリアミド系、アクリル系、ＰＢＯ系、シリコーン系、ベンゾシクロブテン系などの樹脂、これらの混合材料、複合材料を使用する。エポキシ樹脂の例としては特に限定されず、例えば、ビスフェノールＡ型、ビスフェノールＦ型、ビスフェノールＡＤ型、ビスフェノールＳ型等のビスフェノール型エポキシ樹脂、フェノールノボラック型、クレゾールノボラック型等のノボラック型エポキシ樹脂、レゾルシノール型エポキシ樹脂、トリスフェノールメタントリグリシジルエーテル等の芳香族エポキシ樹脂、ナフタレン型エポキシ樹脂、フルオレン型エポキシ樹脂、ジシクロペンタジエン型エポキシ樹脂、ポリエーテル変性エポキシ樹脂、ベンゾフェノン型エポキシ樹脂、アニリン型エポキシ樹脂、ＮＢＲ変性エポキシ樹脂、ＣＴＢＮ変性エポキシ樹脂、及び、これらの水添化物等が挙げられる。なかでも、Ｓｉとの密着性が良い点から、ナフタレン型エポキシ樹脂、ジシクロペンタジエン型エポキシ樹脂が好ましい。また、速硬化性が得られやすいことから、ベンゾフェノン型エポキシ樹脂も好ましい。これらのエポキシ樹脂は、単独で用いられてもよく、２種以上が併用されてもよい。またモールド樹脂の中にシリカなどのフィラーが含まれていてもよい。次に、モールド樹脂をオーブン等による加熱や、ＵＶ硬化樹脂の場合、ＵＶ光をあてて硬化させる。
続いて、図１に示されるように、配線基板２１の裏面に金属ボール２６を形成し、ダイシングにより個片化することで半導体装置２が完成する。金属ボール２６としては、Ｓｎ、Ａｇ、Ｃｕ、Ａｕ、Ｐｄ、Ｂｉ、Ｚｎ、Ｎｉ、Ｓｂ、Ｉｎ、Ｇｅの単体、それらの内の２種以上の複合膜、または合金を使用する。
図１３を参照しながら、半導体装置２における配線基板２１及び第２半導体チップ２３１，２３２，２３３，２３４の配置態様について説明する。図１３は、半導体装置２をＺ方向に見通す平面図である。図１から図１２を参照しながら説明したように、第２半導体チップ２３１，２３２，２３３，２３４は、Ｘ方向にずれて配置され、第２金属バンプ２３１ｂ，２３２ｂ，２３３ｂ，２３４ｂが配線基板２１に対向できるようになっている。一方、第２半導体チップ２３１，２３２，２３３，２３４は、Ｙ方向にはずれておらず、Ｘ方向に沿った辺が揃うように配置されている。
上述の工程に従って、半導体装置２を製造し、配線基板上に搭載して、温度サイクル試験に供して、その信頼性を調べた。なお温度サイクル試験は－５５℃（３０ｍｉｎ）～２５℃（５ｍｉｎ）～１２５℃（３０ｍｉｎ）を１サイクルとして行った。その結果３０００サイクル後でも接続箇所には破断の発生は全く認められなかった。
従来のような半導体チップに柱状電極を形成しているのに比べ、配線基板２１上に柱状電極２４１，２４２，２４３，２４４を形成しているため、第２半導体チップ２３１，２３２，２３３，２３４へのダメージは発生しない。
柱状電極２４１，２４２，２４３，２４４としてワイヤを例にしたが、めっき法などで形成してもよい。ワイヤ法とめっき法が混在してもよい。もちろん通常のワイヤボンディング法を用いた製品のように、チップ間を直接接続するワイヤと、ワイヤを使用した柱状電極が混在していてもよい。チップ間を直接接続するワイヤと、めっき法などを使用した柱状電極が混在していてもよい。チップ間を直接接続するワイヤと、ワイヤを用いた柱状電極、めっき法などを適用した柱状電極が混在してもよい。
また第２樹脂層２９は形成せずに、第２半導体チップ２３１を配線基板２１上に搭載してもよい。その場合は、モールド樹脂層２５が第１半導体チップ２２の裏面と第２半導体チップ２３１の間に形成される。
また第１半導体チップ２２がＮＡＮＤ型フラッシュメモリ、第２半導体チップ２３１がコントローラチップでもよい。
図１４から図１７を参照しながら、変形例である半導体装置２Ａ（図１７参照）の製造方法について説明する。図１４に示されるように、支持板３０を準備する。支持板３０としては、シリコン、ガラス、セラミック、樹脂板、リードフレーム等の金属板などを使用する。支持板３０が配線基板２１に向かう方の面に、第３樹脂層３３を介して第２半導体チップ２３４を設ける。第３樹脂層３３を構成する第３樹脂は、フェノール系、ポリイミド系、ポリアミド系、アクリル系、エポキシ系、ＰＢＯ（p-phenylenebenzobisoxazole）系、シリコーン系、ベンゾシクロブテン系等の樹脂、または、これらの混合材料、複合材料等を使用する。第３樹脂層３３は支持板３０側に形成してもよいし、第２半導体チップ２３４の裏面に形成してもよい。
第２半導体チップ２３４に設けられている第２金属バンプ２３４ｂが露出するようにずらし、第３樹脂層３３を介して第２半導体チップ２３３を配置する。第２半導体チップ２３３に設けられている第２金属バンプ２３３ｂが露出するようにずらし、第３樹脂層３３を介して第２半導体チップ２３２を配置する。第２半導体チップ２３２に設けられている第２金属バンプ２３２ｂが露出するようにずらし、第３樹脂層３３を介して第２半導体チップ２３１を配置する。
図１５に示されるように、図９を参照しながら説明した配線基板２１を準備する。この配線基板２１には、第１半導体チップ２２、柱状電極２４１，２４２，２４３，２４４等が設けられている。図１４を参照しながら説明した、支持板３０及び第２半導体チップ２３１，２３２，２３３，２３４を配線基板２１上に搭載する。第２半導体チップ２３１と第１半導体チップ２２とは、第２樹脂層２９を介して接着される。第２樹脂層２９を構成する第２樹脂としては、フェノール系、ポリイミド系、ポリアミド系、アクリル系、エポキシ系、ＰＢＯ（p-phenylenebenzobisoxazole）系、シリコーン系、ベンゾシクロブテン系等の樹脂、または、これらの混合材料、複合材料等を使用する。
第２金属バンプ２３１ｂ，２３２ｂ，２３３ｂ，２３４ｂと、柱状電極２４１，２４２，２４３，２４４の先端とが接続される。例えば、フラックスを第２金属バンプ２３１ｂ，２３２ｂ，２３３ｂ，２３４ｂに塗布して、搭載後、リフローにより接続してもよいし、ＦＣボンダーで熱圧着してもよい。還元雰囲気中にリフローしてもよい。ＦＣボンダーで仮圧着後、レーザーリフローで加圧しながら加熱して接続してもよい。
続いて、図１６に示されるように、モールド樹脂層２５を形成する。モールド樹脂層２５は、第１半導体チップ２２、第２半導体チップ２３１，２３２，２３３，２３４、柱状電極２４１，２４２，２４３，２４４、及び支持板３０を覆うように設けられる。モールド樹脂層２５を形成するモールド樹脂としては、エポキシ系、フェノール系、ポリイミド系、ポリアミド系、アクリル系、ＰＢＯ系、シリコーン系、ベンゾシクロブテン系などの樹脂、これらの混合材料、複合材料を使用する。エポキシ樹脂の例としては特に限定されず、例えば、ビスフェノールＡ型、ビスフェノールＦ型、ビスフェノールＡＤ型、ビスフェノールＳ型等のビスフェノール型エポキシ樹脂、フェノールノボラック型、クレゾールノボラック型等のノボラック型エポキシ樹脂、レゾルシノール型エポキシ樹脂、トリスフェノールメタントリグリシジルエーテル等の芳香族エポキシ樹脂、ナフタレン型エポキシ樹脂、フルオレン型エポキシ樹脂、ジシクロペンタジエン型エポキシ樹脂、ポリエーテル変性エポキシ樹脂、ベンゾフェノン型エポキシ樹脂、アニリン型エポキシ樹脂、ＮＢＲ変性エポキシ樹脂、ＣＴＢＮ変性エポキシ樹脂、及び、これらの水添化物等が挙げられる。なかでも、Ｓｉとの密着性が良い点から、ナフタレン型エポキシ樹脂、ジシクロペンタジエン型エポキシ樹脂が好ましい。また、速硬化性が得られやすいことから、ベンゾフェノン型エポキシ樹脂も好ましい。これらのエポキシ樹脂は、単独で用いられてもよく、２種以上が併用されてもよい。またモールド樹脂の中にシリカなどのフィラーが含まれていてもよい。次に、モールド樹脂をオーブン等による加熱や、ＵＶ硬化樹脂の場合、ＵＶ光をあてて硬化させる。
続いて、図１７に示されるように、配線基板２１の裏面に金属ボール２６を形成し、ダイシングにより個片化することで半導体装置２Ａが完成する。金属ボール２６としては、Ｓｎ、Ａｇ、Ｃｕ、Ａｕ、Ｐｄ、Ｂｉ、Ｚｎ、Ｎｉ、Ｓｂ、Ｉｎ、Ｇｅの単体、それらの内の２種以上の複合膜、または合金を使用する。
上述の工程に従って、半導体装置２Ａを製造し、配線基板上に搭載して、温度サイクル試験に供して、その信頼性を調べた。なお温度サイクル試験は－５５℃（３０ｍｉｎ）～２５℃（５ｍｉｎ）～１２５℃（３０ｍｉｎ）を１サイクルとして行った。その結果３０００サイクル後でも接続箇所には破断の発生は全く認められなかった。
従来のような半導体チップに柱状電極を形成しているのに比べ、配線基板２１上に柱状電極２４１，２４２，２４３，２４４を形成しているため、第２半導体チップ２３１，２３２，２３３，２３４へのダメージは発生しない。
柱状電極２４１，２４２，２４３，２４４としてワイヤを例にしたが、めっき法などで形成してもよい。ワイヤ法とめっき法が混在してもよい。もちろん通常のワイヤボンディング法を用いた製品のように、チップ間を直接接続するワイヤと、ワイヤを使用した柱状電極が混在していてもよい。チップ間を直接接続するワイヤと、めっき法などを使用した柱状電極が混在していてもよい。チップ間を直接接続するワイヤと、ワイヤを用いた柱状電極、めっき法などを適用した柱状電極が混在してもよい。
また第２樹脂層２９は形成せずに、第２半導体チップ２３１を配線基板２１上に搭載してもよい。その場合は、モールド樹脂層２５が第１半導体チップ２２の裏面と第２半導体チップ２３１の間に形成される。
また第１半導体チップ２２がＮＡＮＤ型フラッシュメモリ、第２半導体チップ２３１がコントローラチップでもよい。
図１８を参照しながら、変形例である半導体装置について説明する。図１８は、第１実施形態を説明した図１１に対応する図である。図１１に示される第１実施形態との相違点は、第２金属バンプ２３１ｂ，２３２ｂ，２３３ｂ，２３４ｂに代えて、ピラーバンプ２３１ｃ，２３２ｃ，２３３ｃ，２３４ｃ及び低融点金属部２３１ｄ，２３２ｄ，２３３ｄ，２３４ｄを設けている点である。
第２半導体チップ２３１に、ピラーバンプ２３１ｃを形成し、その後ピラーバンプ２３１ｃ上に低融点金属部２３１ｄを形成する。同様に、第２半導体チップ２３２に、ピラーバンプ２３２ｃを形成し、その後ピラーバンプ２３２ｃ上に低融点金属部２３２ｄを形成する。第２半導体チップ２３３に、ピラーバンプ２３３ｃを形成し、その後ピラーバンプ２３３ｃ上に低融点金属部２３３ｄを形成する。第２半導体チップ２３４に、ピラーバンプ２３４ｃを形成し、その後ピラーバンプ２３４ｃ上に低融点金属部２３４ｄを形成する。
ピラーバンプ２３１ｃ，２３２ｃ，２３３ｃ，２３４ｃとしては、Ａｇ、Ｃｕ、Ａｕ、Ｐｄ、Ｎｉの単体、それらの内の２種以上の複合膜、または合金を使用する。低融点金属部２３１ｄ，２３２ｄ，２３３ｄ，２３４ｄとしては、Ｓｎ、Ａｇ、Ｃｕ、Ａｕ、Ｐｄ、Ｂｉ、Ｚｎ、Ｎｉ、Ｓｂ、Ｉｎ、Ｇｅの単体、それらの内の２種以上の複合膜、または合金を使用する。
ピラーバンプ２３１ｃ，２３２ｃ，２３３ｃ，２３４ｃを形成することにより、柱状電極２４１，２４２，２４３，２４４との接続部を第２半導体チップ２３１，２３２，２３３，２３４のチップ面から離すことができる。接続部をチップ面から離すことで、第２半導体チップ２３１，２３２，２３３，２３４と配線基板２１との熱膨張係数差に起因して接続部にかかる歪の影響が小さくなり、信頼性がより向上する。ピラーバンプや柱状電極の間隔を狭くする狭ピッチ化にも対応可能となる。また、柱状電極２４１，２４２，２４３，２４４の径に対して、ピラーバンプ２３１ｃ，２３２ｃ，２３３ｃ，２３４ｃの径を大きくすることにより、各部に生じる応力を小さくすることができる。
図１９を参照しながら、変形例である半導体装置について説明する。図１９は、第１実施形態を説明した図１１に対応する図である。図１１に示される第１実施形態との相違点は、柱状電極２４１，２４２，２４３，２４４と配線基板２１の電極パッド２１１との接続部を覆うように第４樹脂層３１を設ける点である。
第４樹脂層３１を形成する第４樹脂としては、エポキシ系、フェノール系、ポリイミド系、ポリアミド系、アクリル系、ＰＢＯ系、シリコーン系、ベンゾシクロブテン系などの樹脂、これらの混合材料、複合材料を使用する。第４樹脂層３１を形成することにより、モールド樹脂層２５を形成時の柱状電極２４１，２４２，２４３，２４４の倒れを抑制することが可能となり、信頼性が向上する。
図２０を参照しながら、変形例である半導体装置について説明する。図２０は、第１実施形態を説明した図１１に対応する図である。図１１に示される第１実施形態との相違点は、配線基板２１の柱状電極が設けられる部分に段差部３２が設けられている点である。段差部３２は、第２半導体チップ２３２，２３３，２３４によって形成される段差に応じて設けられている。段差部３２は、第１段３２２、第２段３２３、及び第３段３２４を有している。第１段３２２の内部には、内部配線３２２ａが設けられている。第２段３２３の内部には、内部配線３２３ａが設けられている。第３段３２４の内部には、内部配線３２４ａが設けられている。図には明示しないが、第１段３２２の表面には、内部配線３２２ａに繋がる電極パッドが設けられている。同様に、第２段３２３の表面には、内部配線３２３ａに繋がる電極パッドが設けられている。第３段３２４の表面には、内部配線３２４ａに繋がる電極パッドが設けられている。
配線基板２１上には、柱状電極２４１Ｄが設けられている。柱状電極２４１Ｄは、第２半導体チップ２３１に設けられた第２金属バンプ２３１ｂに繋がっている。第１段３２２に設けられている電極パッド上には、柱状電極２４２Ｄが設けられている。柱状電極２４２Ｄは、第２半導体チップ２３２に設けられた第２金属バンプ２３２ｂに繋がっている。
第２段３２３に設けられている電極パッド上には、柱状電極２４３Ｄが設けられている。柱状電極２４３Ｄは、第２半導体チップ２３３に設けられた第２金属バンプ２３３ｂに繋がっている。第３段３２４に設けられている電極パッド上には、柱状電極２４４Ｄが設けられている。柱状電極２４４Ｄは、第２半導体チップ２３４に設けられた第２金属バンプ２３４ｂに繋がっている。
柱状電極２４１Ｄ，２４２Ｄ，２４３Ｄ，２４４Ｄは、全て同じ長さに形成されている。柱状電極２４１Ｄ，２４２Ｄ，２４３Ｄ，２４４Ｄの長さが同じになることで、電気的特性が向上する。また、積層チップ数が増えると長い柱状電極を形成する必要があるが、この方式であれば、長い柱状電極を形成する必要がなく、柱状電極の倒れを抑制することができる。
続いて、図２１から図２８を参照しながら、第２実施形態における半導体装置２Ｅ（図２８参照）の製造方法について説明する。図２１に示されるように、ガラス支持体５１、剥離層５２、及び金属層５３が積層されたものを準備する。剥離層５２としては、エポキシ系、フェノール系、ポリイミド系、ポリアミド系、アクリル系、ＰＢＯ系、シリコーン系、ベンゾシクロブテン系などの樹脂、これらの混合材料、複合材料を使用する。金属層５３としては、Ａｌ、Ｃｕ、Ａｕ、Ｎｉ、Ｐｄ、Ｔｉ、Ｃｒなどの単体、複合膜、合金などを用いる。
続いて、図２２に示されるように、金属層５３上に柱状電極２４２，２４３，２４４を設ける。続いて、図２３に示されるように、金属層５３上に第２半導体チップ２３１，２３２，２３３，２３４を積層する。
金属層５３上に、第３樹脂層３３を介して第２半導体チップ２３１を設ける。第３樹脂層３３を形成する第３樹脂については上記説明した通りなので、その説明を省略する。第２半導体チップ２３１と金属層５３との間には、金属ピラー５４が設けられている。金属ピラー５４としては、Ａｇ、Ｃｕ、Ａｕ、Ｐｄ、Ｎｉの単体、それらの内の２種以上の複合膜、または合金を使用する。
第２半導体チップ２３１上に形成された第３樹脂層３３に第２半導体チップ２３２を搭載する。第２半導体チップ２３２には、第２金属バンプ２３２ｂが形成されている。第２金属バンプ２３２ｂとしては、Ｓｎ、Ａｇ、Ｃｕ、Ａｕ、Ｐｄ、Ｂｉ、Ｚｎ、Ｎｉ、Ｓｂ、Ｉｎ、Ｇｅの単体、それらの内の２種以上の複合膜、または合金を使用する。金属バンプをピラーバンプと低融点金属部の組み合わせにしてもよい。ピラーバンプとしては、Ａｇ、Ｃｕ、Ａｕ、Ｐｄ、Ｎｉの単体、それらの内の２種以上の複合膜、または合金を使用する。低融点金属部としては、Ｓｎ、Ａｇ、Ｃｕ、Ａｕ、Ｐｄ、Ｂｉ、Ｚｎ、Ｎｉ、Ｓｂ、Ｉｎ、Ｇｅの単体、それらの内の２種以上の複合膜、または合金を使用する。第２半導体チップ２３２を搭載するにあたっては、第２金属バンプ２３２ｂが柱状電極２４２に対応する位置にくるようにずらして配置する。第３樹脂層３３に第２半導体チップ２３２を搭載する際に、柱状電極２４２の先端と第２金属バンプ２３２ｂとを接続する。柱状電極２４２の先端と第２金属バンプ２３２ｂとの接続にあたっては、例えば、フラックスを第２金属バンプ２３２ｂに塗布して、搭載後、リフローにより接続してもよいし、ＦＣボンダーで熱圧着してもよい。還元雰囲気中にリフローしてもよい。ＦＣボンダーで仮圧着後、レーザーリフローで加圧しながら加熱して接続してもよい。
第２半導体チップ２３２上に第３樹脂層３３を形成する。第３樹脂層３３の材料や形成手法は上記説明した通りである。第２半導体チップ２３２上に形成された第３樹脂層３３に第２半導体チップ２３３を搭載する。第２半導体チップ２３３を搭載するにあたっては、第２金属バンプ２３３ｂが柱状電極２４３に対応する位置にくるようにずらして配置する。第３樹脂層３３に第２半導体チップ２３３を搭載する際に、柱状電極２４３の先端と第２金属バンプ２３３ｂとを接続する。柱状電極２４３の先端と第２金属バンプ２３３ｂとの接続手法は上記説明した通りである。
第２半導体チップ２３３上に第３樹脂層３３を形成する。第３樹脂層３３の材料や形成手法は上記説明した通りである。第２半導体チップ２３３上に形成された第３樹脂層３３に第２半導体チップ２３４を搭載する。第２半導体チップ２３４を搭載するにあたっては、第２金属バンプ２３４ｂが柱状電極２４４に対応する位置にくるようにずらして配置する。第３樹脂層３３に第２半導体チップ２３４を搭載する際に、柱状電極２４４の先端と第２金属バンプ２３４ｂとを接続する。柱状電極２４４の先端と第２金属バンプ２３４ｂとの接続手法は上記説明した通りである。
続いて、図２４に示される通り、モールド樹脂層２５を形成する。モールド樹脂層２５は、第１半導体チップ２２、第２半導体チップ２３１，２３２，２３３，２３４、及び柱状電極２４２，２４３，２４４を覆うように設けられる。モールド樹脂層２５を形成するモールド樹脂については上記説明した通りなので、その説明を省略する。
続いて、図２５に示される通り、ガラス支持体５１をレーザ剥離によって剥離する。続いて、図２６に示される通り、剥離層５２及び金属層５３を除去する。続いて、図２７に示される通り、配線基板２１Ｅに搭載する。配線基板２１Ｅは、例えば有機基板が用いられるがこれに限られるものではなく、再配線基板でもよい。
続いて、図２８に示される通り、モールド樹脂層２５Ｅを形成する。配線基板２１Ｅの裏面に金属ボール２６を形成し、ダイシングにより個片化することで半導体装置２Ｅが完成する。
続いて、図２９及び図３０を参照しながら、第２実施形態の変形例である半導体装置２Ｆについて説明する。図２９は、図２７に対応する図面である。図２９に示される通り、配線基板２１Ｅに代えて配線基板２１Ｆを用いることができる。配線基板２１Ｆは、再配線基板である。続いて、図３０に示される通り、モールド樹脂層２５を形成する。配線基板２１Ｆの裏面に金属ボール２６を形成し、ダイシングにより個片化することで半導体装置２Ｆが完成する。
続いて、図３１から図３５を参照しながら、半導体装置２Ｆの異なる製造方法について説明する。図３１に示されるように、ガラス支持体５１、剥離層５２、及び配線基板２１Ｆが積層されたものを準備する。配線基板２１Ｆは、再配線基板である。
続いて、図３２に示されるように、配線基板２１Ｆ上に柱状電極２４２，２４３，２４４を設ける。続いて、図３３に示されるように、配線基板２１Ｆ上に第２半導体チップ２３１，２３２，２３３，２３４を積層する。
配線基板２１Ｆ上に、第３樹脂層３３を介して第２半導体チップ２３１を設ける。第３樹脂層３３を形成する第３樹脂については上記説明した通りなので、その説明を省略する。第２半導体チップ２３１と配線基板２１Ｆとの間には、金属ピラー５４が設けられている。
第２半導体チップ２３１上に形成された第３樹脂層３３に第２半導体チップ２３２を搭載する。第２半導体チップ２３２には、第２金属バンプ２３２ｂが形成されている。第２半導体チップ２３２を搭載するにあたっては、第２金属バンプ２３２ｂが柱状電極２４２に対応する位置にくるようにずらして配置する。第３樹脂層３３に第２半導体チップ２３２を搭載する際に、柱状電極２４２の先端と第２金属バンプ２３２ｂとを接続する。柱状電極２４２の先端と第２金属バンプ２３２ｂとの接続にあたっては、例えば、フラックスを第２金属バンプ２３２ｂに塗布して、搭載後、リフローにより接続してもよいし、ＦＣボンダーで熱圧着してもよい。還元雰囲気中にリフローしてもよい。ＦＣボンダーで仮圧着後、レーザーリフローで加圧しながら加熱して接続してもよい。
第２半導体チップ２３２上に第３樹脂層３３を形成する。第３樹脂層３３の材料や形成手法は上記説明した通りである。第２半導体チップ２３２上に形成された第３樹脂層３３に第２半導体チップ２３３を搭載する。第２半導体チップ２３３を搭載するにあたっては、第２金属バンプ２３３ｂが柱状電極２４３に対応する位置にくるようにずらして配置する。第３樹脂層３３に第２半導体チップ２３３を搭載する際に、柱状電極２４３の先端と第２金属バンプ２３３ｂとを接続する。柱状電極２４３の先端と第２金属バンプ２３３ｂとの接続手法は上記説明した通りである。
第２半導体チップ２３３上に第３樹脂層３３を形成する。第３樹脂層３３の材料や形成手法は上記説明した通りである。第２半導体チップ２３３上に形成された第３樹脂層３３に第２半導体チップ２３４を搭載する。第２半導体チップ２３４を搭載するにあたっては、第２金属バンプ２３４ｂが柱状電極２４４に対応する位置にくるようにずらして配置する。第３樹脂層３３に第２半導体チップ２３４を搭載する際に、柱状電極２４４の先端と第２金属バンプ２３４ｂとを接続する。柱状電極２４４の先端と第２金属バンプ２３４ｂとの接続手法は上記説明した通りである。
続いて、図３４に示される通り、モールド樹脂層２５を形成する。モールド樹脂層２５は、第１半導体チップ２２、第２半導体チップ２３１，２３２，２３３，２３４、及び柱状電極２４２，２４３，２４４を覆うように設けられる。モールド樹脂層２５を形成するモールド樹脂については上記説明した通りなので、その説明を省略する。
続いて、図３５に示される通り、ガラス支持体５１をレーザ剥離によって剥離する。ｔづいて、剥離層５２を除去する。続いて、配線基板２１Ｆの裏面に金属ボール２６を形成し、ダイシングにより個片化することで半導体装置２Ｆ（図３０参照）が完成する。
上記説明したように、半導体装置２，２Ａ，２Ｅ，２Ｆは、内部に配線層が設けられた配線基板２１，２１Ｅ，２１Ｆと、配線基板２１，２１Ｅ，２１Ｆ上に設けられた第１半導体チップ２２と、第１半導体チップ２２上にずらして設けられ、配線基板２１，２１Ｅ，２１Ｆに対向する面に金属バンプが設けられた第２半導体チップ２３１，２３２，２３３，２３４と、配線基板２１，２１Ｅ，２１Ｆ上に設けられ、第２半導体チップ２３１，２３２，２３３，２３４に設けられた第２金属バンプ２３１ｂ，２３２ｂ，２３３ｂ，２３４ｂに接続されたワイヤを含む柱状電極２４１，２４２，２４３，２４４と、を備える。第２金属バンプ２３１ｂ，２３２ｂ，２３３ｂ，２３４ｂに代えて、ピラーバンプ２３１ｃ，２３２ｃ，２３３ｃ，２３４ｃ及び低融点金属部２３１ｄ，２３２ｄ，２３３ｄ，２３４ｄを設けてもよい。第１半導体チップ２２は、配線基板２１，２１Ｅ，２１Ｆ上にフリップチップ実装されている。
上記説明したように、半導体装置２，２Ａ，２Ｅ，２Ｆの製造方法は、内部に配線層が設けられた配線基板２１，２１Ｅ，２１Ｆを準備し、配線基板２１，２１Ｅ，２１Ｆ上に第１半導体チップ２２を設け、配線基板２１，２１Ｅ，２１Ｆ上にワイヤを含む柱状電極２４１，２４２，２４３，２４４を設け、第１半導体チップ２２上にずらして第２半導体チップ２３１，２３２，２３３，２３４を設け、第２半導体チップ２３１，２３２，２３３，２３４に設けられた第２金属バンプ２３１ｂ，２３２ｂ，２３３ｂ，２３４ｂに柱状電極２４１，２４２，２４３，２４４を接続する。第２金属バンプ２３１ｂ，２３２ｂ，２３３ｂ，２３４ｂに代えて、ピラーバンプ２３１ｃ，２３２ｃ，２３３ｃ，２３４ｃ及び低融点金属部２３１ｄ，２３２ｄ，２３３ｄ，２３４ｄを設けてもよい。第１半導体チップ２２は、配線基板２１，２１Ｅ，２１Ｆ上にフリップチップ実装する。
図１９を参照しながら説明したように、柱状電極２４１，２４２，２４３，２４４が配線基板２１に当接する部分に樹脂部である第４樹脂層３１を設けてもよい。半導体装置２の製造方法では、配線基板２１上に柱状電極２４１，２４２，２４３，２４４を設け、柱状電極２４１，２４２，２４３，２４４が配線基板２１に当接する部分に樹脂部である第４樹脂層３１を設ける。
図２０を参照しながら説明したように、配線基板２１の表面に段差部３２が設けられ、柱状電極２４２Ｄ，２４３Ｄ，２４４Ｄは段差部３２上に設けられていてもよい。半導体装置２の製造方法では、内部に配線層が設けられ、表面に段差部３２が設けられている配線基板２１を準備し、段差部３２上に柱状電極２４２Ｄ，２４３Ｄ，２４４Ｄを設ける。
以上、具体例を参照しつつ本実施形態について説明した。しかし、本開示はこれらの具体例に限定されるものではない。これら具体例に、当業者が適宜設計変更を加えたものも、本開示の特徴を備えている限り、本開示の範囲に包含される。前述した各具体例が備える各要素およびその配置、条件、形状などは、例示したものに限定されるわけではなく適宜変更することができる。前述した各具体例が備える各要素は、技術的な矛盾が生じない限り、適宜組み合わせを変えることができる。
２，２Ａ，２Ｅ，２Ｆ：半導体装置
２１，２１Ｅ，２１Ｆ：配線基板
２１１：配線層
２１２：電極パッド
２２：第１半導体チップ
２３１，２３２，２３３，２３４：第２半導体チップ
２３１ａ：電極パッド
２３１ｂ，２３２ｂ，２３３ｂ，２３４ｂ：第２金属バンプ
２３１ｃ，２３２ｃ，２３３ｃ，２３４ｃ：ピラーバンプ
２３１ｄ，２３２ｄ，２３３ｄ，２３４ｄ：低融点金属部
２４１，２４２，２４３，２４４，２４２Ｄ，２４３Ｄ，２４４Ｄ：柱状電極
２４１ａ：先端部
２４１ｂ：ワイヤ
２５，２５Ｅ：モールド樹脂層
２６：金属ボール
２７：第１金属バンプ
２８：第１樹脂層
２９：第２樹脂層
３０：支持板
３１：第４樹脂層
３２：段差部
３３：第３樹脂層
４１：キャピラリ
４２：ワイヤクランプ
５１：ガラス支持体
５２：剥離層
５３：金属層
５４：金属ピラー

Claims (8)

  1. 半導体装置であって、
    内部に配線層が設けられた配線基板と、
    前記配線基板上に設けられた第１半導体チップと、
    前記第１半導体チップ上にずらして設けられ、前記配線基板に対向する面に金属バンプが設けられた第２半導体チップと、
    前記配線基板上に設けられ、前記第２半導体チップに設けられた前記金属バンプに接続された柱状電極と、を備える半導体装置。
  2. 請求項１に記載の半導体装置であって、
    前記第１半導体チップは、前記配線基板上にフリップチップ実装されている、半導体装置。
  3. 請求項１又は２に記載の半導体装置であって、
    前記柱状電極が前記配線基板に当接する部分に樹脂部が設けられている、半導体装置。
  4. 請求項１又は２に記載の半導体装置であって、
    前記配線基板の表面に段差部が設けられ、前記柱状電極は前記段差部上に設けられている、半導体装置。
  5. 半導体装置の製造方法であって、
    内部に配線層が設けられた配線基板を準備し、
    前記配線基板上に第１半導体チップを設け、
    前記配線基板上に柱状電極を設け、
    前記第１半導体チップ上にずらして第２半導体チップを設け、前記第２半導体チップに設けられた金属バンプに前記柱状電極を接続する、半導体装置の製造方法。
  6. 請求項５に記載の半導体装置の製造方法であって、
    前記配線基板上に第１半導体チップをフリップチップ実装する、半導体装置の製造方法。
  7. 請求項５又は６に記載の半導体装置の製造方法であって、
    前記配線基板上に前記柱状電極を設け、前記柱状電極が前記配線基板に当接する部分に樹脂部を設ける、半導体基板の製造方法。
  8. 請求項５又は６に記載の半導体装置の製造方法であって、
    内部に配線層が設けられ、表面に段差部が設けられている配線基板を準備し、
    前記段差部上に前記柱状電極を設ける、半導体装置の製造方法。
JP2021154454A 2021-09-22 2021-09-22 半導体装置及び半導体装置の製造方法 Pending JP2023045852A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2021154454A JP2023045852A (ja) 2021-09-22 2021-09-22 半導体装置及び半導体装置の製造方法
TW111105361A TWI819491B (zh) 2021-09-22 2022-02-15 半導體裝置及半導體裝置的製造方法
CN202210149707.3A CN115863284A (zh) 2021-09-22 2022-02-18 半导体装置及半导体装置的制造方法
US17/681,487 US20230089223A1 (en) 2021-09-22 2022-02-25 Semiconductor device and method for manufacturing semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2021154454A JP2023045852A (ja) 2021-09-22 2021-09-22 半導体装置及び半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2023045852A true JP2023045852A (ja) 2023-04-03

Family

ID=85572369

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021154454A Pending JP2023045852A (ja) 2021-09-22 2021-09-22 半導体装置及び半導体装置の製造方法

Country Status (4)

Country Link
US (1) US20230089223A1 (ja)
JP (1) JP2023045852A (ja)
CN (1) CN115863284A (ja)
TW (1) TWI819491B (ja)

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI378545B (en) * 2008-12-16 2012-12-01 Powertech Technology Inc Chip stacked package having single-sided pads on chips
JP5561190B2 (ja) * 2011-01-31 2014-07-30 富士通株式会社 半導体装置、半導体装置の製造方法及び電子装置
US8878353B2 (en) * 2012-12-20 2014-11-04 Invensas Corporation Structure for microelectronic packaging with bond elements to encapsulation surface
TWI613772B (zh) * 2017-01-25 2018-02-01 力成科技股份有限公司 薄型扇出式多晶片堆疊封裝構造
US20190067248A1 (en) * 2017-08-24 2019-02-28 Micron Technology, Inc. Semiconductor device having laterally offset stacked semiconductor dies
US10276545B1 (en) * 2018-03-27 2019-04-30 Powertech Technology Inc. Semiconductor package and manufacturing method thereof

Also Published As

Publication number Publication date
CN115863284A (zh) 2023-03-28
TWI819491B (zh) 2023-10-21
US20230089223A1 (en) 2023-03-23
TW202315008A (zh) 2023-04-01

Similar Documents

Publication Publication Date Title
US8273601B2 (en) Method of fabricating multi-chip package structure
JP2013518432A (ja) Ｉｃダイ又はウエハをｔｓｖウエハに接合するためのデュアルキャリア
JP2015035551A (ja) 半導体装置の製造方法
KR20040103780A (ko) 반도체장치 및 반도체장치의 제조방법
WO2010070806A1 (ja) 半導体装置とフリップチップ実装方法およびフリップチップ実装装置
US20080088015A1 (en) Method of manufacturing semiconductor device, semiconductor device, and mounting structure of semiconductor device
US11742310B2 (en) Method of manufacturing semiconductor device
JP2013168577A (ja) 半導体装置の製造方法
TW201517187A (zh) 具有嵌入在延伸基板和底部基板之間的半導體晶粒的半導體裝置
JP5906022B2 (ja) マクロピンハイブリッド相互接続アレイ及びその製造方法
US20120135565A1 (en) Method of manufacturing semiconductor device including filling gap between substrates with mold resin
JP2013149660A (ja) 半導体装置の製造方法
JP6727111B2 (ja) 半導体装置及びその製造方法
JP2002313993A (ja) 半導体装置およびその製造方法並びにその接合構造
JP4479582B2 (ja) 電子部品実装体の製造方法
JP2023045852A (ja) 半導体装置及び半導体装置の製造方法
JP2013171916A (ja) 半導体装置の製造方法
JP2006222470A (ja) 半導体装置および半導体装置の製造方法
KR20190136459A (ko) 반도체 다이들을 스택하는 방법 및 반도체 패키지
CN210805773U (zh) 3dic封装结构
CN113113402A (zh) 3dic封装结构及制备方法
JP2012099693A (ja) 半導体装置の製造方法
JP2007134489A (ja) 半導体装置の製造方法及び半導体装置
TWI776164B (zh) 半導體裝置及其製造方法
JP7406336B2 (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20240313