CN115863284A - 半导体装置及半导体装置的制造方法 - Google Patents

半导体装置及半导体装置的制造方法 Download PDF

Info

Publication number
CN115863284A
CN115863284A CN202210149707.3A CN202210149707A CN115863284A CN 115863284 A CN115863284 A CN 115863284A CN 202210149707 A CN202210149707 A CN 202210149707A CN 115863284 A CN115863284 A CN 115863284A
Authority
CN
China
Prior art keywords
semiconductor chip
wiring substrate
columnar electrode
semiconductor device
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210149707.3A
Other languages
English (en)
Inventor
本间庄一
长谷川一磨
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kioxia Corp
Original Assignee
Kioxia Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kioxia Corp filed Critical Kioxia Corp
Publication of CN115863284A publication Critical patent/CN115863284A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92122—Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92125—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06562—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking at least one device in the stack being rotated or offset
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06582—Housing for the assembly, e.g. chip scale package [CSP]
    • H01L2225/06586—Housing with external bump or bump-like connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5383—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)
  • Noodles (AREA)
  • Bipolar Transistors (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

一种半导体装置，包括：在内部设置有布线层的布线基板(21)；设置在布线基板上的第一半导体芯片(22)；第二半导体芯片(231)，错开地设置在第一半导体芯片(22)上，在与布线基板(21)对置的面上设置有金属凸起(231b)；以及柱状电极(241)，设置在布线基板(21)上，与金属凸起(231b)连接。

Description

半导体装置及半导体装置的制造方法
[相关申请的引用]
本申请以2021年09月22日申请的在先日本专利申请第2021－154454号的优先权的利益为基础，并且要求该利益，其全部内容通过引用包含在此。
技术领域
本公开涉及半导体装置及半导体装置的制造方法。
背景技术
已知层叠有多个半导体芯片的半导体装置。
发明内容
在一个实施方式中，当在布线基板上设置半导体芯片并用柱状电极连接布线基板和半导体芯片时，抑制在半导体芯片上产生裂纹。
本公开为一种半导体装置，包括：布线基板，在内部设置有布线层；第一半导体芯片，设置在布线基板上；第二半导体芯片，错开地设置在第一半导体芯片上，在与布线基板对置的面上设置有金属凸起；以及柱状电极，设置在布线基板上，与设置在第二半导体芯片上的金属凸起连接。
本公开为一种半导体装置的制造方法，该方法包括以下步骤：准备在内部设置有布线层的布线基板；在布线基板上设置第一半导体芯片；在布线基板上设置柱状电极；在第一半导体芯片上错开地设置第二半导体芯片；以及将柱状电极与设置在第二半导体芯片上的金属凸起连接。
根据上述结构，当在布线基板上设置半导体芯片并用柱状电极连接布线基板和半导体芯片时，能够抑制在半导体芯片上产生裂纹。
附图说明
图1是第一实施方式的半导体装置的剖视图。
图2是用于说明第一实施方式的半导体装置的制造方法的图。
图3是用于说明第一实施方式的半导体装置的制造方法的图。
图4是用于说明第一实施方式的半导体装置的制造方法的图。
图5是用于说明第一实施方式的半导体装置的制造方法的图。
图6是用于说明第一实施方式的半导体装置的制造方法的图。
图7是用于说明第一实施方式的半导体装置的制造方法的图。
图8是用于说明第一实施方式的半导体装置的制造方法的图。
图9是用于说明第一实施方式的半导体装置的制造方法的图。
图10是用于说明第一实施方式的半导体装置的制造方法的图。
图11是用于说明第一实施方式的半导体装置的制造方法的图。
图12是用于说明第一实施方式的半导体装置的制造方法的图。
图13是用于说明第一实施方式的半导体装置的图。
图14是用于说明第一实施方式的半导体装置的制造方法的变形例的图。
图15是用于说明第一实施方式的半导体装置的制造方法的变形例的图。
图16是用于说明第一实施方式的半导体装置的制造方法的变形例的图。
图17是用于说明第一实施方式的半导体装置的制造方法的变形例的图。
图18是用于说明第一实施方式中的半导体装置的变形例的图。
图19是用于说明第一实施方式中的半导体装置的变形例的图。
图20是用于说明第一实施方式中的半导体装置的变形例的图。
图21是用于说明第二实施方式的半导体装置的制造方法的图。
图22是用于说明第二实施方式的半导体装置的制造方法的图。
图23是用于说明第二实施方式的半导体装置的制造方法的图。
图24是用于说明第二实施方式的半导体装置的制造方法的图。
图25是用于说明第二实施方式的半导体装置的制造方法的图。
图26是用于说明第二实施方式的半导体装置的制造方法的图。
图27是用于说明第二实施方式的半导体装置的制造方法的图。
图28是用于说明第二实施方式的半导体装置的制造方法的图。
图29是用于说明第二实施方式的半导体装置的变形例的制造方法的图。
图30是用于说明第二实施方式的半导体装置的变形例的制造方法的图。
图31是用于说明第二实施方式的半导体装置的变形例的制造方法的图。
图32是用于说明第二实施方式的半导体装置的变形例的制造方法的图。
图33是用于说明第二实施方式的半导体装置的变形例的制造方法的图。
图34是用于说明第二实施方式的半导体装置的变形例的制造方法的图。
图35是用于说明第二实施方式的半导体装置的变形例的制造方法的图。
具体实施方式
以下，参照附图说明本实施方式。为了容易理解说明，在各附图中对相同的构成要素尽可能地标注相同的附图标记，并省略重复的说明。
参照图1说明第一实施方式的半导体装置2。图1是半导体装置2的剖视图。如图1所示，半导体装置2具备布线基板21、第一半导体芯片22、第二半导体芯片231、232、233、234、柱状电极241、242、243、244，模制树脂层25和金属球26。
第一半导体芯片22以倒装芯片的方式安装在布线基板21上。第一半导体芯片22例如可以是NAND型闪速存储器的存储器芯片，或者搭载了任意的LSI的半导体芯片。第一半导体芯片22经由第一金属凸起27安装在布线基板21上。
在第一半导体芯片22和布线基板21之间设置有第一树脂层28。第一树脂层28是底部填充材料(UF)。第二半导体芯片231设置在第一半导体芯片22上。在第一半导体芯片22和第二半导体芯片231之间设置有第二树脂层29。
在第二半导体芯片231上错开地设置有第二半导体芯片232。在第二半导体芯片231和第二半导体芯片232之间设置有第三树脂层33。第三树脂层33是粘片膜(DAF)。
在第二半导体芯片232上错开地设置有第二半导体芯片233。在第二半导体芯片232与第二半导体芯片233之间设置有第三树脂层33。在第二半导体芯片233上错开地设置有第二半导体芯片234。在第二半导体芯片233和第二半导体芯片234之间设置有第三树脂层33。
在第二半导体芯片231的面向布线基板21的面上设置有第二金属凸起231b。在第二半导体芯片232的面向布线基板21的面上，设置有第二金属凸起232b。在第二半导体芯片233的面向布线基板21的面上设置有第二金属凸起233b。在第二半导体芯片234的面向布线基板21的面上设置有第二金属凸起234b。
在布线基板21上设置有柱状电极241、242、243、244。柱状电极241、242、243、244包含从布线基板21直立的引线。
柱状电极241与第二半导体芯片231的设置有第二金属凸起231b的位置对应地设置。柱状电极241的前端被插入到第二金属凸起231b内。柱状电极242与第二半导体芯片232的设置有第二金属凸起232b的位置对应地设置。柱状电极242的前端被插入到第二金属凸起232b内。
柱状电极243与第二半导体芯片233的设置有第二金属凸起233b的位置对应地设置。柱状电极243的前端被插入到第二金属凸起233b内。柱状电极244与第二半导体芯片234的设置有第二金属凸起234b的位置对应地设置。柱状电极244的前端被插入到第二金属凸起234b内。
在布线基板21上设置有模制树脂层25。模制树脂层25覆盖第一半导体芯片22、第二半导体芯片231、232、233、234以及柱状电极241、242、243、244。柱状电极241、242、243的布线基板21侧的端部即第一端部的直径大于柱状电极241、242、243的中央部的直径。第一端部比模制树脂层25与布线基板21接触的面更靠近第二半导体芯片231、232、233、234。
在布线基板21的与安装有第一半导体芯片22的面相反侧的面上设置有金属球26。
在本说明书中，将与布线基板21等的表面平行且相互垂直的方向设为X方向及Y方向，将与布线基板21等的表面垂直的方向设为Z方向。在本说明书中，将+Z方向作为上方向进行处理，将－Z方向作为下方向进行处理。例如，第一半导体芯片22位于布线基板21的上方和第二半导体芯片231的下方。－Z方向可以与重力方向一致，也可以不一致。
接着，参照图2至图12，对半导体装置2的制造方法进行说明。如图2所示，准备布线基板21。在布线基板21的内部设置有布线层211。
接着，如图3所示，在第一半导体芯片22上形成第一金属凸起27。第一半导体芯片22经由第一金属凸起27与形成在布线基板21上的焊盘(未图示)倒装芯片安装。作为第一金属凸起27，使用Sn、Ag、Cu、Au、Pd、Bi、Zn、Ni、Sb、In、Ge的单体、它们之中的2种以上的复合膜或合金。倒装芯片安装可以使用焊剂进行回流，也可以通过热压接形成。也可以在还原气氛中进行回流。也可以用FC接合器临时压接后，用激光回流一边加压一边加热而连接。
接着，如图4所示，使第一树脂流入到布线基板21与第一半导体芯片22之间，形成第一树脂层28。作为形成第一树脂层28的第一树脂，使用苯酚系、聚酰亚胺系、聚酰胺系、丙烯酸系、环氧系、PBO(p－phenylenebenzobisoxazole)系、硅酮系、苯并环丁烯系等树脂，或者它们的混合材料、复合材料等。也可以使用NCP(Non Conductive Paste)或NCF(NonConductive Film)等，一并进行以倒装芯片的方式安装和树脂密封。
接着，如图5所示，在布线基板21上设置柱状电极241、242、243、244。作为柱状电极241、242、243、244的材料，使用Cu、Ni、W、Au、Ag、Pd、Sn、Bi、Zn、Cr、Al、Ti等的单体、它们之中2种以上的复合材料、或者它们之中2种以上的合金等。更优选的是，作为柱状电极241、242、243、244的材料，可以使用Au、Ag、Cu、CuPd。更为优选的是，可以将作为硬材料的Cu、CuPd用作柱状电极241、242、243、244的材料。作为柱状电极241、242、243、244的材料，也可以是在Cu上覆盖有Pd的金属。在树脂形成时柱状电极难以倾倒。
接着，参照图6，对形成柱状电极241、242、243、244的方法进行详细说明。在图6中，以柱状电极241的形成为例进行说明。图6按照(A)，(B)、(C)、(D)、(E)、(F)、(G)、(H)的顺序表示形成柱状电极241的工序。
如图6的(A)所示，用毛细管(capillary)41保持从线夹42输出的引线241b。将由毛细管41保持的引线241b的前端加工成球形状，形成作为第一端部的前端部241a。在布线基板21上设置有电极焊盘212。电极焊盘212使用Al、Cu、Au、Ni、Pd等的单体、复合膜、合金等。
接着，如图6的(B)所示，将毛细管41及线夹42移动到电极焊盘212上，在电极焊盘212的正上方配置前端部241a。接着，如图6的(C)所示，使毛细管41及线夹42下降，使前端部241a与电极焊盘212抵接。在将前端部241a按压在电极焊盘212上的状态下施加超声波，使前端部241a粘接在电极焊盘212上。
接着，如图6的(D)所示，根据最终成为柱状电极时的目标高度，从毛细管41及线夹42输出引线241b。接着，如图6的(E)所示，将毛细管41从电极焊盘212的中心按压到规定位置。规定位置被确定为最终成为柱状电极时的目标高度的50～90％的位置。为了使最终成为柱状电极时的高度稳定，规定位置最好设为恒定位置。
接着，如图6的(F)所示，上拉毛细管41及线夹42，使得线241b直立。若如图6的(G)所示进一步上拉毛细管41及线夹42，则在图6E中在按压毛细管41的位置A，切断引线241b。最终，如图6的(H)所示，形成包含被切断的引线241b及前端部241a的柱状电极241。
接着，如图7所示，准备形成有电极焊盘231a的第二半导体芯片231。电极焊盘231a使用Al、Cu、Au、Ni、Pd等的单体、复合膜、合金等。虽然未在图中明示，但同样地准备形成有电极焊盘的第二半导体芯片232、233、234。
接着，如图8所示，在电极焊盘231a上形成第二金属凸起231b。虽未图示，但同样地在第二半导体芯片232、233、234的电极焊盘上形成第二金属凸起232b、233b、234b。作为第二金属凸起231b、232b、233b、234b，使用Sn、Ag、Cu、Au、Pd、Bi、Zn、Ni、Sb、In、Ge的单体、它们中的2种以上的复合膜或合金。
接着，如图9所示，在第一半导体芯片22的背面形成第二树脂层29。作为形成第二树脂层29的第二树脂，使用苯酚系、聚酰亚胺系、聚酰胺系、丙烯酸系、环氧系、PBO(p－phenylenebenzobisoxazole)系、硅酮系、苯并环丁烯系等树脂、或者它们的混合材料、复合材料等。也可以涂敷液状的第二树脂作为第二树脂层29。也可以粘贴膜状的第二树脂作为第二树脂层29。
接着，如图10所示，将第二半导体芯片231搭载在第二树脂层29上。如参照图7及图8所说明的那样，在第二半导体芯片231上形成有第二金属凸起231b。在第二树脂层29上搭载第二半导体芯片231时，将柱状电极241的前端和第二金属凸起231b连接。在柱状电极241的前端和第二金属凸起231b的连接时，例如，可以在第二金属凸起231b上涂敷焊剂并在搭载后通过回流进行连接，也可以通过FC接合器进行热压接。也可以在还原气氛中进行回流。也可以用FC接合器临时压接后，用激光回流一边加压一边加热而连接。
接着，如图11所示，在第二半导体芯片231上形成第三树脂层33。作为形成第三树脂层33的第三树脂，使用苯酚系、聚酰亚胺系、聚酰胺系、丙烯酸系、环氧系、PBO(p－phenylenebenzobisoxazole)系、硅酮系、苯并环丁烯系等树脂、或者它们的混合材料、复合材料等。也可以涂敷液状的第三树脂作为第三树脂层33。也可以粘贴膜状的第三树脂作为第三树脂层33。
将第二半导体芯片232安装在形成于第二半导体芯片231上的第三树脂层33上。在第二半导体芯片232上形成有第二金属凸起232b。在搭载第二半导体芯片232时，以第二金属凸起232b到达与柱状电极242对应的位置的方式错开配置。在第三树脂层33上搭载第二半导体芯片232时，将柱状电极242的前端和第二金属凸起232b连接。在柱状电极242的前端和第二金属凸起232b的连接时，例如，可以在第二金属凸起232b上涂敷焊剂并在搭载后通过回流进行连接，也可以通过FC接合器进行热压接。也可以在还原气氛中进行回流。也可以用FC接合器临时压接后，用激光回流一边加压一边加热而连接。
在第二半导体芯片232上形成第三树脂层33。第三树脂层33的材料、形成方法如上述说明那样。将第二半导体芯片233搭载在形成于第二半导体芯片232上的第三树脂层33上。在搭载第二半导体芯片233时，以第二金属凸起233b到达与柱状电极243对应的位置的方式错开配置。在第三树脂层33上搭载第二半导体芯片233时，将柱状电极243的前端和第二金属凸起233b连接。柱状电极243的前端与第二金属凸起233b的连接方法如上述说明那样。
在第二半导体芯片233上形成第三树脂层33。第三树脂层33的材料、形成方法如上述说明那样。将第二半导体芯片234搭载在形成于第二半导体芯片233上的第三树脂层33上。在搭载第二半导体芯片234时，以第二金属凸起234b到达与柱状电极244对应的位置的方式错开配置。在第三树脂层33上搭载第二半导体芯片234时，将柱状电极244的前端和第二金属凸起234b连接。柱状电极244的前端与第二金属凸起234b的连接方法如上述说明那样。
接着，如图12所示，形成模制树脂层25。模制树脂层25以覆盖第一半导体芯片22、第二半导体芯片231、232、233、234以及柱状电极241、242、243、244的方式设置。作为形成模制树脂层25的模制树脂，使用环氧系、苯酚系、聚酰亚胺系、聚酰胺系、丙烯酸系、PBO系、硅酮系、苯并环丁烯系等树脂、它们的混合材料、复合材料。作为环氧树脂的例子，没有特别限定，例如可以举出双酚A型、双酚F型、双酚AD型、双酚S型等双酚型环氧树脂、苯酚酚醛清漆型、甲酚酚醛清漆型等酚醛清漆型环氧树脂、间苯二酚型环氧树脂、三苯酚甲烷三缩水甘油醚等芳香族环氧树脂、萘型环氧树脂、芴型环氧树脂、二环戊二烯型环氧树脂、聚醚改性环氧树脂、二苯甲酮型环氧树脂、苯胺型环氧树脂、NBR改性环氧树脂、CTBN改性环氧树脂以及它们的氢化物等。其中，从与Si的密合性良好的观点出发，优选萘型环氧树脂、二环戊二烯型环氧树脂。另外，从容易得到快速固化性的观点出发，也优选二苯甲酮型环氧树脂。这些环氧树脂可以单独使用，也可以并用2种以上。另外，在模制树脂中也可以含有二氧化硅等填料。接着，利用烘箱等对模制树脂进行加热，在UV固化树脂的情况下，照射UV光使其固化。
接着，如图1所示，在布线基板21的背面形成金属球26，通过切割进行单片化，从而完成半导体装置2。作为金属球26，使用Sn，Ag、Cu、Au、Pd、Bi、Zn、Ni、Sb、In、Ge的单体、它们中的2种以上的复合膜或合金。
参照图13，对半导体装置2中的布线基板21及第二半导体芯片231、232、233、234的配置方式进行说明。图13是沿Z方向看半导体装置2的俯视图。如参照图1至图12所说明的那样，第二半导体芯片231、232、233、234在X方向上错开配置，第二金属凸起231b、232b、233b、234b能够与布线基板21对置。另一方面，第二半导体芯片231、232、233、234被配置为在Y方向上不偏离，而沿着X方向的边对齐。
根据上述工序，制造半导体装置2，并搭载在布线基板上，用于温度循环试验，研究其可靠性。另外，温度循环试验以－55°(30min)～25°(5min)～125°(30min)为1个循环进行。其结果是，即使在3000次循环后，在连接部位也完全没有发现断裂的发生。
与以往那样的在半导体芯片上形成柱状电极的情况相比，由于在布线基板21上形成柱状电极241、242、243、244，因此不会发生对第二半导体芯片231、232、233、234的损伤。
作为柱状电极241、242、243、244，以引线为例，但也可以用镀法等形成。也可以混合引线法和镀法。当然，也可以如使用通常的引线接合法的产品那样，混合存在将芯片间直接连接的引线和使用引线的柱状电极。将芯片间直接连接的引线和使用镀法等的柱状电极也可以混合存在。将芯片间直接连接的引线、使用引线的柱状电极、使用镀法等的柱状电极也可以混合存在。
此外，第二树脂层29可以不形成，而将第二半导体芯片231搭载在布线基板21上。在该情况下，模制树脂层25形成在第一半导体芯片22的背面和第二半导体芯片231之间。
此外，第一半导体芯片22可以是NAND闪速存储器，第二半导体芯片231可以是控制器芯片。
参照图14至图17，对作为变形例的半导体装置2A(参照图17)的制造方法进行说明。如图14所示，准备支承板30。作为支承板30，使用硅、玻璃、陶瓷、树脂板、引线框等金属板等。在支承板30朝向布线基板21一侧的面上，隔着第三树脂层33设置第二半导体芯片234。构成第三树脂层33的第三树脂使用苯酚系、聚酰亚胺系、聚酰胺系、丙烯酸系、环氧系、PBO(p－phenylenebenzobisoxazole)系、硅酮系、苯并环丁烯系等树脂、或者它们的混合材料、复合材料等。第三树脂层33可以形成在支承板30侧、也可以形成在第二半导体芯片234的背面。
以设置在第二半导体芯片234上的第二金属凸起234b露出的方式错开地隔着第三树脂层33配置第二半导体芯片233。以设置在第二半导体芯片233上的第二金属凸起233b露出的方式错开地隔着第三树脂层33配置第二半导体芯片232。以设置在第二半导体芯片232上的第二金属凸起232b露出的方式错开地隔着第三树脂层33配置第二半导体芯片231。
如图15所示，准备参照图9说明的布线基板21。在该布线基板21上设置有第一半导体芯片22、柱状电极241、242、243、244等。将参照图14描述的支承板30及第二半导体芯片231、232、233、234搭载在布线基板21上。第二半导体芯片231和第一半导体芯片22经由第二树脂层29接合。作为构成第二树脂层29的第二树脂，使用酚系、聚酰亚胺系、聚酰胺系、丙烯酸系、环氧系、PBO(p－phenylenebenzobisoxazole)系、硅酮系、苯并环丁烯系等树脂、或者它们的混合材料、复合材料等。
第二金属凸起231b、232b、233b、234b与柱状电极241、242、243、244的前端连接。例如，可以将焊剂涂敷在第二金属凸起231b、232b、233b、234b上并在搭载后通过回流进行连接，也可以通过FC接合器进行热压接。也可以在还原气氛中进行回流。也可以用FC接合器临时压接后，用激光回流一边加压一边加热而连接。
接着，如图16所示，形成模制树脂层25。模制树脂层25以覆盖第一半导体芯片22、第二半导体芯片231、232、233、234、柱状电极241、242、243、244及支承板30的方式设置。作为形成模制树脂层25的模制树脂，使用环氧系，苯酚系、聚酰亚胺系、聚酰胺系、丙烯酸系、PBO系、硅酮系、苯并环丁烯系等树脂、它们的混合材料、复合材料。作为环氧树脂的例子，没有特别限定，例如可以举出双酚A型、双酚F型、双酚AD型、双酚S型等双酚型环氧树脂、苯酚酚醛清漆型、甲酚酚醛清漆型等酚醛清漆型环氧树脂、间苯二酚型环氧树脂、三苯酚甲烷三缩水甘油醚等芳香族环氧树脂、萘型环氧树脂、芴型环氧树脂、二环戊二烯型环氧树脂、聚醚改性环氧树脂、二苯甲酮型环氧树脂、苯胺型环氧树脂、NBR改性环氧树脂、CTBN改性环氧树脂以及它们的氢化物等。其中，从与Si的密合性良好的观点出发，优选萘型环氧树脂、二环戊二烯型环氧树脂。另外、从容易得到快速固化性的观点出发，也优选二苯甲酮型环氧树脂。这些环氧树脂可以单独使用，也可以并用2种以上。另外，在模制树脂中也可以含有二氧化硅等填料。接着，利用烘箱等对模制树脂进行加热，在UV固化树脂的情况下，照射UV光使其固化。
接着，如图17所示，在布线基板21的背面形成金属球26，通过切割进行单片化，从而完成半导体装置2A。作为金属球26，使用Sn、Ag、Cu、Au、Pd、Bi、Zn、Ni、Sb、In、Ge的单体、它们中的2种以上的复合膜或合金。
按照上述工序，制造半导体装置2A，搭载在布线基板上，用于温度循环试验，研究其可靠性。另外，温度循环试验以－55°(30min)～25°(5min)～125°(30min)为1个循环进行。其结果是，即使在3000次循环后，在连接部位也完全没有发现断裂的发生。
与以往那样的在半导体芯片上形成柱状电极的情况相比，由于在布线基板21上形成柱状电极241、242、243、244，因此不会产生对第二半导体芯片231、232、233、234的损伤。
作为柱状电极241、242、243、244，以引线为例，但也可以用镀法等形成。也可以混合引线法和镀法。当然，也可以如使用通常的引线接合法的产品那样，混合存在将芯片间直接连接的引线和使用引线的柱状电极。将芯片间直接连接的引线和使用镀法等的柱状电极也可以混合存在。将芯片间直接连接的引线、使用引线的柱状电极、使用镀法等的柱状电极也可以混合存在。
此外，第二树脂层29也可以不形成，而将第二半导体芯片231搭载在布线基板21上。在该情况下，模制树脂层25形成在第一半导体芯片22的背面和第二半导体芯片231之间。
此外，第一半导体芯片22可以是NAND闪速存储器，第二半导体芯片231可以是控制器芯片。
参照图18，对作为变形例的半导体装置进行说明。图18是与说明第一实施方式的图11对应的图。与图11所示的第一实施方式的不同点在于，代替第二金属凸起231b、232b、233b、234b，而设置柱状凸起231c、232c、233c、234c及低熔点金属部231d、232d、233d、234d。
在第二半导体芯片231上形成柱状凸起231c，然后在柱状凸起231c上形成低熔点金属部231d。同样，在第二半导体芯片232上形成柱状突起232c，然后在柱状突起232c上形成低熔点金属部232d。在第二半导体芯片233上形成柱状凸起233c，然后在柱状凸起233c上形成低熔点金属部233d。在第二半导体芯片234上形成柱状凸起234c，然后在柱状凸起234c上形成低熔点金属部234d。
作为柱状凸起231c、232c、233c、234c，使用Ag、Cu、Au、Pd、Ni的单体、它们中的2种以上的复合膜或合金。作为低熔点金属部231d、232d、233d、234d，使用Sn、Ag、Cu、Au、Pd、Bi、Zn、Ni、Sb、In、Ge的单体、它们之中的2种以上的复合膜或合金。
通过形成柱状突起231c、232c、233c、234c，能够使与柱状电极241、242、243、244的连接部从第二半导体芯片231、232、233、234的芯片面离开。通过使连接部从芯片面离开，因第二半导体芯片231、232、233、234与布线基板21的热膨胀系数差而引起的施加于连接部的变形的影响变小，可靠性进一步提高。也可以应对使柱状凸起或柱状电极的间隔变窄的窄间距化。另外，通过使柱状凸起231c、232c、233c、234c的直径大于柱状电极241、242、243、244的直径，能够减小在各部分产生的应力。
参照图19，对作为变形例的半导体装置进行说明。图19是与说明第一实施方式的图11对应的图。与图11所示的第一实施方式的不同点在于，以将柱状电极241、242、243、244与布线基板21的电极焊盘211的连接部覆盖的方式设置第四树脂层31。
作为形成第四树脂层31的第四树脂，使用环氧系、苯酚系、聚酰亚胺系、聚酰胺系、丙烯酸系、PBO系、硅酮系、苯并环丁烯系等树脂、它们的混合材料、复合材料。通过形成第四树脂层31，能够抑制形成模制树脂层25时的柱状电极241、242、243、244的倾倒，可靠性提高。
参照图20，对作为变形例的半导体装置进行说明。图20是与说明第一实施方式的图11对应的图。与图11所示的第一实施方式的不同点在于，在布线基板21的设置有柱状电极的部分设置有台阶部32。台阶部32根据由第二半导体芯片232、233、234形成的台阶而设置。台阶部32具有第一段322、第二段323及第三段324。在第一段322的内部设置有内部布线322a。在第二段323的内部设置有内部布线323a。在第三层324的内部设置有内部布线324a。图中虽未明示，但在第一段322的表面设置有与内部布线322a相连的电极焊盘。同样，在第二段323的表面设置有与内部布线323a相连的电极焊盘。在第三层324的表面设置有与内部布线324a相连的电极焊盘。
在布线基板21上设置有柱状电极241D。柱状电极241D与设置在第二半导体芯片231上的第二金属凸起231b相连。在设置于第一段322的电极焊盘上，设置有柱状电极242D。柱状电极242D与设置在第二半导体芯片232上的第二金属凸起232b相连。
在设置于第二段323的电极焊盘上，设置有柱状电极243D。柱状电极243D与设置在第二半导体芯片233上的第二金属凸起233b相连。在设置于第三段324的电极焊盘上设置有柱状电极244D。柱状电极244D与设置于第二半导体芯片234上的第二金属凸起234b相连。
柱状电极241D、242D、243D、244D全部形成为相同的长度。通过使柱状电极241D、242D、243D、244D的长度相同，电特性提高。另外，当层叠芯片数增加时，需要形成长的柱状电极，但如果是该方式，则不需要形成长的柱状电极，能够抑制柱状电极的倾倒。
接着，参照图21至图28，对第二实施方式的半导体装置2E(参照图28)的制造方法进行说明。如图21所示，准备层叠有玻璃支承体51、剥离层52及金属层53的部件。作为剥离层52，使用环氧系、苯酚系、聚酰亚胺系、聚酰胺系、丙烯酸系、PBO系、硅酮系、苯并环丁烯系等树脂、它们的混合材料、复合材料。作为金属层53，使用Al、Cu、Au、Ni、Pd、Ti、Cr等的单体、复合膜、合金等。
接着，如图22所示，在金属层53上设置柱状电极242、243、244。接着，如图23所示，在金属层53上层叠第二半导体芯片231、232、233、234。
在金属层53上隔着第三树脂层33设置第二半导体芯片231。关于形成第三树脂层33的第三树脂，如上述说明那样，因此省略其说明。在第二半导体芯片231和金属层53之间设置有金属柱54。作为金属柱54，使用Ag、Cu、Au、Pd、Ni的单体、它们中的2种以上的复合膜或合金。
将第二半导体芯片232搭载在形成于第二半导体芯片231上的第三树脂层33。在第二半导体芯片232上形成有第二金属凸起232b。作为第二金属凸起232b，使用Sn、Ag、Cu、Au、Pd、Bi、Zn、Ni、Sb、In、Ge的单体、它们中的2种以上的复合膜或合金。金属凸起可以是柱状凸起和低熔点金属部的组合。作为柱状凸起，使用Ag、Cu、Au、Pd、Ni的单体、它们中的2种以上的复合膜或合金。作为低熔点金属部，使用Sn、Ag、Cu、Au、Pd、Bi、Zn、Ni、Sb、In、Ge的单体、它们中的2种以上的复合膜或合金。在搭载第二半导体芯片232时，以第二金属凸起232b到达与柱状电极242对应的位置的方式错开配置。在第三树脂层33上搭载第二半导体芯片232时，连接柱状电极242的前端和第二金属凸起232b。在柱状电极242的前端和第二金属凸起232b的连接时，例如，可以在第二金属凸起232b上涂敷焊剂并在搭载后通过回流进行连接，也可以通过FC接合器进行热压接。也可以在还原气氛中进行回流。也可以用FC接合器临时压接后，用激光回流一边加压一边加热而连接。
在第二半导体芯片232上形成第三树脂层33。第三树脂层33的材料、形成方法如上述说明那样。将第二半导体芯片233搭载在形成于第二半导体芯片232上的第三树脂层33。在搭载第二半导体芯片233时，以第二金属凸起233b到达与柱状电极243对应的位置的方式错开配置。在第三树脂层33上搭载第二半导体芯片233时，连接柱状电极243的前端和第二金属凸起233b。柱状电极243的前端与第二金属凸起233b的连接方法如上述说明那样。
在第二半导体芯片233上形成第三树脂层33。第三树脂层33的材料、形成方法如上述说明那样。将第二半导体芯片234搭载在形成于第二半导体芯片233上的第三树脂层33。在搭载第二半导体芯片234时，以第二金属凸起234b到达与柱状电极244对应的位置的方式错开配置。在第三树脂层33上搭载第二半导体芯片234时，连接柱状电极244的前端和第二金属凸起234b。柱状电极244的前端与第二金属凸起234b的连接方法如上述说明那样。
接着，如图24所示，形成模制树脂层25。模制树脂层25以覆盖第一半导体芯片22、第二半导体芯片231、232、233、234以及柱状电极242、243、244的方式设置。形成模制树脂层25的模制树脂如上述说明那样，因此省略其说明。
接着，如图25所示，通过激光剥离来剥离玻璃支承体51。接着，如图26所示，去除剥离层52及金属层53。接着，如图27所示，搭载在布线基板21E上。布线基板21E例如使用有机基板，但不限于此，也可以是再布线基板。
接着，如图28所示，形成模制树脂层25E。在布线基板21E的背面形成金属球26，通过切割进行单片化，从而完成半导体装置2E。
接着，参照图29及图30，对作为第二实施方式的变形例的半导体装置2F进行说明。图29是与图27对应的图。如图29所示，可以使用布线基板21F来代替布线基板21E。布线基板21F是再布线基板。接着，如图30所示，形成模制树脂层25。在布线基板21F的背面形成金属球26，通过切割进行单片化，从而完成半导体装置2F。
接着，参照图31至图35，对半导体装置2F的不同的制造方法进行说明。如图31所示，准备层叠有玻璃支承体51、剥离层52及布线基板21F的部件。布线基板21F是再布线基板。
接着，如图32所示，在布线基板21F上设置柱状电极242、243、244。接着，如图33所示，在布线基板21F上层叠第二半导体芯片231、232、233、234。
第二半导体芯片231隔着第三树脂层33设置在布线基板21F上。形成第三树脂层33的第三树脂如上述说明那样，因此省略其说明。在第二半导体芯片231和布线基板21F之间设置有金属柱54。
将第二半导体芯片232搭载在形成于第二半导体芯片231上的第三树脂层33。在第二半导体芯片232上形成有第二金属凸起232b。在搭载第二半导体芯片232时，以第二金属凸起232b到达与柱状电极242对应的位置的方式错开配置。在第三树脂层33上搭载第二半导体芯片232时，连接柱状电极242的前端和第二金属凸起232b。在柱状电极242的前端和第二金属凸起232b的连接时，例如，可以在第二金属凸起232b上涂敷焊剂并在搭载后通过回流进行连接，也可以通过FC接合器进行热压接。也可以在还原气氛中进行回流。也可以用FC接合器临时压接后，用激光回流一边加压一边加热而连接。
在第二半导体芯片232上形成第三树脂层33。第三树脂层33的材料、形成方法如上述说明那样。将第二半导体芯片233搭载在形成于第二半导体芯片232上的第三树脂层33。在搭载第二半导体芯片233时，以第二金属凸起233b到达与柱状电极243对应的位置的方式错开配置。在第三树脂层33上搭载第二半导体芯片233时，连接柱状电极243的前端和第二金属凸起233b。柱状电极243的前端与第二金属凸起233b的连接方法如上述说明那样。
在第二半导体芯片233上形成第三树脂层33。第三树脂层33的材料、形成方法如上述说明那样。将第二半导体芯片234搭载在形成于第二半导体芯片233上的第三树脂层33。在搭载第二半导体芯片234时，以第二金属凸起234b到达与柱状电极244对应的位置的方式错开配置。在第三树脂层33上搭载第二半导体芯片234时，连接柱状电极244的前端和第二金属凸起234b。柱状电极244的前端与第二金属凸起234b的连接方法如上述说明那样。
接着，如图34所示，形成模制树脂层25。模制树脂层25以覆盖第一半导体芯片22、第二半导体芯片231、232、233、234以及柱状电极242、243、244的方式设置。形成模制树脂层25的模制树脂如上述说明那样，因此省略其说明。
接着，如图35所示，通过激光剥离来剥离玻璃支承体51。接着，去除剥离层52。接着，在布线基板21F的背面形成金属球26，通过切割进行单片化，从而完成半导体装置2F(参照图30)。
如上述说明，半导体装置2、2A、2E、2F具备：在内部设置有布线层的布线基板21、21E、21F；设置在布线基板21、21E、21F上的第一半导体芯片22；第二半导体芯片231、232、233、234，错开地设置在第一半导体芯片22上，在与布线基板21、21E、21F对置的面上设置有金属凸起；以及柱状电极241、242、243、244，设置在布线基板21、21E、21F上，与设置在第二半导体芯片231、232、233、234上的第二金属凸起231b、232b、233b、234b连接的引线。也可以代替第二金属凸起231b、232b、233b、234b，设置柱状凸起231c、232c、233c、234c及低熔点金属部231d、232d、233d、234d。第一半导体芯片22以倒装芯片的方式安装在布线基板21，21E和21F上。
如上所述，半导体装置2、2A、2E、2F的制造方法如下：准备在内部设置有布线层的布线基板21、21E、21F，在布线基板21、21E、21F上设置第一半导体芯片22，在布线基板21、21E、21F上设置包含引线的柱状电极241、242、243、244，在第一半导体芯片22上错开地设置第二半导体芯片231、232、233、234，在设置于第二半导体芯片231、232、233、234上的第二金属凸起231b、232b、233b、234b上连接柱状电极241、242、243、244。也可以代替第二金属凸起231b、232b、233b、234b，设置柱状凸起231c、232c、233c、234c及低熔点金属部231d、232d、233d、234d。第一半导体芯片22以倒装芯片的方式安装在布线基板21、21E、21F上。
如参照图19所说明的那样，也可以在柱状电极241、242、243、244与布线基板21抵接的部分设置作为树脂部的第四树脂层31。在半导体装置2的制造方法中，在布线基板21上设置柱状电极241、242、243、244，在柱状电极241、242、243、244与布线基板21抵接的部分设置作为树脂部的第四树脂层31。
如参照图20所说明的那样，也可以在布线基板21的表面设置台阶部32，柱状电极242D、243D、244D设置在台阶部32上。在半导体装置2的制造方法中，准备在内部设置有布线层且在表面设置有台阶部32的布线基板21，在台阶部32上设置柱状电极242D、243D、244D。
以上，参照具体例说明了本实施方式。然而，本公开不限于这些具体例。本领域技术人员对这些具体例进行了适当的设计变更后的具体例，只要具备本公开的特征，就包含在本公开的范围内。上述各具体例所具备的各要素及其配置、条件、形状等并不限定于例示的内容，能够适当变更。上述各具体例所具备的各要素只要不产生技术上的矛盾，就能够适当地改变组合。

Claims (9)

1.一种半导体装置，具备：
布线基板，在内部设置布线层，具有第一面；
第一半导体芯片，在作为与所述第一面对置的面的第二面上设置有第一金属凸起；
第一柱状电极，其一端部与所述第一金属凸起连接，另一端部与所述布线基板连接，该第一柱状电极沿着与所述布线基板的表面垂直的方向即第一方向设置；以及
第一树脂，密封所述布线基板的所述第一面、所述第一半导体芯片和所述第一柱状电极。
2.根据权利要求1所述的半导体装置，
在所述布线基板和所述第一半导体芯片之间设置第二半导体芯片，
所述第二半导体芯片以倒装芯片的方式安装在所述布线基板上。
3.根据权利要求1所述的半导体装置，
设置有将所述第一柱状电极的所述另一端部覆盖的第二树脂。
4.根据权利要求1所述的半导体装置，具备：
第二半导体芯片，设置在所述第一半导体芯片上，在作为与所述第一面对置的面的第三面上设置有第二金属凸起；
第一台阶部，被设置为从所述布线基板上突出；以及
第二柱状电极，其一端部与所述第二金属凸起连接，另一端部与所述第一台阶部连接，该第二柱状电极沿着所述第一方向设置。
5.根据权利要求1所述的半导体装置，
所述第一柱状电极的所述另一端部的直径大于所述第一柱状电极的中央部的直径，所述第一柱状电极的所述另一端部设置在所述第一树脂之中。
6.一种半导体装置的制造方法，
在布线基板上沿着与所述布线基板的第一面垂直的方向即第一方向设置第一柱状电极，所述布线基板在内部设置有布线层，所述第一柱状电极以一端部与所述布线基板连接的方式被设置；
在设置了所述第一柱状电极之后，将所述第一柱状电极的另一端部连接于设置在第一半导体芯片上的第一金属凸起，
设置将所述布线基板的所述第一面、所述第一半导体芯片和所述第一柱状电极密封的第一树脂。
7.根据权利要求6所述的半导体装置的制造方法，
在将所述第一柱状电极的另一端部连接于所述第一金属凸起之前，将第二半导体芯片以倒装芯片的方式安装在所述布线基板上，
在此，所述第一半导体芯片在从所述第一方向观察时与所述第二半导体芯片重叠。
8.根据权利要求6或7所述的半导体基板的制造方法，
以将所述第一柱状电极的所述一端部覆盖的方式设置第二树脂。
9.根据权利要求6或7所述的半导体装置的制造方法，
准备在所述第一面设置有台阶部的布线基板，
沿着所述第一方向，以一端部与所述台阶部连接的方式设置第二柱状电极，
在设置了所述第二柱状电极之后，将所述第二柱状电极的另一端部连接于设置在第二半导体芯片上的第二金属凸起。
CN202210149707.3A 2021-09-22 2022-02-18 半导体装置及半导体装置的制造方法 Pending CN115863284A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2021154454A JP2023045852A (ja) 2021-09-22 2021-09-22 半導体装置及び半導体装置の製造方法
JP2021-154454 2021-09-22

Publications (1)

Publication Number Publication Date
CN115863284A true CN115863284A (zh) 2023-03-28

Family

ID=85572369

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210149707.3A Pending CN115863284A (zh) 2021-09-22 2022-02-18 半导体装置及半导体装置的制造方法

Country Status (4)

Country Link
US (1) US20230089223A1 (zh)
JP (1) JP2023045852A (zh)
CN (1) CN115863284A (zh)
TW (1) TWI819491B (zh)

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI378545B (en) * 2008-12-16 2012-12-01 Powertech Technology Inc Chip stacked package having single-sided pads on chips
JP5561190B2 (ja) * 2011-01-31 2014-07-30 富士通株式会社 半導体装置、半導体装置の製造方法及び電子装置
US8878353B2 (en) * 2012-12-20 2014-11-04 Invensas Corporation Structure for microelectronic packaging with bond elements to encapsulation surface
TWI613772B (zh) * 2017-01-25 2018-02-01 力成科技股份有限公司 薄型扇出式多晶片堆疊封裝構造
US20190067248A1 (en) * 2017-08-24 2019-02-28 Micron Technology, Inc. Semiconductor device having laterally offset stacked semiconductor dies
US10276545B1 (en) * 2018-03-27 2019-04-30 Powertech Technology Inc. Semiconductor package and manufacturing method thereof

Also Published As

Publication number Publication date
US20230089223A1 (en) 2023-03-23
TW202315008A (zh) 2023-04-01
JP2023045852A (ja) 2023-04-03
TWI819491B (zh) 2023-10-21

Similar Documents

Publication Publication Date Title
US8313982B2 (en) Stacked die assemblies including TSV die
JP4705748B2 (ja) 半導体装置の製造方法
US20020098620A1 (en) Chip scale package and manufacturing method thereof
JP2003332521A (ja) 半導体装置及びその製造方法
JP2015035551A (ja) 半導体装置の製造方法
JP2013518432A (ja) Ｉｃダイ又はウエハをｔｓｖウエハに接合するためのデュアルキャリア
KR20070106033A (ko) 반도체 장치의 제조 방법
TW201426928A (zh) 具有在封裝間之電絕緣材料之層疊封裝（ＰｏＰ）
JP2002319647A (ja) 半導体装置の製造方法
JP4206631B2 (ja) 熱硬化性液状封止樹脂組成物、半導体素子の組立方法及び半導体装置
JPH11274241A (ja) 半導体装置の製造方法
TW202123391A (zh) 製造電子零件裝置的方法以及電子零件裝置
JP2003258034A (ja) 多層配線基体の製造方法および多層配線基体
JP4479582B2 (ja) 電子部品実装体の製造方法
JP2006222470A (ja) 半導体装置および半導体装置の製造方法
TWI819491B (zh) 半導體裝置及半導體裝置的製造方法
WO2010134230A1 (ja) 半導体装置及びその製造方法
JP7406336B2 (ja) 半導体装置の製造方法
JP7149099B2 (ja) 半導体装置の製造方法
TWI394240B (zh) 免用凸塊之覆晶封裝構造及其中介板
CN113270389B (zh) 半导体装置及其制造方法
CN112490236B (zh) 半导体装置及其制造方法
TW502344B (en) Chip scale package structure and its manufacturing method
JP2012099693A (ja) 半導体装置の製造方法
JP2003297977A (ja) 電子部品の製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination