CN210805773U

CN210805773U - 3dic封装结构

Info

Publication number: CN210805773U
Application number: CN201922370131.XU
Authority: CN
Inventors: 陈彦亨; 林正忠
Original assignee: SJ Semiconductor Jiangyin Corp
Current assignee: SJ Semiconductor Jiangyin Corp
Priority date: 2019-12-25
Filing date: 2019-12-25
Publication date: 2020-06-19
Anticipated expiration: 2029-12-25

Abstract

本实用新型提供一种3DIC封装结构，3DIC封装结构包括GPU芯片、HBM芯片、键合层、第一金属连接件、第二金属连接件、可控塌陷芯片连接层及基板；本实用新型直接将GPU芯片及HBM芯片通过键合层进行键合，且通过第一金属连接件电连接GPU芯片及HBM芯片，通过第二金属连接件及可控塌陷芯片连接层将键合后的芯片与基板电连接，从而可制备费用低、厚度小、芯片传输距离短的3DIC封装结构。

Description

3DIC封装结构

技术领域

本实用新型涉及半导体封装技术领域，特别是涉及一种3DIC封装结构。

背景技术

在半导体制造领域，具有被称为计算机第一定律的摩尔(Moore)定律，即当价格不变时，集成电路上可容纳的元器件的数目，约每隔18～24个月便会增加一倍，性能也将提升一倍。

目前，前道工艺已经到了摩尔定律的后段，制程已经到达了曝光物理极限，投资成本过高，因此未来发展将以后端先进封装技术的发展作为重点。其中，后端封装技术大至可分成三个线距，包括基板级(Substrate Level)线宽/线距(L/S)>10μm、晶圆级(WaferLevel)线宽/线距(L/S)>2μm，如扇出型晶圆级封装(Fan Out Wafer Level Package，FOWLP)及晶圆加工级(Foundry Level)线宽/线距(L/S)<2μm。

现有的系统级芯片封装SOC(System on a Chip)，通常采用由前道制备的具有不同性能的芯片分别贴合于TSV转接板(Interposer)，并通过Interposer与基板连接，以形成系统级(System In a Package，SIP)的2.5DIC封装结构。在2.5DIC封装结构中，需要进行多次芯片贴合工序，且需采用Interposer作为中间连接件，从而封装成本较高、封装结构厚度较大且芯片传输距离较长。

因此，提供一种新型的3DIC封装结构，实属必要。

实用新型内容

鉴于以上所述现有技术的缺点，本实用新型的目的在于提供一种3DIC封装结构，用于解决现有技术中封装成本较高、封装结构厚度较大且芯片传输距离较长的问题。

为实现上述目的及其他相关目的，本实用新型提供一种3DIC封装结构，所述3DIC封装结构包括：

GPU芯片，包括具有焊盘的第一面及相对的第二面；

HBM芯片，包括具有焊盘的第一面及相对的第二面；

键合层，位于所述GPU芯片的第一面与所述HBM芯片的第一面之间，以将所述GPU芯片与所述HBM芯片键合；

第一金属连接件，位于所述键合层中，以将所述HBM芯片的焊盘与所述GPU芯片的焊盘电连接；

可控塌陷芯片连接层，位于所述GPU芯片的第二面，包括布线金属及焊料凸点；

第二金属连接件，位于所述GPU芯片中，以将所述GPU芯片的焊盘与所述布线金属电连接；

基板，与所述可控塌陷芯片连接层相接触，并与所述焊料凸点电连接。

可选地，所述3DIC封装结构的厚度范围包括200μm～400μm。

可选地，所述第二金属连接件包括Au金属连接件、Ag金属连接件、Cu金属连接件及Al金属连接件中的一种或组合。

可选地，所述键合层包括聚合物层或片状薄膜。

可选地，所述第一金属连接件包括焊料凸块或所述第一金属连接件包括金属柱及位于所述金属柱上方的焊料凸点。

可选地，所述可控塌陷芯片连接层与所述基板之间还包括填充层，所述填充层包括硅胶层及环氧树脂层中的一种。

如上所述，本实用新型的3DIC封装结构，直接将GPU芯片及HBM芯片通过键合层进行键合，且通过第一金属连接件电连接GPU芯片及HBM芯片，通过第二金属连接件及可控塌陷芯片连接层将键合后的芯片与基板电连接，从而可制备费用低、厚度小、芯片传输距离短的3DIC封装结构。

附图说明

图1显示为本实用新型中3DIC封装结构的制备工艺流程图。

图2～图12显示为本实用新型中在制备3DIC封装结构的过程中各步骤所呈现的结构示意图，其中，图12显示为本实用新型中制备的3DIC封装结构的结构示意图。

元件标号说明

100 GPU芯片

101 GPU芯片的焊盘

200 HBM芯片

201 HBM芯片的焊盘

300 键合层

400 第一金属连接件

500 第二金属连接件

600 可控塌陷芯片连接层

601 布线金属

602 焊料凸点

700 粘合薄膜

800 切割刀

900 基板

110 焊料凸块

120 填充层

具体实施方式

以下通过特定的具体实例说明本实用新型的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本实用新型的其他优点与功效。本实用新型还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本实用新型的精神下进行各种修饰或改变。

请参阅图1～图12。需要说明的是，本实施例中所提供的图示仅以示意方式说明本实用新型的基本构想，遂图式中仅显示与本实用新型中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。

如图12，本实施例提供一种3DIC封装结构，所述3DIC封装结构包括GPU芯片100、HBM芯片200、键合层300、第一金属连接件400、第二金属连接件500、可控塌陷芯片连接层600及基板900。

具体的，所述GPU芯片100包括具有焊盘101的第一面及相对的第二面；所述HBM芯片200包括具有焊盘201的第一面及相对的第二面；所述键合层300位于所述GPU芯片100的第一面与所述HBM芯片200的第一面之间，以将所述GPU芯片100与所述HBM芯片200键合；所述第一金属连接件400位于所述键合层300中，以将所述HBM芯片200的焊盘201与所述GPU芯片100的焊盘101电连接；所述可控塌陷芯片连接层600，位于所述GPU芯片100的第二面，包括布线金属601及焊料凸点602；所述第二金属连接件500位于所述GPU芯片100中，以将所述GPU芯片100的焊盘101与所述布线金属601电连接；所述基板900与所述可控塌陷芯片连接层600相接触，并与所述焊料凸点602电连接。

本实施例的所述3DIC封装结构，直接将具有不同功能的所述GPU芯片100及HBM芯片200通过所述键合层300进行键合，且通过所述第一金属连接件400将所述焊盘101及201电连接，通过所述第二金属连接件500及可控塌陷芯片连接层600将键合后的芯片与所述基板900电连接，从而可制备费用低、厚度小、芯片传输距离较短的所述3DIC封装结构。

作为示例，所述3DIC封装结构的厚度范围包括200μm～400μm，如300μm、350μm等。

作为示例，所述第二金属连接件500包括Au金属连接件、Ag金属连接件、Cu金属连接件及Al金属连接件中的一种或组合，本实施例中，为降低成本，所述第二金属连接件500采用Cu金属连接件，但并非局限于此。

作为示例，所述键合层300包括聚合物层或片状薄膜。

具体的，所述聚合物层可包括绝缘的光热转换层(LTHC)、环氧树脂(Epoxy)、硅胶(silicone rubber)、聚酰亚胺(PI)、聚苯并恶唑(PBO)及苯并环丁烯(BCB)中的一种；所述键合层300还可包括双面均具有粘性的绝缘的片状薄膜。本实施例中，所述键合层300采用使用较为便捷的绝缘的片状薄膜，以减少工艺步骤，提供制备效率。

作为示例，所述第一金属连接件400包括焊料凸块或所述第一金属连接件400包括金属柱及位于所述金属柱上方的焊料凸点。

具体的，如图12，本实施例中，所述第一金属连接件400采用包括所述金属柱及位于所述金属柱上方的所述焊料凸点的复合结构，其中，所述金属柱可包括Au金属柱、Ag金属柱、Cu金属柱及Al金属柱中的一种或组合，所述焊料凸点可包括Cu焊料凸点、Ni焊料凸点、Sn焊料凸点及Ag焊料凸点中的一种或由Cu、Ni、Sn及Ag金属所形成的合金制备的合金焊料凸点。当然所述第一金属连接件400也可仅采用焊料凸块，且所述焊料凸块可包括Cu焊料凸块、Ni焊料凸块、Sn焊料凸块及Ag焊料凸块中的一种或由Cu、Ni、Sn及Ag金属所形成的合金制备的合金焊料凸块；或所述第一金属连接件400也可仅采用所述金属柱，具体可根据需要进行选择。

作为示例，所述可控塌陷芯片连接层600与所述基板900之间还包括填充层120，所述填充层120可包括硅胶层及环氧树脂层中的一种。

作为示例，所述可控塌陷芯片连接层600可包括堆叠设置的1层～5层所述布线金属601，且所述布线金属601可包括Au布线金属、Ag布线金属、Cu布线金属及Al布线金属中的一种或组合；所述焊料凸点602可包括Cu焊料凸点、Ni焊料凸点、Sn焊料凸点及Ag焊料凸点中的一种或由Cu、Ni、Sn及Ag金属所形成的合金制备的合金焊料凸点，具体可根据需要进行选择。

作为示例，所述3DIC封装结构中，所述GPU芯片100的个数可包括1～5个，且多个所述GPU芯片100可为相同结构的芯片或不同结构的芯片；所述HBM芯片200的个数可包括1～5个，且多个所述HBM芯片200可为相同结构的芯片或不同结构的芯片。

如图1，本实用新型还提供一种3DIC封装结构的制备方法，该方法可用以制备上述3DIC封装结构，但所述3DIC封装结构的制备方法并非局限于此，具体参阅图2～图12。

首先，如图2及图3，提供GPU芯片100及HBM芯片200，所述GPU芯片100及HBM芯片200分别包括具有焊盘101及201的第一面及相对的第二面。

具体的，所述GPU芯片100及HBM芯片200均为晶圆级的芯片，所述GPU芯片100中可包括上百乃至上千颗具有相同结构或不同结构的芯粒，同样的，所述HBM芯片200中可包括上百乃至上千颗具有相同结构或不同结构的芯粒，具体可根据需要进行选择。在所述GPU芯片100及HBM芯片200的第一面均包括用以电性引出的焊盘，即所述焊盘101及焊盘201。所述GPU芯片100及HBM芯片200的初始厚度的范围可包括500μm～900μm，如600μm、700μm、800μm等。本实施例中，初始的所述GPU芯片100及HBM芯片200的厚度均为750μm，但并非局限于此。

如图4～图6，键合所述GPU芯片100及HBM芯片200，包括形成键合层300及第一金属连接件400的步骤；其中，所述键合层300位于所述GPU芯片100的第一面及HBM芯片200的第一面之间，以将所述GPU芯片100与所述HBM芯片200键合；所述第一金属连接件400位于所述键合层300中，且将所述HBM芯片200及GPU芯片100的焊盘101及201电连接。

作为示例，所述键合层300与所述第一金属连接件400分别形成于相对的所述GPU芯片100及HBM芯片200的第一面。

具体的，本实施例中，所述键合层300形成于所述GPU芯片100的第一面，所述第一金属连接件400形成于所述HBM芯片200的第一面，但并非局限于此，在另一实施例中，所述第一金属连接件400也可形成于所述GPU芯片100的第一面，所述键合层300也可形成于所述HBM芯片200的第一面。进一步的所述键合层300及所述第一金属连接件400也可均形成于所述GPU芯片100的第一面或均形成于所述HBM芯片200的第一面，具体可根据制备工艺进行选择，此处不作过分限制。

作为示例，形成所述键合层300的方法包括涂布法、模压法及粘合法中的一种。

具体的，所述键合层300可选择涂布法或模压法，以于所述GPU芯片100的第一面形成绝缘的聚合物层，如绝缘的光热转换层(LTHC)、环氧树脂(Epoxy)、硅胶(siliconerubber)、聚酰亚胺(PI)、聚苯并恶唑(PBO)及苯并环丁烯(BCB)中的一种；或选择粘合法，以于所述GPU芯片100的第一面形成具有粘性的绝缘的片状薄膜。本实施例中，所述键合层300采用绝缘的片状薄膜，因此采用粘合法，但并非局限于此。

作为示例，形成所述第一金属连接件400的方法包括电镀法、化学镀、焊线法及回流焊中的一种或组合。

具体的，所述第一金属连接件400可采用电镀法、化学镀或焊线法中的一种或组合，以于所述HBM芯片200的第一面形成与所述焊盘201电连接的金属柱；当然所述第一金属连接件400还可采用回流焊的方法形成与所述焊盘201电连接的焊料凸块；或采用由电镀法、化学镀、焊线法中的一种与回流焊进行组合，以形成包括所述金属柱及位于所述金属柱上方的焊料凸点的所述第一金属连接件400。其中，所述金属柱可包括Au金属柱、Ag金属柱、Cu金属柱及Al金属柱中的一种或组合，所述焊料凸块及焊料凸点的材质可包括由Cu、Ni、Sn及Ag金属中的一种制备的焊料，或由Cu、Ni、Sn及Ag金属所形成的合金制备的合金焊料，具体可根据需要进行选择。

作为示例，键合所述GPU芯片100及HBM芯片200的方法包括热压法。

如图8，于所述GPU芯片100中形成第二金属连接件500，且所述第二金属连接件500与所述GPU芯片100的焊盘101电连接。

作为示例，形成所述第二金属连接件500的方法包括TSV技术，优选的，在键合所述GPU芯片100及HBM芯片200之后以及形成所述第二金属连接件500之前，包括自所述GPU芯片100的第二面对所述GPU芯片100进行减薄的步骤。

具体的，如图7，本实施例中，对所述GPU芯片100进行减薄，以将所述GPU芯片100减薄至100μm，但并非局限于此，以便于进行所述TSV技术，制备所述第二金属连接件500，以及可降低后续形成的所述3DIC封装结构的厚度，其中，减薄工艺可采用CMP，但并非局限于此。

如图9，于所述GPU芯片100的第二面形成可控塌陷芯片连接层600，其中，所述可控塌陷芯片连接层600包括布线金属601及焊料凸点602，且所述布线金属601与所述第二金属连接件500电连接。

具体的，所述可控塌陷芯片连接层600可包括堆叠设置的1层～5层所述布线金属601，且所述布线金属601可包括Au布线金属、Ag布线金属、Cu布线金属及Al布线金属中的一种或组合；所述焊料凸点602可包括Cu焊料凸点、Ni焊料凸点、Sn焊料凸点及Ag焊料凸点中的一种或由Cu、Ni、Sn及Ag金属所形成的合金制备的合金焊料凸点，具体可根据需要进行选择，制备方法此处不作限制。

作为示例，在形成所述可控塌陷芯片连接层600之后，连接基板900之前，包括自所述HBM芯片200的第二面对所述HBM芯片200进行减薄的步骤。

具体的，如图10，本实施例中，对所述HBM芯片200进行减薄，以将所述HBM芯片200减薄至100μm，但并非局限于此，以便于后续的切割分离工艺，以及可进一步的降低后续形成的所述3DIC封装结构的厚度，其中减薄工艺可采用CMP，但并非局限于此。

如图11，在减薄所述HBM芯片200之后，可将所述HBM芯片200的第二面贴合于粘合薄膜700上，通过所述粘合薄膜700的支撑，采用切割刀800进行芯片的分离，当然也可采用激光切割的方式分离芯片。

如图12，提供基板900，将所述基板900与所述焊料凸点602电连接。

具体的，所述基板900可包括PCB、FPC或金属电路板，本实施例中，采用PCB作为示例，所述PCB上的焊垫与所述焊料凸点602电连接，以通过所述PCB进行电性引出。

作为示例，还包括在所述基板900上形成焊料凸块110的步骤，以便于通过所述焊料凸块110进行电性引出，其中，所述焊料凸块110可包括Cu焊料凸块、Ni焊料凸块、Sn焊料凸块及Ag焊料凸块中的一种或由Cu、Ni、Sn及Ag金属所形成的合金制备的合金焊料凸块，具体可根据需要进行选择。

作为示例，还包括于所述可控塌陷芯片连接层600与所述基板900之间形成填充层120的步骤，所述填充层120包括硅胶层及环氧树脂层中的一种，以提高所述可控塌陷芯片连接层600与所述基板900的结合强度，并保护所述可控塌陷芯片连接层600与所述基板900，避免受潮及氧化，从而提供所述3DIC封装结构的稳定性。

作为示例，形成的所述3DIC封装结构的厚度的范围包括200μm～400μm，如300μm、350μm等，本实施例中，形成的所述3DIC封装结构的厚度为300μm。

综上所述，本实用新型的3DIC封装结构，直接将GPU芯片及HBM芯片通过键合层进行键合，且通过第一金属连接件电连接GPU芯片及HBM芯片，通过第二金属连接件及可控塌陷芯片连接层将键合后的芯片与基板电连接，从而可制备费用低、厚度小、芯片传输距离短的3DIC封装结构。

上述实施例仅例示性说明本实用新型的原理及其功效，而非用于限制本实用新型。任何熟悉此技术的人士皆可在不违背本实用新型的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本实用新型所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本实用新型的权利要求所涵盖。

Claims

1.一种3DIC封装结构，其特征在于，所述3DIC封装结构包括：

GPU芯片，包括具有焊盘的第一面及相对的第二面；

HBM芯片，包括具有焊盘的第一面及相对的第二面；

2.根据权利要求1所述的3DIC封装结构，其特征在于：所述3DIC封装结构的厚度范围包括200μm～400μm。

3.根据权利要求1所述的3DIC封装结构，其特征在于：所述第二金属连接件包括Au金属连接件、Ag金属连接件、Cu金属连接件及Al金属连接件中的一种或组合。

4.根据权利要求1所述的3DIC封装结构，其特征在于：所述键合层包括聚合物层或片状薄膜。

5.根据权利要求1所述的3DIC封装结构，其特征在于：所述第一金属连接件包括焊料凸块或所述第一金属连接件包括金属柱及位于所述金属柱上方的焊料凸点。

6.根据权利要求1所述的3DIC封装结构，其特征在于：所述可控塌陷芯片连接层与所述基板之间还包括填充层，所述填充层包括硅胶层及环氧树脂层中的一种。