JPH039634B2 - - Google Patents
Info
- Publication number
- JPH039634B2 JPH039634B2 JP61167160A JP16716086A JPH039634B2 JP H039634 B2 JPH039634 B2 JP H039634B2 JP 61167160 A JP61167160 A JP 61167160A JP 16716086 A JP16716086 A JP 16716086A JP H039634 B2 JPH039634 B2 JP H039634B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- circuit board
- main surface
- conductor
- grooves
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000004020 conductor Substances 0.000 claims description 44
- 239000000758 substrate Substances 0.000 claims description 16
- 239000011248 coating agent Substances 0.000 claims description 11
- 238000000576 coating method Methods 0.000 claims description 11
- 239000000463 material Substances 0.000 claims description 8
- 238000005219 brazing Methods 0.000 claims description 7
- 238000004519 manufacturing process Methods 0.000 claims description 5
- 229910000679 solder Inorganic materials 0.000 description 19
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 4
- 239000000853 adhesive Substances 0.000 description 3
- 230000001070 adhesive effect Effects 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000004891 communication Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 229910020220 Pb—Sn Inorganic materials 0.000 description 1
- 238000005452 bending Methods 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 239000006071 cream Substances 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000007606 doctor blade method Methods 0.000 description 1
- 238000010304 firing Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 239000003292 glue Substances 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 238000004080 punching Methods 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 229920003002 synthetic resin Polymers 0.000 description 1
- 239000000057 synthetic resin Substances 0.000 description 1
Landscapes
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
- Combinations Of Printed Boards (AREA)
Description
【発明の詳細な説明】
本発明は、混成集積回路装置等の電気回路装置
の製造方法に関し、更に詳細には複数の回路基板
を積層した構造の回路装置の製造方法に関する。
の製造方法に関し、更に詳細には複数の回路基板
を積層した構造の回路装置の製造方法に関する。
従来の積層型回路装置は、第1図に示す如く、
第1の回路基板1と第2の回路基板2とを積層
し、第1の回路基板1に於ける回路導体3と第2
の回路基板2の回路導体(図示せず)とを電気的
に接続するためにコの字形接続部材4を回路導体
の幅広な導出端部5即ちランドに半田で固着する
ことによつて構成されている。
第1の回路基板1と第2の回路基板2とを積層
し、第1の回路基板1に於ける回路導体3と第2
の回路基板2の回路導体(図示せず)とを電気的
に接続するためにコの字形接続部材4を回路導体
の幅広な導出端部5即ちランドに半田で固着する
ことによつて構成されている。
ところが、接続部材4を使用するために、部品
点数が増大するのみならず、接続部材4を固着す
るための作業が必要となり、コスト高になること
が免れなかつた。
点数が増大するのみならず、接続部材4を固着す
るための作業が必要となり、コスト高になること
が免れなかつた。
そこで、本発明の目的は、複数の回路基板の積
層及び相互間の電気的接続を容易に達成すること
が可能な電気回路装置の製造方法を提供すること
を目的とするものである。
層及び相互間の電気的接続を容易に達成すること
が可能な電気回路装置の製造方法を提供すること
を目的とするものである。
上記目的を達成するための本発明は、実施例を
示す図面の符号を参照して説明すると、第1及第
2の回路基板11,12を得るための領域が互い
に隣接配置され、且つ前記第1の回路基板11を
得るための領域と前記第2の回路基板12を得る
ための領域の境界領域に貫通孔13が設けられて
いる絶縁基板10を用意する工程と、前記絶縁基
板10の前記第1及び第2の回路基板11,12
を得るための領域の少なくとも一方の主面上に第
1及び第2の回路導体17,18を設けると共に
前記貫通孔13の壁面に前記第1及び第2の回路
導体17,18に電気的に接続された導体被膜1
9を設ける工程と、前記貫通孔13が2つに分割
されるように前記絶縁基板10を分割して前記貫
通孔13に対応した溝13a,13bを有する前
記第1及び第2回路基板11,12を得る工程
と、前記第1の回路基板11の一方の主面11a
が一方の露出主面となり、前記第2の回路基板1
2の一方の主面12aが他方の露出主面となり、
前記第1の回路基板11の他方の主面11bと前
記第2の回路基板12の他方の主面12bとが非
露出面となるように対向し、前記第1の回路基板
11の前記溝13aと前記第2の回路基板12の
前記溝13bとが連通するように前記第1の回路
基板11と前記第2の回路基板12とを積層させ
る工程と、前記第1の回路基板11の溝13aの
前記導体被膜19と前記第2の回路基板12の前
記溝13bの前記導体被膜19との上にろう材を
付着させ、前記第1の回路導体17と前記第2の
回路導体18とを前記溝13a,13bにおける
前記導体被膜19と前記ろう材とで電気的に接続
する工程とを備えた電気回路装置の製造方法に係
わるものである。
示す図面の符号を参照して説明すると、第1及第
2の回路基板11,12を得るための領域が互い
に隣接配置され、且つ前記第1の回路基板11を
得るための領域と前記第2の回路基板12を得る
ための領域の境界領域に貫通孔13が設けられて
いる絶縁基板10を用意する工程と、前記絶縁基
板10の前記第1及び第2の回路基板11,12
を得るための領域の少なくとも一方の主面上に第
1及び第2の回路導体17,18を設けると共に
前記貫通孔13の壁面に前記第1及び第2の回路
導体17,18に電気的に接続された導体被膜1
9を設ける工程と、前記貫通孔13が2つに分割
されるように前記絶縁基板10を分割して前記貫
通孔13に対応した溝13a,13bを有する前
記第1及び第2回路基板11,12を得る工程
と、前記第1の回路基板11の一方の主面11a
が一方の露出主面となり、前記第2の回路基板1
2の一方の主面12aが他方の露出主面となり、
前記第1の回路基板11の他方の主面11bと前
記第2の回路基板12の他方の主面12bとが非
露出面となるように対向し、前記第1の回路基板
11の前記溝13aと前記第2の回路基板12の
前記溝13bとが連通するように前記第1の回路
基板11と前記第2の回路基板12とを積層させ
る工程と、前記第1の回路基板11の溝13aの
前記導体被膜19と前記第2の回路基板12の前
記溝13bの前記導体被膜19との上にろう材を
付着させ、前記第1の回路導体17と前記第2の
回路導体18とを前記溝13a,13bにおける
前記導体被膜19と前記ろう材とで電気的に接続
する工程とを備えた電気回路装置の製造方法に係
わるものである。
本発明は次の作用効果を有する。
(イ) 共通の絶縁基板10に共通の貫通孔13を設
け、更に第1及び第2の回路導体17,18及
び貫通孔導体被膜19を設けてから貫通孔13
に沿つて第1及び第2の回路基板11,12に
分割し、且つ貫通孔13に対応して生じた溝1
3a,13bを使用して第1及び第2の回路基
板11,12を位置合せして積層するので、第
1及び第2の回路基板11,12の位置合せ及
び第1及び第2の回路導体17,18の相互接
続を容易且つ正確に行うことができる。
け、更に第1及び第2の回路導体17,18及
び貫通孔導体被膜19を設けてから貫通孔13
に沿つて第1及び第2の回路基板11,12に
分割し、且つ貫通孔13に対応して生じた溝1
3a,13bを使用して第1及び第2の回路基
板11,12を位置合せして積層するので、第
1及び第2の回路基板11,12の位置合せ及
び第1及び第2の回路導体17,18の相互接
続を容易且つ正確に行うことができる。
(ロ) 貫通孔13に基づいて生じた溝13a,13
bを連通させ、ここにろう材を付着させるの
で、ろう材が溝13a,13bに安定的に被着
し且つ第1及び第2の回路導体17,18の電
気的接続が確実に達成される。
bを連通させ、ここにろう材を付着させるの
で、ろう材が溝13a,13bに安定的に被着
し且つ第1及び第2の回路導体17,18の電
気的接続が確実に達成される。
以下、図面を参照して本発明の実施例に係わる
電気回路装置について述べる。
電気回路装置について述べる。
ドクターブレード法にて製作された0.6mm厚の
アルミナ生シートを所定の形状に打ち抜き、これ
を焼成することによつて、第2図に示す基板10
を用意する。即ち、第1の回路基板11と第2の
回路基板12とを含み、これ等の境界部に貫通孔
13とスリツト14とを有し、更に両端に貫通孔
15,16を有するアルミナ基板10を用意す
る。この基板10に含まれる第1及び第2の回路
基板11,12は、後の工程で分離されて積層さ
れるものであるが、電気回路の形成及び電気的接
続の位置決めを容易且つ確実に達成するために最
初は第2図に示す如く連結されている。
アルミナ生シートを所定の形状に打ち抜き、これ
を焼成することによつて、第2図に示す基板10
を用意する。即ち、第1の回路基板11と第2の
回路基板12とを含み、これ等の境界部に貫通孔
13とスリツト14とを有し、更に両端に貫通孔
15,16を有するアルミナ基板10を用意す
る。この基板10に含まれる第1及び第2の回路
基板11,12は、後の工程で分離されて積層さ
れるものであるが、電気回路の形成及び電気的接
続の位置決めを容易且つ確実に達成するために最
初は第2図に示す如く連結されている。
次に、貫通孔13,15,16を他方の主面
(裏面)から真空吸引しつつ、基板11,12の
一方の主面11a,12aに導体ペーストを所定
パターンに印刷し、焼付けることによつて回路導
体17,18を形成する。更に詳細に説明する
と、Ag(50重量%)、Pd(40重量%)、ガラス(10
重量%)から成る導電ペーストを塗布することに
よつて、第1の回路基板11には第1の回路導体
17を設け、第2の回路基板12には第2の回路
導体18を設け、更に真空吸引によつて貫通孔1
3,15,16の壁面に第6図に示すように導体
被膜19を夫々設ける。従つて、貫通孔13の中
の導体被膜19は、第1の回路導体17の導出端
部17a及び第2の回路導体18の導出端部18
aに接続されている。また貫通孔15,16の中
の導体被膜19は第1及び第2の回路導体17,
18の導出端部17b,18bに電気的に接続さ
れている。
(裏面)から真空吸引しつつ、基板11,12の
一方の主面11a,12aに導体ペーストを所定
パターンに印刷し、焼付けることによつて回路導
体17,18を形成する。更に詳細に説明する
と、Ag(50重量%)、Pd(40重量%)、ガラス(10
重量%)から成る導電ペーストを塗布することに
よつて、第1の回路基板11には第1の回路導体
17を設け、第2の回路基板12には第2の回路
導体18を設け、更に真空吸引によつて貫通孔1
3,15,16の壁面に第6図に示すように導体
被膜19を夫々設ける。従つて、貫通孔13の中
の導体被膜19は、第1の回路導体17の導出端
部17a及び第2の回路導体18の導出端部18
aに接続されている。また貫通孔15,16の中
の導体被膜19は第1及び第2の回路導体17,
18の導出端部17b,18bに電気的に接続さ
れている。
次に、この実施例では第1及び第2の回路基板
11,12の他方の主面11b,12bに、一方
の主面11a,12a側から真空吸引した状態で
前述した導電ペーストを印刷し、回路接続用の回
路導体20,21を設ける。この際も導電ペース
トが貫通孔13,15,16に入り込み、導体被
膜19の形成に寄与する。尚第2図及び第3図等
では回路導体17,18,20,21の一部のみ
が説明的に示されているが、勿論、所望の電気回
路を形成するように設ける。
11,12の他方の主面11b,12bに、一方
の主面11a,12a側から真空吸引した状態で
前述した導電ペーストを印刷し、回路接続用の回
路導体20,21を設ける。この際も導電ペース
トが貫通孔13,15,16に入り込み、導体被
膜19の形成に寄与する。尚第2図及び第3図等
では回路導体17,18,20,21の一部のみ
が説明的に示されているが、勿論、所望の電気回
路を形成するように設ける。
次に、第4図に示す如く、第1及び第2の回路
基板11,12の一方の主面11a,12aに電
気回路素子22をクリーム半田を使用して取付
け、且つリード部材23を取付ける。
基板11,12の一方の主面11a,12aに電
気回路素子22をクリーム半田を使用して取付
け、且つリード部材23を取付ける。
次に、スリツト14に沿つて折り曲げることに
よつてアルミナ基板10を第1及び第2の回路基
板11,12に分割する。これにより、貫通孔1
3も分割されて、第1及び第2の回路基板11,
12に溝13a,13bが夫々生じる。分割され
た第1及び第2の回路基板11,12は、第4図
に於いて第2の回路基板12を時計方向に180度
回した状態に積層する。即ち第1の回路基板11
の一方の主面11aが積層体の上面となり、第2
の回路基板12の一方の主面12aが積層体の下
面となり且つ2枚の基板11,12の溝13a,
13bが基板11,12の厚さ方向に連通するよ
うに積層する。そして、第6図に示すように、第
1の回路基板11の他方の主面11bと第2の回
路基板12の他方の主面12bとの間に絶縁性接
着材24を介在させ、これにより両者を接着す
る。この結果、第1及び第2の回路基板11,1
2の他方の主面11b,12bの電気回路は接着
材24にて電気的絶縁される。
よつてアルミナ基板10を第1及び第2の回路基
板11,12に分割する。これにより、貫通孔1
3も分割されて、第1及び第2の回路基板11,
12に溝13a,13bが夫々生じる。分割され
た第1及び第2の回路基板11,12は、第4図
に於いて第2の回路基板12を時計方向に180度
回した状態に積層する。即ち第1の回路基板11
の一方の主面11aが積層体の上面となり、第2
の回路基板12の一方の主面12aが積層体の下
面となり且つ2枚の基板11,12の溝13a,
13bが基板11,12の厚さ方向に連通するよ
うに積層する。そして、第6図に示すように、第
1の回路基板11の他方の主面11bと第2の回
路基板12の他方の主面12bとの間に絶縁性接
着材24を介在させ、これにより両者を接着す
る。この結果、第1及び第2の回路基板11,1
2の他方の主面11b,12bの電気回路は接着
材24にて電気的絶縁される。
次に、第5図及び第6図の右端部を溶融半田中
に浸漬して引き上げる。この結果、上下の溝13
a,13bの導体被膜19に第7図及び第8図に
説明的に示す如く半田25が被着し、溝13a,
13bに半田25が充填された状態になる。従つ
て、半田25の被着層を設ける前に上の溝13a
の導体被膜19と下の溝13bの導体被膜19と
の間に微小な分離部が存在していたとしても、半
田25によつて完全に接続され、第1の回路基板
11の一方の主面11aの第1の回路導体17と
第2の回路基板12の一方の主面12aの第2の
回路導体18とが半田25によつて電気的に接続
される。尚第8図では導体被膜19と半田25と
の関係を明らかにするために、導体被膜19が露
出されているが実際には半田25にて被覆され
る。
に浸漬して引き上げる。この結果、上下の溝13
a,13bの導体被膜19に第7図及び第8図に
説明的に示す如く半田25が被着し、溝13a,
13bに半田25が充填された状態になる。従つ
て、半田25の被着層を設ける前に上の溝13a
の導体被膜19と下の溝13bの導体被膜19と
の間に微小な分離部が存在していたとしても、半
田25によつて完全に接続され、第1の回路基板
11の一方の主面11aの第1の回路導体17と
第2の回路基板12の一方の主面12aの第2の
回路導体18とが半田25によつて電気的に接続
される。尚第8図では導体被膜19と半田25と
の関係を明らかにするために、導体被膜19が露
出されているが実際には半田25にて被覆され
る。
最後に、合成樹脂によつて外装被覆を設けて混
成集積回路を完成させる。
成集積回路を完成させる。
上記実施例には次の利点がある。
(a) 連通する溝13a,13bを設け、ここに導
体被膜19と半田25を被着せしめることによ
つて第1及び第2の回路基板11,12の相互
間の電気的接続を達成しているので、コの字状
等の接続部材が不要となり、接続を容易且つ確
実に達成することが可能になる。従つて、装置
の低コスト及び小型化が可能になる。
体被膜19と半田25を被着せしめることによ
つて第1及び第2の回路基板11,12の相互
間の電気的接続を達成しているので、コの字状
等の接続部材が不要となり、接続を容易且つ確
実に達成することが可能になる。従つて、装置
の低コスト及び小型化が可能になる。
(b) 第1及び第2の回路基板11,12に分割す
る前に溝13a,13bを得るための貫通孔1
3を設け、且つ第1及び第2の回路導体17,
18を同時に形成するので、回路導体17,1
8の形成が容易であるのみでなく、第1及び第
2の回路基板11,12に分割した後に於ける
これ等の積層の際の位置合せを正確且つ容易に
達成することが出来る。
る前に溝13a,13bを得るための貫通孔1
3を設け、且つ第1及び第2の回路導体17,
18を同時に形成するので、回路導体17,1
8の形成が容易であるのみでなく、第1及び第
2の回路基板11,12に分割した後に於ける
これ等の積層の際の位置合せを正確且つ容易に
達成することが出来る。
(c) 共通の貫通孔13に基づいて上の溝13aと
下の溝13bとを設けるので、積層後に於ける
溝13a,13bの連通性が良くなり、半田2
5による接続を確実に達成することが出来る。
下の溝13bとを設けるので、積層後に於ける
溝13a,13bの連通性が良くなり、半田2
5による接続を確実に達成することが出来る。
(d) 溝13a,13bに於ける導体被膜19を貫
通孔13の状態で形成するので、真空吸引の効
果を利用することが可能になり、これが良好に
形成される。
通孔13の状態で形成するので、真空吸引の効
果を利用することが可能になり、これが良好に
形成される。
(e) 溝13a,13bを設け、ここに半田25を
被着するので、半田25が基板11,12の積
層体の端面に安定的に保持され、信頼性の高い
回路装置を提供することが出来る。
被着するので、半田25が基板11,12の積
層体の端面に安定的に保持され、信頼性の高い
回路装置を提供することが出来る。
(f) 第1及び第2の回路基板11,12に貫通孔
15,16を設け、この中に導体被膜19を設
けて一方の主面11a,12aの回路導体1
7,18と他方の主面11b,12bの回路導
体20,21とを電気的接続するようにしてい
るので、回路導体17,18の配線を容易に達
成することが出来る。
15,16を設け、この中に導体被膜19を設
けて一方の主面11a,12aの回路導体1
7,18と他方の主面11b,12bの回路導
体20,21とを電気的接続するようにしてい
るので、回路導体17,18の配線を容易に達
成することが出来る。
以上、本考察の実施例について述べたが、本発
明はこれに限定されるものではなく、更に変形可
能なものである。例えば、第1及び第2の回路基
板11,12に更に多くの回路基板を積層する場
合にも適用可能である。また溝13a,13bの
形を半円形とせずに四角形、三角形等としても差
支えない。また、Pb−Sn半田以外のろう材を使
用しても差支えない。また実施例では導出端部1
7a,18aにも半田25を付着させているが、
溝13a,13bの中にのみ半田25を付着させ
るようにしてもよい。また基板10をアルミナ以
外のセラミツク又はその他の絶縁基板とする場合
にも適用可能である。
明はこれに限定されるものではなく、更に変形可
能なものである。例えば、第1及び第2の回路基
板11,12に更に多くの回路基板を積層する場
合にも適用可能である。また溝13a,13bの
形を半円形とせずに四角形、三角形等としても差
支えない。また、Pb−Sn半田以外のろう材を使
用しても差支えない。また実施例では導出端部1
7a,18aにも半田25を付着させているが、
溝13a,13bの中にのみ半田25を付着させ
るようにしてもよい。また基板10をアルミナ以
外のセラミツク又はその他の絶縁基板とする場合
にも適用可能である。
第1図は従来の回路装置の一部を説明的に示す
斜視図である。第2図〜第8図は本発明の実施例
に係わる回路装置の一部を説明的に示すものであ
り、第2図は分割前の基板を示す平面図、第3図
は第2図の基板の底面図、第4図は基板に回路素
子及びリード部材を結合した状態を示す平面図、
第5図は第1及び第2の回路基板を分割して積層
した状態を示す平面図、第6図は第5図の−
線断面図、第7図は第5図の積層体に半田を被着
させた状態を示す平面図、第8図は第7図の積層
体を説明的に示す斜視図である。 尚図面に用いられている符号に於いて、11は
第1の回路基板、12は第2の回路基板、13は
貫通孔、13aは上の溝、13bは下の溝、14
はスリツト、17は第1の回路導体、18は第2
の回路導体、19は導体被膜、24は接着材、2
5は半田である。
斜視図である。第2図〜第8図は本発明の実施例
に係わる回路装置の一部を説明的に示すものであ
り、第2図は分割前の基板を示す平面図、第3図
は第2図の基板の底面図、第4図は基板に回路素
子及びリード部材を結合した状態を示す平面図、
第5図は第1及び第2の回路基板を分割して積層
した状態を示す平面図、第6図は第5図の−
線断面図、第7図は第5図の積層体に半田を被着
させた状態を示す平面図、第8図は第7図の積層
体を説明的に示す斜視図である。 尚図面に用いられている符号に於いて、11は
第1の回路基板、12は第2の回路基板、13は
貫通孔、13aは上の溝、13bは下の溝、14
はスリツト、17は第1の回路導体、18は第2
の回路導体、19は導体被膜、24は接着材、2
5は半田である。
Claims (1)
- 【特許請求の範囲】 1 第1及び第2の回路基板11,12を得るた
めの領域が互いに隣接配置され、且つ前記第1の
回路基板11を得るための領域と前記第2の回路
基板12を得るための領域の境界領域に貫通孔1
3が設けられている絶縁基板10を用意する工程
と、 前記絶縁基板10の前記第1及び第2の回路基
板11,12を得るための領域の少なくとも一方
の主面上に第1及び第2の回路導体17,18を
設けると共に前記貫通孔13の壁面に前記第1及
び第2の回路導体17,18に電気的に接続され
た導体被膜19を設ける工程と、 前記貫通孔13が2つに分割されるように前記
絶縁基板10を分割して前記貫通孔13に対応し
た溝13a,13bを有する前記第1及び第2回
路基板11,12を得る工程と、 前記第1の回路基板11の一方の主面11aが
一方の露出主面となり、前記第2の回路基板12
の一方の主面12aが他方の露出主面となり、前
記第1の回路基板11の他方の主面11bと前記
第2の回路基板12の他方の主面12bとが非露
出面となるように対向し、前記第1の回路基板1
1の前記溝13aと前記第2の回路基板12の前
記溝13bとが連通するように前記第1の回路基
板11と前記第2の回路基板12とを積層させる
工程と、 前記第1の回路基板11の溝13aの前記導体
被膜19と前記第2の回路基板12の前記溝13
bの前記導体被膜19との上にろう材を付着さ
せ、前記第1の回路導体17と前記第2の回路導
体18とを前記溝13a,13bにおける前記導
体被膜19と前記ろう材とで電気的に接続する工
程と を備えた電気回路装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP16716086A JPS62169395A (ja) | 1986-07-16 | 1986-07-16 | 電気回路装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP16716086A JPS62169395A (ja) | 1986-07-16 | 1986-07-16 | 電気回路装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS62169395A JPS62169395A (ja) | 1987-07-25 |
JPH039634B2 true JPH039634B2 (ja) | 1991-02-08 |
Family
ID=15844531
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP16716086A Granted JPS62169395A (ja) | 1986-07-16 | 1986-07-16 | 電気回路装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS62169395A (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102017130010A1 (de) * | 2017-12-14 | 2019-06-19 | Siteco Beleuchtungstechnik Gmbh | Led-bauteil und verfahren zur herstellung desselben |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS445260Y1 (ja) * | 1966-09-27 | 1969-02-25 | ||
JPS5197768A (ja) * | 1975-02-26 | 1976-08-27 |
-
1986
- 1986-07-16 JP JP16716086A patent/JPS62169395A/ja active Granted
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS445260Y1 (ja) * | 1966-09-27 | 1969-02-25 | ||
JPS5197768A (ja) * | 1975-02-26 | 1976-08-27 |
Also Published As
Publication number | Publication date |
---|---|
JPS62169395A (ja) | 1987-07-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH0669005B2 (ja) | 多層シ−トコイル | |
US4845313A (en) | Metallic core wiring substrate | |
US4164071A (en) | Method of forming a circuit board with integral terminals | |
JPH039634B2 (ja) | ||
KR100774894B1 (ko) | 반도체 장치 | |
JPH05327222A (ja) | セラミック多層配線基板 | |
JP2946261B2 (ja) | 積層電子部品の製造方法 | |
US4962287A (en) | Flexible printed wire board | |
JP2000068149A (ja) | 積層電子部品及びその製造方法 | |
JPH02164096A (ja) | 多層電子回路基板とその製造方法 | |
JPH03280496A (ja) | 多層基板の電子部品実装構造及びその実装方法 | |
JPH06252558A (ja) | 多層ガラスセラミックキャビティ基板 | |
JPH069293B2 (ja) | 印刷配線板の製法 | |
JPS61139093A (ja) | セラミツク多層印刷配線板 | |
JPS614267A (ja) | 三次元実装回路モジユ−ル | |
JPS62244197A (ja) | 焼成済セラミツク板を使つた多層基板製造法 | |
JPH0347341Y2 (ja) | ||
JPH0517905Y2 (ja) | ||
JPH0590754A (ja) | 多層回路基板の製造方法 | |
KR20020065261A (ko) | 세라믹 적층 부품 및 그 제조 방법 | |
JPH0213837B2 (ja) | ||
JPS6347248B2 (ja) | ||
JPH02239697A (ja) | 回路基板の製造方法 | |
JPS59211295A (ja) | 無半田接続プリント配線板 | |
JPS61287253A (ja) | 半導体装置 |