KR20220042691A - 본딩층의 절연성을 이용한 다층 세라믹 기판 및 그의 제조 방법 - Google Patents

본딩층의 절연성을 이용한 다층 세라믹 기판 및 그의 제조 방법 Download PDF

Info

Publication number
KR20220042691A
KR20220042691A KR1020200125823A KR20200125823A KR20220042691A KR 20220042691 A KR20220042691 A KR 20220042691A KR 1020200125823 A KR1020200125823 A KR 1020200125823A KR 20200125823 A KR20200125823 A KR 20200125823A KR 20220042691 A KR20220042691 A KR 20220042691A
Authority
KR
South Korea
Prior art keywords
conductive pattern
ceramic plate
thin
thin ceramic
bonding layer
Prior art date
Application number
KR1020200125823A
Other languages
English (en)
Inventor
노태형
Original Assignee
주식회사 디아이티
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 디아이티 filed Critical 주식회사 디아이티
Priority to KR1020200125823A priority Critical patent/KR20220042691A/ko
Publication of KR20220042691A publication Critical patent/KR20220042691A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4626—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
    • H05K3/4629—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials laminating inorganic sheets comprising printed circuits, e.g. green ceramic sheets
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/421—Blind plated via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4664—Adding a circuit layer by thick film methods, e.g. printing techniques or by other techniques for making conductive patterns by using pastes, inks or powders

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

본 발명은 본딩층의 절연성을 이용한 다층 세라믹 기판 및 그의 제조 방법에 관한 것으로서, 본 발명에 따른 다층 세라믹 기판은 제1 세라믹 박판, 상기 제1 세라믹 박판의 상부에 배치되는 본딩층 및 상기 본딩층의 상부에 배치되는 제2 세라믹 박판을 포함하는 다층 세라믹 기판으로서, 상기 제1 세라믹 박판의 상부면에는 제1 도전성 패턴이 인쇄되고, 상기 제2 세라믹 박판의 하부면에는 제2 도전성 패턴이 인쇄되며, 상기 본딩층 내에서, 상기 제1 도전성 패턴의 상부와 상기 제2 도전성 패턴의 하부 사이에는 도체부가 형성된다.

Description

본딩층의 절연성을 이용한 다층 세라믹 기판 및 그의 제조 방법{MULTILAYER CERAMIC SUBSTRATE USING INSULATING PEOPERTY OF BONDING LAYER AND METHOD OF MANUFACTURING THE SAME}
본 발명은 본딩층의 절연성을 이용한 다층 세라믹 기판 및 그의 제조 방법에 관한 것으로서, 세라믹 박판들 사이에 형성되는 본딩층을 한 층의 세라믹 박판처럼 별개의 절연층으로 이용함으로써 적층되는 세라믹 박판의 개수를 줄일 수 있는 본딩층의 절연성을 이용한 다층 세라믹 기판 및 그의 제조 방법에 관한 것이다.
다층 세라믹 기판은 복수 개의 세라믹 박판이 적층되어 형성되는 적층체를 말하는데, 이때 적층체를 구성하는 세라믹 박판들 사이에는 이들을 접착시키기 위한 본딩층이 존재한다. 이러한 본딩층은 본딩제가 경화되어 형성되는데 그 두께는 통상 100마이크론 정도로서 전체 다층 세라믹 기판의 두께에 적지 않은 비중을 차지한다.
한편, 최근 전자기기 기술의 발달에 따라 전자기기 자체가 경박단소화되고 박형화되면서 전자기기를 구성하는 부품의 집적화는 필수적인 과제가 되었고, 이에 따라 다층 세라믹 기판의 두께를 줄이는 것이 기판 제조분야에서는 해결해야 할 큰 과제로 대두되었다.
도 1은 종래의 다층 세라믹 기판의 구성을 나타낸 도면인데, 2개의 세라믹 박판(10)이 적층돼 있고, 각 세라믹 박판에는 비아홀(30)이 형성돼 있으며, 각 세라믹 박판의 상부면에는 도전성 패턴(20)이 인쇄된다. 여기서, 세라믹박판들(10)을 서로 접착시키기 위해서는 하위의 세라믹 박판의 상부면에 본딩제가 도포되어야 하고 도포된 본딩제는 열처리 과정을 거쳐 본딩층을 형성하며 이러한 본딩츠에 의해 상하위 세라믹 박판들은 서로 접착된다.
이와 같이, 다층 세라믹 기판에서 본딩층은 층간 접착을 위해 필수적인 구성이지만 매 층간에 구성되어야 하므로 다층 세라믹 기판 전체의 두께에 지대한 영향을 끼친다. 따라서, 이러한 본딩층을 재설계하여 다층 세라믹 기판의 효율은 그대로 유지하면서도 본딩층의 존재로 인한 단점은 최소화하는 방법에 대한 연구가 절실한 상황이다.
대한민국특허청 등록특허공보 제10-2005274호
상술한 문제점을 해결하기 위한 본 발명의 목적은 세라믹 박판들 사이에 형성되는 본딩층을 한 층의 세라믹 박판처럼 별개의 절연층으로 이용함으로써 적층되는 세라믹 박판의 개수를 줄이고 이에 따라 결국 다층 세라믹 기판의 전체 두께를 줄일 수 있는 다층 세라믹 기판의 제조 방법을 제공하는 것이고, 이에 따라 제조되는 다층 세라믹 기판을 제공하는 것이다.
본 발명의 일 실시예에 따른 본딩층의 절연성을 이용한 다층 세라믹 기판은 제1 세라믹 박판, 상기 제1 세라믹 박판의 상부에 배치되는 본딩층 및 상기 본딩층의 상부에 배치되는 제2 세라믹 박판을 포함하는 다층 세라믹 기판으로서, 상기 제1 세라믹 박판의 상부면에는 제1 도전성 패턴이 인쇄되고, 상기 제2 세라믹 박판의 하부면에는 제2 도전성 패턴이 인쇄되며, 상기 본딩층 내에서, 상기 제1 도전성 패턴의 상부와 상기 제2 도전성 패턴의 하부 사이에는 도체부가 형성된다.
바람직하게는, 상기 제2 세라믹 박판의 상부면에는 제3 도전성 패턴이 인쇄되고, 상기 제2 세라믹 박판에는 도전성 재료가 충진된 제1 비아홀이 형성되며, 상기 제1 비아홀은 상기 제2 도전성 패턴의 상부와 상기 제3 도전성 패턴의 하부 사이에 형성되어, 상기 제3 도전성 패턴은 상기 제1 비아홀을 통해 상기 제2 도전성 패턴과 전기적으로 연결되고, 상기 제2 도전성 패턴은 상기 도체부를 통해 상기 제1 도전성 패턴과 전기적으로 연결된다.
바람직하게는, 상기 제1 세라믹 박판의 하부면에는 제4 도전성 패턴이 인쇄되고, 상기 제1 세라믹 박판에는 도전성 재료가 충진된 제2 비아홀이 형성되며, 상기 제2 비아홀은 상기 제4 도전성 패턴의 상부와 상기 제1 도전성 패턴의 하부 사이에 형성되어, 상기 제4 도전성 패턴은 상기 제2 비아홀을 통해 상기 제1 도전성 패턴과 전기적으로 연결되고, 상기 제1 도전성 패턴은 상기 도체부를 통해 상기 제2 도전성 패턴과 전기적으로 연결된다.
본 발명의 다른 일 실시예에 따른 본딩층의 절연성을 이용한 다층 세라믹 기판 제조 방법은 제1 세라믹 박판 및 제2 세라믹 박판에 비아홀을 형성하고 상기 비아홀에 도전성 재료를 충진하는 단계; 상기 제1 세라믹 박판 및 상기 제2 세라믹 박판의 상부면과 하부면에 도전성 패턴을 인쇄하는 단계; 상기 제1 세라믹 박판의 상부면에 인쇄된 도전성 패턴의 상부면에 도체부를 형성하는 단계; 상기 제1 세라믹 박판의 상부면에 상기 도체부를 피해 본딩제를 도포하는 단계; 및 상기 도체부가 상기 제2 세라믹 박판의 하부면에 인쇄된 도전성 패턴의 하부면과 접하도록, 상기 제1 세라믹 박판의 상부에 상기 제2 세라믹 박판을 적층하는 단계를 포함한다.
본 발명의 다른 일 실시예에 따른 본딩층의 절연성을 이용한 다층 세라믹 기판 제조 방법은 제1 세라믹 박판 및 제2 세라믹 박판에 비아홀을 형성하고 상기 비아홀에 도전성 재료를 충진하는 단계; 상기 제1 세라믹 박판 및 상기 제2 세라믹 박판의 상부면과 하부면에 도전성 패턴을 인쇄하는 단계; 상기 제1 세라믹 박판의 상부면의 특정 지점을 피해 본딩제를 도포하는 단계; 상기 특정 지점에 도전성 재료를 충진하여 도체부를 형성하는 단계; 및 상기 도체부가 상기 제2 세라믹 박판의 하부면에 인쇄된 도전성 패턴의 하부면과 접하도록, 상기 제1 세라믹 박판의 상부에 상기 제2 세라믹 박판을 적층하는 단계를 포함한다.
본 발명은 세라믹 박판들 사이에 형성되는 본딩층을 한 층의 세라믹 박판처럼 별개의 절연층으로 이용함으로써 적층되는 세라믹 박판의 개수를 줄이고 이에 따라 결국 다층 세라믹 기판의 전체 두께를 줄일 수 있다.
도 1은 종래의 다층 세라믹 기판의 구조를 나타낸 도면이다.
도 2는 본 발명의 일 실시예에 따른 본딩층의 절연성을 이용한 다층 세라믹 기판에서 본딩층의 구조를 나타낸 도면이다.
도 3은 본 발명의 일 실시예에 따른 본딩층의 절연성을 이용한 다층 세라믹 기판의 본딩층과 상위층의 세라믹 박판과의 연결구조를 나타낸 도면이다.
도 4는 본 발명의 일 실시예에 따른 본딩층의 절연성을 이용한 다층 세라믹 기판의 본딩층과 상하위층의 세라믹 박판과의 연결구조를 나타낸 도면이다.
도 5는 본 발명의 일 실시예에 따른 본딩층의 절연성을 이용한 다층 세라믹 기판의 제조 방법의 순서를 나타낸 도면이다.
도 6은 본 발명의 다른 일 실시예에 따른 본딩층의 절연성을 이용한 다층 세라믹 기판의 제조 방법의 순서를 나타낸 도면이다.
이하, 본 발명의 일부 실시예들을 예시적인 도면을 통해 상세하게 설명한다. 각 도면의 구성 요소들에 참조 부호를 부가함에 있어서, 동일한 구성 요소들에 대해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 부호를 가지도록 하고 있음에 유의해야 한다.
그리고 본 발명의 실시예를 설명함에 있어, 관련된 공지 구성 또는 기능에 대한 구체적인 설명이 본 발명의 실시예에 대한 이해를 방해한다고 판단되는 경우에는 그 상세한 설명은 생략한다.
또한, 본 발명의 실시예의 구성 요소를 설명하는 데 있어서, 제1, 제2, A, B, (a), (b) 등의 용어를 사용할 수 있다. 이러한 용어는 그 구성 요소를 다른 구성 요소와 구별하기 위한 것일 뿐, 그 용어에 의해 해당 구성 요소의 본질이나 차례 또는 순서 등이 한정되지 않는다.
도 2 내지 도 4를 참조하여, 본 발명의 일 실시예에 따른 본딩층의 절연성을 이용한 다층 세라믹 기판의 구조에 대하여, 이하 설명한다.
도 2는 본 발명의 일 실시예에 따른 본딩층의 절연성을 이용한 다층 세라믹 기판(이하, “본 다층 세라믹 기판”이라 한다)에서 본딩층의 구조를 나타낸 도면이다.
도 2를 참조하면, 본 다층 세라믹 기판은 제1 세라믹 박판(110), 제1 세라믹 박판(110)의 상부에 배치되는 본딩층(500) 및/또는 본딩층(500)의 상부에 배치되는 제2 세라믹 박판(120)을 포함한다.
제1 세라믹 박판(110)의 상부면에는 제1 도전성 패턴(210)이 인쇄되고, 제2 세라믹 박판(120)의 하부면에는 제2 도전성 패턴(220)이 인쇄된다. 이때, 제1 세라믹 박판(110)과 제2 세라믹 박판(120)는 LTCC, mullite, BaO, SiO2, Al2O3, B2O3 및 CaO 중 적어도 어느 하나의 소재로 구성될 수 있으며, 10 내지 500마이크론의 두께를 가질 수 있다. 한편, 제1 도전성 패턴(210), 제2 도전성 패턴(220), 후술할 제3 도전성 패턴(230) 및/또는 제4 도전성 패턴(240)은 Ag, Cu, Au, Pd, Pt, Ag-Pd, Ni, Mo 및 W 중 적어도 어느 하나의 소재로 구성될 수 있다.
한편, 본딩층(500) 내에서, 제1 도전성 패턴(210)의 상부와 제2 도전성 패턴(220)의 하부 사이에는 도체부(400)가 형성되는데, 이때 본딩층(500)은 열처리 과정에 의해 본딩제가 경화되어 형성되는 층이며, 여기서 사용되는 본딩제는 유리, 세라믹 등과 같은 무기물과 에폭시 등의 유기물 중 적어도 어느 하나로 구성될 수 있다. 이렇게 형성되는 본딩층(500)의 두께는 2 내지 100마이크론일 수 있다. 본딩제는 0.1 내지 20 중량퍼센트의 무기물 재료를 포함할 수 있다.
구체적으로, 도체부(400)는 전도성을 갖는 소재로 이뤄지는데, 도체부(400)의 상하부면이 제1 도전성 패턴(210)의 상부면과 제2 도전성 패턴(220)의 하부면 각각에 접하도록 형성되어 제1 도전성 패턴(210)과 제2 도전성 패턴(220)을 전기적으로 연결시킨다.
도 3은 본 다층 세라믹 기판의 본딩층과 상위층의 세라믹 박판과의 연결구조를 나타낸 도면이다.
도 3을 참조하면, 본 다층 세라믹 기판의 제2 세라믹 박판(120)의 상부면에는 제3 도전성 패턴(230)이 인쇄되고, 제2 세라믹 박판(120)에는 도전성 재료가 충진된 제1 비아홀(310)이 형성된다. 이때, 제1 비아홀(310)과 후술할 제2 비아홀(320)에 충진되는 도전성 재료는 Ag, Cu, Au, Pd, Pt, Ag-Pd, Ni, Mo 및 W 중 적어도 어느 하나를 포함할 수 있다. 또는, 도전성 재료는 0.1 내지 10 중량퍼센트의 무기물 재료를 포함할 수 있다.
제1 비아홀(310)은 제2 도전성 패턴(220)의 상부와 상기 제3 도전성 패턴(230)의 하부 사이에 형성되고, 이로써 제3 도전성 패턴(230)은 제1 비아홀(310)을 통해 제2 도전성 패턴(220)과 전기적으로 연결된다. 즉, 제2 세라믹 박판(120)의 상하부면 모두에 도전성 패턴이 인쇄되고 상하부면에 인쇄된 도전성 패턴은 비아홀을 통해 서로 도통된다.
한편, 제2 도전성 패턴(220)은 도체부(400)를 통해 제1 도전성 패턴(210)과 전기적으로 연결되므로, 결국 제1 도전성 패턴(210)은 도체부(400), 제2 도전성 패턴(220), 제1 비아홀(310)을 거쳐 제3 도전성 패턴(230)에까지 전기적으로 연결되게 된다.
도 4는 본 다층 세라믹 기판의 본딩층과 상하위층의 세라믹 박판과의 연결구조를 나타낸 도면이다.
도 4를 참조하면, 본 다층 세라믹 기판의 제1 세라믹 박판(110)의 하부면에는 제4 도전성 패턴(240)이 인쇄되고, 제1 세라믹 박판(110)에는 도전성 재료가 충진된 제2 비아홀(320)이 형성된다.
제2 비아홀(320)은 제4 도전성 패턴(240)의 상부와 제1 도전성 패턴(210)의 하부 사이에 형성되고, 이로써, 제4 도전성 패턴(240)은 제2 비아홀(320)을 통해 제1 도전성 패턴(210)과 전기적으로 연결된다. 즉, 제1 세라믹 박판(110)의 상하부면 모두에 도전성 패턴이 인쇄되고 상하부면에 인쇄된 도전성 패턴은 비아홀을 통해 서로 도통된다.
한편, 제1 도전성 패턴(210)은 도체부(400)를 통해 제2 도전성 패턴(220)과 전기적으로 연결되고, 제2 도전성 패턴(220)은 제1 비아홀(310)을 통해 제3 도전성 패턴(230)과 전기적으로 연결되므로, 결국 제4 도전성 패턴(240)은 제2 비아홀(320), 제1 도전성 패턴(210), 도체부(400), 제2 도전성 패턴(220), 제1 비아홀(310)을 거쳐 제3 도전성 패턴(230)에까지 전기적으로 연결되게 된다.
이때, 도 1 내지 도 4에 도시된 다층 세라믹 기판은 본 발명에 따른 구성 및 효과를 표현하기 위한 최소 단위를 나타내는 것으로서, 더 많은 층으로 구성된 다층 세라믹 기판의 사이에 구성될 수 있다. 즉, 제1 세라믹 박판(110)의 하부에 하나 이상의 본딩층 및/또는 세라믹 박판이 부가될 수 있고 또는, 제2 세라믹 박판(120)의 상부에 하나 이상의 본딩층 및/또는 세라믹 박판이 부가될 수 있다.
도 5 내지 도 6을 참조하여, 본 다층 세라믹 기판의 제조 방법에 대하여, 이하 설명한다.
도 5는 본 다층 세라믹 기판의 제조 방법의 순서를 나타낸 도면이다.
도 5를 참조하면, 본 다층 세라믹 기판의 제조 방법은 제1 세라믹 박판 및 제2 세라믹 박판에 비아홀을 형성하고 비아홀에 도전성 재료를 충진하는 단계(S510); 제1 세라믹 박판 및 제2 세라믹 박판의 상부면과 하부면에 도전성 패턴을 인쇄하는 단계(S520); 제1 세라믹 박판의 상부면에 인쇄된 도전성 패턴의 상부면에 도체부를 형성하는 단계(S530); 제1 세라믹 박판의 상부면에 도체부를 피해 본딩제를 도포하는 단계(S540); 및/또는 도체부가 제2 세라믹 박판의 하부면에 인쇄된 도전성 패턴의 하부면과 접하도록, 제1 세라믹 박판의 상부에 제2 세라믹 박판을 적층하는 단계(S550)를 포함한다.
S510 단계에서, 본 발명은 제1 세라믹 박판 및 제2 세라믹 박판 각각에 비아홀을 형성하고 형성된 비아홀에 도전성 재료를 충진한다.
이때, 제1 세라믹 박판과 제2 세라믹 박판은 각각의 세라믹 그린 시트를 소성하여 생성되며, 구체적으로 무산소 환원 환경 또는 대기 환경에서 1000 내지 1600도로 1시간 내지 5시간동안 세라믹 그린 시트를 소성함으로써 제1 세라믹 박판 및 제2 세라믹 박판이 생성된다. 이때 생성되는 제1 세라믹 박판 및 제2 세라믹 박판의 두께는 10 내지 500마이크론일 수 있고 직경은 12인치 이상일 수 있다.
한편, 제1 세라믹 박판 및 제2 세라믹 박판에 형성되는 비아홀은 레이저 조사, 케미칼 에칭 등의 공정을 통해 형성될 수 있고, 이때 형성되는 비아홀의 직경은 30 내지 200마이크론일 수 있다. 한편, 비아홀에 충진되는 도전성 재료는 Ag, Cu, Au, Pd, Pt, Ag-Pd, Ni, Mo 및 W 중 적어도 어느 하나의 소재에 해당할 수 있고, 충진된 도전성 재료는 열처리 공정을 통해 비아홀 내에서 경화되어 전극을 형성한다. 이때, 도전성 재료는 0.1 내지 10 중량퍼센트의 무기물 재료를 포함할 수 있다.
S520 단계에서, 본 발명은 제1 세라믹 박판 및 제2 세라믹 박판의 상부면과 하부면에 도전성 패턴을 인쇄한다. 즉, 제1 세라믹 박판의 상부면과 하부면 모두에, 그리고 제2 세라믹 박판의 상부면과 하부면 모두에 도전성 패턴을 인쇄한다.
이때, 인쇄되는 도전성 패턴은 Ag, Cu, Au, Pd, Pt, Ag-Pd, Ni, Mo 및 W 중 적어도 어느 하나의 소재에 해당할 수 있고, 인쇄된 도전성 패턴은 열처리 공정을 통해 세라믹 박판의 표면에서 경화되어 전극을 형성한다. 이때, 인쇄되는 도전성 패턴의 두께는 1 내지 10마이크론일 수 있다. 도전성 패턴은 0.1 내지 10 중량퍼센트의 무기물 재료를 포함할 수 있다.
한편, 본 단계에서 각 세라믹 박판의 상하부면에 인쇄되는 도전성 패턴은 세라믹 박판 내부에 형성되는 비아홀의 상하부면과 접하도록 형성되어, 각 세라믹 박판의 상하부면에 인쇄되는 도전성 패턴이 비아홀을 통해 서로 전기적으로 연결된다.
S530 단계에서, 본 발명은 제1 세라믹 박판의 상부면에 인쇄된 도전성 패턴의 상부면에 도체부를 형성한다. 이때, 도체부는 전도성을 갖는 소재로 구성되며 열처리 공정을 통해 경화됨으로써 형성된다.
S540 단계에서, 본 발명은 제1 세라믹 박판의 상부면에 도체부를 피해 본딩제를 도포한다. 즉, 제1 세라믹 박판과 제2 세라믹 박판을 접착시키기 위하여, 본딩제는 제1 세라믹 박판 상에 형성된 도전성 패턴 및 제1 세라믹 박판의 상부면 위로 도포된다.
이때, 본 단계에서 사용되는 본딩제는 세라믹 박판의 단면과 도전성 패턴에 영향을 주지 않는 재료로서, 유리, 세라믹 등과 같은 무기물과 에폭시 등의 유기물 중 적어도 어느 하나로 구성될 수 있다.
본 단계에서, 본 발명은 인쇄된 도전성 패턴을 열처리(바람직하게는, 600 내지 1200도, 다만 도전성 패턴을 구성하는 소재에 따라 열처리 온도는 다를 수 있음)하여 완전히 전극을 형성시킨 뒤, 본딩제를 도포한다.
S550 단계에서, 본 발명은 제1 세라믹 박판의 상부면에 형성된 도체부가 제2 세라믹 박판의 하부면에 인쇄된 도전성 패턴의 하부면과 접하도록, 제1 세라믹 박판의 상부에 제2 세라믹 박판을 적층한다.
이때, 제1 세라믹 박판의 상부면에 형성된 도체부는 제2 세라믹 박판의 하부면에 인쇄된 도전성 패턴의 하부면과 접하므로써, 제1 세라믹 박판의 상부면에 인쇄된 도전성 패턴은 도체부를 통해 제2 세라믹 박판의 하부면에 인쇄된 도전성 패턴과 전기적으로 연결되게 된다.
S550 단계 이후, 본 발명은 적층된 세라믹 박판들을 열처리하여 세라믹 박판들 사이에 도포된 본딩제를 녹임으로써 세라믹 박판들을 서로 접착시킬 수 있다.
이때, 본딩제의 녹는점은 본딩제를 구성하는 소재에 따라 다를 수 있는데, 세라믹 박판, 세라믹 박판에 인쇄된 패턴, 세라믹 박판의 비아홀에 충진된 도전성 재료 및/또는 도체부까지 녹는 것을 방지하기 위하여, 본딩제의 녹는점은 세라믹 박판의 녹는점, 패턴 인쇄에 사용된 도전성 재료의 녹는점, 비아홀에 충진된 도전성 재료의 녹는점 및 도체부를 구성하는 도전성 재료의 녹는점보다 낮을 수 있다. 즉, 본 발명은 적층된 라믹 박판들을 본딩제의 녹는점보다 높고 상기 세라믹 박판과 상기 재료들의 녹는점보다 낮은 온도에서 열처리할 수 있다. 이러한 열처리 공정을 통해 형성되는 본딩층은 2 내지 100마이크론의 두께를 가질 수 있다.
상술한 공정을 통해 제조된 본 다층 세라믹 기판에서, 제1 세라믹 박판의 하부면에 인쇄된 도전성 패턴은 제1 세라믹 박판에 형성된 비아홀, 제1 세라믹 박판의 상부면에 인쇄된 도전성 패턴, 제1 세라믹 박판의 상부면에 인쇄된 도전성 패턴의 상부면에 형성된 도체부, 제2 세라믹 박판의 하부면에 인쇄된 도전성 패턴 및 제2 세라믹 박판에 형성된 비아홀을 거쳐 제2 세라믹 박판의 상부면에 인쇄된 도전성 패턴까지 전기적으로 연결되게 된다.
도 6은 본 발명의 다른 일 실시예에 따른 본딩층의 절연성을 이용한 다층 세라믹 기판의 제조 방법의 순서를 나타낸 도면이다.
도 6을 참조하면, S610 내지 S620, 그리고 S650은 도 5의 S510 내지 S520, 그리고 S550과 동일하지만, S630 내지 S640이 도 5의 실시예와 상이하다. 즉, 도체부의 형성 공정과 본딩제를 도포하는 공정에 다소 차이가 있다.
S630을 참조하면, 본 실시예는 제1 세라믹 박판의 상부면에 도체부가 형성될 특정 지점을 미리 지정해 두고, 해당 특정 지점을 피해 본딩제를 도포한다. 그러고 나서, S640에 따라, 본딩제가 도포되지 않은 해당 특정 지점에 도전성 재료를 충진하고 열처리하여 도체부를 형성한다.
본 발명의 보호범위가 이상에서 명시적으로 설명한 실시예의 기재와 표현에 제한되는 것은 아니다. 또한, 본 발명이 속하는 기술분야에서 자명한 변경이나 치환으로 말미암아 본 발명이 보호범위가 제한될 수도 없음을 다시 한 번 첨언한다.
10: 세라믹 박판 20: 도전성 패턴
30: 비아홀 110: 제1 세라믹 박판
120: 제2 세라믹 박판 210: 제1 도전성 패턴
220: 제2 도전성 패턴 230: 제3 도전성 패턴
240: 제4 도전성 패턴 310: 제1 비아홀
320: 제2 비아홀 400: 도체부
500: 본딩층

Claims (5)

  1. 제1 세라믹 박판, 상기 제1 세라믹 박판의 상부에 배치되는 본딩층 및 상기 본딩층의 상부에 배치되는 제2 세라믹 박판을 포함하는 다층 세라믹 기판으로서,
    상기 제1 세라믹 박판의 상부면에는 제1 도전성 패턴이 인쇄되고, 상기 제2 세라믹 박판의 하부면에는 제2 도전성 패턴이 인쇄되며,
    상기 본딩층 내에서, 상기 제1 도전성 패턴의 상부와 상기 제2 도전성 패턴의 하부 사이에는 도체부가 형성되는, 본딩층의 절연성을 이용한 다층 세라믹 기판.
  2. 청구항 1에 있어서,
    상기 제2 세라믹 박판의 상부면에는 제3 도전성 패턴이 인쇄되고, 상기 제2 세라믹 박판에는 도전성 재료가 충진된 제1 비아홀이 형성되며,
    상기 제1 비아홀은 상기 제2 도전성 패턴의 상부와 상기 제3 도전성 패턴의 하부 사이에 형성되어, 상기 제3 도전성 패턴은 상기 제1 비아홀을 통해 상기 제2 도전성 패턴과 전기적으로 연결되고,
    상기 제2 도전성 패턴은 상기 도체부를 통해 상기 제1 도전성 패턴과 전기적으로 연결되는 것을 특징으로 하는 본딩층의 절연성을 이용한 다층 세라믹 기판.
  3. 청구항 2에 있어서,
    상기 제1 세라믹 박판의 하부면에는 제4 도전성 패턴이 인쇄되고, 상기 제1 세라믹 박판에는 도전성 재료가 충진된 제2 비아홀이 형성되며,
    상기 제2 비아홀은 상기 제4 도전성 패턴의 상부와 상기 제1 도전성 패턴의 하부 사이에 형성되어, 상기 제4 도전성 패턴은 상기 제2 비아홀을 통해 상기 제1 도전성 패턴과 전기적으로 연결되고,
    상기 제1 도전성 패턴은 상기 도체부를 통해 상기 제2 도전성 패턴과 전기적으로 연결되는 것을 특징으로 하는 본딩층의 절연성을 이용한 다층 세라믹 기판.
  4. 제1 세라믹 박판 및 제2 세라믹 박판에 비아홀을 형성하고 상기 비아홀에 도전성 재료를 충진하는 단계;
    상기 제1 세라믹 박판 및 상기 제2 세라믹 박판의 상부면과 하부면에 도전성 패턴을 인쇄하는 단계;
    상기 제1 세라믹 박판의 상부면에 인쇄된 도전성 패턴의 상부면에 도체부를 형성하는 단계;
    상기 제1 세라믹 박판의 상부면에 상기 도체부를 피해 본딩제를 도포하는 단계; 및
    상기 도체부가 상기 제2 세라믹 박판의 하부면에 인쇄된 도전성 패턴의 하부면과 접하도록, 상기 제1 세라믹 박판의 상부에 상기 제2 세라믹 박판을 적층하는 단계를 포함하는, 본딩층의 절연성을 이용한 다층 세라믹 기판 제조 방법.
  5. 제1 세라믹 박판 및 제2 세라믹 박판에 비아홀을 형성하고 상기 비아홀에 도전성 재료를 충진하는 단계;
    상기 제1 세라믹 박판 및 상기 제2 세라믹 박판의 상부면과 하부면에 도전성 패턴을 인쇄하는 단계;
    상기 제1 세라믹 박판의 상부면의 특정 지점을 피해 본딩제를 도포하는 단계;
    상기 특정 지점에 도전성 재료를 충진하여 도체부를 형성하는 단계; 및
    상기 도체부가 상기 제2 세라믹 박판의 하부면에 인쇄된 도전성 패턴의 하부면과 접하도록, 상기 제1 세라믹 박판의 상부에 상기 제2 세라믹 박판을 적층하는 단계를 포함하는, 본딩층의 절연성을 이용한 다층 세라믹 기판 제조 방법.
KR1020200125823A 2020-09-28 2020-09-28 본딩층의 절연성을 이용한 다층 세라믹 기판 및 그의 제조 방법 KR20220042691A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020200125823A KR20220042691A (ko) 2020-09-28 2020-09-28 본딩층의 절연성을 이용한 다층 세라믹 기판 및 그의 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020200125823A KR20220042691A (ko) 2020-09-28 2020-09-28 본딩층의 절연성을 이용한 다층 세라믹 기판 및 그의 제조 방법

Publications (1)

Publication Number Publication Date
KR20220042691A true KR20220042691A (ko) 2022-04-05

Family

ID=81182202

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200125823A KR20220042691A (ko) 2020-09-28 2020-09-28 본딩층의 절연성을 이용한 다층 세라믹 기판 및 그의 제조 방법

Country Status (1)

Country Link
KR (1) KR20220042691A (ko)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102005274B1 (ko) 2017-06-29 2019-07-31 주식회사 디아이티 다층 세라믹 기판 및 그의 제조 방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102005274B1 (ko) 2017-06-29 2019-07-31 주식회사 디아이티 다층 세라믹 기판 및 그의 제조 방법

Similar Documents

Publication Publication Date Title
US7741189B2 (en) Electrodes, inner layers, capacitors, electronic devices and methods of making thereof
WO2012049822A1 (ja) ハイブリッド基板およびその製造方法ならびに半導体集積回路パッケージ
KR100785607B1 (ko) 축전기 및 인쇄 회로판의 제조 방법
JPWO2018026002A1 (ja) 貫通電極基板及び実装基板
US4914260A (en) Ceramic multi-layer printed circuit boards
US20060282999A1 (en) Electrodes, inner layers, capacitors and printed wiring boards and methods of making thereof - part II
JP2000312063A (ja) 配線基板及びその製造方法
JP2012009850A (ja) ハイブリッド基板およびその製造方法
KR20220042691A (ko) 본딩층의 절연성을 이용한 다층 세라믹 기판 및 그의 제조 방법
JPH0786743A (ja) 多層セラミック基板の製造方法
KR102528873B1 (ko) 측면에 전극이 형성되는 다층 세라믹 기판 및 그의 제조 방법
KR102428653B1 (ko) 절단이 용이한 다층 세라믹 기판 및 그의 제조 방법
KR102558809B1 (ko) 적층체 내부의 열을 방출하는 수단을 구비한 다층 세라믹 기판 및 그의 제조 방법
JP2008159726A (ja) 多層配線基板
KR102466911B1 (ko) 프레임과의 결합수단을 구비한 다층 세라믹 기판 및 그의 제조 방법
JPWO2009011024A1 (ja) 配線基板及びその製造方法
KR102466917B1 (ko) 상호 결합 수단을 구비한 led용 다층 세라믹 기판 및 그의 제조 방법
TWI836754B (zh) 內埋元件電路板及其製造方法
KR102477474B1 (ko) 이종 재료를 이용하여 형성된 무수축 마이크로 비아 전극 및 그의 제조방법
CN106998621B (zh) 布线基板
JP2006147932A (ja) 多層配線基板及びその製造方法
CN111246662A (zh) 载板结构及其制作方法
CN116830814A (zh) 电路基板、电路基板的制造方法以及电子设备
JP2003007367A (ja) 複合セラミック部品の実装面用樹脂シート、および、複合セラミック部品とその製造方法
KR100835080B1 (ko) 적층 세라믹 기판 제조방법

Legal Events

Date Code Title Description
E601 Decision to refuse application