JP4705320B2 - 多層セラミック基板の製造方法 - Google Patents

多層セラミック基板の製造方法 Download PDF

Info

Publication number
JP4705320B2
JP4705320B2 JP2003298052A JP2003298052A JP4705320B2 JP 4705320 B2 JP4705320 B2 JP 4705320B2 JP 2003298052 A JP2003298052 A JP 2003298052A JP 2003298052 A JP2003298052 A JP 2003298052A JP 4705320 B2 JP4705320 B2 JP 4705320B2
Authority
JP
Japan
Prior art keywords
firing
sheet
shrinkage suppression
ceramic substrate
composite laminate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2003298052A
Other languages
English (en)
Other versions
JP2005067934A (ja
Inventor
弘至 片桐
裕之 高橋
学 佐藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Niterra Co Ltd
Original Assignee
NGK Spark Plug Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NGK Spark Plug Co Ltd filed Critical NGK Spark Plug Co Ltd
Priority to JP2003298052A priority Critical patent/JP4705320B2/ja
Publication of JP2005067934A publication Critical patent/JP2005067934A/ja
Application granted granted Critical
Publication of JP4705320B2 publication Critical patent/JP4705320B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)

Description

本発明は、寸法精度に優れた多層セラミック基板を効率良く製造できる多層セラミック基板の製造方法に関する。
複数のグリーンシートを積層し、その両面にかかるグリーンシートよりも焼成温度が高い収縮抑制シートをそれぞれ積層した状態で上記グリーンシートの焼成温度で焼成した後、未焼成の収縮抑制シートを除去することにより、平面方向の寸法精度が高い多層セラミック基板を得るための製造方法が提案されている。
例えば、上記収縮抑制シートを除去するため、セラミック粉末、または水とセラミック粉末とを吹き付ける方法が提案されている(例えば、特許文献1参照)。
また、上記収縮抑制シートに対して、アルミナ砥粒を分散した水溶液を圧縮空気を介して吹き付ける方法も提案されている(例えば、特許文献2参照)。
WO99/56510号公報 (第1〜12頁、図1) 特開2000−277914号公報 (第1〜7頁、図1)
しかし、前記2つの方法のように、例えばセラミック粉末を含む水を空気と共に吹き付けて前記収縮抑制シートを除去すると、この収縮抑制シートの厚みが厚いほど、その除去に要する時間が長くなってしまう。しかも、収縮抑制シートを除去できたか否かは、容易には判別しにくいため、必要以上にセラミック粉末や、これを含む水および空気を吹き付けて、焼成されたセラミック基板の表面やかかる表面に位置する表層電極を損傷することがある、という問題があった。
本発明は、以上において説明した背景技術の問題点を解決し、焼成工程での寸法精度に優れ且つ焼成後に焼成収縮抑制シートを過不足なく且つ効率良く除去して製造できる多層セラミック基板の製造方法を提供する、ことを課題とする。
本発明は、上記課題を解決するため、焼成後におけるセラミック層および未焼成の焼成収縮抑制シートからなる複合積層体に対し熱的衝撃を与える、ことに着想して成されたものである。
即ち、本発明の多層セラミック基板の製造方法(請求項1)は、複数のグリーンシートと、これらのグリーンシートのうち最上層および最下層のグリーンシートの表面および裏面に形成された配線層と、該配線層上で且つ最上層および最下層のグリーンシートの表面および裏面に配置され、上記グリーンシートの焼成温度よりも高い焼成温度を有する焼成収縮抑制シートと、を積層して複合積層体を形成する積層工程と、上記複合積層体を上記グリーンシートの焼成温度で上記焼成収縮抑制シートにより上記グリーンシートの焼成収縮を抑制しつつ焼成する焼成工程と、焼成後の上記複合積層体における未焼成の上記焼成収縮抑制シートを除去する除去工程と、を含み、かかる除去工程は、焼成後の上記複合積層体を冷却媒体中に投入して浸漬し、該複合積層体に対して熱的変化を与えることにより、上記焼成収縮抑制シートを破砕することで行われる、ことを特徴とする。
尚、前記グリーンシートには、アルミナおよびガラスを主成分としたものが、焼成収縮抑制シートには、少なくともアルミナを含み且つガラス含有量が上記グリーンシートよりも少ないか、あるいはガラスを含まないものが推奨される。
また、前記「浸漬」は、複合積層体を冷却媒体である冷水などの中に投入する形態である
付言すれば、本発明には、前記冷却媒体の温度は、前記焼成後の複合積層体の温度との差が5℃以上である、多層セラミック基板の製造方法も含まれ得る。尚、上記温度差が5℃未満になると、焼成収縮抑制シートなどに与える熱的変化が過少になり、焼成収縮抑制シートを除去しにくくなる。このため、上記温度差は5℃以上であることが推奨される。
更に、本発明には、前記冷却媒体は、水である、多層セラミック基板の製造方法も含まれ得る。
前記多層セラミック基板の製造方法(請求項1)によれば、焼成工程後の前記複合積層体における焼成されたセラミック層および未焼成の焼成収縮抑制シートに対して、これらが浸漬された冷却媒体による熱的変化を与えると、上記セラミック層と焼成収縮抑制シートとの界面付近に内包されていた残留応力が瞬時に開放される。このため、隣接するセラミック層から焼成収縮抑制シートを、自己粉砕、または自己破砕により、一瞬にして過不足なく除去することができる。従って、除去工程を短時間で効率良く行えると共に、得られる多層セラミック基板の表面および当該表面に位置する表層電極が損傷しなくなるため、寸法精度および接続性などに優れた多層セラミック基板を低コストで提供することが可能となる。
かも、冷却媒体のみを用いるため、除去工程の設備も簡素で且つ取り扱いも容易となる。従って、焼成収縮抑制シートを過不足無く、瞬時に除去することが安定して行える。
以下において、本発明を実施するための最良の形態について説明する。
図1は、本発明により製造する多層セラミック基板を得るためのグリーンシートs1〜s3の断面を示す。グリーンシートs1〜s3は、重量比で約1:1のアルミナとガラスとを主成分とし、これらに有機バインダおよび可塑剤を所要量添加して得たセラミックスラリを、ドクターブレード法により、約0.2mmの厚みのシートに成形したものである。
図1に示すように、グリーンシートs1〜s3には、追ってビア導体vとなる複数の導電性ペーストの円柱体vがそれらの表面と裏面との間を貫通している。また、グリーンシートs1〜s3の表面と裏面の少なくとも一方には、追って配線層4〜10となる所定パターンの導電性ペースト4〜10が印刷法などにより形成されている。尚、上記導電性ペーストは、例えばAg粉末を含んでいる。
次に、図2に示すように、上記グリーンシートs1〜s3を積層し圧着して積層体ssを形成する。この際、配線層4〜10となる所定パターンの導電性ペースト4〜10は、追ってビア導体vとなる導電性ペーストの円柱体vを介して接続される。かかる積層体ssの表面1と裏面2とに位置する導電性ペースト4,10は、追って表層電極である配線層4,10となる。
次いで、図3に示すように、積層体ssの表面1と裏面2とに焼成収縮抑制シートy1,y2を積層して圧着し、複合積層体fsを形成する(積層工程)。
かかる焼成収縮抑制シートy1,y2は、アルミナを含み且つガラスを含まないか、ガラスの含有量が前記グリーンシートs1〜s3よりも50wt%以上少なく、且つグリーンシートs1〜s3よりも高い焼成温度である。尚、焼成収縮抑制シートy1,y2も、前記同様の方法で厚み約0.3mmのシートに成形したものである。
更に、図3に示す状態で、前記複合積層体fsを図示しない焼成炉に入れ、前記グリーンシートs1〜s3の焼成温度(約900℃)で焼成する(焼成工程)。
この結果、グリーンシートs1〜s3は、焼成されてセラミック層S1〜S3となり、これらが一体となったセラミック積層体SSとなる。同時に、前記導電性ペースト4〜10や円柱体vは、燒結して配線層4〜10およびビア導体vとなる。
次に、焼成後の複合積層体fsを25℃において30分以上保持した後、10℃の冷水(冷却媒体)中に投入して浸漬(接触)する(温度変化を与える除去工程)。
すると、前記焼成工程で焼成された最上層のセラミック層S1および最下層のS3と、これらの焼成収縮を抑制していた焼成収縮抑制シートy1,y2と、の界面に内在していた残留応力は、図4中の斜めのハッチングで示すように、瞬時に開放される。
この結果、図5に示すように、焼成収縮抑制シートy1,y2は、細かく破砕された多数の破片yhとなって、セラミック積層体SSの表面1および裏面2から自動的に剥離される。即ち、焼成時にセラミック層S1,S3寄りの焼成収縮抑制シートy1,y2に内包された残留応力が、熱的変化による熱衝撃を受けて瞬時に開放されるため、かかる部位の急激な体積膨張により、割れ、破砕、粉砕などを誘発するものと推定される。
この際、セラミック層S1,S3の表・裏面1,2と、かかる表面1および裏面2に位置する配線層(表層電極)4,10とは、上記焼成収縮抑制シートy1,y2が多数の破片yhとなって自ずから剥離するため、損傷を受けない。
その結果、図6に示すように、セラミック層S1〜S3からなるセラミック積層体SS、配線層4〜10、およびビア導体vを備える多層セラミック基板Kを得ることができる。
以上のような製造方法によれば、除去工程を短時間で効率良く行えると共に、焼成収縮抑制シートy1,y2を自動的に剥離できるため、多層セラミック基板Kの表面1および裏面2や、これらに位置する配線層(表層電極)4,10の損傷を防止できる。従って、寸法精度に優れ且つ表面1および裏面2などが損傷してない多層セラミック基板Kを低コストで確実に製造することが可能となる。
図7は、前記積層体ssと同じ積層体ss1の表面1上に、内側に平面視で矩形の貫通孔Cを有する前記同様のグリーンシートs4,s5を含む積層体ss2を積層した応用形態の積層体ss3を示す。
図7に示すように、グリーンシートs4,s5間および表面11には、追って配線層12,14となる所定パターンの導電性ペースト12,14が印刷法などで形成されている。また、配線層12,14間などは、追ってビア導体vとなる導電性ペーストの円柱体vを介して接続される。更に、積層体ss1の表面1側に位置し且つ貫通孔Cの底面に露出する導電性ペースト4上には、例えばAg粉末を含むハンダバンプ5用の導電性ペースト5が設けられる。
次に、図8に示すように、積層体ss3の表面11および裏面2に、前記同様の焼成収縮抑制シートy1,y2を積層して圧着することで、複合積層体fsを形成する(積層工程)。この際、積層体ss2の貫通孔C内には、焼成収縮抑制シートy1,y2と同じ材料の粉末pを予め充填しておく。
次いで、前記複合積層体fsを図示しない焼成炉に入れ、前記グリーンシートs1〜s5の焼成温度(約900℃)で焼成する(焼成工程)。
その結果、図9に示すように、グリーンシートs1〜s5は、焼成されてセラミック層S1〜S5が一体となり且つ内側にキャビティCを有するセラミック積層体SSとなる。同時に、前記導電性ペースト4〜14や円柱体vは、燒結して配線層4〜14およびビア導体vとなる。
更に、焼成後の複合積層体fsを25℃において30分以上保持した後、10℃の冷水(冷却媒体)中に投入して浸漬(接触)する(温度変化を与える除去工程)。
この結果、前記焼成工程で焼成されたセラミック層S1〜S5と、これらの焼成収縮を抑制していた焼成収縮抑制シートy1,y2および粉末pとの界面に内在していた残留応力は、図9中の斜めのハッチングで示すように、瞬時に開放される。これにより、焼成収縮抑制シートy1,y2や粉末pは、前記同様に細かく破砕された多数の破片yhとなって、セラミック積層体SSの表・裏面11,2から自動的に剥離される。この際、セラミック層S4の表面11およびセラミック層S3の裏面2と、これらに位置する配線層(表層電極)12,10とは、上記焼成収縮抑制シートy1,y2が多数の破片yhとなって自ずから剥離するため、損傷を受けない。また、キャビティCの底面に位置するハンダバンプ5も、粉末pが同様にして剥離するため、損傷を受けない。
その結果、セラミック層S1〜S5からなり且つ表面11側に開口するキャビティCを有するセラミック積層体SS、配線層4〜14、およびビア導体vを備えるキャビティ付き多層セラミック基板を得ることができる。
以上のような製造方法によっても、除去工程を短時間で効率良く行えると共に、焼成収縮抑制シートy1,y2を容易且つ自動的に除去できると共に、キャビティ付き多層セラミック基板の表面11および裏面2や、これらに位置する配線層(表層電極)12,10などの損傷を防止することができる。従って、寸法精度に優れ且つ表面11および裏面2などが損傷してないキャビティ付き多層セラミック基板を低コストで確実に製造することが可能となる。
本発明は、以上において説明した各形態に限定されるものではない。
例えば、前記配線層4などやビア導体vは、Ag、W、Mo、Cuなどの金属、またはAg−Cu、Ag−Pt、Ag−Pd、Cu−Wなどの合金としても良く、前記各製造方法では、これらの金属粉末または合金粉末を含む導電性ペーストを用いて良い。
更に、前記図8における積層体ss3の貫通孔Cには、かかる貫通孔Cと同じ形状の焼成収縮抑制シート、または焼成収縮抑制シートy1と一体の凸部を挿入しても良い。
また、多層セラミック基板Kなどの裏面2に位置する表層電極の配線層10には、NiメッキおよびAuメッキした表面10に、ハンダボールまたは導体ピンなどをハンダ付けしても良い。
加えて、前記キャビティC付き多層セラミック基板には、複数のキャビティCを形成しても良く、この場合、前記グリーンシートs4,s5に複数の貫通孔cを予め開設しておけば良い。
本発明の製造方法に用いる複数のグリーンシートを示す断面図。 上記複数のグリーンシートを積層した積層体を示す断面図。 上記積層体を含む複合積層体を形成する積層工程を示す断面図。 上記複合積層体に施す除去工程の前段を示す断面図。 上記除去工程の後段を示す断面図。 本発明の製造方法により得られる多層セラミック基板の断面図。 応用形態の積層体を示す断面図。 上記積層体を含む複合積層体を形成する積層工程を示す断面図。 上記複合積層体に施す除去工程の前段を示す断面図。
符号の説明
1,11………表面
2………………裏面
4,6〜14…配線層
s1〜s5……グリーンシート
y1,y2……焼成収縮抑制シート
S1〜S5……セラミック層
K………………多層セラミック基板

Claims (1)

  1. 複数のグリーンシートと、これらのグリーンシートのうち最上層および最下層のグリーンシートの表面および裏面に形成された配線層と、該配線層上で且つ最上層および最下層のグリーンシートの表面および裏面に配置され、上記グリーンシートの焼成温度よりも高い焼成温度を有する焼成収縮抑制シートと、を積層して複合積層体を形成する積層工程と、
    上記複合積層体を上記グリーンシートの焼成温度で上記焼成収縮抑制シートにより上記グリーンシートの焼成収縮を抑制しつつ焼成する焼成工程と、
    焼成後の上記複合積層体における未焼成の上記焼成収縮抑制シートを除去する除去工程と、を含み、
    上記除去工程は、焼成後の上記複合積層体を冷却媒体中に投入して浸漬し、該複合積層体に対して熱的変化を与えることにより、上記焼成収縮抑制シートを破砕することで行われる、
    ことを特徴とする多層セラミック基板の製造方法。
JP2003298052A 2003-08-22 2003-08-22 多層セラミック基板の製造方法 Expired - Fee Related JP4705320B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003298052A JP4705320B2 (ja) 2003-08-22 2003-08-22 多層セラミック基板の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003298052A JP4705320B2 (ja) 2003-08-22 2003-08-22 多層セラミック基板の製造方法

Publications (2)

Publication Number Publication Date
JP2005067934A JP2005067934A (ja) 2005-03-17
JP4705320B2 true JP4705320B2 (ja) 2011-06-22

Family

ID=34403664

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003298052A Expired - Fee Related JP4705320B2 (ja) 2003-08-22 2003-08-22 多層セラミック基板の製造方法

Country Status (1)

Country Link
JP (1) JP4705320B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190002290A (ko) * 2017-06-29 2019-01-08 주식회사 디아이티 다층 세라믹 기판 및 그의 제조 방법

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4363922B2 (ja) * 2003-07-30 2009-11-11 株式会社東芝 リミッタ回路
JP2007128968A (ja) * 2005-11-01 2007-05-24 Tdk Corp 複合配線基板の製造方法
KR102079938B1 (ko) * 2019-10-14 2020-02-21 주식회사 디아이티 Led용 세라믹 기판 및 그의 제조 방법

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09309770A (ja) * 1996-05-23 1997-12-02 Rohm Co Ltd 板状又はシート状部材の剥離方法及びセラミック基板の製造方法
JP2001158670A (ja) * 1999-11-29 2001-06-12 Kyocera Corp ガラスセラミック基板の製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09309770A (ja) * 1996-05-23 1997-12-02 Rohm Co Ltd 板状又はシート状部材の剥離方法及びセラミック基板の製造方法
JP2001158670A (ja) * 1999-11-29 2001-06-12 Kyocera Corp ガラスセラミック基板の製造方法

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190002290A (ko) * 2017-06-29 2019-01-08 주식회사 디아이티 다층 세라믹 기판 및 그의 제조 방법
KR20190002291A (ko) * 2017-06-29 2019-01-08 주식회사 디아이티 층별 소재가 다른 다층 세라믹 기판 및 그의 제조 방법
KR20190002292A (ko) * 2017-06-29 2019-01-08 주식회사 디아이티 프로브 핀의 내구성 강화를 위한 스페이스 트랜스포머 및 그의 제조 방법
KR102005274B1 (ko) * 2017-06-29 2019-07-31 주식회사 디아이티 다층 세라믹 기판 및 그의 제조 방법
KR102019790B1 (ko) * 2017-06-29 2019-09-09 주식회사 디아이티 층별 소재가 다른 다층 세라믹 기판 및 그의 제조 방법
KR102019794B1 (ko) * 2017-06-29 2019-09-09 주식회사 디아이티 프로브 핀의 내구성 강화를 위한 스페이스 트랜스포머 및 그의 제조 방법
US11419218B2 (en) 2017-06-29 2022-08-16 Dit Co., Ltd. Multilayered ceramic substrate and method for manufacturing same

Also Published As

Publication number Publication date
JP2005067934A (ja) 2005-03-17

Similar Documents

Publication Publication Date Title
US7206187B2 (en) Ceramic electronic component and its manufacturing method
EP0108211B1 (en) Multi-plate capacitors and methods of making them
JP3972957B2 (ja) チップ型電子部品を搭載したセラミック基板の製造方法
CN100511507C (zh) 陶瓷电子零件及其制造方法
WO2007026455A1 (ja) セラミック電子部品及びその製造方法
JP3571957B2 (ja) 導体ペーストおよびセラミック多層基板の製造方法
CN104589738A (zh) 多层陶瓷基板及其制造方法
JP4826356B2 (ja) セラミック基板の製造方法
CN110402491A (zh) 电路模块及其制造方法
JP7031678B2 (ja) セラミック基板の製造方法、セラミック基板、及び、モジュール
JP4705320B2 (ja) 多層セラミック基板の製造方法
JPWO2006040941A1 (ja) 積層セラミック部品とその製造方法
JP2007067364A (ja) チップ型電子部品を搭載したセラミック基板及びその製造方法
JP4291656B2 (ja) キャビティ付き多層セラミック基板の製造方法
JP2005116938A (ja) キャビティ付き多層セラミック基板およびその製造方法
JP2006147901A (ja) 積層電子部品、その製造方法およびその特性測定方法
WO2009151006A1 (ja) セラミック成形体の製造方法
JP4089356B2 (ja) 多層セラミック基板の製造方法
JP4003011B2 (ja) キャビティ付き多層セラミック基板およびその製造方法
JP2006173240A (ja) セラミック基板の製造方法
WO2022270299A1 (ja) 積層セラミック電子部品およびその製造方法
JP2005064350A (ja) 多層セラミック基板の製造方法
CN210670754U (zh) 一种多层陶瓷电路板
JP2004087990A (ja) 複合体およびその製造方法、並びにセラミック基板の製造方法
JP4196730B2 (ja) セラミック多層基板の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060821

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090602

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090630

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090822

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20100921

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101210

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20101217

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110215

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110311

R150 Certificate of patent or registration of utility model

Ref document number: 4705320

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140318

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees