JP2003107105A - プローブカード - Google Patents
プローブカードInfo
- Publication number
- JP2003107105A JP2003107105A JP2001297633A JP2001297633A JP2003107105A JP 2003107105 A JP2003107105 A JP 2003107105A JP 2001297633 A JP2001297633 A JP 2001297633A JP 2001297633 A JP2001297633 A JP 2001297633A JP 2003107105 A JP2003107105 A JP 2003107105A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- probe
- probe card
- interposer substrate
- offset
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 239000000523 sample Substances 0.000 title claims abstract description 91
- 239000000758 substrate Substances 0.000 claims abstract description 104
- 239000011347 resin Substances 0.000 claims description 8
- 229920005989 resin Polymers 0.000 claims description 8
- 229910000679 solder Inorganic materials 0.000 abstract description 9
- 238000010586 diagram Methods 0.000 description 11
- 239000003351 stiffener Substances 0.000 description 8
- 239000004065 semiconductor Substances 0.000 description 6
- 239000003990 capacitor Substances 0.000 description 4
- 239000004593 Epoxy Substances 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 239000011111 cardboard Substances 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000007689 inspection Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000000465 moulding Methods 0.000 description 1
- 229910001120 nichrome Inorganic materials 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
- G01R1/02—General constructional details
- G01R1/06—Measuring leads; Measuring probes
- G01R1/067—Measuring probes
- G01R1/073—Multiple probes
- G01R1/07307—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card
- G01R1/07342—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card the body of the probe being at an angle other than perpendicular to test object, e.g. probe card
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Measuring Leads Or Probes (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Testing Of Individual Semiconductor Devices (AREA)
Abstract
(57)【要約】
【課題】 プローブ針の位置決め精度を向上させるプロ
ーブカードを得る。 【解決手段】 プローブカード基板11とインターポー
ザ基板12との間に半田22,23により電気的に接続
されたオフセット基板21を備えた。プローブ針13の
位置決めについては、位置決め穴15aの深さを、イン
ターポーザ基板12の厚みに加え、オフセット基板21
の厚みの分だけ確保することができる。その結果、プロ
ーブ針13の位置決め精度を向上させることができる。
ーブカードを得る。 【解決手段】 プローブカード基板11とインターポー
ザ基板12との間に半田22,23により電気的に接続
されたオフセット基板21を備えた。プローブ針13の
位置決めについては、位置決め穴15aの深さを、イン
ターポーザ基板12の厚みに加え、オフセット基板21
の厚みの分だけ確保することができる。その結果、プロ
ーブ針13の位置決め精度を向上させることができる。
Description
【0001】
【発明の属する技術分野】この発明は、半導体装置のウ
エハテスト用のプローブカード(ウエハテスト検査治
具)に関するものである。
エハテスト用のプローブカード(ウエハテスト検査治
具)に関するものである。
【0002】
【従来の技術】図4は従来のウエハテスト時のプローブ
部分の概略を示す構成図であり、図において、1は被測
定ウエハ2を載せるウエハステージである。3はテスト
ヘッド、4はパフォーマンスボード、5はポゴピンリン
グである。6はプローブカード基板、7はプローブ針で
あり、プローブカード8を構成するものである。半導体
装置は、ウエハ段階において、図4に示された構成によ
りウエハテストされる。その際、プローブカード8のプ
ローブ針7によって、被測定ウエハ2のパッドを傷付け
て電気的接触を得て、テスタで半導体装置の機能を検査
する。
部分の概略を示す構成図であり、図において、1は被測
定ウエハ2を載せるウエハステージである。3はテスト
ヘッド、4はパフォーマンスボード、5はポゴピンリン
グである。6はプローブカード基板、7はプローブ針で
あり、プローブカード8を構成するものである。半導体
装置は、ウエハ段階において、図4に示された構成によ
りウエハテストされる。その際、プローブカード8のプ
ローブ針7によって、被測定ウエハ2のパッドを傷付け
て電気的接触を得て、テスタで半導体装置の機能を検査
する。
【0003】図5は従来の垂直型プローブカードを示す
構成図であり、図において、6はプローブカード基板、
7はプローブ針、9はスペーストランスフォーマ、10
はワイヤ配線である。この垂直型プローブカードでは、
プローブカード基板6とプローブ針7とが、スペースト
ランスフォーマ9を介してニクロム線や同軸ケーブル等
のワイヤ配線10を通じて接続されている。また、ワイ
ヤ配線10は、半田付けにより接続されている。その場
合、半導体装置の高集積化およびパッド数の増加による
プローブ針7の高密度化により、ワイヤ配線10の半田
付けが困難になり工期が増大したり、ワイヤ配線10の
高密度化により、プローブカード基板6およびプローブ
針7間の波形伝送性能が低下して、半導体装置の高速化
(動作周波数の向上)に対応できないなどの課題があっ
た。
構成図であり、図において、6はプローブカード基板、
7はプローブ針、9はスペーストランスフォーマ、10
はワイヤ配線である。この垂直型プローブカードでは、
プローブカード基板6とプローブ針7とが、スペースト
ランスフォーマ9を介してニクロム線や同軸ケーブル等
のワイヤ配線10を通じて接続されている。また、ワイ
ヤ配線10は、半田付けにより接続されている。その場
合、半導体装置の高集積化およびパッド数の増加による
プローブ針7の高密度化により、ワイヤ配線10の半田
付けが困難になり工期が増大したり、ワイヤ配線10の
高密度化により、プローブカード基板6およびプローブ
針7間の波形伝送性能が低下して、半導体装置の高速化
(動作周波数の向上)に対応できないなどの課題があっ
た。
【0004】このような課題を解決するため、特に、半
導体装置の高速化に対応するために図6に示す構造のも
のがある。図6は従来のインターポーザ基板を用いたプ
ローブカードを示す構成図であり、図において、11は
プローブカード基板、12はプローブカード基板11の
下面に半田付けされたインターポーザ基板、13はイン
ターポーザ基板12の下面に電気的に接触するように形
成されたプローブ針である。14a〜14dはプローブ
カード基板11を支持するスティフナー、15a,15
bはスティフナー14b,14dに設けられたプローブ
針13の位置決め穴、16a,16bは位置決め穴15
a,15bに挿入することでプローブ針13を固定する
位置決めピンである。図において、インターポーザ基板
12は、プローブカード基板11の下面に半田付けさ
れ、また、プローブ針13は、インターポーザ基板12
の下面に電気的に接触するように形成されている。この
プローブ針13のインターポーザ基板12への位置決め
および固定は、インターポーザ基板12の下面側からプ
ローブ針13を配置し、スティフナー14b,14dに
設けられた位置決め穴15a,15bに位置決めピン1
6a,16bを挿入することにより行われる。
導体装置の高速化に対応するために図6に示す構造のも
のがある。図6は従来のインターポーザ基板を用いたプ
ローブカードを示す構成図であり、図において、11は
プローブカード基板、12はプローブカード基板11の
下面に半田付けされたインターポーザ基板、13はイン
ターポーザ基板12の下面に電気的に接触するように形
成されたプローブ針である。14a〜14dはプローブ
カード基板11を支持するスティフナー、15a,15
bはスティフナー14b,14dに設けられたプローブ
針13の位置決め穴、16a,16bは位置決め穴15
a,15bに挿入することでプローブ針13を固定する
位置決めピンである。図において、インターポーザ基板
12は、プローブカード基板11の下面に半田付けさ
れ、また、プローブ針13は、インターポーザ基板12
の下面に電気的に接触するように形成されている。この
プローブ針13のインターポーザ基板12への位置決め
および固定は、インターポーザ基板12の下面側からプ
ローブ針13を配置し、スティフナー14b,14dに
設けられた位置決め穴15a,15bに位置決めピン1
6a,16bを挿入することにより行われる。
【0005】
【発明が解決しようとする課題】従来のプローブカード
は以上のように構成されているので、図6に示したプロ
ーブカードでは、インターポーザ基板12の成形のしや
すさから、そのインターポーザ基板12そのものが薄く
なる傾向にある。しかしながら、インターポーザ基板1
2が薄くなると、スティフナー14b,14dに設けら
れた位置決め穴15a,15bも浅くしなければなら
ず、その結果、位置決めピン16a,16bによるプロ
ーブ針13のインターポーザ基板12への固定が不十分
になり、プローブ針13の位置決め精度が低下してしま
う。特に、インターポーザ基板12の厚さが1.2mm
未満になると、位置決め精度の低下が顕著になってしま
う課題があった。また、インターポーザ基板12が薄く
なると、プローブ針13の被測定ウエハ2への押圧時に
おけるプローブ針13からインターポーザ基板12への
圧力によって、インターポーザ基板12が反ってしま
う。この反りにより、インターポーザ基板12とプロー
ブカード基板11との半田付近の接触が不安定になった
り、インターポーザ基板12の損傷、破損などが生じて
しまう課題があった。なお、インターポーザ基板12の
構成は、プローブカード基板11側の端子レイアウトが
プローブ針13側の端子レイアウトよりピッチが広く、
例えば、プローブカード基板11側の端子レイアウトが
0.8mmピッチで、プローブ針13側の端子レイアウ
トが0.1〜0.2mmピッチの場合、プローブ針13
の被測定ウエハ2への押圧時には、少なくとも0.8m
m×0.8mmの領域を、9〜16ピン分のプローブで
押し上げることとなり、0.8mm×0.8mmの領域
に約1〜2kgfもの荷重がかかる。
は以上のように構成されているので、図6に示したプロ
ーブカードでは、インターポーザ基板12の成形のしや
すさから、そのインターポーザ基板12そのものが薄く
なる傾向にある。しかしながら、インターポーザ基板1
2が薄くなると、スティフナー14b,14dに設けら
れた位置決め穴15a,15bも浅くしなければなら
ず、その結果、位置決めピン16a,16bによるプロ
ーブ針13のインターポーザ基板12への固定が不十分
になり、プローブ針13の位置決め精度が低下してしま
う。特に、インターポーザ基板12の厚さが1.2mm
未満になると、位置決め精度の低下が顕著になってしま
う課題があった。また、インターポーザ基板12が薄く
なると、プローブ針13の被測定ウエハ2への押圧時に
おけるプローブ針13からインターポーザ基板12への
圧力によって、インターポーザ基板12が反ってしま
う。この反りにより、インターポーザ基板12とプロー
ブカード基板11との半田付近の接触が不安定になった
り、インターポーザ基板12の損傷、破損などが生じて
しまう課題があった。なお、インターポーザ基板12の
構成は、プローブカード基板11側の端子レイアウトが
プローブ針13側の端子レイアウトよりピッチが広く、
例えば、プローブカード基板11側の端子レイアウトが
0.8mmピッチで、プローブ針13側の端子レイアウ
トが0.1〜0.2mmピッチの場合、プローブ針13
の被測定ウエハ2への押圧時には、少なくとも0.8m
m×0.8mmの領域を、9〜16ピン分のプローブで
押し上げることとなり、0.8mm×0.8mmの領域
に約1〜2kgfもの荷重がかかる。
【0006】この発明は上記のような課題を解決するた
めになされたもので、プローブ針の位置決め精度を向上
させたり、インターポーザ基板の反りを抑えるプローブ
カードを得ることを目的とする。
めになされたもので、プローブ針の位置決め精度を向上
させたり、インターポーザ基板の反りを抑えるプローブ
カードを得ることを目的とする。
【0007】
【課題を解決するための手段】この発明に係るプローブ
カードは、プローブカード基板とインターポーザ基板と
の間に電気的に接続されたオフセット基板を備えたもの
である。
カードは、プローブカード基板とインターポーザ基板と
の間に電気的に接続されたオフセット基板を備えたもの
である。
【0008】この発明に係るプローブカードは、オフセ
ット基板とインターポーザ基板との間の全面に樹脂を充
填したものである。
ット基板とインターポーザ基板との間の全面に樹脂を充
填したものである。
【0009】
【発明の実施の形態】以下、この発明の実施の一形態を
説明する。 実施の形態1.図1はこの発明の実施の形態1によるイ
ンターポーザ基板を用いたプローブカードを示す構成
図、図2はプローブカードのA部、B部の詳細を示す構
成図であり、図において、11はプローブカード基板、
11aはそのスルーホール配線である。21はプローブ
カード基板11の下面のスルーホール配線11aに半田
付けされたオフセット基板、21aはそのスルーホール
配線、22はその半田である。12はオフセット基板2
1の下面のスルーホール配線21aに半田付けされたイ
ンターポーザ基板、12aはその導電配線、23はその
半田である。13はインターポーザ基板12の下面に電
気的に接触するように形成されたプローブ針、13aは
そのピンである。14a〜14dはプローブカード基板
11を支持するスティフナー(プローブ針位置決め部
材)、15a,15bはスティフナー14b,14dに
設けられたプローブ針13の位置決め穴(プローブ針位
置決め部材)、16a,16bは位置決め穴15a,1
5bに挿入することでプローブ針13を固定する位置決
めピン(プローブ針位置決め部材)である。
説明する。 実施の形態1.図1はこの発明の実施の形態1によるイ
ンターポーザ基板を用いたプローブカードを示す構成
図、図2はプローブカードのA部、B部の詳細を示す構
成図であり、図において、11はプローブカード基板、
11aはそのスルーホール配線である。21はプローブ
カード基板11の下面のスルーホール配線11aに半田
付けされたオフセット基板、21aはそのスルーホール
配線、22はその半田である。12はオフセット基板2
1の下面のスルーホール配線21aに半田付けされたイ
ンターポーザ基板、12aはその導電配線、23はその
半田である。13はインターポーザ基板12の下面に電
気的に接触するように形成されたプローブ針、13aは
そのピンである。14a〜14dはプローブカード基板
11を支持するスティフナー(プローブ針位置決め部
材)、15a,15bはスティフナー14b,14dに
設けられたプローブ針13の位置決め穴(プローブ針位
置決め部材)、16a,16bは位置決め穴15a,1
5bに挿入することでプローブ針13を固定する位置決
めピン(プローブ針位置決め部材)である。
【0010】次に動作について説明する。この実施の形
態1では、任意の厚さで形成可能なオフセット基板21
を、プローブカード基板11と薄型が要求されるインタ
ーポーザ基板12との間に設けるものである。なお、プ
ローブカード基板11およびオフセット基板21間、オ
フセット基板21およびインターポーザ基板12間は、
それぞれ半田22,23により電気的に接続される。こ
のオフセット基板21は、スティフナー14b,14d
に設けられたプローブ針13の位置決め穴15a,15
bの深さを確保するために設けられる。プローブ針13
の位置決め精度を十分に確保するためには、例えば、
1.2mm以上の深さが必要である。したがって、この
オフセット基板21を任意の厚さで形成することによ
り、位置決め穴15a,15bの深さを1.2mm以上
にすることができる。例えば、図2において、インター
ポーザ基板12の厚さが0.8mmである場合には、位
置決め穴15a,15bの深さを1.2mm以上にする
ために、オフセット基板21の厚さを0.4mm以上に
すれば良いことが分かる。
態1では、任意の厚さで形成可能なオフセット基板21
を、プローブカード基板11と薄型が要求されるインタ
ーポーザ基板12との間に設けるものである。なお、プ
ローブカード基板11およびオフセット基板21間、オ
フセット基板21およびインターポーザ基板12間は、
それぞれ半田22,23により電気的に接続される。こ
のオフセット基板21は、スティフナー14b,14d
に設けられたプローブ針13の位置決め穴15a,15
bの深さを確保するために設けられる。プローブ針13
の位置決め精度を十分に確保するためには、例えば、
1.2mm以上の深さが必要である。したがって、この
オフセット基板21を任意の厚さで形成することによ
り、位置決め穴15a,15bの深さを1.2mm以上
にすることができる。例えば、図2において、インター
ポーザ基板12の厚さが0.8mmである場合には、位
置決め穴15a,15bの深さを1.2mm以上にする
ために、オフセット基板21の厚さを0.4mm以上に
すれば良いことが分かる。
【0011】以上のように、この実施の形態1によれ
ば、位置決め穴15a,15bの深さを、インターポー
ザ基板12の厚みに加えて、任意の厚さで形成可能なオ
フセット基板21の厚みの分だけ確保することができ、
プローブ針13の位置決め精度を向上させることができ
る。また、オフセット基板21は、インターポーザ基板
12と同一の外形サイズで、そのインターポーザ基板1
2の上面の端子配置と同一の配置でスルーホール配線2
1aを設けたものであり、簡単な仕様の構成により実現
することができる。さらに、このオフセット基板21
に、コンデンサ実装領域を設けて、バイパスコンデンサ
を設けても良く、また、このオフセット基板21を高誘
電体材料により成形して、バイパスコンデンサの役目を
担っても良い。
ば、位置決め穴15a,15bの深さを、インターポー
ザ基板12の厚みに加えて、任意の厚さで形成可能なオ
フセット基板21の厚みの分だけ確保することができ、
プローブ針13の位置決め精度を向上させることができ
る。また、オフセット基板21は、インターポーザ基板
12と同一の外形サイズで、そのインターポーザ基板1
2の上面の端子配置と同一の配置でスルーホール配線2
1aを設けたものであり、簡単な仕様の構成により実現
することができる。さらに、このオフセット基板21
に、コンデンサ実装領域を設けて、バイパスコンデンサ
を設けても良く、また、このオフセット基板21を高誘
電体材料により成形して、バイパスコンデンサの役目を
担っても良い。
【0012】実施の形態2.図3はこの発明の実施の形
態2によるインターポーザ基板を用いたプローブカード
の詳細を示す構成図であり、図において、24はオフセ
ット基板21とインターポーザ基板12との間の全面に
充填されたエポキシ等の樹脂である。その他の構成につ
いては、実施の形態1と同一である。
態2によるインターポーザ基板を用いたプローブカード
の詳細を示す構成図であり、図において、24はオフセ
ット基板21とインターポーザ基板12との間の全面に
充填されたエポキシ等の樹脂である。その他の構成につ
いては、実施の形態1と同一である。
【0013】次に動作について説明する。この実施の形
態2では、オフセット基板21とインターポーザ基板1
2とを半田23により半田付けすると共に、それらオフ
セット基板21とインターポーザ基板12との間の全面
に樹脂24を充填するものである。
態2では、オフセット基板21とインターポーザ基板1
2とを半田23により半田付けすると共に、それらオフ
セット基板21とインターポーザ基板12との間の全面
に樹脂24を充填するものである。
【0014】以上のように、この実施の形態2によれ
ば、実施の形態1と同様に、プローブ針13の位置決め
精度を向上させることができる。また、樹脂24の全面
充填により、オフセット基板21とインターポーザ基板
12との間の半田23の剥離等による電気的に接続の不
安定さを防止すると共に、オフセット基板21とインタ
ーポーザ基板12とが一体化され、これによる厚みの増
加により、インターポーザ基板12の反りを抑えること
ができると共に、そのインターポーザ基板12の損傷、
破損を防止することができる。
ば、実施の形態1と同様に、プローブ針13の位置決め
精度を向上させることができる。また、樹脂24の全面
充填により、オフセット基板21とインターポーザ基板
12との間の半田23の剥離等による電気的に接続の不
安定さを防止すると共に、オフセット基板21とインタ
ーポーザ基板12とが一体化され、これによる厚みの増
加により、インターポーザ基板12の反りを抑えること
ができると共に、そのインターポーザ基板12の損傷、
破損を防止することができる。
【0015】
【発明の効果】以上のように、この発明によれば、プロ
ーブカード基板とインターポーザ基板との間に電気的に
接続されたオフセット基板を備えるように構成したの
で、プローブ針位置決め部材では、その位置決め穴の深
さを、インターポーザ基板の厚みに加え、オフセット基
板の厚みの分だけ確保することができる。その結果、プ
ローブ針の位置決め精度を向上させることができる。ま
た、オフセット基板にバイパスコンデンサを設けること
もできる効果がある。
ーブカード基板とインターポーザ基板との間に電気的に
接続されたオフセット基板を備えるように構成したの
で、プローブ針位置決め部材では、その位置決め穴の深
さを、インターポーザ基板の厚みに加え、オフセット基
板の厚みの分だけ確保することができる。その結果、プ
ローブ針の位置決め精度を向上させることができる。ま
た、オフセット基板にバイパスコンデンサを設けること
もできる効果がある。
【0016】この発明によれば、オフセット基板とイン
ターポーザ基板との間の全面に樹脂を充填するように構
成したので、オフセット基板とインターポーザ基板との
間の電気的に接続の不安定さを防止すると共に、樹脂の
全面充填によりオフセット基板とインターポーザ基板と
が一体化され、これによる厚みの増加により、インター
ポーザ基板の反りを抑えることができると共に、損傷、
破損を防止することができる効果がある。
ターポーザ基板との間の全面に樹脂を充填するように構
成したので、オフセット基板とインターポーザ基板との
間の電気的に接続の不安定さを防止すると共に、樹脂の
全面充填によりオフセット基板とインターポーザ基板と
が一体化され、これによる厚みの増加により、インター
ポーザ基板の反りを抑えることができると共に、損傷、
破損を防止することができる効果がある。
【図1】 この発明の実施の形態1によるインターポー
ザ基板を用いたプローブカードを示す構成図である。
ザ基板を用いたプローブカードを示す構成図である。
【図2】 プローブカードのA部、B部の詳細を示す構
成図である。
成図である。
【図3】 この発明の実施の形態2によるインターポー
ザ基板を用いたプローブカードの詳細を示す構成図であ
る。
ザ基板を用いたプローブカードの詳細を示す構成図であ
る。
【図4】 従来のウエハテスト時のプローブ部分の概略
を示す構成図である。
を示す構成図である。
【図5】 従来の垂直型プローブカードを示す構成図で
ある。
ある。
【図6】 従来のインターポーザ基板を用いたプローブ
カードを示す構成図である。
カードを示す構成図である。
11 プローブカード基板、11a,21a スルーホ
ール配線、12 インターポーザ基板、12a 導電配
線、13 プローブ針、13a ピン、14a〜14d
スティフナー(プローブ針位置決め部材)、15a,
15b 位置決め穴(プローブ針位置決め部材)、16
a,16b 位置決めピン(プローブ針位置決め部
材)、21 オフセット基板、22,23 半田、24
樹脂。
ール配線、12 インターポーザ基板、12a 導電配
線、13 プローブ針、13a ピン、14a〜14d
スティフナー(プローブ針位置決め部材)、15a,
15b 位置決め穴(プローブ針位置決め部材)、16
a,16b 位置決めピン(プローブ針位置決め部
材)、21 オフセット基板、22,23 半田、24
樹脂。
Claims (2)
- 【請求項1】 プローブカード基板に電気的に接続され
たオフセット基板と、上記オフセット基板に電気的に接
続されたインターポーザ基板と、上記インターポーザ基
板に電気的に接触するように形成されたプローブ針と、
上記プローブカード基板を支持すると共に、上記インタ
ーポーザ基板に上記プローブ針が電気的に接触するよう
にそのプローブ針を位置決め固定するプローブ針位置決
め部材とを備えたプローブカード。 - 【請求項2】 オフセット基板とインターポーザ基板と
の間の全面に樹脂を充填したことを特徴とする請求項1
記載のプローブカード。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001297633A JP2003107105A (ja) | 2001-09-27 | 2001-09-27 | プローブカード |
US10/225,193 US6727714B2 (en) | 2001-09-27 | 2002-08-22 | Probe card |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001297633A JP2003107105A (ja) | 2001-09-27 | 2001-09-27 | プローブカード |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2003107105A true JP2003107105A (ja) | 2003-04-09 |
Family
ID=19118670
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001297633A Withdrawn JP2003107105A (ja) | 2001-09-27 | 2001-09-27 | プローブカード |
Country Status (2)
Country | Link |
---|---|
US (1) | US6727714B2 (ja) |
JP (1) | JP2003107105A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008209408A (ja) * | 2007-02-08 | 2008-09-11 | Feinmetall Gmbh | 電気被検体の検査のための電気検査装置 |
JP2010019697A (ja) * | 2008-07-10 | 2010-01-28 | Nec Electronics Corp | 中継基板、その製造方法、プローブカード、半導体ウェハの検査方法および半導体装置の製造方法 |
CN103698561A (zh) * | 2013-11-04 | 2014-04-02 | 威盛电子股份有限公司 | 探针卡 |
Families Citing this family (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7262611B2 (en) * | 2000-03-17 | 2007-08-28 | Formfactor, Inc. | Apparatuses and methods for planarizing a semiconductor contactor |
JP2005061851A (ja) * | 2003-08-12 | 2005-03-10 | Japan Electronic Materials Corp | プローブカード用基板 |
DE102004027886A1 (de) * | 2004-05-28 | 2005-12-22 | Feinmetall Gmbh | Prüfeinrichtung zur elektrischen Prüfung eines Prüflings sowie Verfahren zur Herstellung einer Prüfeinrichtung |
US7180318B1 (en) | 2004-10-15 | 2007-02-20 | Xilinx, Inc. | Multi-pitch test probe assembly for testing semiconductor dies having contact pads |
US20060109014A1 (en) * | 2004-11-23 | 2006-05-25 | Te-Tsung Chao | Test pad and probe card for wafer acceptance testing and other applications |
KR100592214B1 (ko) * | 2005-03-21 | 2006-06-26 | 주식회사 파이컴 | 프로브 카드 제조방법 |
US7642793B2 (en) | 2006-11-22 | 2010-01-05 | Taiwan Semiconductor Manufacturing Company, Ltd. | Ultra-fine pitch probe card structure |
US7696766B2 (en) * | 2007-01-31 | 2010-04-13 | Taiwan Semiconductor Manufacturing Company, Ltd. | Ultra-fine pitch probe card structure |
JPWO2008123076A1 (ja) * | 2007-03-26 | 2010-07-15 | 株式会社アドバンテスト | 接続用ボード、プローブカード及びそれを備えた電子部品試験装置 |
US7733102B2 (en) * | 2007-07-10 | 2010-06-08 | Taiwan Semiconductor Manufacturing Company, Ltd. | Ultra-fine area array pitch probe card |
TW201018917A (en) * | 2008-11-13 | 2010-05-16 | Mpi Corp | Method of manufacturing probe card and structure thereof |
US8878560B2 (en) | 2010-12-30 | 2014-11-04 | Taiwan Semiconductor Manufacturing Company, Ltd. | High frequency probing structure |
US8841931B2 (en) * | 2011-01-27 | 2014-09-23 | Taiwan Semiconductor Manufacturing Company, Ltd. | Probe card wiring structure |
US9759745B2 (en) | 2014-04-29 | 2017-09-12 | Taiwan Semiconductor Manufacturing Company Ltd. | Probe card |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05136224A (ja) | 1991-11-14 | 1993-06-01 | Nec Corp | Ic試験装置 |
US5534784A (en) | 1994-05-02 | 1996-07-09 | Motorola, Inc. | Method for probing a semiconductor wafer |
US6483328B1 (en) * | 1995-11-09 | 2002-11-19 | Formfactor, Inc. | Probe card for probing wafers with raised contact elements |
US5828226A (en) * | 1996-11-06 | 1998-10-27 | Cerprobe Corporation | Probe card assembly for high density integrated circuits |
US6456099B1 (en) * | 1998-12-31 | 2002-09-24 | Formfactor, Inc. | Special contact points for accessing internal circuitry of an integrated circuit |
-
2001
- 2001-09-27 JP JP2001297633A patent/JP2003107105A/ja not_active Withdrawn
-
2002
- 2002-08-22 US US10/225,193 patent/US6727714B2/en not_active Expired - Lifetime
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008209408A (ja) * | 2007-02-08 | 2008-09-11 | Feinmetall Gmbh | 電気被検体の検査のための電気検査装置 |
JP2010019697A (ja) * | 2008-07-10 | 2010-01-28 | Nec Electronics Corp | 中継基板、その製造方法、プローブカード、半導体ウェハの検査方法および半導体装置の製造方法 |
US7868469B2 (en) | 2008-07-10 | 2011-01-11 | Renesas Electronics Corporation | Adapter board and method for manufacturing same, probe card, method for inspecting semiconductor wafer, and method for manufacturing semiconductor device |
US8114687B2 (en) | 2008-07-10 | 2012-02-14 | Renesas Electronics Corporation | Adapter board and method for manufacturing same, probe card, method for inspecting semiconductor wafer, and method for manufacturing semiconductor device |
CN103698561A (zh) * | 2013-11-04 | 2014-04-02 | 威盛电子股份有限公司 | 探针卡 |
JP2015090363A (ja) * | 2013-11-04 | 2015-05-11 | ヴイアイエー・テクノロジーズ・インコーポレイテッド | プローブカード |
US10119995B2 (en) | 2013-11-04 | 2018-11-06 | Via Technologies, Inc. | Probe card |
Also Published As
Publication number | Publication date |
---|---|
US20030057976A1 (en) | 2003-03-27 |
US6727714B2 (en) | 2004-04-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2003107105A (ja) | プローブカード | |
KR100843202B1 (ko) | 기판 양면에 검사용 패드를 갖는 반도체 패키지 및검사방법 | |
US5002895A (en) | Wire bonding method with a frame, for connecting an electronic component for testing and mounting | |
US7129730B2 (en) | Probe card assembly | |
JP2005010147A (ja) | 検査機能付きモジュール及びその検査方法。 | |
US6177722B1 (en) | Leadless array package | |
US20040017216A1 (en) | Multi-socket board for open/short tester | |
JP2010021362A (ja) | 半導体装置の製造方法 | |
KR20040080739A (ko) | 테스트 패드를 갖는 반도체 칩과 그를 이용한 테이프캐리어 패키지 | |
US6433565B1 (en) | Test fixture for flip chip ball grid array circuits | |
US6281693B1 (en) | Semiconductor device test board and a method of testing a semiconductor device | |
JPS612338A (ja) | 検査装置 | |
JP2003255023A (ja) | プローブカード及びプローブカード試験方法 | |
JP2001357914A (ja) | 電気回路基板に対する同軸ケーブルの接続構造 | |
JP3249865B2 (ja) | 半導体集積回路装置の製造方法 | |
JP4022698B2 (ja) | 検査回路基板 | |
JPH11260871A (ja) | プローブ装置 | |
KR100723206B1 (ko) | 니들 연결용 pcb를 구비한 프로브 카드 | |
KR100499196B1 (ko) | Ic 소켓첨부 dut 보드 | |
JP3707857B2 (ja) | マウント用基板およびそれを用いた半導体装置ならびに半導体チップの評価方法 | |
JPH06232295A (ja) | 集積回路 | |
KR100508088B1 (ko) | 칩 스케일 패키지의 테스트 장치 및 방법 | |
US20060091384A1 (en) | Substrate testing apparatus with full contact configuration | |
KR100389227B1 (ko) | 평면 실장형 반도체 장치용 검사장치 및 그 검사방법 | |
KR100253278B1 (ko) | 집적회로 테스트용 소켓 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20060123 |
|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20071101 |
|
A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20081202 |