KR100508088B1

KR100508088B1 - 칩 스케일 패키지의 테스트 장치 및 방법

Info

Publication number: KR100508088B1
Application number: KR10-2003-0012769A
Authority: KR
Inventors: 최종문; 이기원; 손동우
Original assignee: 삼성전자주식회사
Priority date: 2003-02-28
Filing date: 2003-02-28
Publication date: 2005-08-17
Also published as: KR20040077270A

Abstract

본 발명은 칩 스케일 패키지(chip scaled package : CSP)와 이를 실장하는 인쇄 회로 기판의 패드부사이의 전기적 특성을 테스트하는 장치에 관한 것으로, 상기 장치는 테스터기, 연결보드, 연결블럭, 소켓, 그리고 가이드부를 구비한다. 본 발명에 의하면 연결블럭의 포고핀들이 매우 용이하게 CSP의 패드부의 패드들과 정확한 위치에 접촉될 수 있어 테스트의 신뢰성을 향상할 수 있는 효과가 있다.

Description

칩 스케일 패키지의 테스트 장치 및 방법{APPARATUS AND METHOD FOR TESTING CHIP SCALED PACKAGE}

본 발명은 반도체 칩의 테스트 장치 및 방법에 관한 것으로, 더 상세하게는 칩 스케일 패키지(chip scaled package : CSP)와 이를 실장하는 인쇄 회로 기판의 패드부사이의 전기적 특성을 테스트하는 장치 및 방법에 관한 것이다.

최근 전자 기기가 경박소형화됨에 따라 패키지 조립 기술도 고속, 고기능, 고밀도 실장이 요구되고 있다. 이러한 요구에 따라 최근 반도체 소자를 최소한의 크기로 패키징(packaging)하는 BGA(Ball Grid Array), FBGA(Fine pitch Ball Grid Array) 패키지, μBGA(micro Ball Grid Array) 패키지, TBGA(Tape Ball Grid Array) 패키지와 같은 칩 스케일 패키지(CSP; Chip Scale Package)가 주로 사용되고 있다. 이러한 반도체 칩 패키지는 각각 다양한 형태의 구조를 가지고 있으나 대부분 외부 기판에 실장을 위하여 외부접속단자로서 볼을 구비하는 것이 일반적이다.

상술한 칩 스케일 패키지는 노트북, 휴대폰 또는 개인 휴대통신 단말기(PDA: Personal Digital Assistance)등과 같은 전자기기의 인쇄회로기판(Printed circuit board, 이하'PCB')의 패드부에 장착된다. 그러나 CSP를 PCB의 패드부에 실장될 때, 불량분석 등의 조사를 위해 PCB의 패드부와 CSP간의 전기적 특성을 테스트하여야 하는데, 일반적으로 외부접속단자인 볼이 CSP의 하부면에 위치되므로 테스트 자체가 불가능하다.

본 발명은 CSP와 이것이 실장되는 PCB의 패드부간의 전기적 특성을 용이하게 검사할 수 있는 테스트 장치 및 테스트 방법을 제공하는 것을 목적으로 한다.

상술한 목적을 달성하기 위하여 본 발명인 테스트 장치는 테스터기, 연결보드, 연결블럭, 소켓, 그리고 가이드부를 구비한다. 연결보드는 상부패드부와 하부패드부를 가지며 상기 상부패드부 및 상기 하부패드부는 연결라인에 의해 전기적으로 연결된다. 연결보드의 상부면에는 상기 연결라인과 전기적으로 연결되며 상기 테스터기가 연결되는 프로빙부가 설치된다. 상기 연결블럭에 일단이 상기 외부기판의 패드부에 형성된 패드들과 접촉되고, 타단은 상기 연결보드의 하부패드부에 형성된 패드들과 접촉되는 포고핀들을 가진다. 상기 소켓은 일단이 칩 스케일 패키지의 하부면에 형성된 외부연결단자와 접촉되고, 타단은 상기 연결보드의 상부패드부에 형성된 패드들과 접촉되는 포고핀들을 가진다. 상기 가이드부는 상기 연결블록의 포고핀들이 상기 외부기판의 패드부에 형성된 패드들과 정확하게 대응되는 위치에 놓이도록 안내하며, 상기 가이드 중앙에는 상기 연결블록이 삽입되는 통공이 형성된다. 상기 가이드부는 상기 외부기판의 패드부의 최외곽에 형성된 패드들과 대응되는 형상의 홀이 형성되도록 상기 통공의 내측면으로부터 안쪽으로 돌출된 정렬부를 가진다. 상기 연결보드는 가이드 홀들을 가지고 상기 가이드부는 상기 연결보드와 결합된 상기 연결블록이 상기 가이드부의 통공에 정확히 삽입될 수 있도록 그 상부면에 상기 가이드 홀들에 삽입되는 가이드 핀을 가진다.

또한, 본 발명의 테스트 방법은 가이드부에 형성된 통공을 상기 외부기판에 형성된 패드부의 상부에 위치시키는 단계, 칩스케일 패키지와 연결보드에 형성된 상부패드부를 전기적으로 연결하는 포고핀들을 가지는 소켓과, 그리고 상기 연결보드에 형성된 하부패드부와 상기 외부기판에 형성된 패드부를 전기적으로 연결시키는 포고핀들을 가지는 연결블록을 상기 연결보드에 결합하는 단계, 상기 연결블록을 상기 가이드부의 통공에 삽입하는 단계, 그리고 테스터기를 상기 상부패드부 및 상기 하부패드부와 전기적으로 연결된 프로빙부에 연결하여 테스트하는 단계를 포함한다.

이하, 본 발명의 실시예를 첨부된 도면 도 1 내지 도 5를 참조하면서 보다 상세히 설명한다.

본 발명의 실시예는 여러 가지 형태로 변형될 수 있으며, 본 발명의 범위가 아래에서 상술하는 실시예로 인해 한정되어 지는 것으로 해석되어져서는 안 된다. 본 실시예는 당업계에서 평균적인 지식을 가진 자에게 본 발명을 보다 완전하게 설명하기 위해서 제공되어지는 것이다. 따라서 도면에서의 요소의 형상은 보다 명확한 설명을 강조하기 위해서 과장되어진 것이다.

도 1은 일반적인 휴대폰에 사용되는 인쇄 회로 기판(Printed Circuit Board , 이하 PCB)(10)을 보여주는 도면이다. PCB(10)에는 칩 스케일 패키지(Chip Scaled Package, 이하 CSP)(20)가 놓여지는 패드부(12)가 위치되며, 패드부(12)에는 CSP(20)의 하부에 형성된 외부접속단자인 솔더볼(22)과 각각 접촉되는 패드들(13)이 균일한 간격으로 배치된다. 도 1에 도시된 바와 같이 패드부(12)의 주변에는 복수의 주변기기(16)들이 설치되어 있다.

도 2와 도 3은 각각 본 발명의 바람직한 일예에 따른 테스트 장치가 분해된 상태와 결합된 상태를 보여주는 도면이다. 도 2 및 도 3을 참조하면, 테스트 장치는 가이드부(guide part)(100), 연결블록(connection block)(200), 연결보드(connection board)(300), 소켓(socket)(400), 그리고 테스터기(tester)(600)를 구비한다.

소켓(400)의 상부면에는 홈(410)이 형성되며, 홈(410)에는 테스트하고자 하는 CSP(20)가 외부 접속단자인 솔더볼(solder ball)(22)이 아래로 향하도록 삽입된다. 홈(410)의 아래에는 복수의 포고핀들(pogo pins)(420)이 소켓(400)의 상부면과 하부면으로부터 각각 소정길이 돌출되도록 길이방향으로 소켓(400)에 삽입된다. 포고핀(420)은 CSP(20)의 솔더볼(22)과 연결보드(300)의 상부면에 형성된 상부패드부(320)를 전기적으로 연결하기 위한 것으로, 상부면으로 돌출된 일단(424)이 CSP(20)의 솔더볼(22)과 각각 대응되도록 위치된다. CSP(20)가 홈(410)에 삽입되면 소켓(400)의 상부는 덮개(500)에 의해 닫혀진다.

소켓(400)의 아래에는 연결보드(300)가 위치된다. 연결보드(300)의 상부면에는 소켓(400)의 포고핀(420)의 타단(422)과 각각 대응되는 위치에 형성된 패드들(322)을 가지는 상부패드부(320)가 위치되고, 연결보드(300)의 하부면에는 연결블럭(200)의 포고핀들(220)의 일단(222)과 전기적으로 연결되는 패드들(342)이 형성된 하부패드부(340)가 위치된다. 상부패드부(320)와 하부패드부(340)에 형성된 패드들(322, 342)은 각각 상하로 대응되도록 배치되며, 서로 대응되는 패드들(322, 342)은 연결라인(360)에 의해 전기적으로 연결된다. 연결보드(300)의 상부면 가장자리에는 테스터기(600)와 연결되어 테스트가 이루어지는 프로빙부가 배치된다. 프로빙부는 복수의 프로빙 핀들(probing pins)(380)로 이루어진다. 연결보드(300)의 평면도인 도 4를 참조하면 프로빙 핀들(380)은 상부패드부(320)의 둘레에 균일하게 배치되도록 형성된다. 각각의 프로빙 핀(380)은 연결라인(360)과 전기적으로 연결된다. 비록 도시되지는 않았으나, 소켓(400)은 나사와 같은 일반적인 결합방식으로 연결보드(300)에 결합 또는 분리된다.

연결보드(300)의 아래에는 원통형의 연결블럭(200)이 위치된다. 연결블럭(200)은 상부면과 하부면으로 각각 돌출된 길이를 가지는 복수의 포고핀들(220)이 길이방향으로 삽입된다. 포고핀들(220)은 연결보드(300)의 하부패드부(340)와 PCB(10)의 패드부(12)를 전기적으로 연결하기 위한 것으로, 상부면으로 돌출된 일단(222)은 상술한 바와 같이 연결보드(300)의 하부패드부(340)에 형성된 패드(342)와 접촉되고, 하부면으로 돌출된 타단(224)은 PCB(10)의 패드부(12)에 형성된 패드(13)와 각각 대응되도록 위치된다. 연결블럭(200)은 나사와 같은 일반적인 결합방식으로 연결보드(300)에 결합 또는 분리된다.

연결블럭(200)에 삽입되는 포고핀들(220)과 소켓(400)에 삽입되는 포고핀들(420)은 테스트시 신호왜곡(signal distortion)을 최소화하기 위해 가능한 짧은 길이를 가지는 것이 바람직하다. 그러나 연결블럭(200)은 PCB(10)의 패드부(12) 주변에 상부로 돌출된 복수의 주변기기들(16)에 연결보드(300)가 부딪히는 것을 방지할 수 있는 높이를 가지도록 형성된다.

베이스부(700)는 PCB(10)와 가이드부(100)가 삽입되는 부분이다. 가이드부(100)는 연결블럭(200)의 포고핀들(220)이 각각 PCB(10)의 패드부(12)에 형성된 패드들(13)의 위치에 정확히 접촉될 수 있도록 연결블럭(200)의 위치를 안내하는 부분이다. 가이드부(100)는 중앙에 연결블럭(200)과 동일한 폭으로 형성되며, 연결블럭(200)을 삽입하는 통공(110)을 가진다. 따라서 연결블럭(200)이 삽입되기 전에 가이드부(100)를 PCB(10)의 패드부(12) 상부에 정확히 위치시키고, 가이드부(100)와 PCB(10)를 베이스부(700)에 고정된다. 가이드부(100)의 위치설정을 위해 PCB(10)가 베이스부(700)에 고정된 상태에서 가이드부(100)를 움직이거나, 이와 반대로 가이드부(100)가 베이스부(700)에 고정된 상태에서 PCB(10)를 움직일 수 있다. 이동은 작업자의 수작업에 의해 이루어지거나 별도의 이동을 위한 이동부(도시되지 않음)가 베이스부(700)에 설치될 수 있다.

가이드부(100)의 통공(110)의 측하부에는 정렬부(120)가 배치된다. PCB(10)의 패드부(12)는 가장자리 부분을 제외하고 중앙부에 균일하게 배치된다. 즉 최외곽에 설치된 패드들에 의해 이루어진 직사각형 형상 내에 패드들(13)이 균등한 간격으로 배치된다. 또한 가이드부(100)의 하부면에도 가장자리 부분을 제외하고, PCB(10)의 패드부(12)에 형성된 패드들(13)과 각각 대응되는 위치에 포고핀들(224)이 배치된다. 따라서 통공(110)은 PCB(10) 패드부(12)의 최외곽 패드들에 의해 이루어지는 직사각형의 형상보다 큰 단면적을 가지고 있다. 정렬부(120)는 통공(110)의 측하부에서 통공(110)의 안쪽으로 돌출된 부분이다. 즉, 가이드부(100)의 통공(110)의 단면은 원형으로 형성되나, 정렬부(120)가 형성된 부분은 그 단면이 PCB(10)의 패드부(12)에 최외곽에 형성된 패드들에 의해 이루어진 직사각형과 동일한 단면의 홀(122)이 형성된다. 본 실시예에서 정렬부(120)내의 홈(122)의 형상은 PCB(10)의 패드부(12)에 형성된 최외곽위치의 패드들에 의해 이루어진 형상에 따라 다양하게 변화할 수 있다.

가이드부(100)의 상부면 가장자리에는 가이드 핀들(130)이 위치되고, 연결보드(300)에는 가이드 핀들(130)이 각각 삽입되는 가이드 홀(310)이 형성된다. 가이드 핀들(130)은 연결블럭(200)을 가이드부(100)의 통공(110)에 삽입할 때 위치 설정을 용이하게 하기 위한 것이다.

다음은 상술한 구조를 가진 테스트 장치를 사용하여 테스트하는 방법을 설명한다. 도 4는 본 발명의 바람직한 일실시예에 따른 테스트 방법을 순차적으로 보여주는 플로차트이다. 처음에 가이드부(100)가 베이스부(700)에 고정 설치되고, PCB(10)가 베이스부(700)로 삽입된다. 작업자는 가이드부(100)의 통공(110) 위에서 PCB(10)의 패드부(12)에 형성된 최외곽 패드에 이루어진 직사각형 형상이 정렬부(120)에 의해 이루어진 직사각형의 홀(12)과 일치되도록 PCB(10)를 이동한 후, PCB(10)를 베이스부(700)에 고정시킨다(스텝 S11). 이후에 소켓(400)과 연결블럭(200)을 연결보드(300)에 결합한다(스텝 S12). 가이드부(100)에 형성된 가이드 핀들이 연결보드(300)의 가이드 홀(310)에 삽입되도록 연결블럭(200)이 결합된 연결보드(300)를 아래로 이동하여 연결블럭(200)을 가이드부(100)의 통공(110)에 삽입한다(스텝 S13). 다음에 CSP(20)를 소켓(400)의 홈(410)에 삽입후 일정힘으로 가압하고 덮개(500)를 덮으며, 테스터기(600)를 연결보드(300)에 배치된 프로빙 핀들(380)과 연결하여 테스트를 시작한다(스텝 S14). 상술한 방식에 의해 연결블럭(200)의 포고핀들이 각각 PCB(10)의 패드부(12)의 패드들(13)과 정확한 위치에 접촉될 수 있다.

본 발명에 의하면 CSP와 이를 실장하는 PCB의 패드부간의 전기적 특성을 검사할 있는 효과가 있다.

또한, 본 발명에 의하면 PCB의 패드부로부터 CSP의 외부접속단자인 볼까지의 거리가 짧아 테스트시 신호왜곡을 최소화할 수 있는 효과가 있다.

또한, 본 발명에 의하면, 연결블럭의 포고핀들이 매우 용이하게 CSP의 패드부의 패드들과 정확한 위치에 접촉될 수 있어 테스트의 신뢰성을 향상할 수 있는 효과가 있다.

도 1은 휴대폰의 PCB의 평면도;

도 2와 도 3은 각각 본 발명의 바람직한 일예에 따른 테스트 장치가 분해된 상태와 결합된 상태를 보여주는 개략단면도;

도 4는 도 2의 연결보드의 평면도; 그리고

도 5는 본 발명의 바람직한 일실시예에 따른 테스트 방법을 순차적으로 보여주는 플로차트이다.

* 도면의 주요 부분에 대한 부호의 설명 *

10 : PCB 20 : CSP

100 : 가이드부 110 : 통공

120 : 정렬부 130 : 가이드 핀

200 : 연결블럭 220, 420 : 포고핀

300 : 연결보드 320 : 상부패드부

340 : 하부패드부 380 : 프로빙 핀

400 : 소켓 600 : 테스터기

Claims

칩 스케일 패키지(CSP)와 상기 칩 스케일 패키지가 실장되는 외부기판의 패드부간 전기적 특성을 테스트하는 장치에 있어서,

테스터기와;

상부패드부, 하부패드부, 상기 상부패드부 및 상기 하부패드부를 전기적으로 연결하는 연결라인, 그리고 상기 연결라인과 전기적으로 연결되며 상기 테스터기가 연결되는 프로빙부를 가지는 연결보드와;

일단은 상기 외부기판의 패드부에 형성된 패드들과 접촉되고, 타단은 상기 연결보드의 하부패드부에 형성된 패드들과 접촉되는 포고핀들을 가지는 연결블럭과;

일단은 칩 스케일 패키지의 하부면에 형성된 외부연결단자와 접촉되고, 타단은 상기 연결보드의 상부패드부에 형성된 패드들과 접촉되는 포고핀들을 가지는 소켓을 구비하는 것을 특징으로 하는 테스트 장치.
제 1항에 있어서,

상기 테스트 장치는 상기 연결블록의 포고핀들이 상기 외부기판의 패드부에 형성된 패드들과 정확하게 대응되는 위치에 놓이도록 안내하는, 그리고 상기 연결블록이 삽입되는 통공이 형성된 가이드부를 더 구비하는 것을 특징으로 하는 테스트 장치.
제 2항에 있어서,

상기 가이드부는 상기 외부기판의 패드부의 최외곽에 형성된 패드들과 대응되는 형상의 홀이 형성되도록 상기 통공의 내측면으로부터 안쪽으로 돌출된 정렬부를 더 가지는 것을 특징으로 하는 테스트 장치.
제 2항에 있어서,

상기 연결보드는 가이드 홀들을 가지고,

상기 가이드부는 상기 연결보드와 결합된 상기 연결블록이 상기 가이드부의 통공에 정확히 삽입될 수 있도록 그 상부면에 상기 가이드 홀들에 삽입되는 가이드 핀을 가지는 것을 특징으로 하는 테스트 장치.
칩 스케일 패키지(CSP)와 상기 칩 스케일 패키지가 실장되는 외부기판의 패드부사이의 전기적 특성을 테스트하는 방법에 있어서,

가이드부에 형성된 통공을 상기 외부기판에 형성된 패드부의 상부에 위치시키는 단계;

칩스케일 패지지와 연결보드에 형성된 상부패드부를 전기적으로 연결하는 포고핀들을 가지는 소켓과, 그리고 상기 연결보드에 형성된 하부패드부와 상기 외부기판에 형성된 패드부를 전기적으로 연결시키는 포고핀들을 가지는 연결블록을 상기 연결보드에 결합하는 단계와;

상기 연결블록을 상기 가이드부의 통공에 삽입하는 단계와;그리고

테스터기를 상기 상부패드부 및 상기 하부패드부와 전기적으로 연결된 프로빙부에 연결하여 테스트하는 단계를 포함하는 것을 특징으로 하는 테스트 방법.