JP2005061851A - プローブカード用基板 - Google Patents

プローブカード用基板 Download PDF

Info

Publication number
JP2005061851A
JP2005061851A JP2003207391A JP2003207391A JP2005061851A JP 2005061851 A JP2005061851 A JP 2005061851A JP 2003207391 A JP2003207391 A JP 2003207391A JP 2003207391 A JP2003207391 A JP 2003207391A JP 2005061851 A JP2005061851 A JP 2005061851A
Authority
JP
Japan
Prior art keywords
substrate
sub
board
main
contact
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2003207391A
Other languages
English (en)
Inventor
Masanari Nakajima
雅成 中島
Narikazu Tanaka
成和 田中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Japan Electronic Materials Corp
Original Assignee
Japan Electronic Materials Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Japan Electronic Materials Corp filed Critical Japan Electronic Materials Corp
Priority to JP2003207391A priority Critical patent/JP2005061851A/ja
Priority to DE102004034357A priority patent/DE102004034357A1/de
Priority to TW093121552A priority patent/TW200507148A/zh
Priority to CNA2004100708100A priority patent/CN1601717A/zh
Priority to KR1020040056330A priority patent/KR20050018591A/ko
Priority to US10/914,519 priority patent/US20050036374A1/en
Publication of JP2005061851A publication Critical patent/JP2005061851A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02General constructional details
    • G01R1/06Measuring leads; Measuring probes
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C29/00Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/56External testing equipment for static stores, e.g. automatic test equipment [ATE]; Interfaces therefor
    • G11C29/56016Apparatus features
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26Testing of individual semiconductor devices
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851Testing of integrated circuits [IC]
    • G01R31/2886Features relating to contacting the IC under test, e.g. probe heads; chucks
    • G01R31/2889Interfaces, e.g. between probe and tester
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C29/00Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/48Arrangements in static stores specially adapted for testing by means external to the store, e.g. using direct memory access [DMA] or using auxiliary access paths
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317Testing of digital circuits
    • G01R31/3181Functional testing
    • G01R31/319Tester hardware, i.e. output processing circuits
    • G01R31/31903Tester hardware, i.e. output processing circuits tester configuration
    • G01R31/31905Interface with the device under test [DUT], e.g. arrangements between the test head and the DUT, mechanical aspects, fixture

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Measuring Leads Or Probes (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)

Abstract

【課題】本発明はLSIチップ等の半導体デバイスの電気的諸特性を測定するプローブカードの基板を提供することを目的とする。
【解決手段】半導体デバイス検査用測定器に接触されるメイン基板、半導体デバイスに接触する接触子が取り付けられるサブ基板、両者を電気的に導通する導通要素からなるプローブカード用基板であって、該メイン基板と該サブ基板とを固定的に接合して、該メイン基板のサブ基板対向面にある電極と該サブ基板のメイン基板対向面にある電極とを電気的に導通することを特徴とするプローブカード用基板。
【選択図】 図1

Description

【0001】
【発明の属する技術分野】
本発明はLSIチップ等の半導体デバイスの電気的諸特性を測定するプローブカードの基板に関するものである。
【0002】
【従来の技術】
従来、プローブカード用基板は、図4に示すように、半導体デバイス検査用測定器と接続する第1接続用電極3’を有する第1主面1a’と該第1接続用電極と配線にて電気的に導通する第2接続用電極4’を有する第2主面1b’とを備えたメイン基板1’、被検査対象物(半導体デバイス)に接触する接触子が接続される第4接続用電極6’を有する第2主面2b’と第4接続用電極4’と配線にて電気的に導通する第3接続用電極5’を有する第1主面2a’とを備えたサブ基板2’、メイン基板1’とサブ基板2’との間に中間基板7’を設け、この中間基板7’より一方端をメイン基板1’の第2接続用電極4’に向けて接触し、他方端をサブ基板2’の第3接続用電極5’に向けて接触する逆「く」の字型とした接続ピン9’を設けた構造のものが存在する。
【0003】
【発明が解決しようとする課題】
ところが、この種のプローブカード用基板では、接続ピン9’が一方端をメイン基板1’の第2接続用電極4’に、他方端をサブ基板2’の第3接続用電極5’に接触する際に、この両者の向かい合う電極間を導通する導通要素としての接続ピン9’と、接続ピン9’を保持する支持基板7’との構造上、電気的に付勢接触するポイントとして少なくともメイン基板1’の第2主面と接続ピン9’の一方の先端部、及びサブ基板2’の第1主面と接続ピン9’の他方の先端部の2カ所を持つために、各端で互いに適正に触れ合うことが難しく、電気的な接触の安定性が悪くなって接触抵抗が発生し、全体として導通不良が発生しやすいという問題点があった。又、屈曲形成された接続ピン9’が長くなり、方向、傾斜等が不ぞろいな状態で支持基板7’に保持されることになるため、接続ピン9’の先端位置が不正確となって導通不良が多く発生するという問題点があった。
【0004】
例えば、メイン基板1’とサブ基板2’との間隔が広すぎると逆「く」の字形状で細線である接続ピン9’の両端は、メイン基板1’の第2接続用電極4’、サブ基板2’の第3接続用電極5’それぞれとの十分な接触圧が得られず接触抵抗が発生し、接触不安定となり、導通不良の原因となる。
【0005】
逆に、メイン基板1’とサブ基板2’との間隔が狭すぎると逆「く」の字形状で細線である接続ピン9’の両端は大きく屈曲して先端位置が不安定となり、メイン基板1’の第2接続用電極4’と接触する接触範囲や、サブ基板2’の第3接続用電極5’と接触する接触範囲のそれぞれから外れる恐れが生じ、この場合も満足のいく接触ができず、導通不良の原因となる。
【0006】
更に、接続ピン9’の細線であることによる経路抵抗はメイン基板1’とサブ基板2’との間隔にかかわらず常に存在し、導通不良発生の原因となっていた。又、細線であることにより、振動や衝撃によっても接触不良が発生し易かった。
【0007】
そこで、本発明は、このような従来のプローブカード用基板が有していた課題を解決したものであって、本発明の目的は、メイン基板とサブ基板との接触不良を抑えて電気的な接触の安定性が高く、高い信頼性を有するプローブカード用基板を提供することにある。
【0008】
【課題を解決するための手段】
上記目的を達成するために、本発明のプローブカード用基板は、半導体デバイス検査用測定器に接触されるメイン基板、半導体デバイスに接触する接触子が取り付けられるサブ基板、両者を電気的に導通する導通要素からなるプローブカード用基板であって、メイン基板とサブ基板とを固定的に接合して、メイン基板のサブ基板対向面にある電極とサブ基板のメイン基板対向面にある電極とを電気的に導通する構成としている。
【0009】
又、上記目的を達成するために、本発明のプローブカード用基板は、半導体デバイス検査用測定器に接触されるメイン基板、半導体デバイスに接触する接触子が取り付けられるサブ基板、両者を電気的に導通する導通要素からなるプローブカード用基板であって、メイン基板のサブ基板対向面にある電極とサブ基板のメイン基板対向面にある電極との間を、導電材を用いて電気的に接続する構成としている。
【0010】
又、上記目的を達成するために、本発明のプローブカード用基板は、半導体デバイス検査用測定器に接触されるメイン基板、半導体デバイスに接触する接触子が取り付けられるサブ基板、両者を電気的に導通する導通要素からなるプローブカード用基板であって、メイン基板とサブ基板との間を、電気的に絶縁する接着剤を用いて固定的に接合する構成としている。
【0011】
又、上記目的を達成するために、本発明のプローブカード用基板は、メイン基板の形状を円形又は楕円形に形成し、サブ基板の形状を円形、楕円形又は方形に形成する構成としている。
【0012】
更に、上記目的を達成するために、本発明のプローブカード用基板は、上記サブ基板のメイン基板非対向面に複数のソケット孔を設け、該サブ基板のソケット孔に被検査対象物のソケット端子を挿入する構成としている。
【0013】
【発明の実施の形態】
以下、本発明の実施例について図に基づき説明する。
【0014】
図中、図1は本発明実施例の断面構造を示す概略図、図2は本発明の別実施例の断面構造を示す概略図、図3は本発明基板の別実施例を示す説明図、図4は従来のプローブカード用基板の断面構造を示す概略図である。
【0015】
プローブカードAは、図1に示すように、テスター等の、半導体デバイス検査用測定器(図示省略)に電気的に接触される複数の第1接続用電極3,3を有するメイン基板1、被検査対象物(半導体デバイス;図示省略)に電気的に接触される複数の第4接続用電極6,6を有するサブ基板2とからなっており、このメイン基板1とサブ基板2との間を導通要素としての導電材10,10にて電気的に導通している。
【0016】
メイン基板1は、図1に示すように、上記測定器の電極(図示省略)に電気的に接触する複数の第1接続用電極3,3を第1主面1aに装備し、後述のサブ基板2に対して電気的に導通する複数の第2接続用電極4,4を第2主面1bに装備しており、この第1接続用電極3,3と第2接続用電極4,4とをメイン基板1内の配線にて電気的に導通している。
【0017】
メイン基板1は、第2主面1bの狭い間隔の隣り合う第2接続用電極4から第1主面1aの広い間隔の隣り合う第1接続用電極3間へと電極間隔を変換して、測定器の電極(図示省略)に電気的に接触するように、第1主面1aの第1接続用電極3を配置している。
【0018】
メイン基板1は、円形状又は楕円形状に形成されており、この形状によって、第1主面1aの複数の第1接続用電極3の各配線経路の距離を一定にして抵抗のバラツキを抑えるようにしている。このメイン基板1は、円形状又は楕円形状に形成しているが、円形状又は楕円形状に近いものであってもよく、例えば八角形等の多角形形状の、ほぼ円形に近いものであってもよい。
【0019】
サブ基板2は、図1に示すように、メイン基板1の第2主面1bと向かい合う第1主面2aに複数の第3接続用電極5,5を装備し、被検査対象物の電極(図示省略)と接触する複数の第4接続用電極6,6を第2主面2bに装備しており、この第3接続用電極5と第4接続用電極6との間は、導電性メッキ層のスルーホール8にて電気的に導通している。
【0020】
このサブ基板2は、サブ基板2内を貫通する複数の導電性メッキ層からなるスルーホール8を設けており、スルーホール8の上端をサブ基板2の第3接続用電極5と電気的に導通し、下端をサブ基板2の第4接続用電極6と電気的に導通している。
【0021】
サブ基板2は、図2に示すように、第1サブ基板21と第2サブ基板22との二層に構成し、それぞれのサブ基板に位置をずらして第1サブ基板用スルーホール218、第2サブ基板用スルーホール228を設け、この第1サブ基板用スルーホール218と第2サブ基板用スルーホール228とを第6接続用電極23にて電気的に導通させた構造としてもよい。
【0022】
このようにして、サブ基板2を二層にしてサブ基板2内の二つのスルーホール218、228の位置をずらすことによって、メイン基板1の第1接続用電極3からサブ基板2の第4接続用電極6へ間隔変換する際に、サブ基板2内を二段階に間隔変換することができるために、メイン基板1から直接一つのスルーホールを介して間隔変換するよりもメイン基板1における配線の集中をサブ基板2に分散させることができ、メイン基板1の配線負荷を軽減することができる。又、このサブ基板2は、図2では第1サブ基板21と第2サブ基板22との二層としているが、三層以上としても良い。
【0023】
サブ基板2は、円形状又は楕円形状に形成されているが、図3に示すように、被検査対象物(図示省略)の形状に沿って長方形状に形成してもよく、又被検査対象物(図示省略)の形状に沿うものであれば、立方形状や三角形状、五角形状等、種々の異形、方形状であってもよい。
【0024】
サブ基板2は、一層づつ絶縁基板上に絶縁層を形成し、導体パターンを作り、層間接続して導体層を積み上げることにより多層化するビルドアップ法により製作してもよい。
【0025】
メイン基板1の第2主面1bの第2接続用電極4,4とサブ基板2の第1主面2aの第3接続用電極5,5とは、図1に示すように、半田、導電性樹脂等による導電材10,10にて電気的に導通している。この導電材10,10を使用することによって接触抵抗も経路抵抗も無視することが可能なほど小さくなり、メイン基板1とサブ基板2との電気的な接触の安定性を大きく高めることができる。
【0026】
このメイン基板1とサブ基板2とは、導通要素としての導電材10,10以外のメイン基板1の第2主面1bと向かい合うサブ基板2の第1主面2aとの間に絶縁性樹脂部材の接着剤11を装填しており、メイン基板1とサブ基板2とを電気的に導通しながら電極以外の部分を絶縁し、固定的に結合するようにしている。
【0027】
このメイン基板1の第2主面1bとサブ基板2の第1主面2aとの間を電気的に絶縁する接着剤11を用いて固定的に接合する構成とすることにより、メイン基板1とサブ基板2の位置関係が安定し、導電材10,10によるメイン基板1の第2接続用電極4,4とサブ基板2の第3接続用電極5,5との電気的な接触の安定性を高めることができ、更に、両者を一体としたプローブカードとしての機械的強度が向上し、繰り返し使用に際しての耐久性を格段に高めることが可能となる。
【0028】
図3は、基板の別実施例であって、丸形に形成したメイン基板1の第2主面1bに、四角形に形成したサブ基板2を配置して、メイン基板1とサブ基板2の両者間の各電極(図示省略)を配線し、このサブ基板2に複数のソケット孔12,12を設け、このメイン基板1とサブ基板2間を導電材10にて電気的に導通し、この導電材10以外のメイン基板1とサブ基板2との間に絶縁性樹脂部材の接着剤11を装填して結合しており、サブ基板2のソケット孔12に被検査対象物(図示省略)のソケット端子(図示省略)を挿入することができ、形の異なる被検査対象物にも利用することができる。
【0029】
以上、本発明の代表例と思われる実施例について説明したが、本発明は必ずしもこれらの実施例構造のみに限定されるものではなく、本発明にいう前記の構成要件を備え、かつ本発明にいう目的を達成し、以下にいう効果を有する範囲内において適宜改変して実施することができるものである。
【0030】
【発明の効果】
以上の説明から既に明らかなように、本発明のプローブカード用基板は、半導体デバイス検査用測定器に接触されるメイン基板、半導体デバイスに接触する接触子が取り付けられるサブ基板、両者を電気的に導通する導通要素からなるプローブカード用基板であって、メイン基板とサブ基板とを固定的に接合して、メイン基板のサブ基板対向面にある電極とサブ基板のメイン基板対向面にある電極とを電気的に導通する構成としているので、電気的な接触の安定性が高く、メイン基板とサブ基板との接触不良を抑えて高い信頼性を獲得するという顕著な効果を期待することが出来るに至ったのである。
【0031】
又、本発明のプローブカード用基板は、半導体デバイス検査用測定器に接触されるメイン基板、半導体デバイスに接触する接触子が取り付けられるサブ基板、両者を電気的に導通する導通要素からなるプローブカード用基板であって、メイン基板のサブ基板対向面にある電極とサブ基板のメイン基板対向面にある電極との間を、導電材を用いて電気的に接続する構成としているので、接触抵抗も経路抵抗も無視することが可能なほど小さくなり、電気的接触の安定性を大いに高めることができ、基板間の導通不良を抑えて高い信頼性を確保することができた。
【0032】
又、本発明のプローブカード用基板は、半導体デバイス検査用測定器に接触されるメイン基板、半導体デバイスに接触する接触子が取り付けられるサブ基板、両者を電気的に導通する導通要素からなるプローブカード用基板であって、メイン基板とサブ基板との間を、電気的に絶縁する接着剤を用いて固定的に接合する構成としているので、メイン基板とサブ基板の位置関係が安定し、導電材によるメイン基板とサブ基板との電気的な接触の安定性を高めることができ、高い信頼性を確保することができた。又、両者を一体としたプローブカードとしての機械的強度が向上し、繰り返し使用に際しての耐久性を格段に高めることが可能となった。
【0033】
又、本発明のプローブカード用基板は、サブ基板の形状を円形、楕円形又は方形に形成して被検査対象物に合わせ、メイン基板の形状を円形又は楕円形に形成して測定器までの配線長を等しくしているので、配線経路の距離が一定となって抵抗のバラツキを抑えることができ、より正確な検査が可能となった。
【0034】
更に、本発明のプローブカード用基板は、サブ基板に複数のソケット孔を設け、ソケット孔に被検査対象物のソケット端子を挿入することができるような構成としたことにより、形の異なる被検査対象物にも利用することが可能となった。
【図面の簡単な説明】
【図1】本発明実施例の断面構造を示す概略図。
【図2】本発明の別実施例の断面構造を示す概略図。
【図3】本発明基板の別実施例を示す説明図。
【図4】従来のプローブカード用基板の断面構造を示す概略図。
【符号の説明】
A プローブカード
1、1’ メイン基板
1a、1a’ メイン基板の第1主面
1b、1b’ メイン基板の第2主面
2、2’ サブ基板
2a、2a’ サブ基板の第1主面
2b、2b’ サブ基板の第2主面
3、3’ 第1接続用電極
4、4’ 第2接続用電極
5、5’ 第3接続用電極
6、6’ 第4接続用電極
7’ 中間基板
8 スルーホール
9、9’ 接続ピン
10 導電材
11 接着剤
12 ソケット孔
21 第1サブ基板
22 第2サブ基板
23 第6接続用電極
218 第1サブ基板用スルーホール
228 第2サブ基板用スルーホール

Claims (5)

  1. 半導体デバイス検査用測定器に接触されるメイン基板、半導体デバイスに接触する接触子が取り付けられるサブ基板、両者を電気的に導通する導通要素からなるプローブカード用基板であって、該メイン基板と該サブ基板とを固定的に接合して、該メイン基板のサブ基板対向面にある電極と該サブ基板のメイン基板対向面にある電極とを電気的に導通することを特徴とするプローブカード用基板。
  2. 半導体デバイス検査用測定器に接触されるメイン基板、半導体デバイスに接触する接触子が取り付けられるサブ基板、両者を電気的に導通する導通要素からなるプローブカード用基板であって、該メイン基板のサブ基板対向面にある電極と該サブ基板のメイン基板対向面にある電極との間を、導電材を用いて電気的に接続することを特徴とする請求項1記載のプローブカード用基板。
  3. 半導体デバイス検査用測定器に接触されるメイン基板、半導体デバイスに接触する接触子が取り付けられるサブ基板、両者を電気的に導通する導通要素からなるプローブカード用基板であって、該メイン基板と該サブ基板との間を、電気的に絶縁する接着剤を用いて固定的に接合することを特徴とする請求項1乃至請求項2記載のプローブカード用基板。
  4. 上記メイン基板の形状を円形又は楕円形に形成し、上記サブ基板の形状を円形、楕円形又は方形に形成していることを特徴とする請求項1乃至請求項3記載のプローブカード用基板。
  5. 上記サブ基板のメイン基板非対向面に複数のソケット孔を設け、該サブ基板のソケット孔に被検査対象物のソケット端子を挿入可能としたことを特徴とする請求項1乃至請求項4記載のプローブカード用基板。
JP2003207391A 2003-08-12 2003-08-12 プローブカード用基板 Pending JP2005061851A (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2003207391A JP2005061851A (ja) 2003-08-12 2003-08-12 プローブカード用基板
DE102004034357A DE102004034357A1 (de) 2003-08-12 2004-07-13 Prüfkarten Trägerelement
TW093121552A TW200507148A (en) 2003-08-12 2004-07-16 Probe card substrate
CNA2004100708100A CN1601717A (zh) 2003-08-12 2004-07-20 测试插件用衬底
KR1020040056330A KR20050018591A (ko) 2003-08-12 2004-07-20 프로브 카드용 기판
US10/914,519 US20050036374A1 (en) 2003-08-12 2004-08-09 Probe card substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003207391A JP2005061851A (ja) 2003-08-12 2003-08-12 プローブカード用基板

Publications (1)

Publication Number Publication Date
JP2005061851A true JP2005061851A (ja) 2005-03-10

Family

ID=34131431

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003207391A Pending JP2005061851A (ja) 2003-08-12 2003-08-12 プローブカード用基板

Country Status (6)

Country Link
US (1) US20050036374A1 (ja)
JP (1) JP2005061851A (ja)
KR (1) KR20050018591A (ja)
CN (1) CN1601717A (ja)
DE (1) DE102004034357A1 (ja)
TW (1) TW200507148A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008153247A (ja) * 2006-12-14 2008-07-03 Nidec-Read Corp ピッチ変換ユニット

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7649375B2 (en) * 2005-06-30 2010-01-19 Teradyne, Inc. Connector-to-pad printed circuit board translator and method of fabrication
TWI270963B (en) 2005-12-09 2007-01-11 Via Tech Inc Package module with alignment structure and electronic device with the same
CN100361299C (zh) * 2005-12-21 2008-01-09 威盛电子股份有限公司 具有定位结构的电子装置及组装后检测方法
KR101329813B1 (ko) * 2007-05-28 2013-11-15 주식회사 코리아 인스트루먼트 프로브 시트, 이를 포함하는 프로브 카드 및 이의 제조방법
KR101388674B1 (ko) * 2007-09-07 2014-04-25 삼성전자주식회사 고속 원 샷 웨이퍼 테스트를 위한 무선 인터페이스 프로브카드 및 이를 구비한 반도체 테스트 장치
WO2010038433A1 (ja) * 2008-09-30 2010-04-08 ローム株式会社 プローブカードの製造方法、プローブカード、半導体装置の製造方法およびプローブの形成方法
JP6254038B2 (ja) * 2014-04-10 2017-12-27 株式会社ヨコオ プローブカバー
TWI580969B (zh) * 2015-04-14 2017-05-01 Mpi Corp Probe card
KR102187881B1 (ko) * 2018-07-26 2020-12-07 주식회사 에이엔케이 마이크로 led 검사용 프로브 소켓 디바이스 제조 방법

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5371654A (en) * 1992-10-19 1994-12-06 International Business Machines Corporation Three dimensional high performance interconnection package
US5534784A (en) * 1994-05-02 1996-07-09 Motorola, Inc. Method for probing a semiconductor wafer
JPH08139142A (ja) * 1994-11-09 1996-05-31 Tokyo Electron Ltd プローブ装置
US5691041A (en) * 1995-09-29 1997-11-25 International Business Machines Corporation Socket for semi-permanently connecting a solder ball grid array device using a dendrite interposer
US5702255A (en) * 1995-11-03 1997-12-30 Advanced Interconnections Corporation Ball grid array socket assembly
US6137297A (en) * 1999-01-06 2000-10-24 Vertest Systemsn Corp. Electronic test probe interface assembly and method of manufacture
US6856150B2 (en) * 2001-04-10 2005-02-15 Formfactor, Inc. Probe card with coplanar daughter card
JP2003107105A (ja) * 2001-09-27 2003-04-09 Mitsubishi Electric Corp プローブカード

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008153247A (ja) * 2006-12-14 2008-07-03 Nidec-Read Corp ピッチ変換ユニット

Also Published As

Publication number Publication date
KR20050018591A (ko) 2005-02-23
CN1601717A (zh) 2005-03-30
DE102004034357A1 (de) 2005-07-28
US20050036374A1 (en) 2005-02-17
TW200507148A (en) 2005-02-16

Similar Documents

Publication Publication Date Title
WO2017138305A1 (ja) 接触端子、検査治具、及び検査装置
US7898276B2 (en) Probe card with stacked substrate
JP2008145238A (ja) 電気接続器及びこれを用いた電気的接続装置
KR100817083B1 (ko) 프로브 카드
JPWO2012067126A1 (ja) コンタクトプローブおよびプローブユニット
JP2005061851A (ja) プローブカード用基板
JP2012198189A5 (ja) 電子部品検査装置用配線基板およびその製造方法
US7525329B2 (en) Electrical connecting apparatus
JPWO2004072661A1 (ja) 電気的接続装置
JP2011009481A (ja) プローブカード
JP2010025765A (ja) 検査用接触構造体
JPH11248748A (ja) プローブカード
JP4455940B2 (ja) 電気的接続装置
KR100496583B1 (ko) 반도체 검사용 프로브카드
US8963568B2 (en) Resistive probing tip system for logic analyzer probing system
JP2016217856A (ja) 電気的接触子
JP4850284B2 (ja) 半導体装置の試験装置
US12072352B2 (en) Inspection jig and inspection device
KR101531767B1 (ko) 프로브 카드
JP2008226880A (ja) 回路基板およびこれを用いた電気的接続装置
JP2005061844A (ja) プローブカード
JPH11352149A (ja) プロービングカード
KR200304113Y1 (ko) 반도체 검사용 프로브 카드
JP3447496B2 (ja) 半導体搭載用配線板
TW202407353A (zh) 探針裝置

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060215

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060815

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20061212