TWI768970B - 晶圓堆疊結構及其製造方法 - Google Patents

晶圓堆疊結構及其製造方法 Download PDF

Info

Publication number
TWI768970B
TWI768970B TW110122035A TW110122035A TWI768970B TW I768970 B TWI768970 B TW I768970B TW 110122035 A TW110122035 A TW 110122035A TW 110122035 A TW110122035 A TW 110122035A TW I768970 B TWI768970 B TW I768970B
Authority
TW
Taiwan
Prior art keywords
wafer
interposer
layer
conductive contacts
stack structure
Prior art date
Application number
TW110122035A
Other languages
English (en)
Other versions
TW202301612A (zh
Inventor
張守仁
呂俊麟
林君明
Original Assignee
力晶積成電子製造股份有限公司
林君明
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 力晶積成電子製造股份有限公司, 林君明 filed Critical 力晶積成電子製造股份有限公司
Priority to TW110122035A priority Critical patent/TWI768970B/zh
Priority to CN202110742302.6A priority patent/CN115497910A/zh
Priority to US17/396,776 priority patent/US11967558B2/en
Application granted granted Critical
Publication of TWI768970B publication Critical patent/TWI768970B/zh
Publication of TW202301612A publication Critical patent/TW202301612A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5383—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q1/00—Details of, or arrangements associated with, antennas
    • H01Q1/12—Supports; Mounting means
    • H01Q1/22—Supports; Mounting means by structural association with other equipment or articles
    • H01Q1/2283—Supports; Mounting means by structural association with other equipment or articles mounted in or on the surface of a semiconductor substrate as a chip-type antenna or integrated with other components into an IC package
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76895—Local interconnects; Local pads, as exemplified by patent document EP0896365
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q1/00—Details of, or arrangements associated with, antennas
    • H01Q1/12—Supports; Mounting means
    • H01Q1/22—Supports; Mounting means by structural association with other equipment or articles
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q1/00—Details of, or arrangements associated with, antennas
    • H01Q1/52—Means for reducing coupling between antennas; Means for reducing coupling between an antenna and another structure
    • H01Q1/526—Electromagnetic shields
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6661—High-frequency adaptations for passive devices
    • H01L2223/6677—High-frequency adaptations for passive devices for antenna, e.g. antenna included within housing of semiconductor device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/731—Location prior to the connecting process
    • H01L2224/73101—Location prior to the connecting process on the same surface
    • H01L2224/73103—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9211—Parallel connecting processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06524—Electrical connections formed on device or on substrate, e.g. a deposited or grown layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices

Abstract

一種晶圓堆疊結構，包括中介層、第一晶圓以及第二晶圓。中介層具有第一表面以及與第一表面相對的第二表面。中介層包括介電材料層以及內埋於介電材料層的重佈線路層。第一晶圓設置於中介層的第一表面上。第二晶圓設置於中介層的第二表面上。第二晶圓透過中介層的重佈線路層電性連接至第一晶圓。

Description

晶圓堆疊結構及其製造方法
本發明是有關於一種晶圓結構，且特別是有關於一種晶圓堆疊結構及其製造方法。
一般而言，記憶體（random access memory，RAM）與邏輯晶片（logic chip）是以水平的方式配置並整合。具體來說，先使記憶體與邏輯晶片分別透過焊料凸塊（solder bump）或錫球（solder balls），並以覆晶的方式接合至基板上，接著，使記憶體與邏輯晶片可透過基板內的平面佈線（in-plane routing）來電性連接。然而，這樣的整合方式會使記憶體與邏輯晶片之間的電性傳輸路徑較長，並使得互連損耗（interconnection loss）較大，且封裝尺寸也會較大。
本發明提供一種晶圓堆疊結構，可縮短第一晶圓與第二晶圓之間的電性傳輸路徑，以具有較佳的功耗。
本發明提供一種晶圓堆疊結構的製造方法，具有簡化製程或可提升製程產率的效果。
本發明的晶圓堆疊結構，包括中介層、第一晶圓以及第二晶圓。中介層具有第一表面以及與第一表面相對的第二表面。中介層包括介電材料層以及內埋於介電材料層的重佈線路層。第一晶圓設置於中介層的第一表面上。第二晶圓設置於中介層的第二表面上。第二晶圓透過中介層的重佈線路層電性連接至第一晶圓。
在本發明的一實施例中，上述的第一晶圓包括多個第一導電接點，且第二晶圓包括多個第二導電接點。第一導電接點接觸重佈線路層。第二導電接點接觸重佈線路層。
在本發明的一實施例中，上述的第一導電接點為凸出於第一晶圓的柱狀金屬，且第二導電接點為凸出於第二晶圓的柱狀金屬。
在本發明的一實施例中，上述的第一導電接點中的至少一個第一導電接點於晶圓堆疊結構的法線方向上不重疊於第二導電接點中的至少一個第二導電接點。
在本發明的一實施例中，上述的中介層更包括多個開口。開口設置於第一表面與第二表面，以暴露出重佈線路層。
在本發明的一實施例中，上述的重佈線路層包括第一線路層、第二線路層以及多個導電通孔。第一線路層接觸第一導電接點。第二線路層接觸第二導電接點。導電通孔電性連接第一線路層與第二線路層。
在本發明的一實施例中，上述的第二晶圓、中介層以及第一晶圓於晶圓堆疊結構的法線方向上重疊。
在本發明的一實施例中，上述的佈第一晶圓與第二晶圓的材料不同於介電材料層的材料。
在本發明的一實施例中，上述的介電層的材料為有機或無機介電材料。
在本發明的一實施例中，上述的介電層的材料為氮化鋁、苯並環丁烯或聚醯亞胺或味之素IC載板增層膜。
在本發明的一實施例中，上述的晶圓堆疊結構更包括第一黏膠層以及第二黏膠層。第一黏膠層設置於第一晶圓與中介層的第一表面之間。第二黏膠層設置於第二晶圓與中介層的第二表面之間。
在本發明的一實施例中，上述的中介層更包括屏蔽結構與天線結構。屏蔽結構內埋於中介層以屏蔽來自第二晶圓的輻射訊號。天線結構設置於中介層的側邊以發射和/或接收訊號。
在本發明的一實施例中，上述的屏蔽結構接地。屏蔽結構與第一晶圓及第二晶圓形成共地結構。
本發明的晶圓堆疊結構的製造方法，包括以下步驟。提供中介層。中介層具有第一表面以及與第一表面相對的第二表面。中介層包括介電材料層以及內埋於介電材料層的重佈線路層。接合第一晶圓於中介層的第一表面上。接合第二晶圓於中介層的第二表面上，以使第二晶圓透過中介層的重佈線路層電性連接至第一晶圓。
在本發明的一實施例中，上述提供中介層的步驟包括以下步驟。提供晶圓或玻璃基板。形成中介層於晶圓或玻璃基板上。移除晶圓或玻璃基板，以暴露出中介層的第二表面。
在本發明的一實施例中，上述接合第一晶圓於中介層的第一表面上的步驟包括以下步驟。形成多個開口於中介層的第一表面，以暴露出重佈線路層。使第一晶圓的多個第一導電接點透過開口接觸重佈線路層。
在本發明的一實施例中，上述接合第二晶圓於中介層的第二表面上的步驟包括以下步驟。形成多個開口於中介層的第二表面，以暴露出重佈線路層。使第二晶圓的多個第二導電接點透過開口接觸重佈線路層。
在本發明的一實施例中，上述的晶圓堆疊結構的製造方法更包括以下步驟。形成第一黏膠層於第一晶圓與中介層的第一表面之間。形成第二黏膠層於第二晶圓與中介層的第二表面之間。
基於上述，在本發明的實施例的晶圓堆疊結構及其製造方法中，藉由將第一晶圓設置於中介層的第一表面上、將第二晶圓設置於中介層的第二表面上、並使第二晶圓可透過中介層的重佈線路層電性連接至第一晶圓，因而可縮短第一晶圓與第二晶圓之間的電性傳輸路徑，以使本實施例的晶圓堆疊結構可具有較佳的功耗，並使本實施例的晶圓堆疊結構的製造方法具有可簡化製程或可提升製程產率的效果。
為讓本發明的上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。
圖1A至圖1C是依照本發明的一實施例的一種晶圓堆疊結構的製造方法的剖面示意圖。
首先，請參照圖1A，提供中介層100。具體來說，在本實施例中，中介層100具有第一表面102以及與第一表面102相對的第二表面104，且中介層100包括介電材料層110以及內埋於介電材料層110的重佈線路層（redistribution layer）120。換言之，重佈線路層120可內埋於中介層100介電材料層110中，但不以此為限。
在本實施例中，重佈線路層120可包括第一線路層121、第二線路層122 、第三線路層123以及多個導電通孔124、125。第一線路層121與第二線路層122分別位於第三線路層123的相對兩側。第一線路層121與第二線路層122分別鄰近且不直接接觸中介層100的第一表面102與第二表面104。第一線路層121透過導電通孔124連接第三線路層123，且第二線路層122透過導電通孔125連接第三線路層123。也就是說，第一線路層121可透過導電通孔124、第三線路層123以及導電通孔125電性連接至第二線路層122。此處，第一線路層121、第二線路層122、第三線路層123以及多個導電通孔124、125的材料可例如是銅或鋁等金屬導電材料，本發明並不以此為限。
在本實施例中，示意地繪示有一層的第三線路層123，但本發明並不對第三線路層123的數量加以限制。也就是說，在一些實施例中，可視需要而不需設置第三線路層，因而可使第一線路層只要透過導電通孔即可電性連接至第二線路層(未繪示)。在一些實施例中，可視需要而設置多層的第三線路層，以使第一線路層需要透過導電通孔以及多層的第三線路層才可電性連接至第二線路層。
在本實施例中，介電材料層110的材料可以是有機介電材料或無機介電材料。舉例來說，有機介電材料可例如是苯並環丁烯（benzocyclobutene，BCB）、聚醯亞胺（polyimide，PI）、味之素IC載板增層膜(Ajinomoto Build-up Film，ABF)或其他相似材料；無機介電材料可例如是氮化鋁、氧化層或其他相似材料，但本發明不以此為限。
在本實施例中，提供中介層100的步驟可例如是包括以下步驟，但不以此為限：首先，提供晶圓（未示出）或玻璃基板（未示出）以作為暫時基板；接著，形成內埋有重佈線路層120的中介層100於晶圓或玻璃基板上，其中，中介層100的第二表面104面向晶圓或玻璃基板；而後，移除晶圓或玻璃基板，以暴露出中介層100的第二表面104。
然後，請參照圖1B，提供第一晶圓200與第二晶圓300。具體而言，本實施例的第一晶圓200具有前表面202以及與前表面202相對的背表面204。第一晶圓200包括基底結構210、介電層220以及多個第一導電接點230。基底結構210鄰接背表面204。基底結構210可包括基底（例如：矽基底）、摻雜區、電極、介電層、第一半導體元件、內連線元件或其組合（未示出），但本發明並不以此為限，且所屬技術領域具有通常知識者可依據產品需求來調整基底結構210的組成。介電層220形成在基底結構210上且鄰接前表面202。介電層220的材料可以是氧化層（例如：氧化矽）或多晶矽，但本發明並不以此為限。在一些實施例中，介電層220的材料可不同於介電材料層110的材料。在本實施例中，第一導電接點230可以為凸出於第一晶圓200的柱狀金屬（例如是銅柱）或接墊（pad），且第一導電接點230不是需要回焊(reflow)的焊料凸塊（solder bump）或錫球（solder balls），藉此可縮小相鄰的第一導電接點230之間的間距（pitch）和/或第一導電接點230的高度，進而可減少晶圓堆疊結構10的封裝尺寸，滿足微型化的需求。其中，第一導電接點230設置於介電層220內並延伸凸出於第一晶圓200的前表面202。第一導電接點230可電性連接至基底結構210的半導體元件或內連線元件等電路元件。
在本實施例中，第二晶圓300具有前表面302以及與前表面302相對的背表面304。詳細來說，第二晶圓300包括基底結構310、介電層320以及多個第二導電接點330。基底結構310鄰接背表面304。基底結構310可包括基底（例如：矽基底）、摻雜區、電極、介電層、第二半導體元件、內連線元件或其組合(未繪示)，但本發明並不以此為限，且所屬技術領域具有通常知識者可依據產品需求來調整基底結構310的組成。介電層320形成在基底結構310上且鄰接前表面302。介電層320的材料可以是氧化層（例如：氧化矽）或多晶矽，但本發明並不以此為限。在一些實施例中，介電層320的材料可不同於介電材料層110的材料。第二導電接點330可以為凸出於第二晶圓300的柱狀金屬（例如是銅柱）或接墊（pad），且第二導電接點330不是焊料凸塊（solder bump）。其中，第二導電接點330可設置於介電層220內並延伸凸出於第二晶圓300的前表面202。第二導電接點330可電性連接至基底結構310的半導體元件或內連線元件等電路元件。
在本實施例中，第一晶圓200的第一半導體元件與第二晶圓300的第二半導體元件可分別執行不同的功能。舉例來說，第一半導體元件可例如是記憶體（random access memory，RAM），第二半導體元件可例如是邏輯晶片（logic chip），但不以此為限。也就是說，在一些實施例中，第一半導體元件可以為邏輯晶片，且第二半導體元件可以為記憶體。
接著，請繼續參照圖1B，形成多個開口OP1在中介層100的第一表面102，以暴露出重佈線路層120中的部分的第一線路層121；並形成多個開口OP2在中介層100的第二表面104，以暴露出重佈線路層120中的部分的第二線路層122 。具體來說，中介層100包括多個開口OP1與多個開口OP2。開口OP1設置於中介層100的第一表面102，且開口OP2設置於中介層100的第二表面104。每一個開口OP1可分別對應於第一晶圓200的第一導電接點230設置，以使第一導電接點230可在後續的步驟中透過對應的開口OP1接觸第一線路層121。每一個開口OP2可分別對應於第二晶圓300的第二導電接點330設置，以使第二導電接點330可在後續的步驟中透過對應的開口OP2接觸第二線路層122。此外，在本實施例中，形成開口OP1與開口OP2的方法可例如是微影蝕刻製程，但本發明並不以此為限。
然後，請同時參照圖1B與圖1C，接合第一晶圓200於中介層100的第一表面102上，且接合第二晶圓300於中介層100的第二表面104上，以使第二晶圓300可透過中介層100的重佈線路層120電性連接至第一晶圓200。詳細來說，使第一晶圓200的第一導電接點230可透過開口OP1接觸重佈線路層120的第一線路層121，且使第二晶圓300的第二導電接點330可透過開口OP2接觸重佈線路層120的第二線路層122。藉此，可使第一晶圓200的前表面202與第二晶圓300的前表面302可分別接觸中介層100的第一表面102與第二表面104，並使第一晶圓200與第二晶圓300可分別設置於中介層100的相對兩側。
在本實施例中，由於第一導電接點230與第二導電接點330可透過中介層100的重佈線路層120來電性連接，因而使得第一導電接點230中的至少一個第一導電接點230於晶圓堆疊結構10的法線方向（方向Y）上可不重疊於第二導電接點330中的至少一個第二導電接點330。此外，在本實施例中，相較於一般未設置中介層而必須以接點對接（pin to pin）的方式接合兩晶圓的晶圓堆疊結構 (即，第一晶圓的第一導電接點需對準並重疊第二晶圓中對應的第二導電接點)，本實施例的晶圓堆疊結構10則可透過中介層100的重佈線路層120來重新佈線，以使第一導電接點230與第二導電接點330可透過重佈線路層120來電性連接，以省略接點對接的製程，並具有簡化製程或提升製程產率的效果。藉此，也可使不同晶圓代工廠所製造的晶圓可易於應用在本實施例的晶圓堆疊結構10中。
在本實施例中，藉由將中介層100設置於第一晶圓200與第二晶圓300之間，除了可以使晶圓堆疊結構10可以有較佳的散熱效果，也可以作為應力緩衝層以減少第一晶圓200堆疊至第二晶圓300上所產生的應力。
在本實施例中，第一晶圓200、中介層100以及第二晶圓300可以垂直的方式堆疊並整合在一起，且第一晶圓200、中介層100以及第二晶圓300可於晶圓堆疊結構10的法線方向（方向Y）上重疊。藉此，可使第一晶圓200中的第一半導體元件可以垂直的方式透過第一導電接點230、重佈線路層120以及第二導電接點330而電性連接至設置於第二晶圓300中的第二半導體元件。因此，相較於一般以水平方式配置兩晶片的封裝結構，本實施例的晶圓堆疊結構10除了可縮短第一晶圓200與第二晶圓300之間的電性傳輸路徑以具有較佳的功耗之外，也可簡化製程以提升製程產率。
在本實施例中，第一晶圓200與第二晶圓300例如是以面對面（face to face）的方式進行接合，也就是使第一晶圓200的前表面202面向第二晶圓300的前表面302的方式配置，但本發明不以此為限。在一些實施例中，第一晶圓200與第二晶圓300也可以面對背（face-to-back）的方式進行接合，例如是將第一晶圓200的背表面204面向第二晶圓300的前表面302的方式配置(未繪示)。至此，已製造完成本實施例的晶圓堆疊結構10。
以下將列舉其他實施例以作為說明。在此必須說明的是，下述實施例沿用前述實施例的元件標號與部分內容，其中採用相同的標號來表示相同或近似的元件，並且省略了相同技術內容的說明。關於省略部分的說明可參考前述實施例，下述實施例不再重複贅述。
圖2A至圖2C是依照本發明的另一實施例的一種晶圓堆疊結構的製造方法的剖面示意圖。圖2A至圖2C所示的實施例與圖1A至圖1C所示的實施例類似，因此，相同元件以相同標號表示，而其詳細內容將不再贅述。圖2A至圖2C所示的實施例與圖1A至圖1C所示的第一實施例的差異在於，在本實施例的晶圓堆疊結構10a中，更包括第一黏膠層130與第二黏膠層140。
具體來說，請參照圖2A，相較於圖1A，本實施例的晶圓堆疊結構10a的製造方法更包括以下步驟：形成第一黏膠層130於中介層100a的第一表面102，並形成第二黏膠層140於中介層100a的第二表面104。
接著，請參照圖2B，相較於圖1B，在本實施例的晶圓堆疊結構10a的製造方法中，例如是微影蝕刻製程對第一黏膠層130、第二黏膠層140以及介電材料層110進行蝕刻，以形成多個開口OP1a與多個開口OP2a。其中，多個開口OP1可暴露出重佈線路層120中的部分的第一線路層121，且多個開口OP2可暴露出重佈線路層120中的部分的第二線路層122 。
接著，請同時參照圖2B與圖2C，相較於圖1B與圖1C，在本實施例的晶圓堆疊結構10a的製造方法中，使第一晶圓200的第一導電接點230可透過開口OP1a接觸並接合至重佈線路層120的第一線路層121，且使第二晶圓300的第二導電接點330可透過開口OP2a接觸並接合至重佈線路層120的第二線路層122。其中，由於第一黏膠層130設置於第一晶圓200的前表面202與中介層100a的第一表面102之間，且第二黏膠層140設置於第二晶圓300的前表面302與中介層100a的第二表面104之間，因而可增加第一晶圓200與中介層100a之間的黏著力，並增加第二晶圓300與中介層100a之間的黏著力。
圖3是依照本發明又一實施例的一種晶圓堆疊結構的剖面示意圖。請同時參照圖1C與圖3，本實施例的晶圓堆疊結構10b與圖1C中的晶圓堆疊結構10相似，惟二者主要差異之處在於：在本實施例的晶圓堆疊結構10b中，中介層100b更包括屏蔽結構150與天線結構160。
具體來說，請參照圖3，在本實施例中，第二晶圓300還可包括射頻電路（radio frequency circuit）340。因此，為了避免射頻電路340所發出的輻射訊號會干擾第一晶圓200，因而在本實施例中還設置了屏蔽結構150。其中，由於內埋於中介層100b的屏蔽結構150可對應於射頻電路340設置並接地，因而可用來屏蔽來自第二晶圓300的射頻電路340所發出的輻射訊號，以作為電磁干擾屏蔽（EMI shielding）。在本實施例中，為了使晶圓堆疊結構10b可應用於射頻或5G等，因而在中介層100b的側邊還設置了天線結構160，以用來發射和/或接收訊號。
此外，在一些實施例中，由於屏蔽結構150還可分別電性連接第一晶圓200及第二晶圓300，因而使得第一晶圓200可透過屏蔽結構150接地，且第二晶圓300可透過屏蔽結構150接地。也就是說，屏蔽結構150可與第一晶圓200及第二晶圓300形成共地結構。
綜上所述，在本發明的實施例的晶圓堆疊結構及其製造方法中，藉由將第一晶圓設置於中介層的第一表面上、將第二晶圓設置於中介層的第二表面上、並使第二晶圓可透過中介層的重佈線路層電性連接至第一晶圓，因而可縮短第一晶圓與第二晶圓之間的電性傳輸路徑，以使本實施例的晶圓堆疊結構可具有較佳的功耗，並使本實施例的晶圓堆疊結構的製造方法具有可簡化製程或可提升製程產率的效果。此外，藉由將中介層設置於第一晶圓與第二晶圓之間，除了可以使晶圓堆疊結構可以有較佳的散熱效果，也可以作為應力緩衝層以減少第一晶圓堆疊至第二晶圓上所產生的應力。另外，藉由中介層的重佈線路層的重新佈線，可使第一導電接點與第二導電接點可透過重佈線路層來電性連接，以省略接點對接的製程，並具有簡化製程或提升製程產率的效果。
雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明的精神和範圍內，當可作些許的更動與潤飾，故本發明的保護範圍當視後附的申請專利範圍所界定者為準。
10、10a、10b:晶圓堆疊結構 100、100a、100b:中介層 102:第一表面 104:第二表面 110:介電材料層 120:重佈線路層 121:第一線路層 122:第二線路層 123:第三線路層 124、125:導電通孔 130:第一黏膠層 140:第二黏膠層 150:屏蔽結構 160:天線結構 200:第一晶圓 202、302:前表面 204、304:背表面 210、310:基底結構 220、320:介電層 230:第一導電接點 300:第二晶圓 330:第二導電接點 340:射頻電路 OP1、OP1a、OP2、OP2a:開口 Y:方向
圖1A至圖1C是依照本發明的一實施例的一種晶圓堆疊結構的製造方法的剖面示意圖。 圖2A至圖2C是依照本發明的另一實施例的一種晶圓堆疊結構的製造方法的剖面示意圖。 圖3是依照本發明又一實施例的一種晶圓堆疊結構的剖面示意圖。
10:晶圓堆疊結構
100:中介層
110:介電材料層
120:重佈線路層
121:第一線路層
122:第二線路層
123:第三線路層
124、125:導電通孔
200:第一晶圓
210、310:基底結構
220、320:介電層
230:第一導電接點
300:第二晶圓
330:第二導電接點
OP1、OP2:開口
Y:方向

Claims (16)

  1. 一種晶圓堆疊結構，包括：一中介層，具有一第一表面以及與該第一表面相對的一第二表面，且包括一介電材料層以及內埋於該介電材料層的一重佈線路層；一第一晶圓，設置於該中介層的該第一表面上，其中該第一晶圓包括多個第一導電接點，且該些第一導電接點接觸該重佈線路層；以及一第二晶圓，設置於該中介層的該第二表面上，其中該第二晶圓包括多個第二導電接點，且該些第二導電接點接觸該重佈線路層，其中該第二晶圓透過該中介層的該重佈線路層電性連接至該第一晶圓，該些第一導電接點為凸出於該第一晶圓的柱狀金屬，且該些第二導電接點為凸出於該第二晶圓的柱狀金屬。
  2. 如請求項1所述的晶圓堆疊結構，其中該些第一導電接點中的至少一第一導電接點於該晶圓堆疊結構的法線方向上不重疊於該些第二導電接點中的至少一第二導電接點。
  3. 如請求項1所述的晶圓堆疊結構，其中該中介層更包括多個開口，設置於該第一表面與該第二表面，以暴露出該重佈線路層。
  4. 如請求項1所述的晶圓堆疊結構，其中該重佈線路層包括一第一線路層、一第二線路層以及多個導電通孔，該第一線 路層接觸該些第一導電接點，該第二線路層接觸該些第二導電接點，該些導電通孔電性連接該第一線路層與該第二線路層。
  5. 如請求項1所述的晶圓堆疊結構，其中該第二晶圓、該中介層以及該第一晶圓於該晶圓堆疊結構的法線方向上重疊。
  6. 如請求項1所述的晶圓堆疊結構，其中該第一晶圓與該第二晶圓的材料不同於該介電材料層的材料。
  7. 如請求項6所述的晶圓堆疊結構，其中該介電材料層的材料為有機或無機介電材料。
  8. 如請求項6所述的晶圓堆疊結構，其中該介電材料層的材料為氮化鋁、苯並環丁烯、聚醯亞胺或味之素IC載板增層膜。
  9. 如請求項1所述的晶圓堆疊結構，更包括：一第一黏膠層，設置於該第一晶圓與該中介層的該第一表面之間；以及一第二黏膠層，設置於該第二晶圓與該中介層的該第二表面之間。
  10. 如請求項1所述的晶圓堆疊結構，其中該中介層更包括一屏蔽結構與一天線結構，該屏蔽結構內埋於該中介層以屏蔽來自該第二晶圓的輻射訊號，且該天線結構設置於該中介層的一側邊以發射和/或接收訊號。
  11. 如請求項10所述的晶圓堆疊結構，其中該屏蔽結構接地，且該屏蔽結構與該第一晶圓及該第二晶圓形成共地結構。
  12. 一種晶圓堆疊結構的製造方法，包括： 提供一中介層，其中該中介層具有一第一表面以及與該第一表面相對的一第二表面，且該中介層包括一介電材料層以及內埋於該介電材料層的一重佈線路層；接合一第一晶圓於該中介層的該第一表面上，其中該第一晶圓包括多個第一導電接點，且該些第一導電接點接觸該重佈線路層；以及接合一第二晶圓於該中介層的該第二表面上，以使該第二晶圓透過該中介層的該重佈線路層電性連接至該第一晶圓，其中該第二晶圓包括多個第二導電接點，且該些第二導電接點接觸該重佈線路層，其中該些第一導電接點為凸出於該第一晶圓的柱狀金屬，且該些第二導電接點為凸出於該第二晶圓的柱狀金屬。
  13. 如請求項12所述的晶圓堆疊結構的製造方法，其中提供該中介層的步驟包括：提供一晶圓或一玻璃基板；形成該中介層於該晶圓或該玻璃基板上；以及移除該晶圓或該玻璃基板，以暴露出該中介層的該第二表面。
  14. 如請求項12所述的晶圓堆疊結構的製造方法，其中接合該第一晶圓於該中介層的該第一表面上的步驟包括：形成多個開口於該中介層的該第一表面，以暴露出該重佈線路層； 使該第一晶圓的多個第一導電接點透過該些開口接觸該重佈線路層。
  15. 如請求項12所述的晶圓堆疊結構的製造方法，其中接合該第二晶圓於該中介層的該第二表面上的步驟包括：形成多個開口於該中介層的該第二表面，以暴露出該重佈線路層；使該第二晶圓的多個第二導電接點透過該些開口接觸該重佈線路層。
  16. 如請求項12所述的晶圓堆疊結構的製造方法，更包括：形成一第一黏膠層於該第一晶圓與該中介層的該第一表面之間；以及形成一第二黏膠層於該第二晶圓與該中介層的該第二表面之間。
TW110122035A 2021-06-17 2021-06-17 晶圓堆疊結構及其製造方法 TWI768970B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
TW110122035A TWI768970B (zh) 2021-06-17 2021-06-17 晶圓堆疊結構及其製造方法
CN202110742302.6A CN115497910A (zh) 2021-06-17 2021-07-01 晶片堆叠结构及其制造方法
US17/396,776 US11967558B2 (en) 2021-06-17 2021-08-09 Wafer stacking structure and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW110122035A TWI768970B (zh) 2021-06-17 2021-06-17 晶圓堆疊結構及其製造方法

Publications (2)

Publication Number Publication Date
TWI768970B true TWI768970B (zh) 2022-06-21
TW202301612A TW202301612A (zh) 2023-01-01

Family

ID=83104066

Family Applications (1)

Application Number Title Priority Date Filing Date
TW110122035A TWI768970B (zh) 2021-06-17 2021-06-17 晶圓堆疊結構及其製造方法

Country Status (3)

Country Link
US (1) US11967558B2 (zh)
CN (1) CN115497910A (zh)
TW (1) TWI768970B (zh)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20210111122A1 (en) * 2019-10-12 2021-04-15 Yangtze Memory Technologies Co., Ltd. Semiconductor devices having interposer structure and methods for forming the same

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6661085B2 (en) * 2002-02-06 2003-12-09 Intel Corporation Barrier structure against corrosion and contamination in three-dimensional (3-D) wafer-to-wafer vertical stack
US20070207592A1 (en) * 2006-03-03 2007-09-06 Lu James J Wafer bonding of damascene-patterned metal/adhesive redistribution layers
US8242543B2 (en) 2009-08-26 2012-08-14 Qualcomm Incorporated Semiconductor wafer-to-wafer bonding for dissimilar semiconductor dies and/or wafers
US8492197B2 (en) * 2010-08-17 2013-07-23 Stats Chippac, Ltd. Semiconductor device and method of forming vertically offset conductive pillars over first substrate aligned to vertically offset BOT interconnect sites formed over second substrate
US9613926B2 (en) * 2014-12-26 2017-04-04 Taiwan Semiconductor Manufacturing Company, Ltd. Wafer to wafer bonding process and structures
US20160009544A1 (en) * 2015-03-02 2016-01-14 Butterfly Network, Inc. Microfabricated ultrasonic transducers and related apparatus and methods
US10043769B2 (en) 2015-06-03 2018-08-07 Micron Technology, Inc. Semiconductor devices including dummy chips
US10196261B2 (en) * 2017-03-08 2019-02-05 Butterfly Network, Inc. Microfabricated ultrasonic transducers and related apparatus and methods
US20190109086A1 (en) * 2017-07-07 2019-04-11 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor Device and Method for Fabricating the Same
US11791299B2 (en) * 2017-11-30 2023-10-17 Taiwan Semiconductor Manufacturing Co., Ltd. Redistribution layer (RDL) layouts for integrated circuits
US20200105720A1 (en) * 2018-10-02 2020-04-02 Globalfoundries Inc. Stacked semiconductor devices and method of manufacturing the same

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20210111122A1 (en) * 2019-10-12 2021-04-15 Yangtze Memory Technologies Co., Ltd. Semiconductor devices having interposer structure and methods for forming the same

Also Published As

Publication number Publication date
TW202301612A (zh) 2023-01-01
CN115497910A (zh) 2022-12-20
US11967558B2 (en) 2024-04-23
US20220406722A1 (en) 2022-12-22

Similar Documents

Publication Publication Date Title
US20230335539A1 (en) Package structure with dummy die
US6951773B2 (en) Chip packaging structure and manufacturing process thereof
US9502335B2 (en) Package structure and method for fabricating the same
US20180233441A1 (en) PoP Device
US11515290B2 (en) Semiconductor package
KR20190013578A (ko) 반도체 패키지 및 그 형성 방법
US11088100B2 (en) Semiconductor package and manufacturing method thereof
TW202038348A (zh) 天線整合式封裝結構及其製造方法
JP2021514119A (ja) オフセット三次元構造を有するマルチチップパッケージ
US20210028092A1 (en) Semiconductor device having planarized passivation layer and method of fabricating the same
TW202006923A (zh) 半導體封裝及其製造方法
TWI725902B (zh) 半導體封裝結構及其製造方法
US20140008785A1 (en) Package Redistribution Layer Structure and Method of Forming Same
TW202117968A (zh) 半導體器件、包含所述半導體器件的電子器件以及其製造方法
US10249585B2 (en) Stackable semiconductor package and manufacturing method thereof
US20040124513A1 (en) High-density multichip module package
US20230386866A1 (en) Semiconductor Package and Method of Forming Thereof
TW202011541A (zh) 半導體封裝
JP2014072487A (ja) 半導体装置およびその製造方法
TWI807618B (zh) 封裝結構及其製造方法
KR20220034759A (ko) 반도체 디바이스 및 그 형성 방법
TW202107644A (zh) 封裝結構及其製造方法
TWI768970B (zh) 晶圓堆疊結構及其製造方法
TWI797701B (zh) 半導體裝置及其製造方法
TWI705547B (zh) 晶片封裝結構及其製造方法