JP2663928B2 - Ｔａｂテープ及びｔａｂテープを用いた半導体装置 - Google Patents
Ｔａｂテープ及びｔａｂテープを用いた半導体装置Info
- Publication number
- JP2663928B2 JP2663928B2 JP7221897A JP22189795A JP2663928B2 JP 2663928 B2 JP2663928 B2 JP 2663928B2 JP 7221897 A JP7221897 A JP 7221897A JP 22189795 A JP22189795 A JP 22189795A JP 2663928 B2 JP2663928 B2 JP 2663928B2
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- polyimide film
- tab tape
- frame
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49572—Lead-frames or other flat leads consisting of thin flexible metallic tape with or without a film carrier
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Wire Bonding (AREA)
- Lead Frames For Integrated Circuits (AREA)
Description
【０００１】
【発明の属する技術分野】本発明はＴＡＢテープ及びＴ
ＡＢテープを用いた半導体装置に関する。
ＡＢテープを用いた半導体装置に関する。
【０００２】
【従来の技術】電子装置の小型化を目的として、近年で
は電子装置の基板に表面実装できしかも実装密度を高め
ることが出来るＴＡＢ（Ｔａｐｅ Ａｕｔｏｍａｔｅｄ
Ｂｏｒｄｉｎｇ）テープを用いた半導体装置が広く用
いられるようになって来た。
は電子装置の基板に表面実装できしかも実装密度を高め
ることが出来るＴＡＢ（Ｔａｐｅ Ａｕｔｏｍａｔｅｄ
Ｂｏｒｄｉｎｇ）テープを用いた半導体装置が広く用
いられるようになって来た。
【０００３】このＴＡＢテープを用いた従来の半導体装
置は、図３に示すように、枠状のポリイミドフィルム１
等からなる絶縁体有機フィルム上に銅薄膜等からなる金
属薄膜を形成し、さらにウェットエッチング等の技術を
もちいてこの金属薄膜を信号配線２及び接地（以下ＧＮ
Ｄと記す）配線３に加工し、配線先端部を半導体素子６
上の電極（パッド）７に電気的に接続することにより半
導体装置を形成している。電子装置への実装に関して
は、ポリイミドフィム外周部に延在して形成されたこれ
らの配線と電子装置の基板上に形成されている電極とを
電気的に接続することにより、基板への表面実装が行わ
れる。
置は、図３に示すように、枠状のポリイミドフィルム１
等からなる絶縁体有機フィルム上に銅薄膜等からなる金
属薄膜を形成し、さらにウェットエッチング等の技術を
もちいてこの金属薄膜を信号配線２及び接地（以下ＧＮ
Ｄと記す）配線３に加工し、配線先端部を半導体素子６
上の電極（パッド）７に電気的に接続することにより半
導体装置を形成している。電子装置への実装に関して
は、ポリイミドフィム外周部に延在して形成されたこれ
らの配線と電子装置の基板上に形成されている電極とを
電気的に接続することにより、基板への表面実装が行わ
れる。
【０００４】
【発明が解決しようとする課題】従来のＴＡＢテープを
用いた半導体装置においては、半導体素子上のパッドと
電子装置基板上の電極とをポリイミドフィルム上に形成
された金属薄膜配線にて１対１にて接続するため、半導
体素子の高速化・高集積化に伴って半導体装置の電気特
性として、まず電源・ＧＮＤ配線のインダクタンス成分
により生じるグランドバウンスノイズが問題となってい
る。これは、電源又はＧＮＤ配線の実効インダクタンス
をＬeff とすると、 ｄＶ＝ｎ・Ｌeff ・ｄＩ／ｄｔ として示される。ここで、ｎは半導体素子の同時動作数
であり、その数は半導体素子の高集積化に伴い増加して
おり、ｄＩ／ｄｔは半導体素子の高速化に伴い大きな値
となって来ている。従って、グランドバウンスノイズを
低減するには、半導体装置の電源又はＧＮＤ配線の実効
インダクタンスを低減する必要がある。
用いた半導体装置においては、半導体素子上のパッドと
電子装置基板上の電極とをポリイミドフィルム上に形成
された金属薄膜配線にて１対１にて接続するため、半導
体素子の高速化・高集積化に伴って半導体装置の電気特
性として、まず電源・ＧＮＤ配線のインダクタンス成分
により生じるグランドバウンスノイズが問題となってい
る。これは、電源又はＧＮＤ配線の実効インダクタンス
をＬeff とすると、 ｄＶ＝ｎ・Ｌeff ・ｄＩ／ｄｔ として示される。ここで、ｎは半導体素子の同時動作数
であり、その数は半導体素子の高集積化に伴い増加して
おり、ｄＩ／ｄｔは半導体素子の高速化に伴い大きな値
となって来ている。従って、グランドバウンスノイズを
低減するには、半導体装置の電源又はＧＮＤ配線の実効
インダクタンスを低減する必要がある。
【０００５】しかしながら、従来の金属薄膜をエッチン
グ等により配線に加工し、半導体素子上のパッドと電子
装置の基板上の電極とを１対１にて電気的に接続するＴ
ＡＢテープを用いた半導体装置では、電源およびＧＮＤ
配線を形成出来る金属膜の厚みおよび幅の制限によりイ
ンダクタンスを低減出来ないという問題があった。
グ等により配線に加工し、半導体素子上のパッドと電子
装置の基板上の電極とを１対１にて電気的に接続するＴ
ＡＢテープを用いた半導体装置では、電源およびＧＮＤ
配線を形成出来る金属膜の厚みおよび幅の制限によりイ
ンダクタンスを低減出来ないという問題があった。
【０００６】次に、信号配線に関しては、ポリイミドフ
ィルム上に信号配線が隣接して形成される為、信号配線
間の相互容量により、クロストークノイズが発生してし
まう為、半導体素子を高速で使用出来ないという問題も
あった。このような問題を解決する方法として、従来で
はポリイミドフィルムの両面に金属薄膜を形成し、上面
には信号配線、ＧＮＤ配線、電源配線を形成し、上面の
ＧＮＤ配線とポリイミドフィルム裏面の金属層とを電気
的に接続し、ポリイミドフィルム裏面全体をＧＮＤ配線
として使用する方法が用いられて来た。この方法では、
ＧＮＤ配線の実効インダクタンスが低減出来る為、グラ
ンドバウンスノイズを低減出来る。
ィルム上に信号配線が隣接して形成される為、信号配線
間の相互容量により、クロストークノイズが発生してし
まう為、半導体素子を高速で使用出来ないという問題も
あった。このような問題を解決する方法として、従来で
はポリイミドフィルムの両面に金属薄膜を形成し、上面
には信号配線、ＧＮＤ配線、電源配線を形成し、上面の
ＧＮＤ配線とポリイミドフィルム裏面の金属層とを電気
的に接続し、ポリイミドフィルム裏面全体をＧＮＤ配線
として使用する方法が用いられて来た。この方法では、
ＧＮＤ配線の実効インダクタンスが低減出来る為、グラ
ンドバウンスノイズを低減出来る。
【０００７】しかも信号配線間の相互容量も低減出来る
為、同時動作数を増加出来、クロストークノイズも低減
することが可能となる。しかしながらこのように構成さ
れたＴＡＢテープを用いた半導体装置では、ＴＡＢテー
プの製造コストが、金属層が１層のテープと比較して３
〜４倍になり、半導体装置自体のコストアップになると
いう問題があった。
為、同時動作数を増加出来、クロストークノイズも低減
することが可能となる。しかしながらこのように構成さ
れたＴＡＢテープを用いた半導体装置では、ＴＡＢテー
プの製造コストが、金属層が１層のテープと比較して３
〜４倍になり、半導体装置自体のコストアップになると
いう問題があった。
【０００８】本発明の第１の目的は、ＧＮＤ配線の実効
インダクタンス，グランドバウンスノイズ及びクロスト
ークノイズを低減することの可能なＴＡＢテープを提供
することにある。
インダクタンス，グランドバウンスノイズ及びクロスト
ークノイズを低減することの可能なＴＡＢテープを提供
することにある。
【０００９】本発明の第２の目的は、安価でしかも高速
化及び高集積化が可能なＴＡＢテープを用いた半導体装
置を提供することにある。
化及び高集積化が可能なＴＡＢテープを用いた半導体装
置を提供することにある。
【００１０】
【課題を解決するための手段】本発明のＴＡＢテープを
用いた半導体装置では、ＴＡＢテープの信号配線層は、
１層のままでＧＮＤ配線の実効インダクタンスの低減
と、信号配線間の相互容量を低減するものである。
用いた半導体装置では、ＴＡＢテープの信号配線層は、
１層のままでＧＮＤ配線の実効インダクタンスの低減
と、信号配線間の相互容量を低減するものである。
【００１１】本発明のＴＡＢテープでは、ＴＡＢテープ
の信号配線の内周部及び外周部に環状配線を形成し、Ｔ
ＡＢテープのＧＮＤ配線を内外周部の環状配線に電気的
に接続し、環状配線をＧＮＤ電位とする。更に、ＴＡＢ
テープの信号配線間に内外周部の環状配線と電気的に接
続されたＧＮＤ電位配線を設けることにより、ＴＡＢテ
ープ上に並列接続されたＧＮＤ配線数を増加させること
が出来る為、自己インダクタンスの低減を図ることが可
能となる。更に、本構造のＧＮＤ・信号配線の配置にお
いては、隣接するＧＮＤ配線と信号配線の電流方向が逆
向するため、ＧＮＤ・信号配線間の相互インダクタンス
がマイナスの値となり、ＧＮＤ配線の実効インダクタン
スを低減できる効果も生じる。また、本構造を用いるこ
とにより、信号配線間にＧＮＤ電位の配線が配置される
為、信号配線間同士の相互容量を著しく低減することが
可能となり、クロストークノイズの低減を図ることが可
能となる。
の信号配線の内周部及び外周部に環状配線を形成し、Ｔ
ＡＢテープのＧＮＤ配線を内外周部の環状配線に電気的
に接続し、環状配線をＧＮＤ電位とする。更に、ＴＡＢ
テープの信号配線間に内外周部の環状配線と電気的に接
続されたＧＮＤ電位配線を設けることにより、ＴＡＢテ
ープ上に並列接続されたＧＮＤ配線数を増加させること
が出来る為、自己インダクタンスの低減を図ることが可
能となる。更に、本構造のＧＮＤ・信号配線の配置にお
いては、隣接するＧＮＤ配線と信号配線の電流方向が逆
向するため、ＧＮＤ・信号配線間の相互インダクタンス
がマイナスの値となり、ＧＮＤ配線の実効インダクタン
スを低減できる効果も生じる。また、本構造を用いるこ
とにより、信号配線間にＧＮＤ電位の配線が配置される
為、信号配線間同士の相互容量を著しく低減することが
可能となり、クロストークノイズの低減を図ることが可
能となる。
【００１２】したがって、本発明の構造を有するＴＡＢ
テープを用いた半導体装置では、安価でしかも高速かつ
高集積化が可能となる。
テープを用いた半導体装置では、安価でしかも高速かつ
高集積化が可能となる。
【００１３】
【発明の実施の形態】次に本発明について図面を参照し
て説明する。図１は本発明の第１の実施の形態を説明す
る為のＴＡＢテープの平面図である。
て説明する。図１は本発明の第１の実施の形態を説明す
る為のＴＡＢテープの平面図である。
【００１４】図１においてＴＡＢテープは、枠状の第１
ポリイミドフィルム１Ａと、この第１ポリイミドフィル
ム１Ａ上に形成され枠内及び枠外に延在する銅薄膜から
なる信号配線２及びＧＮＤ配線３と、第１ポリイミドフ
ィルム１Ａの枠内に形成された枠状の第２ポリイミドフ
ィルム１Ｂと、この第２ポリイミドフィルム１Ｂ上に形
成されＧＮＤ配線３に接続された内周環状配線４と、第
１ポリイミドフィルム１Ａの枠外に形成された枠状の第
３ポリイミドフィルム１Ｃと、この第３ポリイミドフィ
ルム１Ｃ上に形成されＧＮＤ配線３に接続された外周環
状配線８と、第１ポリイミドフィルム１Ａ上の信号配線
２の間に形成され内周環状配線４と外周環状配線８に接
続されたＧＮＤ電位配線５とから主に構成されている。
このように構成されたＴＡＢテープは、従来のＴＡＢテ
ープと同様にポリイミドフィルム上に形成した銅薄膜の
エッチング等により形成することができる。次にこのＴ
ＡＢテープを用いた半導体装置について説明する。
ポリイミドフィルム１Ａと、この第１ポリイミドフィル
ム１Ａ上に形成され枠内及び枠外に延在する銅薄膜から
なる信号配線２及びＧＮＤ配線３と、第１ポリイミドフ
ィルム１Ａの枠内に形成された枠状の第２ポリイミドフ
ィルム１Ｂと、この第２ポリイミドフィルム１Ｂ上に形
成されＧＮＤ配線３に接続された内周環状配線４と、第
１ポリイミドフィルム１Ａの枠外に形成された枠状の第
３ポリイミドフィルム１Ｃと、この第３ポリイミドフィ
ルム１Ｃ上に形成されＧＮＤ配線３に接続された外周環
状配線８と、第１ポリイミドフィルム１Ａ上の信号配線
２の間に形成され内周環状配線４と外周環状配線８に接
続されたＧＮＤ電位配線５とから主に構成されている。
このように構成されたＴＡＢテープは、従来のＴＡＢテ
ープと同様にポリイミドフィルム上に形成した銅薄膜の
エッチング等により形成することができる。次にこのＴ
ＡＢテープを用いた半導体装置について説明する。
【００１５】図２（ａ），（ｂ）は本発明の第２の実施
の形態を説明する為のＴＡＢテープを用いた半導体装置
の平面図及びＡ−Ａ線断面図である。
の形態を説明する為のＴＡＢテープを用いた半導体装置
の平面図及びＡ−Ａ線断面図である。
【００１６】図２（ａ），（ｂ）においてＴＡＢテープ
を用いた半導体装置は、図１に示したＴＡＢテープと半
導体素子６とにより構成される。半導体素子６とＴＡＢ
テープとの電気的接続は、半導体素子６上の電極（パッ
ド）７と第１ポリイミドフィルム１Ａの枠内の信号配線
２の先端部及びＧＮＤ配線３の内周環状配線４の近傍部
とを電気的に接続することにより行われる。また、本半
導体装置と外部機器との電気的接続は、第１ポリイミド
フィルム１Ａの枠外に延在する信号配線２の先端部及び
ＧＮＤ配線３の外部環状配線８の近傍部とを電気的に接
続することにより実施される。
を用いた半導体装置は、図１に示したＴＡＢテープと半
導体素子６とにより構成される。半導体素子６とＴＡＢ
テープとの電気的接続は、半導体素子６上の電極（パッ
ド）７と第１ポリイミドフィルム１Ａの枠内の信号配線
２の先端部及びＧＮＤ配線３の内周環状配線４の近傍部
とを電気的に接続することにより行われる。また、本半
導体装置と外部機器との電気的接続は、第１ポリイミド
フィルム１Ａの枠外に延在する信号配線２の先端部及び
ＧＮＤ配線３の外部環状配線８の近傍部とを電気的に接
続することにより実施される。
【００１７】また、本第２の実施の形態では図示しない
が、半導体素子６とＴＡＢテープとを電気的に接続した
後に、半導体素子６を外部環境から保護することを目的
として、半導体素子６の表面全体を樹脂等でカバーする
構造を取ることも可能である。
が、半導体素子６とＴＡＢテープとを電気的に接続した
後に、半導体素子６を外部環境から保護することを目的
として、半導体素子６の表面全体を樹脂等でカバーする
構造を取ることも可能である。
【００１８】
【発明の効果】以上説明したように本発明によれば、信
号配線の内外周部に環状配線を設け、ＧＮＤ配線を内外
環状配線に電気的に接続し、さらに信号配線間に内外環
状配線に接続されたＧＮＤ電位配線を設けることによ
り、ＴＡＢテープの導体層数を増やすこと無く、ＴＡＢ
テープＧＮＤ配線の実効インダクタンスと、同時動作時
のグランドバウンスノイズの低減が図れ、更に、信号配
線間の相互容量を低減出来、クロストークノイズの低減
も図れるという効果がある。従ってＴＡＢテープを用い
た半導体装置の高速化及び高集積化が可能となる。
号配線の内外周部に環状配線を設け、ＧＮＤ配線を内外
環状配線に電気的に接続し、さらに信号配線間に内外環
状配線に接続されたＧＮＤ電位配線を設けることによ
り、ＴＡＢテープの導体層数を増やすこと無く、ＴＡＢ
テープＧＮＤ配線の実効インダクタンスと、同時動作時
のグランドバウンスノイズの低減が図れ、更に、信号配
線間の相互容量を低減出来、クロストークノイズの低減
も図れるという効果がある。従ってＴＡＢテープを用い
た半導体装置の高速化及び高集積化が可能となる。
【図１】本発明の第１の実施の形態を説明する為のＴＡ
Ｂテープの平面図。
Ｂテープの平面図。
【図２】本発明の第２の実施の形態を説明する為のＴＡ
Ｂテープを用いた半導体装置の平面図及び断面図。
Ｂテープを用いた半導体装置の平面図及び断面図。
【図３】従来のＴＡＢテープを用いた半導体装置の平面
図及び断面図。
図及び断面図。
１ ポリイミドフィルム １Ａ 第１ポリイミドフィルム １Ｂ 第２ポリイミドフィルム １Ｃ 第３ポリイミドフィルム ２ 信号配線 ３ ＧＮＤ配線 ４ 内周環状配線 ５ ＧＮＤ電位配線 ６ 半導体素子 ７ 電極 ８ 外周環状配線
Claims (4)
- 【請求項１】 枠状の第１ポリイミドフィルムと、この
第１ポリイミドフィルム上に形成されポリイミドフィル
ムの枠内及び枠外に延在する金属膜からなる信号配線及
び接地配線と、前記第１ポリイミドフィルムの枠内に形
成された枠状の第２ポリイミドフィルムと、この第２ポ
リイミドフィルム上に形成され前記接地配線に接続され
た内周環状配線と、前記第１ポリイミドフィルムの枠外
に形成された枠状の第３ポリイミドフィルムと、この第
３ポリイミドフィルム上に形成され前記接地配線に接続
された外周環状配線とを含むことを特徴とするＴＡＢテ
ープ。 - 【請求項２】 第１ポリイミドフィルム上の信号配線間
に形成され内周環状配線及び外周環状配線に接続された
接地電位配線を有する請求項１記載のＴＡＢテープ。 - 【請求項３】 請求項１記載のＴＡＢテープと、このＴ
ＡＢテープの第１ポリイミドフィルムの枠内に延在する
信号配線に外部端子が接続された半導体素子とを含むこ
とを特徴とするＴＡＢテープを用いた半導体装置。 - 【請求項４】 請求項２記載のＴＡＢテープと、このＴ
ＡＢテープの第１ポリイミドフィルムの枠内に延在する
信号配線に外部端子が接続された半導体素子とを含むこ
とを特徴とするＴＡＢテープを用いた半導体装置。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7221897A JP2663928B2 (ja) | 1995-08-30 | 1995-08-30 | Ｔａｂテープ及びｔａｂテープを用いた半導体装置 |
| US08/690,126 US5801434A (en) | 1995-08-30 | 1996-07-31 | TAB tape and semiconductor device including TAB tape |
| CN96111440A CN1087495C (zh) | 1995-08-30 | 1996-08-30 | 胶带自动粘结式胶带 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7221897A JP2663928B2 (ja) | 1995-08-30 | 1995-08-30 | Ｔａｂテープ及びｔａｂテープを用いた半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0964113A JPH0964113A (ja) | 1997-03-07 |
| JP2663928B2 true JP2663928B2 (ja) | 1997-10-15 |
Family
ID=16773886
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7221897A Expired - Fee Related JP2663928B2 (ja) | 1995-08-30 | 1995-08-30 | Ｔａｂテープ及びｔａｂテープを用いた半導体装置 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5801434A (ja) |
| JP (1) | JP2663928B2 (ja) |
| CN (1) | CN1087495C (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3695893B2 (ja) * | 1996-12-03 | 2005-09-14 | 沖電気工業株式会社 | 半導体装置とその製造方法および実装方法 |
| JP3577913B2 (ja) * | 1997-02-27 | 2004-10-20 | セイコーエプソン株式会社 | 半導体装置、およびこれを具備する電子機器 |
| JP3301355B2 (ja) * | 1997-07-30 | 2002-07-15 | 日立電線株式会社 | 半導体装置、半導体装置用ｔａｂテープ及びその製造方法、並びに半導体装置の製造方法 |
| US6180999B1 (en) * | 1997-08-29 | 2001-01-30 | Texas Instruments Incorporated | Lead-free and cyanide-free plating finish for semiconductor lead frames |
| JP4037810B2 (ja) * | 2003-09-05 | 2008-01-23 | Ｎｅｃアクセステクニカ株式会社 | 小型無線装置及びその実装方法 |
| KR102232435B1 (ko) * | 2014-02-12 | 2021-03-29 | 삼성디스플레이 주식회사 | 구동 칩 및 이를 포함하는 표시 장치 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4801999A (en) * | 1987-07-15 | 1989-01-31 | Advanced Micro Devices, Inc. | Integrated circuit lead frame assembly containing voltage bussing and distribution to an integrated circuit die using tape automated bonding with two metal layers |
| US5121293A (en) * | 1991-08-08 | 1992-06-09 | Sun Microsystems, Inc. | Method and apparatus for interconnecting devices using tab in board technology |
| US5473190A (en) * | 1993-12-14 | 1995-12-05 | Intel Corporation | Tab tape |
-
1995
- 1995-08-30 JP JP7221897A patent/JP2663928B2/ja not_active Expired - Fee Related
-
1996
- 1996-07-31 US US08/690,126 patent/US5801434A/en not_active Expired - Fee Related
- 1996-08-30 CN CN96111440A patent/CN1087495C/zh not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| CN1087495C (zh) | 2002-07-10 |
| US5801434A (en) | 1998-09-01 |
| JPH0964113A (ja) | 1997-03-07 |
| CN1154574A (zh) | 1997-07-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6667546B2 (en) | Ball grid array semiconductor package and substrate without power ring or ground ring | |
| US5366589A (en) | Bonding pad with circular exposed area and method thereof | |
| JP3287673B2 (ja) | 半導体装置 | |
| JP2663928B2 (ja) | Ｔａｂテープ及びｔａｂテープを用いた半導体装置 | |
| JP2002305246A (ja) | インダクタンス素子並びに半導体装置 | |
| JP3512331B2 (ja) | 半導体装置のプラスチックパッケージ | |
| JP2007510293A (ja) | ケージ式配線構造を使った半導体パッケージ内の電磁ノイズ遮蔽 | |
| JP2008071931A (ja) | 半導体装置 | |
| JP6757213B2 (ja) | 半導体装置の製造方法 | |
| JP2005038911A (ja) | 半導体装置 | |
| US7091594B1 (en) | Leadframe type semiconductor package having reduced inductance and its manufacturing method | |
| JP3838907B2 (ja) | 半導体装置 | |
| JP2697547B2 (ja) | 半導体集積回路装置 | |
| JP2002231761A (ja) | 電子部品実装体および電子部品 | |
| JP2500310B2 (ja) | 半導体装置 | |
| TWI492338B (zh) | 半導體封裝結構及其製作方法 | |
| JP3057194B2 (ja) | 半導体パッケージの製造方法 | |
| JP2006041061A (ja) | 半導体装置 | |
| JP2822996B2 (ja) | 半導体装置 | |
| US20050035181A1 (en) | Package substrate and process thereof | |
| JP3704745B2 (ja) | 混成集積回路装置 | |
| JPS6028293A (ja) | 配線基板およびその製造方法 | |
| JP2910231B2 (ja) | 半導体集積回路 | |
| JPH03255655A (ja) | 半導体装置 | |
| JP2903668B2 (ja) | 半導体集積回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19970520 |
|
| LAPS | Cancellation because of no payment of annual fees |