TW201322317A - 系統級封裝模組件及其製造方法 - Google Patents

系統級封裝模組件及其製造方法 Download PDF

Info

Publication number
TW201322317A
TW201322317A TW100143280A TW100143280A TW201322317A TW 201322317 A TW201322317 A TW 201322317A TW 100143280 A TW100143280 A TW 100143280A TW 100143280 A TW100143280 A TW 100143280A TW 201322317 A TW201322317 A TW 201322317A
Authority
TW
Taiwan
Prior art keywords
substrate
ground
package module
layer
grounding
Prior art date
Application number
TW100143280A
Other languages
English (en)
Inventor
Chi-Sheng Chen
Ching-Feng Hsieh
Original Assignee
Askey Technology Jiang Su Ltd
Askey Computer Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Askey Technology Jiang Su Ltd, Askey Computer Corp filed Critical Askey Technology Jiang Su Ltd
Priority to TW100143280A priority Critical patent/TW201322317A/zh
Priority to US13/367,712 priority patent/US20130134565A1/en
Publication of TW201322317A publication Critical patent/TW201322317A/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49805—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the leads being also applied on the sidewalls or the bottom of the substrate, e.g. leadless packages for surface mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Health & Medical Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

一種系統級封裝模組件及其製造方法，係在基板上形成有切割道且於該切割道上設置接地墊與接地貫孔，將至少一電子元件設於該基板上，接著在該基板上形成包覆該電子元件之封裝膠體，之後再沿著切割道切割該基板以露出該接地貫孔，最後在封裝膠體及接地貫孔表面形成屏蔽層，以得各系統級封裝模組件，俾可防止電磁輻射的干擾，且減少設計複雜度與製造成本。

Description

系統級封裝模組件及其製造方法
本發明係關於一種封裝模組件之技術，特別係關於一種系統級封裝(System in Package；簡稱SiP)模組件及其製造方法。
在現今的科技產業中，電磁相容性(Electromagnetic Compatibility；簡稱EMC)一直都是電磁領域中相當重要的研究議題，而如何避免電磁干擾也是封裝模組件的製造業者所面對的重要議題之一。
在習知封裝模組件的製造技術上，通常是在封裝模組件製造完成後，在封裝模組件外圍加裝屏蔽蓋(Shielding Lid)，以防止電磁輻射的干擾而對封裝模組件造成影響，但該具有屏蔽蓋之封裝模組件所需的空間較大，減少線路圖案化的空間。
此外，在系統級封裝模組件的製造過程中，有些製造業者會要求在封裝模組件中封膠(Molding)，使封裝模組件具有積體電路(Integrated Circuit；簡稱IC)的外形。但是，當封裝模組件封膠後，就無法在封裝模組件上裝設屏蔽蓋，因此也無法防止電磁輻射的干擾。
因此，為了解決上述問題，有些製造業者會在該封裝模組件製造完成後的系統上設計一可對應於封裝模組件的凹槽，其中，該凹槽係對應於封裝模組件的所在位置，藉此防止封裝模組件受到電磁輻射的干擾。
上述的方式雖然解決了封裝模組件之電磁輻射干擾的問題，然而在系統上卻需要設計額外的構件，因此增加了設計複雜度與製造成本。此外，由於凹槽係對應於封裝模組件的所在位置，因此凹槽與封裝模組件的位置彼此受限，在整體的設計上較不彈性。
本發明之目的係提供一種系統級封裝模組件及其製造方法，係可避免封裝模組件受到電磁輻射之干擾。
本發明之另一目的在於提供一種系統級封裝模組件及其製造方法，係需要較小之空間，亦減少了設計複雜度與製造成本，且在整體設計上較有彈性。
為了達到上述目的及其它目的，本發明遂提供一種系統級封裝模組件，包括基板、接地墊、電子元件、封裝膠體與屏蔽層。基板係於切割製程前形成有切割道，且於該切割道設有接地貫孔；接地墊、電子元件、封裝膠體係形成於基板上，其中，該接地墊鄰近該接地貫孔，且該封裝膠體包覆該電子元件；屏蔽層係包覆該封裝膠體以及接地貫孔。
再者，本發明還提供一種系統級封裝模組件之製造方法，係包括以下步驟：(1)提供基板，且該基板上形成有切割道；(2)於切割道上設置有接地墊；(3)於切割道且對應各接地墊所圍成之區域範圍內形成接地貫孔；(4)提供電子元件，並將電子元件設置於基板上；(5)於基板上形成包覆該電子元件之封裝膠體(6)沿著切割道切割該基板，以供露出該接地貫孔；(7)於封裝膠體及接地貫孔之表面形成屏蔽層，以得各系統級封裝模組件。因此，藉由將屏蔽層形成在接地貫孔表面，俾使電磁輻射透過屏蔽層而接地，以避免電磁輻射干擾的問題，因而完全取代習知技術所使用的屏蔽蓋。而且，本發明之系統級封裝模組件的結構所需之空間較小，亦減少了設計複雜度與製造成本，且在整體設計上較有彈性。
以下藉由特定的具體實施例說明本發明之實施方式，熟悉此技藝之人士可由本說明書所揭示之內容輕易地瞭解本發明之其他優點及功效。
需說明的是，於本發明中，圖式上各個元件所顯示的比例略微誇大，其目的是為了敘述上的方便，也為了使圖式易於閱讀及辨識，並非用以限制本發明。
請參閱第1圖，係為本發明之系統級封裝模組件之示意剖面圖。本發明之系統級封裝模組件1包括基板11、電子元件12、複數接地墊13、屏蔽層14、封裝膠體15與複數貫穿該基板11之接地貫孔16。要特別說明的是，本發明之系統級封裝模組件1亦可應用於其他種類之封裝模組件，而本發明所述之電子元件12係以晶片為例，但是並不以此為限。由於本案所述之晶片其詳細的結構係與習知的晶片相同，因此在圖式中僅以示意的方式呈現，並且不再針對晶片的結構加以贅述。
該基板11係包含至少一層線路層112、至少一個形成於該線路層112上之接地墊以及至少一層形成於該線路層112及該接地墊上之介質層111，其中，該線路層112用以佈設線路(即藉由圖案化蝕刻形成線路)，各該接地墊13設置於該線路層112上，且設置於該基板11之切割道上，此外，每一個接地貫孔16亦設置於該基板11之頂面114的切割道，以供各該接地墊13鄰近對應於各該接地貫孔16，其中，該接地墊13所圍成區域之表面積係略大於該接地貫孔16所圍成區域之表面積。另外，在一實施態樣中，該接地貫孔16中係電鍍有金屬導體，且該金屬導體係與該接地墊13電性連接。該介質層111用以防止相鄰線路層112彼此接觸而造成短路。
此外，基板11的頂面114與底面115分別形成有絕緣層113，其中，位於基板11之頂面與底面之絕緣層113係以塗佈方式形成，而由於該線路層112係藉由圖案化蝕刻形成線路，故絕緣層113部份會形成在線路層112之表面上，而將有一部份流入被蝕刻而未形成有線路層112之介質層111的表面上。另外，在一實施態樣中，該絕緣層113係為綠漆層。
需說明的是，雖然在圖式中係呈現出奇數層線路層112，但是這樣的呈現方式僅用於說明。實際上實施時，線路層112以偶數層為較佳，尤其以四層以上為最佳。
該封裝膠體15係形成於該基板11上並包覆於電子元件12之所有側面與頂面，而該屏蔽層14係進一步包覆於封裝膠體15及接地貫孔16之表面，其中，屏蔽層14係為金屬層，可以噴濺或鍍膜的方式包覆於該封裝膠體15及該接地貫孔16，藉此可防止受到外部電子元件電磁輻射的干擾(可稱為電磁耐受性，EMS)，同時，防止該電子元件12在執行應有功能的過程中所產生不利於其他系統的電磁雜訊[可稱為電磁干擾，EMI]。
藉由以上說明可知，本發明係藉由屏蔽層14之金屬特性，使該系統級封裝模組件1具有良好的電磁相容性(ElectroMagnetic Compatibility，EMC)。需說明的是，凡是具有金屬特性之物質，例如銀或銅，皆可作為屏蔽層14，並包覆於該封裝膠體15及該接地貫孔16表面，但是並不以此為限。
請同時參閱第1圖至第2圖與第3圖至第9圖，其中，第3圖至第9圖為本發明之系統級封裝模組件之製造方法之步驟示意圖。
如第3圖所示，在步驟S1中，提供一基板11。基板11係由至少一介質層111與至少一線路層112交互堆疊而成，並且在最頂層與最底層分別設置有絕緣層113以形成該基板11，其中，各線路層112分別具有至少一個接地墊1122，且基板11之頂面具有複數承載區116，且相鄰之承載區116之間形成有切割道117。在一實施態樣中，該絕緣層113係為綠漆層。接著進至步驟S2。
更進一步而言，請一併參閱第2圖與第4圖，第2圖係第1圖中其中一層線路層112與介質層111之示意剖面圖。由於第2圖中線路層112之上表面佈設之線路過於複雜，而且並非本發明重點，因此為了使圖式清晰易於辨識以及說明的方便將其省略。
該線路層112之上表面1121復設有至少一個接地墊1122，該接地墊1122係設置於該線路層112之上表面1121中預留的切割區域，其中，該切割區域係位於該上表面1121之周圍，且每一個該接地墊1122鄰近對應於各接地貫孔16而設置，其中，該接地墊1122所圍成區域之表面積係略大於該接地貫孔16所圍成區域之表面積。
由上述的內容可知，每一層線路層112之上表面1121均設有至少一個接地墊1122，而每一層線路層112之上表面1121之至少一個接地墊1122係對齊設置，且每一個接地墊1122鄰近對應於各該接地貫孔16而設置，因此基板11之頂面114的接地墊13與每一層線路層112之上表面1121的接地墊1122可同時鄰近對應於接地貫孔16而設置。
此外，由於基板11係由介質層111與線路層112堆疊而成，因此在第4圖中係單獨取出一線路層112之製程作為說明。
詳言之，線路層112於形成之過程中預留有切割區域1123，而至少一個接地墊1122係位於線路層112預留之切割區域1123中，該切割區域1123係位於該上表面1121之周圍。
需說明的是，在實際上，切割區域1123係在線路層112的製程中預留在線路層112上，並非藉由任何標誌繪製出該切割區域1123，在第4圖中係為了敘述上需要並且使圖式易於辨識與說明而特別擇一切割區域1123繪製於圖式中。
另需說明的是，由於每一線路層112的製造過程相同，因此，在本發明中僅以一線路層112作為實施方式之說明，而且各線路層112預留的切割區域1123之位置相同，因此，各線路層112所設置的接地墊1122會相互對齊，而且位於基板11之頂面的切割道117也會對應於各線路層112之切割區域1123。
請參閱第5圖，在步驟S2中，在形成基板11之後，於基板11之頂面的切割道117上設置至少一個接地墊13，其中，由於切割道117所在位置係對應於各線路層112所預留之切割區域1123，因此，切割道117所設置的接地墊13均會對齊於各線路層112之至少一個接地墊1122，接著進入步驟S3。
請再參閱第5圖，在步驟S3中，係在該基板11之切割道117且對應各個接地墊13所圍成之區域範圍內形成接地貫孔16，且該接地貫孔16必須將基板11貫穿，其中，可以用機械鑽孔，或是以雷射熱熔方式等鑽孔方式形成該接地貫孔16。接著進至步驟S4。
請參閱第6圖，在步驟S4中，當形成接地貫孔16後，接著以至少一電子元件12設置於基板11之頂面上，且位於承載區116中，接著進入步驟S5。
請參閱第7圖，在步驟S5中，進行封裝製程，也就是在形成接地貫孔16後，接著對基板11所承載之複數電子元件12分別進行封膠，其中，封膠時所形成之封裝膠體15係包覆電子元件12之所有側面與頂面。接著進至步驟S6。
請參閱第8圖，在步驟S6中，進行切割製程，也就是在封裝完畢後，接著沿著基板11之切割道117進行切割，使基板11被切割成複數個基板，而被切割後形成的複數個基板各自承載有電子元件12與封裝膠體15，且露出該接地貫孔16。接著進至步驟S7。
請參閱第9圖，在步驟S7中，在切割完畢後，接著於封裝膠體15與接地貫孔16表面形成屏蔽層14，以得各系統級封裝模組件。另外，在一實施態樣中，該接地貫孔16中係電鍍有金屬導體，且該金屬導體係接觸該接地墊13。
要說明的是，屏蔽層14係為金屬層，而且可以噴濺或鍍膜的方式包覆於該封裝膠體15與接地貫孔16之表面，以藉由屏蔽層14之金屬特性，俾使電磁輻射透過屏蔽層14而接地。
綜上所述，除了防止電子元件受到電磁輻射的干擾，本發明之系統級封裝模組件的結構所需之空間較小，亦減少了設計複雜度與製造成本，且在整體設計上較有彈性。
然而，上述實施例係用以例示性說明本發明之原理及其功效，而非用於限制本發明。任何熟習此項技藝之人士均可在不違背本發明之精神及範疇下，對上述實施例進行修改。因此本發明之權利保護範圍，應如後述之申請專利範圍所列。
1．．．系統級封裝模組件
11．．．基板
111．．．介質層
112．．．線路層
1121．．．上表面
1123．．．切割區域
113．．．絕緣層
114．．．頂面
115．．．底面
116．．．承載區
117．．．切割道
12．．．電子元件
13、1122．．．接地墊
14．．．屏蔽層
15．．．封裝膠體
16．．．接地貫孔
第1圖為本發明之系統級封裝模組件之示意剖面圖；
第2圖為第1圖中其中一層線路層與介質層之示意剖面圖；以及
第3圖至第9圖為本發明之系統級封裝模組件之製造方法之步驟示意圖。
1．．．系統級封裝模組件
11．．．基板
111．．．介質層
112．．．線路層
113．．．絕緣層
114．．．頂面
115．．．底面
12．．．電子元件
13．．．接地墊
14．．．屏蔽層
15．．．封裝膠體
16．．．接地貫孔

Claims (13)

  1. 一種系統級封裝模組件，包括：基板，係於切割製程前形成有複數切割道，且於該切割道設有複數接地貫孔；至少一接地墊，係形成於該基板上，且該些接地墊鄰近該接地貫孔；電子元件，係設置於該基板上；封裝膠體，係形成於該基板上並包覆該電子元件；以及屏蔽層，係包覆該封裝膠體及該接地貫孔。
  2. 如申請專利範圍第1項所述之系統級封裝模組件，其中，該接地墊所圍成區域之表面積大於該接地貫孔所圍成區域之表面積。
  3. 如申請專利範圍第1項所述之系統級封裝模組件，其中，該基板係包含至少一線路層、至少一形成於該線路層上之接地墊以及至少一形成於該線路層及該接地墊上之介質層，且該些接地墊鄰近該接地貫孔。
  4. 如申請專利範圍第3項所述之系統級封裝模組件，其中，該基板係包含有至少一絕緣層，係形成於該基板之頂面及底面上。
  5. 如申請專利範圍第1項所述之系統級封裝模組件，其中，該接地貫孔中係電鍍有金屬導體。
  6. 如申請專利範圍第1項所述之系統級封裝模組件，其中，該屏蔽層係為金屬層。
  7. 如申請專利範圍第1項所述之系統級封裝模組件，其中，該屏蔽層係以噴濺或鍍膜的方式包覆於該封裝膠體及該接地貫孔。
  8. 一種系統級封裝模組件之製造方法，包括下列步驟：(1)　提供一基板，且該基板上形成有切割道；(2)　於該切割道上設置至少一接地墊；(3)　於該切割道且對應各接地墊所圍成之區域範圍內形成接地貫孔；(4)　提供至少一電子元件，將各該電子元件設置於該基板上；(5)　進行封裝製程，以於該基板上形成包覆該電子元件之封裝膠體；(6)　沿著該切割道切割該基板，以供露出該接地貫孔；(7)　於該封裝膠體及該接地貫孔之表面形成屏蔽層，以得各系統級封裝模組件。
  9. 如申請專利範圍第8項所述之系統級封裝模組件之製造方法，其中，在該步驟(1)中，該基板係包含至少一線路層、至少一形成於該線路層上之接地墊以及至少一形成於該線路層及該接地墊上之介質層，且該些接地墊鄰近該接地貫孔。
  10. 如申請專利範圍第9項所述之系統級封裝模組件之製造方法，其中，該基板係包含至少一絕緣層，該絕緣層形成於該基板之頂面及底面上。
  11. 如申請專利範圍第8項所述之系統級封裝模組件之製造方法，其中，在該步驟(3)中，該接地貫孔係以機械鑽孔或雷射熱熔方式所形成。
  12. 如申請專利範圍第8項所述之系統級封裝模組件之製造方法，其中，在該步驟(7)中，將該屏蔽層以噴濺或鍍膜的方式包覆於該封裝膠體及該接地貫孔之表面。
  13. 如申請專利範圍第8項所述之系統級封裝模組件之製造方法，其中，在該步驟(3)中，該接地貫孔中進一步電鍍有金屬導體。
TW100143280A 2011-11-25 2011-11-25 系統級封裝模組件及其製造方法 TW201322317A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW100143280A TW201322317A (zh) 2011-11-25 2011-11-25 系統級封裝模組件及其製造方法
US13/367,712 US20130134565A1 (en) 2011-11-25 2012-02-07 System-in-package module and method of fabricating the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW100143280A TW201322317A (zh) 2011-11-25 2011-11-25 系統級封裝模組件及其製造方法

Publications (1)

Publication Number Publication Date
TW201322317A true TW201322317A (zh) 2013-06-01

Family

ID=48466072

Family Applications (1)

Application Number Title Priority Date Filing Date
TW100143280A TW201322317A (zh) 2011-11-25 2011-11-25 系統級封裝模組件及其製造方法

Country Status (2)

Country Link
US (1) US20130134565A1 (zh)
TW (1) TW201322317A (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20190318984A1 (en) * 2018-04-17 2019-10-17 STATS ChipPAC Pte. Ltd. Semiconductor Device and Method of Forming Conductive Vias to Have Enhanced Contact to Shielding Layer

Also Published As

Publication number Publication date
US20130134565A1 (en) 2013-05-30

Similar Documents

Publication Publication Date Title
US10381312B2 (en) Semiconductor package and method of manufacturing the same
TWI569398B (zh) 半導體元件封裝及其製作方法
TWI387070B (zh) 晶片封裝體及其製作方法
JP5400094B2 (ja) 半導体パッケージ及びその実装方法
US8420437B1 (en) Method for forming an EMI shielding layer on all surfaces of a semiconductor package
US8766416B2 (en) Semiconductor package and fabrication method thereof
TW201322316A (zh) 系統級封裝模組件及其製造方法
US20220254695A1 (en) Embedded package structure and preparation method therefor, and terminal
KR20160066311A (ko) 반도체 패키지 및 반도체 패키지의 제조방법
TW201711152A (zh) 電子封裝件及其製法
CN105990268B (zh) 电子封装结构及其制法
CN109378276B (zh) 电子封装模块的制造方法以及电子封装模块
TW201505535A (zh) 電子封裝模組及其製造方法
KR20110020548A (ko) 반도체 패키지 및 그의 제조방법
KR101837514B1 (ko) 반도체 패키지, 이의 제조 방법 및 시스템 인 패키지
TWI553818B (zh) 電子封裝模組之製造方法以及電子封裝模組結構
KR101573283B1 (ko) 전자파 차폐수단을 갖는 반도체 패키지 및 그 제조 방법
US9171770B2 (en) Electronic device and manufacturing method thereof
US20120248585A1 (en) Electromagnetic interference shielding structure for integrated circuit substrate and method for fabricating the same
TWI491009B (zh) 晶片級電磁干擾屏蔽結構及製造方法
TWI708361B (zh) 半導體封裝結構及其形成方法
TW201322317A (zh) 系統級封裝模組件及其製造方法
KR101741648B1 (ko) 전자파 차폐 수단을 갖는 반도체 패키지 및 그 제조 방법
US20180240738A1 (en) Electronic package and fabrication method thereof
US11694969B2 (en) Semiconductor package and method of fabricating the same