JP6242078B2 - 半導体装置、および半導体装置の位置決め装置 - Google Patents

半導体装置、および半導体装置の位置決め装置 Download PDF

Info

Publication number
JP6242078B2
JP6242078B2 JP2013106330A JP2013106330A JP6242078B2 JP 6242078 B2 JP6242078 B2 JP 6242078B2 JP 2013106330 A JP2013106330 A JP 2013106330A JP 2013106330 A JP2013106330 A JP 2013106330A JP 6242078 B2 JP6242078 B2 JP 6242078B2
Authority
JP
Japan
Prior art keywords
connection
connection terminal
substrate
semiconductor chip
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2013106330A
Other languages
English (en)
Other versions
JP2014229664A (ja
Inventor
三上　正人
正人 三上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Olympus Corp
Original Assignee
Olympus Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Olympus Corp filed Critical Olympus Corp
Priority to JP2013106330A priority Critical patent/JP6242078B2/ja
Priority to US14/277,217 priority patent/US20140339711A1/en
Publication of JP2014229664A publication Critical patent/JP2014229664A/ja
Application granted granted Critical
Publication of JP6242078B2 publication Critical patent/JP6242078B2/ja
Priority to US15/885,033 priority patent/US10446501B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/5442—Marks applied to semiconductor devices or parts comprising non digital, non alphanumeric information, e.g. symbols
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54426—Marks applied to semiconductor devices or parts for alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54473—Marks applied to semiconductor devices or parts for use after dicing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54473—Marks applied to semiconductor devices or parts for use after dicing
    • H01L2223/54486—Located on package parts, e.g. encapsulation, leads, package substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/13198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/13199—Material of the matrix
    • H01L2224/1329—Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/13198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/13298—Fillers
    • H01L2224/13299—Base material
    • H01L2224/133—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8112—Aligning
    • H01L2224/81121—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER

Description

本発明は、半導体装置、半導体装置の位置決め方法および半導体装置の位置決め装置に関する。
従来、半導体チップと実装基板とを接続し、半導体装置を製造する際、半導体チップおよび／または実装基板に形成されたアライメントマークに基づき、半導体チップと実装基板との位置合わせを行なっている。
アライメントマークを使用して高精度に位置合わせを行なう技術として、半導体基板のアライメントマークの周辺領域に、該基板の法線方向に対し斜めとなる斜め領域を形成することにより、斜め領域に法線方向から照射されたレーザ光の法線方向への反射率を低減してアライメントマークを的確に検出する技術や（たとえば、特許文献１参照）、アライメントマークと背景領域のコントラスト差を均一にすることによりアライメントマークの視認性を向上する技術が開示されている（たとえば、特許文献２参照）。
特開平１１−３３０３４７号公報 特開２００９−１９４１１９号公報
しかしながら、特許文献１および２の技術では、ガラス基板以外の実装基板と半導体チプとをアライメントマークにより位置合わせする場合、接続面が実装基板または半導体チップにより死角となるため、１台の撮像装置では正確な位置合わせを行なうことができず、接続面の裏面側と側方側から位置決めする必要があった。さらに、実装基板内の溝部に半導体チップを実装する場合、上方（接続面の裏面側）のみから得られる画像情報により位置合わせを行なうため、高精度な位置合わせを行なうことはできなかった。
本発明は、上記に鑑みてなされたものであって、基板と半導体チップとを高精度に位置合わせ可能な半導体装置、半導体装置の位置決め方法および半導体装置の位置決め装置を提供することを目的とする。
上述した課題を解決し、目的を達成するために、本発明に係る半導体装置は、配線接続用の第１の接続端子を有する半導体チップと、配線接続用の第２の接続端子を有し、該第２の接続端子が前記第１の接続端子と電気的に接続される基板と、光を反射する反射面と、を備え、前記反射面は、前記第１の接続端子および第２の接続端子からの光を、前記基板、または前記半導体チップの厚さ方向に反射することを特徴とする。
また、本発明に係る半導体装置は、上記発明において、前記反射面は、前記半導体チップに実装されたプリズムの一部外面であることを特徴とする。
また、本発明に係る半導体装置は、上記発明において、前記基板の前記半導体チップとの接続面の裏面側に接続され、接続の際、前記反射面によって反射される像により位置合わせされる伝送ケーブルを備えることを特徴とする。
また、本発明に係る半導体装置は、上記発明において、前記半導体チップは、前記基板との接続面側にアライメントマークを有し、前記基板は、前記半導体チップとの接続面の裏面側にアライメントマークを有することを特徴とする。
また、本発明に係る半導体装置は、上記発明において、前記反射面は、前記半導体チップが接続されるベース基板に形成されることを特徴とする。
また、本発明に係る半導体装置は、上記発明において、前記反射面は、前記基板内に形成される、前記半導体チップを収容する溝部の一部であることを特徴とする。
また、本発明に係る半導体装置の位置決め方法は、半導体チップと基板とが接続された半導体装置の位置決め方法であって、前記半導体チップの配線接続用の第１の接続端子からの光を反射する反射面を、撮像装置の視野内に位置合わせする第１の位置合わせステップと、前記基板を、前記反射面に投影された前記基板の配線接続用の第２の接続端子の像と前記第１の接続端子の像とにより位置合わせする第２の位置合わせステップと、を含むことを特徴とする。
また、本発明に係る半導体装置の位置決め方法は、上記発明において、前記第１の位置合わせステップ後、前記半導体チップの前記基板との接続面側に形成されたアライメントマークと、前記基板の前記半導体チップとの接続面の裏面側に形成されたアライメントマークにより、前記基板の第２の接続端子の位置を粗調整する粗調製ステップを行なうことを特徴とする。
また、本発明に係る半導体装置の位置決め装置は、配線接続用の第１の接続端子を有する半導体チップと、配線接続用の第２の接続端子を有し、該第２の接続端子が前記第１の接続端子と電気的に接続される基板と、光を反射する反射面と、を備える半導体装置の位置決め装置であって、配線接続用の第１の接続端子を有する半導体チップを固定するとともに、一つの平面内で移動可能なステージと、配線接続用の第２の接続端子を有する基板を吸着固定するとともに、吸着固定した基板を前記半導体チップ上にマウントするツールと、前記第１の接続端子および前記第２の接続端子の像を投影する反射面を撮像する撮像装置と、前記撮像装置により撮像された、前記反射面に映る前記第１の接続端子および前記第２の接続端子の像に基づき、前記ステージの移動を制御する制御部と、を備えることを特徴とする。
本発明によれば、反射面に投影される接続端子を視認しながら位置合わせすることができるので、精度よく位置合わせが可能となる。
図１は、本発明の実施の形態１に係る半導体装置の断面図である。 図２は、図１の半導体装置の接続前の上視図である。 図３は、本発明の実施の形態１に係る半導体装置の位置決め装置を説明するブロック図である。 図４は、本発明の実施の形態１に係る半導体装置の製造方法を説明するフローチャートである。 図５は、本発明の実施の形態２に係る半導体装置の位置合わせを説明する断面図である。 図６は、本発明の実施の形態２に係る半導体装置の位置合わせを説明する上視図である。 図７は、接続部の像の投影を説明する図である。 図８は、本発明の実施の形態３に係る半導体装置の位置合わせを説明する断面図である。 図９は、本発明の実施の形態３に係る半導体装置の位置合わせを説明する上視図である。 図１０は、本発明の実施の形態３の変形例に係る半導体装置を説明する斜視図である。 図１１は、図１０の半導体装置のＡ−Ａ線の断面図である。
以下、添付図面を参照して、本発明を実施するための形態（以下、「実施の形態」という）を説明する。なお、この実施の形態によりこの発明が限定されるものではない。また、図面の記載において、同一部分には同一の符号を付している。また、図面は模式的なものであり、各部材の厚みと幅との関係、各部材の比率などは、現実と異なることに留意する必要がある。図面の相互間においても、互いの寸法の関係や比率が異なる部分が含まれている。
（実施の形態１）
図１は、本発明の実施の形態１に係る半導体装置１００の断面図である。図２は、図１の半導体装置１００の接続前の上視図である。本発明の実施の形態１に係る半導体装置１００は、固体撮像素子である半導体チップ１０と、実装基板２０と、撮像光学系から入射された光を半導体チップ１０に射出するプリズム３０と、を備える。
半導体チップ１０には、配線接続用の第１の接続端子１１と、プリズム３０から入射される光信号を電気信号に変換する撮像領域１２と、アライメントマーク１３とが、同一面に形成されている。
実装基板２０には、配線接続用の第２の接続端子２１が形成されるとともに、第２の接続端子２１が形成された面の裏面にアライメントマーク２２が形成されている。第１の接続端子１１および第２の接続端子２１は、スクリーン印刷やめっき等により形成されたバンプである。
プリズム３０は、第１プリズム３１と第２プリズム３２とを有し、図示しない撮像光学系から第１プリズム３１に入射した光を、第１プリズム３１と第２プリズム３２の接続面３３で反射して撮像領域１２に射出する。第１プリズム３１の第２プリズム３２と接しない傾斜面は、第１の接続端子１１と第２の接続端子２１からの光を反射する反射面３４を形成する。
反射面３４は、図２に示すように、第１の接続端子１１と第２の接続端子２１からの光を実装基板２０の厚さ方向に反射しうる位置に形成され、第１の接続端子１１の像１１ａと第２の接続端子２１の像２１ａを投影する。反射面３４に写る像１１ａおよび像２１ａを、上方、すなわち、実装基板２０の接続面の裏面側から視認することにより、半導体チップ１０と実装基板２０とを位置決めすることができる。また、本実施の形態１において、半導体チップ１０と実装基板２０には、それぞれアライメントマーク１３および２２が形成されており、このアライメントマーク１３および２２により、半導体チップ１０と実装基板２０の位置を粗調製した後、反射面３４に投影される像１１ａおよび像２１ａにより半導体チップ１０と実装基板２０の位置を微調整することにより、高精度かつ短時間で位置合わせが可能となる。なお、図２において、反射面３４は、第１の接続端子１１の像１１ａ、第２の接続端子２１の像２１ａ、および実装基板２０の一部の像２０ａを投影するが、少なくとも第１の接続端子１１の像１１ａ、第２の接続端子２１の像２１ａを、実装基板２０の厚さ方向に投影できる面積を有しているものであれば良い。
半導体チップ１０と実装基板２０は、はんだペースト、ＡＣＦ（ａｎｉｓｏｔｒｏｐｉｃ ｃｏｎｄｕｃｔｉｖｅ ｆｉｌｍ）、ＡＣＰ（ａｎｉｓｏｔｒｏｐｉｃ ｃｏｎｄｕｃｔｉｖｅ ｐａｓｔｅ）等の接続材料１５で、第１の接続端子１１および第２の接続端子２１が対向するように平行に接続されている。
続いて、実施の形態１に係る半導体装置１００の製造方法および製造装置について説明する。図３は、本発明の実施の形態１に係る半導体装置１００の位置決め装置を説明するブロック図である。
半導体装置１００の位置決め装置２００は、反射面３４に投影される第１の接続端子１１の像１１ａと第２の接続端子２１の像２１ａを撮影するＣＣＤ等の撮像装置２１０と、各部の制御を行なう制御部２２０と、半導体チップ１０を固定するとともに、固定した半導体チップ１０を一つの平面内（Ｘ、Ｙ、およびθ方向）で移動可能なステージ２３０と、実装基板２０を把持して、ステージ２３０上に固定された半導体チップ１０上にマウントするツール２４０と、撮像装置２１０により撮像された画像を出力する表示部２５０と、を備える。
撮像装置２１０は、位置合わせを行なう実装基板２０より上部に固定され、反射面３４に投影される第１の接続端子１１の像１１ａと第２の接続端子２１の像２１ａとを撮像する。また、撮像装置２１０は、制御部２２０に撮像した画像を出力する。撮像装置２１０は、反射面３４の角度にあわせて調製可能な角度変更機構や、ピント位置を調製するための縦軸Ｚの調整機構を備えることが好ましい。
制御部２２０は、撮像装置２１０により画像データが入力されると、画像データについてパターンマッチング処理やピント調整等により、半導体チップ１０と実装基板２０との位置合わせを行なう。また、制御部２２０は、撮像装置２１０から入力された画像データを表示部２５０に出力する。
制御部２２０は、図示しない接続材料１５の塗布機構を制御するものであってもよい。接続材料１５の塗布機構は、半導体チップ１０の上部に退避可能な形態で固定され、接続材料１５を半導体チップ１０の接続部、すなわち、第１の接続端子１１上にシリンジ等の吐出装置により供給する。塗布機構は、シリンジ等の温調装置、変位計等を備えることが好ましい。塗布機構は、変位計にかえて、撮像装置２１０および制御部２２０による画像認識により、所定の位置に接続材料の塗布を行なう構成としてもよい。撮像装置２１０および制御部２２０による位置合わせ処理は、塗布機構を半導体チップ１０の上部から退避させた後、行なう。
ステージ２３０は、制御部２２０の制御のもと、半導体チップ１０を吸着固定して、半導体チップ１０が所定位置となるように、一つの平面内（Ｘ、Ｙ、およびθ方向）で移動する。
ツール２４０は、制御部２２０の制御のもと、実装基板２０を吸着部等により吸着固定することによりピックアップし、ステージ２３０上に固定された半導体チップ１０上にマウントする。ステージ２３０およびツール２４０による半導体チップ１０および実装基板２０の移動は、サーボモーターが使用される。
制御部２２０がパターンマッチング処理等により、半導体チップ１０と実装基板２０とが所定位置でないと判定した場合、ツール２４０は、制御部２２０の制御のもと、吸着部等により固定した実装基板２０を、半導体チップ１０に対し所定の位置となるよう移動する。
位置決め装置２００による半導体チップ１０と実装基板２０との位置合わせは、制御部２２０に内蔵されたソフトウェアにより自動で行なうほか、表示部２５０に表示された画像に基づきマニュアルで操作することも可能である。また、塗布機構による接続材料１５の塗布、ならびにステージ２３０およびツール２４０による半導体チップ１０および実装基板２０の移動も、ソフトウェアにより自動で行なうほか、表示部２５０に表示された画像に基づきマニュアルで操作してもよい。
次に、位置決め装置２００を使用した半導体装置１００の製造方法について説明する。図４は、本発明の実施の形態１に係る半導体装置１００の製造方法を説明するフローチャートである。
まず、ステージ２３０上に固定された半導体チップ１０のアライメントマーク１３を、撮像装置２１０により撮像することにより、半導体チップ１０のアライメントマーク１３が認識される（ステップＳ１）。半導体チップ１０のアライメントマーク１３の認識により、半導体チップ１０および第１の接続端子１１の位置を認識し、塗布機構により半導体チップ１０の第１の接続端子１１上に接続材料１５が塗布される（ステップ２）。
接続材料１５を塗布して、塗布機構を半導体チップ１０上から退避させた後（ステップ３）、ツール２４０がセットされ（ステップ４）、ツール２４０により実装基板２０がピックアップされる（ステップＳ５）。
ツール２４０により把持された実装基板２０のアライメントマーク２２は、撮像装置２１０により撮像することにより認識される（ステップＳ６）。認識されたアライメントマーク２２とステップＳ１で認識された半導体チップ１０のアライメントマーク１３とにより、制御部２２０の制御のもと、ツール２４０の移動により半導体チップ１０と実装基板２０との位置が粗調整される（ステップＳ７）。
アライメントマーク１３および２２による粗調整後、反射面３４に投影される第１の接続端子１１の像１１ａと第２の接続端子２１の像２１ａは、撮像装置２１０により撮像されて認識される（ステップＳ８）。制御部２２０は、撮像装置２１０が撮像した画像データについてパターンマッチング等を行なうことにより、半導体チップ１０と実装基板２０との位置を微調整する（ステップＳ９）。
位置の微調整後、ツール２４０の移動により第１の接続端子１１と第２の接続端子２１が当接される（ステップＳ１０）。当接後、位置ズレを検出した場合は、再度ステップ９の位置の微調整が行なわれ、位置ズレが検出されない場合は、第１の接続端子１１と第２の接続端子２１とが接続される（ステップＳ１２）。
本実施の形態１に係る半導体装置１００は、プリズム３０の一部外面である光学的な反射面３４を備え、反射面３４に第１の接続端子１１の像１１ａおよび第２の接続端子２１の像２１ａを投影させることができるため、従来２台（上視および側視）必要とされていた位置合わせを、実装基板２０の接続面の裏面側に配置された１台の撮像装置２１０により行なうことが可能となる。また、本実施の形態１に係る半導体装置１００は、アライメントマーク１３および２２を有するため、反射面３４に接続端子２１の像２１ａが写る位置まではアライメントマーク１３および２２により位置合わせし（粗調整）、その後は、反射面３４に写る像１１ａおよび２１ａで位置合わせすることができるため、高速かつ高精度な位置合わせ、ならびに接続端子の接続が可能となる。
なお、本実施の形態１では、半導体チップ１０および実装基板２０にそれぞれアライメントマーク１３および２２を形成し、アライメントマーク１３および２２により半導体チップ１０と実装基板２０との位置を粗調整するが、アライメントマーク１３および２２を形成することなく、反射面３４に写る像１１ａおよび２１ａのみに基づき、半導体チップ１０と実装基板２０との位置合わせをしてもよい。反射面３４に写る像１１ａおよび２１ａのみに基づき、半導体チップ１０と実装基板２０とを位置合わせする場合、図２中のＹ方向の位置合わせは、反射面３４に写る像１１ａおよび２１ａの位置をパターンマッチングにより行い、Ｘ方向の位置合わせは像１１ａおよび２１ａのピント調整により行なえばよい。
（実施の形態２）
実施の形態２に係る半導体装置１００Ａは、実装基板２０の半導体チップ１０との接続面の裏面側に接続される伝送ケーブル４０を備える。図５は、本発明の実施の形態２に係る半導体装置１００Ａの位置合わせを説明する断面図である。図６は、本発明の実施の形態２に係る半導体装置１００Ａの位置合わせを説明する上視図である。図７は、接続部の像の投影を説明する図である。
図５および図６に示すように、実施の形態２に係る半導体装置１００Ａは、実装基板２０の半導体チップ１０との接続面の裏面側に接続される伝送ケーブル４０を備える。伝送ケーブル４０は、銅等からなる導体によって形成された芯線４１と、芯線４１の外周を被覆する絶縁層４２と、を備える。
実装基板２０の半導体チップ１０との接続面の裏面側には、伝送ケーブル４０を接続する接続ランド２３が形成される。伝送ケーブル４０の芯線４１は、接続ランド２３上に位置合わせされた後、はんだやＡＣＦ、ＡＣＰ等の図示しない導電性の接合部材によって接続される。
実施の形態２に係る半導体装置１００Ａでは、１のプリズム３０Ａのみを使用する点で実施の形態１の半導体装置１００と異なる。実施の形態２では、１のプリズム３０Ａのみを使用するため、反射面３４を大きくとることが可能となる。これにより、第１の接続端子１１および第２の接続端子２１の像１１ａおよび像２１ａに加え、実装基板２０の接続ランド２３の像２３ａと、伝送ケーブル４０の像４０ａとを反射面３４に投影することができる。
また、図７に示すように、プリズム３０Ａの斜面の角度は自由に設定可能であるため、任意な方向に反射光を反射することができる。プリズム３０Ａの斜面の角度は４５°とすることが好ましい。
実施の形態２の半導体装置１００Ａは、実施の形態１と同様に反射面３４を使用して、半導体チップ１０と実装基板２０とを位置合わせして、接続した後、伝送ケーブル４０の露出した芯線４１の端部を、反射面３４を使用して、接続ランド２３に位置合わせして、接続して製造する。
実施の形態２によれば、実装基板２０上に、さらに伝送ケーブル４０を実装する際にも、反射像を利用して高精度な位置合わせが可能となる。なお、実装基板２０上に、伝送ケーブル４０の以外の電子部品等を実装する際にも、反射面３４を利用した位置合わせを行なうことができる。
（実施の形態３）
実施の形態３に係る半導体装置１００Ｂは、半導体チップ１０を搭載するベース基板５０上に反射面５１が形成されるとともに、半導体チップ１０のベース基板５０との接続面との裏面側で、半導体チップ１０は実装基板２０と接続されている。図８は、本発明の実施の形態３に係る半導体装置１００Ｂの位置合わせを説明する断面図である。図９は、本発明の実施の形態３に係る半導体装置１００Ｂの位置合わせを説明する上視図である。
実施の形態３に係る半導体装置１００Ｂは、半導体チップ１０を搭載するベース基板５０上に反射面５１が形成されている。反射面５１は、ベース基板５０に斜面を形成した後、該斜面に金属の蒸着膜等を形成することにより、反射コート層が形成されたものである。
実施の形態３の半導体装置１００Ｂにおいて、反射面５１に写る半導体チップ１０の第１の接続端子１１の像１１ａと、実装基板２０の第２の接続端子２１の像２１ａとにより位置合わせが行なわれた後、第１の接続端子１１と第２の接続端子２１とを接続材料により接続する。
実施の形態３に係る半導体装置１００Ｂでは、半導体チップ１０を搭載するベース基板５０上に反射面５１を設けることにより、１台の撮像装置で高精度な位置合わせが可能となる。
なお、反射面は、ベース基板５０にかえて基板に形成されていてもよい。図１０は、本発明の実施の形態３の変形例に係る半導体装置１００Ｃを説明する斜視図である。図１１は、図１０の半導体装置１００ＣのＡ−Ａ線の断面図である。
変形例にかかる半導体装置１００Ｃは、半導体チップ１０と、半導体チップ１０を実装する溝部６２を有する基板６０と、溝部６２内に形成された反射面６３と、を備える。反射面６３は、溝部６２の側面の一面に形成され、実施の形態３と同様に、斜面を形成した後、金属の蒸着膜等により反射コート層を形成したものである。基板６０は、１または２の回路基板と接続される中継基板としての役割を果たすものである。
半導体装置１００Ｃにおいて、反射面６３に写る半導体チップ１０の第１の接続端子１１の像と、基板６０の第２の接続端子６１の像とにより位置合わせが行なわれた後、第１の接続端子１１と第２の接続端子６１とを接続材料１６により接続する。
実施の形態３の変形例に係る半導体装置１００Ｃでは、半導体チップ１０を実装する基板６０上に反射面６３を設けることにより、１台の撮像装置で高精度な位置合わせが可能となる。
以上のように、本発明の半導体装置、半導体装置の位置決め方法および半導体装置の位置決め装置は、高精度な位置決めが要求される半導体装置に有用である。
１０ 半導体チップ
１１ 第１の接続端子
１１ａ、２１ａ 像
１２ 撮像領域
１３、２２ アライメントマーク
１５、１６ 接続材料
２０ 実装基板
２１、６１ 第２の接続端子
２３ 接続ランド
３０、３０Ａ プリズム
３１ 第１プリズム
３２ 第２プリズム
３３ 接続面
３４、５１、６３ 反射面
４０ 伝送ケーブル
４１ 芯線
４２ 絶縁層
５０ ベース基板
６２ 溝部
１００、１００Ａ、１００Ｂ、１００Ｃ 半導体装置
２００ 位置決め装置
２１０ 撮像装置
２２０ 制御部
２３０ ステージ
２４０ ツール
２５０ 表示部

Claims (8)

  1. 接続面に配線接続用の第１の接続端子と、第１のアライメントマークとを有する半導体チップと、
    前記接続面と対向する基板側接続面に配線接続用の第２の接続端子と、前記基板側接続面の裏面に第２のアライメントマークとを有し、該第２の接続端子が前記第１の接続端子と電気的に接続される基板と、
    光を反射する反射面と、
    を備え、前記第１のアライメントマークは前記基板で覆われない位置に形成されるとともに、前記反射面は、前記第１の接続端子および第２の接続端子からの光を、前記基板、または前記半導体チップの厚さ方向に反射することを特徴とする半導体装置。
  2. 前記反射面は、前記半導体チップに実装されたプリズムの一部外面であることを特徴とする請求項１に記載の半導体装置。
  3. 前記基板側接続面の裏面側に接続され、接続の際、前記反射面によって反射される像により位置合わせされる伝送ケーブルを備えることを特徴とする請求項２に記載の半導体装置。
  4. 前記反射面は、前記半導体チップが接続されるベース基板に形成されることを特徴とする請求項１に記載の半導体装置。
  5. 前記反射面は、前記基板内に形成される、前記半導体チップを収容する溝部の一部であることを特徴とする請求項１に記載の半導体装置。
  6. 接続面に配線接続用の複数の第１の接続端子と、第１のアライメントマークとを有する半導体チップと、前記接続面と対向する基板側接続面に配線接続用の複数の第２の接続端子と、前記基板側接続面の裏面に第２のアライメントマークとを有し、該第２の接続端子が前記第１の接続端子と電気的に接続される基板と、光を反射する反射面と、を備える半導体装置の位置決め装置であって、
    配線接続用の第１の接続端子を有する半導体チップを固定するとともに、一つの平面内で移動可能なステージと、
    配線接続用の第２の接続端子を有する基板を吸着固定するとともに、吸着固定した基板を前記半導体チップ上にマウントするツールと、
    前記第１の接続端子および前記第２の接続端子の像を投影する反射面を撮像するとともに、前記反射面を介さずに前記第１のアライメントマークおよび前記第２のアライメントマークを同時に撮像する撮像装置と、
    前記撮像装置により撮像された、前記反射面に映る前記第１の接続端子、前記第２の接続端子、前記第１のアライメントマーク、および第２のアライメントマークの像に基づき、前記ステージの移動を制御する制御部と、
    を備えることを特徴とする半導体装置の位置決め装置。
  7. 前記制御部は、前記反射面に投影される前記複数の第１の接続端子または前記複数の第２の接続端子の像の配列方向の、前記基板および／または前記半導体チップの移動を、前記反射面に投影される前記第１の接続端子および前記第２の接続端子の像の位置をパターンマッチングすることにより制御することを特徴とする請求項６に記載の半導体装置の位置決め装置。
  8. 前記制御部は、前記反射面に投影される前記複数の第１の接続端子または前記複数の第２の接続端子の像の配列方向と直交する方向の、前記基板および／または前記半導体チップの移動を、前記反射面に投影される前記第１の接続端子および前記第２の接続端子の像のピント位置を調整することにより制御することを特徴とする請求項６または７に記載の半導体装置の位置決め装置。
JP2013106330A 2013-05-20 2013-05-20 半導体装置、および半導体装置の位置決め装置 Active JP6242078B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2013106330A JP6242078B2 (ja) 2013-05-20 2013-05-20 半導体装置、および半導体装置の位置決め装置
US14/277,217 US20140339711A1 (en) 2013-05-20 2014-05-14 Semiconductor device, method of positioning semiconductor device, and positioning apparatus for semiconductor device
US15/885,033 US10446501B2 (en) 2013-05-20 2018-01-31 Semiconductor device, method of positioning semiconductor device, and positioning apparatus for semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013106330A JP6242078B2 (ja) 2013-05-20 2013-05-20 半導体装置、および半導体装置の位置決め装置

Publications (2)

Publication Number Publication Date
JP2014229664A JP2014229664A (ja) 2014-12-08
JP6242078B2 true JP6242078B2 (ja) 2017-12-06

Family

ID=51895155

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013106330A Active JP6242078B2 (ja) 2013-05-20 2013-05-20 半導体装置、および半導体装置の位置決め装置

Country Status (2)

Country Link
US (2) US20140339711A1 (ja)
JP (1) JP6242078B2 (ja)

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60247106A (ja) * 1984-05-22 1985-12-06 Fujitsu Ltd 形状検査装置
JPH01215034A (ja) * 1988-02-24 1989-08-29 Matsushita Electric Ind Co Ltd 半導体装置
JPH0258345A (ja) * 1988-08-24 1990-02-27 Hitachi Ltd 半導体装置
US5150280A (en) * 1989-08-11 1992-09-22 Fujitsu Limited Electronic circuit package
JPH04132707U (ja) * 1991-05-31 1992-12-09 株式会社ヨコオ マイクロ波集積回路
JPH06302648A (ja) * 1993-04-09 1994-10-28 Sumitomo Metal Ind Ltd 半田バンプキャリア
JPH1012661A (ja) * 1996-06-19 1998-01-16 Nec Corp 半導体装置及びその製造方法
JPH11330347A (ja) 1998-05-20 1999-11-30 Rohm Co Ltd 半導体ｉｃ
DE19847913B4 (de) * 1998-10-19 2005-09-22 Ersa Gmbh Vorrichtung und Verfahren zur optischen Inspektion insbesondere verdeckter Lötverbindungen
US6146912A (en) * 1999-05-11 2000-11-14 Trw Inc. Method for parallel alignment of a chip to substrate
JP3742000B2 (ja) * 2000-11-30 2006-02-01 富士通株式会社 プレス装置
WO2002082540A1 (fr) * 2001-03-30 2002-10-17 Fujitsu Limited Dispositif a semi-conducteurs, son procede de fabrication et substrat semi-conducteur connexe
JP3827978B2 (ja) * 2001-08-28 2006-09-27 株式会社ルネサステクノロジ 半導体装置の製造方法
JP4856026B2 (ja) * 2002-04-04 2012-01-18 東レエンジニアリング株式会社 アライメント方法およびその方法を用いた実装方法
JP4033838B2 (ja) 2002-04-04 2008-01-16 東レエンジニアリング株式会社 アライメント方法およびその方法を用いた実装方法
JP2005197355A (ja) * 2004-01-05 2005-07-21 Seiko Epson Corp 半導体装置及びその製造方法、回路基板ならびに電子機器
US7928591B2 (en) * 2005-02-11 2011-04-19 Wintec Industries, Inc. Apparatus and method for predetermined component placement to a target platform
JP4361572B2 (ja) * 2007-02-28 2009-11-11 株式会社新川 ボンディング装置及び方法
US7894038B2 (en) * 2007-03-14 2011-02-22 Asml Netherlands B.V. Device manufacturing method, lithographic apparatus, and a computer program
JP5259211B2 (ja) 2008-02-14 2013-08-07 ルネサスエレクトロニクス株式会社 半導体装置
JP2009260213A (ja) * 2008-03-24 2009-11-05 Hitachi Chem Co Ltd 半導体装置の製造方法
JP5501696B2 (ja) * 2009-08-19 2014-05-28 オリンパス株式会社 実装装置および実装方法
JP5871254B2 (ja) * 2011-06-02 2016-03-01 富士機械製造株式会社 半導体装置及びその製造方法

Also Published As

Publication number Publication date
US20180174978A1 (en) 2018-06-21
US20140339711A1 (en) 2014-11-20
JP2014229664A (ja) 2014-12-08
US10446501B2 (en) 2019-10-15

Similar Documents

Publication Publication Date Title
US10667387B2 (en) Accurate positioning and alignment of a component during processes such as reflow soldering
JPH05299447A (ja) 半導体チップの装着方法及びその装置
JP4825171B2 (ja) ボンディング装置用撮像装置及び撮像方法
EP2660586A2 (en) Visual inspection apparatus
CN111742233B (zh) 定位装置及定位方法
KR20180027325A (ko) 전자 부품의 실장 방법 및 실장 장치
WO2014155658A1 (ja) 生産設備
US7118939B2 (en) Manufacturing method and manufacturing apparatus for semiconductor device
JP6242078B2 (ja) 半導体装置、および半導体装置の位置決め装置
JP2008306040A (ja) ボンディング装置用撮像装置及び撮像方法
JP7112341B2 (ja) 実装装置および実装方法
JP2001124700A (ja) ラインセンサーカメラを備えた検査機のキャリブレーション方法
JP2020061492A (ja) 実装システム、実装方法、及び実装用プログラム
TW546748B (en) Semiconductor device and manufacture thereof, electric circuit board and electronic device therefore
TW202135964A (zh) 用於雷射輔助接合的晶粒-射束對準
JPH05152794A (ja) Ｉｃチツプ実装装置
JP7182156B2 (ja) 実装システム、実装方法、及び実装用プログラム
JP2004085664A (ja) 描画システム
JP2011039271A (ja) 電子部品実装処理装置及び実装処理方法並びに電子部品実装アライメント方法
JP4383255B2 (ja) 電子部品実装方法および装置
WO2014132642A1 (ja) 撮像素子及び撮像装置
JP3285087B2 (ja) テープ検査装置および方法
JPH087450Y2 (ja) 回路基板の位置決め装置
KR100458641B1 (ko) Ｔａｂ 테이프 제조용 노광기의 마스크 정렬 방법
US20130181339A1 (en) Multi-chip self-alignment assembly which can be used with flip-chip bonding

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160517

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170125

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170131

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20170307

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170531

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20171010

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20171107

R151 Written notification of patent or utility model registration

Ref document number: 6242078

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250