KR20100123399A - 방열부재를 구비한 전자부품 내장형 인쇄회로기판 및 그 제조방법 - Google Patents

방열부재를 구비한 전자부품 내장형 인쇄회로기판 및 그 제조방법 Download PDF

Info

Publication number
KR20100123399A
KR20100123399A KR1020090042610A KR20090042610A KR20100123399A KR 20100123399 A KR20100123399 A KR 20100123399A KR 1020090042610 A KR1020090042610 A KR 1020090042610A KR 20090042610 A KR20090042610 A KR 20090042610A KR 20100123399 A KR20100123399 A KR 20100123399A
Authority
KR
South Korea
Prior art keywords
electronic component
layer
heat dissipation
dissipation member
printed circuit
Prior art date
Application number
KR1020090042610A
Other languages
English (en)
Other versions
KR101077410B1 (ko
Inventor
홍석창
염광섭
최봉규
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020090042610A priority Critical patent/KR101077410B1/ko
Priority to US12/546,502 priority patent/US20100288535A1/en
Publication of KR20100123399A publication Critical patent/KR20100123399A/ko
Application granted granted Critical
Publication of KR101077410B1 publication Critical patent/KR101077410B1/ko
Priority to US14/490,425 priority patent/US20150003020A1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H05K1/0203—Cooling of mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/20—Structure, shape, material or disposition of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K7/00—Constructional details common to different types of electric apparatus
    • H05K7/20—Modifications to facilitate cooling, ventilating, or heating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05005—Structure
    • H01L2224/05008—Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body, e.g.
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05022—Disposition the internal layer being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05541—Structure
    • H01L2224/05548—Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05569—Disposition the external layer being disposed on a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/24225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/24227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the HDI interconnect not connecting to the same level of the item at which the semiconductor or solid-state body is mounted, e.g. the semiconductor or solid-state body being mounted in a cavity or on a protrusion of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92244—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0106—Neodymium [Nd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H05K1/0203—Cooling of mounted components
    • H05K1/0207—Cooling of mounted components using internal conductor planes parallel to the surface for thermal conduction, e.g. power planes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/1028—Thin metal strips as connectors or conductors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10431—Details of mounted components
    • H05K2201/10439—Position of a single component
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10674—Flip chip
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.

Abstract

본 발명은 방열부재를 구비한 전자부품 내장형 인쇄회로기판 및 그 제조방법에 관한 것으로, 인쇄회로기판에 내장되는 전자부품의 타면에 인쇄회로기판의 내층 회로층과 연결되는 방열부재를 구비함으로써, 방열성능이 향상되고 박형화가 가능한 전자부품 내장형 인쇄회로기판 및 그 제조방법을 제공한다.
전자부품, 내장, 비아, 방열부재, 도전성 재료, 내층 회로층, 외층 회로층

Description

방열부재를 구비한 전자부품 내장형 인쇄회로기판 및 그 제조방법{Printed circuit board with electronic components embedded therein including cooling member and method for fabricating the same}
본 발명은 방열부재를 구비한 전자부품 내장형 인쇄회로기판 및 그 제조방법에 관한 것이다.
근래 전자기기 제품의 소형, 경량화 때문에 반도체 소자 등의 전자부품을 내장한 인쇄회로기판의 개발이 주목을 받고 있다.
전자부품 내장형 인쇄회로기판을 구현하기 위해 인쇄회로기판 상에 IC(Interated Circuit) 칩 등의 반도체 소자를 실장하는 표면 실장기술이 많이 존재하며, 이러한 기술로는 와이어 본딩(Wire Bonding), 플립 칩(Flip Chip) 등의 방법이 있다.
여기서, 와이어 본딩에 의한 실장방법은 인쇄회로기판에 설계회로가 인쇄된 전자부품을 접착제를 이용하여 인쇄회로기판 상에 본딩시키고, 인쇄회로기판의 리드 프레임과 전자부품의 금속 단자(즉, 패드) 간에 정보 송수신을 위해 금속 와이어로 접속시킨 후 전자부품 및 와이어를 열경화성 수지 또는 열가소성 수지 등으로 몰딩(molding) 시키는 것이다.
또한, 플립 칩에 의한 실장방법은 전자부품 상에 금, 솔더 혹은 기타 금속 등의 소재로 수십 ㎛ 크기에서 수백 ㎛ 크기의 외부 접속 단자(즉, 범프)를 형성하고, 기존의 와이어 본딩에 의한 실장방법과 반대로, 범프가 형성된 전자부품을 뒤집어(flip) 표면이 기판 방향을 향하도록 실장시키는 것이다.
그러나, 이러한 표면 실장방법은 전자부품을 인쇄회로기판의 표면에 실장하는 것으로, 실장 후 전체 두께가 인쇄회로기판 및 전자부품의 두께의 합보다 작아질 수 없어 고밀도화에 어려움이 있었다. 또한, 전자부품과 인쇄회로기판 사이에 접속단자(패드 또는 범프)를 이용하여 전기적 접속이 이루어지는바, 접속단자의 절단, 부식 등으로 인해 전기적 접속이 끊어지거나 오작동 되는 등 신뢰성의 문제점이 있었다.
따라서, 전자부품을 인쇄회로기판 내, 즉, 외부가 아닌 인쇄회로기판의 내부에 실장하고 빌드업(Build-up)층을 형성시켜 전기적 접속을 함으로써 소형화 및 고밀도화를 추구하고, 고주파(100MHz 이상)에서 배선 거리를 최소화하고, 와이어 본딩이나 플립칩에 의한 실장방법에서 부품 연결시 발생하는 신뢰성의 문제점을 개선하고자 하는 방법이 나타나고 있다.
도 1 내지 도 7은 종래기술에 따른 전자부품이 인쇄회로기판 내에 내장된 전자부품 내장형 인쇄회로기판의 제조방법을 설명하기 위한 공정단면도로서, 이를 참조하여 그 제조방법을 설명하면 다음과 같다.
먼저, 도 1에 도시한 바와 같이, 동박적층판(Copper clad laminate)에 내층 회로층(11) 및 전자부품을 수용하기 위한 캐비티(cavity;12)이 형성된 코어층(10)을 제조한다.
다음, 도 2에 도시한 바와 같이, 코어층(10)의 일면에 전자부품을 지지하기 위한 테이프(13)를 부착한다.
다음, 도 3에 도시한 바와 같이, 패드부(15)를 갖는 전자부품(14)이 캐비티(12)에 수용되도록 테이프(13)에 전자부품(14)을 페이스 업(face-up) 상태로 부착한다.
다음, 도 4에 도시한 바와 같이, 테이프(13)가 부착되지 않은 코어층(10)의 타면에 전자부품(14)과 캐비티(12) 사이의 공간을 포함하여 제1 외층 절연층(16)을 형성한 후 경화시킨다.
다음, 도 5에 도시한 바와 같이, 코어층(10)의 일면에 부착된 테이프(13)를 제거한다.
다음, 도 6에 도시한 바와 같이, 테이프(13)가 제거된 코어층(10)의 일면에 제2 외층 절연층(17)을 형성한다.
마지막으로, 도 7에 도시한 바와 같이, 내층 회로층(11) 또는 전자부품(14)의 패드부(15)와 연결되는 비아(19)를 갖는 외층 회로층(18)을 제1 외층 절연층(16) 및 제2 외층 절연층(17)에 형성하여 종래기술에 따른 전자부품 내장형 인쇄회로기판(20)을 제조한다.
그러나, 이와 같은 공정에 의해 제조된 종래기술에 따른 전자부품 내장형 인 쇄회로기판(20)은 전자부품(14)으로부터 발생하는 열이 층간 시그널 통로 역할을 수행하는 비아(19)를 통해 방출되게 되는데, 회로층(11,18)으로부터 발생하는 열 및 전자부품(14)의 오랜 구동 시간에 따라 발생하는 열을 비아(19) 만을 통해 방출하는데 한계가 있었으며, 이에 따라 열로 인해 전자부품(14)의 수명이 단축되고 전자부품 내장형 인쇄회로기판(20)의 성능저하를 초래하는 문제점이 있었다.
특히, 도 7에 도시된 전자부품 내장형 인쇄회로기판(20)에 다층 구조의 빌드업층이 적층되는 경우, 다수의 회로층(11,18) 및 전자부품(14)으로부터 발생하는 열을 비아(19)를 통해 방열하는데에는 더더욱 한계가 있었다.
따라서, 본 발명은 상기와 같은 문제점을 해결하기 위해 안출된 것으로서, 본 발명은 목적은 방열 성능이 향상된 방열부재를 구비한 전자부품 내장형 인쇄회로기판 및 그 제조방법을 제공하기 위한 것이다.
본 발명의 바람직한 실시예에 따른 방열부재를 구비한 전자부품 내장형 인쇄회로기판은, 캐비티(cavity)가 천공되고, 내층 회로층이 형성된 코어기판, 상기 캐비티에 내장되고 일면에 패드부를 갖는 전자부품, 상기 전자부품의 타면에 도전성 재료를 통해 부착되고, 상기 내층 회로층과 연결된 방열부재, 및 상기 전자부품을 커버하도록 상기 코어기판의 양면에 적층되는 외층 절연층을 포함한다.
여기서, 상기 외층 절연층에는 외층 비아를 통해 상기 패드부 또는 상기 내 층 회로층과 연결되는 외층 회로층이 형성된 것을 특징으로 한다.
또한, 상기 전자부품의 타면에는 그라운드 패드가 형성되어 있고, 상기 그라운드 패드는 상기 도전성 재료를 통해 상기 방열부재와 연결되는 것을 특징으로 한다.
또한, 상기 방열부재와 연결되는 상기 내층 회로층은 접지층의 역할을 수행하는 것을 특징으로 한다.
또한, 상기 도전성 재료는 도전성 페이스트 또는 도전성 접착제인 것을 특징으로 한다.
본 발명의 바람직한 제1 실시에에 따른 방열부재를 구비한 전자부품 내장형 인쇄회로기판의 제조방법은, (A) 캐비티 및 내층 회로층이 형성된 코어기판을 제조하고, 상기 코어기판의 일면에 테이프를 부착하는 단계, (B) 상기 캐비티에 수용되도록 상기 테이프 상에 일면에 패드부를 갖는 전자부품을 페이스-업(face-up) 형태로 실장하는 단계, (C) 상기 캐비티와 상기 전자부품 사이의 공간을 포함하여 상기 코어기판의 일면에 제1 외층 절연층을 적층한 후, 상기 테이프를 제거하는 단계, 및 (D) 상기 테이프를 제거하고, 상기 전자부품의 타면에 상기 내층 회로층과 연결되는 방열부재를 도전성 재료로 부착하고, 방열부재가 부착된 상기 코어기판의 타면에 제2 외층 절연층을 적층하는 단계를 포함한다.
이때, 상기 (D) 단계 이후에, (E) 상기 제1 외층 절연층 및 상기 제2 외층 절연층에 외층 비아를 통해 상기 내층 회로층 또는 상기 패드부와 연결되는 외층 회로층을 형성하는 단계를 더 포함하는 것을 특징으로 한다.
또한, 상기 전자부품의 타면에는 그라운드 패드가 형성되어 있고, 상기 그라운드 패드는 상기 도전성 재료를 통해 상기 방열부재와 연결되는 것을 특징으로 한다.
또한, 상기 방열부재와 연결되는 상기 내층 회로층은 접지층의 역할을 수행하는 것을 특징으로 한다.
또한, 상기 도전성 재료는 도전성 페이스트 또는 도전성 접착제인 것을 특징으로 한다.
본 발명의 바람직한 제2 실시예에 따른 방열부재를 구비한 전자부품 내장형 인쇄회로기판의 제조방법은, (A) 캐비티 및 내층 회로층이 형성된 코어기판을 제조하고, 상기 코어기판의 일면에 테이프를 부착하는 단계, (B) 상기 캐비티에 수용되도록 상기 테이프 상에 일면에 패드부를 갖는 전자부품을 페이스-다운(face-down) 형태로 실장하는 단계, (C) 상기 전자부품의 타면에 상기 내층 회로층과 연결되는 방열부재를 도전성 재료로 부착하고, 방열부재가 부착된 상기 코어기판의 일면에 제1 외층 절연층을 적층하는 단계, 및 (D) 상기 테이프를 제거하고, 상기 전자부품과 상기 캐비티 사이의 공간을 포함하여 상기 코어기판의 타면에 제2 외층 절연층을 적층하는 단계를 포함한다.
이때, 상기 (D) 단계 이후에, (E) 상기 제1 외층 절연층 및 상기 제2 외층 절연층에 외층 비아를 통해 상기 내층 회로층 또는 상기 패드부와 연결되는 외층 회로층을 형성하는 단계를 더 포함하는 것을 특징으로 한다.
또한, 상기 전자부품의 타면에는 그라운드 패드가 형성되어 있고, 상기 그라운드 패드는 상기 도전성 재료를 통해 상기 방열부재와 연결되는 것을 특징으로 한다.
또한, 상기 방열부재와 연결되는 상기 내층 회로층은 접지층의 역할을 수행하는 것을 특징으로 한다.
또한, 상기 도전성 재료는 도전성 페이스트 또는 도전성 접착제인 것을 특징으로 한다.
본 발명의 바람직한 제3 실시예에 따른 방열부재를 구비한 전자부품 내장형 인쇄회로기판의 제조방법은, (A) 캐비티 및 내층 회로층이 형성된 코어기판을 제조하고, 상기 코어기판 일면의 상기 내층 회로층에 도전성 재료를 이용하여 상기 캐비티를 커버하도록 방열부재를 부착하는 단계, (B) 상기 캐비티에 수용되도록 상기 방열부재 상에 일면에 패드부를 갖는 전자부품을 페이스-업 형태로 실장하는 단계, 및 (C) 상기 캐비티와 상기 전자부품 사이의 공간을 포함하여 상기 코어기판의 양면에 외층 절연층을 적층하는 단계를 포함한다.
이때, 상기 방열부재에는 상기 외층 절연층 적층시 발생할 수 있는 보이드 트랩과 같은 문제를 발생하기 위해 홀이 형성되어 있는 것을 특징으로 한다.
본 발명의 특징 및 이점들은 첨부도면에 의거한 다음의 상세한 설명으로부터 더욱 명백해질 것이다.
이에 앞서, 본 명세서 및 청구범위에 사용된 용어나 단어는 통상적이고 사전적인 의미로 해석되어서는 아니되며, 발명자가 그 자신의 발명을 가장 최선의 방법으로 설명하기 위해 용어의 개념을 적절하게 정의할 수 있다는 원칙에 입각하여 본 발명의 기술적 사상에 부합되는 의미와 개념으로 해석되어야만 한다.
본 발명은 방열부재가 전자부품의 타면에 부착된 상태로 내장되어 방열성능이 개선되고, 박형화가 가능하게 된다.
또한, 본 발명은 방열부재가 내층회로층과 연결되어 방열성능이 더욱 향상되게 된다.
또한, 본 발명은 종래의 전자부품 내장형 인쇄회로기판의 제조공정을 이용할 수 있는 방열부재를 구비한 전자부품 내장형 인쇄회로기판의 제조방법을 제공한다.
또한, 본 발명은 그라운드 패드를 전자부품의 타면에 형성한 상태에서 방열부재를 그라운드 패드에 부착하고, 방열부재가 접지층의 기능을 수행하는 내층 회로층과 연결됨으로써 방열 성능이 향상될 뿐만 아니라, 그라운드 패드와 내층 회로층을 연결하기 위한 별도의 구조가 필요없게 되며, 회로밀집도를 향상시킬 수 있게 된다.
또한, 본 발명은 방열부재에 홀을 형성함으로써 외층 절연층 적층시 발생할 수 있는 보이드 트랩과 같은 문제를 방지할 수 있게 된다.
본 발명의 목적, 특정한 장점들 및 신규한 특징들은 첨부된 도면들과 연관되어지는 이하의 상세한 설명과 바람직한 실시예들로부터 더욱 명백해질 것이다. 각 도면의 구성요소들에 참조번호를 부가함에 있어서, 동일한 구성 요소들에 한해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 번호를 가지도록 하고 있음에 유의하여야 한다. 또한, 본 발명을 설명함에 있어서, 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명은 생략한다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하기로 한다.
도 8은 본 발명의 바람직한 제1 실시예에 따른 방열부재를 구비한 전자부품 내장형 인쇄회로기판의 단면도이다. 이하, 이를 참조하여 제1 실시예에 따른 방열부재를 구비한 전자부품 내장형 인쇄회로기판(100a)에 대해 설명하기로 한다.
도 8에 도시한 바와 같이, 본 실시예에 따른 방열부재를 구비한 전자부품 내장형 인쇄회로기판(100a)은, 코어기판(112), 전자부품(116), 방열부재(124), 및 외층 절연층(120, 126)을 포함하는 것을 특징으로 한다.
코어기판(112)은 내층 회로층(110)의 층간 연결을 위한 관통홀(108)과 전자부품(116)이 실장되는 캐비티(106)가 형성되고, 양면에 회로패턴과 랜드를 포함하는 내층 회로층(110)이 형성된 구조를 갖는다. 여기서, 내층 회로층(110)은 패턴부 의 역할 뿐만 아니라 접지층의 역할을 수행한다. 또한, 내층 회로층(110)은 전자부품(116)의 타면에 부착되는 방열부재(124)와 연결되어 방열 성능을 향상시키는 역할을 수행하게 된다.
전자부품(116)은 반도체 소자이며, 일면에 회로층과 연결되는 패드부(118)가 형성되어 있다.
방열부재(124)는 전자부품(116)의 작동으로 발생하는 열을 방열하기 위한 것으로서, 도전성가 높은 금속으로 제조된다. 여기서, 방열부재(124)는 일반적인 히트 파이프(heat pipe)가 사용되며, 전자부품(116)의 타면에 도전성 재료(122)를 통해 부착된다. 이때, 도전성 재료(122)는 전자부품(116)의 타면에 방열부재(126)를 부착 고정하는 동시에 전자부품(116)으로부터 발생하는 열이 방열부재(126)로 전달될 수 있는 어떠한 재료도 채용가능하며, 예를 들어 도전성 페이스트(conductive paste) 또는 도전성 접착제가 사용될 수 있다. 또한, 방열부재(126)는 내층 회로층(110)과 연결되어 방열부재(124) 자체에 의한 방열기능을 달성하는 동시에 그 열을 내층 회로층(110)에 전달하여 방열 효율을 증대시키는 역할을 수행하게 된다. 방열부재(126)에는 외층 절연층 적층시 보이드 트랩을 방지하기 위해 홀이 형성되어 있는 것이 바람직하다.
외층 절연층(120, 126)은 코어기판(112)의 양면에 형성되어 전자부품(118)을 지지한다. 여기서, 외층 절연층(120, 126)에는 외층 회로층(130)이 형성되며, 내층 회로층(110) 또는 패드부(118)와 외층 회로층(130)을 연결하는 비아(128)가 형성된 다.
한편, 본 실시예에 따른 방열부재를 구비한 인쇄회로기판(100a)은 절연층 및 회로층을 포함하는 빌드업층(132)이 형성되고, 빌드업층(132)의 최외층에 회로층을 보호하기 위한 솔더 레지스트층(134)이 적층되며, 외부기기와 연결을 위한 솔더볼(136)이 부착될 수 있다.
도 9는 본 발명의 바람직한 제2 실시예에 따른 방열부재를 구비한 전자부품 내장형 인쇄회로기판의 단면도이다. 이하, 이를 참조하여 제2 실시예에 따른 방열부재를 구비한 전자부품 내장형 인쇄회로기판(100b)에 대해 설명하기로 한다.
도 9에 도시한 바와 같이, 본 실시예에 따른 방열부재를 구비한 전자부품 내장형 인쇄회로기판(100b)은 제1 실시예에 따른 방열부재를 구비한 전자부품 내장형 인쇄회로기판(100a)과 기본적으로 동일한 구조를 가지되, 전자부품(116)에 형성된 패드부 중에 인쇄회로기판과의 연결을 위한 패드부(118)는 전자부품(116)의 일면에 형성되고, 그라운드와 연결되는 그라운드 패드(118a)가 전자부품(116)의 타면에 형성되어 인쇄회로기판에 내장된 것을 특징으로 한다.
즉, 전자부품(116)의 타면에 형성된 그라운드 패드(118a)가 도전성 재료(124)를 통해 방열부재(124)와 연결되고, 방열부재(124)와 연결된 접지층의 기능을 수행하는 내층 회로층(110)과 연결된 구조를 채용하는 것을 특징으로 한다.
이와 같은 구조를 채용함으로써, 방열 성능의 향상을 도모하면서 그라운드 패드(118a)와 내층 회로층(110)을 연결하기 위한 비아와 같은 별도의 구조가 필요 없어지고, 전자부품(118)의 패드부(120)를 외층 회로층(130)과 연결하는 비아(128)만 형성하면 되므로 회로밀집도가 향상되게 된다.
도 10 내지 도 18은 본 발명의 바람직한 제1 실시예에 따른 방열부재를 구비한 전자부품 내장형 인쇄회로기판의 제조방법을 설명하기 위한 공정 단면도로서, 이를 참조하여 그 제조방법을 설명하면 다음과 같다. 여기서, 본 실시예는 도 8에 도시된 방열부재를 구비한 전자부품 내장형 인쇄회로기판을 전자부품을 페이스-업(face-up) 형태로 실장하여 제조하는 방법에 관한 것이다.
먼저, 도 10에 도시한 바와 같이, 코어기판을 형성하는 절연층(102)에 동박층(104)이 형성된 동박적층판(Copper Clad Laminate; CCL) 타입의 베이스 기판(101)을 준비한다.
다음, 도 11에 도시한 바와 같이, 베이스 기판(101)에 캐비티(106) 및 관통홀(108)을 가공하고, 내층 회로층(110)을 형성하여 코어기판(112)을 제조한다.
이때, 베이스 기판(101)에 층간 연결을 위한 관통홀(108) 및 전자부품 삽입용 캐비티(106)는 CNC 드릴(Computer Numerical Control Drill) 또는 레이저 드릴(CO2 레이저 드릴 또는 Nd-Yag 레이저 드릴)로 형성하고, 관통홀(108) 내벽을 포함하여 동박층 상에 도금공정에 의해 동도금층(무전해 동도금층 및 전해 동도금층)을 형성한다. 그 후, 동도금층 상에 감광성 레지스트를 도포하고, 포토 마스 크(Photo Mask)를 밀착시킨 후 자외선을 이용한 노광/현상을 통하여 감광성 레지스트 상에 패턴을 형성시키고 이를 에칭 레지스트로 하여 화학적 반응을 이용하여 불필요한 동도금층 및 동박층을 에칭(부식)시켜 제거하고, 감광성 레지스트를 제거하여 내층 회로층(110)을 형성한다.
다음, 도 12에 도시한 바와 같이, 코어기판(112)의 일면에 전자부품을 지지하기 위한 테이프(114)를 부착한다.
이때, 테이프(114)는 실리콘 고무판(Si rubber) 또는 폴리이미드(PI) 점착 테이프가 사용될 수 있다. 접착력이 있는 실리콘 고무판 또는 폴리이미드 점착 테이프를 사용함으로써 전자부품이 원하는 위치에 포지셔닝(positioning) 될 수 있게 된다. 또한, 이 테이프(114)는 추후 전자부품을 인쇄회로기판에 실장한 뒤 전자부품을 보호하기 위해 충진제를 인쇄하고 경화시키는 공정 또는 절연층을 형성하는 공정에서 가열 또는 가압에 의해서도 변형되지 않도록 내열성을 가지는 것이 바람직하다.
다음, 도 13에 도시한 바와 같이, 전자부품(116)이 캐비티(106)에 수용되도록 코어기판(112)의 일면에 형성된 테이프(114) 상에 전자부품(116)을 부착시킨다.
이때, 전자부품(116)은 미리 지정된 위치에 부착되며, 회로층과의 전기적 연결을 위한 전자부품(116)의 일면에 형성된 패드부(118)가 상부를 향하도록 전자부품(116)을 페이스 업(face-up) 형태로 실장한다. 여기서, 전자부품(116)의 타면에 는 그라운드 패드(118a)(도 9 참조)가 형성될 수 있다.
다음, 도 14에 도시한 바와 같이, 테이프(114)가 부착되지 않은 코어기판(112)의 타면에 전자부품(116)과 캐비티(106) 사이의 공간을 포함하여 제1 외층 절연층(120)을 적층한다.
이때, 제1 외층 절연층(120)은 반경화 상태의 절연층, 예를 들어 프리프레그(prepreg)를 가압함으로써 관통홀(108) 및 전자부품(116)과 캐비티(106) 사이의 공간을 포함하여 코어기판(112)의 타면에 형성된다.
한편, 본 단계에서는 테이프(114) 상에 전자부품(116)을 부착시킨 후 전자부품(116)을 고정시키기 위해 인캡슐화(encapsulation) 과정이 먼저 실시될 수 있다. 인캡슐화 과정은 전자부품(116)이 움직이지 않고 미리 지정된 위치에 고정될 수 있도록 캐비티(106)과 전자부품(116) 사이의 공간을 충전제(미도시)를 이용하여 충전 즉, 몰딩(molding) 하는 과정이다. 여기서, 충전은 스크린 인쇄, 마스크 인쇄, 디스펜싱(dispensing) 등의 방법에 의해 이루어 질 수 있으며, 열경화성 수지, 열가소성 수지 또는 이들의 복합체를 사용할 수 있다.
다음, 도 15에 도시한 바와 같이, 제1 외층 절연층(120)이 형성된 코어기판(112)을 뒤집은 후 테이프(114)를 제거하고, 전자부품(116)의 타면에, 예를 들어 도전성 접착제와 같은 도전성 재료(122)를 통해 내층 회로층(110)과 연결되는 방열부재(124)를 부착한다.
다음, 도 16에 도시한 바와 같이, 방열부재(124)가 부착된 코어기판(112)에 제2 외층 절연층(126)을 형성한다. 이때 제2 외층 절연층(126)은 제1 외층 절연층(120)과 동일한 방식으로 형성되므로 이에 대한 상세한 설명은 생략한다.
한편, 도 17에 도시한 바와 같이, 내층 회로층(110) 및/또는 패드부(118)와 비아(128)를 통해 연결되는 외층 회로층(130)이 제1 외층 절연층(120) 및 제2 외층 절연층(126)에 형성될 수 있다. 이때, 비아(128)는 전자부품(118)의 패드부(118) 중 내층 회로층(110)과 연결되지 않은 패드부(118) 또는 내층 회로층(110)과 외층 회로층(130)을 연결하도록 형성된다. 이러한 비아(128)는 기계 드릴, 레이저 드릴(CO2 레이저 드릴 또는 Nd-Yag 레이저 드릴), 및 습식 에칭 중 어느 하나에 의해 가공된다.
나아가, 도 18에 도시한 바와 같이, 절연층 및 회로층을 포함하는 빌드업층(132)이 형성되고, 빌드업층(132)의 최외층에 회로층을 보호하기 위한 솔더 레지스트층(134)이 적층되고, 외부기기와 연결을 위한 솔더볼(136)이 부착될 수 있다.
도 19 내지 도 26은 본 발명의 바람직한 제2 실시예에 따른 방열부재를 구비한 전자부품 내장형 인쇄회로기판의 제조방법을 설명하기 위한 공정 단면도로서, 이를 참조하여 그 제조방법을 설명하면 다음과 같다. 여기서, 본 실시예는 제1 실 시예와 달리 전자부품을 페이스-다운(face-down) 형태로 실장하여 제조하는 방열부재를 구비한 전자부품 내장형 인쇄회로기판의 제조방법에 관한 것이다. 한편, 본 실시예를 설명함에 있어 제1 실시예와 동일 또는 대응되는 구성요소에 대해서는 동일한 참조부호를 부여하고, 중복되는 설명은 생략하기로 한다.
먼저, 도 19에 도시한 바와 같이, 코어기판을 형성하는 절연층(102)에 동박층(104)이 형성된 동박적층판(Copper Clad Laminate; CCL) 타입의 베이스 기판(101)을 준비한다.
다음, 도 20에 도시한 바와 같이, 베이스 기판(101)에 캐비티(106) 및 관통홀(108)을 가공하고, 내층 회로층(110)을 형성하여 코어기판(112)을 제조한다.
다음, 도 21에 도시한 바와 같이, 코어기판(112)의 일면에 전자부품을 지지하기 위한 테이프(114)를 부착한다.
다음, 도 22에 도시한 바와 같이, 전자부품(116)이 캐비티(106)에 수용되도록 코어기판(112)의 일면에 형성된 테이프(114) 상에 전자부품(116)의 일면에 형성된 패드부(118)가 부착되도록 전자부품(116)을 페이스 다운(face-down) 형태로 실장한다. 여기서, 전자부품(116)의 타면에는 그라운드 패드(118a)(도 9 참조)가 형성될 수 있다.
다음, 도 23에 도시한 바와 같이, 전자부품의 타면에 도전성 재료(122)를 통해 내층 회로층(110)과 연결되는 방열부재(124)를 부착하고, 방열부재(124)가 형성된 코어기판(112)에 제1 외층 절연층(120)을 적층한다. 이때, 제1 외층 절연층(120)은 관통홀(108)을 포함하여 코어기판(112)에 적층된다.
다음, 도 24에 도시한 바와 같이, 제1 외층 절연층(120)이 형성된 코어기판(112)을 뒤집은 후 테이프(114)를 제거하고, 전자부품(116)과 캐비티(106) 사이의 공간을 포함하여 제2 외층 절연층(126)을 적층한다.
한편, 도 25에 도시한 바와 같이, 내층 회로층(110) 및/또는 패드부(118)와 비아(128)를 통해 연결되는 외층 회로층(130)이 제1 외층 절연층(120) 및 제2 외층 절연층(126)에 형성될 수 있다.
나아가, 도 26에 도시한 바와 같이, 절연층 및 회로층을 포함하는 빌드업층(132)이 형성되고, 빌드업층(132)의 최외층에 회로층을 보호하기 위한 솔더 레지스트층(134)이 적층되고, 외부기기와 연결을 위한 솔더볼(136)이 부착될 수 있다.
도 27 내지 도 32는 본 발명의 바람직한 제3 실시예에 따른 방열부재를 구비한 전자부품 내장형 인쇄회로기판의 제조방법을 설명하기 위한 공정 단면도로서, 이를 참조하여 그 제조방법을 설명하면 다음과 같다. 여기서, 본 실시예는 별도의 테이프를 사용하지 않고 방열부재를 이용하되, 외층 절연층을 동시에 적층하는 방열부재를 구비한 전자부품 내장형 인쇄회로기판의 제조방법에 관한 것이다. 한편, 본 실시예를 설명함에 있어 이전 실시예와 동일 또는 대응되는 구성요소에 대해서는 동일한 참조부호를 부여하고, 중복되는 설명은 생략하기로 한다.
먼저, 도 27에 도시한 바와 같이, 베이스 기판(101)에 캐비티(106) 및 관통홀(108)을 가공하고, 내층 회로층(110)을 형성하여 코어기판(112)을 제조한다.
다음, 도 28a에 도시한 바와 같이, 코어기판(112)의 일면에 캐비티(106)를 커버하도록 도전성 재료(122)를 이용하여 내층 회로층(110)과 연결되는 방열부재(124)를 부착한다.
이때, 방열부재(124)가 지지층의 기능을 수행하기 때문에 별도의 테이프의 사용이 필요없게 된다.
한편, 방열부재(124)에는 외층 절연층(125) 가압시 발생할 수 있는 보이드 트랩(void trap)을 방지하기 위해 홀(124a)이 가공되어 있는 것이 바람직하다(도 28b 참조).
다음, 도 29에 도시한 바와 같이, 방열부재(124)에 전자부품(116)을 페이스 업 형태로 실장한다.
다음, 도 30에 도시한 바와 같이, 코어기판(112)의 양면에 관통홀(108) 및 전자부품(116)과 캐비티(106) 사이의 공간을 포함하여 외층 절연층(125)을 동시에 가압하여 적층한다.
다음, 도 31에 도시한 바와 같이, 외층 절연층(125)에 내층 회로층(110) 및/또는 패드부(118)와 비아(128)를 통해 연결되는 외층 회로층(130)을 형성한다.
나아가, 도 32에 도시한 바와 같이, 절연층 및 회로층을 포함하는 빌드업층(132)이 형성되고, 빌드업층(132)의 최외층에 회로층을 보호하기 위한 솔더 레지스트층(134)이 적층되고, 외부기기와 연결을 위한 솔더볼(136)이 부착될 수 있다.
이상 본 발명을 구체적인 실시예를 통하여 상세히 설명하였으나, 이는 본 발명을 구체적으로 설명하기 위한 것으로, 본 발명에 따른 방열부재를 구비한 전자부품 내장형 인쇄회로기판 및 그 제조방법은 이에 한정되지 않으며, 본 발명의 기술적 사상 내에서 당해 분야의 통상의 지식을 가진 자에 의해 그 변형이나 개량이 가능함은 명백하다고 할 것이다.
본 발명의 단순한 변형 내지 변경은 모두 본 발명의 영역에 속하는 것으로 본 발명의 구체적인 보호 범위는 첨부된 특허청구범위에 의하여 명확해질 것이다.
도 1 내지 도 7은 종래기술에 따른 전자부품 내장형 인쇄회로기판의 제조방법을 설명하기 위한 공정단면도이다.
도 8은 본 발명의 바람직한 제1 실시예에 따른 전자부품 내장형 인쇄회로기판의 단면도이다.
도 9는 본 발명의 바람직한 제2 실시예에 따른 전자부품 내장형 인쇄회로기판의 단면도이다.
도 10 내지 도 18은 본 발명의 바람직한 제1 실시예에 따른 전자부품 내장형 인쇄회로기판의 제조방법을 설명하기 위한 공정단면도이다.
도 19 내지 도 26은 본 발명의 바람직한 제2 실시예에 따른 전자부품 내장형 인쇄회로기판의 제조방법을 설명하기 위한 공정단면도이다.
도 27 내지 도 32는 본 발명의 바람직한 제3 실시예에 따른 방열부재를 구비한 전자부품 내장형 인쇄회로기판의 제조방법을 설명하기 위한 공정 단면도이다.
<도면의 주요부분에 대한 부호의 설명>
102 : 절연층 110 : 내층 회로층
116 : 전자부품 118 : 패드부
118a : 그라운드 패드 120 : 제1 외층 절연층
122 : 도전성 재료 124 : 방열부재
126 : 제2 외층 절연층 128 : 비아
130 : 외층 회로층

Claims (18)

  1. 캐비티(cavity)가 천공되고, 내층 회로층이 형성된 코어기판;
    상기 캐비티에 내장되고 일면에 패드부를 갖는 전자부품;
    상기 전자부품의 타면에 도전성 재료를 통해 부착되고, 상기 내층 회로층과 연결된 방열부재; 및
    상기 전자부품을 커버하도록 상기 코어기판의 양면에 적층되는 외층 절연층
    을 포함하는 방열부재를 구비한 전자부품 내장형 인쇄회로기판.
  2. 청구항 1에 있어서,
    상기 외층 절연층에는 외층 비아를 통해 상기 패드부 또는 상기 내층 회로층과 연결되는 외층 회로층이 형성된 것을 특징으로 하는 방열부재를 구비한 전자부품 내장형 인쇄회로기판.
  3. 청구항 1에 있어서,
    상기 전자부품의 타면에는 그라운드 패드가 형성되어 있고, 상기 그라운드 패드는 상기 도전성 재료를 통해 상기 방열부재와 연결되는 것을 특징으로 하는 방열부재를 구비한 전자부품 내장형 인쇄회로기판.
  4. 청구항 1에 있어서,
    상기 방열부재와 연결되는 상기 내층 회로층은 접지층의 역할을 수행하는 것을 특징으로 하는 방열부재를 구비한 전자부품 내장형 인쇄회로기판.
  5. 청구항 1에 있어서,
    상기 도전성 재료는 도전성 페이스트 또는 도전성 접착제인 것을 특징으로 하는 방열부재를 구비한 전자부품 내장형 인쇄회로기판.
  6. 청구항 1에 있어서,
    상기 방열부재에는 홀이 형성되어 있는 것을 특징으로 하는 방열부재를 구비한 전자부품 내장형 인쇄회로기판.
  7. (A) 캐비티 및 내층 회로층이 형성된 코어기판을 제조하고, 상기 코어기판의 일면에 테이프를 부착하는 단계;
    (B) 상기 캐비티에 수용되도록 상기 테이프 상에 일면에 패드부를 갖는 전자부품을 페이스-업(face-up) 형태로 실장하는 단계;
    (C) 상기 캐비티와 상기 전자부품 사이의 공간을 포함하여 상기 코어기판의 일면에 제1 외층 절연층을 적층한 후, 상기 테이프를 제거하는 단계; 및
    (D) 상기 테이프를 제거하고, 상기 전자부품의 타면에 상기 내층 회로층과 연결되는 방열부재를 도전성 재료로 부착하고, 방열부재가 부착된 상기 코어기판의 타면에 제2 외층 절연층을 적층하는 단계
    를 포함하는 방열부재를 구비한 전자부품 내장형 인쇄회로기판의 제조방법.
  8. 청구항 7에 있어서,
    상기 (D) 단계 이후에,
    (E) 상기 제1 외층 절연층 및 상기 제2 외층 절연층에 외층 비아를 통해 상기 내층 회로층 또는 상기 패드부와 연결되는 외층 회로층을 형성하는 단계
    를 더 포함하는 것을 특징으로 하는 방열부재를 구비한 전자부품 내장형 인쇄회로기판의 제조방법.
  9. 청구항 7에 있어서,
    상기 전자부품의 타면에는 그라운드 패드가 형성되어 있고, 상기 그라운드 패드는 상기 도전성 재료를 통해 상기 방열부재와 연결되는 것을 특징으로 하는 방열부재를 구비한 전자부품 내장형 인쇄회로기판의 제조방법.
  10. 청구항 7에 있어서,
    상기 방열부재와 연결되는 상기 내층 회로층은 접지층의 역할을 수행하는 것을 특징으로 하는 방열부재를 구비한 전자부품 내장형 인쇄회로기판의 제조방법.
  11. 청구항 7에 있어서,
    상기 도전성 재료는 도전성 페이스트 또는 도전성 접착제인 것을 특징으로 하는 방열부재를 구비한 전자부품 내장형 인쇄회로기판의 제조방법.
  12. (A) 캐비티 및 내층 회로층이 형성된 코어기판을 제조하고, 상기 코어기판의 일면에 테이프를 부착하는 단계;
    (B) 상기 캐비티에 수용되도록 상기 테이프 상에 일면에 패드부를 갖는 전자부품을 페이스-다운(face-down) 형태로 실장하는 단계;
    (C) 상기 전자부품의 타면에 상기 내층 회로층과 연결되는 방열부재를 도전성 재료로 부착하고, 방열부재가 부착된 상기 코어기판의 일면에 제1 외층 절연층을 적층하는 단계; 및
    (D) 상기 테이프를 제거하고, 상기 전자부품과 상기 캐비티 사이의 공간을 포함하여 상기 코어기판의 타면에 제2 외층 절연층을 적층하는 단계
    를 포함하는 방열부재를 구비한 전자부품 내장형 인쇄회로기판의 제조방법.
  13. 청구항 12에 있어서,
    상기 (D) 단계 이후에,
    (E) 상기 제1 외층 절연층 및 상기 제2 외층 절연층에 외층 비아를 통해 상기 내층 회로층 또는 상기 패드부와 연결되는 외층 회로층을 형성하는 단계
    를 더 포함하는 것을 특징으로 하는 방열부재를 구비한 전자부품 내장형 인쇄회로기판의 제조방법.
  14. 청구항 12에 있어서,
    상기 전자부품의 타면에는 그라운드 패드가 형성되어 있고, 상기 그라운드 패드는 상기 도전성 재료를 통해 상기 방열부재와 연결되는 것을 특징으로 하는 방열부재를 구비한 전자부품 내장형 인쇄회로기판의 제조방법.
  15. 청구항 12에 있어서,
    상기 방열부재와 연결되는 상기 내층 회로층은 접지층의 역할을 수행하는 것을 특징으로 하는 방열부재를 구비한 전자부품 내장형 인쇄회로기판의 제조방법.
  16. 청구항 12에 있어서,
    상기 도전성 재료는 도전성 페이스트 또는 도전성 접착제인 것을 특징으로 하는 방열부재를 구비한 전자부품 내장형 인쇄회로기판의 제조방법.
  17. (A) 캐비티 및 내층 회로층이 형성된 코어기판을 제조하고, 상기 코어기판 일면의 상기 내층 회로층에 도전성 재료를 이용하여 상기 캐비티를 커버하도록 방열부재를 부착하는 단계;
    (B) 상기 캐비티에 수용되도록 상기 방열부재 상에 일면에 패드부를 갖는 전자부품을 페이스-업 형태로 실장하는 단계; 및
    (C) 상기 캐비티와 상기 전자부품 사이의 공간을 포함하여 상기 코어기판의 양면에 외층 절연층을 적층하는 단계
    를 포함하는 방열부재를 구비한 전자부품 내장형 인쇄회로기판의 제조방법.
  18. 청구항 17에 있어서,
    상기 방열부재에는 홀이 형성되어 있는 것을 특징으로 하는 방열부재를 구비한 전자부품 내장형 인쇄회로기판의 제조방법.
KR1020090042610A 2009-05-15 2009-05-15 방열부재를 구비한 전자부품 내장형 인쇄회로기판 및 그 제조방법 KR101077410B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020090042610A KR101077410B1 (ko) 2009-05-15 2009-05-15 방열부재를 구비한 전자부품 내장형 인쇄회로기판 및 그 제조방법
US12/546,502 US20100288535A1 (en) 2009-05-15 2009-08-24 Electronic component-embedded printed circuit board comprising cooling member and method of manufacturing the same
US14/490,425 US20150003020A1 (en) 2009-05-15 2014-09-18 Electronic component-embedded printed circuit board having cooling member

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090042610A KR101077410B1 (ko) 2009-05-15 2009-05-15 방열부재를 구비한 전자부품 내장형 인쇄회로기판 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR20100123399A true KR20100123399A (ko) 2010-11-24
KR101077410B1 KR101077410B1 (ko) 2011-10-26

Family

ID=43067594

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090042610A KR101077410B1 (ko) 2009-05-15 2009-05-15 방열부재를 구비한 전자부품 내장형 인쇄회로기판 및 그 제조방법

Country Status (2)

Country Link
US (2) US20100288535A1 (ko)
KR (1) KR101077410B1 (ko)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20130061433A (ko) * 2011-12-01 2013-06-11 삼성전기주식회사 전자 소자 내장 인쇄회로기판 및 그 제조방법
KR101298280B1 (ko) * 2011-10-25 2013-08-26 삼성전기주식회사 임베디드 인쇄회로기판 및 이의 제조 방법
KR20160055457A (ko) * 2014-11-10 2016-05-18 삼성전기주식회사 열전 모듈을 갖는 기판, 반도체 패키지 및 이들의 제조방법
US9516740B2 (en) 2013-08-29 2016-12-06 Samsung Electro-Mechanics Co., Ltd. Electronic component embedded substrate and method for manufacturing electronic component embedded substrate
KR20170085932A (ko) * 2016-01-14 2017-07-25 삼성전자주식회사 반도체 패키지
KR20170107318A (ko) * 2016-03-15 2017-09-25 삼성전기주식회사 전자부품 패키지 및 그 제조방법
US9907157B2 (en) 2014-10-28 2018-02-27 Samsung Electro-Mechanics Co., Ltd. Noise blocking printed circuit board and manufacturing method thereof
KR20180020860A (ko) * 2016-08-18 2018-02-28 삼성전기주식회사 반도체 패키지 및 이를 이용한 전자소자 모듈
KR20180023384A (ko) * 2016-08-25 2018-03-07 삼성전기주식회사 전자 소자 내장 기판과 그 제조 방법 및 전자 소자 모듈

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8314343B2 (en) * 2007-09-05 2012-11-20 Taiyo Yuden Co., Ltd. Multi-layer board incorporating electronic component and method for producing the same
JP2011077075A (ja) * 2009-09-29 2011-04-14 Oki Electric Industry Co Ltd 発熱性電子素子内蔵のモジュール基板及びその製造方法
KR20130014122A (ko) * 2011-07-29 2013-02-07 삼성전기주식회사 전자 소자 내장 인쇄회로기판 및 그 제조방법
CN103052281A (zh) * 2011-10-14 2013-04-17 富葵精密组件(深圳)有限公司 嵌入式多层电路板及其制作方法
DE102011088256A1 (de) * 2011-12-12 2013-06-13 Zf Friedrichshafen Ag Multilayer-Leiterplatte sowie Anordnung mit einer solchen
US20130256007A1 (en) * 2012-03-28 2013-10-03 Ibiden Co., Ltd. Wiring board with built-in electronic component and method for manufacturing the same
KR102042822B1 (ko) * 2012-09-24 2019-11-08 한국전자통신연구원 전자회로 및 그 제조방법
KR101420526B1 (ko) * 2012-11-29 2014-07-17 삼성전기주식회사 전자부품 내장기판 및 그 제조방법
CN103889169B (zh) * 2012-12-22 2017-10-27 碁鼎科技秦皇岛有限公司 封装基板及其制作方法
CN104219883B (zh) * 2013-05-29 2017-08-11 碁鼎科技秦皇岛有限公司 具有内埋元件的电路板及其制作方法
JP2015035496A (ja) * 2013-08-09 2015-02-19 イビデン株式会社 電子部品内蔵配線板の製造方法
JP2015146346A (ja) * 2014-01-31 2015-08-13 イビデン株式会社 多層配線板
US9613933B2 (en) 2014-03-05 2017-04-04 Intel Corporation Package structure to enhance yield of TMI interconnections
EP2985788B1 (en) * 2014-08-14 2017-10-04 ABB Technology Oy Power semiconductor module and method for cooling power semiconductor module
US9653438B2 (en) 2014-08-21 2017-05-16 General Electric Company Electrical interconnect structure for an embedded semiconductor device package and method of manufacturing thereof
US10262118B2 (en) * 2015-01-06 2019-04-16 Robert Antonius Adrianus Van Overbruggen Systems and methods for authenticating digital content
US10231338B2 (en) 2015-06-24 2019-03-12 Intel Corporation Methods of forming trenches in packages structures and structures formed thereby
KR102411998B1 (ko) * 2015-06-25 2022-06-22 삼성전기주식회사 회로 기판 및 그 제조방법
JP6477567B2 (ja) * 2016-03-30 2019-03-06 株式会社オートネットワーク技術研究所 回路構成体
EP3738922A1 (en) * 2019-05-13 2020-11-18 AT & S Austria Technologie & Systemtechnik Aktiengesellschaft Hermetic optical component package having organic portion and inorganic portion
US10939537B1 (en) 2019-12-19 2021-03-02 Honeywell International Inc. Printed circuit board assembly embedded thermal management system using thin-film thermoelectric coolers
KR102453374B1 (ko) * 2020-10-19 2022-10-12 한국전자기술연구원 감광성 유리를 이용한 반도체 패키지 및 그 제조방법

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4729061A (en) * 1985-04-29 1988-03-01 Advanced Micro Devices, Inc. Chip on board package for integrated circuit devices using printed circuit boards and means for conveying the heat to the opposite side of the package from the chip mounting side to permit the heat to dissipate therefrom
US5101322A (en) * 1990-03-07 1992-03-31 Motorola, Inc. Arrangement for electronic circuit module
US5262922A (en) * 1990-07-26 1993-11-16 Fujitsu, Limited Heat radiation structure for semiconductor device
US5353498A (en) * 1993-02-08 1994-10-11 General Electric Company Method for fabricating an integrated circuit module
US5306670A (en) * 1993-02-09 1994-04-26 Texas Instruments Incorporated Multi-chip integrated circuit module and method for fabrication thereof
US6031723A (en) * 1994-08-18 2000-02-29 Allen-Bradley Company, Llc Insulated surface mount circuit board construction
US5646826A (en) * 1995-01-26 1997-07-08 Northern Telecom Limited Printed circuit board and heat sink arrangement
US5841193A (en) * 1996-05-20 1998-11-24 Epic Technologies, Inc. Single chip modules, repairable multichip modules, and methods of fabrication thereof
KR100563122B1 (ko) * 1998-01-30 2006-03-21 다이요 유덴 가부시키가이샤 하이브리드 모듈 및 그 제조방법 및 그 설치방법
US6303871B1 (en) * 1999-06-11 2001-10-16 Intel Corporation Degassing hole design for olga trace impedance
US20020020898A1 (en) * 2000-08-16 2002-02-21 Vu Quat T. Microelectronic substrates with integrated devices
US6392890B1 (en) * 2000-12-20 2002-05-21 Nortel Networks Limited Method and device for heat dissipation in an electronics system
JP4401070B2 (ja) * 2002-02-05 2010-01-20 ソニー株式会社 半導体装置内蔵多層配線基板及びその製造方法
JP2003347741A (ja) * 2002-05-30 2003-12-05 Taiyo Yuden Co Ltd 複合多層基板およびそれを用いたモジュール
US6972964B2 (en) * 2002-06-27 2005-12-06 Via Technologies Inc. Module board having embedded chips and components and method of forming the same
JP2004221256A (ja) * 2003-01-14 2004-08-05 Auto Network Gijutsu Kenkyusho:Kk 回路構成体及びその製造方法
US7235889B2 (en) * 2004-09-10 2007-06-26 Lsi Corporation Integrated heatspreader for use in wire bonded ball grid array semiconductor packages
TWI269423B (en) * 2005-02-02 2006-12-21 Phoenix Prec Technology Corp Substrate assembly with direct electrical connection as a semiconductor package
JP2006261255A (ja) * 2005-03-16 2006-09-28 Matsushita Electric Ind Co Ltd 半導体装置
KR100671545B1 (ko) * 2005-07-01 2007-01-19 삼성전자주식회사 Ｌｅｄ 어레이 모듈
WO2007029359A1 (en) * 2005-09-01 2007-03-15 Fuchigami Micro Co., Ltd. Heat pipe and method for manufacturing same
TWI317996B (en) * 2006-09-06 2009-12-01 Advanced Semiconductor Eng Chip package structure and heat sink for chip package
US7619901B2 (en) * 2007-06-25 2009-11-17 Epic Technologies, Inc. Integrated structures and fabrication methods thereof implementing a cell phone or other electronic system
US7858441B2 (en) * 2008-12-08 2010-12-28 Stats Chippac, Ltd. Semiconductor package with semiconductor core structure and method of forming same

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101298280B1 (ko) * 2011-10-25 2013-08-26 삼성전기주식회사 임베디드 인쇄회로기판 및 이의 제조 방법
US8802999B2 (en) 2011-10-25 2014-08-12 Samsung Electro-Mechanics Co., Ltd. Embedded printed circuit board and manufacturing method thereof
KR20130061433A (ko) * 2011-12-01 2013-06-11 삼성전기주식회사 전자 소자 내장 인쇄회로기판 및 그 제조방법
US9516740B2 (en) 2013-08-29 2016-12-06 Samsung Electro-Mechanics Co., Ltd. Electronic component embedded substrate and method for manufacturing electronic component embedded substrate
US9907157B2 (en) 2014-10-28 2018-02-27 Samsung Electro-Mechanics Co., Ltd. Noise blocking printed circuit board and manufacturing method thereof
KR20160055457A (ko) * 2014-11-10 2016-05-18 삼성전기주식회사 열전 모듈을 갖는 기판, 반도체 패키지 및 이들의 제조방법
KR20170085932A (ko) * 2016-01-14 2017-07-25 삼성전자주식회사 반도체 패키지
KR20170107318A (ko) * 2016-03-15 2017-09-25 삼성전기주식회사 전자부품 패키지 및 그 제조방법
US10388614B2 (en) 2016-03-15 2019-08-20 Samsung Electronics Co., Ltd. Fan-out semiconductor package and method of manufacturing same
KR20180020860A (ko) * 2016-08-18 2018-02-28 삼성전기주식회사 반도체 패키지 및 이를 이용한 전자소자 모듈
KR20180023384A (ko) * 2016-08-25 2018-03-07 삼성전기주식회사 전자 소자 내장 기판과 그 제조 방법 및 전자 소자 모듈

Also Published As

Publication number Publication date
KR101077410B1 (ko) 2011-10-26
US20100288535A1 (en) 2010-11-18
US20150003020A1 (en) 2015-01-01

Similar Documents

Publication Publication Date Title
KR101077410B1 (ko) 방열부재를 구비한 전자부품 내장형 인쇄회로기판 및 그 제조방법
KR100965339B1 (ko) 전자부품 내장형 인쇄회로기판 및 그 제조방법
KR101058621B1 (ko) 반도체 패키지 및 이의 제조 방법
US9226382B2 (en) Printed wiring board
US8110754B2 (en) Multi-layer wiring board and method of manufacturing the same
US7591067B2 (en) Thermally enhanced coreless thin substrate with embedded chip and method for manufacturing the same
US20090310323A1 (en) Printed circuit board including electronic component embedded therein and method of manufacturing the same
KR101484786B1 (ko) 집적회로 패키지 내장 인쇄회로기판 및 그 제조방법
JP2019024101A (ja) チップ内蔵型印刷回路基板および半導体パッケージ
KR102163039B1 (ko) 인쇄회로기판, 그 제조방법, 및 전자부품 모듈
US20180130761A1 (en) Semiconductor package, manufacturing method thereof, and electronic element module using the same
US20090250253A1 (en) Printed circuit board and manufacturing method thereof
JP2007180105A (ja) 回路基板、回路基板を用いた回路装置、及び回路基板の製造方法
JPWO2007126090A1 (ja) 回路基板、電子デバイス装置及び回路基板の製造方法
JP2005217225A (ja) 半導体装置及びその製造方法
JP2012134536A (ja) 電子部品内装型プリント基板の製造方法
US20150034374A1 (en) Printed wiring board and method for manufacturing printed wiring board
KR20140079203A (ko) 임베디드 패키지 및 제조 방법
JP2008124247A (ja) 部品内蔵基板及びその製造方法
US6221694B1 (en) Method of making a circuitized substrate with an aperture
JP6669330B2 (ja) 電子部品内蔵型印刷回路基板及びその製造方法
US11882648B2 (en) Dielectric layer for component carrier with varying material properties
JP2008091377A (ja) プリント配線基板及びその製造方法
KR101109287B1 (ko) 전자부품 내장형 인쇄회로기판 및 그 제조방법
KR20150043135A (ko) 금속막을 포함한 인쇄회로기판 및 그것을 포함한 반도체 패키지

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20141001

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20151005

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20161004

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee