TW202021068A - 電子封裝件及其製法與散熱件 - Google Patents

電子封裝件及其製法與散熱件 Download PDF

Info

Publication number
TW202021068A
TW202021068A TW108110299A TW108110299A TW202021068A TW 202021068 A TW202021068 A TW 202021068A TW 108110299 A TW108110299 A TW 108110299A TW 108110299 A TW108110299 A TW 108110299A TW 202021068 A TW202021068 A TW 202021068A
Authority
TW
Taiwan
Prior art keywords
item
patent application
electronic package
concave
heat dissipation
Prior art date
Application number
TW108110299A
Other languages
English (en)
Other versions
TWI708337B (zh
Inventor
黃玉龍
鄭子企
林長甫
余國華
蔡文山
林恩立
鄭坤一
王維賓
Original Assignee
矽品精密工業股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 矽品精密工業股份有限公司 filed Critical 矽品精密工業股份有限公司
Priority to CN201910298397.XA priority Critical patent/CN111211059B/zh
Priority to US16/533,716 priority patent/US10950520B2/en
Publication of TW202021068A publication Critical patent/TW202021068A/zh
Application granted granted Critical
Publication of TWI708337B publication Critical patent/TWI708337B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83385—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap

Landscapes

  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

一種電子封裝件，係於一設於承載件上之電子元件上藉由導熱介面層結合散熱件，且該散熱件具有凹凸結構，以增加該導熱介面層之散熱面積，使散熱件具有更好的散熱效果。

Description

電子封裝件及其製法與散熱件
本發明係有關一種封裝結構，尤指一種具散熱件之電子封裝件及其製法。
隨著電子產品在功能及處理速度之需求的提升，作為電子產品之核心組件的半導體晶片需具有更高密度之電子元件(Electronic Components)及電子電路(Electronic Circuits)，故半導體晶片在運作時將隨之產生更大量的熱能。再者，由於傳統包覆該半導體晶片之封裝膠體係為一種導熱係數僅0.8Wm-1k-1之不良傳熱材質(即熱量之逸散效率不佳)，因而若不能有效逸散半導體晶片所產生之熱量，將會造成半導體晶片之損害與產品信賴性問題。
因此，為了迅速將熱能散逸至外部，業界通常在半導體封裝件中配置散熱片(Heat Sink或Heat Spreader)，該散熱片通常藉由散熱膠，如導熱介面材(Thermal Interface Material，簡稱TIM)，結合至晶片背面，以藉散熱膠與散熱片逸散出半導體晶片所產生之熱量，再者，通常令散熱片之頂面外露出封裝膠體或直接外露於大氣中，俾取得較佳之散熱效果。
如第1圖所示，習知半導體封裝件1之製法係先將一半導體晶片11以其作用面11a利用覆晶接合方式(即透過導電凸塊110與底膠111)設於一封裝基板10上，再將一散熱件13以其頂片130藉由TIM層12(其包含銲錫層與助焊劑)回銲結合於該半導體晶片11之非作用面11b上，且該散熱件13之支撐腳131透過黏著層14架設於該封裝基板10上。接著，進行封裝壓模作業，以供封裝膠體(圖略)包覆該半導體晶片11及散熱件13，並使該散熱件13之頂片130外露出封裝膠體。
於運作時，該半導體晶片11所產生之熱能係經由該非作用面11b、TIM層12而傳導至該散熱件13之頂片130以散熱至該半導體封裝件1之外部。
惟，習知半導體封裝件1中，該散熱件13之頂片130係為平整表面，致使其散熱面積有限，導致散熱效果受限，難以滿足該半導體封裝件1之高散熱需求。
再者，習知半導體封裝件1之製程中，通常將該黏著層14加熱上膠於該封裝基板10上後，就直接黏貼該散熱件13之支撐腳131，待該黏著層14冷卻後產生黏著力，使該封裝基板10及散熱件13相黏固，惟該黏著層14於加熱過程中容易產生氣泡，造成該黏著層14之結構強度不佳，容易導致該散熱件13脫落。
又，當面臨半導體封裝件1之厚度薄化，且面積增大需求時，該散熱件13與TIM層12之間因為熱膨脹係數差異(CTE Mismatch)導致變形的情況(即翹曲程度)更加明顯，而當變形量過大時，該散熱件13之頂片130與該TIM層12(或與該半導體晶片11)之間容易發生脫層，不僅造成導熱效果 下降，且會造成該半導體封裝件1外觀上的不良，甚而嚴重影響產品之信賴性。
因此，如何克服上述習知技術之種種問題，實已成為目前業界亟待克服之難題。
鑑於上述習知技術之種種缺失，本發明提供一種電子封裝件，係包括：一承載件；至少一電子元件，係設於該承載件上；以及一散熱件，係包含有散熱體與設於該散熱體上之支撐腳，該散熱體係藉由導熱介面層結合至該電子元件，且該支撐腳係結合於該承載件上以支撐該散熱體，其中，該散熱體係形成有凹凸結構，其具有複數凸部與位於兩該凸部之間的凹部。
本發明亦提供一種電子封裝件之製法，係包括：提供一散熱件，其包含有散熱體與設於該散熱體上之支撐腳，其中，該散熱體係形成有凹凸結構，其具有複數凸部與位於兩該凸部之間的凹部；以及將該散熱件以其支撐腳結合於該承載件上，且該承載件上係佈設有至少一電子元件，並使該散熱體藉由導熱介面層結合至該電子元件。
前述之製法中，復包括藉由一定位裝置控制該電子封裝件之厚度。
前述之製法中，復包括於將該散熱件結合於該承載件上時，進行抽氣作業。
前述之電子封裝件及其製法中，該凸部係為山脊狀，該凸部之底側係具有相對之第一側邊與第二側邊，且該第一側邊的寬度係不同於該第二側邊的寬度。例如，該些凸部之第一側邊與第二側邊係交錯排列。
前述之電子封裝件及其製法中，該散熱體係定義有相鄰接之第一區段與第二區段，該第一區段係形成有該凹凸結構，且該第二區段係形成有位於該支撐腳與該凹凸結構間的牆結構。例如，該牆結構係藉由結合材結合該電子元件，且該結合材復延伸至該凹凸結構上，使該結合材係接觸該導熱介面層。或者，該散熱體之第二區段、該承載件、該電子元件與該支撐腳係形成一空氣空間，且該凹部係形成有氣室，以令該氣室之氣壓係小於該空氣空間之氣壓。
前述之電子封裝件及其製法中，該導熱介面層與該凹部之間形成有氣室。
前述之電子封裝件及其製法中，該導熱介面層之形體係互補該凹凸結構之形體。
前述之電子封裝件及其製法中，該散熱體係定義有相鄰接之第一區段與第二區段，該第一區段係形成有該凹凸結構，且該第二區段係藉由該導熱介面層結合該電子元件與該承載件。
前述之電子封裝件及其製法中，該散熱體之至少一表面之粗糙度係大於1.5微米，以形成該凹凸結構。
前述之電子封裝件及其製法中，該凹凸結構之凸部係為凸條或凸塊。
前述之電子封裝件及其製法中，該凹凸結構之凹部係為溝槽或凹穴。
本發明更提供一種散熱件，係包括：一散熱體，其中，該散熱體係形成有凹凸結構，其具有複數凸部與位於兩該凸部之間的凹部；以及至少一支撐腳，係立設於該散熱體上。
前述之散熱件中，該凸部係為山脊狀。例如，該凸部之底側係具有相對之第一側邊與第二側邊，且該第一側邊的寬度係小於第二側邊的寬度。進一步，該複數凸部之第一側邊與第二側邊係交錯排列。
前述之散熱件中，該散熱體係定義有相鄰接之第一區段與第二區段，該第一區段係形成有該凹凸結構，且該第二區段係形成有位於該支撐腳與該凹凸結構間的牆結構。
前述之散熱件中，該散熱體之至少一表面之粗糙度係大於1.5微米，以形成該凹凸結構。
前述之散熱件中，該凹凸結構之凸部係為凸條或凸塊。
前述之散熱件中，該凹凸結構之凹部係為溝槽或凹穴。
由上可知，本發明之電子封裝件及其製法與散熱件，主要藉由該散熱件具有凹凸結構之設計，以增加該散熱體之散熱面積，故相較於習知技術，本發明之散熱件具有更好的散熱效果，以滿足該電子封裝件之高散熱需求。
再者，本發明藉由該抽氣裝置進行抽氣作業，以於加熱過程中，不易形成氣泡於該結合材中，故相較於習知技術，本發明之結合材之結構強度更好，因而該散熱件不會脫落。
又，本發明藉由該凸部之交錯排列，以有效分散熱應力，致能避免熱應力集中於該散熱體之其中一側，故本發明之製法能有效控制該散熱體之變形量(翹曲量)，因而能防止該散熱體與該導熱介面層之間發生脫層之問題。
另外，本發明藉由該氣室之設計，以產生吸附力，故能增強該散熱件接合於該承載件之固定效果。
1‧‧‧半導體封裝件
10‧‧‧封裝基板
11‧‧‧半導體晶片
11a‧‧‧作用面
11b‧‧‧非作用面
110‧‧‧導電凸塊
111‧‧‧底膠
12‧‧‧TIM層
13‧‧‧散熱件
130‧‧‧頂片
131‧‧‧支撐腳
14‧‧‧黏著層
2‧‧‧電子封裝件
2a‧‧‧散熱件
20‧‧‧散熱體
20a‧‧‧第一區段
20b‧‧‧第二區段
200,500a,500b,500c,601a,602a,603a,604a,605a,606a,607a,601b,602b,603b,604b,601c,602c,603c,604c‧‧‧凹凸結構
201,201’,201”‧‧‧凸部
201a‧‧‧第一側邊
201b‧‧‧第二側邊
202,202’‧‧‧凹部
203‧‧‧牆結構
21‧‧‧支撐腳
210‧‧‧凹穴
22‧‧‧導熱介面層
23,23’,43a,43b,43c,43d‧‧‧結合材
24‧‧‧承載件
24a‧‧‧置晶側
24b‧‧‧植球側
25‧‧‧電子元件
26‧‧‧導電元件
27‧‧‧金層
3‧‧‧定位裝置
30‧‧‧彈性元件
31‧‧‧第一壓板
310‧‧‧第一定位部
32‧‧‧第二壓板
320‧‧‧第二定位部
33‧‧‧帶動件
4‧‧‧抽氣裝置
4a‧‧‧外罩
40‧‧‧氣管
41‧‧‧排氣管
5‧‧‧加熱裝置
A‧‧‧氣室
B‧‧‧底側
C‧‧‧部位
D‧‧‧寬度
e‧‧‧凹面
H‧‧‧距離
h‧‧‧厚度總和
h1‧‧‧厚度
h2‧‧‧厚度
P‧‧‧間隔空間
R‧‧‧尖端
r‧‧‧尖端
S,S’‧‧‧空氣空間
t‧‧‧間距
W‧‧‧寬度
w1‧‧‧寬度
w2‧‧‧寬度
X‧‧‧箭頭方向
第1圖係為習知半導體封裝件之剖視示意圖。
第2A至2D圖係為本發明之電子封裝件之製法之剖視示意圖。
第2A’圖係為第2A圖之局部立體示意圖。
第2A”圖係為第2A’圖之局部放大圖。
第2C’圖係為應用於第2C圖之製程設備配置示意圖。
第2D’圖係為第2D圖之局部立體示意圖。
第2E圖係為第2D之製法之另一實施例之局部示意圖。
第3圖係為本發明之電子封裝件之剖視示意圖。
第3A圖係為第3圖之a-a剖線之剖面示意圖。
第3B圖係為第3圖之b-b剖線之剖面示意圖。
第3C圖係為第3圖之c-c剖線之剖面示意圖。
第3D圖係為第3圖之d-d剖線之剖面示意圖。
第4A至4E圖係為第3圖之其它不同實施例的局部剖視圖。
第5A至5C圖係為本發明之凹凸結構之其它不同實施例的局部立體圖。
第6A-1至6A-7圖係為本發明之凹凸結構之其它不同實施例的局部立體圖。
第6B-1至6B-4圖係為本發明之凹凸結構之其它不同實施例的局部立體圖。
第6C-1至6C-4圖係為本發明之凹凸結構之其它不同實施例的局部立體圖。
第7圖係為本發明之凹凸結構之另一實施例的局部立體圖。
以下藉由特定的具體實施例說明本發明之實施方式，熟悉此技藝之人士可由本說明書所揭示之內容輕易地瞭解本發明之其他優點及功效。
須知，本說明書所附圖式所繪示之結構、比例、大小等，均僅用以配合說明書所揭示之內容，以供熟悉此技藝之人士之瞭解與閱讀，並非用以限定本發明可實施之限定條件，故不具技術上之實質意義，任何結構之修飾、比例關係之改變或大小之調整，在不影響本發明所能產生之功效及所能達成之目的下，均應仍落在本發明所揭示之技術內容得能涵蓋之範圍內。同時，本說明書中所引用之如「上」、「第一」、「第二」及「一」等之用語，亦僅為便於敘述之明瞭，而非用以限定本發明可實施之 範圍，其相對關係之改變或調整，在無實質變更技術內容下，當亦視為本發明可實施之範疇。
第2A至2D圖係為本發明之電子封裝件2之製法之剖面示意圖。
如第2A及2A’圖所示，提供一散熱件2a，其包含有一散熱體20與至少一設於該散熱體20上之支撐腳21，其中，該散熱體20表面係形成有凹凸結構200，其具有複數凸部201,201’,201”與位於該複數凸部201,201’之間的複數凹部202,202’，且部分該凸部201,201’係為山脊狀(該凹部202係為山溝狀)，而部分該凸部201”係為鰭片狀或矩形片狀，以對應形成不同形體之凹部202,202’。接著，形成一導熱介面層22於該散熱體20上。
於本實施例中，該散熱體20係定義有相鄰接之第一區段20a與第二區段20b，其中，該第一區段20a係形成有該凹凸結構200，該第二區段20b係形成有該支撐腳21及至少一位於該支撐腳21與該凹凸結構200之間的牆結構203，且於該支撐腳21與該牆結構203之間形成有凹穴210，其中，該牆結構203之高度係大於該凸部201,201’,201”之高度，以令相鄰之牆結構203與凸部201”之間形成階梯狀。
再者，該凹部202,202’之最小寬度D係小於1mm，且該些山脊狀凸部201,201’之頂側係為尖端R，其寬度W係小於3mm(如第2A”圖所示)，而該些山脊狀凸部201,201’之底側B係具有相對之第一側邊(短側邊)201a與第二側邊(長側邊)201b，該第一側邊201a的寬度w1係小於第二側 邊201b的寬度w2。例如，該底側B係呈錐形面(如第2A’圖所示之第2A圖之第一區段20a之其中一部位C之形體)。
又，該些山脊狀凸部201,201’之至少兩者係基於該底側B之第一側邊201a與第二側邊201b呈反向排列，即以其中一山脊狀凸部201之短側邊(第一側邊201a)鄰接另一山脊狀凸部201’之長側邊(第二側邊201b)之方式所呈現之交錯排列，如第2A’圖所示。
另外，該導熱介面層22係為TIM，如低溫熔融之熱傳導材料，其可由固態金屬或液態金屬(如銲錫材料)形成，且將其填入該凹部202,202’中。
如第2B圖所示，形成結合材23,23’於片狀凸部201”與該支撐腳21上，且提供一置晶側24a佈設有至少一電子元件25之承載件24。
於本實施例中，該承載件24例如為具有核心層與線路結構之封裝基板(substrate)或無核心層(coreless)之線路結構，其係於介電材上形成線路層，如扇出(fan out)型重佈線路層(redistribution layer，簡稱RDL)。應可理解地，該承載件24亦可為其它可供承載如晶片等電子元件之承載結構，例如導線架(leadframe)或矽中介板(silicon interposer)，並不限於上述。
再者，該電子元件25係為主動元件、被動元件或其二者組合等，其中，該主動元件係例如為半導體晶片，且該被動元件係例如為電阻、電容及電感。例如，該電子元件25係以覆晶方式或打線方式電性連接該承載件24之線路層。然而，有關該電子元件25電性連接該承載件24之方式不限於上述。
又，該結合材23,23’係為膠材、黏著材或金屬材，且其不同於該導熱介面層22之材質。
如第2C圖所示，將該散熱件2a以其支撐腳21藉由該結合材23’結合於該承載件24之置晶側24a上，且使該牆結構203與片狀凸部201”藉由該結合材23結合該電子元件25，並令該散熱體20藉由該導熱介面層22結合該電子元件25。
於本實施例中，於部分凹部202’中未填滿有該導熱介面層22，以於該凹部202’中形成一氣室A。例如，該氣室A之容積係大於或等於該導熱介面層22於一預定溫度(如260℃)下的膨脹量。例如，本發明之製法之過程中，溫度係於25℃至240℃之間升降，故該氣室A之容積需高於該導熱介面層22於240℃的膨脹量，否則該導熱介面層22會填滿該凹部202’而使該氣室A消失。
再者，如第2C’圖所示，該散熱件2a與該承載件24之接合製程可藉由一定位裝置3及一抽氣裝置4進行。例如，該散熱件2a可藉由該定位裝置3壓合於該承載件24與該電子裝置25上，且於壓合動作前，可先藉由該抽氣裝置4進行抽氣作業(如進行抽真空作業，其真空值約為1~10-7mm Hg)。
具體地，於壓合過程中，該定位裝置3係藉由帶動件33連接第一壓板31以下壓移動該第一壓板31，且藉由如彈簧之彈性元件30緩衝該第一壓板31相對第二壓板32之位移，使該第一壓板31之第一定位部310與該第二壓板32之第二定位部320相抵靠，以控制該第一壓板31與第二壓板32之間的距離H，此時，設於該第一壓板31上之承載件24與設於該第二壓板 32上之散熱件2a會相對定位，藉此控制該支撐腳21之結合材23’之厚度h1與該導熱介面層22之厚度h2，即該距離H等於該承載件24、該結合材23’與該散熱件2a之三者之厚度總和h，且經由壓合作業後，該牆結構203與部分凸部201”之處的結合材23可接觸該導熱介面層22，且該散熱體20之第二區段20b、該承載件24、該電子元件25與該支撐腳21會形成一空氣空間S。
另一方面，當該承載件24與該散熱件2a相互定位之過程中，先以該抽氣裝置4之外罩4a封蓋該定位裝置3，再將該抽氣裝置4之至少一氣管40插入該承載件24與該散熱件2a之間，且將排氣管41連通該外罩4a內部，以進行抽氣作業，藉此形成該氣室A，且抽取該電子裝置25與該散熱件2a之間的間隔空間P(如第2B圖所示)的氣體，使該電子裝置25與該凹凸結構200之間的氣壓值可低於1大氣壓。具體地，於壓合作業後，該氣室A之氣壓不同於(如小於)該空氣空間S之氣壓，例如，該氣室A之氣壓值係約為1~10-7mmHg，且該空氣空間S之氣壓值係約為大於760mmHg(即1大氣壓)，以產生壓力差所致之吸附力，使該散熱件2a與該承載件24之間可進一步藉由空氣吸附方式相互結合，藉此增加該散熱件2a與該承載件24之間的結合力。
應可理解地，該抽氣裝置4與該定位裝置3可相互配合(即一邊下壓該第一壓板31，一邊抽取該電子裝置25與該凹凸結構200之間的氣體)，故該抽氣裝置4可提供氣源至該定位裝置3之帶動件33，使該帶動件33能以吸附方式連接該第一壓板31。
又，於進行抽氣作業(抽取氧氣及揮發性溶劑)後，再以加熱裝置5經由該第二壓板32進行加熱作業，使該導熱介面層22的燒結能更均勻牢固，而不會形成氣泡於該導熱介面層22中，因而不僅可增加黏著性，且 可有效降低該導熱介面層22之熱阻抗而增加熱傳導率，並於加熱過程中，該結合材23,23’的溶劑容易朝外(如箭頭方向X)揮發，因而也不會形成氣泡於該結合材23,23’中。
另一方面，由於該電子裝置25與該凹凸結構200之間的氣壓於合壓作業後係低於1大氣壓，故該加熱裝置5所提供之熱能與氣流於該間隔空間P處不會產生熱對流作用，因而該加熱裝置5能均勻提供熱能予該導熱介面層22，以避免該導熱介面層22於燒結時之溫度不均之問題。
應可理解地，該加熱裝置5、抽氣裝置4與定位裝置3可整合於一機台上，故能達到自動化設備之需求。
如第2D圖所示，形成複數導電元件26於該承載件24之植球側24b上。
於本實施例中，該導電元件26係為如銅塊之金屬塊、銲錫凸塊或具有銅核心的錫球等。應可理解地，有關該導電元件之種類繁多，並不限於上述。
再者，該電子元件25與該散熱體20之山脊狀凸部201,201’之尖端R的間距t係至多1mm，且該導熱介面層22之形體係互補該凹凸結構200之形體(如第2D’圖所示之山脈形體)，使該導熱介面層22亦形成具有尖端r之山脊部，且該導熱介面層22之尖端r(或該山脊狀凸部201,201’之尖端R)係朝一側傾斜，如第3C或3D圖所示之剖面示意圖。
又，位於階梯狀之處的結合材23係呈L形體，以增加該結合材23之接合效果，且藉由其內外兩側之壓力差(該氣室A之氣壓小於該空氣空間S之氣壓)，即吸附力，以進一步增加該散熱件2a接合於該承載件24之 固定效果。應可理解地，於一實施例中，該片狀凸部201”之頂側可形成有凹面e，如第2E圖所示之V形，以增加該結合材23之接觸面積，使該結合材23接合效果更好。同理地，該牆結構203之端面亦可為凹面(如第4D圖所示)、或該支撐腳21之端面亦可為凹面(圖未示)。
另外，為了提升導熱介面層22(TIM)與電子元件25之間的接著強度，可於該電子元件25之表面上覆金(即所謂之Coating Gold On Chip Back)。具體地，如第2E圖所示，於該電子元件25之表面與該散熱體20之表面上形成一金層27，且進一步配合助焊劑(flux)，以利於該導熱介面層22接著於該金層27上。
請參閱第3及3A至3D圖所示之本發明之製法所形成之電子封裝件2之不同方向剖面示意圖，本發明主要藉由該散熱件2a具有凹凸結構200之設計，以增加該散熱體20之散熱面積，故相較於習知技術，本發明之散熱件2a具有更好的散熱效果，以滿足該電子封裝件2之高散熱需求。進一步，該導熱介面層22之形體係互補該凹凸結構200之形體，使該導熱介面層22的尖端r因體積(或熱容量)較小而較容易熱飽和，故該導熱介面層22之尖端r之處的熱量容易傳遞至該散熱體20(如該凸部201,201’之底側B或該凹部202底端)，且因該散熱體20的熱容量較大，故可快速將熱能排至外部環境。
再者，本發明之製法藉由先以該抽氣裝置4進行抽氣作業，再進行加熱作業，以於加熱過程中，該結合材23,23’的溶劑容易朝外揮發，因而不易形成氣泡於該結合材23,23’與該導熱介面層22中，故相較於 習知技術，本發明之結合材23,23’與該導熱介面層22之結構強度更好，因而該散熱件2a不會脫落。
又，本發明之製法藉由該凸部201,201’之長短邊側交錯排列，以有效分散熱應力，致能避免熱應力集中於該凸部201,201’之底側B之其中一側邊，故本發明之製法能有效控制該散熱體20之變形量(翹曲量)，因而能防止該散熱體20與該導熱介面層22之間發生脫層之問題，致使不僅能提升導熱效果，且不會影響該電子封裝件2之外觀。換言之，若相鄰之凸部201,201’之底側B以長側邊對齊長側邊之方式排列，則該散熱體20之變形量容易過大。
另外，本發明之製法藉由該氣室A之氣壓小於該空氣空間S之氣壓之設計，以產生吸附力，故能增強該散熱件2a接合於該承載件24之固定效果。
於其它實施例中，該結合材23可依需求增減佈設範圍，如第4A圖所示之結合材43a延伸至該凹部202’處、如第4B圖所示之結合材43b未接觸該凸部201”、如第4C圖所示之結合材43c延伸至該空氣空間S中而改變該空氣空間S’之範圍(或向外超出該牆結構203之垂直投影範圍)、或如第4D圖所示之結合材43d僅位於該牆結構203之垂直投影範圍內。
於其它實施例中，該第一區段20a之凹凸結構可依散熱需求作設計。如第5A圖所示，該第一區段20a呈矩形體，再粗糙化該矩形體表面，使其表面粗糙度Ra大於1.5微米(um)，以形成凹凸結構500a。如第5B圖所示，該第一區段20a係呈梯形體，再粗糙化該梯形體之斜面，使其表面粗糙度Ra>1.5um，以形成凹凸結構500b。如第5C圖所示，該 第一區段20a係呈矩形體，再凹凸化該矩形體表面，使其表面形成不規則狀，俾供作為凹凸結構500c。
除了粗糙化製程外，亦可採用條塊方式設計凹凸結構。如第6A-1、6A-2、6A-3、6A-4、6A-5、6A-6及6A-7圖所示，該第一區段20a係呈矩形體，再於散熱面上形成至少一(如半圓管狀、矩形、三角形、彎曲狀、梯形狀或其它形狀)溝槽，以形成(如矩形、波浪狀、三角片形、彎曲狀、三角柱或其它形狀)凸條，俾供作為凹凸結構601a,602a,603a,604a,605a,606a,607a。亦如第6B-1、6B-2、6B-3或6B-4圖所示，該第一區段20a係呈矩形體，再於散熱面上形成至少一(如圓柱狀、半球狀、錐狀、矩形或其它形狀)凸塊，以形成凹凸結構601b,602b,603b,604b。亦如第6C-1、6C-2、6C-3或6C-4圖所示，該第一區段20a係呈矩形體，再於散熱面上形成至少一(如圓孔狀、半球孔狀、錐孔狀、矩形孔狀或其它形狀)凹穴，以形成凹凸結構601c,602c,603c,604c。
應可理解地，該凹凸結構亦可將粗糙化製程及條塊方式相互配合應用，如第7圖所示。
本發明復提供一種電子封裝件2，係包括：一承載件24、一設於該承載件24上之電子元件25以及一結合該電子元件25之散熱件2a。
所述之散熱件2a係包含有一散熱體20與至少一設於該散熱體20上之支撐腳21，該散熱體20係藉由導熱介面層22結合該電子元件25，且該支撐腳21係結合於該承載件24上以支撐該散熱體20，其中，該散熱體20係形成有凹凸結構200，其具有複數凸部201,201’,201”與位於該凸部201,201’,201”之間的凹部202,202’。
於一實施例中，部分該凸部201,201’係為山脊狀，其底側B係具有相對之第一側邊201a與第二側邊201b，且該第一側邊(短邊側)201a的寬度w1係小於該第二側邊(長邊側)201b的寬度w2。例如，該些凸部201,201’長短邊側係交錯排列。
於一實施例中，該導熱介面層22之形體係互補該凹凸結構200之形體。
於一實施例中，該導熱介面層22未填滿該凹部202’，以於該凹部201”中形成氣室A。
於一實施例中，該散熱體20係定義有相鄰接之第一區段20a與第二區段20b，該第一區段20a係形成有該凹凸結構200，且該第二區段20b係具有位於該支撐腳21與該凹凸結構200之間的牆結構203。
例如，該牆結構203係藉由結合材23結合該電子元件25，且該支撐腳21亦藉由結合材23’結合該承載件24。進一步，該結合材23復延伸至該凹凸結構200之凸部201”上，使該結合材23接觸該導熱介面層22。
另一方面，該散熱體20之第二區段20b(含該牆結構203及結合材23)、該承載件24、該電子元件25與該支撐腳21(含結合材23’)係形成一空氣空間S，以令該氣室A之氣壓小於該空氣空間S之氣壓。
於其它實施例中，如第4E圖所示，該散熱體20之第二區段20b亦可不形成該牆結構203，使該第二區段20b藉由該導熱介面層22結合該電子元件25與該承載件24，且該空氣空間S可填滿該導熱介面層22(即沒有空氣空間S)而未填滿該氣室A。
應可理解地，如第4A至4E圖所示，該電子元件25周圍係可依需求形成有覆晶製程用之底膠45。
於一實施例中，該散熱體20之至少一表面之粗糙度係大於1.5微米，以形成該凹凸結構500a,500b,500c。
於一實施例中，該凹凸結構601a,602a,603a,604a,605a,606a,607a,601b,602b,603b,604b之凸部係為凸條或凸塊。
於一實施例中，該凹凸結構601a,602a,603a,604a,605a,606a,607a,601c,602c,603c,604c之凹部係為溝槽或凹穴。
綜上所述，本發明之電子封裝件及其製法，係藉由該散熱件具有凹凸結構之設計，以增加該散熱體之散熱面積，故本發明之散熱件具有更好的散熱效果，以滿足該電子封裝件之高散熱需求。
再者，本發明藉由抽氣作業，以避免形成氣泡於該結合材中，故本發明之結合材之結合效果更好。
又，本發明之散熱件係藉由該凸部之交錯排列，以有效分散熱應力，故能防止該散熱體發生應力集中而過度翹曲之問題。
另外，本發明藉由該氣室之設計，使其產生吸附力，以提升該散熱件之固定效果。
上述實施例係用以例示性說明本發明之原理及其功效，而非用於限制本發明。任何熟習此項技藝之人士均可在不違背本發明之精神及範疇下，對上述實施例進行修改。因此本發明之權利保護範圍，應如後述之申請專利範圍所列。
2‧‧‧電子封裝件
2a‧‧‧散熱件
20‧‧‧散熱體
200‧‧‧凹凸結構
201,201’,201”‧‧‧凸部
202,202’‧‧‧凹部
203‧‧‧牆結構
21‧‧‧支撐腳
22‧‧‧導熱介面層
23,23’‧‧‧結合材
24‧‧‧承載件
25‧‧‧電子元件
26‧‧‧導電元件
A‧‧‧氣室
S‧‧‧空氣空間

Claims (42)

  1. 一種電子封裝件，係包括：一承載件；至少一電子元件，係設於該承載件上；以及一散熱件，係包含有散熱體與設於該散熱體上之支撐腳，該散熱體係藉由導熱介面層結合至該電子元件，且該支撐腳係結合於該承載件上以支撐該散熱體，其中，該散熱體係形成有凹凸結構，其具有複數凸部與位於任二該凸部之間的凹部。
  2. 如申請專利範圍第1項所述之電子封裝件，其中，該凸部係為山脊狀。
  3. 如申請專利範圍第2項所述之電子封裝件，其中，該凸部之底側係具有相對之第一側邊與第二側邊，且該第一側邊的寬度係不同於該第二側邊的寬度。
  4. 如申請專利範圍第3項所述之電子封裝件，其中，該複數凸部之第一側邊與第二側邊係交錯排列。
  5. 如申請專利範圍第1項所述之電子封裝件，其中，該散熱體係定義有相鄰接之第一區段與第二區段，該第一區段係形成有該凹凸結構，且該第二區段係形成有位於該支撐腳與該凹凸結構間的牆結構。
  6. 如申請專利範圍第5項所述之電子封裝件，其中，該牆結構係藉由結合材結合該電子元件。
  7. 如申請專利範圍第6項所述之電子封裝件，其中，該結合材復延伸至該凹凸結構上。
  8. 如申請專利範圍第6項所述之電子封裝件，其中，該結合材係接觸該導熱介面層。
  9. 如申請專利範圍第5項所述之電子封裝件，其中，該散熱體之第二區段、該承載件、該電子元件與該支撐腳係形成一空氣空間。
  10. 如申請專利範圍第9項所述之電子封裝件，其中，該凹部係形成有氣室，以令該氣室之氣壓係小於該空氣空間之氣壓。
  11. 如申請專利範圍第1項所述之電子封裝件，其中，該導熱介面層與該凹部之間形成有氣室。
  12. 如申請專利範圍第1項所述之電子封裝件，其中，該導熱介面層之形體係互補該凹凸結構之形體。
  13. 如申請專利範圍第1項所述之電子封裝件，其中，該散熱體係定義有相鄰接之第一區段與第二區段，該第一區段係形成有該凹凸結構，且該第二區段係藉由該導熱介面層結合該電子元件與該承載件。
  14. 如申請專利範圍第1項所述之電子封裝件，其中，該散熱體之至少一表面之粗糙度係大於1.5微米，以形成該凹凸結構。
  15. 如申請專利範圍第1項所述之電子封裝件，其中，該凹凸結構之凸部係為凸條或凸塊。
  16. 如申請專利範圍第1項所述之電子封裝件，其中，該凹凸結構之凹部係為溝槽或凹穴。
  17. 一種電子封裝件之製法，係包括： 提供一散熱件，其包含有散熱體與設於該散熱體上之支撐腳，其中，該散熱體係形成有凹凸結構，其具有複數凸部與位於兩該凸部之間的凹部；以及將該散熱件以其支撐腳結合於一承載件上，且該承載件上係佈設有至少一電子元件，並使該散熱體藉由導熱介面層結合至該電子元件。
  18. 如申請專利範圍第17項所述之電子封裝件之製法，其中，該凸部係為山脊狀。
  19. 如申請專利範圍第18項所述之電子封裝件之製法，其中，該凸部之底側係具有相對之第一側邊與第二側邊，且該第一側邊的寬度係不同於該第二側邊的寬度。
  20. 如申請專利範圍第19項所述之電子封裝件之製法，其中，該複數凸部之第一側邊與第二側邊係交錯排列。
  21. 如申請專利範圍第17項所述之電子封裝件之製法，其中，該散熱體係定義有相鄰接之第一區段與第二區段，該第一區段係形成有該凹凸結構，且該第二區段係形成有位於該支撐腳與該凹凸結構間的牆結構。
  22. 如申請專利範圍第21項所述之電子封裝件之製法，其中，該牆結構係藉由結合材結合該電子元件。
  23. 如申請專利範圍第22項所述之電子封裝件之製法，其中，該結合材復延伸至該凹凸結構上。
  24. 如申請專利範圍第22項所述之電子封裝件之製法，其中，該結合材係接觸該導熱介面層。
  25. 如申請專利範圍第21項所述之電子封裝件之製法，其中，該散熱體之第二區段、該承載件、該電子元件與該支撐腳係形成一空氣空間。
  26. 如申請專利範圍第25項所述之電子封裝件之製法，其中，該凹部係形成有氣室，以令該氣室之氣壓係小於該空氣空間之氣壓。
  27. 如申請專利範圍第17項所述之電子封裝件之製法，其中，該導熱介面層與該凹部之間形成有氣室。
  28. 如申請專利範圍第17項所述之電子封裝件之製法，其中，該導熱介面層之形體係互補該凹凸結構之形體。
  29. 如申請專利範圍第17項所述之電子封裝件之製法，其中，該散熱體係定義有相鄰接之第一區段與第二區段，該第一區段係形成有該凹凸結構，且該第二區段係藉由該導熱介面層結合該電子元件與該承載件。
  30. 如申請專利範圍第17項所述之電子封裝件之製法，復包括藉由定位裝置控制該電子封裝件之厚度。
  31. 如申請專利範圍第17項所述之電子封裝件之製法，復包括於將該散熱件結合於該承載件上時，進行抽氣作業。
  32. 如申請專利範圍第17項所述之電子封裝件之製法，其中，該散熱體之至少一表面之粗糙度係大於1.5微米，以形成該凹凸結構。
  33. 如申請專利範圍第17項所述之電子封裝件之製法，其中，該凹凸結構之凸部係為凸條或凸塊。
  34. 如申請專利範圍第17項所述之電子封裝件之製法，其中，該凹凸結構之凹部係為溝槽或凹穴。
  35. 一種散熱件，係包括：一散熱體，其中，該散熱體係形成有凹凸結構，其具有複數凸部與位於兩該凸部之間的凹部；以及至少一支撐腳，係立設於該散熱體上。
  36. 如申請專利範圍第35項所述之散熱件，其中，該凸部係為山脊狀。
  37. 如申請專利範圍第36項所述之散熱件，其中，該凸部之底側係具有相對之第一側邊與第二側邊，且該第一側邊的寬度係小於第二側邊的寬度。
  38. 如申請專利範圍第37項所述之散熱件，其中，該複數凸部之第一側邊與第二側邊係交錯排列。
  39. 如申請專利範圍第35項所述之散熱件，其中，該散熱體係定義有相鄰接之第一區段與第二區段，該第一區段係形成有該凹凸結構，且該第二區段係形成有位於該支撐腳與該凹凸結構間的牆結構。
  40. 如申請專利範圍第35項所述之散熱件，其中，該散熱體之至少一表面之粗糙度係大於1.5微米，以形成該凹凸結構。
  41. 如申請專利範圍第35項所述之散熱件，其中，該凹凸結構之凸部係為凸條或凸塊。
  42. 如申請專利範圍第35項所述之散熱件，其中，該凹凸結構之凹部係為溝槽或凹穴。
TW108110299A 2018-11-22 2019-03-25 電子封裝件及其製法與散熱件 TWI708337B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201910298397.XA CN111211059B (zh) 2018-11-22 2019-04-15 电子封装件及其制法与散热件
US16/533,716 US10950520B2 (en) 2018-11-22 2019-08-06 Electronic package, method for fabricating the same, and heat dissipator

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW107141676 2018-11-22
TW107141676 2018-11-22

Publications (2)

Publication Number Publication Date
TW202021068A true TW202021068A (zh) 2020-06-01
TWI708337B TWI708337B (zh) 2020-10-21

Family

ID=72175509

Family Applications (1)

Application Number Title Priority Date Filing Date
TW108110299A TWI708337B (zh) 2018-11-22 2019-03-25 電子封裝件及其製法與散熱件

Country Status (1)

Country Link
TW (1) TWI708337B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI766540B (zh) * 2021-01-13 2022-06-01 矽品精密工業股份有限公司 電子封裝件及其製法
TWI778708B (zh) * 2021-07-14 2022-09-21 矽品精密工業股份有限公司 電子封裝件及其製法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI265608B (en) * 2003-11-05 2006-11-01 Siliconware Precision Industries Co Ltd Semiconductor package with heat sink
CN101752327B (zh) * 2008-12-01 2011-11-16 矽品精密工业股份有限公司 具有散热结构的半导体封装件
KR20120053332A (ko) * 2010-11-17 2012-05-25 삼성전자주식회사 반도체 패키지 및 이의 제조 방법
TWI619273B (zh) * 2014-08-08 2018-03-21 High heat dissipation LED package module

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI766540B (zh) * 2021-01-13 2022-06-01 矽品精密工業股份有限公司 電子封裝件及其製法
TWI778708B (zh) * 2021-07-14 2022-09-21 矽品精密工業股份有限公司 電子封裝件及其製法

Also Published As

Publication number Publication date
TWI708337B (zh) 2020-10-21

Similar Documents

Publication Publication Date Title
CN111211059B (zh) 电子封装件及其制法与散热件
JP4155999B2 (ja) 半導体装置および半導体装置の製造方法
US6818981B2 (en) Heat spreader interconnect for thermally enhanced PBGA packages
JP2012520575A (ja) ヒートスプレッダを備えた多重ダイ半導体パッケージ
US8651359B2 (en) Flip chip bonder head for forming a uniform fillet
JP2014523141A (ja) ダイ上の開ウィンドウを有するヒートスプレッダを備えた基板上のダイを含む電子的アッセンブリ
JP2007335742A (ja) 半導体装置およびその製造方法
TWI825418B (zh) 改善封裝翹曲及可靠性之混合熱介面材料及低溫焊接圖案
TWI242863B (en) Heat dissipating structure and semiconductor package with the heat dissipating structure
CN113035786A (zh) 半导体结构及其制造方法
TWI691025B (zh) 電子封裝件及其製法與承載結構
TWI708337B (zh) 電子封裝件及其製法與散熱件
TWI723802B (zh) 電子封裝件及其製法
US12080618B2 (en) Electronic package, heat dissipation structure and manufacturing method thereof
TWI712135B (zh) 電子封裝件及其製法
TWI658549B (zh) 散熱型封裝結構
TWI766540B (zh) 電子封裝件及其製法
TWI733142B (zh) 電子封裝件
TWI721898B (zh) 半導體封裝結構
TWI841420B (zh) 電子封裝件及其製法
CN115458489A (zh) 电子封装件及其制法
TWI850055B (zh) 電子封裝件及其製法
TWI848629B (zh) 電子封裝件及其製法
TWI855669B (zh) 電子封裝件及其製法
TWI820922B (zh) 電子封裝件之製法