JP3615651B2 - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP3615651B2 JP3615651B2 JP05471598A JP5471598A JP3615651B2 JP 3615651 B2 JP3615651 B2 JP 3615651B2 JP 05471598 A JP05471598 A JP 05471598A JP 5471598 A JP5471598 A JP 5471598A JP 3615651 B2 JP3615651 B2 JP 3615651B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor element
- semiconductor device
- heat sink
- electrode
- stiffener
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は，外部電極がマトリックス状に配列されたボール・グリッド・アレイ型（Ｂａｌｌ Ｇｒｉｄ Ａｒｒａｙ，以下ＢＧＡと称す）の半導体装置の構造に関する。
【０００２】
【従来の技術】
チップの周辺に外部電極を設けるＦａｎ−ｏｕｔタイプのＢＧＡは，外部電極を平坦性を保つために外部電極上にスティフナを設ける。Ｆａｎ−ｏｕｔ型ＢＧＡの放熱性を高める構造の従来技術を紹介する。従来技術（１）を図２７に示す。図２７は特開平７ー２８３３３６号公報に開示されるＦａｎ−ｏｕｔ型のＢＧＡで，厚さ約０．５ ｍｍの銅板を絞り加工して深さ０．７ ｍｍのキャビティを形成したチップ搭載用の金属板を用いている。この構造では放熱板とスティフナを一体としている。放熱板の中央部には半導体素子を搭載するキャビティ設ける構造である。従来技術（２）を図２８に示す。図２８は特開平８ー２０３９５８号公報に開示されるように，半導体素子の背面は銅のような熱伝導性材料で作られた熱放散板のキャビティ内に接着される。従来技術（３）を図２９に示す。図２９は「電子材料（平成９年９月号 ３７ページ）」に掲載されるＦａｎ−ｏｕｔ型のＢＧＡで，スティフナと半導体素子の裏面を面位置にして放熱板を貼る構造である。また，従来技術（３）にはスティフナに要求される特性として十分な剛性を有することが必要であり一般的に０．２５ ｍｍから０．３５ ｍｍの厚みの銅合金かステンレス鋼が採用されていると記載されている。さらに，スティフナと併用されるヒートスプレッダ（放熱板）の素材は無酸素銅や高熱伝導銅合金であると記載されている。従来技術（４）を図３０に示す。図３０は特開平９ー２１３８３７号公報に開示されるように，ヒートシンクとして銅，アルミニウム，またはこれらの合金を用いたＦａｎ−ｏｕｔタイプのＢＧＡの構造である。
【０００３】
【発明が解決しようとする課題】
テープ式のＦａｎ−ｏｕｔ型のＢＧＡの特長として，柔軟性と軽量性がある。半導体素子と外部電極を電気的に接続する配線は，低剛性の絶縁テープに形成されている。外部電極には剛性の大きい金属製の補強板（スティフナ）が設けられることもあるが，半導体素子とスティフナは剛性の低いテープで接続されているため，面外変形が容易でパッケージ全体の剛性は小さい。したがって，温度サイクル時の実装基板の熱変形に追従できる柔軟性がある。また，外部電極配列部に平坦性を保つために，幅の細い枠状のスティフナを使用し，半導体素子を必要最小限の樹脂で封止することにより，軽量化も図られている。軽量であるため，小型の携帯機器用の多ピンのパッケージング手法としては最適であり，外部端子として一般的に用いられるはんだがリフローによる実装時に自重でつぶれることもなく，またはんだの疲労破壊寿命が長くなる。半導体パッケージの放熱性を向上させる手段として，半導体素子に放熱板を貼り付けて熱をパッケージ全域に伝導させる手法がある。上記従来技術でヒートシンク（放熱板）を用いたことも一般的な手法である。ヒートシンクは，素材の熱伝導率が高く，厚さの厚い方が一般的に放熱効果が向上する。したがって，ヒートシンクは一般的に厚い板状の金属であり，堅い。しかしながら，上記従来技術のようにテープ式のＦａｎ−ｏｕｔ型のＢＧＡに厚さの検討を行わずに放熱板を搭載すると，これらの柔軟性，軽量性といった特長が損なわれることになる。
【０００４】
上記従来技術の（１）は，スティフナと放熱板は同じ板厚の金属板を加工して作成しているため，放熱板の剛性が高い。また，キャビティの深さは半導体素子の厚さに応じて形成する必要もあり，部材の汎用性も低い。また，上記従来技術の（２）は，金属板にチップ搭載キャビティを形成しているため，スティフナ部分は（１）よりさらに厚く重くなることが容易に類推できる。実施例の図面のキャビティは金属板の中央部に設けられている点から製造方法を推察すると，放電加工や切削加工を用いると思われる。このような方法によるキャビティ形成は，加工コストが高くなり，量産タイプの半導体装置には適さない。（１）と同様にキャビティの深さは半導体素子の厚さに応じて形成する必要もあり，部材の汎用性も低い。また，上記従来技術の（３）の銅板については厚さは不明であるが，半導体素子とスティフナを面一に形成していることから，銅板は剛性が高い平板であると類推できる。面一に形成するために，チップの裏面を切削すると製造工程が増える。あるいはスティフナを厚くすると重量が増す。このように部材の調整が必要となるため，（３）も部材の汎用性が低くなる。上記従来技術の（４）のヒートシンクは，熱接着剤との接着性を向上させるためにチャネルや，素子端部に相当するヒートシンクの厚さを薄くする歪み回避手段を型押しすることができると述べている。さらに，このことは比較的重いヒートシンクが用いられる場合に特に重要であると述べていることから，（４）では一般的な厚さ以上の重いヒートシンクを想定していることが推察できる。また，素子寸法に合わせた加工が施されていることから，（４）もヒートシンクの汎用性が低くなる。
【０００５】
本発明の課題は，テープ式のＦａｎ−ｏｕｔ型半導体装置において，柔軟性と軽量を確保しつつパッケージの放熱性能を高め，さらに，半導体素子やスティフナの厚さが変化しても柔軟に対応できる構造を提供することにある。
【０００６】
【課題を解決するための手段】
上記課題を解決するために，放熱板の厚さと放熱効果の検討を行った。図３１に外形が１０．５ｍｍ角，半導体素子寸法が６．３ ｍｍ角，スティフナ幅が１．４５ ｍｍのテープ式のＦａｎ−ｏｕｔ型ＢＧＡに半導体素子とスティフナをカバーするように０．１ｍｍ厚のアルミニウムテープを重ね貼りした際の半導体装置の熱抵抗を示す。プロットが測定値，線が解析値を表す。これによれば，テープを１枚貼るだけで熱抵抗は２０％も低減し，２枚，３枚と重ね貼りしても熱抵抗はほとんど低下しない。すなわち，Ｆａｎ−ｏｕｔ型のテープ式には０．１ｍｍ厚の薄いアルミニウムテープを貼れば十分な放熱効果が得られることがわかる。解析では測定値に比べアルミニウムテープの効果が大きく出ているものの，０．１ｍｍから０．３ｍｍ の間において熱抵抗がほとんど低下しない傾向は一致している。また，解析によればアルミニウムテープの厚さは０．０５ｍｍから熱抵抗はほとんど低下しなくなっており，０．０５ｍｍでも十分な放熱効果が得られる見通しがあることを示している。次に図３２に外形が１７．５ｍｍ角と大きいＦａｎ−ｏｕｔ型のテープ式ＢＧＡに厚さと材料の異なる放熱板を付けた場合の熱抵抗解析値を示す。熱伝導率が０．２Ｗ／（ｍｍ℃）のアルミニウムと熱伝導率が０．３Ｗ／（ｍｍ℃）の銅では，若干銅のヒートスプレッダで熱抵抗が低いが大差はない。また，０．１ｍｍと薄いヒートスプレッダを設けただけでも熱抵抗を４０％低減できることがわかった。ヒートスプレッダの厚さは０．１５ｍｍから熱抵抗がほとんど低下しない傾向が見られた。図３２の例はチップ寸法に対する外形の比が図３１の例に比べかなり大きいため，放熱効果が大きく，またヒートスプレッダも厚いところから飽和状態が始まると考えられる。
【０００７】
以上の検討の結果，テープ式のＦａｎ−ｏｕｔ型ＢＧＡの放熱性を高めるために必要な放熱板の厚さは０．１５ ｍｍ以下で十分であり，この厚さは従来例で使用されてきた放熱板に比べると薄い。特にアルミニウムは０．１５ ｍｍの厚さでも剛性は小さいため，Ｆａｎ−ｏｕｔ型ＢＧＡの特長を温存しつつ放熱性を高めることができる。
【０００８】
ヒートスプレッダ材料の縦弾性係数（Ｅ）と板厚（ｔ）からヒートスプレッダの曲げ剛性はＥｔ３に比例する。また材料が塑性変形する荷重は，降伏応力に比例する。ここで，０．１５ ｍｍ厚のアルミニウムと等価な剛性を持つ銅の厚さを考察してみる。アルミニウムの縦弾性係数は約７０００ＭＰａであり，０．１５ ｍｍ厚時の剛性Ｅｔ３は２３６ＭＰａｍｍ３である。降伏応力はアルミニウムが１５２ＭＰａ，銅が３０９ＭＰａであり，アルミニウムは銅の約半分である。したがって銅の場合，剛性Ｅｔ３はアルミニウムの半分の１１８ＭＰａｍｍ３で等価となる。銅の縦弾性係数は約１１８０００ ＭＰａであるため，１１８ ＭＰａｍｍ３の剛性を持つ銅の板厚は０．１ ｍｍである。したがって材料が銅の場合，板厚は０．１ ｍｍ以下にすべきである。このことは，リードフレーム材で一般的な銅合金の厚さ０．１２５ ｍｍでは不適当であり，たとえば市販の銅テープの厚さである０．０７６ ｍｍなどが適している。箔厚さの下限は期待する放熱効果の大小によって変化するが，入手しやすい工業用アルミ箔の厚さ０．０１５ ｍｍが実用的な下限と思われる。図３１と図３２の比較からわかるように，パッケージ外形と半導体素子の大きさによって必要十分な厚さには多少の変動はある。しかしながら，ここで記した厚さの金属テープは量産されているため，入手しやすくかつ安価であり大量生産される半導体パッケージに適していると思われる。◆
アルミニウムの線膨張係数は２２×１０￣６ ／℃，銅の線膨張係数は１６×１０￣６ ／℃であり，半導体素子の３×１０￣６ ／℃に比べかなり大きい。このため，素子とスティフナとアルミニウムテープで接続する際には，たるみを作った方が良い。
【０００９】
放熱板は薄い材料で十分であることがわかったが，剛性のあるスティフナを付けることは構造上必須である。その理由は，以下に述べる通りである。ＢＧＡの外部端子は基板実装時に目視による外観検査ができないため，電気的な接続信頼性を確保するために外部端子には１００μｍ以下の平坦度が要求されている。この平坦度は接着剤の塗布むらや外部端子（一例として球状電極）のばらつきを含めた値であるため，外部端子を搭載する面には１００μｍ以下の厳しい平坦度が要求される。このため，外部端子の直上には剛性の高いスティフナが必要である。以上の検討より，Ｆａｎ−ｏｕｔ型ＢＧＡ最適な構成としては，放熱板には薄く剛性の小さい金属箔あるいはテープを使用し，スティフナには剛性の大きい厚めの金属板を使用すること望ましいことが明らかとなった。テープを使用すると，どのような厚さの半導体素子とスティフナの組み合わせでも柔軟に対応できるという利点もでてくる。
【００１０】
本願発明の半導体装置は、一主面に電極が形成された半導体素子と、前記半導体素子の外縁部よりも外側に配置された、一主面に多数の配線パターンと外部接続端子取付用のバンプランドが形成された絶縁テープとを有し、前記配線パターンと前記半導体素子の電極とは電気的に接続されており、前記配線パターンと前記半導体素子の電極との電気的接続部が樹脂で覆われている半導体装置において、次の構成を備えたことを特徴とする。
【００１１】
（１）：前記半導体素子の前記電極が形成された面とは反対側の面と前記絶縁テープの前記配線パターンが形成された面とは反対側の面とが箔状の放熱部材により熱的に接続されていること。
【００１２】
（２）：前記絶縁フィルムの前記配線パターンが形成された面とは反対側の面には板状部材が設けられており、前記半導体素子の前記電極が形成された面とは反対側の面と前記板状部材とが箔状の放熱部材により熱的に接続されていること。
【００１３】
放熱部材（ヒートシンク）として薄く柔らかい箔状もしくはテープ状の金属を用いる。ヒートシンクが薄く柔らかいと，テープ式のＦａｎ−ｏｕｔ型半導体装置の柔軟性と軽量性を確保しつつ放熱性を高めることができる。また，半導体素子と金属部材（スティフナ）の様々な組み合わせによって生じる段差にも柔軟に対応することができる。◆
ヒートシンクは半導体素子の熱を外部電極端子へ伝導させることが目的であるから，外部電極端子の直上に金属製のスティフナが付いている場合は，スティフナと半導体素子の一部がヒートシンクで接続されていれば良い。
【００１４】
素子とヒートシンクの線膨張係数差から温度上昇時には，素子がせん断方向の引っ張り応力を受けるため，接着層が破壊される恐れがある。したがって，ヒートシンクには若干たるみを持たせて貼る方が良い。また，金属製のスティフナがある場合は，スティフナ外形よりも小さいヒートシンクを用いれば，放熱性を損なわずに応力を緩和することができる。スティフナが金属でない場合は，スティフナと配線テープの間にヒートシンクを配置すれば良い。
【００１５】
（３）：（１）または（２）において、前記箔状部材は前記半導体素子の前記電極が形成された面とは反対側の面の一部が露出するように形成されてること。◆（４）：（３）において、前記箔状部材は前記半導体素子の側面の一部が露出するように形成されてること。
【００１６】
ヒートシンクを貼る工程の前後に半導体素子の電極形成面と側面を樹脂で保護する工程がある。樹脂で保護される前にヒートシンクを貼る場合は，樹脂充填時のボイド発生を抑制するために空気穴があると良い。樹脂で保護された後にテープを貼る場合は，空気穴はなくても良い。しかしながら半導体素子とスティフナが面一でない場合は，パッケージ全域を覆うようなヒートシンクを貼ると皺ができやすい。したがって，皺を回避するために切り込みを設けたり，ヒートシンクを十字形状にすると良い。
【００１７】
（５）：（１）乃至（４）のいずれかに記載の半導体装置において，前記放熱部材の材料が厚さ０．０１５ｍｍ〜０．１５ｍｍのアルミニウムまたはアルミニウム合金であること。◆
（６）：（１）乃至（４）のいずれかに記載の半導体装置において，前記放熱部材の材料が厚さ０．０１５ｍｍ〜０．１ｍｍの銅または銅合金であること。
【００１８】
材料がアルミニウムの場合は厚さが０．１５ ｍｍ程度でも軽く，柔軟性があるためヒートシンクとして用いることができる。しかしながら，材料が銅の場合は０．１５ ｍｍでは剛性が高すぎる。周知のリードフレーム材で一般的な厚さは０．１２５ ｍｍであるが，この厚さも剛性が高すぎる。先の検討より，銅製のヒートシンクの厚さは０．１ ｍｍ以下である。箔が薄すぎて破れ易い場合には，箔とポリイミドテープを張り合わせたヒートシンクが良い。
【００１９】
ヒートシンクの一部の長さがパッケージ外形よりも大きく，実装基板の表面に接着されていると，放熱効果をさらに高めることができる。あるいは，ヒートシンクの一部が実装基板の接地層に接続されているとノイズ低減効果も得られる。◆
Ｆａｎ−ｏｕｔ型のＢＧＡの半導体素子がシリコン基板上に半導体素子が複数個配置されたマルチチップモジュールであると実装密度を高めることができる。
【００２０】
【発明の実施の形態】
本発明の第一実施例による半導体装置の断面図を図１に示す。半導体素子１は絶縁テープ２に形成された配線３から延長されたインナーリード４と素子電極５で電気的に接続されており，バンプランド６以外の配線３はレジスト７で被覆されている。バンプランド６には外部端子として球状電極８が接続されている。インナーリード４と半導体素子１の電極５との接続部は樹脂９によって封止されている。絶縁テープ２の配線形成面の裏面には，接着層１０を介して金属製のスティフナ１１が接着されている。スティフナ１１と半導体素子１の上表面の一部には，薄いヒートシンク１２が接着層１３を介して接着され，ヒートシンク１２の中心には開口部１４が設けられ，半導体素子１の裏面が露出している。
【００２１】
ヒートシンク１２には，無酸素銅や銅合金，あるいはアルミニウムなどの熱伝導率の大きい金属を用いることが望ましい。ヒートシンクがアルミニウムの場合，ヒートシンク１２の厚さは，０．０１５〜０．１５ ｍｍとし，無酸素銅や銅合金の場合，ヒートシンク１２の厚さは，０．０１５〜０．１ ｍｍとする。球状電極８には，はんだボールなどを用いる。絶縁テープ２にはポリイミド，配線には銅配線などを用いる。半導体素子１への電気的なアクセスによって生じる熱は半導体素子１の裏面からヒートシンク１２を介してスティフナ１１へ伝導し，球状電極８を介して実装基板（図示なし）等へ放熱される。
【００２２】
第一実施例による半導体装置の斜視図を図２に示す。ヒートシンク１２の中心部に開口部１４が有り，半導体素子１の裏面の一部が露出している。半導体素子１の裏面にナンバーや文字などの素子の情報が印刷されている場合，目視で確認することができる。◆
さらに図３に示すように、ヒートシンク１２の中心部に開口部１４が有り，さらに開口部１４には切込み１５があっても良い。ヒートシンク開口部の切込み１５により，半導体装置にヒートシンク１２を貼る際に半導体素子側面の空気を十分に脱気し，半導体素子１の形状に沿ってヒートシンク１２を密着させることができる。もしくは，ヒートシンク１２接着後に樹脂封止を行う場合，半導体素子側面の空気を逃がすことができ，樹脂内のボイド発生を抑制することができる。
【００２３】
第一実施例の製造工程を図２３から図２６に示す。図２３に示すように，絶縁テープ２には開口部２０が複数個形成され，搬送用の孔２１が設けてある。テープ搬送用の孔２１は，リール（図示せず）などによるテープの送り出しや巻き取りなどに利用される。インナーリード４はテープ開口部２０の内側に突出し，配線はレジスト７で被覆され，バンプランド６のみがテープ２表面に露出している。各開口部２０に半導体素子１を位置決めする。次に図２４に示すように半導体素子の電極とインナーリード４を接続し，接着剤１０が塗布されたスティフナ１１を各半導体素子１に位置決めして接着する。次に図２５に示すように半導体素子１とインナーリード４との接続部を含む半導体素子の表面を樹脂９で封止し，接着剤１３の付いたヒートシンク１２を開口部１４を半導体素子に合わせて貼る。樹脂封止はポッティングでもモールド型を用いるトランスファモールドでもどちらでも良い。最後に図２６に示すようにバンプランド６に球状電極８をつけて，個々の半導体装置を絶縁テープ２から切り抜く。
【００２４】
第一実施例の製造工程の図２３から図２６では，スティフナ１１接着後に樹脂封止を行い，ヒートシンク１２を接着したが，スティフナ１１接着後にヒートシンク１２を接着し樹脂封止を行う，あるいは，樹脂封止後にスティフナ１１を接着し，ヒートシンクを接着しても良い。
【００２５】
本発明の第二実施例による半導体装置の断面図を図４に示す。半導体素子１は絶縁テープ２に形成された配線３から延長されたインナーリード４と電極部５で電気的に接続されており，絶縁テープ上の配線は，バンプランド６以外の配線３がレジスト７で被覆されている。バンプランド６には外部端子である球状電極８が接続されている。インナーリード４と半導体素子１の電極５との接続部は樹脂９によって封止されている。絶縁テープ２の配線形成面の裏面には，接着層１０を介して金属製のスティフナ１１（１１ａ、１１ｂ）が接着されている。ヒートシンク１２はスティフナ１１ａ側から半導体素子１を経てスティフナ１１ｂ側まで接着層１３を介して接着されている。
【００２６】
第二実施例による半導体装置の斜視図を図５に示す。ヒートシンク１２は長方形であり，４辺のスティフナの一組の対向する２辺，すなわちスティフナ１１ａ側からスティフナ１１ｂ側までおよび，半導体素子１の裏面のほぼ全面に接着されている。
【００２７】
第二実施例による半導体装置の別の斜視図を図６に示す。ヒートシンク１２は十字形であり，４辺のスティフナと半導体素子１の裏面のほぼ全面に接着されている。第二実施例による半導体装置の別の斜視図を図７に示す。ヒートシンク１２は半導体装置の略投影面積大の大きさがあり，半導体素子１とスティフナ１１上面全域に接着されている。
【００２８】
第二実施例による半導体装置の別の斜視図を図８に示す。ヒートシンク１２は半導体装置の略投影面積大の大きさがあり，半導体素子１とスティフナ１１上面全域に接着されている。さらに，ヒートシンク１２には空気穴２８が設けられている。ヒートシンク１２搭載後に半導体素子を樹脂封止する場合，樹脂内のボイド発生を抑制することができる。
【００２９】
本発明の第三実施例による半導体装置の断面図を図９に示す。半導体素子１は絶縁テープ２に形成された配線３から延長されたインナーリード４と素子電極５で電気的に接続されており，バンプランド６以外の配線３はレジスト７で被覆されている。バンプランド６には外部端子として球状電極８が接続されている。インナーリード４と半導体素子１の電極５との接続部は樹脂９によって封止されている。絶縁テープ２の配線形成面の裏面には，
接着層１０を介して金属製のスティフナ１１が接着されている。スティフナ１１の上表面の一部と半導体素子１の上表面の一部には，薄いヒートシンク１２が接着層１３を介して接着され，ヒートシンク１２の中心には開口部１４が設けられ，半導体素子１の裏面が露出している。ヒートシンク１２の外形はスティフナ１１の外形よりも小さい。
【００３０】
第三実施例による半導体装置の斜視図を図１０に示す。ヒートシンク１２の中心部に開口部１４が有り，さらに開口部１４には切込み１５があっても良い。ヒートシンク開口部の切込み１５により，半導体装置にヒートシンク１２を貼る際に半導体素子側面の空気を十分に脱気し，半導体素子１の形状に沿ってヒートシンク１２を密着させることができる。もしくは，ヒートシンク１２接着後に樹脂封止を行う場合，半導体素子側面の空気を逃がすことができ，樹脂内のボイド発生を抑制することができる。ヒートシンク１２の外形はスティフナ１１の外形よりも小さいが，スティフナへ熱を伝導させる機能を果たしている。
【００３１】
本発明の第四実施例による半導体装置の断面図を図１１に示す。半導体素子１は絶縁テープ２に形成された配線３から延長されたインナーリード４と電極部５で電気的に接続されており，絶縁テープ上の配線は，バンプランド６以外の配線３がレジスト７で被覆されている。バンプランド６には外部端子である球状電極８が接続されている。インナーリード４と半導体素子１の電極５との接続部は樹脂９によって封止されている。絶縁テープ２の配線形成面の裏面には，接着層１０を介して金属製のスティフナ１１（１１ａ、１１ｂ）が接着されている。ヒートシンク１２はスティフナ１１ａ側の途中から半導体素子１を経てスティフナ１１ｂ側の途中まで接着層１３を介して接着されている。ヒートシンク１２の外形はスティフナ１１の外形よりも小さい。
【００３２】
第四実施例による半導体装置の斜視図を図１２に示す。ヒートシンク１２は十字形であり，４辺のスティフナの一部と半導体素子１の裏面のほぼ全面に接着されている。ヒートシンク１２の外形はスティフナ１１の外形よりも小さいが，スティフナへ熱を伝導させる機能を果たしている。
【００３３】
第五実施例による半導体装置の断面図を図１３に示す。ヒートシンク１２以外の構成は第一実施例と同じであるが，第五実施例のようにヒートシンク１２にはたるみ２７を設けている。半導体素子１とヒートシンク１２の線膨張係数差から温度上昇時には，半導体素子１がせん断方向の引っ張り応力を受けるため，接着層１０が破壊される恐れがある。したがって，応力を緩和する目的でヒートシンク１２にはたるみ２７を設けている。
【００３４】
本発明の第六実施例による半導体装置の断面図を図１４に示す。半導体素子１は絶縁テープ２に形成された配線３から延長されたインナーリード４と電極部５で電気的に接続されており，絶縁テープ上の配線は，バンプランド６以外の配線３がレジスト７で被覆されている。バンプランド６には外部端子である球状電極８が接続されている。インナーリード４と半導体素子１の電極５との接続部は樹脂９によって封止されている。絶縁テープ２の配線形成面の裏面には，接着層１６を介してヒートシンク１２が接着されている。ヒートシンクの開口部１４は半導体素子１の裏面に接着されている。ヒートシンク１２はあらかじめ絶縁テープの配線裏面に形成されていても良い。また，ヒートシンク１２の直下に球状電極８があるため，スティフナ１１は金属製でなく，樹脂やセラミックなどでも良い。素子の熱をスティフナを介さずに球状電極８へ伝導することができため放熱効果が高い。◆
また図１５に示すように、ヒートシンクの開口部１４は半導体素子１の側面に接着されていても良い。
【００３５】
第六実施例による半導体装置の斜視図を図１６に示す。ヒートシンク１２の中心部に開口部１４と切り込み１５が有り，半導体素子１の裏面の一部が露出している。スティフナ１１はヒートシンク１２の上に配置されている。チップ側面に樹脂が充填された場合，開口部の切り込み１５から脱気されるため，樹脂内にボイドが生じにくい。
【００３６】
本発明の第七実施例による半導体装置の断面図を図１７に示す。二つ以上の半導体素子１ａ，１ｂはシリコン基板１７の回路面を上向きにフリップチップ接続され，マルチチップモジュール１８を形成している。絶縁テープ２に形成された配線３から延長されたインナーリード４はシリコン基板の電極１９に電気的に接続されており，絶縁テープ上の配線は，バンプランド６以外の配線３がレジスト７で被覆されている。バンプランド６には外部端子である球状電極８が接続されている。インナーリード４とシリコン基板の電極１９との接続部，およびマルチチップモジュールの回路形成面は樹脂９によって封止されている。絶縁テープ２の配線形成面の裏面には，接着層１０を介して金属製のスティフナ１１が接着されている。スティフナ１１とシリコン基板１７の裏面の一部には，ヒートシンク１２が接着層１３を介して接着され，ヒートシンク１２の中心部には開口部１４が設けられている。図１７では，ヒートシンク１２の中心部には開口部１４が設けられているが，図５や図６のように開口部を持たずに長方形や十字形の形状でも良い。また，図１４のようにヒートシンク１２上にスティフナ１１が設けられていても良い。
【００３７】
本発明の第八実施例による半導体装置の斜視図を図１８に示す。基本構成は第二実施例と同じであるが，十字形のヒートシンク１２は半導体装置外形寸法を超えて長く，ヒートシンクの基板接続部２５が実装基板（図示なし）に接着されている。本構成により，半導体素子１の熱を実装基板に直接伝導することができる。
【００３８】
第八実施例による別の半導体装置の斜視図を図１９に示す。ヒートシンクの基板接続部２５は実装基板の接地層（図示なし）と電気的に接続されていても良い。本構成により，半導体素子１の熱を実装基板に直接伝導することができ，かつノイズ対策も行うことができる。
【００３９】
本発明の第九実施例による半導体装置の断面図を図２０に示す。ヒートシンク１２以外の構成は図１に示した第一実施例と同様である。ヒートシンク１２の厚さが薄く破れやすい場合などは，ポリイミドテープ２９などにあらかじめ形成されたヒートシンク１２を用いると扱いやすい。
【００４０】
本発明の第十実施例による半導体装置の断面図を図２１に示す。半導体素子１は絶縁テープ２に形成された配線３から延長されたインナーリード４と素子電極５で電気的に接続されている。また，半導体素子の直下に弾性体２２を介して設けられたセンターテープ２４の表面に形成された配線と素子電極５も電気的に接続されている。バンプランド６以外の配線３はレジスト７で被覆されている。バンプランド６には外部端子として球状電極８が接続されている。インナーリード４と半導体素子１の電極５との接続部は樹脂９によって封止されている。絶縁テープ２の配線形成面の裏面には，接着層１０を介して金属製のスティフナ１１が接着されている。スティフナ１１と半導体素子１の上表面の一部には，薄いヒートシンク１２が接着層１３を介して接着され，ヒートシンク１２の中心には開口部１４が設けられ，半導体素子１の裏面が露出している。
【００４１】
第十実施例による半導体装置で使用される配線テープを裏面から見た平面図を図２２に示す。テープはレジスト７で覆われ，バンプランド６のみが露出されている。半導体素子の直下に相当するセンターテープ２４はブリッジ２３で四隅を保持されている。
【００４２】
【発明の効果】
本発明は以上に説明したように構成されているので，以下に記載されるような効果を奏する。◆
半導体素子とスティフナが薄く柔軟なヒートシンクで接続されているため，半導体装置の柔軟性を確保しながらも高い放熱効果を得ることができる。薄いヒートシンクが使用されているため軽量であり，はんだの疲労破壊寿命が長くなる。薄いヒートシンクは様々な半導体素子とスティフナの組み合わせ対し汎用性が高い。ヒートシンクを基板に接着することで放熱効果を高めることができる。ヒートシンクを基板にはんだ付けすることで放熱効果を高め，かつノイズ対策を行うことができる。
【図面の簡単な説明】
【図１】本願発明の第一実施例による半導体装置の断面図。
【図２】本願発明の第一実施例による半導体装置の斜視図。
【図３】本願発明の第一実施例による半導体装置の斜視図。
【図４】本願発明の第二実施例による半導体装置の断面図。
【図５】本願発明の第二実施例による半導体装置の斜視図。
【図６】本願発明の第二実施例による半導体装置の斜視図。
【図７】本願発明の第二実施例による半導体装置の斜視図。
【図８】本願発明の第二実施例による半導体装置の斜視図。
【図９】本願発明の第三実施例による半導体装置の断面図。
【図１０】本願発明の第三実施例による半導体装置の斜視図。
【図１１】本願発明の第四実施例による半導体装置の断面図。
【図１２】本願発明の第四実施例による半導体装置の斜視図。
【図１３】本願発明の第五実施例による半導体装置の断面図。
【図１４】本願発明の第六実施例による半導体装置の断面図。
【図１５】本願発明の第六実施例による半導体装置の断面図。
【図１６】本願発明の第六実施例による半導体装置の斜視図。
【図１７】本願発明の第七実施例による半導体装置の断面図。
【図１８】本願発明の第八実施例による半導体装置の斜視図。
【図１９】本願発明の第八実施例による半導体装置の斜視図。
【図２０】本願発明の第九実施例による半導体装置の斜視図。
【図２１】本願発明の第十実施例による半導体装置の断面図。
【図２２】本願発明の第十実施例による半導体装置の配線テープの平面図。
【図２３】本願発明の第一実施例による半導体装置の製造方法の一工程を示す斜視図。
【図２４】本願発明の第一実施例による半導体装置の製造方法の一工程を示す斜視図。
【図２５】本願発明の第一実施例による半導体装置の製造方法の一工程を示す斜視図。
【図２６】本願発明の第一実施例による半導体装置の製造方法の一工程を示す斜視図。
【図２７】従来技術のＦａｎ−ｏｕｔ型ＢＧＡの断面図。
【図２８】従来技術のＦａｎ−ｏｕｔ型ＢＧＡの断面図。
【図２９】従来技術のＦａｎ−ｏｕｔ型ＢＧＡの断面図。
【図３０】従来技術のＦａｎ−ｏｕｔ型ＢＧＡの断面図。
【図３１】本願発明によるパッケージ熱抵抗ｑｊａの測定値と解析値を表す図。
【図３２】本願発明によるパッケージ熱抵抗ｑｊａ解析値を表す図。
【符号の説明】
１…半導体素子，２…絶縁テープ，３…配線，４…インナーリード，５…電極，６…バンプランド，７…レジスト，８…球状電極，９…樹脂，１０…接着層，１１…スティフナ，１２…ヒートシンク，１３…接着層，１４…開口部，１５…開口部の切り込み，１６…接着層，１７…シリコン基板，１８…マルチチップモジュール，１９…電極，２０…開口部，２１…テープの搬送用の孔，２２…弾性体，２３…ブリッジ，２４…センターテープ，２５…ヒートシンクの基板接続部，２６…はんだ，２７…テープのたるみ，２８…空気穴，２９…ポリイミドテープ。
【発明の属する技術分野】
本発明は，外部電極がマトリックス状に配列されたボール・グリッド・アレイ型（Ｂａｌｌ Ｇｒｉｄ Ａｒｒａｙ，以下ＢＧＡと称す）の半導体装置の構造に関する。
【０００２】
【従来の技術】
チップの周辺に外部電極を設けるＦａｎ−ｏｕｔタイプのＢＧＡは，外部電極を平坦性を保つために外部電極上にスティフナを設ける。Ｆａｎ−ｏｕｔ型ＢＧＡの放熱性を高める構造の従来技術を紹介する。従来技術（１）を図２７に示す。図２７は特開平７ー２８３３３６号公報に開示されるＦａｎ−ｏｕｔ型のＢＧＡで，厚さ約０．５ ｍｍの銅板を絞り加工して深さ０．７ ｍｍのキャビティを形成したチップ搭載用の金属板を用いている。この構造では放熱板とスティフナを一体としている。放熱板の中央部には半導体素子を搭載するキャビティ設ける構造である。従来技術（２）を図２８に示す。図２８は特開平８ー２０３９５８号公報に開示されるように，半導体素子の背面は銅のような熱伝導性材料で作られた熱放散板のキャビティ内に接着される。従来技術（３）を図２９に示す。図２９は「電子材料（平成９年９月号 ３７ページ）」に掲載されるＦａｎ−ｏｕｔ型のＢＧＡで，スティフナと半導体素子の裏面を面位置にして放熱板を貼る構造である。また，従来技術（３）にはスティフナに要求される特性として十分な剛性を有することが必要であり一般的に０．２５ ｍｍから０．３５ ｍｍの厚みの銅合金かステンレス鋼が採用されていると記載されている。さらに，スティフナと併用されるヒートスプレッダ（放熱板）の素材は無酸素銅や高熱伝導銅合金であると記載されている。従来技術（４）を図３０に示す。図３０は特開平９ー２１３８３７号公報に開示されるように，ヒートシンクとして銅，アルミニウム，またはこれらの合金を用いたＦａｎ−ｏｕｔタイプのＢＧＡの構造である。
【０００３】
【発明が解決しようとする課題】
テープ式のＦａｎ−ｏｕｔ型のＢＧＡの特長として，柔軟性と軽量性がある。半導体素子と外部電極を電気的に接続する配線は，低剛性の絶縁テープに形成されている。外部電極には剛性の大きい金属製の補強板（スティフナ）が設けられることもあるが，半導体素子とスティフナは剛性の低いテープで接続されているため，面外変形が容易でパッケージ全体の剛性は小さい。したがって，温度サイクル時の実装基板の熱変形に追従できる柔軟性がある。また，外部電極配列部に平坦性を保つために，幅の細い枠状のスティフナを使用し，半導体素子を必要最小限の樹脂で封止することにより，軽量化も図られている。軽量であるため，小型の携帯機器用の多ピンのパッケージング手法としては最適であり，外部端子として一般的に用いられるはんだがリフローによる実装時に自重でつぶれることもなく，またはんだの疲労破壊寿命が長くなる。半導体パッケージの放熱性を向上させる手段として，半導体素子に放熱板を貼り付けて熱をパッケージ全域に伝導させる手法がある。上記従来技術でヒートシンク（放熱板）を用いたことも一般的な手法である。ヒートシンクは，素材の熱伝導率が高く，厚さの厚い方が一般的に放熱効果が向上する。したがって，ヒートシンクは一般的に厚い板状の金属であり，堅い。しかしながら，上記従来技術のようにテープ式のＦａｎ−ｏｕｔ型のＢＧＡに厚さの検討を行わずに放熱板を搭載すると，これらの柔軟性，軽量性といった特長が損なわれることになる。
【０００４】
上記従来技術の（１）は，スティフナと放熱板は同じ板厚の金属板を加工して作成しているため，放熱板の剛性が高い。また，キャビティの深さは半導体素子の厚さに応じて形成する必要もあり，部材の汎用性も低い。また，上記従来技術の（２）は，金属板にチップ搭載キャビティを形成しているため，スティフナ部分は（１）よりさらに厚く重くなることが容易に類推できる。実施例の図面のキャビティは金属板の中央部に設けられている点から製造方法を推察すると，放電加工や切削加工を用いると思われる。このような方法によるキャビティ形成は，加工コストが高くなり，量産タイプの半導体装置には適さない。（１）と同様にキャビティの深さは半導体素子の厚さに応じて形成する必要もあり，部材の汎用性も低い。また，上記従来技術の（３）の銅板については厚さは不明であるが，半導体素子とスティフナを面一に形成していることから，銅板は剛性が高い平板であると類推できる。面一に形成するために，チップの裏面を切削すると製造工程が増える。あるいはスティフナを厚くすると重量が増す。このように部材の調整が必要となるため，（３）も部材の汎用性が低くなる。上記従来技術の（４）のヒートシンクは，熱接着剤との接着性を向上させるためにチャネルや，素子端部に相当するヒートシンクの厚さを薄くする歪み回避手段を型押しすることができると述べている。さらに，このことは比較的重いヒートシンクが用いられる場合に特に重要であると述べていることから，（４）では一般的な厚さ以上の重いヒートシンクを想定していることが推察できる。また，素子寸法に合わせた加工が施されていることから，（４）もヒートシンクの汎用性が低くなる。
【０００５】
本発明の課題は，テープ式のＦａｎ−ｏｕｔ型半導体装置において，柔軟性と軽量を確保しつつパッケージの放熱性能を高め，さらに，半導体素子やスティフナの厚さが変化しても柔軟に対応できる構造を提供することにある。
【０００６】
【課題を解決するための手段】
上記課題を解決するために，放熱板の厚さと放熱効果の検討を行った。図３１に外形が１０．５ｍｍ角，半導体素子寸法が６．３ ｍｍ角，スティフナ幅が１．４５ ｍｍのテープ式のＦａｎ−ｏｕｔ型ＢＧＡに半導体素子とスティフナをカバーするように０．１ｍｍ厚のアルミニウムテープを重ね貼りした際の半導体装置の熱抵抗を示す。プロットが測定値，線が解析値を表す。これによれば，テープを１枚貼るだけで熱抵抗は２０％も低減し，２枚，３枚と重ね貼りしても熱抵抗はほとんど低下しない。すなわち，Ｆａｎ−ｏｕｔ型のテープ式には０．１ｍｍ厚の薄いアルミニウムテープを貼れば十分な放熱効果が得られることがわかる。解析では測定値に比べアルミニウムテープの効果が大きく出ているものの，０．１ｍｍから０．３ｍｍ の間において熱抵抗がほとんど低下しない傾向は一致している。また，解析によればアルミニウムテープの厚さは０．０５ｍｍから熱抵抗はほとんど低下しなくなっており，０．０５ｍｍでも十分な放熱効果が得られる見通しがあることを示している。次に図３２に外形が１７．５ｍｍ角と大きいＦａｎ−ｏｕｔ型のテープ式ＢＧＡに厚さと材料の異なる放熱板を付けた場合の熱抵抗解析値を示す。熱伝導率が０．２Ｗ／（ｍｍ℃）のアルミニウムと熱伝導率が０．３Ｗ／（ｍｍ℃）の銅では，若干銅のヒートスプレッダで熱抵抗が低いが大差はない。また，０．１ｍｍと薄いヒートスプレッダを設けただけでも熱抵抗を４０％低減できることがわかった。ヒートスプレッダの厚さは０．１５ｍｍから熱抵抗がほとんど低下しない傾向が見られた。図３２の例はチップ寸法に対する外形の比が図３１の例に比べかなり大きいため，放熱効果が大きく，またヒートスプレッダも厚いところから飽和状態が始まると考えられる。
【０００７】
以上の検討の結果，テープ式のＦａｎ−ｏｕｔ型ＢＧＡの放熱性を高めるために必要な放熱板の厚さは０．１５ ｍｍ以下で十分であり，この厚さは従来例で使用されてきた放熱板に比べると薄い。特にアルミニウムは０．１５ ｍｍの厚さでも剛性は小さいため，Ｆａｎ−ｏｕｔ型ＢＧＡの特長を温存しつつ放熱性を高めることができる。
【０００８】
ヒートスプレッダ材料の縦弾性係数（Ｅ）と板厚（ｔ）からヒートスプレッダの曲げ剛性はＥｔ３に比例する。また材料が塑性変形する荷重は，降伏応力に比例する。ここで，０．１５ ｍｍ厚のアルミニウムと等価な剛性を持つ銅の厚さを考察してみる。アルミニウムの縦弾性係数は約７０００ＭＰａであり，０．１５ ｍｍ厚時の剛性Ｅｔ３は２３６ＭＰａｍｍ３である。降伏応力はアルミニウムが１５２ＭＰａ，銅が３０９ＭＰａであり，アルミニウムは銅の約半分である。したがって銅の場合，剛性Ｅｔ３はアルミニウムの半分の１１８ＭＰａｍｍ３で等価となる。銅の縦弾性係数は約１１８０００ ＭＰａであるため，１１８ ＭＰａｍｍ３の剛性を持つ銅の板厚は０．１ ｍｍである。したがって材料が銅の場合，板厚は０．１ ｍｍ以下にすべきである。このことは，リードフレーム材で一般的な銅合金の厚さ０．１２５ ｍｍでは不適当であり，たとえば市販の銅テープの厚さである０．０７６ ｍｍなどが適している。箔厚さの下限は期待する放熱効果の大小によって変化するが，入手しやすい工業用アルミ箔の厚さ０．０１５ ｍｍが実用的な下限と思われる。図３１と図３２の比較からわかるように，パッケージ外形と半導体素子の大きさによって必要十分な厚さには多少の変動はある。しかしながら，ここで記した厚さの金属テープは量産されているため，入手しやすくかつ安価であり大量生産される半導体パッケージに適していると思われる。◆
アルミニウムの線膨張係数は２２×１０￣６ ／℃，銅の線膨張係数は１６×１０￣６ ／℃であり，半導体素子の３×１０￣６ ／℃に比べかなり大きい。このため，素子とスティフナとアルミニウムテープで接続する際には，たるみを作った方が良い。
【０００９】
放熱板は薄い材料で十分であることがわかったが，剛性のあるスティフナを付けることは構造上必須である。その理由は，以下に述べる通りである。ＢＧＡの外部端子は基板実装時に目視による外観検査ができないため，電気的な接続信頼性を確保するために外部端子には１００μｍ以下の平坦度が要求されている。この平坦度は接着剤の塗布むらや外部端子（一例として球状電極）のばらつきを含めた値であるため，外部端子を搭載する面には１００μｍ以下の厳しい平坦度が要求される。このため，外部端子の直上には剛性の高いスティフナが必要である。以上の検討より，Ｆａｎ−ｏｕｔ型ＢＧＡ最適な構成としては，放熱板には薄く剛性の小さい金属箔あるいはテープを使用し，スティフナには剛性の大きい厚めの金属板を使用すること望ましいことが明らかとなった。テープを使用すると，どのような厚さの半導体素子とスティフナの組み合わせでも柔軟に対応できるという利点もでてくる。
【００１０】
本願発明の半導体装置は、一主面に電極が形成された半導体素子と、前記半導体素子の外縁部よりも外側に配置された、一主面に多数の配線パターンと外部接続端子取付用のバンプランドが形成された絶縁テープとを有し、前記配線パターンと前記半導体素子の電極とは電気的に接続されており、前記配線パターンと前記半導体素子の電極との電気的接続部が樹脂で覆われている半導体装置において、次の構成を備えたことを特徴とする。
【００１１】
（１）：前記半導体素子の前記電極が形成された面とは反対側の面と前記絶縁テープの前記配線パターンが形成された面とは反対側の面とが箔状の放熱部材により熱的に接続されていること。
【００１２】
（２）：前記絶縁フィルムの前記配線パターンが形成された面とは反対側の面には板状部材が設けられており、前記半導体素子の前記電極が形成された面とは反対側の面と前記板状部材とが箔状の放熱部材により熱的に接続されていること。
【００１３】
放熱部材（ヒートシンク）として薄く柔らかい箔状もしくはテープ状の金属を用いる。ヒートシンクが薄く柔らかいと，テープ式のＦａｎ−ｏｕｔ型半導体装置の柔軟性と軽量性を確保しつつ放熱性を高めることができる。また，半導体素子と金属部材（スティフナ）の様々な組み合わせによって生じる段差にも柔軟に対応することができる。◆
ヒートシンクは半導体素子の熱を外部電極端子へ伝導させることが目的であるから，外部電極端子の直上に金属製のスティフナが付いている場合は，スティフナと半導体素子の一部がヒートシンクで接続されていれば良い。
【００１４】
素子とヒートシンクの線膨張係数差から温度上昇時には，素子がせん断方向の引っ張り応力を受けるため，接着層が破壊される恐れがある。したがって，ヒートシンクには若干たるみを持たせて貼る方が良い。また，金属製のスティフナがある場合は，スティフナ外形よりも小さいヒートシンクを用いれば，放熱性を損なわずに応力を緩和することができる。スティフナが金属でない場合は，スティフナと配線テープの間にヒートシンクを配置すれば良い。
【００１５】
（３）：（１）または（２）において、前記箔状部材は前記半導体素子の前記電極が形成された面とは反対側の面の一部が露出するように形成されてること。◆（４）：（３）において、前記箔状部材は前記半導体素子の側面の一部が露出するように形成されてること。
【００１６】
ヒートシンクを貼る工程の前後に半導体素子の電極形成面と側面を樹脂で保護する工程がある。樹脂で保護される前にヒートシンクを貼る場合は，樹脂充填時のボイド発生を抑制するために空気穴があると良い。樹脂で保護された後にテープを貼る場合は，空気穴はなくても良い。しかしながら半導体素子とスティフナが面一でない場合は，パッケージ全域を覆うようなヒートシンクを貼ると皺ができやすい。したがって，皺を回避するために切り込みを設けたり，ヒートシンクを十字形状にすると良い。
【００１７】
（５）：（１）乃至（４）のいずれかに記載の半導体装置において，前記放熱部材の材料が厚さ０．０１５ｍｍ〜０．１５ｍｍのアルミニウムまたはアルミニウム合金であること。◆
（６）：（１）乃至（４）のいずれかに記載の半導体装置において，前記放熱部材の材料が厚さ０．０１５ｍｍ〜０．１ｍｍの銅または銅合金であること。
【００１８】
材料がアルミニウムの場合は厚さが０．１５ ｍｍ程度でも軽く，柔軟性があるためヒートシンクとして用いることができる。しかしながら，材料が銅の場合は０．１５ ｍｍでは剛性が高すぎる。周知のリードフレーム材で一般的な厚さは０．１２５ ｍｍであるが，この厚さも剛性が高すぎる。先の検討より，銅製のヒートシンクの厚さは０．１ ｍｍ以下である。箔が薄すぎて破れ易い場合には，箔とポリイミドテープを張り合わせたヒートシンクが良い。
【００１９】
ヒートシンクの一部の長さがパッケージ外形よりも大きく，実装基板の表面に接着されていると，放熱効果をさらに高めることができる。あるいは，ヒートシンクの一部が実装基板の接地層に接続されているとノイズ低減効果も得られる。◆
Ｆａｎ−ｏｕｔ型のＢＧＡの半導体素子がシリコン基板上に半導体素子が複数個配置されたマルチチップモジュールであると実装密度を高めることができる。
【００２０】
【発明の実施の形態】
本発明の第一実施例による半導体装置の断面図を図１に示す。半導体素子１は絶縁テープ２に形成された配線３から延長されたインナーリード４と素子電極５で電気的に接続されており，バンプランド６以外の配線３はレジスト７で被覆されている。バンプランド６には外部端子として球状電極８が接続されている。インナーリード４と半導体素子１の電極５との接続部は樹脂９によって封止されている。絶縁テープ２の配線形成面の裏面には，接着層１０を介して金属製のスティフナ１１が接着されている。スティフナ１１と半導体素子１の上表面の一部には，薄いヒートシンク１２が接着層１３を介して接着され，ヒートシンク１２の中心には開口部１４が設けられ，半導体素子１の裏面が露出している。
【００２１】
ヒートシンク１２には，無酸素銅や銅合金，あるいはアルミニウムなどの熱伝導率の大きい金属を用いることが望ましい。ヒートシンクがアルミニウムの場合，ヒートシンク１２の厚さは，０．０１５〜０．１５ ｍｍとし，無酸素銅や銅合金の場合，ヒートシンク１２の厚さは，０．０１５〜０．１ ｍｍとする。球状電極８には，はんだボールなどを用いる。絶縁テープ２にはポリイミド，配線には銅配線などを用いる。半導体素子１への電気的なアクセスによって生じる熱は半導体素子１の裏面からヒートシンク１２を介してスティフナ１１へ伝導し，球状電極８を介して実装基板（図示なし）等へ放熱される。
【００２２】
第一実施例による半導体装置の斜視図を図２に示す。ヒートシンク１２の中心部に開口部１４が有り，半導体素子１の裏面の一部が露出している。半導体素子１の裏面にナンバーや文字などの素子の情報が印刷されている場合，目視で確認することができる。◆
さらに図３に示すように、ヒートシンク１２の中心部に開口部１４が有り，さらに開口部１４には切込み１５があっても良い。ヒートシンク開口部の切込み１５により，半導体装置にヒートシンク１２を貼る際に半導体素子側面の空気を十分に脱気し，半導体素子１の形状に沿ってヒートシンク１２を密着させることができる。もしくは，ヒートシンク１２接着後に樹脂封止を行う場合，半導体素子側面の空気を逃がすことができ，樹脂内のボイド発生を抑制することができる。
【００２３】
第一実施例の製造工程を図２３から図２６に示す。図２３に示すように，絶縁テープ２には開口部２０が複数個形成され，搬送用の孔２１が設けてある。テープ搬送用の孔２１は，リール（図示せず）などによるテープの送り出しや巻き取りなどに利用される。インナーリード４はテープ開口部２０の内側に突出し，配線はレジスト７で被覆され，バンプランド６のみがテープ２表面に露出している。各開口部２０に半導体素子１を位置決めする。次に図２４に示すように半導体素子の電極とインナーリード４を接続し，接着剤１０が塗布されたスティフナ１１を各半導体素子１に位置決めして接着する。次に図２５に示すように半導体素子１とインナーリード４との接続部を含む半導体素子の表面を樹脂９で封止し，接着剤１３の付いたヒートシンク１２を開口部１４を半導体素子に合わせて貼る。樹脂封止はポッティングでもモールド型を用いるトランスファモールドでもどちらでも良い。最後に図２６に示すようにバンプランド６に球状電極８をつけて，個々の半導体装置を絶縁テープ２から切り抜く。
【００２４】
第一実施例の製造工程の図２３から図２６では，スティフナ１１接着後に樹脂封止を行い，ヒートシンク１２を接着したが，スティフナ１１接着後にヒートシンク１２を接着し樹脂封止を行う，あるいは，樹脂封止後にスティフナ１１を接着し，ヒートシンクを接着しても良い。
【００２５】
本発明の第二実施例による半導体装置の断面図を図４に示す。半導体素子１は絶縁テープ２に形成された配線３から延長されたインナーリード４と電極部５で電気的に接続されており，絶縁テープ上の配線は，バンプランド６以外の配線３がレジスト７で被覆されている。バンプランド６には外部端子である球状電極８が接続されている。インナーリード４と半導体素子１の電極５との接続部は樹脂９によって封止されている。絶縁テープ２の配線形成面の裏面には，接着層１０を介して金属製のスティフナ１１（１１ａ、１１ｂ）が接着されている。ヒートシンク１２はスティフナ１１ａ側から半導体素子１を経てスティフナ１１ｂ側まで接着層１３を介して接着されている。
【００２６】
第二実施例による半導体装置の斜視図を図５に示す。ヒートシンク１２は長方形であり，４辺のスティフナの一組の対向する２辺，すなわちスティフナ１１ａ側からスティフナ１１ｂ側までおよび，半導体素子１の裏面のほぼ全面に接着されている。
【００２７】
第二実施例による半導体装置の別の斜視図を図６に示す。ヒートシンク１２は十字形であり，４辺のスティフナと半導体素子１の裏面のほぼ全面に接着されている。第二実施例による半導体装置の別の斜視図を図７に示す。ヒートシンク１２は半導体装置の略投影面積大の大きさがあり，半導体素子１とスティフナ１１上面全域に接着されている。
【００２８】
第二実施例による半導体装置の別の斜視図を図８に示す。ヒートシンク１２は半導体装置の略投影面積大の大きさがあり，半導体素子１とスティフナ１１上面全域に接着されている。さらに，ヒートシンク１２には空気穴２８が設けられている。ヒートシンク１２搭載後に半導体素子を樹脂封止する場合，樹脂内のボイド発生を抑制することができる。
【００２９】
本発明の第三実施例による半導体装置の断面図を図９に示す。半導体素子１は絶縁テープ２に形成された配線３から延長されたインナーリード４と素子電極５で電気的に接続されており，バンプランド６以外の配線３はレジスト７で被覆されている。バンプランド６には外部端子として球状電極８が接続されている。インナーリード４と半導体素子１の電極５との接続部は樹脂９によって封止されている。絶縁テープ２の配線形成面の裏面には，
接着層１０を介して金属製のスティフナ１１が接着されている。スティフナ１１の上表面の一部と半導体素子１の上表面の一部には，薄いヒートシンク１２が接着層１３を介して接着され，ヒートシンク１２の中心には開口部１４が設けられ，半導体素子１の裏面が露出している。ヒートシンク１２の外形はスティフナ１１の外形よりも小さい。
【００３０】
第三実施例による半導体装置の斜視図を図１０に示す。ヒートシンク１２の中心部に開口部１４が有り，さらに開口部１４には切込み１５があっても良い。ヒートシンク開口部の切込み１５により，半導体装置にヒートシンク１２を貼る際に半導体素子側面の空気を十分に脱気し，半導体素子１の形状に沿ってヒートシンク１２を密着させることができる。もしくは，ヒートシンク１２接着後に樹脂封止を行う場合，半導体素子側面の空気を逃がすことができ，樹脂内のボイド発生を抑制することができる。ヒートシンク１２の外形はスティフナ１１の外形よりも小さいが，スティフナへ熱を伝導させる機能を果たしている。
【００３１】
本発明の第四実施例による半導体装置の断面図を図１１に示す。半導体素子１は絶縁テープ２に形成された配線３から延長されたインナーリード４と電極部５で電気的に接続されており，絶縁テープ上の配線は，バンプランド６以外の配線３がレジスト７で被覆されている。バンプランド６には外部端子である球状電極８が接続されている。インナーリード４と半導体素子１の電極５との接続部は樹脂９によって封止されている。絶縁テープ２の配線形成面の裏面には，接着層１０を介して金属製のスティフナ１１（１１ａ、１１ｂ）が接着されている。ヒートシンク１２はスティフナ１１ａ側の途中から半導体素子１を経てスティフナ１１ｂ側の途中まで接着層１３を介して接着されている。ヒートシンク１２の外形はスティフナ１１の外形よりも小さい。
【００３２】
第四実施例による半導体装置の斜視図を図１２に示す。ヒートシンク１２は十字形であり，４辺のスティフナの一部と半導体素子１の裏面のほぼ全面に接着されている。ヒートシンク１２の外形はスティフナ１１の外形よりも小さいが，スティフナへ熱を伝導させる機能を果たしている。
【００３３】
第五実施例による半導体装置の断面図を図１３に示す。ヒートシンク１２以外の構成は第一実施例と同じであるが，第五実施例のようにヒートシンク１２にはたるみ２７を設けている。半導体素子１とヒートシンク１２の線膨張係数差から温度上昇時には，半導体素子１がせん断方向の引っ張り応力を受けるため，接着層１０が破壊される恐れがある。したがって，応力を緩和する目的でヒートシンク１２にはたるみ２７を設けている。
【００３４】
本発明の第六実施例による半導体装置の断面図を図１４に示す。半導体素子１は絶縁テープ２に形成された配線３から延長されたインナーリード４と電極部５で電気的に接続されており，絶縁テープ上の配線は，バンプランド６以外の配線３がレジスト７で被覆されている。バンプランド６には外部端子である球状電極８が接続されている。インナーリード４と半導体素子１の電極５との接続部は樹脂９によって封止されている。絶縁テープ２の配線形成面の裏面には，接着層１６を介してヒートシンク１２が接着されている。ヒートシンクの開口部１４は半導体素子１の裏面に接着されている。ヒートシンク１２はあらかじめ絶縁テープの配線裏面に形成されていても良い。また，ヒートシンク１２の直下に球状電極８があるため，スティフナ１１は金属製でなく，樹脂やセラミックなどでも良い。素子の熱をスティフナを介さずに球状電極８へ伝導することができため放熱効果が高い。◆
また図１５に示すように、ヒートシンクの開口部１４は半導体素子１の側面に接着されていても良い。
【００３５】
第六実施例による半導体装置の斜視図を図１６に示す。ヒートシンク１２の中心部に開口部１４と切り込み１５が有り，半導体素子１の裏面の一部が露出している。スティフナ１１はヒートシンク１２の上に配置されている。チップ側面に樹脂が充填された場合，開口部の切り込み１５から脱気されるため，樹脂内にボイドが生じにくい。
【００３６】
本発明の第七実施例による半導体装置の断面図を図１７に示す。二つ以上の半導体素子１ａ，１ｂはシリコン基板１７の回路面を上向きにフリップチップ接続され，マルチチップモジュール１８を形成している。絶縁テープ２に形成された配線３から延長されたインナーリード４はシリコン基板の電極１９に電気的に接続されており，絶縁テープ上の配線は，バンプランド６以外の配線３がレジスト７で被覆されている。バンプランド６には外部端子である球状電極８が接続されている。インナーリード４とシリコン基板の電極１９との接続部，およびマルチチップモジュールの回路形成面は樹脂９によって封止されている。絶縁テープ２の配線形成面の裏面には，接着層１０を介して金属製のスティフナ１１が接着されている。スティフナ１１とシリコン基板１７の裏面の一部には，ヒートシンク１２が接着層１３を介して接着され，ヒートシンク１２の中心部には開口部１４が設けられている。図１７では，ヒートシンク１２の中心部には開口部１４が設けられているが，図５や図６のように開口部を持たずに長方形や十字形の形状でも良い。また，図１４のようにヒートシンク１２上にスティフナ１１が設けられていても良い。
【００３７】
本発明の第八実施例による半導体装置の斜視図を図１８に示す。基本構成は第二実施例と同じであるが，十字形のヒートシンク１２は半導体装置外形寸法を超えて長く，ヒートシンクの基板接続部２５が実装基板（図示なし）に接着されている。本構成により，半導体素子１の熱を実装基板に直接伝導することができる。
【００３８】
第八実施例による別の半導体装置の斜視図を図１９に示す。ヒートシンクの基板接続部２５は実装基板の接地層（図示なし）と電気的に接続されていても良い。本構成により，半導体素子１の熱を実装基板に直接伝導することができ，かつノイズ対策も行うことができる。
【００３９】
本発明の第九実施例による半導体装置の断面図を図２０に示す。ヒートシンク１２以外の構成は図１に示した第一実施例と同様である。ヒートシンク１２の厚さが薄く破れやすい場合などは，ポリイミドテープ２９などにあらかじめ形成されたヒートシンク１２を用いると扱いやすい。
【００４０】
本発明の第十実施例による半導体装置の断面図を図２１に示す。半導体素子１は絶縁テープ２に形成された配線３から延長されたインナーリード４と素子電極５で電気的に接続されている。また，半導体素子の直下に弾性体２２を介して設けられたセンターテープ２４の表面に形成された配線と素子電極５も電気的に接続されている。バンプランド６以外の配線３はレジスト７で被覆されている。バンプランド６には外部端子として球状電極８が接続されている。インナーリード４と半導体素子１の電極５との接続部は樹脂９によって封止されている。絶縁テープ２の配線形成面の裏面には，接着層１０を介して金属製のスティフナ１１が接着されている。スティフナ１１と半導体素子１の上表面の一部には，薄いヒートシンク１２が接着層１３を介して接着され，ヒートシンク１２の中心には開口部１４が設けられ，半導体素子１の裏面が露出している。
【００４１】
第十実施例による半導体装置で使用される配線テープを裏面から見た平面図を図２２に示す。テープはレジスト７で覆われ，バンプランド６のみが露出されている。半導体素子の直下に相当するセンターテープ２４はブリッジ２３で四隅を保持されている。
【００４２】
【発明の効果】
本発明は以上に説明したように構成されているので，以下に記載されるような効果を奏する。◆
半導体素子とスティフナが薄く柔軟なヒートシンクで接続されているため，半導体装置の柔軟性を確保しながらも高い放熱効果を得ることができる。薄いヒートシンクが使用されているため軽量であり，はんだの疲労破壊寿命が長くなる。薄いヒートシンクは様々な半導体素子とスティフナの組み合わせ対し汎用性が高い。ヒートシンクを基板に接着することで放熱効果を高めることができる。ヒートシンクを基板にはんだ付けすることで放熱効果を高め，かつノイズ対策を行うことができる。
【図面の簡単な説明】
【図１】本願発明の第一実施例による半導体装置の断面図。
【図２】本願発明の第一実施例による半導体装置の斜視図。
【図３】本願発明の第一実施例による半導体装置の斜視図。
【図４】本願発明の第二実施例による半導体装置の断面図。
【図５】本願発明の第二実施例による半導体装置の斜視図。
【図６】本願発明の第二実施例による半導体装置の斜視図。
【図７】本願発明の第二実施例による半導体装置の斜視図。
【図８】本願発明の第二実施例による半導体装置の斜視図。
【図９】本願発明の第三実施例による半導体装置の断面図。
【図１０】本願発明の第三実施例による半導体装置の斜視図。
【図１１】本願発明の第四実施例による半導体装置の断面図。
【図１２】本願発明の第四実施例による半導体装置の斜視図。
【図１３】本願発明の第五実施例による半導体装置の断面図。
【図１４】本願発明の第六実施例による半導体装置の断面図。
【図１５】本願発明の第六実施例による半導体装置の断面図。
【図１６】本願発明の第六実施例による半導体装置の斜視図。
【図１７】本願発明の第七実施例による半導体装置の断面図。
【図１８】本願発明の第八実施例による半導体装置の斜視図。
【図１９】本願発明の第八実施例による半導体装置の斜視図。
【図２０】本願発明の第九実施例による半導体装置の斜視図。
【図２１】本願発明の第十実施例による半導体装置の断面図。
【図２２】本願発明の第十実施例による半導体装置の配線テープの平面図。
【図２３】本願発明の第一実施例による半導体装置の製造方法の一工程を示す斜視図。
【図２４】本願発明の第一実施例による半導体装置の製造方法の一工程を示す斜視図。
【図２５】本願発明の第一実施例による半導体装置の製造方法の一工程を示す斜視図。
【図２６】本願発明の第一実施例による半導体装置の製造方法の一工程を示す斜視図。
【図２７】従来技術のＦａｎ−ｏｕｔ型ＢＧＡの断面図。
【図２８】従来技術のＦａｎ−ｏｕｔ型ＢＧＡの断面図。
【図２９】従来技術のＦａｎ−ｏｕｔ型ＢＧＡの断面図。
【図３０】従来技術のＦａｎ−ｏｕｔ型ＢＧＡの断面図。
【図３１】本願発明によるパッケージ熱抵抗ｑｊａの測定値と解析値を表す図。
【図３２】本願発明によるパッケージ熱抵抗ｑｊａ解析値を表す図。
【符号の説明】
１…半導体素子，２…絶縁テープ，３…配線，４…インナーリード，５…電極，６…バンプランド，７…レジスト，８…球状電極，９…樹脂，１０…接着層，１１…スティフナ，１２…ヒートシンク，１３…接着層，１４…開口部，１５…開口部の切り込み，１６…接着層，１７…シリコン基板，１８…マルチチップモジュール，１９…電極，２０…開口部，２１…テープの搬送用の孔，２２…弾性体，２３…ブリッジ，２４…センターテープ，２５…ヒートシンクの基板接続部，２６…はんだ，２７…テープのたるみ，２８…空気穴，２９…ポリイミドテープ。
Claims (7)
- 一主面に電極が形成された半導体素子と、
前記半導体素子の外縁部よりも外側に配置された、一主面に多数の配線パターンと外部接続端子取付用のバンプランドが形成された絶縁テープとを有し、
前記配線パターンと前記半導体素子の電極とは電気的に接続されており、
前記配線パターンと前記半導体素子の電極との電気的接続部が樹脂で覆われている半導体装置において、
前記半導体素子の前記電極が形成された面とは反対側の面と前記絶縁テープの前記配線パターンが形成された面とは反対側の面とが箔状の放熱部材により熱的に接続され、前記箔状部材は前記半導体素子の側面の一部が露出するように形成されていることを特徴とする半導体装置。 - 一主面に電極が形成された半導体素子と、
前記半導体素子の外縁部よりも外側に配置された、一主面に多数の配線パターンと外部接続端子取付用のバンプランドが形成された絶縁テープとを有し、
前記配線パターンと前記半導体素子の電極とは電気的に接続されており、
前記配線パターンと前記半導体素子の電極との電気的接続部が樹脂で覆われている半導体装置において、
前記絶縁フィルムの前記配線パターンが形成された面とは反対側の面には板状部材が設けられており、
前記半導体素子の前記電極が形成された面とは反対側の面と前記板状部材とが箔状の放熱部材により熱的に接続され、前記箔状部材は前記半導体素子の側面の一部が露出するように形成されていることを特徴とする半導体装置。 - 請求項１または２に記載の半導体装置おいて、前記箔状部材は前記半導体素子の前記電極が形成された面とは反対側の面の一部が露出するように形成されていることを特徴とする半導体装置。
- 請求項１乃至３のいずれかに記載の半導体装置において、前記放熱部材の材料が厚さ0.015mm〜0.15mmのアルミニウムまたはアルミニウム合金であることを特徴とする半導体装置。
- 請求項１乃至４のいずれかに記載の半導体装置において、前記放熱部材の材料が厚さ0.015mm〜0.1mmの銅または銅合金であることを特徴とする半導体装置。
- 請求項２乃至５の何れかに記載の半導体装置において、前記放熱部材は前記板状部材より剛性が低く、薄く形成されていることを特徴とする半導体装置。
- 請求項２乃至６の何れかに記載の半導体装置において、前記放熱部材の外形は前記板状部材の外形より小さいことを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP05471598A JP3615651B2 (ja) | 1998-03-06 | 1998-03-06 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP05471598A JP3615651B2 (ja) | 1998-03-06 | 1998-03-06 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11251483A JPH11251483A (ja) | 1999-09-17 |
| JP3615651B2 true JP3615651B2 (ja) | 2005-02-02 |
Family
ID=12978513
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP05471598A Expired - Fee Related JP3615651B2 (ja) | 1998-03-06 | 1998-03-06 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3615651B2 (ja) |
Families Citing this family (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3269815B2 (ja) | 1999-12-13 | 2002-04-02 | 富士通株式会社 | 半導体装置及びその製造方法 |
| KR100708040B1 (ko) * | 2001-04-20 | 2007-04-16 | 앰코 테크놀로지 코리아 주식회사 | 다층 써킷테이프 및 이를 이용한 반도체패키지와 그 제조방법 |
| JP4848539B2 (ja) * | 2001-08-23 | 2011-12-28 | Ｄｏｗａメタルテック株式会社 | 放熱板およびパワー半導体モジュール、ｉｃパッケージ |
| AU2003237768A1 (en) | 2003-05-28 | 2005-01-21 | Infineon Technologies Ag | An integrated circuit package employing a flexible substrate |
| JP4613367B2 (ja) * | 2004-08-30 | 2011-01-19 | スパンション エルエルシー | 積層型半導体装置用キャリア構成、この製造方法及び積層型半導体装置の製造方法 |
| JP4894347B2 (ja) * | 2006-04-28 | 2012-03-14 | 凸版印刷株式会社 | 半導体集積回路素子搭載用基板および半導体装置 |
| JP2008041910A (ja) * | 2006-08-04 | 2008-02-21 | Ngk Spark Plug Co Ltd | 配線基板および多数個取り配線基板 |
| JP5263326B2 (ja) * | 2011-04-05 | 2013-08-14 | 日産自動車株式会社 | 接合構造 |
| CN102347292A (zh) * | 2011-09-30 | 2012-02-08 | 常熟市广大电器有限公司 | 一种新型芯片封装结构 |
| FR3034253B1 (fr) * | 2015-03-24 | 2018-09-07 | 3D Plus | Dispositif de puce electronique a resistance thermique amelioree, et procede de fabrication associe |
| US9911700B2 (en) * | 2016-01-26 | 2018-03-06 | Zhuhai Advanced Chip Carriers & Electronic Substrate Solutions Technologies Co. Ltd. | Embedded packages |
| JP6468299B2 (ja) | 2017-02-01 | 2019-02-13 | 日本電気株式会社 | 電子部品および電子部品の製造方法 |
| US10079194B1 (en) | 2017-03-07 | 2018-09-18 | Novatek Microelectronics Corp. | Chip on film package |
| TWI710288B (zh) * | 2020-01-22 | 2020-11-11 | 頎邦科技股份有限公司 | 電路板的散熱片貼合方法及其貼合裝置 |
-
1998
- 1998-03-06 JP JP05471598A patent/JP3615651B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH11251483A (ja) | 1999-09-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100339044B1 (ko) | 볼그리드어레이 반도체패키지 및 그 제조방법 | |
| JP3032964B2 (ja) | ボールグリッドアレイ半導体のパッケージ及び製造方法 | |
| US6965157B1 (en) | Semiconductor package with exposed die pad and body-locking leadframe | |
| US6597059B1 (en) | Thermally enhanced chip scale lead on chip semiconductor package | |
| JP3170182B2 (ja) | 樹脂封止型半導体装置及びその製造方法 | |
| US5910682A (en) | Semiconductor chip stack package | |
| JP6605382B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
| JP3615651B2 (ja) | 半導体装置 | |
| US5889324A (en) | Package for a semiconductor device | |
| JP2006501677A (ja) | ブロック成形集成体用の耐熱強化パッケージ | |
| JP2000077563A (ja) | 半導体装置およびその製造方法 | |
| JPH0774282A (ja) | 半導体装置 | |
| JP3724954B2 (ja) | 電子装置および半導体パッケージ | |
| JP4070470B2 (ja) | 半導体装置用多層回路基板及びその製造方法並びに半導体装置 | |
| JPS6042620B2 (ja) | 半導体装置の封止体 | |
| US20110068451A1 (en) | Multi-chip semiconductor connector | |
| JPH0870024A (ja) | 半導体装置及びその製造方法 | |
| JP2891426B2 (ja) | 半導体装置 | |
| JPS61137349A (ja) | 半導体装置 | |
| KR100239387B1 (ko) | 가요성(可僥性) 회로 기판을 이용한 볼 그리드 어레이(Ball Grid Array : BGA) 반도체 패키지 및 그 제조 방법 | |
| JP3561671B2 (ja) | 半導体装置 | |
| US20170018487A1 (en) | Thermal enhancement for quad flat no lead (qfn) packages | |
| JPH09148484A (ja) | 半導体装置及びその製造方法 | |
| JP2816496B2 (ja) | 電子部品搭載用基板 | |
| JPH08172142A (ja) | 半導体パッケージ及びその製造方法並びに半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040119 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040121 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20040308 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040330 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040526 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20041026 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20041101 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071112 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081112 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081112 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091112 Year of fee payment: 5 |
|
| LAPS | Cancellation because of no payment of annual fees |