CN1326433C - 球栅阵列封装件 - Google Patents

球栅阵列封装件 Download PDF

Info

Publication number
CN1326433C
CN1326433C CNB028277325A CN02827732A CN1326433C CN 1326433 C CN1326433 C CN 1326433C CN B028277325 A CNB028277325 A CN B028277325A CN 02827732 A CN02827732 A CN 02827732A CN 1326433 C CN1326433 C CN 1326433C
Authority
CN
China
Prior art keywords
connection pads
place
face
solder ball
scolder
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB028277325A
Other languages
English (en)
Other versions
CN1663327A (zh
Inventor
R·K·斯皮尔伯格
T·G·瓦纳
R·J·詹森
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Honeywell International Inc
Original Assignee
Honeywell International Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Honeywell International Inc filed Critical Honeywell International Inc
Publication of CN1663327A publication Critical patent/CN1663327A/zh
Application granted granted Critical
Publication of CN1326433C publication Critical patent/CN1326433C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H05K1/141—One or more single auxiliary printed circuits mounted on a main printed circuit, e.g. modules, adapters
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/06—Thermal details
    • H05K2201/068—Thermal details wherein the coefficient of thermal expansion is important
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/10378—Interposers
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Wire Bonding (AREA)

Abstract

一种球栅阵列安装电路(10)，包括一个应力减轻衬底(32)，在衬底的表面(34，36)之间有一些分隔开的导电通路(38)，在其表面上有许多连接焊盘(46，48)。由焊料球形成的焊料连接(26)连接顶面的焊盘和电子元件(12)处的连接焊盘(22)。由焊料球形成的焊料连接(28)连接底面处的焊盘(48)和印制电路板(PCB)(25)处的连接焊盘(24)。这些焊料连接至少吸收由于电子元件和PCB的热膨胀系数之差所引起的应力的一部分。

Description

球栅阵列封装件
技术领域
本发明总的说与集成电路封装件有关，更具体地说，是关于球栅阵列(BGA)封装件。特别是，本发明涉及在球栅阵列封装件中采用的一种介入物。
背景技术
由于强调减小电子元件的实际尺寸和提高复杂性，不断要求提供有较小的足迹，较高的引线密度和改进的电气和热特性的集成电路封装件。球栅阵列(BGA)封装件已被用来满足对具有较高的引线密度和较小的足迹的集成电路封装件的需求。典型的BGA封装件是一个方形封装件，它包含着一些导线，将芯片连线引到外表面与连接焊盘相连。焊料球设置在封装件焊盘和印制电路板(PCB)上相应焊盘之间，且经过重熔后形成一个永久的电连接。
在高性能、高可靠性集成电路封装中一般采用陶瓷封装件。此类封装件必须在经过成百上千次热循环(作为可靠性测试的一部分)后仍很好地工作。所用的材料包括硅(温度膨胀系数(TCE)在2.5-4ppm/℃)，陶瓷(TCE约为7ppm/℃)和PCB(TCE范围在12-25ppm/℃)。采用这种球栅阵列封装件的一个主要问题是这些封装件装到PCB时能否承受热循环。在热循环过程中，由于陶瓷封装件和PCB之间的TCE不匹配而引起的应变，使得焊料接合点在封装件界面或PCB界面处出现疲劳。过去曾采用各种方法来改善封装件在经受热循环时的性能。有一种方法提出在封装件和PCB之间放一种柔性衬底，并让封装件一侧的BGA与PCB一侧的BGA稍许离开，使电连接的焊料球边缘之间有一些开放空间。衬底每一面的焊料球通过衬底一面上的引线和穿过衬底的通路相连接。其初衷是利用这种分离使柔性衬底在热循环过程中卷曲，并吸收由TCE不匹配而引起的应力。但这种在相应焊料球之间隔开的衬底和在衬底两面的引线制作起来是很昂贵的。而且在许多较高引线密度封装件中，这种封装方法能否把热从封装件传至PCB是一个很大的问题。在柔性衬底上采用引线很可能将严重阻碍热从封装件传出。在另一种方法中，建议采用刚性衬底且衬底两面的BGA通过通路来对准和连接。按照这种方法，此刚性衬底在通路间的空间有一些孔，以减少焊料球相互连接的材料量，使得衬底变得弯曲而不是将TCE应力传给焊料球。
我们知道，一种典型的桶形焊料接合点寿命非常有限，这是因为焊料连接和衬底之间界面上的应力集中所致。众所周知，非球形形状将使机械性能提高，且试验表明，采用沙漏形的连接可大大改善疲劳寿命。连接时在封装件和PCB界面上的应力集中将被沙漏形连接所减小。应力的分布通过沙漏形变得较均匀而不是集中在界面上。曾提出了改变焊料接合点形状的各种途径，包括将焊料接合点拉伸。
在另一种方法中，建议采用陶瓷介入物将焊料球或柱固定到LGA上。此介入物用铝陶瓷制成且有90/10Pb/Sn焊料连附在上面。介入物用低熔点合金63/37Sn/Pb焊料固定在封装件上，这种焊料是印刷在封装件上或与介入物一起提供的。这种方法是采用高温非熔焊料，焊料的种类和尺寸都不可变。同时，由于焊料柱不完全重熔，这种方法不是自对准的。另外，在某些陶瓷介入物中，介入物和LGA封装件之间的间隙仅为4mil(密尔)。这使得焊接后清除焊料很困难。
因此，需要有一种BGA封装件，它能降低热循环过程中的TCE应力，提供优良的热性能，同时又容易制作。
发明内容
本发明首先通过提供一个BGA安装电路而满足这些和别的一些需求，此电路包括一个应力减轻衬底，该衬底具有一个顶面和一个底面及在这些表面之间延伸的分隔开的导电通路，和一些在覆盖选定通路的表面上的焊盘。由焊料球形成的第一焊料连接连在顶面焊盘和具有第一TCE的电子元件的连接焊盘之间。由焊料球形成的第二焊料连接连在底面焊盘和具有第二TCE的PCB的连接焊盘之间。这些第一和第二焊料连接至少吸收由第一TCE和第二TCE之差所引起的应力的一部分。其次，在电子元件和PCB上的连接焊盘的尺寸比顶面和底面上的连接焊盘大些，使各焊料连接点具有沙漏形，让应力减轻更多。
根据本发明，提供了一种球栅阵列安装电路，包括：应力减轻衬底，它有顶面和底面；一些顶面和底面之间延伸的隔开的导电通路；一些处于该顶面的连接焊盘，其中每一个覆盖至少一个通路；一些处于该底面的连接焊盘，它们通过所述导电通路与顶面上的连接焊盘连接；电子元件，它具有第一温度膨胀系数并有一些隔开的连接焊盘与顶面上的那些连接焊盘对齐；第一焊料连接，由处于顶面上的连接焊盘和该电子元件连接焊盘之间的焊料球形成；印制电路板，它具有第二温度膨胀系数并有一些尺寸较大的和隔开的连接焊盘与底面上的那些连接焊盘对齐；第二焊料连接，由处于底面上的连接焊盘和印制电路板连接焊盘之间的焊料球形成，其中所述第一焊料连接在顶面处焊盘上的横截面小于在元件连接焊盘处的横截面，所述第二焊料连接在底面处焊盘的截面积小于在印制电路板连接焊盘处的截面积，第一焊料连接和第二焊料连接吸收由于第一温度膨胀系数和第二温度膨胀系数之差所引起的应力的至少一部分。
根据本发明，还一种球栅阵列安装电路，包括：应力减轻衬底，它有顶面和底面；一些在顶面和底面之间延伸的分隔的导电通路；在顶面的一些连接焊盘，其中每一个焊盘覆盖至少一个通路；在底面上的一些连接焊盘，它们通过所述导电通路与顶面上的连接焊盘连接；电子元件，它具有第一温度膨胀系数且有一些隔开的连接焊盘与顶面上的连接焊盘对齐，该电子元件连接焊盘的尺寸比顶面上的连接焊盘大；由顶面上的连接焊盘和电子元件焊盘间的焊料球形成的焊料连接，电子元件连接焊盘尺寸较大使得焊料连接在元件连接焊盘处的截面积比在顶面上的连接焊盘处的截面积大；印制电路板，它具有第二温度膨胀系数，且有连接焊盘与底面处的连接焊盘对齐，该印制电路板连接焊盘的尺寸比底面处的连接焊盘尺寸大；及由顶面处连接焊盘和印制电路板连接焊盘之间的焊料球形成的焊料连接，较大尺寸的印制电路板连接焊盘使该焊料连接在印制电路板连接焊盘处的截面积比底面处连接焊盘的截面积大；而且其中在元件连接焊盘和印制电路板连接焊盘之间形成的连接具有沙漏形，用来吸收由于第一温度膨胀系数和第二温度膨胀系数之差所引起的应力的至少一部分。
根据本发明，还提供了将电子元件电互连接到印制电路板的方法，该方法包括以下各步骤：提供电子元件，它有外表面，该外表面有第一尺寸的连接焊盘阵列；提供应力减轻衬底，它有顶面和底面，分隔开的导电通路在顶面和底面之间延伸，顶面处的连接焊盘中每一个焊盘覆盖一些导电通路，底面处的连接焊盘通过所述导电通路与顶面处的连接焊盘连接，顶面连接焊盘和底面连接焊盘的尺寸比第一尺寸小；提供第一焊料球；提供第二焊料球；将底面处的连接焊盘放在第一焊料球上；将第二焊料球放在顶面处的连接焊盘；将第一和第二焊料球加热到足以熔化第一和第二焊料球的温度，从而形成焊料球粘在连接焊盘上的第一组件；将第一组件安置成使第二焊料球与第一尺寸的连接焊盘对齐；将第二焊料球加热到足以熔化第二焊料球的温度，并形成与第一尺寸的连接焊盘形成焊料连接，从而将焊料连接成形为在第一尺寸连接焊盘处的截面积远大于顶面上连接焊盘处的截面积；提供具有第二尺寸连接焊盘阵列的印制电路板，其中所述第二尺寸大于所述底面连接焊盘；以及将第一焊料球加热到足以熔化第一焊料球的温度，并与第二尺寸的连接焊盘形成焊料连接，使焊料连接成形为在第二尺寸连接焊盘处的截面积大于底面处连接焊盘的截面积。
根据本发明，还提供了球栅阵列安装电路中的介入物，它构成与具有第一温度膨胀系数的电子元件的第一连接和与具有第二温度膨胀系数的印制电路板的第二连接，此球栅阵列安装电路包括：应力减轻衬底，它有顶面和底面；一些分隔开的导电通路，它们在顶面和底面之间延伸；一些在顶面处的连接焊盘，其中每一个焊盘覆盖至少一个通路；由顶面处连接焊盘和电子元件表面处连接焊盘之间的焊料球形成的第一连接，其中每一焊料连接在顶面的连接焊盘处的截面积比在电子元件的连接焊盘处的截面积小；在底面处的连接焊盘，与顶面处的连接焊盘对齐；由顶面处连接焊盘和印制电路板处连接焊盘之间的焊料球形成的第二连接，其中第二焊料连接在底面的连接焊盘处的截面积比在印制电路板的连接焊盘处的截面积小；及第一连接和第二连接的组合具有沙漏形状，这样相当柔顺从而能吸收与第一温度膨胀系数和第二温度膨胀系数之差有关的应力的至少一部分。
附图说明
图1是一个BGA封装件的剖视图，此封装件包括一个按本发明原理的处于电子元件和PCB之间的介入物。
图2是图1所示介入物的更详细的局部顶平面视图。
图3是沿图2的3-3剖切线剖开的图2介入物的剖视图。
图4表示将焊料球装到图2和图3的介入物的一种方法的剖视图。
图5的剖视图表示包含粘接焊料球的图2的介入物与LGA封装件的连接。
图6-7是更详细地表示图1的焊料连接例子的放大剖视图。
图8是现有技术的在电子元件和PCB之间的连接的放大剖视图。
具体实施方式
按本发明原理的一个BGA封装件示于各附图中，并一般用10标示。BGA封装件10包括焊盘栅格阵列(LGA)封装件12，它用来接纳集成电路(IC)管芯或芯片14，并包含一个拱形盖19。芯片14用接线16与焊盘18电气连接，并接着通过内线20与LGA封装件12表面23上的接触焊盘22相连。本发明包含一个处于LGA封装件12和PCB 25之间的介入物30。由重熔焊料形成的连接26和28分别在接触焊盘22和24处与LGA封装件12和PCB 25连接。参考图2和3，介入物30包含一个由聚酰亚胺或类似材料制成的柔性衬底32，它具有一个顶面34、一个底面36和形成在穿过衬底32的孔40内的比较靠近地分隔开的导电通路38。柔性衬底32用聚酰亚胺或类似材料制成，其典型厚度约为2-5mil。衬底32内的孔40一般具有1-5mil直径和2-10mil的节距。孔40用铜或金等导电材料填充，可以采用现有任何一种工艺如电镀来实现。在表面34和36上，填充孔40的铜或金可以被镀金属(如电镀部分42和44所示)，例如若用铜来填充孔则可以镀镍。虽然对本发明而言，不一定要有电镀部分42和44，但它可能在一些应用中用得着。形成介入物30的下一步是分别在衬底32的顶面34和底面36形成铜焊盘46和48。形成铜焊盘46和48可采用现有的工艺(如叠加电镀工艺)先淀积铜，然后对铜作图形成焊盘。按照本发明的原理，每个铜焊盘一般将覆盖一些导电通路38，如图2和3所示。可以不用电镀部分42和44而直接在铜导电通路38上形成铜焊盘46和48。导电焊盘46和48的通常直径在20-30mil的范围。因此，一个焊盘很容易覆盖几个通路。
在形成导电通路38和焊盘46、48之后，继续通过提供一个石墨固定装置50构建BGA封装件10，该夹具有一些空间52，可将第一层焊料球54装在该空间里面。然后把介入物30放在固定装置50内第一层焊料球上，使焊盘48与焊料球54对准。接着把一个带孔58的石墨固定装置56放在固定装置50内介入物30上面，使焊盘46与孔58对准。然后把第二层焊料球60装入石墨固定装置56的孔58内。随后把固定装置50、球54、介入物30、固定装置56和焊料球60组成的组件加热，让焊料球56和60重熔并湿润焊盘46和48，使介入物30载有焊料球54和60。另一种工艺是用石墨固定装置50将焊料球54装入空间52内。把下一个介入物30放到焊料球54上，使焊盘48与球54对齐。然后将此组件充分加热至焊料球熔化而粘到焊盘48上。接着把载有焊料球54的介入物30从固定装置50中取出并将第二阵列焊料球装入空间52。然后再把介入物30放到固定装置50内，使焊料球54面朝上且焊盘46与第二阵列焊料球对齐。接着再对此组件加热，使第二阵列焊料球粘到焊盘46上。还可以采用其它一些工艺，例如用丝网印刷把焊料印在介入物30上并用一个拾取工具来安放焊料球。
为了继续组装BGA封装件10，提供一个石墨制的封装件组装固定装置64，它有一个空腔66，其大小可以接纳LGA封装件12，后者装在封装件组装固定装置64内，使焊盘18面朝上。然后将填满焊料的介入物30从图4的位置倒过来并放入封装件组装固定装置64内，使得介入物的封装焊料球60与焊盘22对齐。接着把焊料球60重熔，现在就可以把LGA封装件12和介入物30组件装到一块PCB上。然后把包含焊料球54和60的LGA封装件12和介入物30的组件置于PCB 25上，使焊料球54与焊盘24对齐，并加热使焊料球54重熔，将焊盘24润湿，并形成焊料连接28。将本发明的BGA封装件和以前的相比较就可看出它的优点。图8表示现有技术的方法中电子元件和PCB间的一种连接，其中电子元件70有一个连接焊盘72，PCB 74有一个连接焊盘76。由焊料球形成的焊料连接78将焊盘76与焊盘70相连。当图8的连接经受温度循环时，电子元件70和PCB 74的TCE之差将在焊盘72和76处的焊料连接78上产生应力。焊料连接78的桶形结构的高度很矮而且是不易拉伸的。连接78并不能使应力有很大的减轻，因而焊料连接78可能在焊盘72或焊盘76处出现故障。
图6表示按本发明原理在电子元件12和PCB 25之间的一种连接，其中焊盘22a，焊盘46a、48a和24a的尺寸大致相同。与图8一比较立即看出，图6所示的较高高度的连接将提供一个较柔顺的连接，因而应力的减轻要比图8所示的连接明显得多。
根据本发明的原理，当电子元件12上的连接焊盘22和PCB 25上的连接焊盘24的尺寸分别远大于介入物30上的连接焊盘46和48时，还有另外一些好处。因而，如图7所示，当焊料球54重熔并润湿焊盘24时，按本发明的原理，较大尺寸的焊盘24将使在焊盘24附近形成的焊料体积比在焊盘48附近的焊料体积大。因此，在焊盘22b处的焊料接合点26b的横截面将比焊盘46b处大得多。示于图7的BGA封装件10包括在LGA封装件12和PCB 25之间的成形连接，其中焊料连接26和28的组合形状为一个沙漏形。这个形状是通过有意选择封装件12处的连接焊盘22和PCB 25处的连接焊盘24的尺寸而得到的。因此，由于重熔而在焊盘22和24附近形成的焊料体积将分别比介入物30在焊盘46和48处的焊料体积大得多。例如，据信若把直径约15-20mil的介入物焊盘与直径约26mil左右的PCB焊盘和LGA焊盘及直径约25-35mil的焊料球一起用将提供良好的性能。应该指出，将介入物30和LGA封装件12组件安装到PCB 25上可能发生在组件提供给客户之后，因而可以在客户的设备或其它的设备上进行，并需要对这些作适当的协调。
在显示BGA封装件10的结构和运行后，现在可以了解它的许多优点。由于提供了一个比惯常BGA封装件高得多且更易弯曲的焊料接合点，封装件10改进了普通BGA焊料连接的可靠性。焊料接合点越高，它的抗热疲劳性就越好。焊料球可以是不熔化的高熔化温度焊料(如10/90Sn/Pb)，或者是完全熔化的低熔化温度焊料(如63/37Sn/Pb，60/40Sn/Pb或46/46/8Sn/Pb/Bi)。高温焊料可用低熔化温度焊料连至聚酰亚胺上。焊料在220-350℃(与其液相温度有关)重熔到聚酰亚胺介入物上。
利用多个铜通路38将焊料球垂直对准以把焊料球54和60在衬底32的相对两面连起来，可以大大提高BGA封装件10的电气和热特性。这样可以通过高导热材料(如焊料和铜)提供一个直接的导热通道，材料的横截面积很大不会限制热量流过介入物30。对这种应用可提供一定尺寸和数量的多导热通路(如铜)。衬底32中带一些等距分隔开的导热通路38，并且可以由市面上作为用于制造薄膜检测卡和柔性带状连接器类型的Z轴方向连接材料获得。然后需要对材料进行处理以提供焊盘46和48。在某些应用中，可能希望采用只将通路设于由焊盘连接的位置而不象图示那样设置成等距孔的衬底材料。倘若通路只处在由焊盘连接的地方，就不用担心焊盘只覆盖某些通路的一部分从而影响焊料在焊盘上的流动。在某些应用中，只用一个导热通路38就够了，但是在大多数应用中，采用易于加工的大量小尺寸通路而不是较大的单个通路将会更好。
本发明以陶瓷LGA为示例，但它不限于这种封装件类型。本发明用于任何无引线的封装可以有一些优点。例如，可把本发明用于一个塑料BGA封装件。本发明也可以和芯片尺寸的封装件一块使用，这类封装件只比半导体芯片稍大一些，而且有一些以10-40mil(如32mil或20mil)节距分布的球。必须指出，在诸如芯片尺寸封装件的应用中，在衬底30上的连接焊盘和焊料球将以比前面所述的尺寸按比例缩小。本发明可用于结实的大半导体管点或芯片，直接安装到PCB上。这类结实的芯片是利用熟知的晶片级芯片尺寸工艺形成的。这种芯片一般在其中心部分有一个处于芯片保护层上的连接焊盘阵列。具有按比例调整尺寸的焊盘和焊料球的本发明的介入物可以用到此连接焊盘阵列和PCB之间。
因此，由于此处介绍的本发明可以按其它的特定形式(其中的一些形式已简单说明)来实施而不偏离其思路和普通特性，故在各方面都应把这里所述的那些实施例看成是示例性而不是限制性的。本发明的范围将由下面的权利要求书而不是上面的描述来规定，且所有与权利要求书的意义和范围内等效的改变都包含在里面。

Claims (24)

1.一种球栅阵列安装电路，包括：
应力减轻衬底(32)，它有顶面(34)和底面(36)；
一些顶面和底面之间延伸的隔开的导电通路(38)；
一些处于该顶面的连接焊盘(46)，其中每一个覆盖至少一个通路；
一些处于该底面的连接焊盘(48)，它们通过所述导电通路与顶面上的连接焊盘连接；
电子元件(12)，它具有第一温度膨胀系数并有一些隔开的连接焊盘(22)与顶面上的那些连接焊盘对齐；
第一焊料连接(26)，由处于顶面上的连接焊盘和该电子元件连接焊盘之间的焊料球(54)形成；
印制电路板(25)，它具有第二温度膨胀系数并有一些尺寸较大的和隔开的连接焊盘(24)与底面上的那些连接焊盘对齐；
第二焊料连接(28)，由处于底面上的连接焊盘和印制电路板连接焊盘之间的焊料球(60)形成，其中所述第一焊料连接在顶面处焊盘上的横截面小于在元件连接焊盘处的横截面，所述第二焊料连接在底面处焊盘的截面积小于在印制电路板连接焊盘处的截面积，第一焊料连接和第二焊料连接吸收由于第一温度膨胀系数和第二温度膨胀系数之差所引起的应力的至少一部分。
2.如权利要求1的球栅阵列安装电路，其特征在于，应力减轻衬底包含一种聚酰亚胺的柔性材料，其厚度在2-5mil范围。
3.如权利要求2的球栅阵列安装电路，其特征在于，在顶面处的连接焊盘覆盖几个导电通路。
4.如权利要求2的球栅阵列安装电路，其特征在于，导电通路的直径在1-5mil范围，节距在2-10mil范围。
5.如权利要求2的球栅阵列安装电路，其特征在于，在顶面处的连接焊盘和在底面处的连接焊盘的直径在20-30mil范围。
6.如权利要求2的球栅阵列安装电路，其特征在于，电子元件是陶瓷封装件，其温度膨胀系数为7ppm/℃，而印制电路板的温度膨胀系数在12-25ppm/℃范围。
7.如权利要求2的球栅阵列安装电路，其特征在于，电子元件是芯片尺寸的封装件，且导电通路的节距在10-40mil范围。
8.如权利要求2的球栅阵列安装电路，其特征在于，电子元件是结实的芯片，它具有一个适于安装到PCB上的焊盘阵列。
9.如权利要求2的球栅阵列安装电路，其特征在于，导电通路只安置在柔性衬底的连接焊盘处。
10.一种球栅阵列安装电路，包括：
应力减轻衬底，它有顶面和底面；
一些在顶面和底面之间延伸的分隔的导电通路；
在顶面的一些连接焊盘，其中每一个焊盘覆盖至少一个通路；
在底面上的一些连接焊盘，它们通过所述导电通路与顶面上的连接焊盘连接；
电子元件，它具有第一温度膨胀系数且有一些隔开的连接焊盘与顶面上的连接焊盘对齐，该电子元件连接焊盘的尺寸比顶面上的连接焊盘大；
由顶面上的连接焊盘和电子元件焊盘间的焊料球形成的焊料连接，电子元件连接焊盘尺寸较大使得焊料连接在元件连接焊盘处的截面积比在顶面上的连接焊盘处的截面积大；
印制电路板，它具有第二温度膨胀系数，且有连接焊盘与底面处的连接焊盘对齐，该印制电路板连接焊盘的尺寸比底面处的连接焊盘尺寸大；及
由顶面处连接焊盘和印制电路板连接焊盘之间的焊料球形成的焊料连接，较大尺寸的印制电路板连接焊盘使该焊料连接在印制电路板连接焊盘处的截面积比底面处连接焊盘的截面积大；而且
其中在元件连接焊盘和印制电路板连接焊盘之间形成的连接具有沙漏形，用来吸收由于第一温度膨胀系数和第二温度膨胀系数之差所引起的应力的至少一部分。
11.如权利要求10的球栅阵列安装电路，其特征在于，应力减轻衬底包含一种聚酰亚胺的柔性材料，其厚度在2-5mil范围。
12.如权利要求10的球栅阵列安装电路，其特征在于，在顶面处的连接焊盘覆盖一些导电通路。
13.如权利要求10的球栅阵列安装电路，其特征在于，导电通路的直径为1-5mil，节距为2-10mil。
14.如权利要求10的球栅阵列安装电路，其特征在于，顶面处的连接焊盘和底面处的连接焊盘的直径在20-30mil范围。
15.如权利要求10的球栅阵列安装电路，其特征在于，电子元件是陶瓷封装件，其温度膨胀系数为7ppm/℃，而印制电路板的温度膨胀系数在12-25ppm/℃范围。
16.如权利要求10的球栅阵列安装电路，其特征在于，导电通路在整个柔性衬底上是均匀分开的。
17.如权利要求10的球栅阵列安装电路，其特征在于，导电通路只分布在整个柔性衬底的顶面连接焊盘处。
18.将电子元件电互连接到印制电路板的方法，该方法包括以下各步骤：
提供电子元件(23)，它有外表面(23)，该外表面有第一尺寸的连接焊盘(22)阵列；
提供应力减轻衬底(32)，它有顶面(34)和底面(36)，分隔开的导电通路(38)在顶面和底面之间延伸，顶面处的连接焊盘(46)中每一个焊盘覆盖一些导电通路，底面处的连接焊盘通过所述导电通路与顶面处的连接焊盘连接，顶面连接焊盘和底面连接焊盘的尺寸比第一尺寸小；
提供第一焊料球(54)；
提供第二焊料球(60)；
将底面处的连接焊盘放在第一焊料球上；
将第二焊料球放在顶面处的连接焊盘；
将第一和第二焊料球加热到足以熔化第一和第二焊料球的温度，从而形成焊料球粘在连接焊盘上的第一组件；
将第一组件安置成使第二焊料球与第一尺寸的连接焊盘对齐；
将第二焊料球加热到足以熔化第二焊料球的温度，并形成与第一尺寸的连接焊盘形成焊料连接，从而将焊料连接成形为在第一尺寸连接焊盘处的截面积远大于顶面上连接焊盘处的截面积；
提供具有第二尺寸连接焊盘阵列的印制电路板(25)，其中所述第二尺寸大于所述底面连接焊盘；以及
将第一焊料球加热到足以熔化第一焊料球的温度，并与第二尺寸的连接焊盘形成焊料连接，使焊料连接成形为在第二尺寸连接焊盘处的截面积大于底面处连接焊盘的截面积。
19.如权利要求18的方法，其特征在于，将第一焊料球置于底面处的连接焊盘的步骤包括以下各步：
提供固定装置(50)，它有用来接纳焊料球的空间(52)的阵列；
将第一焊料球装入该固定装置内；及
安放应力减轻衬底，使得底面处的连接焊盘与第一焊料球对齐并紧靠。
20.如权利要求18的方法，其特征在于，将第二焊料球置于顶面上的连接焊盘的步骤包括以下各步：
提供固定装置(56)，它有用来接纳焊料球的空间(58)的阵列；
装上该固定装置，使空间的阵列与顶面连接焊盘对齐；及
将第二焊料球装入该固定装置。
21.球栅阵列安装电路中的介入物(30)，它构成与具有第一温度膨胀系数的电子元件(12)的第一连接(26)和与具有第二温度膨胀系数的印制电路板(25)的第二连接(28)，此球栅阵列安装电路包括：
应力减轻衬底(32)，它有顶面(34)和底面(36)；
一些分隔开的导电通路(38)，它们在顶面和底面之间延伸；
一些在顶面处的连接焊盘(46)，其中每一个焊盘覆盖至少一个通路；
由顶面处连接焊盘和电子元件表面处连接焊盘之间的焊料球(60)形成的第一连接，其中每一焊料连接在顶面的连接焊盘处的截面积比在电子元件的连接焊盘处的截面积小；
在底面处的连接焊盘(48)，与顶面处的连接焊盘对齐；
由顶面处连接焊盘和印制电路板处连接焊盘之间的焊料球(54)形成的第二连接，其中第二焊料连接在底面的连接焊盘处的截面积比在印制电路板的连接焊盘处的截面积小；及
第一连接和第二连接的组合具有沙漏形状，这样相当柔顺从而能吸收与第一温度膨胀系数和第二温度膨胀系数之差有关的应力的至少一部分。
22.如权利要求21的介入物，其特征在于，应力减轻衬底包含一种如聚酰亚胺的材料，其厚度在2-5mil之间。
23.如权利要求22的介入物，其特征在于，导电通路的直径在1-5mil，节距在2-10mil的范围。
24.如权利要求23的介入物，其特征在于，顶面处的连接焊盘和底面处的连接焊盘的直径为20-30mil。
CNB028277325A 2001-11-30 2002-11-21 球栅阵列封装件 Expired - Fee Related CN1326433C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US09/998,348 US6657134B2 (en) 2001-11-30 2001-11-30 Stacked ball grid array
US09/998,348 2001-11-30

Publications (2)

Publication Number Publication Date
CN1663327A CN1663327A (zh) 2005-08-31
CN1326433C true CN1326433C (zh) 2007-07-11

Family

ID=25545091

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB028277325A Expired - Fee Related CN1326433C (zh) 2001-11-30 2002-11-21 球栅阵列封装件

Country Status (7)

Country Link
US (1) US6657134B2 (zh)
EP (1) EP1457098A1 (zh)
JP (1) JP2005512335A (zh)
KR (1) KR20040068169A (zh)
CN (1) CN1326433C (zh)
AU (1) AU2002352865A1 (zh)
WO (1) WO2003049512A1 (zh)

Families Citing this family (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060255446A1 (en) 2001-10-26 2006-11-16 Staktek Group, L.P. Stacked modules and method
US7656678B2 (en) 2001-10-26 2010-02-02 Entorian Technologies, Lp Stacked module systems
US6940729B2 (en) * 2001-10-26 2005-09-06 Staktek Group L.P. Integrated circuit stacking system and method
US6812485B2 (en) * 2001-12-28 2004-11-02 Hewlett-Packard Development Company, L.P. Dual interposer packaging for high density interconnect
US6791035B2 (en) * 2002-02-21 2004-09-14 Intel Corporation Interposer to couple a microelectronic device package to a circuit board
JP2004356618A (ja) * 2003-03-19 2004-12-16 Ngk Spark Plug Co Ltd 中継基板、半導体素子付き中継基板、中継基板付き基板、半導体素子と中継基板と基板とからなる構造体、中継基板の製造方法
US20050000726A1 (en) * 2003-06-06 2005-01-06 Honda Motor Co., Ltd. Resin encapsulated electronic component unit and method of manufacturing the same
US6980015B2 (en) * 2003-06-17 2005-12-27 Agilent Technologies, Inc. Back side probing method and assembly
JP4771808B2 (ja) * 2003-09-24 2011-09-14 イビデン株式会社 半導体装置
US20060091510A1 (en) * 2004-03-11 2006-05-04 Chipmos Technologies (Bermuda) Ltd. Probe card interposer
KR100652397B1 (ko) * 2005-01-17 2006-12-01 삼성전자주식회사 매개 인쇄회로기판을 사용하는 적층형 반도체 패키지
US7400470B2 (en) * 2005-04-21 2008-07-15 Hitachi Global Storage Technologies Netherlands B.V. Head gimbal assembly and magnetic disk drive with specific solder ball or slider pad and electrode stud dimensioning to produce reliable solder ball connection using laser energy
US7462939B2 (en) * 2005-10-20 2008-12-09 Honeywell International Inc. Interposer for compliant interfacial coupling
US7476570B2 (en) 2006-05-02 2009-01-13 Honeywell International Inc. System and method of attaching an integrated circuit assembly to a printed wiring board
US7417310B2 (en) 2006-11-02 2008-08-26 Entorian Technologies, Lp Circuit module having force resistant construction
JP5207659B2 (ja) * 2007-05-22 2013-06-12 キヤノン株式会社 半導体装置
US7553752B2 (en) * 2007-06-20 2009-06-30 Stats Chippac, Ltd. Method of making a wafer level integration package
US8064214B2 (en) 2008-01-04 2011-11-22 Dialogic Corporation Press fit passive component
US20100052174A1 (en) * 2008-08-27 2010-03-04 Agere Systems Inc. Copper pad for copper wire bonding
US7891980B2 (en) * 2008-11-05 2011-02-22 Dialogic Corporation Interconnect device with discrete in-line components
US8804339B2 (en) 2011-02-28 2014-08-12 Toyota Motor Engineering & Manufacturing North America, Inc. Power electronics assemblies, insulated metal substrate assemblies, and vehicles incorporating the same
FR2972595B1 (fr) 2011-03-10 2014-03-14 Commissariat Energie Atomique Procede d'interconnexion par retournement d'un composant electronique
US9016552B2 (en) * 2013-03-15 2015-04-28 Sanmina Corporation Method for forming interposers and stacked memory devices
KR101462770B1 (ko) 2013-04-09 2014-11-20 삼성전기주식회사 인쇄회로기판과 그의 제조방법 및 그 인쇄회로기판을 포함하는 반도체 패키지
CN103560090B (zh) * 2013-10-31 2016-06-15 中国科学院微电子研究所 一种用于PoP封装的散热结构的制作方法
US20150187681A1 (en) * 2013-12-26 2015-07-02 Ravi V. Mahajan Flexible microelectronic assembly and method
US9330998B2 (en) * 2014-04-18 2016-05-03 Laird Technologies, Inc. Thermal interface material assemblies and related methods
JP2016058596A (ja) * 2014-09-11 2016-04-21 ソニー株式会社 電子デバイス、部品実装基板及び電子機器
JP7316192B2 (ja) * 2019-10-29 2023-07-27 タイコエレクトロニクスジャパン合同会社 ソケット
WO2022212604A1 (en) * 2021-03-30 2022-10-06 Samtec, Inc. Interconnect alignment system and method

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5477933A (en) * 1994-10-24 1995-12-26 At&T Corp. Electronic device interconnection techniques
JPH10247706A (ja) * 1997-03-05 1998-09-14 Sumitomo Kinzoku Electro Device:Kk ボールグリッドアレイパッケージ
US6163462A (en) * 1997-12-08 2000-12-19 Analog Devices, Inc. Stress relief substrate for solder ball grid array mounted circuits and method of packaging
JP2001298272A (ja) * 2000-04-13 2001-10-26 Nec Corp プリント基板

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1987000686A1 (en) * 1985-07-16 1987-01-29 Nippon Telegraph And Telephone Corporation Connection terminals between substrates and method of producing the same
US5222014A (en) * 1992-03-02 1993-06-22 Motorola, Inc. Three-dimensional multi-chip pad array carrier
US5474458A (en) * 1993-07-13 1995-12-12 Fujitsu Limited Interconnect carriers having high-density vertical connectors and methods for making the same
US5783870A (en) 1995-03-16 1998-07-21 National Semiconductor Corporation Method for connecting packages of a stacked ball grid array structure
US5598036A (en) 1995-06-15 1997-01-28 Industrial Technology Research Institute Ball grid array having reduced mechanical stress
JPH09214088A (ja) * 1996-01-31 1997-08-15 Sumitomo Kinzoku Electro Device:Kk セラミック基板のプリント配線基板への実装構造
JP3038644B2 (ja) * 1996-07-17 2000-05-08 日本特殊陶業株式会社 中継基板、その製造方法、中継基板付き基板、基板と中継基板と取付基板とからなる構造体、その製造方法およびその構造体の分解方法
US5990545A (en) 1996-12-02 1999-11-23 3M Innovative Properties Company Chip scale ball grid array for integrated circuit package
US5874776A (en) 1997-04-21 1999-02-23 International Business Machines Corporation Thermal stress relieving substrate
JPH1154884A (ja) * 1997-08-06 1999-02-26 Nec Corp 半導体装置の実装構造
US5975409A (en) 1997-08-12 1999-11-02 International Business Machines Corporation Ceramic ball grid array using in-situ solder stretch
US6059579A (en) * 1997-09-24 2000-05-09 International Business Machines Corporation Semiconductor structure interconnector and assembly
JP4122560B2 (ja) * 1998-04-09 2008-07-23 富士通株式会社 半導体装置及び半導体装置の実装構造
JP3681542B2 (ja) * 1998-07-01 2005-08-10 富士通株式会社 プリント回路基板および多段バンプ用中継基板
US6050832A (en) * 1998-08-07 2000-04-18 Fujitsu Limited Chip and board stress relief interposer
JP3351355B2 (ja) * 1998-09-29 2002-11-25 株式会社デンソー 電子部品の実装構造
US6362436B1 (en) * 1999-02-15 2002-03-26 Mitsubishi Gas Chemical Company, Inc. Printed wiring board for semiconductor plastic package
US6174175B1 (en) * 1999-04-29 2001-01-16 International Business Machines Corporation High density Z-axis connector
JP2001007473A (ja) * 1999-06-17 2001-01-12 Nec Corp 集積回路素子の実装構造および方法
US6335491B1 (en) * 2000-02-08 2002-01-01 Lsi Logic Corporation Interposer for semiconductor package assembly
US6333563B1 (en) * 2000-06-06 2001-12-25 International Business Machines Corporation Electrical interconnection package and method thereof
US6734540B2 (en) 2000-10-11 2004-05-11 Altera Corporation Semiconductor package with stress inhibiting intermediate mounting substrate

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5477933A (en) * 1994-10-24 1995-12-26 At&T Corp. Electronic device interconnection techniques
JPH10247706A (ja) * 1997-03-05 1998-09-14 Sumitomo Kinzoku Electro Device:Kk ボールグリッドアレイパッケージ
US6163462A (en) * 1997-12-08 2000-12-19 Analog Devices, Inc. Stress relief substrate for solder ball grid array mounted circuits and method of packaging
JP2001298272A (ja) * 2000-04-13 2001-10-26 Nec Corp プリント基板

Also Published As

Publication number Publication date
AU2002352865A1 (en) 2003-06-17
WO2003049512A1 (en) 2003-06-12
US20030102156A1 (en) 2003-06-05
JP2005512335A (ja) 2005-04-28
CN1663327A (zh) 2005-08-31
US6657134B2 (en) 2003-12-02
KR20040068169A (ko) 2004-07-30
EP1457098A1 (en) 2004-09-15

Similar Documents

Publication Publication Date Title
CN1326433C (zh) 球栅阵列封装件
EP0863548B1 (en) Mounting assembly of integrated circuit device and method for production thereof
US5386341A (en) Flexible substrate folded in a U-shape with a rigidizer plate located in the notch of the U-shape
EP1088470B1 (en) Ic stack utilizing flexible circuits with bga contacts
US5854507A (en) Multiple chip assembly
CN100466242C (zh) 电子回路装置
US5477933A (en) Electronic device interconnection techniques
US6765288B2 (en) Microelectronic adaptors, assemblies and methods
US5942795A (en) Leaded substrate carrier for integrated circuit device and leaded substrate carrier device assembly
US6468831B2 (en) Method of fabricating thin integrated circuit units
CN100454532C (zh) 装置组件
US20080157327A1 (en) Package on package structure for semiconductor devices and method of the same
US20070176297A1 (en) Reworkable stacked chip assembly
CN102446779A (zh) 半导体器件的制造方法
US6989606B2 (en) BGA substrate via structure
US20020061665A1 (en) Method and apparatus for vertically stacking and interconnecting ball grid array (BGA) electronic circuit devices
CN101425510A (zh) 半导体元件的叠层封装结构及其方法
US20050167817A1 (en) Microelectronic adaptors, assemblies and methods
US8097950B2 (en) Semiconductor device and electronic component module using the same
US20030048624A1 (en) Low-height multi-component assemblies
US20210217690A1 (en) Flex Prevention Mechanical Structure Such as a Ring for Large Integrated Circuit Modules and Packages and Methods of Manufacture Using Same
KR100658734B1 (ko) 스택 패키지 및 그 제조방법
CN101281895A (zh) 电路板嵌埋有半导体芯片的电性连接结构
US20090267205A1 (en) Zero-reflow TSOP stacking

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20070711

Termination date: 20101121