KR0163306B1 - 본딩 와이어에 의해 반도체 칩이 지지되는 반도체 칩 패키지 - Google Patents

본딩 와이어에 의해 반도체 칩이 지지되는 반도체 칩 패키지 Download PDF

Info

Publication number
KR0163306B1
KR0163306B1 KR1019950049660A KR19950049660A KR0163306B1 KR 0163306 B1 KR0163306 B1 KR 0163306B1 KR 1019950049660 A KR1019950049660 A KR 1019950049660A KR 19950049660 A KR19950049660 A KR 19950049660A KR 0163306 B1 KR0163306 B1 KR 0163306B1
Authority
KR
South Korea
Prior art keywords
semiconductor chip
package
chip
lead
bonding
Prior art date
Application number
KR1019950049660A
Other languages
English (en)
Other versions
KR970053657A (ko
Inventor
송영희
김강수
Original Assignee
김광호
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자주식회사 filed Critical 김광호
Priority to KR1019950049660A priority Critical patent/KR0163306B1/ko
Priority to JP8333674A priority patent/JPH09181225A/ja
Publication of KR970053657A publication Critical patent/KR970053657A/ko
Application granted granted Critical
Publication of KR0163306B1 publication Critical patent/KR0163306B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/78—Apparatus for connecting with wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/78—Apparatus for connecting with wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/1016—Shape being a cuboid
    • H01L2924/10161—Shape being a cuboid with a rectangular active surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Abstract

본 발명은 반도체 칩 패키지에서 다이 패드, 반도체 칩, 몰딩 수지 등의 이종 물질간의 접촉 계면에서 열 팽창 계수의 차이 등 물리적인 성질의 차이에 의해 발생하는 신뢰성 저하 문제를 해결한 초박형 패키지를 제공하기 위한 것으로서, 표면에 복수개의 본딩 패드가 형성되어 있는 반도체 칩과, 상기 반도체 칩과 전기적으로 연결되는 내부 리드, 상기 내부 리드와 일체형으로 형성되어 있는 외부 리드 및 더미 타이 바를 구비하는 리드 프레임과, 상기 반도체 칩과, 본딩 와이어 및 상기 리드 프레임의 내부 리드와 더미 타이 바를 봉지하는 패키지 몸체를 구비하는 패키지로서, 상기 더미 타이 바는 상기 반도체 칩의 옆면과 실질적으로 접촉하여 상기 패키지 몸체를 형성할 때 상기 반도체 칩을 지지하는 것을 특징으로 하는 패키지가 개시되어 있다.

Description

본딩 와이어에 의해 반도체 칩이 지지되는 반도체 칩 패키지
제1도는 종래 반도체 칩 패키지 소자의 단면도.
제2도는 LOC(Lead-On-Chip) 기술을 이용한 종래 기술의 초박형 패키지의 단면도.
제3도는 본 발명에 따른 LOC 구조를 갖는 초박형 패키지의 단면도.
제4도는 본 발명에 따른 패키지를 제조하는 데에 적합한 와이어 본딩 장치의 구조도.
제5도는 본 발명의 와이어 본딩 공정을 설명하기 위한 개략도.
제6도는 플라스틱 제조 공정에서 일반적으로 사용되는 트랜스퍼 몰딩 장비의 성형틀(chase)의 평면도.
제7a도는 제6도의 A-A를 따라 절단한 단면도.
제8도는 본 발명의 다른 실시예로서 일반적인 LOC 구조의 패키지 몸체를 형성하기 위해 주입구가 아래쪽에 위치한 몰딩 공정을 설명하기 위한 개략도.
제9도는 본 발명의 다른 실시예로서 일반적인 구조를 갖는 패키지 몸체를 형성하기 위해 주입구가 위쪽에 위치한 몰딩 공정을 설명하기 위한 개략도.
* 도면의 주요부분에 대한 부호의 설명
20 : 반도체 칩 23 : 본딩 패드
24 : 본딩 와이어 25 : 리드
26 : 패키지 몸체 30 : 칩 이송 기구
34 : 반도체 칩 40 : 다이 인식/이송부
41 : 스핀들 모터 42 : 칩 지지단
43 : CCD 카메라 50 : 본드 헤드
52 : 캐필러리 62 : 리드 프레임
66 : 더미 타이 바 70 : 리드 프레임 적재함
81 : 포트 82 : 제1성형로
83 : 제2성형로 84 : 캐비티
86 : 주입구 87 : 하부 금형
88 : 상부 금형 89 : 공기 배출구
[기술분야]
본 발명은 반도체 칩 패키지에 관한 것으로서, 보다 구체적으로는 다이 패드를 사용하지 않거나, 내부 리드가 접착제에 의해 칩의 표면에 부착되지 않고 본딩 와이어에 의해서만 지지되는 반도체 칩 패키지에 관한 것이다.
[발명의 배경]
반도체 소자를 사용하는 전자 기기는 소형화, 고기능화를 추구하고 있으며, 이에 따라 신뢰성이 뛰어나고 소형의 고밀도 반도체 소자를 실현하기 위한 노력이 계속되고 있다. 최근에는 패키지의 두께가 1㎜ 이하의 초박형 패키지(TSOP, UTSOP, …)가 신뢰성이나 패키지의 실장 밀도 면에서 우수한 점이 많기 때문에 특히 주목을 받고 있다.
제1도는 종래 반도체 칩 패키지 소자의 단면도이다. 리드 프레임 패드(1;또는 다이 패드)에 Ag-에폭시 등의 접착제(8) 등을 사용하여 반도체 칩(2)을 부착한다. 반도체 칩(2)의 표면에 형성되어 있는 본딩 패드(3)와 리드(5)는 와이어(4)에 의해 본딩되어 반도체 칩(2)이 외부와 전기적으로 접속될 수 있도록 한다. 반도체 칩(2)을 외부 환경으로부터 보호하기 위한 패키지 몸체(6)는 에폭시 몰딩 컴파운드(Epoxy Molding Compound)를 고온·고압 하에서 주입하여 형성된다. 리드(5)는 패키지를 외부 기판(도시 아니함)에 실장하기 위한 형태(예컨데, 걸-윙;gull-wing 형태)로 절곡된다. 다이 패드(1)와 리드(5)를 구비하는 리드 프레임은 구리 합금을 사용하거나 철 합금을 사용하는데, 이러한 서로 다른 물질로 이루어진 구성 요소, 즉 반도체 칩(2), 구리나 철 합금의 다이 패드(1), 몰딩 컴파운드로 이루어진 패키지 몸체(6) 간의 열 팽창계수의 차이 등 물리적인 성질의 차이 때문에 패키지 제품의 신뢰성에 문제가 발생한다. 그래서 제1도의 종래예에서는, 다이 패드(1)의 중앙부에 관통 구멍(7)을 형성하여 패키지의 몸체(6)가 반도체 칩(2)의 밑면과 직접 접촉하도록 하였다. 따라서 반도체 칩(2)과 몸체(6)와의 결합력이 강화되고, 패키지 크랙 등의 발생이 줄어든다. 그러나, 이종(異種) 물질 간의 경계면은 여전히 존재하며, 이러한 계면은 초박형 패키지에서 여전히 문제점으로 대두된다.
제2도는 LOC(Lead-On-Chip) 기술을 이용한 종래기술의 초박형 패키지의 단면도이다. 반도체 칩(10)의 상부 표면의 중앙 부분에 본딩 패드(13)가 형성되어 있고, 리드(15)는 반도체 칩(10)의 표면 위로 올라와서 폴리이미디(polyimide) 등의 접착제(18)에 의해 칩(10)위에 접착되어 있다. 본딩 패드(13)와 리드(15)를 와이어(14)로 본딩한 다음, 패키지 몸체(16)를 형성한다. 이때 반도체 칩(10)의 밑면이 패키지 몸체(16)의 밑면과 일치하도록 하면, 패키지의 두께를 얇게 할 수 있고, 반도체 칩(10)의 일부가 외부로 노출되기 때문에 열 방출 특성도 좋아진다. 또한 LOC 패키지에서는 리드가 반도체 칩 위로 올라온 구조로 되어 있기 때문에 리드 프레임이 패키지에서 차지하는 면적도 줄일 수가 있고, 본딩 패드가 중앙에 배열되어 있기 때문에 사방에 배열되어 있는 회로소자도 본딩 패드가 연결되는 버스(bus)의 길이가 동일하여서 고속 동작이나 잡음 억제에 유리하다. 그런데, 리드(15)와 칩(10) 표면 사이에는 접착제(18)가 존재하기 때문에 두께를 줄이는 데에는 제약이 있다. 또한 접착제(18)는 이후의 패키지 조립공정이나 고온·고압 하에서 진행되는 신뢰성 검사에서 많은 스트레스를 받아서 불량의 잠재적인 요인으로 작용할 소지가 많다. 하지만, 접착제(18)는 와이어(14)를 본딩할때, 또는 다른 조립 공정(예컨데, 몰딩 공정) 등에서 반도체 칩(10)을 고정시키는 역할을 하기 때문에 이러한 종래 패키지 구조에서는 필수적인 구성 요소이다.
[발명의 요약]
따라서 본 발명의 목적은 패키지의 신뢰성을 높이고 두께가 얇은 초박형 패키지를 제공하는 것이다.
본 발명의 또 다른 목적은 반도체 칩 패키지에서 이종 물질간의 접촉계면을 가능한한 줄임으로써 패키지의 신뢰성을 높이고 불량률을 낮추는 것이다.
이러한 목적을 달성하기 위한 본 발명에 따른 패키지는 반도체 칩이 부착되는 종래의 다이 패드를 사용하지 않고 본딩 와이어에 의해 칩이 지지되도록 하였으며, LOC에 적용하는 경우에는 리드와 반도체 칩 사이에 있던 종래의 접착제를 사용하지 않고 본딩 와이어에 의해서만 반도체 칩이 지지되도록 한 것을 특징으로 한다.
이하 도면을 참조로 본 발명을 상세하게 설명한다.
제3도는 본 발명에 따른 LOC 패키지의 단면도이다. 본딩 패드(23)가 형성된 반도체 칩(20) 위로 리드(25)가 올라 오게 한 다음 와이어(24)로 본딩한다. 이때 제2도와는 달리 리드(25)와 칩(20)의 상부면 사이에는 어떠한 접착제도 존재하지 않는다. 일반적으로 웨이퍼 프로세서에 의해 원하는 회로 소자가 형성되고 금속 도선 공정(metalization)이 끝난 반도체 칩의 상부면에는 질화 실리콘(Si2N4) 등의 패시베이션층(passivation layer)이 도포되고, 다시 그 위에 폴리이미드 층을 코팅하여 칩 면을 보호한다. 따라서 절연성 접착제가 없더라도 리드(25)에 의해 회로 소자 간의 전기적 단락 현상은 일어나지 않는다. 와이어 본딩에 의해 칩과 리드의 접속이 끝나면 몰딩수지를 주입하여 패키지 몸체(26)를 형성한다.
반도체 조립 공정은 웨에퍼에서 반도체 칩(=다이)을 선택하여 리드 프레임의 패드에 부착하거나 LOC 구조인 경우에는 리드 프레임의 리드에 부착한 다이 부착 공정, 칩과 리드 프레임의 리드를 와이어로 연결하는 와이어 본딩 공정, 칩을 보호하며 패키지의 몸체를 형성하는 몰딩 공정, 패키지가 실장되는 회로 기판에 적절하게 실장되도록 외부 리드를 구부리는 외부 리드 절곡 공정으로 이루어져 있다. 여기서 리드 프레임 패드의 역할은 와이어 본딩 공정에서 반도체 칩을 지지하며, 몰딩 공정에서 높은 압력으로 주입되는 몰딩 수지에 의해 반도체 칩이 제위치에서 벗어나는 것을 방지할 수 있도록 칩을 고정시키는 것이다. 그런데 본 발명에서처럼 조립 공정이 진행되는 동안에 반도체 칩을 고정시키는 수단, 즉 리드 프레임 패드 또는 다이 패드를 사용하지 않는 경우에는 몇 가지 해결해야 할 기술적인 과제가 생긴다.
첫째, 와이어 본딩 공정에서 반도체 칩을 지지하는 수단이 필요하기 때문에 웨이퍼로부터 분리되어 선택된 개별 다이를 고정하는 칩 지지단을 갖는 와이어 본딩 장비를 사용한다. 이 칩 지지단은 스핀들 모터(spindle motor)에 의해 x, y축 방향은 물론 z축 방향으로도 직선 운동이 가능하고 회전 운동도 가능하다. 그리고 칩 지지단은 와이어 본딩 공정에서만 반도체 칩 다이를 지지하면 되고 그 이후의 공정, 예컨대 몰딩 공정에서는 사용되지 않으므로 일시적으로 다이를 고정하면 된다. 그래서 칩 지지단의 윗면에는 여러 개의 진공 구멍이 뚫려 있고, 지지단의 윗면에 반도체 칩을 올려 놓은 다음 진공 구멍을 통해 칩과 지지단의 계면을 진공으로 만들어주어 이 진공의 흡인력에 의해 반도체 칩이 칩 지지단에 고정되도록 하여 와이어 본딩 공정을 진행한다. 와이어 본딩 공정이 완료되면, 진공을 풀어주면 반도체 칩은 쉽게 떨어지고 그 다음 공정으로 이동할 수 있다. 와이어 본딩 공정은 반도체 칩이 칩 지지단에 고정된 상태에서 진행되기 때문에 칩의 정확한 위치를 CCD(Charge Coupled Device) 카메라로 인식한 다음 이 위치 정보를 기초로 하여 상기 스핀들 모터를 제어하여 리드 프레임의 리드와 정확하게 정렬되도록 칩 지지단을 이동시켜야 한다.
둘째 패키지의 몸체를 형성하는 몰딩 공정에서 반도체 칩의 위치가 벗어나지 않도록 해야 한다. 일반적으로 플라스틱 조립 공정에서는 트랜스퍼 몰딩 공정을 많이 사용하는데, 이것은 리드 프레임과 접속되어 있는 반도체 칩을 상부 몰드와 하부 몰드에 의해 형성되는 캐비티(cavity)에 넣고 용융 상태의 몰딩 수지를 높은 압력으로 주입하는 것이다. 본 발명에서처럼 반도체 칩을 고정시킬 특별한 수단이 없고 본딩 와이어에 의해서만 칩이 고정되어 있는 경우에는 리드 프레임에 더미 타이 바(dummy tie bar)를 형성하고 이 더미 타이 바가 반도체 칩의 옆면에 접하도록 하여 수평 방향으로 반도체 칩이 받는 충격을 막아주며 주입하는 몰딩 수지의 방향을 제어하여 수직 방향으로 반도체 칩이 받는 충격을 견딜 수 있도록 한다.
이하, 이를 실현하기 위한 본 발명의 실시예에 대해서 설명한다.
제4도는 본 발명에 따른 패키지를 제조하는 데에 적합한 와이어 본딩 장치의 개략적인 구조도이다. 본 발명에 따른 와이어 본딩 장치에서는 종래 다이 부착 공정과 와이어 본딩 공정이 하나의 작업 라인에서 이루어진다. 웨이퍼 적재함(32)에는 여러개의 웨이퍼(31)가 들어 있는데, 이 웨이퍼(31) 각각은 전기적 특성 검사에 의해 양품칩과 불량 칩으로 표시가 되어 있고 개별 반도체 칩으로 스크라이빙(scribing)되어 있으며 후면에는 테이프가 붙어 있는 상태이다. 웨이퍼(31)를 지지 링(33)으로 이송한 다음 칩(34)을 웨이퍼의 테이프(도시 아니함)로부터 떼어낸다. 칩 이송 기구(30)는 웨이퍼에서 분리된 개별 칩(34)을 콜렛(35;collet)으로 집어 고정시키고, 이 콜렛(35)과 결합되어 있는 이송판(37)을 이송 홈(36)을 따라 이송시켜서 반도체 칩(34)을 다이 인식/이송부(40)까지 이동시킨다.
다이 인식/이송부(40)는 스핀들 모터(41), 칩 지지단(42) 및 CCD 카메라(43)를 구비하고 있다. 칩 이송 기구(30)에 의해 반도체 칩(34)이 칩 지지단(42)에 놓여지면 진공구멍(45)을 통해 칩(34)과 지지단(42) 사이를 진공으로 만들어 준다. 이 진공의 흡입력에 의해 반도체 칩(34)이 고정된다. 고정된 칩(34)의 위치를 CCD 카메라(43)로 인식하고 인식한 위치 정보에 따라 스핀들 모터(41)를 제어하여 반도체 칩을 본딩하고자 하는 리드 프레임이 있는 위치 BP로 이송한다. 리드 프레임(62)은 적재함(60)에 들어있다가 인덱스 레일(61;index rail)을 따라 본딩 위치 BP로 이동해 온다. 본딩하고자 하는 리드 프레임에 반도체 칩(34)이 위치하면, 카메라(43)가 칩과 리드 프레임의 위치를 인식한 다음 스핀들 모터(41)를 제어하여 정확한 정렬이 이루어지게 한다. 정렬이 끝나면 와이어 본드 헤드(50)가 반도체 칩의 본딩 패드와 리드 프레임의 리드를 와이어로 본딩한다. 와이어 본딩이 끝난 리드 프레임과 반도체 칩은 적재함(70)에 들어가고 다음 조립 공정 단계로 이동한다.
제5도는 본 발명의 와이어 본딩 공정을 설명하기 위한 개략도이다. 본딩 헤드(50)는 몸체(51), 캐필러리(52;capillery) 및 클램프(53)를 구비하고 있는데, 릴(54)에 감겨 있는 금(Au) 또는 알루미늄(Al) 와이어(55)는 캐필러리(52)에 연결되어 있다. 캐필러리(52)를 통해 나온 와이어(55)의 끝에 3000 볼트 이상의 고전압을 가하여 와이어 볼을 형성한 다음 반도체 칩(34)의 본딩 패드(38)에 부착하고 리드 프레임(62)의 내부리드(64)에 다시 본딩한다. 클램프(53)가 내부 리드(64)에 본딩된 와이어의 나머지 부분을 끊어주면 본딩 패드와 리드간의 본딩이 완료된다. 이때 반도체 칩(34)은 제4도에서 설명한 바와 같이 다이 인식/이송부(40)의 칩 지지단(42)에 의해 고정되어 있다.
비록 제5도에서는 칩 지지단(42)을 도시하기 위해 본딩 패드(38)가 반도체 칩(34)의 모서리에 배열되어 있는 경우를 나타내었지만, 제3도와 같은 LOC 구조를 위해서는 본딩 패드(38)가 칩(34) 상부면의 중앙에 배열되어야 하고 내부 리드(64)는 칩 상부면 위로 올라올 것이다. 제5도에서 리드 프레임(62)의 구멍(63)은 인덱스 레인(61)이 리드 프레임(62)을 잡고 이동시킬 때 사용되는 이송용 구멍이다. 그리고 도면 부호 '66'은 리드 프레임의 더미 타이 바인데, 이하의 설명에서 그 역할을 상세하게 설명한다.
제6도는 플라스틱 제조 공정에서 일반적으로 사용되는 트랜스퍼 몰딩 장비의 성형 틀(chase)의 평면도이다. 일정한 용기에 용융 상태로 들어 있는 몰딩 수지는 몰딩 장비의 피스톤(도시 아니함)의 압력에 의해 포트(81)로 들어오고 제1성형로(82;first runner), 제2성형로(83)를 통해 각각의 캐비티(84)로 주입된다. 물론 캐비티(84)에는 리드 프레임과 반도체 칩들이 놓여 있다. 캐비티(84)에는 주입구(86)가 있어서 이 주입구를 통해 몰딩 수지가 캐비티(84)를 채우면서 상하부 금형(제7a도의 86, 87)의 모양에 따라 패키지 몸체를 형성하게 된다. 포트(81)에서 캐비티(84)까지 주입되는시간을 보통 수초 이내이며, 캐비티의 수가 많으면 한꺼번에 많은 칩을 몰딩할 수 있지만 그 만큼 높은 압력을 가하여야 한다.
제7a도는 제6도의 A-A를 따라 절단한 단면도이다. 반도체 칩(34)의 밑면은 하부 금형(87)과 접하고 있는데, 이것은 제3도와 같은 초박형 LOC 패키지의 몸체를 형성하기 위해서이다. 리드 프레임(62)의 리드는 칩(34)의 상부면으로 올라와 있지만 와이어에 의해서만 연결되어 있고 종래 LOC 패키지에서와 같은 접착제는 없다. 상부 금형(88)과 하부 금형(87)이 밀착된 다음 주입구(86)를 통해 화살표로 표시한 방향을 따라 몰딩 수지가 주입된다. 이때 캐비티(84)에 들어 있던 공기는 제7b도의 공기 배출구(89;air vent)를 통해 밖으로 빠져 나간다.
여기서 한 가지 주목할 것은 반도체 칩(34)은 와이어에 의해 지지되고 있지만 그 지지력이 약하여 높은 압력으로 주입되는 몰딩 수지에 의한 반도체 칩이 받는 충격을 막아 줄 만큼 강하지 못하다는 것이다. 따라서 본 발명의 리드 프레임(62)에는 제7b도에 도시한 것처럼 주입구(86)가 놓인 방향과 동일한 방향의 칩 양면에 더미 타이 바(66)를 형성하였다. 이 더미 타이 바(66)는 칩 면과 D만큼의 간격을 가지는데, 간격 D는 와이어 본딩 공정에서 반도체 칩과 리드 프레임을 정렬할 때 한계 정밀도를 고려하여 어느 정도 떨어져야 하지만 몰딩 수지에 의해 칩이 움직여도 본딩된 와이어가 손상을 받지 않을 정도의 한계치 이내로 떨어져야 한다. 몰딩 수지가 주입되는 수평 방향 즉 도면에서 Y축 방향으로 반도체 칩이 흔들리는 것을 막아준다. X축 방향은 몰딩 수지의 주입 방향과 수직이기 때문에 본딩 와이어에 의해서도 반도체 칩이 충분히 지지될 수 있다. Z축 방향으로는 반도체 칩(34)이 하부 금형(87)에 놓여 있고 몰딩 수지가 위에서 아래로 주입되기 때문에 칩이 안정적이다. 따라서 이 경우에 주입구는 중간에 있든지(center gate), 위에 있어야만(top gate) 한다.
제8도는 본 발명의 다른 실시예로서 일반적인 LOC 구조의 패키지 몸체를 형성하기 위해 주입구가 아래쪽에 위치한 (bottom gate) 몰딩 공정을 설명하기 위한 개략도이다. 반도체 칩(34)은 본딩 와이어에 의해 리드 프레임의 리드(62)에 전기적으로 또한 기계적으로 연결되어 있다. 리드 프레임은 제7b도에 도시한 바와같이 더미 타이 바를 가지고 있기 때문에 수평 방향으로 반도체 칩이 받는 충격을 막아준다. 그러나 제7도의 실시예와는 달리 반도체 칩의 밑면이 하부 금형(87)과 접하지 않으므로 수직 방향으로 칩이 받는 충격을 고려하여야 한다. 따라서 이 실시예에서는 주입구가 아래에 위치하도록 함으로써 리드(62)가 반도체 칩이 받는 충격을 완화하도록 한다. 이것은 종래 탭(TAB;Tape Automated Bonding)을 이용한 패키지의 트랜스퍼 몰딩공정과 마찬가지이다.
제9도는 본 발명의 다른 실시예로서 일반적인 구조를 갖는 패키지 몸체를 형성하기 위해 주입구가 위쪽에 위치한 몰딩 공정을 설명하기 위한 개략도이다. 이것은 제3도와 마찬가지로 반도체 칩(34)의 밑면이 하부 금형(87)과 접하고 있어서 패키지가 완료된 다음 반도체 칩의 밑면이 외부로 노출되는 초박형 패키지인데 제7도와 같이 LOC 구조를 가지는 것이 아니라 일반적인 구조를 갖는 패키지이다. 앞의 경우와 마찬가지로 몰딩 수지에 의한 수평 방향의 충격은 더미 타이 바가 막아주고 있다. 주입구(86)는 상부 금형(88)에 위치하므로 캐비티(84)의 위쪽으로 몰딩 수지가 주입된다. 따라서 하부 금형(87)의 상부면에 놓여 있는 반도체 칩(34)은 몰딩 수지의 수직 방향 성분에 영향을 받지 않는다.
이상 설명한 바와 같이 본 발명에서는 리드 프레임 패드를 사용하지 않고, 또는 접착제를 사용하지 않고 본딩 와이어에 의해서만 반도체 칩이 지지되도록 함으로써, 다이 패드 또는 접착제라고 하는 이종 물질과 반도체 칩, 몰딩 수지와 계면을 없앰으로써 패키지의 신뢰성을 높일 수 있고, 반도체 칩이 몰딩 수지와 직접 접촉하고 있기 때문에 몰딩 수지와 반도체 칩 간의 결합력을 높여서 패키지의 크랙 발생을 억제할 수도 있다.
또한 본 발명에서는 종전 설비를 이용하여 제작이 가능하며 탭 방식을 이용한 것보다 제작 단가가 저렴하며 상대적으로 고 난이도의 기술이 필요하지 않다는 장점이 있다.

Claims (8)

  1. a) 표면에 복수개의 본딩 패드가 형성되어 있는 반도체 칩과, b) 상기 반도체 칩과 전기적으로 연결되는 내부 리드, 상기 내부 리드와 일체형으로 형성되어 있는 외부 리드 및 더미 타이 바를 구비하는 리드 프레임과, c) 상기 반도체 칩과, 본딩 와이어 및 상기 리드 프레임의 내부 리드와 더미 타이 바를 봉지하는 패키지 몸체를 구비하는 패키지로서, 상기 더미 타이 바는 상기 반도체 칩의 옆면과 실질적으로 접촉하여 상기 패키지 몸체를 형성할 때 상기 반도체 칩을 지지하는 것을 특징으로 하는 패키지.
  2. 제1항에 있어서, 상기 복수개의 본딩 패드는 상기 반도체 칩의 표면 가장자리에 배열되어 있으며 상기 반도체 칩과 내부 리드는 본딩 와이어에 의해 전기적으로 연결되어 있는 것을 특징으로 하는 패키지.
  3. 제2항에 있어서, 상기 패키지 몸체는 몰딩 게이트로 몰딩 컴파운드를 주입하는 트랜스퍼 몰딩 공정에 의해 형성되고, 상기 몰딩 게이트는 상부 게이트이며, 상기 반도체 칩의 밑면은 상기 패키지 몸체의 밑면과 일치하는 것을 특징으로 하는 패키지.
  4. 제1항에 있어서, 상기 복수개의 본딩 패드는 상기 반도체 칩의 표면 중앙부분에 배열되어 있으며, 상기 리드 프레임의 내부 리드는 상기 반도체 칩의 표면 위로 올라와 있는 것을 특징으로 하는 패키지.
  5. 제4항에 있어서, 상기 패키지 몸체는 몰딩 게이트로 몰딩 컴파운드를 주입하는 트랜스퍼 몰딩 공정에 의해 형성되고, 상기 몰딩 게이트는 하부 게이트인 것을 특징으로 하는 패키지.
  6. 제4항에 있어서, 상기 반도체 칩의 표면은 폴리이미드로 코팅되어 있는 것을 특징으로 하는 패키지.
  7. 제4항에 있어서, 상기 반도체 칩의 표면 위로 올라와 있는 내부 리드의 상기 반도체 칩의 표면을 향한 면에는 폴리이미드가 코팅되어 있는 것을 특징으로 하는 패키지.
  8. 제4항 또는 제5항에 있어서, 상기 반도체 칩의 밑면은 상기 패키지 몸체의 밑면과 일치하는 것을 특징으로 하는 패키지.
KR1019950049660A 1995-12-14 1995-12-14 본딩 와이어에 의해 반도체 칩이 지지되는 반도체 칩 패키지 KR0163306B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1019950049660A KR0163306B1 (ko) 1995-12-14 1995-12-14 본딩 와이어에 의해 반도체 칩이 지지되는 반도체 칩 패키지
JP8333674A JPH09181225A (ja) 1995-12-14 1996-12-13 半導体チップパッケージ及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950049660A KR0163306B1 (ko) 1995-12-14 1995-12-14 본딩 와이어에 의해 반도체 칩이 지지되는 반도체 칩 패키지

Publications (2)

Publication Number Publication Date
KR970053657A KR970053657A (ko) 1997-07-31
KR0163306B1 true KR0163306B1 (ko) 1998-12-01

Family

ID=19439925

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950049660A KR0163306B1 (ko) 1995-12-14 1995-12-14 본딩 와이어에 의해 반도체 칩이 지지되는 반도체 칩 패키지

Country Status (2)

Country Link
JP (1) JPH09181225A (ko)
KR (1) KR0163306B1 (ko)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH056951A (ja) * 1991-06-27 1993-01-14 Toshiba Corp 半導体装置及びその製造方法
JPH06188333A (ja) * 1992-12-17 1994-07-08 Fujitsu Ltd 半導体装置
JPH09134996A (ja) * 1995-11-07 1997-05-20 Matsushita Electron Corp 樹脂封止型半導体装置及びその製造方法
JPH09134993A (ja) * 1995-11-08 1997-05-20 Hitachi Ltd リードフレームおよびそれを用いた半導体集積回路装置ならびにその製造方法

Also Published As

Publication number Publication date
JPH09181225A (ja) 1997-07-11
KR970053657A (ko) 1997-07-31

Similar Documents

Publication Publication Date Title
KR100255550B1 (ko) 오프셋 와이어 본드 및 지지블록 공동을 사용한 양면 와이어 본드된 집적 회로 칩 패키지 및 그 제조방법
KR101031394B1 (ko) 광 센서 패키지
US6664616B2 (en) Semiconductor device and manufacturing method thereof
KR930004246B1 (ko) 수지밀봉형 반도체장치
US20030218245A1 (en) Semiconductor device and a method of manufacturing the same
US20020121680A1 (en) Ultra-thin semiconductor package device and method for manufacturing the same
US20070145570A1 (en) Semiconductor device
KR100225333B1 (ko) 리이드프레임및반도체장치
JPH1167809A (ja) 半導体装置
US8318548B2 (en) Method for manufacturing semiconductor device
KR100600690B1 (ko) 반도체장치및그제조방법
KR100366111B1 (ko) 수지봉합형 반도체장치의 구조
US7781259B2 (en) Method of manufacturing a semiconductor using a rigid substrate
KR100829613B1 (ko) 반도체 칩 패키지 및 그 제조 방법
JP3173250B2 (ja) 樹脂封止型半導体装置の製造方法
KR0163306B1 (ko) 본딩 와이어에 의해 반도체 칩이 지지되는 반도체 칩 패키지
KR0167457B1 (ko) 다이 부착과 동시에 와이어 본딩이 이루어지는 와이어 본딩 장치
JP2005277434A (ja) 半導体装置
KR100221918B1 (ko) 칩 스케일 패키지
US11239130B2 (en) Selective molding for integrated circuit
KR100201379B1 (ko) 솔더블을 이용한 반도체 칩 부착방법 및 구조
KR200245729Y1 (ko) 반도체패키지구조
JPH10303232A (ja) 電気回路モジュールとその製造方法
JPS6151852A (ja) プリント基板およびその製造方法
KR950000516B1 (ko) 반도체 조립장치

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20080901

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee