KR20180024366A - 반도체 패키지 및 이의 제조방법 - Google Patents

반도체 패키지 및 이의 제조방법 Download PDF

Info

Publication number
KR20180024366A
KR20180024366A KR1020160110419A KR20160110419A KR20180024366A KR 20180024366 A KR20180024366 A KR 20180024366A KR 1020160110419 A KR1020160110419 A KR 1020160110419A KR 20160110419 A KR20160110419 A KR 20160110419A KR 20180024366 A KR20180024366 A KR 20180024366A
Authority
KR
South Korea
Prior art keywords
terminal
hole
substrate
pcb substrate
package body
Prior art date
Application number
KR1020160110419A
Other languages
English (en)
Other versions
KR101859002B1 (ko
Inventor
최인숙
Original Assignee
(주)엔하이앤시
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by (주)엔하이앤시 filed Critical (주)엔하이앤시
Priority to KR1020160110419A priority Critical patent/KR101859002B1/ko
Publication of KR20180024366A publication Critical patent/KR20180024366A/ko
Application granted granted Critical
Publication of KR101859002B1 publication Critical patent/KR101859002B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3677—Wire-like or pin-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3672—Foil-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5383—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

본 발명은 봉상의 터미널 단자를 통해 PCB기판과 수직으로 연결되어 패키지 몸체의 하부로 터미널 단자가 노출될 수 있도록 한 구조로 이루어져 제조공정을 단순화하고 비용이 절감되며 전기적 전달 및 열방출 효과가 향상된 반도체 패키지 및 이의 제조방법에 관한 것이다.
즉, 본 발명은 몰딩에 의해 형성되는 패키지 몸체, 상기 패키지 몸체 내부에 구비되어 반도체 소자가 실장되고 회로패턴이 형성된 PCB기판, 상기 PCB기판의 회로패턴에 봉상으로 이루어진 터미널 단자;가 수직으로 연결되어 터미널 단자의 일부가 패키지 몸체의 외부로 돌출되되, 상기 터미널 단자의 일부분에는 앵커부가 터미널 단자의 단면보다 크게 형성되어 앵커부의 바닥면이 패키지 몸체의 표면상에 노출되도록 한 것을 특징으로 한다.

Description

반도체 패키지 및 이의 제조방법{Semiconductor package and manufacturing methode of the same}
본 발명은 봉상의 터미널 단자를 통해 PCB기판과 수직으로 연결되어 패키지 몸체의 하부로 터미널 단자가 노출될 수 있도록 한 구조로 이루어져 제조공정을 단순화하고 비용이 절감되며 전기적 전달 및 열방출 효과가 향상된 반도체 패키지 및 이의 제조방법에 관한 것이다.
일반적으로 반도체 패키지는 각종 전자장비에 사용되는 것으로, 그 구조는 세라믹(Al2O3)이나 AIN(Aluminum Nitride Substrate) 재질 등으로 이루어진 판에 구리재질의 회로패턴이 인쇄된 PCB기판(printed circuit board)상에 반도체 소자가 실장되며 별도의 리드프레임을 구부린 형태로 만들어 PCB기판의 회로패턴에 부착하고 EMC(Epoxy molding compound)와 같은 열경화성 소재로 몰딩하여 패키지 몸체를 형성한다.
그러나 종래의 반도체 패키지는 리드프레임으로 연결된 구조로 이루어지기 때문에, 리드프레임을 형성하기 위해 별도의 성형장치가 필요하고 그로 인해 제조비용이 상승하고 제조공정이 복잡해지며, 구조적으로 구부러진 리드프레임이 패키지 몸체 측면으로 노출되기 때문에 전기적 신호의 길이가 그만큼 길어지는 문제점이 있었다.
관련 선행기술로서 등록특허 제10-1163222호(반도체 패키지 및 그 제조방법)에는 전극패드가 구비된 일면과 이에 대향하는 타면을 포함하는 반도체 칩과, 상기 반도체 칩의 타면을 몰딩하며 상기 반도체 칩과 이격된 위치에 비아홀이 형성된 절연기재; 및 상기 비아홀에 매립된 도전성 충진재로 구성된 기술이 제시되어 있다.
상기 선행기술은 기판 및 리드프레임을 구성하지 않도록 하여 구성을 단순화한 기술로서, 전기적 신호가 단순히 도전성 충진재에 의해서만 전달되기 때문에 신호전달에 따른 오작동 우려가 있고, 절연기재는 몰딩에 의해 보호되지 않기 때문에외부 충격시 와이어 접촉부위가 이탈되는 등의 문제점이 발생한다.
본 발명은 상기와 같은 문제점을 해결하기 위해 안출한 것으로, 종래의 리드프레임을 사용하지 않고, 이를 대체할 수 있도록 한 봉상의 터미널 단자를 통해 일부는 PCB 기판과 수직으로 연결되며 터미널 단자의 또 다른 일부는 패키지 몸체의 하부로 노출될 수 있도록 한 구조로 이루어져 제조공정을 단순화하고 비용이 절감되며 전기적 전달 및 열방출 효과를 높이고자 한다.
본 발명은 몰딩에 의해 형성되는 패키지 몸체, 상기 패키지 몸체 내부에 구비되어 반도체 소자가 실장되고 회로패턴이 형성된 PCB기판,상기 PCB기판의 회로패턴에 봉상으로 이루어진 터미널 단자;가 수직으로 연결되어 터미널 단자의 일부가 패키지 몸체의 외부로 돌출되되, 상기 터미널 단자의 일부분에는 앵커부가 터미널 단자의 단면보다 크게 형성되어 앵커부의 바닥면이 패키지 몸체의 표면상에 노출되도록 한 것을 특징으로 한다.
또한 상기 PCB기판의 회로패턴이 형성된 부분에 일정깊이만큼 기판홀이 형성되어 터미널 단자의 일부가 삽입된 형태가 되는 것을 특징으로 한다.
또한 상기 패키지 몸체의 터미널 단자가 노출된 반대편에는 별도의 방열판이 구비되어 패키지 몸체의 표면상에 노출될 수 있도록 한 것을 특징으로 한다.
또한 상기 PCB기판의 회로패턴이 형성된 부분에 기판홀이 관통형성되고, 터미널 단자가 이를 관통하여 반대쪽으로 돌출시켜 별도의 기판부재와 연결될 수 있도록 한 것을 특징으로 한다.
아울러 몰딩에 의해 형성되는 패키지 몸체, 상기 패키지 몸체 내부에 구비되어 반도체 소자가 실장되고 회로패턴이 형성된 PCB기판, 상기 PCB기판의 회로패턴에 봉상으로 이루어진 터미널 단자;가 수직으로 연결되어 터미널 단자의 일부가 패키지 몸체의 외부로 돌출되되, 상기 패키지 몸체에는 터미널 단자가 수직으로 삽입될 수 있도록 몸체홀이 관통형성되고 상기 몸체홀의 내측에는 전도성 충진재가 채워지고 몸체홀의 양단부에는 열경화성 충진재가 채워져 마감처리가 될 수 있도록 한 것을 특징으로 한다.
또한 상기 PCB기판에는 몸체홀의 관통위치와 대응되는 부분에 기판홀이 수직으로 관통 형성되어, 터미널 단자가 몸체홀과 기판홀 모두 관통한 형태가 되는 것을 특징으로 한다.
또한 상기 몸체홀;은 터미널 단자의 단면보다 크게 형성되어 전도성 충진재가 채워지는 메인구멍과, 상기 메인구멍의 양단부에는 메인구멍의 단면보다 확장 형성된 마감구멍;이 형성되어 열경화성 충진재가 채워질 수 있도록 한 것을 특징으로 한다.
또한 상기 터미널 단자의 일단에 앵커부가 형성되어 마감구멍의 내측에 지지된 형태가 되는 것을 특징으로 한다.
또한 상기 PCB기판의 회로패턴에 별도의 리드가 부착되어 양측으로 길이를 연장하여 터미널 단자와 연결되되, 상기 리드와 몸체홀의 위치와 대응되는 부분에 리드홀에 수직으로 관통형성되어 터미널 단자가 몸체홀 리드홀 모두 관통한 형태가 되는 것을 특징으로 한다.
또한 반도체 패키지를 제조하는 제조방법에 있어서, 반도체 소자가 실장되고 회로패턴이 형성된 PCB기판을 준비하는 단계, 앵커부가 형성된 봉상의 터미널 단자를 PCB기판에 삽입하는 단계, 상기 터미널 단자가 삽입된 상태로 수지가 흘러나오지 않도록 앵커부의 바닥면이 금형장치에 밀착되어 앵커부의 바닥면이 노출된 형태로 패키지 몸체를 형성하는 단계;로 이루어지는 것을 특징으로 한다.
아울러 반도체 패키지를 제조하는 제조방법에 있어서, 반도체 소자가 실장되고 회로패턴이 형성된 PCB기판을 준비하는 단계, 상기 PCB기판의 회로패턴이 형성된 부분에 기판홀을 관통형성하는 단계, 상기 기판홀이 형성된 PCB기판을 금형장치에 넣고 몸체홀이 형성된 패키지 몸체를 형성하는 단계, 상기 몸체홀에 터미널 단자를 삽입하는 단계, 상기 몸체홀 내측에 전도성 충진재가 채워져 터미널 단자와 회로패턴이 연결되고, 몸체홀의 양단부에는 열경화성 충진재가 채워져 마감처리하는 단계;로 이루어지는 것을 특징으로 한다.
본 발명은 종래의 리드프레임을 사용하지 않고 이를 대체할 수 있도록 한 터미널 단자를 통해 제조공정을 단순화하고 제조비용을 절감하여 반도체 패키지의 생산성을 높일 수 있는 효과가 있다.
또한 봉상의 터미널 단자를 수직으로 PCB기판에 연결하여 패키지 몸체 외부로 터미널 단자가 최단거리로 노출될 수 있도록 하여 전기적 신호가 우수하며 열방출이 용이하고, 결합된 터미널 단자가 기둥역할을 하면서 외부 충격에도 견고한 구조로 이루어지는 효과가 있다.
도 1은 본 발명에 따른 반도체 패키지의 실시예 1을 나타낸 단면도
도 2는 본 발명에 따른 실시예 1의 터미널 단자가 노출된 저면부를 나타낸 도면
도 3은 본 발명의 실시예 1에서 패키지 몸체 성형전 터미널 단자를 PCB기판에 삽입하는 상태를 나타낸 도면
도 4는 본 발명에 따른 반도체 패키지의 실시예 2를 나타낸 단면도
도 5는 본 발명에 따른 반도체 패키지의 실시예 3을 나타낸 단면도
도 6 내지 8은 본 발명에 따른 실시예 3의 제조과정을 나타낸 도면
도 9는 본 발명에 따른 반도체 패키지의 실시예 4를 나타낸 단면도
도 10은 본 발명의 실시예 4에서 리드가 연결된 PCB기판의 상면부를 나타낸 도면
이하 본 발명의 바람직한 실시예를 첨부된 도면을 참조하여 상세히 설명하면 다음과 같다. 그리고 본 발명을 설명함에 있어서, 관련된 공지기능 혹은 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명을 생략한다.
종래의 반도체 패키지는 리드프레임으로 연결된 구조로 이루어지기 때문에, 리드프레임을 형성하기 위해 별도의 성형장치가 필요하고 그로 인해 제조비용이 상승하고 제조공정이 복잡해지며, 구조적으로는 구부러진 리드프레임이 패키지 몸체 측면으로 노출되기 때문에 전기적 신호의 길이가 그만큼 길어지는 문제점이 있었던 바,
본 발명은 종래의 리드프레임을 사용하지 않고, 이를 대체할 수 있도록 한 봉상의 터미널 단자(30)를 통해 일부는 PCB기판(20)과 수직으로 연결되며 터미널 단자(30)의 또 다른 일부는 패키지 몸체(10)의 하부로 노출될 수 있도록 한 구조로 이루어져 제조공정을 단순화하고 비용이 절감되며 전기적 전달 및 열방출 효과를 높이고자 한다.
아래에는 본 발명의 반도체 패키지를 총 4가지로 이루어진 실시예로 도면과 함께 설명하고자 한다.
본 발명의 실시예 1은 도 1에 도시한 바와 같이, 몰딩에 의해 형성되는 패키지 몸체(10), 상기 패키지 몸체(10) 내부에 구비되어 반도체소자(21)가 실장되고 회로패턴(22)이 형성된 PCB기판(20), 상기 PCB기판(20)의 회로패턴(22)에 봉상으로 이루어진 터미널 단자(30);가 수직으로 연결되어 터미널 단자(30)의 일부가 패키지 몸체(10)의 외부로 돌출되되, 상기 터미널 단자(30)의 일부분에는 앵커부(31)가 터미널 단자(30)의 단면보다 크게 형성되어 앵커부(31)의 바닥면이 패키지 몸체(10)의 표면상에 노출되도록 한 것을 특징으로 한다.
상기 패키지 몸체(10)는 에폭시 수지의 몰딩을 통해 형성되며 PCB기판(20) 전체를 감싸는 구조로 되어 있다. 그리고 상기 PCB기판(20)은 패키지 몸체(10) 내부에 마련되는 것으로, 하나 이상의 반도체소자(21)가 실장되고 구리재질의 회로패턴(22)이 인쇄되어 있으며, 상기 회로패턴(22)이 형성되는 부분에는 터미널 단자(30)가 일정깊이만큼 삽입될 수 있도록 기판홀(23)이 형성되어 있다. 즉, 기판홀(23)은 하단에 위치한 회로패턴(22)을 관통하고 기판의 일정 깊이까지 형성되어 있는 것이다.
상기 터미널 단자(30)는 금속재질로 구비되며 원형 또는 사각형으로 이루어진 봉으로 형성되어 있다. 실시예 1에서의 터미널 단자(30)는 일부가 PCB기판(20)의 기판홀(23)에 일정깊이만큼 삽입된 형태가 되고 회로패턴(22)과 전기적으로 연결되어 있으며, 이때 연결방법으로는 기판홀(23)과 터미널 단자(30)의 단면 편차를 적게두어 터미널 단자(30)가 억지 끼움 형태로 고정되거나, 끼워진 부분에 전도성 접착제를 통해 전기적 연결이 이루어질 수 있다.
또한 상기 터미널 단자(30)의 일부분에는 앵커부(31)가 일체로 형성되어 있다. 상기 앵커부(31)는 도 2에 도시한 바와 같이 터미널 단자(30)의 단면보다 크게 형성되어 패키지 몸체(10)의 표면상에 노출된 형태가 된다. 이와 같이 앵커부(31)의 바닥면을 패키지 몸체(10)의 표면상에 노출한 이유는, 금형장치(미도시)를 통해 패키지 몸체(10) 성형시 패키지 몸체(10)를 이루는 에폭시 수지가 터미널 단자(30)를 고정하고 있는 금형의 빈틈으로 새어나가는 것을 방지하기 위한 것이다. 따라서 실시예 1에서 터미널 단자(30)의 앵커부(31)는 패키지 몸체(10)를 형성하기 위한 필수적인 요소이다.
그리고 상기 패키지 몸체(10)의 터미널 단자(30)가 노출된 반대편에는 금속재질로 이루어진 별도의 방열판(40)을 더 구비하여, 방열판(40)이 패키지 몸체(10)의 표면상에 노출될 수 있도록 함으로써, 패키지 몸체(10) 내에서 발생하는 열을 방열판(40)을 통해 효과적으로 배출할 수 있게 되는 것이다.
상기 실시예 1에 따른 반도체 패키지를 제조하는 방법으로서,
반도체소자(21)가 실장되고 회로패턴(22)이 형성된 PCB기판(20)을 준비하는 단계, 앵커부(31)가 형성된 봉상의 터미널 단자(30)를 PCB기판(20)에 삽입하는 단계, 상기 터미널 단자(30)가 삽입된 상태로 수지가 흘러나오지 않도록 앵커부(31)의 바닥면이 금형장치에 밀착되어 앵커부(31)의 바닥면이 노출된 형태로 패키지 몸체(10)를 형성하는 단계;로 이루어지는 것이다.
이와 같이 실시예 1에서는 터미널 단자(30)를 구성하기 위한 별도의 가공공정이 존재하지 않고 도 3에 도시한 바와 같이 터미널 단자(30)를 PCB기판(20)에 그대로 삽입한 상태로 금형장치에 함께 넣어 성형함으로써, 반드시 리드프레임 가공이 있어야 하는 종래의 반도체 패키지에 비해 제조공정이 단순화되고 제조비용이 절감되어 생산성을 제고할 수 있고, 봉상의 터미널 단자(30)가 수직으로 연결된 구조로 이루어져 전기적 신호 길이가 최단거리가 되어 전기적 특성이 우수해지고 열방출 효과를 높일 수 있다.
본 발명의 실시예 2는 도 4에 도시한 바와 같이 전반적인 구조는 실시예 1과 동일하나, PCB기판(20)의 회로패턴(22)이 형성된 부분에 기판홀(23)이 관통형성되고, 터미널 단자(30)가 이를 관통하여 반대쪽으로 돌출시켜 별도의 기판부재(50)와 연결될 수 있도록 한 것을 특징으로 한다.
상기 실시예 2는 터미널 단자(30)가 노출된 반대편에 별도의 기판부재(50)를 더 구비하여, 기판부재(50)의 일면에 실장된 반도체소자(54)를 통해 반도체 패키지의 용량을 더욱 높이고 일부분을 노출시켜 방열성능도 함께 높일 수 있도록 한 것이다.
상기 기판부재(50)는 반도체소자(54)가 실장되고 터미널 단자(30)가 직접 연결되는 제1금속층(51)과, 일면이 패키지 몸체(10)의 표면에 노출되어 열방출이 이루어지는 제2금속층(52)과, 상기 제1금속층(51)과 제2금속층(52) 사이에 마련되어 서로 열전달이 이루어질 수 있도록 절연층(53);으로 구성되어 있다. 상기 절연층(53)은 접착제 형태로 이루어져 제1금속층(51)과 제2금속층(52)이 서로 부착될 수 있도록 하고 전기적 전달은 이루어지지 않도록 하여 쇼트를 방지하는 것이다.
상기 기판부재(50)에 연결되는 터미널 단자(30)는 전도성 접착제에 의해 부착될 수 있으며, 접촉부분을 극대화하기 위해 터미널 단자(30)를 관통한 다음 끝 부분을 구부린 형태로 형성될 수 있다.
또한 상기 터미널 단자(30)의 일부분에는 앵커부(31)가 일체로 형성되어 있다. 상기 앵커부(31)는 터미널 단자(30)의 단면보다 크게 형성되어 패키지 몸체(10)의 표면상에 노출된 형태가 된다. 이와 같이 앵커부(31)의 바닥면을 패키지 몸체(10)의 표면상에 노출한 이유는, 실시예 1과 마찬가지로 금형장치(미도시)를 통해 패키지 몸체(10) 성형시 패키지 몸체(10)를 이루는 에폭시 수지가 터미널 단자(30)를 고정하고 있는 금형의 빈틈으로 새어나가는 것을 방지하기 위한 것이다. 따라서 실시예 2에서 터미널 단자(30)의 앵커부(31)는 패키지 몸체(10)를 형성하기 위한 필수적인 요소이다.
실시예 2의 제조방법의 경우,
실시예 1과 대비하여 터미널 단자(30)의 관통여부와 기판부재(50)의 구성의 차이만 존재하기 때문에, 제조방법은 반도체소자(21)가 실장되고 회로패턴(22)이 형성된 PCB기판(20)을 준비하는 단계, 앵커부(31)가 형성된 봉상의 터미널 단자(30)를 PCB기판(20)에 삽입하여 관통하는 단계, 상기 관통된 터미널 단자(30)의 끝 부분에 기판부재(50)를 연결하는 단계, 상기 터미널 단자(30)가 삽입된 상태로 수지가 흘러나오지 않도록 앵커부(31)의 바닥면이 금형장치에 밀착되어 앵커부(31)의 바닥면이 노출된 형태로 패키지 몸체(10)를 형성하는 단계;로 이루어진다.
본 발명의 실시예 3은 도 5에 도시한 바와 같이, 몰딩에 의해 형성되는 패키지 몸체(10), 상기 패키지 몸체(10) 내부에 구비되어 반도체소자(21)가 실장되고 회로패턴(22)이 형성된 PCB기판(20), 상기 PCB기판(20)의 회로패턴(22)에 봉상으로 이루어진 터미널 단자(30);가 수직으로 연결되어 터미널 단자(30)의 일부가 패키지 몸체(10)의 외부로 돌출되되, 상기 패키지 몸체(10)에는 터미널 단자(30)가 수직으로 삽입될 수 있도록 몸체홀(11)이 관통형성되고 상기 몸체홀(11)의 내측에는 전도성 충진재(60)가 채워지고 몸체홀(11)의 양단부에는 열경화성 충진재(70)가 채워져 마감처리가 될 수 있도록 한 것을 특징으로 한다.
상기 실시예 3은 패키지 몸체(10)에 수직으로 몸체홀(11)이 관통형성되고, 상기 몸체홀(11)의 관통위치와 대응되는 부분에 기판홀(23)이 수직으로 관통형성되어 터미널 단자(30)가 몸체홀(11)과 기판홀(23) 모두 관통한 형태가 되며, 몸체홀(11)의 터미널 단자(30)가 연결된 부분에는 전도성 충진재(60)가 채워져 전기적 연결이 이루어질 수 있도록 하고 양단부에는 열경화성 충진재(70)가 채워져 마감되는 구성이다.
실시예 3과 실시예 2는 터미널 단자(30)가 PCB를 관통한 구조는 동일하나, 실시예 2는 PCB기판(20)에 터미널 단자(30)를 먼저 삽입한 상태로 패키지 몸체(10)를 일체로 성형하는 반면, 실시예 3은 패키지 몸체(10)를 먼저 형성한 다음 패키지 몸체(10)에 수직으로 관통형성된 몸체홀(11)에 터미널 단자(30)를 삽입하는 구성이다. 따라서 실시예 3의 경우 실시에 2보다 제조공정이 복잡할 수 있으나, 전도성 충진재(60)에 의해 터미널 단자(30)와 PCB기판(20)의 내층에 위치한 회로패턴(22)에 전기적 연결이 우수하며, 터미널 단자(30)가 패키지 몸체(10)의 전체를 관통하는 형태가 되어 기둥역할을 함으로써 외부 충격에도 견고한 상태가 될 수 있다.
상기 몸체홀(11);은 터미널 단자(30)의 단면보다 크게 형성되어 전도성 충진재(60)가 채워지는 메인구멍(11a)과, 상기 메인구멍(11a)의 양단부에는 메인구멍(11a)의 단면보다 확장 형성된 마감구멍(11b);이 형성되어 열경화성 충진재(70)가 채워질 수 있도록 하는 것이 좋다. 즉, 메인구멍(11a)에 채워진 전도성 충진재(60)가 외부로 노출되지 않도록 양단에 마감구멍(11b)을 그보다 크게 하여 열경화성 충진재(70)가 채워지는 것이다.
또한 상기 터미널 단자(30)의 일단에 앵커부(31)가 형성되어 마감구멍(11b)의 내측에 지지된 형태가 되면, 터미널 단자(30)가 앵커부(31)의 마감구멍(11b) 내에서 정확한 위치에 자리 잡을 수 있도록 하고 터미널 단자(30)의 고정효과를 높이면서 제조과정에서 앵커부(31)가 메인구멍(11a)을 막는 형태가 되어 전도성 충진재(60)가 외부로 노출되는 것을 방지할 수 있다.
상기 실시예 3에 따른 반도체 패키지를 제조하는 방법으로는,
반도체소자(21)가 실장되고 회로패턴(22)이 형성된 PCB기판(20)을 준비하는 단계, 상기 PCB기판(20)의 회로패턴(22)이 형성된 부분에 기판홀(23)을 관통형성하는 단계, 상기 기판홀(23)이 형성된 PCB기판(20)을 금형장치에 넣고 몸체홀(11)이 형성된 패키지 몸체(10)를 형성하는 단계, 상기 몸체홀(11)에 터미널 단자(30)를 삽입하는 단계, 상기 몸체홀(11) 내측에 전도성 충진재(60)가 채워져 터미널 단자(30)와 회로패턴(22)이 연결되고, 몸체홀(11)의 양단부에는 열경화성 충진재(70)가 채워져 마감처리하는 단계;로 이루어진다.
상기 실시예 3의 제조방법은 실시예 1, 2와 다르게 도 6 내지 8에 도시한 바와 같이, 기판홀(23)이 형성된 PCB기판(20)에 패키지 몸체(10)를 먼저 형성한 다음 패키지 몸체(10)에 수직으로 관통형성된 몸체홀(11)에 터미널 단자(30)를 삽입하는 과정으로 이루어진다. 즉, 실시예 1, 2의 제조방법은 패키지 몸체(10)에 몸체홀(11)을 별도로 형성하지 않고 터미널 단자(30)와 일체로 패키지 몸체(10)가 형성되는 반면, 실시예 3의 제조방법은 패키지 몸체(10)에 몸체홀(11)을 형성한 다음 터미널 단자(30)를 삽입하고 전도성 충진재(60) 및 열경화성 충진재(70)를 채워서 터미널 단자(30)를 고정하는 것이다.
본 발명의 실시예 4는 도 9에 도시한 바와 같이, 전반적인 구조는 실시예 3과 동일하지만 PCB기판(20)을 직접 관통하지 않고 PCB기판(20)의 회로패턴(22)에 별도의 리드(80)가 부착되어 양측으로 길이를 연장하여 터미널 단자(30)와 연결되되, 상기 리드(80)와 몸체홀(11)의 위치와 대응되는 부분에 리드홀(81)에 수직으로 관통형성되어 터미널 단자(30)가 몸체홀(11) 리드홀(81) 모두 관통한 형태가 되는 구조이다.
상기와 같이 별도의 리드(80)를 더 부착한 이유는 PCB기판(20)에 터미널 단자(30)를 연결할 공간이 충분히 마련되지 않았을 때 리드(80)를 통해 연장하여 터미널 단자(30)를 연결하기 위함이다. 즉, 실시예 4에서는 PCB기판(20)에 기판홀(23)이 형성되어 있지 않고 판상의 리드(80)에 리드홀(81)이 형성되어 터미널 단자(30)가 몸체홀(11)과 리드홀(81)을 수직방향으로 관통한 상태가 되는 것이다.
이와 같이 리드(80)를 더 부착함으로써 제조공정은 더 늘어날 수 있으나, 짧은 형태의 리드(80)를 통해 종래의 리드프레임을 제조하는 비용 및 공정에 비해 생산성을 높일수 있고 실질적으로 패키지 몸체(10)의 외부로 노출되는 부분은 리드(80)가 아닌 터미널 단자(30)가 되기 때문에 전기적 전달 및 열방출 효과가 향상되는 것이다.
실시에 4의 제조방법으로는 도 10에 도시한 바와 같이 PCB기판(20)에 리드홀(81)이 형성된 리드(80)를 부착한 다음, 실시예 3과 마찬가지로 상기 리드(80)가 부착된 PCB기판(20)을 금형장치에 넣고 몸체홀(11)이 형성된 패키지 몸체(10)를 형성하는 단계, 상기 몸체홀(11)에 터미널 단자(30)를 삽입하는 단계, 상기 몸체홀(11) 내측에 전도성 충진재(60)가 채워져 터미널 단자(30)와 회로패턴(22)이 연결되고, 몸체홀(11)의 양단부에는 열경화성 충진재(70)가 채워져 마감처리하는 단계;로 이루어진다.
이상에서 본 발명은 상기 실시예를 참고하여 설명하였지만 본 발명의 기술사상 범위 내에서 다양한 변형실시가 가능함은 물론이다.
10 : 패키지 몸체 11 : 몸체홀
11a : 메인구멍 11b : 마감구멍
20 : PCB기판 21 : 반도체소자
22 : 회로패턴 23 : 기판홀
30 : 터미널단자 31 : 앵커부
40 : 방열판 50 : 기판부재
51 : 제1금속층 52 : 제2금속층
53 : 절연층 54 : 반도체소자
60 : 전도성 충진재 70 : 열경화성 충진재
80 : 리드 81 : 리드홀

Claims (11)

  1. 몰딩에 의해 형성되는 패키지 몸체(10),
    상기 패키지 몸체(10) 내부에 구비되어 반도체소자(21)가 실장되고 회로패턴(22)이 형성된 PCB기판(20),
    상기 PCB기판(20)의 회로패턴(22)에 봉상으로 이루어진 터미널 단자(30);가 수직으로 연결되어 터미널 단자(30)의 일부가 패키지 몸체(10)의 외부로 돌출되되, 상기 터미널 단자(30)의 일부분에는 앵커부(31)가 터미널 단자(30)의 단면보다 크게 형성되어 앵커부(31)의 바닥면이 패키지 몸체(10)의 표면상에 노출되도록 한 것을 특징으로 하는 반도체 패키지
  2. 제 1항에 있어서,
    상기 PCB기판(20)의 회로패턴(22)이 형성된 부분에 일정깊이만큼 기판홀(23)이 형성되어 터미널 단자(30)의 일부가 삽입된 형태가 되는 것을 특징으로 하는 반도체 패키지
  3. 제 1항에 있어서,
    상기 패키지 몸체(10)의 터미널 단자(30)가 노출된 반대편에는 별도의 방열판(40)이 구비되어 패키지 몸체(10)의 표면상에 노출될 수 있도록 한 것을 특징으로 하는 반도체 패키지
  4. 제 1항에 있어서,
    상기 PCB기판(20)의 회로패턴(22)이 형성된 부분에 기판홀(23)이 관통형성되고, 터미널 단자(30)가 이를 관통하여 반대쪽으로 돌출시켜 별도의 기판부재(50)와 연결될 수 있도록 한 것을 특징으로 하는 반도체 패키지
  5. 몰딩에 의해 형성되는 패키지 몸체(10),
    상기 패키지 몸체(10) 내부에 구비되어 반도체소자(21)가 실장되고 회로패턴(22)이 형성된 PCB기판(20),
    상기 PCB기판(20)의 회로패턴(22)에 봉상으로 이루어진 터미널 단자(30);가 수직으로 연결되어 터미널 단자(30)의 일부가 패키지 몸체(10)의 외부로 돌출되되, 상기 패키지 몸체(10)에는 터미널 단자(30)가 수직으로 삽입될 수 있도록 몸체홀(11)이 관통형성되고 상기 몸체홀(11)의 내측에는 전도성 충진재(60)가 채워지고 몸체홀(11)의 양단부에는 열경화성 충진재(70)가 채워져 마감처리가 될 수 있도록 한 것을 특징으로 하는 반도체 패키지
  6. 제 5항에 있어서,
    상기 PCB기판(20)에는 몸체홀(11)의 관통위치와 대응되는 부분에 기판홀(23)이 수직으로 관통 형성되어, 터미널 단자(30)가 몸체홀(11)과 기판홀(23) 모두 관통한 형태가 되는 것을 특징으로 하는 반도체 패키지
  7. 제 5항에 있어서,
    상기 몸체홀(11);은 터미널 단자(30)의 단면보다 크게 형성되어 전도성 충진재(60)가 채워지는 메인구멍(11a)과, 상기 메인구멍(11a)의 양단부에는 메인구멍(11a)의 단면보다 확장 형성된 마감구멍(11b);이 형성되어 열경화성 충진재(70)가 채워질 수 있도록 한 것을 특징으로 하는 반도체 패키지
  8. 제 7항에 있어서,
    상기 터미널 단자(30)의 일단에 앵커부(31)가 형성되어 마감구멍(11b)의 내측에 지지된 형태가 되는 것을 특징으로 하는 반도체 패키지
  9. 제 5항에 있어서,
    상기 PCB기판(20)의 회로패턴(22)에 별도의 리드(80)가 부착되어 양측으로 길이를 연장하여 터미널 단자(30)와 연결되되, 상기 리드(80)와 몸체홀(11)의 위치와 대응되는 부분에 리드홀(81)에 수직으로 관통형성되어 터미널 단자(30)가 몸체홀(11) 리드홀(81) 모두 관통한 형태가 되는 것을 특징으로 하는 반도체 패키지
  10. 반도체 패키지를 제조하는 제조방법에 있어서,
    반도체 소자가 실장되고 회로패턴이 형성된 PCB기판을 준비하는 단계,
    앵커부가 형성된 봉상의 터미널 단자를 PCB기판에 삽입하는 단계,
    상기 터미널 단자가 삽입된 상태로 수지가 흘러나오지 않도록 앵커부의 바닥면이 금형장치에 밀착되어 앵커부의 바닥면이 노출된 형태로 패키지 몸체를 형성하는 단계;로 이루어지는 것을 특징으로 하는 반도체 패키지의 제조방법
  11. 반도체 패키지를 제조하는 제조방법에 있어서,
    반도체 소자가 실장되고 회로패턴이 형성된 PCB기판을 준비하는 단계,
    상기 PCB기판의 회로패턴이 형성된 부분에 기판홀을 관통형성하는 단계,
    상기 기판홀이 형성된 PCB기판을 금형장치에 넣고 몸체홀이 형성된 패키지 몸체를 형성하는 단계,
    상기 몸체홀에 터미널 단자를 삽입하는 단계,
    상기 몸체홀 내측에 전도성 충진재가 채워져 터미널 단자와 회로패턴이 연결되고, 몸체홀의 양단부에는 열경화성 충진재가 채워져 마감처리하는 단계;로 이루어지는 것을 특징으로 하는 반도체 패키지의 제조방법

KR1020160110419A 2016-08-30 2016-08-30 반도체 패키지 및 이의 제조방법 KR101859002B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020160110419A KR101859002B1 (ko) 2016-08-30 2016-08-30 반도체 패키지 및 이의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160110419A KR101859002B1 (ko) 2016-08-30 2016-08-30 반도체 패키지 및 이의 제조방법

Publications (2)

Publication Number Publication Date
KR20180024366A true KR20180024366A (ko) 2018-03-08
KR101859002B1 KR101859002B1 (ko) 2018-06-28

Family

ID=61726088

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160110419A KR101859002B1 (ko) 2016-08-30 2016-08-30 반도체 패키지 및 이의 제조방법

Country Status (1)

Country Link
KR (1) KR101859002B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111584477A (zh) * 2019-02-15 2020-08-25 富士电机株式会社 半导体模块和半导体模块的制造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6151852A (ja) * 1984-08-21 1986-03-14 Ibiden Co Ltd プリント基板およびその製造方法
KR20110001154A (ko) * 2009-06-29 2011-01-06 주식회사 하이닉스반도체 반도체 패키지
KR20110020571A (ko) * 2009-08-24 2011-03-03 삼성전기주식회사 핀 그리드 어래이 패키지 및 그 제조방법
KR20140077532A (ko) * 2012-12-14 2014-06-24 삼성전기주식회사 전력 모듈 패키지 및 그 제조방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6151852A (ja) * 1984-08-21 1986-03-14 Ibiden Co Ltd プリント基板およびその製造方法
KR20110001154A (ko) * 2009-06-29 2011-01-06 주식회사 하이닉스반도체 반도체 패키지
KR20110020571A (ko) * 2009-08-24 2011-03-03 삼성전기주식회사 핀 그리드 어래이 패키지 및 그 제조방법
KR20140077532A (ko) * 2012-12-14 2014-06-24 삼성전기주식회사 전력 모듈 패키지 및 그 제조방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111584477A (zh) * 2019-02-15 2020-08-25 富士电机株式会社 半导体模块和半导体模块的制造方法

Also Published As

Publication number Publication date
KR101859002B1 (ko) 2018-06-28

Similar Documents

Publication Publication Date Title
CN109935574B (zh) 半导体模块和用于生产半导体模块的方法
JP5383621B2 (ja) パワー半導体装置
KR101920915B1 (ko) 방열구조를 갖는 반도체 패키지
JP6044473B2 (ja) 電子装置およびその電子装置の製造方法
US20170127567A1 (en) Electronic device equipped with a heat sink
US10985093B2 (en) Semiconductor device and method for producing semiconductor device
US20090289352A1 (en) Semiconductor device and a method for manufacturing the semiconductor device
JP5446302B2 (ja) 放熱板とモジュール
KR20130124856A (ko) 반도체 소자 리드프레임 및 이를 이용한 반도체 소자 패키지
US10453780B2 (en) Electronic circuit, production method thereof, and electronic component
KR20170054842A (ko) 방열부재 및 이를 구비한 인쇄회로기판
JP2006147723A (ja) 半導体素子用の電気回路基板
WO2014203521A1 (ja) 電子装置
US9099451B2 (en) Power module package and method of manufacturing the same
JP2005142189A (ja) 半導体装置
KR101859002B1 (ko) 반도체 패키지 및 이의 제조방법
JP2007036013A (ja) 回路装置およびその製造方法
US20080111216A1 (en) Component arrangement comprising a carrier
CN106469704A (zh) 半导体芯片封装件、系统以及制造方法
JP2009158769A (ja) 半導体装置
KR101067138B1 (ko) 파워 모듈 및 그 제조방법
US20140312484A1 (en) Electronic assembly for mounting on electronic board
WO2016188566A1 (en) Optoelectronic package device and method for producing the same
JP2015002323A (ja) 電子装置
CN112154523B (zh) 电阻器

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right