JPH02201942A - 樹脂封止半導体装置 - Google Patents
樹脂封止半導体装置Info
- Publication number
- JPH02201942A JPH02201942A JP2037489A JP2037489A JPH02201942A JP H02201942 A JPH02201942 A JP H02201942A JP 2037489 A JP2037489 A JP 2037489A JP 2037489 A JP2037489 A JP 2037489A JP H02201942 A JPH02201942 A JP H02201942A
- Authority
- JP
- Japan
- Prior art keywords
- resin
- semiconductor chip
- chip
- semiconductor
- die pad
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 45
- 239000011347 resin Substances 0.000 title claims abstract description 37
- 229920005989 resin Polymers 0.000 title claims abstract description 37
- 230000008602 contraction Effects 0.000 abstract description 2
- 239000004020 conductor Substances 0.000 description 3
- 230000003111 delayed effect Effects 0.000 description 2
- 238000001721 transfer moulding Methods 0.000 description 2
- 230000005856 abnormality Effects 0.000 description 1
- 238000005266 casting Methods 0.000 description 1
- 238000005336 cracking Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000007789 sealing Methods 0.000 description 1
- 239000011800 void material Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、リードフレームのグイバンド部に固定された
半導体チップを樹脂体で包囲した樹脂封止半導体装置に
関する。
半導体チップを樹脂体で包囲した樹脂封止半導体装置に
関する。
（従来の技術〕
第２図は従来の樹脂封止半導体装置を示し、半導体チッ
プ１をリードフレームのダイパッド部２の上にグイボン
ドペーストなどにより接着し、その半導体チップ１の上
面の電極とリードフレームのインナーリード部３とをＡ
ｕ線などの導線４でワイヤボンディングにより接続し、
半導体チップ１゜グイパッド部２．導線４．インナーリ
ード部３の導ｖａ４との接続部を樹脂体５が包囲するよ
うにしてトランスファモールド等により樹脂封止を行っ
たものである。樹脂体５はゲート６より注型される。
プ１をリードフレームのダイパッド部２の上にグイボン
ドペーストなどにより接着し、その半導体チップ１の上
面の電極とリードフレームのインナーリード部３とをＡ
ｕ線などの導線４でワイヤボンディングにより接続し、
半導体チップ１゜グイパッド部２．導線４．インナーリ
ード部３の導ｖａ４との接続部を樹脂体５が包囲するよ
うにしてトランスファモールド等により樹脂封止を行っ
たものである。樹脂体５はゲート６より注型される。
第２図に示した構造では、ダイパッド部２の一面上には
半導体チップ１が存在するが、他面上には直接樹脂体５
が接するため、樹脂体５の厚さはダイパッド部２の両側
で異なっている。従って、例えばトランスファモールド
成形する場合など、樹脂の流動状況が半導体チップｌの
面上とダイパッド部の裏面上では不均一となり、半導体
チップ１側では樹脂の流動がやや遅れる。このためゲー
ト６と反対側の半導体チップの側面部に空洞が発生しや
すく、樹脂の完全な充填ができないという問題があった
。
半導体チップ１が存在するが、他面上には直接樹脂体５
が接するため、樹脂体５の厚さはダイパッド部２の両側
で異なっている。従って、例えばトランスファモールド
成形する場合など、樹脂の流動状況が半導体チップｌの
面上とダイパッド部の裏面上では不均一となり、半導体
チップ１側では樹脂の流動がやや遅れる。このためゲー
ト６と反対側の半導体チップの側面部に空洞が発生しや
すく、樹脂の完全な充填ができないという問題があった
。
さらに上記のよ・）にダイパッド部２の両側での樹脂体
５の厚さが異なっているため、温度サイクル試験におい
て樹脂体５のそり、クランクの発生などが起こりやすい
問題があった。
５の厚さが異なっているため、温度サイクル試験におい
て樹脂体５のそり、クランクの発生などが起こりやすい
問題があった。
本発明の課題は、上記の問題を解決し、半導体チップ側
面での空洞や樹脂体のそりあるいはクラックの発生等が
ない樹脂封止半導体装置を提供することにある。
面での空洞や樹脂体のそりあるいはクラックの発生等が
ない樹脂封止半導体装置を提供することにある。
上記の課題の解決のため、本発明は、リードフレームの
ダイパッド部の一面上に固定され、上面の電極とリード
フレームのインナーリード部とが接続される半導体チッ
プが樹脂体によって包囲される樹脂封止半導体装置にお
いて、ダイパッド部の他面上に前記半導体チップと同一
寸法、形状の半導体素体が樹脂体の厚さ方向の中央に位
置するダイパッド部に対し、半導体チップと対称に固定
されたものとする。
ダイパッド部の一面上に固定され、上面の電極とリード
フレームのインナーリード部とが接続される半導体チッ
プが樹脂体によって包囲される樹脂封止半導体装置にお
いて、ダイパッド部の他面上に前記半導体チップと同一
寸法、形状の半導体素体が樹脂体の厚さ方向の中央に位
置するダイパッド部に対し、半導体チップと対称に固定
されたものとする。
［作用］
リードフレームのダイパッド部の一面上に半導体チップ
が、他面上に同一寸法、形状の半導体素体、すなわちダ
ミーチップが対称的にそれぞれ存在することにより、リ
ードフレームの一方の側のゲートから注型される樹脂の
流動経路は金型のキャビティの厚さ方向の中央に置かれ
るグイバット部の両側で同様となる。従って半導体チッ
プおよびダミーチップと型との間の空隙を通る樹脂の流
動状態は一様となり、半導体チップおよびダミーチップ
のゲートと反対側の側面で双方の経路を介しての樹脂が
合流し、空洞の発生が低減する。
が、他面上に同一寸法、形状の半導体素体、すなわちダ
ミーチップが対称的にそれぞれ存在することにより、リ
ードフレームの一方の側のゲートから注型される樹脂の
流動経路は金型のキャビティの厚さ方向の中央に置かれ
るグイバット部の両側で同様となる。従って半導体チッ
プおよびダミーチップと型との間の空隙を通る樹脂の流
動状態は一様となり、半導体チップおよびダミーチップ
のゲートと反対側の側面で双方の経路を介しての樹脂が
合流し、空洞の発生が低減する。
また、このようにし′Ｃ樹脂封止された半導体装置では
、樹脂容積は厚さ方向の中央のダイパッド部の両側で同
じとなり、両側の樹脂体の歪はバランスがとれる。さら
に、ダイパッド部の両面に同一材質、同一寸法、形状の
半導体チップとダミーチップが存在するため、温度変動
時の膨張、収縮が均一となり、温度サイクル試験などの
際の樹脂体のそりあるいはクラックの発生も低減する。
、樹脂容積は厚さ方向の中央のダイパッド部の両側で同
じとなり、両側の樹脂体の歪はバランスがとれる。さら
に、ダイパッド部の両面に同一材質、同一寸法、形状の
半導体チップとダミーチップが存在するため、温度変動
時の膨張、収縮が均一となり、温度サイクル試験などの
際の樹脂体のそりあるいはクラックの発生も低減する。
第１図は本発明の一実施例を示し、第２図と共通の部分
には同一の符号が付されている０図から明らかなように
、リードフレームのダイパッド部２の半導体チップ１の
固定された面と反対側の面に、チップ１と同一寸法、形
状の半導体素体、すなわちダミーチップ７が接着されて
いる。従って、ゲート６より流入する樹脂は、半導体チ
ップ１の面上とダミーチップ７の面上をほぼ同時に流動
し、半導体チップ１およびダミーチップ７の反ゲート側
の側面に到達し、そこで合流するのでその付近に空洞が
発生することがなく、樹脂体５の完全充填が行われる。
には同一の符号が付されている０図から明らかなように
、リードフレームのダイパッド部２の半導体チップ１の
固定された面と反対側の面に、チップ１と同一寸法、形
状の半導体素体、すなわちダミーチップ７が接着されて
いる。従って、ゲート６より流入する樹脂は、半導体チ
ップ１の面上とダミーチップ７の面上をほぼ同時に流動
し、半導体チップ１およびダミーチップ７の反ゲート側
の側面に到達し、そこで合流するのでその付近に空洞が
発生することがなく、樹脂体５の完全充填が行われる。
Ｃ発明の効果〕
樹脂封止のためにトランスファモールドなどで注型され
る場合、金型のキャビティの一端に設けられたゲートよ
り流入した樹脂は抵抗の少ない側に流動しやすく、リー
ドフレームのダイパッド部の一面上に固定された半導体
チップの面上の空隙への流入が遅れる。このことは半導
体チップ面上の空隙とダイパッド部の他面上の空隙の厚
さの差その占める容積が大きいほど著しく、樹脂体内の
空洞などの発生の原因となる。
る場合、金型のキャビティの一端に設けられたゲートよ
り流入した樹脂は抵抗の少ない側に流動しやすく、リー
ドフレームのダイパッド部の一面上に固定された半導体
チップの面上の空隙への流入が遅れる。このことは半導
体チップ面上の空隙とダイパッド部の他面上の空隙の厚
さの差その占める容積が大きいほど著しく、樹脂体内の
空洞などの発生の原因となる。
本発明によれば、ダイパッド部の他面上に半導体チップ
と同一寸法、形状のダミーチップを固定し、ダイパッド
部に対して対称的な構造とすることにより上記の原因が
一挙に解消される。すなわちダイパッド部の両側におけ
る樹脂の流動バランスがとれ、空洞の発生が低減できる
。また半導体装置の樹脂体内の構造が対称的になるので
、温度の変動による歪もバランスがとれ、温度サイクル
試験における異常の発生も少なくなる。
と同一寸法、形状のダミーチップを固定し、ダイパッド
部に対して対称的な構造とすることにより上記の原因が
一挙に解消される。すなわちダイパッド部の両側におけ
る樹脂の流動バランスがとれ、空洞の発生が低減できる
。また半導体装置の樹脂体内の構造が対称的になるので
、温度の変動による歪もバランスがとれ、温度サイクル
試験における異常の発生も少なくなる。
第１図は本発明の一実施例の断面図、第２図は従来例の
断面図である。 １：半導体チップ、２：リードフレームダイパッド部、
３：インナーリード部、４：導線、５：代理人ｆｌ−ｚ
ア［山 口 歳
断面図である。 １：半導体チップ、２：リードフレームダイパッド部、
３：インナーリード部、４：導線、５：代理人ｆｌ−ｚ
ア［山 口 歳
Claims (1)
- （１）リードフレームのダイパッド部の一面上に固定さ
れ、上面の電極とリードフレームのインナーリード部と
が接続される半導体チップが樹脂体によって包囲される
ものにおいて、ダイパッド部の他面上に前記半導体チッ
プと同一寸法、形状の半導体素体が樹脂体の厚さ方向の
中央に位置するダイパッド部に対し半導体チップと対称
に固定されたことを特徴とする樹脂封止半導体置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2037489A JPH02201942A (ja) | 1989-01-30 | 1989-01-30 | 樹脂封止半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2037489A JPH02201942A (ja) | 1989-01-30 | 1989-01-30 | 樹脂封止半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02201942A true JPH02201942A (ja) | 1990-08-10 |
Family
ID=12025283
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2037489A Pending JPH02201942A (ja) | 1989-01-30 | 1989-01-30 | 樹脂封止半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02201942A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5347429A (en) * | 1990-11-14 | 1994-09-13 | Hitachi, Ltd. | Plastic-molded-type semiconductor device |
| JPH06295970A (ja) * | 1993-04-08 | 1994-10-21 | Seiko Epson Corp | 半導体装置及び半導体装置製造方法 |
-
1989
- 1989-01-30 JP JP2037489A patent/JPH02201942A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5347429A (en) * | 1990-11-14 | 1994-09-13 | Hitachi, Ltd. | Plastic-molded-type semiconductor device |
| JPH06295970A (ja) * | 1993-04-08 | 1994-10-21 | Seiko Epson Corp | 半導体装置及び半導体装置製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2670408B2 (ja) | 樹脂封止型半導体装置及びその製造方法 | |
| US6118184A (en) | Semiconductor device sealed with a sealing resin and including structure to balance sealing resin flow | |
| US6281566B1 (en) | Plastic package for electronic devices | |
| JP2000323623A (ja) | 半導体装置 | |
| WO1998029903A1 (en) | Resin-encapsulated semiconductor device and method for manufacturing the same | |
| JPH0590319A (ja) | 半導体デバイスを封止する方法および装置 | |
| TWI521658B (zh) | 半導體裝置及其製造方法 | |
| JP6253531B2 (ja) | 半導体装置 | |
| JPH06216303A (ja) | リードフレーム、その製造方法およびそれを用いた半導体集積回路装置の製造方法 | |
| JPH0350758A (ja) | 樹脂封止型半導体装置 | |
| JP5956783B2 (ja) | 半導体装置の製造方法 | |
| TWI452663B (zh) | Semiconductor device and manufacturing method thereof | |
| JPH08191114A (ja) | 樹脂封止型半導体装置およびその製造方法 | |
| JP2890662B2 (ja) | 樹脂封止型半導体装置の製造方法とそれに用いるリードフレーム | |
| CN102169866A (zh) | 半导体器件和制造半导体器件的方法 | |
| JPS6281738A (ja) | リ−ドフレ−ムおよびそれを用いた半導体装置 | |
| JP3429245B2 (ja) | 半導体装置及びその製造方法 | |
| JP2586835B2 (ja) | 半導体集積回路 | |
| JP2012109435A (ja) | 半導体装置の製造方法 | |
| JPH02201942A (ja) | 樹脂封止半導体装置 | |
| JP2016192523A (ja) | 半導体装置の製造方法 | |
| JP3226244B2 (ja) | 樹脂封止型半導体装置 | |
| KR940007950B1 (ko) | 수지밀봉형 반도체장치 | |
| JP2861725B2 (ja) | 半導体装置及びそのリードフレーム | |
| JP3847432B2 (ja) | 樹脂封止半導体装置及びその製造方法 |