KR100414450B1 - 수지봉지형반도체장치및그제조방법 - Google Patents

수지봉지형반도체장치및그제조방법 Download PDF

Info

Publication number
KR100414450B1
KR100414450B1 KR1019960003828A KR19960003828A KR100414450B1 KR 100414450 B1 KR100414450 B1 KR 100414450B1 KR 1019960003828 A KR1019960003828 A KR 1019960003828A KR 19960003828 A KR19960003828 A KR 19960003828A KR 100414450 B1 KR100414450 B1 KR 100414450B1
Authority
KR
South Korea
Prior art keywords
semiconductor element
resin
semiconductor device
heat sink
lead
Prior art date
Application number
KR1019960003828A
Other languages
English (en)
Inventor
데츠야 오오츠키
Original Assignee
세이코 엡슨 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 세이코 엡슨 가부시키가이샤 filed Critical 세이코 엡슨 가부시키가이샤
Application granted granted Critical
Publication of KR100414450B1 publication Critical patent/KR100414450B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/06—Containers; Seals characterised by the material of the container or its electrical properties
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48253—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a potential ring of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/1016—Shape being a cuboid
    • H01L2924/10162—Shape being a cuboid with a square active surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Abstract

본 발명의 수지 봉지형 반도체 장치는 전극부와 부착면을 갖는 반도체 소자와, 반도체 소자가 설치되는 설치면을 가지고 반도체 소자를 냉각하는 방열체와, 반도체 소자와 방열체와의 사이에 개재하고 반도체 소자의 부착면의 범위내에 들어가는 형상으로 설치면에 설치되는 접합층과, 반도체 소자와 접착층을 접착하는 접착층과, 리드와, 리드와 반도체 소자의 전극부를 접속하는 와이어와, 반도체 소자, 방열체, 리드의 일부 및 와이어를 봉지하는 수지 패키지를 포함한다.

Description

수지 봉지형 반도체 장치 및 그 제조방법
(발명의 배경)
발명의 분야
본 발명은 방열체를 가지는 수지 봉지형(封止型) 반도체 장치 및 그 제조방법에 관한 것이다.
관련 기술의 설명
근래, VLSI 등의 소비전력의 증대에 따라서, 저비용으로 방열성을 높히고자 하는 요구가 높아지고 있다. 여기에 대처하기 위해, 재료면에서는 리드 프레임이나 봉지용 수지의 열전도성을 높히는 것이 검토되고, 구조면에서는 리드 프레임·디자인의 변경이나 히트싱크, 즉 방열체의 부가에 의한 방열성의 향상이 검토되고 있다. 특히, 방열체의 부가에 의한 패키지의 방열성의 개선은 소비전력이 1 칩당 2W 정도까지의 LSI에 있어서는, 가장 정설인 대책으로 고려되고 있다.
그리고, 상술의 방열이란 관점으로부터, 특개평 6-53390 호 공보에는 열전도성의 높은 방열체를 이용하여, 그 방열체가 다이패드의 대용으로 되어진 구조가 개시되어 있다. 이 구성에 의하면, 방열성에 있어서 우수한 반도체 장치를 얻을 수 있다.
또한, 상기 방열체에 은등의 도금처리를 실시하여 반도체 소자를 장착하면, 방열체와 반도체 칩과의 열전도성 또는 전기적인 전도성을 높힐 수 있다.
그러나, 은등의 도금은 수지와의 접착성에 약하기 때문에, 수지봉지를 행하여 수지 봉지형의 반도체 장치로 하면, 상기 반도체 장치는, 방열체와 수지와의 접착성이 약하기 때문에, 양자사이에 간격이 형성되기 쉽다. 그리하여, 이 간격에 물이 고이면, 반도체 장치가 방열했을 때에 수증기로 되어 팽창 하고, 간격이 넓어짐과 동시에, 방열체와 반도체 칩을 박리시켜 버리는 일이 있게 된다.
발명의 개요
본 발명의 목적은, 방열체와 수지와의 접착성이 우수하고 높은 방열특성을 갖는 수지 봉지형 반도체 장치 및 그 제조 방법을 제공하는데 있다.
본 발명의 수지 봉지형 반도체 장치는 전극부와 다른 부재에 부착되는 부착면을 갖는 반도체 소자와, 상기 반도체 소자가 설치되는 설치면을 가지고, 상기 반도체 소자를 냉각하는 방열체와, 상기 반도체 소자의 상기 부착면에 접촉하고, 상기 반도체 소자의 부착면의 범위내에 들어가는 형상으로 상기 설치면에 설치되며, 상기 방열체의 표면보다도 도전성이 높은 접합층과, 상기 반도체 소자와 상기 방열층을 접착하는 접착층과, 리드와, 상기 리드와 상기 반도체 소자의 전극부를 접속하는 와이어와, 상기 반도체 소자, 상기 방열체, 상기 리드의 일부, 및 상기 와이어를 봉지하는 수지 패키지를 포함한다.
상기 반도체 장치에 의하면, 방열체에 설치되는 접합층이 반도체 소자의 부착면의 범위내에 들어가는 형상을 이루고 있기 때문에, 접합층이 반도체 소자로부터 돌출하지 않도록 되어 있다. 따라서, 수지 패키지가 접합층에 접촉하지 않고 방열체를 봉지하기 때문에, 수지 패키지와의 접착성이 뛰어나게 된다.
본 발명의 수지 봉지형 반도체 장치에 있어서는, 상기 방열체가 도전성을 갖고, 상기 반도체 소자의 상기 부착면과, 상기 방열체의 상기 설치면이 전기적으로 도통(導通)되고, 상기 접합층이 상기 방열체의 표면보다도 도전성이 높은 것이 바람직하다.
즉, 방열체는 방열성을 높히기 위해 전열성이 뛰어난 것에 더하며, 도전성을 갖는 것이 바람직하다. 도전성을 갖는 재료로서는, 예를들면, 금, 은, 동등의 금속을 들 수 있다. 그리고, 반도체 소자의 취부면과 방열체의 설치면을 통과하여, 반도체 소자와 방열체가 전기적으로 도통(導通)되도록 구성하는 것이 바람직하다. 이렇게 함으로써, 예를들면, 방열체를 부전위(負電位)로 하여 반도체 소자를 접지시킬 수 있다.
또한, 반도체 소자의 부착면과 방열체의 설치면과의 사이에 존재하는 접합층은, 방열체의 표면보다도 도전성이 높은 것이 바람직하다. 도전성이 높은 접합층이 개재하는 것으로, 부착면과 설치면과의 사이의 전기적 도통을 양호하게 도모할 수 있다. 상기 반도체 장치의 예로서, 방열체를 동으로 구성하고, 접합층을 은으로 구성하는 경우를 들 수 있다.
본 발명의 수지 봉지형 반도체 장치에 있어서는, 상기 설치면에 있어서의 상기 접합층이외의 영역에, 상기 방열체의 표면보다도 도전성이 높은 도전층이 설치되는 것이 바람직하다.
그리고, 반도체 소자의 전극부와 방열체와의 접속, 또는 리드와 방열체와의 접속을 도전층을 거쳐서 행할 수 있다. 그 결과, 방열체를 거쳐서, 전극부와 리드와의 접속을 행하게 되기 때문에, 리드 설계의 자유도가 향상한다. 도전층의 재료로서, 예를들면, 금, 은, 동등의 금속을 들 수 있다.
본 발명의 수지 봉지형 반도체 장치에 있어서, 상기 도전층은 상기 접합층의 외주를 연속적으로 둘러싸는 형상을 하는 것이나, 상기 와이어와 동일한 직경으로점형상을 이루는 것이 제안되고 있다.
접합층의 외주를 연속적으로 둘러싸는 형상의 도전층에 의하면, 반도체 소자의 전극부 또는 리드와 도전층과의 와이어에 의한 접속을 용이하게 행할 수 있다.
와이어와 동일한 직경으로 점형상을 이루는 도전층에 의하며, 와이어와의 접속에 필요한 최저한의 크기이기 때문에, 수지 패키지와 도전층과의 접촉면적을 최소한으로 억제할 수 있다. 도전층은 수지와의 접착성이 떨어지기 때문에, 접촉 면적을 최소한으로 억제하는 것으로, 수지 패키지와 도전층과의 박리를 최소한으로 억제할 수 있다.
본 발명의 수지 봉지형 반도체 장치에 있어서는, 상기 접합층은 상기 방열체의 표면보다도 전열성이 높은 것이 바람직하다.
이같이 함으로써, 반도체 소자에 생긴 열을 효율적으로 방열체에 전달하여, 반도체 소자를 유효하게 냉각할 수 있다.
특히, 상기 수지 패키지가 상기 방열체의 일부를 노출시켜 봉지하는 경우에는 방열체의 방열 효율이 한층 양호하게 된다.
본 발명의 수지 봉지형 반도체 장치의 제조방법은, 방열체의 설치면에 반도체 소자의 부착면의 범위내에 들어가는 형상으로 상기 방열체의 표면 보다도 도전성이 높은 접합층을 설치하는 공정과, 상기 접합층과 상기 반도체 소자의 상기 부착면을 접촉시켜, 접착제를 거쳐서 상기 방열체와 상기 반도체 소자를 접착하는 공정과, 상기 반도체 소자의 전극부와 리드를 와이어로 접속하는 공정과, 상기 반도체 소자, 상기 방열체, 상기 리드의 일부, 및 상기 와이어를 수지에 의해 봉지하여수지 패키지를 형성하는 공정을 포함한다.
또한, 본 발명의 수지 봉지형 반도체 장치의 제조방법은, 방열체의 설치면에 반도체 소자의 부착면의 범위내에 들어가는 형상의 접합층을 설치하는 공정과, 한 쪽면에 형성되는 대직경 구멍과 다른쪽면에 형성되는 소직경 구멍이 통하게 되는 연통(連通)하여 이루는 구멍을 갖는 마스크를 이용하고, 상기 소직경 구멍을 상기 방열체의 설치면에 맞대어, 전기도금의 방법에 의해 와이어와 동일한 직경으로 점형상의 도전층을 형성하는 공정과, 접착제를 거쳐서 상기 접합층과 상기 반도체 소자의 부착면을 접착하는 공정과, 상기 반도체 소자의 전극부와 리드를 와이어로 접속하고, 상기 반도체 소자의 전극부와 상기 도전층을 와이어로 접속하며, 상기 리드와 상기 도전층을 와이어로 접속하는 공정과, 상기 반도체 소자, 상기 방열체, 상기 리드의 일부 및 상기 와이어를 수지에 의해 봉지하여 수지 패키지를 형성하는 공정을 포함한다.
이러한 제조방법에 의해, 본 발명의 반도체 장치를 효율좋게 제조할 수 있다.
특히, 한쪽면에 형성되는 대직경 구멍과 다른쪽면에 형성되는 소직경 구멍이 연통하여 이루는 연통 구멍을 갖는 마스크를 이용하면, 연통 구멍에 도금 재료의 흐름이 양호해지고, 작은 직경의 도전층이라도 용이하게 형성할 수 있다.
양호한 구체예의 상세한 설명
제 1 도는 본 발명의 실시형태에 따른 반도체 장치를 도시하고, 제 2 도의 I-I 선을 따라 절단한 상태를 모식적으로 도시한 단면도이고, 제 2 는 본 발명의실시형태에 따른 반도체 장치를 수지 패키지를 제외한 상태에서 모식적으로 도시한 평면도이다.
본 실시형태의 반도체 장치는, 방열체(10)와, 이 방열체 (10)에 부착된 반도체 소자(20)와, 복수의 리드(30)와, 반도체 소자(20)의 외측에 배치설치된 프레임 리드(32)를 갖고, 수지 패키지(40)에 의해 봉지되어 있다.
방열체(10)는 제 1 도에 도시한 바와 같이, 대직경부 (12)와, 상기 대직경부(12)에서 돌출하는 소직경부(14)로 구성되고, 단면형상이 거의 볼록 형상을 이루고 있다. 그리고, 대직경부(12)의 표면은 반도체 소자(20)를 설치하기 위한 설치면(16)이고, 소직경부(14)의 표면은 수지 패키지(40)로부터 노출하여 방열 효율을 향상시키도록 되어 있다.
방열체(10)는 에폭시 기판이나 세라믹으로 이루어진 것이라도 좋지만, 방열 효율을 향상시키기 위해, 동, 은, 또는 금등의 전열성의 높은 재료로 구성되는 것이 바람직하다. 특히, 경제성을 고려하여, 본 실시형태에서는 동이 이용되고 있다. 이들 금속은 도전성도 갖는다.
방열체(10)의 설치면(16)에는 접합층(22)이 설치되고, 이 접합층(22)을 거쳐서 반도체 소자(20)는 방열체(10)에 부착되도록 되어 있다. 접합층(22)은 전열성 및 도전성에 뛰어난 것으로, 예를 들면, 은, 금, 백금등을 들 수 있다. 특히, 경제성을 고려하여 본 실시형태에서는 은이 이용되고 있다. 또한, 접합층 (22)은 제 1 도에는 과장하여 두껍게 도시하고 있지만, 수 μm 의 얇은 층으로, 스패터나 전기도금 방법에 의해 형성된다. 또는, 도전성을 갖는 박막 또는 판재를 매립하여 접합층(22)으로 하여도 무방하다.
반도체 소자(20)는 접합층(22)에 부착되는 측의 부착면 (24)으로부터 전기적으로 접속되도록 되어 있다. 따라서, 방열체(10)가 도전성을 갖는 동으로 구성되고, 접합층(22)도 도전성을 갖는 은으로 구성되어 있기 때문에, 반도체 소자(20)는 부착면(24)으로부터 접합층(22)을 거쳐서 방열체(10)에 전기적으로 접속할 수 있다. 또한, 동보다도 은쪽이 도전율이 높기 때문에, 접합층(22)을 설치함으로써, 전기적인 접속상태를 양호하게 유지할 수 있다.
이와 같이, 반도체 소자(20)와 방열체(10)를 전기적으로 접속하는 것으로, 예를들면, 방열체(10)를 부전위(負電位)로 하여 접지 하는 것이 용이해진다.
또한, 제 1 도에 도시한 바와 같이, 접합층(22)의 길이 (1)는 반도체 소자(20)의 부착면(24)의 길이 L 보다도 작게 되고, 접합층(22)이 부착면(24)의 범위에 들어가는 형상으로 되어 있다.
이와 같이 하는것은 다음의 이유 때문이다. 즉, 접합층(22)은 은도금등에 의해 형성되지만, 상기 은도금등은 수지 패키지 (40)를 구성하는 수지와의 접착성이 나쁜 것이다.
따라서, 접합층(22)이 반도체 소자(20)의 외측으로 돌출되도록 형성되면, 이 부분에 있어서 수지 패키지(40)와의 접착성이 나빠진다. 그리고, 수지 패키지(40)가 접합층(22)으로부터 떨어져 버리고, 이에 따라서 반도체 소자(20)의 부착면(24)이 접합층(22)으로부터 떨어져 양자간의 도통을 도모할 수 없게 될 수도 있다. 이것은, 접합층(22)을 거쳐서 반도체 소자(20)의 부착면(24)을, 예를들면 GND 에 접속하도록 했을때, 전기적 접속을 보증할 수 없다고 하는 것이다.
따라서, 제 1 도에 도시한 바와 같이, 접합층(22)의 면적을 반도체 소자(20)의 부착면(24)의 면적보다 작게 하여, 접합층(22)이 부착면(24)으로부터 비어져 나오지 않도록 하였다. 이렇게 함으로써, 수지 패키지(40)가 접합층(22)에 접촉하지 않기 때문에, 수지봉지를 완전히 행할 수 있고, 반도체 소자(20)의 부착면(24)과 접합층(22)과의 도통도 확실해진다.
상세하게는, 반도체 소자(20)는 은 페이스트로 이루어진 접착층(26)에 의해 방열체(10)에 접착되고, 이 접착층(26)은 제 1 도에 도시한 바와 같이, 필렛을 형성한다. 상기 필렛은 반도체 소자(20)의 부착면(24)보다도 큰 면적을 갖도록 끝쪽으로 점점 펴지게 된다. 따라서, 접합층(22)은 상기 필렛내에 들어가는 형상이면, 수지 패키지(40)와 접촉하는 것은 아니지만, 반도체 소자(20)를 설치할 때에 오차를 고려하면, 접합층(22)은 부착면(24)의 범위내에 들어가는 형상으로 하는 것이 바람직하다. 예를들면, 접합층(22)은 부착면(24)의 외측끝으로부터 약 0.05mm 내측에 들어간 형상으로 하는 것이 바람직하다.
다음으로, 방열체(10)의 설치면(16)에는 반도체 소자 (20)의 주위에, 복수의 스폿형의 도전층(18)이 형성되어 있다. 도전층(18)은 도전성이 뛰어난 것으로, 예를들면, 은, 금, 백금 등을 들 수 있다. 특히, 경제성을 고려하여, 본 실시형태에서는 은이 이용되고 있다. 또한, 도전층(18)은 제 1 도에는 과장하여 두껍게 도시하고 있지만, 수 μm 의 얇은 층으로, 스패터나 전기 도금 방법에 의해 형성된다. 혹은 은의 받침대를 묻어넣어서 도전층(18)으로 하여도 무방하다.
그리고, 방열체(10)를 구성하는 동보다도 도전층(18)을 구성하는 은의 쪽이 도전율이 높기 때문에, 방열체(10)에 전기적인 접속을 도모할때에, 직접 방열체(10)에 접속하는 것보다도 도전층(18)을 거쳐서 접속하는 편이 양호한 접속 상태로 된다.
상기 도전층(18)은 와이어(34)를 거쳐서, 반도체 소자 (20)의 전극부(28) 또는 리드(30)와 전기적으로 접속되어 있다.
또한, 방열체(10)의 표면에는, 접합층(22) 및 도전층 (18)의 형성 영역을 제외하고, 도시하지 않은 절연층이 형성 되어 있다. 이 절연층은 양호한 절연성을 갖는 한에 있어서 그 재료는 특히 제한되지 않지만, 예를들면 방열체(10)를 구성하는 금속을 산화처리하여 얻어진 금속산화막인 것이 바람직하다. 예를들면, 방열체(10)가 동으로 구성되어 있는 경우, 강알카리성 처리액을 이용하여 표면을 산화처리함으로써 절연층을 얻을 수 있다. 상기 절연층을 설치함으로써, 리드(30) 및 프레임 리드(32)와 방열체(10)와의 단락을 방지할 수 있다. 또한, 예를들면, 산화동에 의해 구성된 절연층은 통상 흑색 내지 갈색등의 어두운 색을 나타내고, 그 때문에 와이어 본딩에 있어서의 화상 인식에 있어서 리드(30)의 인식이 용이해지는 것만이 아니고, 수지 패키지(40)를 구성하는 수지와의 밀착성이 좋기 때문에, 패키지의 기계적 강도가 향상한다.
또한, 설치면(12)에는 그 가장자리를 따라 연속적으로 지지부(36)가 접착에 의해 고정되어 있다. 상기 지지부(36)는 절연성을 갖는 수지, 예를들면 폴리이미드 수지, 에폭시 수지 등의 열경화성 수지등의 테이프형 부재로 구성되어 있다.
지지부(36)는 리드(30)의 일부만을 지지하도록, 방열체 (10)의 외주부에 작은 폭으로 설치되어 있다. 지지부(36)는 수지에 의해 구성되어 있고, 그 성질상 수분을 흡수하는 것이지만, 적게 구성함으로써, 흡수하는 수분을 가능한한 감소시킬 수 있다.
이와 같이 비교적 작은 폭으로 설치된 지지부(36)에, 리드(30)는 접착되어 고정되어 있다.
프레임 리드(32)는 반도체 소자(20)와 리드(30)사이에 양자와 비접촉의 상태로 설치되어 있다. 상기 프레임 리드(32)는 제 2 도에 도시한 바와 같이, 4개의 지지 리드(32a)에 의해 안정적으로 지지되어 있다. 그리고, 지지 리드(32a)는 각각 지지부(36)에 의해 그의 일부가 고정되어 있다.
프레임 리드(32)는 예를들면 전원 전압(Vcc) 리드 또는 기준 전압(Vss) 리드로서 사용된다. 이 프레임 리드(32)를 예를들면 Vcc 리드로서 사용하는 경우에는, 복수의 전원용의 전극부(28) 및 리드(30)와 프레임 리드(32)를 와이어(34)에 의해 각각 접속함으로써, 전원용에 사용되는 리드의 수를 대폭으로 감소시킬 수 있다. 따라서, 신호용 리드로서 사용할 수 있는 리드를 상대적으로 증가시킬 수 있고, 반도체 소자(20)의 전극부(28)와 리드와의 와이어 배선의 자유도를 높힐 수 있고, 설계상 유리해진다.
또한, 프레임 리드(32)를 가짐으로써, 반도체 소자(20) 등의 위치에 있어서도 소정의 전원 전압 또는 기준 전압을 공급할 수 있고, 전원 노이즈를 저감한 상태에서 동작 속도의 고속화를 꾀할 수 있다.
또한, 본 실시형태에 있어서는 프레임 리드(32)는 4개의 지지 리드(32a)에 의해 지지되고 있지만, 지지 리드(32a)는 프레임 리드(32)를 안정하게 지지할 수 있으면 좋고, 예를들면 대향하는 위치에 2개만 배치하는등, 그 개수나 배치에 관해서는 상기 예에 한정되지 않는다.
다음은, 본 실시형태의 반도체 장치의 제조방법에 관해 설명한다.
먼저, 방열체(10)의 설치면(10)에, 예를들면 은도금에 의해 도전층(18) 및 접합층(22)을 형성한다. 그리고, 이들 도전층(18) 및 접합층(22)을 마스킹한 상태에서, 예를들면 메르텍스 주식회사제의 「에보놀(상품명)」에 수초간 침지하여 표면을 산화처리함으로써 절연층(도시생략)을 형성한다. 이렇게하여 형성된 절연층은, 예를들면 2∼3㎛의 막두께를 갖고, 그 전기 저항율이 1013Ω·cm 이상이라고 하는 양호한 절연성을 갖는 것이 확인되었다.
또는, 상술된 방법과는 역으로, 절연층을 형성한 후에 도전층(18) 및 접합층(22)을 형성하여도 좋다.
다음으로, 방열체(10)에 설치된 접합층(22)에 은페이스트 등의 도전성의 접착제로 이루어진 접착층(26)에 의해 반도체 소자(20)을 접합한다. 그 후에, 방열체(10), 지지부(36), 모든 리드(30) 및 프레임 리드(32)가 일체화되어 이루어진 프레임 (도시생략)을 위치맞춤하여 겹치고, 삼자를 예를들면 에폭시 수지등의 접착제를 이용하여 열압착하고, 서로를 고정한다. 계속해서, 통상의 방법에 의해, 와이어 본딩 장치를 이용하여 와이어(34)를 소정의 패턴으로 본딩한다.
또한, 통상 이용되고 있는 몰딩 프로세스에 의해 에폭시계 수지등을 이용하여 수지 패키지(40)를 형성한다. 이때에, 방열체(10)의 소직경부(14)의 표면이 수지 패키지 (40)에서 노출하는 상태로 몰드가 행해진다.
계속해서, 일체화되어 있던 각각의 리드(30) 및 프레임 리드(32)를 절단하여 완성한다. 이렇게 하여 제조된 수지 봉지형 반도체 장치에 의하면, 접합층(22)이 반도체 소자(20)의 부착면(24)의 범위내에 들어가는 형상을 이루고 있다. 따라서, 접착성이 나쁜 관계에 있는 수지 패키지(40)와 접합층(22)이 접촉하지 않기 때문에, 양자의 박리에 의한 결함이 생기지 않는다.
다음으로, 제 3 도는 본 발명의 다른 실시형태에 관한 반도체 장치의 중요부를 모식적으로 도시한 평면도이다. 상기 반도체 장치는 도전층(48)의 형상에 있어서, 제 2 도에 도시한 반도체 장치와 다르다. 그리고, 도전층(48)이외의 구성은 제 2 도에 도시한 반도체 장치와 동일하므로, 동일부호를 붙혀서 설명한다.
제 2 도에 있어서, 복수의 도전층(18)이 스폿형상으로 형성되고 있는데 반해, 제 3 도에 있어서 도전층(48)은 리드(30)와 프레임 리드(32) 사이의 영역에서, 각이진 링형상으로 형성되어 있다.
그러므로, 복수곳에서 형성하는 것보다도 간단하게, 복수곳에서의 접속이 가능한 도전층을 형성할 수 있다.
다음으로, 제 4 도는 본 발명의 또다른 실시형태에 따른 반도체 장치의 중요부를 모식적으로 도시한 평면도이다. 상기 반도체 장치는 도전층(58)의 형상에 있어서, 제 2 도에 도시한 반도체 장치와 다르다. 그리고, 도전층(58)이외의 구성은제 2 도에 도시한 반도체 장치와 동일하므로 동일부호를 붙혀서 설명한다.
제 2 도에 있어서, 복수의 도전층(18)이 스폿형상으로 형성되어 있는데 반해, 제 4 도에 있어서 도전층(58)은 와이어(34)의 직경과 동일한 직경으로 점형상을 이루도록 형성되어 있다. 상세하게는, 예를들면, 와이어(34)의 직경이 약 0.8mm 의 경우에는 도전층(58)도 이것에 거의 같은 정도의 직경으로 하는 것이 바람직하다.
도전층(58)은 은도금등으로 형성되고, 수지 패키지(40)와의 접착성이 약하기 때문에, 도전층(58)을 가능한 범위에서 작게함으로써, 수지 패키지(40)와의 접촉부분을 가능한 작게 할 수 있다. 그리고, 수지 패키지(40)와 도전층(58)과의 박리를 가능한한 방지할 수 있다.
제 5 도는 이와같은 극히 작은 직경의 도전층(58)의 형성방법을 도시한 도면이다. 통상적으로, 도전층(58)은 마스크에 형성된 구멍으로부터 액체상태의 은을 전기로 접착시킨다고 하는 전기도금 방법에 의해 형성된다. 그러나, 도전층(58)의 직경이 극히 작은 경우에는 마스크의 구멍이 극히 작게 되기 때문에, 은의 흐름이 나빠진다. 여기서, 은의 흐름을 양호하게 하기 위해, 마스크를 얇게 하는 것은 생각할 수 있지만, 그 경우 마스크가 분열되기 쉽게 된다.
그래서, 본 실시형태에서는, 제 5 도에 도시한 마스크 (60)를 이용하여 도전층(58)을 형성하는 것으로 하였다. 상기 마스크(60)는 한쪽면에 형성되는 대직경 구멍(62)과 다른쪽면에 형성되는 소직경의 구멍(64)이 연통하여 이루는 연통 구멍(66)을 갖는 것이다. 상세하게는 구멍(62)과 구멍(64)은 계단 형상을 이루어연통하도록 되어 있다. 또한, 상기 형상 대신에, 테이퍼 형상으로 연결하도록 하여도 무방하다.
그리고, 이 마스크(60)를 이용하여, 소직경의 구멍(64)을 방열체(10)의 설치면(16)에 맞대고, 대직경의 구멍(62)으로부터 은을 흘려서 전기도금 방법에 의해 와이어(34)와 동일한 직경으로 점형상의 도전층(58)을 형성할 수 있다.
상기 마스크(60)에 의하면, 은을 흘려넣는 측의 구멍(62)이 대직경이므로, 은의 흐름이 양호하고, 필요에 따라 마스크(60) 자체의 두께를 두껍게 구성하는 것도 가능하다.
또한, 상기 실시형태에 있어서, 다른 부분의 제조방법은 제 1 도 및 제 2도에 도시한 반도체 장치의 제조방법과 마찬가지이기 때문에 설명을 생략한다.
제 1 도는 본 발명의 실시형태에 따른 반도체 장치를 도시하는 도면으로서, 제 2 도의 I-I 선을 따라 절단한 상태를 모식적으로 도시하는 도면.
제 2 도는 본 발명의 실시형태에 따른 반도체 장치를 수지 패키지를 제거한 상태에서 모식적으로 나타내는 평면도.
제 3 도는 본 발명의 다른 실시형태를 도시하는 도면.
제 4 도는 본 발명의 또다른 실시형태를 도시하는 도면.
제 5 도는 제 4 도의 반도체 장치의 제조방법을 도시한 도면.
♣ 도면의 주요부분에 대한 부호의 설명 ♣
10 : 방열체 20 : 반도체 소자
22, 26 : 접합층 30, 32 : 리드
36 : 지지부 40 : 패키지
48, 58 : 도전층 60 : 마스크

Claims (9)

  1. 전극부와 다른 부재에 부착되는 부착면을 갖는 반도체 소자와,
    상기 반도체 소자가 설치되는 설치면을 갖고, 상기 반도체 소자를 냉각하는 방열체와,
    상기 반도체 소자의 상기 부착면에 접촉하고, 상기 반도체 소자의 부착면의 범위내에 들어가는 형상으로 상기 설치면에 설치되며, 상기 방열체의 표면보다도 도전성이 높은 접합층과,
    상기 반도체 소자와 상기 방열체를 접착하는 접착층과,
    리드와,
    상기 리드와 반도체 소자의 전극부를 접촉하는 와이어와,
    상기 반도체 소자, 상기 방열체, 상기 리드의 일부 및 상기 와이어를 봉지하는 수지 패키지를 포함하는 수지 봉지형 반도체 장치.
  2. 제 1 항에 있어서,
    상기 방열체는 도전성을 갖고,
    상기 반도체 소자의 부착면과, 상기 방열체의 설치면은 전기적으로 통전하는 수지 봉지형 반도체 장치.
  3. 제 1 항에 있어서,
    상기 설치면에 있어서의 접합층이외의 영역에, 상기 방열체의 표면보다도 도전성이 높은 도전층이 설치되는 수지 봉지형 반도체 장치.
  4. 제 3 항에 있어서,
    상기 도전층은 접합층의 외주를 연속적으로 둘러싸는 형상을 이루는 수지 봉지형 반도체 장치.
  5. 제 3 항에 있어서,
    상기 도전층은 상기 와이어와 동등의 직경으로 점형상을 이루는 수지 봉지형 반도체 장치.
  6. 제 1 항 내지 제 5 항중 어느 한 항에 있어서,
    상기 접합층은 상기 방열체의 표면보다도 전열성이 높은 수지 봉지형 반도체 장치.
  7. 제 1 항 내지 제 5 항중 어느 한 항에 있어서,
    상기 수지 패키지는 상기 방열체의 일부를 노출시켜 봉지하는 수지 봉지형 반도체 장치.
  8. 수지 봉지형 반도체 장치의 제조방법에 있어서,
    방열체의 설치면에 반도체 소자의 부착면의 범위내에 들어가는 형상으로 상기 방열체의 표면 보다도 도전성의 높은 접합층을 설치하는 공정과,
    상기 접합층과 상기 반도체 소자의 부착면을 접촉시키고, 접착제를 거쳐서 상기 방열체와 반도체 소자를 접착하는 공정과,
    상기 반도체 소자의 전극부와 리드를 와이어로 접속하는 공정과,
    상기 반도체 소자, 상기 방열체, 상기 리드의 일부 및 상기 와이어를 수지에 의해 봉지하여 수지 패키지를 형성하는 공정을 포함하는 수지 봉지형 반도체 장치의 제조방법.
  9. 제 8 항에 있어서,
    한쪽면에 형성되는 대직경 구멍과 다른쪽면에 형성되는 소직경 구멍이 연통(連通)하여 이루는 연통 구멍을 갖는 마스크를 이용하고, 상기 소직경 구멍을 상기 방열체의 설치면에 맞대고, 전기도금 방법에 의해 와이어와 동등의 직경으로 점형상의 도전층을 형성하는 공정과,
    상기 반도체 소자의 전극부와 도전층을 와이어로 접속하고, 상기 리드와 도전층을 와이어로 접속하는 공정을 포함하는 수지 봉지형 반도체 장치의 제조방법.
KR1019960003828A 1995-02-21 1996-02-16 수지봉지형반도체장치및그제조방법 KR100414450B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP95-38776 1995-02-21
JP3877695 1995-02-27
JP32384795A JP3542677B2 (ja) 1995-02-27 1995-11-16 樹脂封止型半導体装置およびその製造方法
JP95-323847 1995-12-29

Publications (1)

Publication Number Publication Date
KR100414450B1 true KR100414450B1 (ko) 2004-04-03

Family

ID=26378064

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960003828A KR100414450B1 (ko) 1995-02-21 1996-02-16 수지봉지형반도체장치및그제조방법

Country Status (8)

Country Link
US (1) US5801435A (ko)
EP (1) EP0729181B1 (ko)
JP (1) JP3542677B2 (ko)
KR (1) KR100414450B1 (ko)
CN (1) CN1093984C (ko)
DE (1) DE69637900D1 (ko)
SG (1) SG38933A1 (ko)
TW (2) TW387134B (ko)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5808357A (en) * 1992-06-02 1998-09-15 Fujitsu Limited Semiconductor device having resin encapsulated package structure
JP2891184B2 (ja) * 1996-06-13 1999-05-17 日本電気株式会社 半導体装置及びその製造方法
TW383508B (en) * 1996-07-29 2000-03-01 Nichia Kagaku Kogyo Kk Light emitting device and display
FR2764114B1 (fr) * 1997-06-02 2003-04-25 Sgs Thomson Microelectronics Dispositif semi-conducteur muni d'un dissipateur thermique
US6319757B1 (en) * 1998-07-08 2001-11-20 Caldus Semiconductor, Inc. Adhesion and/or encapsulation of silicon carbide-based semiconductor devices on ceramic substrates
JP3128548B2 (ja) * 1999-03-11 2001-01-29 沖電気工業株式会社 半導体装置および半導体装置の製造方法
US6198163B1 (en) * 1999-10-18 2001-03-06 Amkor Technology, Inc. Thin leadframe-type semiconductor package having heat sink with recess and exposed surface
US20030211062A1 (en) * 2001-05-07 2003-11-13 Karl Laden Anhydrous skin cleaners
US6396130B1 (en) 2001-09-14 2002-05-28 Amkor Technology, Inc. Semiconductor package having multiple dies with independently biased back surfaces
JP2003258141A (ja) * 2002-02-27 2003-09-12 Nec Compound Semiconductor Devices Ltd 電子部品及びその製造方法
JP3566269B2 (ja) * 2002-06-07 2004-09-15 富士通株式会社 リードフレーム及びその製造方法、及び半導体装置。
JP2004349347A (ja) 2003-05-20 2004-12-09 Rohm Co Ltd 半導体装置
US7919853B1 (en) * 2007-11-01 2011-04-05 Amkor Technology, Inc. Semiconductor package and fabrication method thereof
JP2013183022A (ja) * 2012-03-01 2013-09-12 Toyota Industries Corp 半導体装置および半導体装置の製造方法
JP2013183023A (ja) * 2012-03-01 2013-09-12 Toyota Industries Corp 電力変換装置
CN103975422B (zh) * 2012-11-28 2016-09-14 新电元工业株式会社 树脂封装型半导体装置的制造方法以及树脂封装型半导体装置
JP6416996B1 (ja) * 2017-07-24 2018-10-31 アサヒ・エンジニアリング株式会社 樹脂封止装置用の封止型
JP7024349B2 (ja) * 2017-11-24 2022-02-24 セイコーエプソン株式会社 センサーユニット、センサーユニットの製造方法、慣性計測装置、電子機器、および移動体

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02129951A (ja) * 1988-11-09 1990-05-18 Hitachi Ltd 半導体装置の製造方法
JPH03149865A (ja) * 1989-11-07 1991-06-26 Matsushita Electron Corp リードフレーム

Family Cites Families (58)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL280148A (ko) * 1961-06-26
US3290564A (en) * 1963-02-26 1966-12-06 Texas Instruments Inc Semiconductor device
US3965277A (en) * 1972-05-09 1976-06-22 Massachusetts Institute Of Technology Photoformed plated interconnection of embedded integrated circuit chips
JPS52124865A (en) * 1976-04-13 1977-10-20 Sharp Corp Semiconductor device
JPS54124678A (en) * 1978-03-20 1979-09-27 Nec Corp Lead frame
JPS56122134A (en) * 1980-02-29 1981-09-25 Toshiba Corp Resin-sealed type semiconductor device
JPS5812341A (ja) * 1981-07-16 1983-01-24 Toshiba Corp 半導体装置
JPS59207645A (ja) * 1983-05-11 1984-11-24 Toshiba Corp 半導体装置およびリ−ドフレ−ム
JPS60103651A (ja) * 1983-11-11 1985-06-07 Hitachi Ltd 半導体装置
EP0164794B1 (en) * 1984-06-14 1990-07-25 Advanced Micro Devices, Inc. Multi-layer heat sinking integrated circuit package
JPS61166051A (ja) * 1985-01-17 1986-07-26 Matsushita Electronics Corp 樹脂封止型半導体装置
JPS6297358A (ja) * 1985-10-23 1987-05-06 Mitsubishi Electric Corp 樹脂封止形半導体集積回路装置
US4684975A (en) * 1985-12-16 1987-08-04 National Semiconductor Corporation Molded semiconductor package having improved heat dissipation
JPS63179557A (ja) * 1987-01-20 1988-07-23 Nec Corp 半導体装置用リ−ドフレ−ム
JPS63240053A (ja) * 1987-03-27 1988-10-05 Mitsubishi Electric Corp 半導体装置
US4942497A (en) * 1987-07-24 1990-07-17 Nec Corporation Cooling structure for heat generating electronic components mounted on a substrate
US4903118A (en) * 1988-03-30 1990-02-20 Director General, Agency Of Industrial Science And Technology Semiconductor device including a resilient bonding resin
JPH023390A (ja) * 1988-06-15 1990-01-08 Brother Ind Ltd 画像転写形成方法及び画像転写物
US5050040A (en) * 1988-10-21 1991-09-17 Texas Instruments Incorporated Composite material, a heat-dissipating member using the material in a circuit system, the circuit system
US5157478A (en) * 1989-04-19 1992-10-20 Mitsubishi Denki Kabushiki Kaisha Tape automated bonding packaged semiconductor device incorporating a heat sink
JPH02307251A (ja) * 1989-05-22 1990-12-20 Nec Corp 樹脂封止型半導体装置
US5208188A (en) * 1989-10-02 1993-05-04 Advanced Micro Devices, Inc. Process for making a multilayer lead frame assembly for an integrated circuit structure and multilayer integrated circuit die package formed by such process
JPH0719876B2 (ja) * 1989-12-04 1995-03-06 株式会社東芝 半導体装置
JP2517691B2 (ja) * 1990-01-29 1996-07-24 三菱電機株式会社 半導体装置及びその製造方法
JPH03265161A (ja) * 1990-03-15 1991-11-26 Toshiba Corp 樹脂封止型半導体装置
JP2886250B2 (ja) * 1990-03-26 1999-04-26 株式会社日立製作所 半導体装置
JP2850462B2 (ja) * 1990-03-29 1999-01-27 セイコーエプソン株式会社 半導体装置及びその製造方法
JPH0410558A (ja) * 1990-04-27 1992-01-14 Hitachi Ltd 放熱体付き半導体装置
JPH0411758A (ja) * 1990-04-28 1992-01-16 Mitsubishi Electric Corp 半導体装置
JPH0427145A (ja) * 1990-05-22 1992-01-30 Seiko Epson Corp 半導体装置
US5227662A (en) * 1990-05-24 1993-07-13 Nippon Steel Corporation Composite lead frame and semiconductor device using the same
DE4017697C2 (de) * 1990-06-01 2003-12-11 Bosch Gmbh Robert Elektronisches Bauelement, Verfahren zu dessen Herstellung und Verwendung
US5202288A (en) * 1990-06-01 1993-04-13 Robert Bosch Gmbh Method of manufacturing an electronic circuit component incorporating a heat sink
JP2983620B2 (ja) * 1990-07-20 1999-11-29 株式会社日立製作所 半導体装置及びその製造方法
JP3047986B2 (ja) * 1990-07-25 2000-06-05 株式会社日立製作所 半導体装置
JP2725448B2 (ja) * 1990-08-01 1998-03-11 三菱電機株式会社 半導体装置
US5105259A (en) * 1990-09-28 1992-04-14 Motorola, Inc. Thermally enhanced semiconductor device utilizing a vacuum to ultimately enhance thermal dissipation
JPH04158556A (ja) * 1990-10-22 1992-06-01 Toshiba Corp 樹脂封止型半導体装置
JPH04162556A (ja) * 1990-10-25 1992-06-08 Mitsubishi Electric Corp リードフレーム及びその製造方法
JP2841854B2 (ja) * 1990-11-29 1998-12-24 セイコーエプソン株式会社 半導体装置
JPH04316357A (ja) * 1991-04-15 1992-11-06 Sony Corp 樹脂封止型半導体装置
US5172213A (en) * 1991-05-23 1992-12-15 At&T Bell Laboratories Molded circuit package having heat dissipating post
EP0521405B1 (en) * 1991-07-01 2001-04-18 Sumitomo Electric Industries, Ltd. Heat radiating component and semiconductor device provided with the same
JPH05308107A (ja) * 1991-07-01 1993-11-19 Sumitomo Electric Ind Ltd 半導体装置及びその製作方法
US5200809A (en) * 1991-09-27 1993-04-06 Vlsi Technology, Inc. Exposed die-attach heatsink package
JP2602380B2 (ja) * 1991-10-23 1997-04-23 富士通株式会社 半導体装置及びその製造方法
JPH05211262A (ja) * 1992-01-08 1993-08-20 Nec Corp 樹脂封止型半導体装置
US5328870A (en) * 1992-01-17 1994-07-12 Amkor Electronics, Inc. Method for forming plastic molded package with heat sink for integrated circuit devices
US5262927A (en) * 1992-02-07 1993-11-16 Lsi Logic Corporation Partially-molded, PCB chip carrier package
JPH06120374A (ja) * 1992-03-31 1994-04-28 Amkor Electron Inc 半導体パッケージ構造、半導体パッケージ方法及び半導体パッケージ用放熱板
JP3572628B2 (ja) * 1992-06-03 2004-10-06 セイコーエプソン株式会社 半導体装置及びその製造方法
JP3322429B2 (ja) * 1992-06-04 2002-09-09 新光電気工業株式会社 半導体装置
US5367196A (en) * 1992-09-17 1994-11-22 Olin Corporation Molded plastic semiconductor package including an aluminum alloy heat spreader
JPH0697326A (ja) * 1992-09-14 1994-04-08 Apic Yamada Kk 半導体装置およびその放熱部材
JPH06295962A (ja) * 1992-10-20 1994-10-21 Ibiden Co Ltd 電子部品搭載用基板およびその製造方法並びに電子部品搭載装置
JPH06132444A (ja) * 1992-10-20 1994-05-13 Hitachi Ltd 半導体装置
JP3304447B2 (ja) * 1992-11-17 2002-07-22 イビデン株式会社 電子部品搭載用基板
JP3509274B2 (ja) * 1994-07-13 2004-03-22 セイコーエプソン株式会社 樹脂封止型半導体装置およびその製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02129951A (ja) * 1988-11-09 1990-05-18 Hitachi Ltd 半導体装置の製造方法
JPH03149865A (ja) * 1989-11-07 1991-06-26 Matsushita Electron Corp リードフレーム

Also Published As

Publication number Publication date
CN1093984C (zh) 2002-11-06
TW387134B (en) 2000-04-11
DE69637900D1 (de) 2009-05-28
CN1136711A (zh) 1996-11-27
EP0729181A3 (en) 1997-08-27
JP3542677B2 (ja) 2004-07-14
EP0729181B1 (en) 2009-04-15
EP0729181A2 (en) 1996-08-28
TW562245U (en) 2003-11-11
US5801435A (en) 1998-09-01
SG38933A1 (en) 1997-04-17
JPH08298302A (ja) 1996-11-12

Similar Documents

Publication Publication Date Title
KR100414450B1 (ko) 수지봉지형반도체장치및그제조방법
EP0848423B1 (en) Resin-encapsulated semiconductor device and method of manufacturing the same
US5874784A (en) Semiconductor device having external connection terminals provided on an interconnection plate and fabrication process therefor
KR100215517B1 (ko) 전자장치모듈
US5633529A (en) Resin sealing type semiconductor device and method of making the same
US6291271B1 (en) Method of making semiconductor chip package
US5777380A (en) Resin sealing type semiconductor device having thin portions formed on the leads
JPH10223672A (ja) 半導体装置
KR100300922B1 (ko) 반도체장치
JP2770820B2 (ja) 半導体装置の実装構造
JPH0864635A (ja) 半導体装置
JP2891426B2 (ja) 半導体装置
JP3293202B2 (ja) 半導体装置及びその製造方法
JP3337911B2 (ja) 半導体装置及びその製造方法
JP3827978B2 (ja) 半導体装置の製造方法
JP2735920B2 (ja) インバータ装置
JP3321006B2 (ja) 半導体装置
KR19990082808A (ko) 반도체칩이실장되는캐리어테이프및반도체장치
JP3192087B2 (ja) 半導体装置およびその製造方法
JPH0823067A (ja) リードフレーム
JPH05109940A (ja) 混成集積回路
JPH1022324A (ja) 半導体装置およびその製造方法
JPH0521634A (ja) 半導体装置
JP2005050950A (ja) 中空パッケージ及び半導体装置
JPH05326795A (ja) 半導体装置用リードフレーム

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
G170 Re-publication after modification of scope of protection [patent]
FPAY Annual fee payment

Payment date: 20111202

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee