TW387134B - Method of manufacturing a - Google Patents

Method of manufacturing a Download PDF

Info

Publication number
TW387134B
TW387134B TW86100244A TW86100244A TW387134B TW 387134 B TW387134 B TW 387134B TW 86100244 A TW86100244 A TW 86100244A TW 86100244 A TW86100244 A TW 86100244A TW 387134 B TW387134 B TW 387134B
Authority
TW
Taiwan
Prior art keywords
aforementioned
resin
wire
semiconductor device
conductive layer
Prior art date
Application number
TW86100244A
Other languages
English (en)
Inventor
Tetsuya Ootsuki
Original Assignee
Seiko Epson Corporatoin
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corporatoin filed Critical Seiko Epson Corporatoin
Application granted granted Critical
Publication of TW387134B publication Critical patent/TW387134B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/06—Containers; Seals characterised by the material of the container or its electrical properties
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48253—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a potential ring of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/1016—Shape being a cuboid
    • H01L2924/10162—Shape being a cuboid with a square active surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Description

經濟部十央標準局員工消費合作杜印製 A7 B7 五、發明説明（！） 〔產業上之利用領域〕 本發明，係關於具有散熱體的樹脂封閉型半導體裝置 之製造方法》 〔習知技藝〕 近年來，隨著VL S I等的消耗電力之增大，而逐漸 要求以低成本提高散熱性。爲了因應此要求，從材料方面 ’正在檢討提高引導框架和封閉用樹脂的導熱性，而從構 造方面，檢討引導框架之設計變更和根據散熱坐（heat sink)即附加散熱體的提高散熱性。特別係，根據附加散 熱體之封裝的散熱性之改良，在消耗電力每1晶片2 W程 度爲止的LSI，認爲係最正統之對策。 然後’從上述散熱的觀點，在特開平6 — 5 3 3 9 0 號公報，已揭示有使用散熱性高的散熱體，以該散熱體代 替模熱之構造。根據該構成時，能夠得到散熱性優異之半 導體裝置。 J 同時，在上述散熱體實施銀等的電鍍處理而安裝半導 體元件時，能夠提高散熱體和半導體晶片之導熱性或電性 導通性》 但是，銀等的電鍍因爲和樹脂之接著性差，所以進行 樹脂封閉而做爲樹脂封閉型半導體裝置時，該半導體裝置 ，因爲散熱體和樹脂的接著性差，故在兩者之間容易形成 空隙。然後，在此空隙有水份積存時，當半導體發熱時會 變成水蒸氣而膨脹，而使空隙擴大的同時，可能會使散熱 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） ^n·— —^1 1 ·-II- 1 ---- HI JBryp 1 (請先閱讀背面之注意事項再填寫本頁) 訂 -東_ -4 - A7 ____B7_ 五、發明説明（2 ) 體和半導犛晶片剝離。 〔發明之概略〕 本發明之目的，係在提供散熱體和樹脂之接著性優異 而具有高散熱特性的樹脂封閉型半導體裝置之製造方法。 本發明的樹脂封閉型半導體裝置之製造方法，係包含 在散熱體的設置面設置能收容在半導體元件之安裝面範圍 內的形狀之接合層的工程，和經由接著劑將前述接合層與 前述半導體元件之安裝面接著的工程，和將前述半導體元 件之電極部與引出線以線連接的工程，和將前述半導體元 件，前述散熱體，前述引出線的一部份，及前述線以樹脂 封閉而形成樹脂封裝之工程。 經濟部中央標準局員工消費合作社印製 (請先鬩讀背面之注意事項再填寫本頁) 或者，本發明的樹脂封閉型半導體裝置之製造方法， 係包含在散熱體的設置面設置能收容在半導體元件之安裝 面範圍內的形狀之接合層的工程，和使用具有在一方之面 形成的大徑孔與在他方之面形成的小徑孔連通而成之連通 孔的罩，把前述小徑孔放在前述散熱體的設置面，根據電 鍍方法以與線同等之徑形成點狀的導電層之工程，和經由 接著劑將前述接合層與前述半導體元件的安裝面接著之工 程，和將前述半導體元件的電極部與引出線以線連接，將 前述引出線與前述導電層以線連接之工程，和將前述半導 體元件，前述散熱體，前述引出線的一部份，及前述線以 樹脂封閉而形成樹脂封裝之工程。 根據此等製造方法，能夠有效率地製造本發明之半導 -5 - 經濟部中央標準局員工消費合作社印製 A7 ___B7 _^_ 五、發明説明（3 ) 體裝置。 特別係，使用具有在一方的面形成之大徑孔和形成在 他方的面之小徑孔連通而成的連通孔之罩時，在連通孔將 容易通過電鍍材料，即使小徑之導電層也將容易形成。 〔實施例〕 圖1，係顯示有關本發明的實施例之半導體裝置，爲 將沿著圖2的I_I線切斷之狀態模式性地顯示之截面圖 ，圖2，係有關本發明的實施例之半導體裝置，以除去樹 脂封裝的狀態模式性地顯示之平面圖。 本實施例的半導體裝置，具有散熱體1 0，和安裝在 該散熱體1 0之半導體元件2 0，和多數的引出線3 0， 和配設在半導體元件2 0外側之引導框架3 2，而以樹脂 封裝4 0封閉。 散熱體1 0，係如圖1所示，以大徑部1 2，和從該 大徑部1 2突出的小徑部1 4構成，截面形狀略成凸狀。 然後，大徑部1 2之表面爲設置半導體元件2 0用的設置 面1 6，大徑部1 4之表面係從樹脂封裝4 0露出，而成 爲使之提高散熱效率β 散熱體0，雖然也可以由環氧樹脂基板或陶瓷而成 ，但是爲了提~高„1_熱效率，以銅，銀或金等傳熱性高的材 ·* ............------------------------------------------------------------------------------------------------------------------------—...........__ 料構成爲理想。特別係，考慮到經濟性，在本實施例係使 --------------—-------------______ — ^ .....— - - · 用銅。此等金屬，係同時iwm者。 在散熱體1 0的設置面1 6,將設置接合層2 2，半 ^紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） ： ~ -6 - (請先閱讀背面之注意事項再填寫本頁)
經濟部中央標準局員工消費合作社印製 A7 B7 五、發明説明（4 ) 導體元件2 0將能經由該接合層2 2安裝在散熱體1 〇。 接合層2 2係傳熱性及導電性優異者’例如’有銀，金， 鉑等。特別係，考慮到經濟性，在本實施例係使用銀。再 者，接合層2 2，雖在圖1誇大顯示’但是實際爲數# m 的薄層，將根據噴鍍或電鍍等方法形成。或者，也可以把 具有導電性的薄膜或板材埋入而做爲接合層2 2 » 半導體元件2 0，係成爲能從安裝在接合層2 2側的 安裝面2 4電性地連接。因此，由於散熱體1 0係由具有 導電性之銅構成，而接合層2 2也以具有導電性的銀構成 ，所以能夠將半導體元件2 0從安裝面2 4，經由接合層 2 2在散熱體1 0電性地連接。而且，因爲銀比銅的導電 率高，故由設置接合層2 2，能夠把電性蓮接狀態維持良 好。 如此地，根據將半導體元件2 0和散熱體1 0電性連 接，例如，把散熱體1 0做爲負電位接地將變爲容易。 並且，如圖1所示，接合層2 2的長度又將比半導體 元件2 0之安裝面2 4的長度L短，接合層2 2成爲能收 容在安裝面24的範圍之形狀。 其理由如下。亦即，接合層2 2將根據鍍銀等形成， 但是該鍍銀等，係和構成樹脂封裝4 0的樹脂之接著性差 〇 因此，將接合層2 2形成突出半導體元件2 0的外側 f .... 時，在此部份和樹脂封裝4 0之接著性會變差。然後，樹 、-」- ·. .· 脂封裝4 0將會從接合層2 2剝離，隨之半導體元件2 0 .........·.·— ~~ ............... —.....—--·〜- ·—·-— ---------------------------------------一.·_^.....〜 _ 本紙張尺度適用中國國家標準（CNS )八4规格（210X297公釐) ~ ' -7 - (請先閲讀背面之注意事項再填寫本頁)
A7 B7 經濟部中央標準局員工消費合作社印製 五、 發明説明 ( 5 ) I 的 安 裝 面 2 4 可 能 會 從 接 合 層 2 2 分 開 1 而 使 兩 者 不 能 導 1 I 通 0 此 點 意 指 經 由 接 合 面 2 2 要 將 半 導 體 元 件 2 0 的 安 1 1 I 裝 面 2 4 > 例 如 連 接到 G N D 時 將 jfrrti m 法 保 證 電 性 連 接 0 乂 1 I 請 1 1 因 此 9 如 圆 圖 1 所 示 使 接 合 層 2 2 的面 積 成 爲 比 半 導 先. 閱 1 1 I 體 元 件 2 0 之 安 裝 面 2 4 面 積 小 使 接 合 層 2 2 不 會 從 安 背 1 裝 面 2 4 突 出 根 據 如 此 » 因 樹 脂 封 裝 4 0 將 不 會 接 觸 在 意 1 事 1 接 合 層 2 2 故 能 將 樹 脂 封 閉 tdsr 兀 全 進 行 半 導 體 元 件 2 0 項 再 1 的 安 裝 面 2 4 和 接 合 層 2 2 之 導 通 也 將 成 爲 確 實 0 填1 寫屬 本 百 _丨 BpQ^L· ! 詳 言 之 半 導 體 元 件 2 0 將 根 據 銀 糊 而 成 的 接 著 層 貝 1 1 | 2 6 接 著 在 散 熱 體 1 0 該 接 著 層 2 6 將 如 圖 1 所 示 地 1 1 形 成 楞條 ( f i 11 e t ) 〇 該 楞 條 將 成 爲 具 有 比 半 導 體 元 件 1 1 2 0 的 安 裝 面 2 4 大 之 面 積 地 逐 漸 擴 展 〇 因 此 接 合 層 訂 1 2 2 如 果 係 能 收 容 在 該 楞條 內 的 形 狀 時 將 不 會 和 樹 脂 封 裝 4 0 接 觸 但 是 考 慮 設 置 半 導 體 tuz. 元 件 2 0 之 誤 差 以 1 I ft r. 做 爲 能 收 容 在 安 裝 面 2 4 的 範 圍 內之 形 狀 爲 理 想 0 例 如 1 1 接 合 層 2 2 以 rt.t. 做 爲 從 安 裝 面 2 4 的 外 端 向 內 側 進 入 約 1 0 0 5 ΤΠ m 之 形 狀 爲 理 想 〇 1 1 然 後 在 散 熱 體 1 0 的 設 置 面 1 6 在 半 導 體 HXL 元 件 1 2 0 之 周 圍 形 成 有 多 數 的 點 狀 之 導 電 層 1 8 0 導 電 層 1 1 1 8 係 導 電 性 優 異 者 例 如 有 銀 金 鉑 等 0 特 別 係 考 1 | 慮 到 經 濟 性 在本 實 施 例 係 使甩 銀 〇 再 者 導 電 層 1 8 > 1 1 雖 在 圖 1 係 誇 張 地 顯 示 成 厚 但 是 實 際 上 爲 數 β m 的 薄 層 1 1 I • 將 根 據 噴 鍍 或 電 鍍 之 方 法 形 成 〇 或 者 也 可 以 把 銀 的 支 1 1 1 柱 埋 入 而 做 爲 導 電 層 1 8 〇 1 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） -8 - 經濟部中央標準局員工消費合作社印製 A7 B7 五、發明説明（6 ) 然後，因爲構成導電層18的銀，比構成散熱體1 0 之銅導電率高，故在散熱體1〇設法電性連接時，經由導 電靥1 8連接將會比直接在散熱體連接，成爲良好之連接 狀態。 該導電層18，係經由線34，和半導體元件2 0的 電極部2 8或引出線3 0電性連接。 再者，在散熱體10的表面，除了接合層2 2及導電 層1 8之形成領域，形成有未圖示之絕緣層》該絕緣層， 只需具有良好的絕緣性，其材質並無特別限制，但是，例 如爲將構成散熱體1 0之金屬予以氧化處理而得到的金屬 氧化膜爲理想。例如，散熱體1 0以銅構成時，根據使用 強碱性之處理液將表面氧化處理而能得到絕緣層。根據設 此絕緣層，能夠防止引出線3 0及引導框架3 2和散熱體 1 0的短路。並且，例如根據氧化銅構成的絕緣層，通常 呈黑色至褐色等0#色，因此在線結合之圖像認識，不只能 容易認識引出線3 0，而且因爲和構成樹脂封裝4 0的樹 脂之密著性良好，故會提高封裝之機械性強度》 同時，在設置面1 2，沿其周緣連續地有支持部3 6 根據接著而固定。該支持部3 6，係以具有絕緣性的樹脂 ，例如聚醚亞胺樹脂，環氧樹脂等熱硬化性樹脂等之帶狀 構件構成。 支持部3 6，係使之只支持引出線3 0的一部份，在 散熱體1 0之外周部設成小寬度。支持部3 6，係以樹脂 構成，其性質上雖會吸收水份，但是由於構成小，而能盡 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） (請先閱讀背面之注意事項再填寫本頁) *τ
_ 9 - 經濟部中央標準局員工消費合作社印製 A7 ______ ._B7 __ 五、發明説明（7 ) 量減少吸收之水份。 在如此地以比較小的寬度設置之支持部3 6 ’將引出 線3 0接著固定。 引導框架3 2，係在半導體元件2 0和引出線3 0之 間，以和兩者非接觸的狀態設置*該引導框架3 2 ’係如 圖2所示，根據4枝支持引出線3 2 a安定地支持。然後 ，支持引出線3 2 a分別根據支持部3 6固定其一部份。 引導框架3 2，例如將做爲電源電壓（V c c )引出 線或基準電壓（V ss )引出線使用。將該引導框架3 2 例如做爲Vc c引出線使用時’根據把多數的電源用之電 極部2 8及引出線3 0和引導框架3 2以線3 4分別連接 ，而能大幅度地減少使用在電源用的引出線之數。因此’ 能夠相對地增加做爲信號用的引出線’提高半導體元件 2 0之電極部2 8和引出線的線配線之自由度’在設計上 將成爲有利。 同時，根據具有引導框架3 2 ’在半導體元件2 0的 任何位置皆能供給所定之電源電壓或基準電壓’能夠以減 低電源雜訊的狀態，設法使動作速度高速化。 再者，雖然在本實施例，引導框架3 2係根據4枝支 持引出線3 2 a支持，但是，支持引出線3 2 a只需能將 引導框架3 2安定地支持即可，例如只在對向位置配置2 枝等，關於其枝數和配置並不限於此例。 以下，說明本實施例的半導體裝置之製造方法。 首先，在散熱體1 0的設置面1 6，例如根據鍍銀形 本^張尺度適用不國國家標準YcNsiA4規格（210X297公釐） :―— -10 - ·(請先閲讀背面之注意事項再填寫本頁)
經濟部t央標隼局員工消費合作社印製 A7 B7 五、發明説明（8 ) 成導電層1 8及接合層2 2。然後，以將此等導電層1 8 及接合層2 2掩罩之狀態，在例如Meltex株式會社製的「 Evonol (商品名）」浸漬數秒鐘將表面氧化處理而形成絕 緣層（未圖示）。如此地形成之絕緣層，具有例如2〜3 Mm的膜厚，已確認具有電阻率1 〇13Ω · cm以上之良 好絕緣性》 或者，也可以和上述方法相反，先形成絕緣層之後再 利成導電層18及接合層22。 然後，在散熱體1 0設置的接合層2 2，根據由銀糊 等導電性接著劑而成之接著層2 6把半導體元件2 0接合 。其後，將散熱體1 0 ,支持部3 6，全部的引出線3 0 及引導框架3 2 —體化而成的框架（未圖示）對位重叠， 把三者使,用如環氧樹脂等接著劑予以熱壓著，而將互相固 定。接著，根據一般手法，使用線結合裝置將線3 4以所 定圖型結合。 並且，根據通常使用的塑模程序使用環氧系樹脂等形 成樹脂封裝4 0。此時，將以散熱體1 0的小徑部1 4之 表面從樹脂封裝40露出的狀態進行塑模》 然後，把一體化的各別之引出線3 0及引導框架3 2 切斷而完成。 根據如此地製造的樹脂封閉型半導體裝置時，接合層 2 2成爲能收容在半導體元件2 0的安裝面2 4之範圍內 的形狀。因此，由於在接著性差的關係之樹脂封裝4 0和 接合層2 2將不會接觸，所以不會產生根據兩者剝離之缺 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） " -11 - i_ 丨—_—4! (請先閣讀背面之注意事項再填寫本頁) 訂 經濟部中央標準局員工消費合作社印製 A7 _ B7 _______ 五、發明説明（g ) 陷。 然後，圖3，係將有關本發明的其他實施例之半導體 裝置的主要部份模式性地顯示之平面圖。該半導體裝置， 係在導電層4 8的形狀，和圖2所示之半導體裝置不同。 然後，因爲導電層1 4以外的構成，係和圖2所示之半導 體裝置相同，所以附以相同的記號說明。 對於在圖2，係多數之導電層形成點狀，而在圖3， 導電層4 8係在引出線3 0和引導框架3 2之間的領域， 形成方環狀。 根據如此，能夠比在多數處形成，更簡單地形成能從 多數處連接之導電層。 然後，圖4,係將有關本發明的更其他實施例之半導 體裝置的主要部份模式性地顯示之平面圖。該半導體裝置 ，係在導電層5 8的形狀，和圖2所示之半導體裝置不同 。然後，因導電層5 8以外的構成，係和圖2所示之半導 體裝置相同，所以附上相同之記號說明。 對於在圖2將多數的導電層18形成點狀，在圖4中 導電層5 8，係以和線3 4之直徑相同的直徑形成點狀。 詳言之，例如線34的直徑爲約0· 8mm時，導電層 5 8也做爲與此略相等之直徑爲理想。 導電層5 8係以鍍銀等形成，因爲和樹脂封裝4 0的 接著性差，故使導電層5 8盡可能小，而能使和樹脂封裝 4 0之接觸部份盡可能小。於是，將能盡量防止樹脂封裝 4 0和導電層5 8之剝離。 本紙張尺度適用中國國家標準（CNS )八4规格（210X297公釐） (請先閱讀背面之注意事項再填寫本頁)
-12 - 經濟部中央梯準局員工消費合作社印製 A7 B7 五、發明説明（10 ) 圖5，係顯示形成如此的極小徑之導電層5 8的方法 之圖。通常，導電層5 8 ,係根據從形成在罩的孔使液狀 之銀電解澱積（electro-deposition)的電鑛法形成。但 是，在導電層5 8之直徑極小時，因爲罩矽孔將成爲極小 ，所以銀將不容易通過。因此，爲了使銀容易通過，雖然 也可以考慮將罩變薄，但是如此則罩會容易破裂。 因此，在本實施例，係做爲使用圖5所示的罩6 0形 成導電層5 8。該罩6 0，係具有形成在一方的面之大徑 孔6 2和形成在他方的面之小徑孔6 4連通而成的連通孔 6 6者。詳言之，孔62和孔6 4，係成階段狀而連通》 再者，也可以代替該形狀，使之連通成遞變狀》 然後，使用該罩6 0，將小徑的孔6 4放在散熱體 1 0之設置面1 6，從大徑的孔6 2流過銀，而能根據電 鍍之方法，以和線3 4同等的直徑形成導電層5 8。 根據該罩6 0時，因爲使銀流入側的孔6 2爲大徑， 所以銀將容易通過，也能夠根ii需要將罩60本身之厚度 加厚》 同時，在本實施例，其他部份的製造方法，係和圖1 及圖2所示之半導體裝置的製造方法相同，所以省略說明 〇 圖面之簡單說明 圖1 ，係顯示有關本發明的實施例之半導體裝置之圖 ’係將圖2的沿I - I線切斷之狀輯模式性地顯示之圖。 本紙張尺度適用中國國家標準（CNS ) A4規格（2 ΙΌ X 297公釐） .(請先閱讀背面之注意事項再填寫本頁)
-13 *· 經濟部中央標準局員工消費合作社印製 A7 __B7_』 _ 五、發明説明（H) 圖2，係將有.關本發明的實施例之半導體裝置，以去 除樹脂封裝的狀態模式性地顯示之平面圖。 圖3 ，係顯示本發明的其他實施例之圖。 圖4，係顯示本發明的更其他實施例之圖。 圖5 ，爲顯示圖4的半導體裝置之製造方法的圖。 本紙張尺度適用中國國家標準（CNS )八4規格（210 X 297公釐） (請先閱讀背面之注意事項再填寫本頁)
-14 -

Claims (1)

  1. !>U A8 B8 C8 D8 經濟部智慧財產局員工消費合作社印製 、申請專利範圍一 第8 6 1 0 0244號專利申請案' 中文申請專利範圍修正本 民國88年7月修正 1 . 一種樹脂封閉型半導體裝置之製造方法，其特徵 爲f系包含 . 於熱傳導性高之散熱體之設置面上，設置較半導體元 件之安裝面:長度爲短，熱導傳性及導電性優異之接合層的 工程， 和介由黏著劑，將前述接合層和前述半導體元件之安 裝面，於前述接合層之表面在前述安裝面被被覆之狀態下 加以接著之工程， 和將前述半導體元件之電極部和引出線，以纜線加以 連接之工程， 和於前述半導體元件、前述散熱體、前述引出線之一 部份.，及前述纜線以樹脂封閉，形成樹脂封裝之工程者。 2 .如申請專利範圍第1項所述的樹脂封閉型半導體 裝置之製造方法，其中，包含，於前述設置面之前述接合 層外之範圍，形成導電層之工程， 和令前述半導體元件之電極部和前述導電層，以第1 之線連接，令前述導線和前述導電層，以第2之線連接之 工程。 3.如申請專利範圍第1項所述的樹脂封閉型半導體 裝置之製造方法，其中，包含： 使用具有在一方的面形成之大徑孔和在他方的面形成 (請先閱讀背面之注意事項再填寫本頁) 訂 -IV 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） !>U A8 B8 C8 D8 經濟部智慧財產局員工消費合作社印製 、申請專利範圍一 第8 6 1 0 0244號專利申請案' 中文申請專利範圍修正本 民國88年7月修正 1 . 一種樹脂封閉型半導體裝置之製造方法，其特徵 爲f系包含 . 於熱傳導性高之散熱體之設置面上，設置較半導體元 件之安裝面:長度爲短，熱導傳性及導電性優異之接合層的 工程， 和介由黏著劑，將前述接合層和前述半導體元件之安 裝面，於前述接合層之表面在前述安裝面被被覆之狀態下 加以接著之工程， 和將前述半導體元件之電極部和引出線，以纜線加以 連接之工程， 和於前述半導體元件、前述散熱體、前述引出線之一 部份.，及前述纜線以樹脂封閉，形成樹脂封裝之工程者。 2 .如申請專利範圍第1項所述的樹脂封閉型半導體 裝置之製造方法，其中，包含，於前述設置面之前述接合 層外之範圍，形成導電層之工程， 和令前述半導體元件之電極部和前述導電層，以第1 之線連接，令前述導線和前述導電層，以第2之線連接之 工程。 3.如申請專利範圍第1項所述的樹脂封閉型半導體 裝置之製造方法，其中，包含： 使用具有在一方的面形成之大徑孔和在他方的面形成 (請先閱讀背面之注意事項再填寫本頁) 訂 -IV 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） A8 B8 C8 D8 六、申請專利範圍 之小徑孔連通而成的連通孔之罩，把前述小徑孔放在前述 散熱體的設置面，根據電鍍方法以和線同等之徑形成點狀 的導電層之工程， 和將前述半導體元件的電極部與前述導電層以第1之 線連接，將前述引出線與前述導電層以第2之線連接之工 程者。. 4 .如申請專利範圍第1，2或3項之樹脂封閉型半 導體裝置之製造方法，其中，包含於前述散熱體之前述接 合層之形成範圍以外，形成絕緣層之工程者。 5.如申請專利範圍第2項或第3項之樹脂封閉型半 導體裝置之製造方法，其中，包含於前述散熱體之前述接 合層及前述導電層之形成範圍以外，形成絕緣層之工程者 (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 準 標 國 國 用 適 度 尺 張 紙 本 規 釐 公
TW86100244A 1995-02-27 1995-12-28 Method of manufacturing a TW387134B (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP3877695 1995-02-27
JP32384795A JP3542677B2 (ja) 1995-02-27 1995-11-16 樹脂封止型半導体装置およびその製造方法

Publications (1)

Publication Number Publication Date
TW387134B true TW387134B (en) 2000-04-11

Family

ID=26378064

Family Applications (2)

Application Number Title Priority Date Filing Date
TW86100244A TW387134B (en) 1995-02-27 1995-12-28 Method of manufacturing a
TW88201643U TW562245U (en) 1995-02-27 1995-12-28 Resin encapsulating type semiconductor device

Family Applications After (1)

Application Number Title Priority Date Filing Date
TW88201643U TW562245U (en) 1995-02-27 1995-12-28 Resin encapsulating type semiconductor device

Country Status (8)

Country Link
US (1) US5801435A (zh)
EP (1) EP0729181B1 (zh)
JP (1) JP3542677B2 (zh)
KR (1) KR100414450B1 (zh)
CN (1) CN1093984C (zh)
DE (1) DE69637900D1 (zh)
SG (1) SG38933A1 (zh)
TW (2) TW387134B (zh)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5808357A (en) * 1992-06-02 1998-09-15 Fujitsu Limited Semiconductor device having resin encapsulated package structure
JP2891184B2 (ja) * 1996-06-13 1999-05-17 日本電気株式会社 半導体装置及びその製造方法
TW383508B (en) * 1996-07-29 2000-03-01 Nichia Kagaku Kogyo Kk Light emitting device and display
FR2764114B1 (fr) * 1997-06-02 2003-04-25 Sgs Thomson Microelectronics Dispositif semi-conducteur muni d'un dissipateur thermique
US6319757B1 (en) * 1998-07-08 2001-11-20 Caldus Semiconductor, Inc. Adhesion and/or encapsulation of silicon carbide-based semiconductor devices on ceramic substrates
JP3128548B2 (ja) * 1999-03-11 2001-01-29 沖電気工業株式会社 半導体装置および半導体装置の製造方法
US6198163B1 (en) * 1999-10-18 2001-03-06 Amkor Technology, Inc. Thin leadframe-type semiconductor package having heat sink with recess and exposed surface
US20030211062A1 (en) * 2001-05-07 2003-11-13 Karl Laden Anhydrous skin cleaners
US6396130B1 (en) 2001-09-14 2002-05-28 Amkor Technology, Inc. Semiconductor package having multiple dies with independently biased back surfaces
JP2003258141A (ja) * 2002-02-27 2003-09-12 Nec Compound Semiconductor Devices Ltd 電子部品及びその製造方法
JP3566269B2 (ja) * 2002-06-07 2004-09-15 富士通株式会社 リードフレーム及びその製造方法、及び半導体装置。
JP2004349347A (ja) 2003-05-20 2004-12-09 Rohm Co Ltd 半導体装置
US7919853B1 (en) * 2007-11-01 2011-04-05 Amkor Technology, Inc. Semiconductor package and fabrication method thereof
JP2013183023A (ja) * 2012-03-01 2013-09-12 Toyota Industries Corp 電力変換装置
JP2013183022A (ja) * 2012-03-01 2013-09-12 Toyota Industries Corp 半導体装置および半導体装置の製造方法
CN103975422B (zh) * 2012-11-28 2016-09-14 新电元工业株式会社 树脂封装型半导体装置的制造方法以及树脂封装型半导体装置
JP6416996B1 (ja) * 2017-07-24 2018-10-31 アサヒ・エンジニアリング株式会社 樹脂封止装置用の封止型
JP7024349B2 (ja) * 2017-11-24 2022-02-24 セイコーエプソン株式会社 センサーユニット、センサーユニットの製造方法、慣性計測装置、電子機器、および移動体

Family Cites Families (60)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL121811C (zh) * 1961-06-26
US3290564A (en) * 1963-02-26 1966-12-06 Texas Instruments Inc Semiconductor device
US3965277A (en) * 1972-05-09 1976-06-22 Massachusetts Institute Of Technology Photoformed plated interconnection of embedded integrated circuit chips
JPS52124865A (en) * 1976-04-13 1977-10-20 Sharp Corp Semiconductor device
JPS54124678A (en) * 1978-03-20 1979-09-27 Nec Corp Lead frame
JPS56122134A (en) * 1980-02-29 1981-09-25 Toshiba Corp Resin-sealed type semiconductor device
JPS5812341A (ja) * 1981-07-16 1983-01-24 Toshiba Corp 半導体装置
JPS59207645A (ja) * 1983-05-11 1984-11-24 Toshiba Corp 半導体装置およびリ−ドフレ−ム
JPS60103651A (ja) * 1983-11-11 1985-06-07 Hitachi Ltd 半導体装置
EP0164794B1 (en) * 1984-06-14 1990-07-25 Advanced Micro Devices, Inc. Multi-layer heat sinking integrated circuit package
JPS61166051A (ja) * 1985-01-17 1986-07-26 Matsushita Electronics Corp 樹脂封止型半導体装置
JPS6297358A (ja) * 1985-10-23 1987-05-06 Mitsubishi Electric Corp 樹脂封止形半導体集積回路装置
US4684975A (en) * 1985-12-16 1987-08-04 National Semiconductor Corporation Molded semiconductor package having improved heat dissipation
JPS63179557A (ja) * 1987-01-20 1988-07-23 Nec Corp 半導体装置用リ−ドフレ−ム
JPS63240053A (ja) * 1987-03-27 1988-10-05 Mitsubishi Electric Corp 半導体装置
US4942497A (en) * 1987-07-24 1990-07-17 Nec Corporation Cooling structure for heat generating electronic components mounted on a substrate
US4903118A (en) * 1988-03-30 1990-02-20 Director General, Agency Of Industrial Science And Technology Semiconductor device including a resilient bonding resin
JPH023390A (ja) * 1988-06-15 1990-01-08 Brother Ind Ltd 画像転写形成方法及び画像転写物
US5050040A (en) * 1988-10-21 1991-09-17 Texas Instruments Incorporated Composite material, a heat-dissipating member using the material in a circuit system, the circuit system
JP2593702B2 (ja) * 1988-11-09 1997-03-26 株式会社日立製作所 半導体装置の製造方法
US5157478A (en) * 1989-04-19 1992-10-20 Mitsubishi Denki Kabushiki Kaisha Tape automated bonding packaged semiconductor device incorporating a heat sink
JPH02307251A (ja) * 1989-05-22 1990-12-20 Nec Corp 樹脂封止型半導体装置
US5208188A (en) * 1989-10-02 1993-05-04 Advanced Micro Devices, Inc. Process for making a multilayer lead frame assembly for an integrated circuit structure and multilayer integrated circuit die package formed by such process
JPH03149865A (ja) * 1989-11-07 1991-06-26 Matsushita Electron Corp リードフレーム
JPH0719876B2 (ja) * 1989-12-04 1995-03-06 株式会社東芝 半導体装置
JP2517691B2 (ja) * 1990-01-29 1996-07-24 三菱電機株式会社 半導体装置及びその製造方法
JPH03265161A (ja) * 1990-03-15 1991-11-26 Toshiba Corp 樹脂封止型半導体装置
JP2886250B2 (ja) * 1990-03-26 1999-04-26 株式会社日立製作所 半導体装置
JP2850462B2 (ja) * 1990-03-29 1999-01-27 セイコーエプソン株式会社 半導体装置及びその製造方法
JPH0410558A (ja) * 1990-04-27 1992-01-14 Hitachi Ltd 放熱体付き半導体装置
JPH0411758A (ja) * 1990-04-28 1992-01-16 Mitsubishi Electric Corp 半導体装置
JPH0427145A (ja) * 1990-05-22 1992-01-30 Seiko Epson Corp 半導体装置
US5227662A (en) * 1990-05-24 1993-07-13 Nippon Steel Corporation Composite lead frame and semiconductor device using the same
US5202288A (en) * 1990-06-01 1993-04-13 Robert Bosch Gmbh Method of manufacturing an electronic circuit component incorporating a heat sink
DE4017697C2 (de) * 1990-06-01 2003-12-11 Bosch Gmbh Robert Elektronisches Bauelement, Verfahren zu dessen Herstellung und Verwendung
JP2983620B2 (ja) * 1990-07-20 1999-11-29 株式会社日立製作所 半導体装置及びその製造方法
JP3047986B2 (ja) * 1990-07-25 2000-06-05 株式会社日立製作所 半導体装置
JP2725448B2 (ja) * 1990-08-01 1998-03-11 三菱電機株式会社 半導体装置
US5105259A (en) * 1990-09-28 1992-04-14 Motorola, Inc. Thermally enhanced semiconductor device utilizing a vacuum to ultimately enhance thermal dissipation
JPH04158556A (ja) * 1990-10-22 1992-06-01 Toshiba Corp 樹脂封止型半導体装置
JPH04162556A (ja) * 1990-10-25 1992-06-08 Mitsubishi Electric Corp リードフレーム及びその製造方法
JP2841854B2 (ja) * 1990-11-29 1998-12-24 セイコーエプソン株式会社 半導体装置
JPH04316357A (ja) * 1991-04-15 1992-11-06 Sony Corp 樹脂封止型半導体装置
US5172213A (en) * 1991-05-23 1992-12-15 At&T Bell Laboratories Molded circuit package having heat dissipating post
DE69231790T2 (de) * 1991-07-01 2002-03-07 Sumitomo Electric Industries Wärmeabführendes Bauteil und damit versehene Halbleitervorrichtung
JPH05308107A (ja) * 1991-07-01 1993-11-19 Sumitomo Electric Ind Ltd 半導体装置及びその製作方法
US5200809A (en) * 1991-09-27 1993-04-06 Vlsi Technology, Inc. Exposed die-attach heatsink package
JP2602380B2 (ja) * 1991-10-23 1997-04-23 富士通株式会社 半導体装置及びその製造方法
JPH05211262A (ja) * 1992-01-08 1993-08-20 Nec Corp 樹脂封止型半導体装置
US5328870A (en) * 1992-01-17 1994-07-12 Amkor Electronics, Inc. Method for forming plastic molded package with heat sink for integrated circuit devices
US5262927A (en) * 1992-02-07 1993-11-16 Lsi Logic Corporation Partially-molded, PCB chip carrier package
JPH06120374A (ja) * 1992-03-31 1994-04-28 Amkor Electron Inc 半導体パッケージ構造、半導体パッケージ方法及び半導体パッケージ用放熱板
JP3572628B2 (ja) * 1992-06-03 2004-10-06 セイコーエプソン株式会社 半導体装置及びその製造方法
JP3322429B2 (ja) * 1992-06-04 2002-09-09 新光電気工業株式会社 半導体装置
US5367196A (en) * 1992-09-17 1994-11-22 Olin Corporation Molded plastic semiconductor package including an aluminum alloy heat spreader
JPH0697326A (ja) * 1992-09-14 1994-04-08 Apic Yamada Kk 半導体装置およびその放熱部材
JPH06132444A (ja) * 1992-10-20 1994-05-13 Hitachi Ltd 半導体装置
JPH06295962A (ja) * 1992-10-20 1994-10-21 Ibiden Co Ltd 電子部品搭載用基板およびその製造方法並びに電子部品搭載装置
JP3304447B2 (ja) * 1992-11-17 2002-07-22 イビデン株式会社 電子部品搭載用基板
JP3509274B2 (ja) * 1994-07-13 2004-03-22 セイコーエプソン株式会社 樹脂封止型半導体装置およびその製造方法

Also Published As

Publication number Publication date
TW562245U (en) 2003-11-11
CN1093984C (zh) 2002-11-06
US5801435A (en) 1998-09-01
JP3542677B2 (ja) 2004-07-14
SG38933A1 (en) 1997-04-17
EP0729181A2 (en) 1996-08-28
JPH08298302A (ja) 1996-11-12
KR100414450B1 (ko) 2004-04-03
EP0729181A3 (en) 1997-08-27
DE69637900D1 (de) 2009-05-28
EP0729181B1 (en) 2009-04-15
CN1136711A (zh) 1996-11-27

Similar Documents

Publication Publication Date Title
TW387134B (en) Method of manufacturing a
US6215175B1 (en) Semiconductor package having metal foil die mounting plate
TWI282154B (en) Die-up ball grid array package with a heat spreader and method for making the same
US5218229A (en) Inset die lead frame configuration lead frame for a semiconductor device having means for improved busing and die-lead frame attachment
TW293940B (zh)
JPS6324647A (ja) 半導体パッケ−ジ
JPH08500469A (ja) 多重チップ・モジュールを組み込んだ金属電子パッケージ
JP2001520460A (ja) マイクロ電子デバイス用パッケージの放熱特性を改善する方法及び構造
JPH0774282A (ja) 半導体装置
JP3309686B2 (ja) 樹脂封止型半導体装置及びその製造方法
KR20040027110A (ko) 절연성 세라믹 히트 싱크를 갖는 디스크리트 패키지
JPH0777258B2 (ja) 半導体装置
JPS6042620B2 (ja) 半導体装置の封止体
JPH0491458A (ja) 半導体装置
JP2934421B2 (ja) ヒートシンクを備えた樹脂封止型半導体装置
JP2002057238A (ja) 集積回路パッケージ
JP2008211168A (ja) 半導体装置および半導体モジュール
JPS6130742B2 (zh)
JPH03238852A (ja) モールド型半導体集積回路
JP3337911B2 (ja) 半導体装置及びその製造方法
JPH04299849A (ja) 半導体装置
JP2603101B2 (ja) 電子部品搭載用基板
JPH01286344A (ja) 電子部品搭載用基板
JPH03116856A (ja) 半導体装置
JP2517360B2 (ja) 電子部品搭載用基板

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MM4A Annulment or lapse of patent due to non-payment of fees