CN101207095A - 防止溢胶的球格阵列封装构造 - Google Patents

防止溢胶的球格阵列封装构造 Download PDF

Info

Publication number
CN101207095A
CN101207095A CNA2006101705202A CN200610170520A CN101207095A CN 101207095 A CN101207095 A CN 101207095A CN A2006101705202 A CNA2006101705202 A CN A2006101705202A CN 200610170520 A CN200610170520 A CN 200610170520A CN 101207095 A CN101207095 A CN 101207095A
Authority
CN
China
Prior art keywords
substrate
slotted eye
grid array
ball grid
encapsulation construction
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2006101705202A
Other languages
English (en)
Other versions
CN100490131C (zh
Inventor
范文正
黄欣慧
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Powertech Technology Inc
Original Assignee
Powertech Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Powertech Technology Inc filed Critical Powertech Technology Inc
Priority to CNB2006101705202A priority Critical patent/CN100490131C/zh
Publication of CN101207095A publication Critical patent/CN101207095A/zh
Application granted granted Critical
Publication of CN100490131C publication Critical patent/CN100490131C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/4824—Connecting between the body and an opposite side of the item with respect to the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73215—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18165—Exposing the passive side of the semiconductor or solid-state body of a wire bonded chip

Landscapes

  • Micromachines (AREA)
  • Particle Formation And Scattering Control In Inkjet Printers (AREA)

Abstract

本发明是有关一种防止溢胶的球格阵列封装构造，其包含：一基板，其具有一上表面、一下表面以及至少一槽孔；一晶片，是设置于该基板的上表面，并具有复数个对准在该槽孔内的焊垫；复数个焊线，是通过该槽孔以电性连接该些焊垫至该基板；一模封胶体，具有一方形体与至少一条形体，该方形体形成于该基板的上表面以密封该晶片，该条形体形成于该槽孔内与该基板的下表面的一部位以密封该些焊线；以及复数个焊球，设置于该基板的下表面；其中，该基板在该槽孔的一区段形成设有一缩口，其较窄于该槽孔的平均宽度，以减缓该模封胶体在该槽孔的注胶流速。因此，本发明借由产生的上下模流压力差可以有效地增进该基板的该下表面与下模具的密合度，而得以充分改善封胶时溢胶问题。

Description

防止溢胶的球格阵列封装构造
技术领域
本发明涉及一种球格阵列封装构造，特别是涉及一种可以防止溢胶的窗口型球格阵列封装构造(BALL GRID ARRAY PACKAGE FOR PREVENTING MOLDFLASH)。
背景技术
球格阵列封装构造是可以藉由一模封胶体(molding compound)，作为晶片的密封保护，现有习知的模封胶体的形成方法是为压模方式将已粘贴晶片的基板置于上下模具之间，再注入形成模封胶体的前趋物，以密封该晶片。然而在封胶的过程中，会因该基板与下模具之间无法紧密贴合而容易有溢胶的现象，使得球垫受污染而影响焊接性与电性品质。
请参阅图1所示，是一种现有习知球格阵列封装构造的截面示意图。该现有习知的球格阵列封装构造100，是包含一基板110、一晶片120、复数个焊线130、一模封胶体140以及复数个焊球150。
该基板110，具有一上表面111、一下表面112、一槽孔113以及复数个设置于该下表面112的球垫114。该晶片120，其一主动面121是利用粘晶材料贴设在该基板110的上表面111。其中，该主动面121是设有复数个焊垫123，其是对准在该槽孔113内。该些焊线130，是通过该槽孔113并电性连接该些焊垫123至该基板110。该模封胶体140，是形成于该基板110的上表面111与槽孔113内，以分别密封该晶片120与该些焊线130。由于该模封胶体140是可更覆盖该晶片120的一背面122，而可以完全密封该晶片120。该些焊球150，是设置于该些球垫114，以供对外接合。
然而，在进行封胶时，上模具不可压贴该晶片120的背面122，故该基板110与该下模具密合度不足而会发生溢胶现象。此一溢胶现象会污染该基板110的该些球垫114，导致该些焊球150无法完整地焊接至该基板110而影响该球格阵列封装构造100的焊接性能与电性品质。
请参阅图2所示，是另一种现有习知的球格阵列封装构造的截面示意图。该另一种现有习知的球格阵列封装构造200，包含一基板210、一晶片220、复数个焊线230、一模封胶体240以及复数个焊球250。
该基板210，具有一上表面211、一下表面212、一槽孔213以及复数个设置于该下表面212的球垫214。该晶片220，其一主动面221是贴设于该基板210的上表面211。该主动面221是设有复数个焊垫223，其是对准在该槽孔213内。该些焊线230，是通过该槽孔213并电性连接该些焊垫223至该基板210。该模封胶体240，是形成于该基板210的上表面211与槽孔213内，以分别密封该晶片220与该些焊线230，但须显露该晶片220的一背面222，以供一上模具压合。该些焊球250，是设置于该些球垫214，以供对外接合。
其中，该基板210的该下表面212是另设有复数个挡条215，其是分别位于该槽孔213的两侧。并藉由上模具压合该晶片220的背面222，方能使该些挡条215能紧贴至下模具，可增加该基板210与一下模具的密合度，以防止在封胶时，该模封胶体240对该些球垫214之间产生溢胶的问题。然而，若上模具无法压合该晶片220的背面222时，该些挡条215的防溢胶功能则不明显，仍有溢胶之虞。该球格阵列封装构造200仅适用于裸晶背的封装产品，对于需要全密封晶片的模流溢胶防范并无实质助益。
由此可见，上述现有的球格阵列封装构造在结构与使用上，显然仍存在有不便与缺陷，而亟待加以进一步改进。为了解决上述存在的问题，相关厂商莫不费尽心思来谋求解决之道，但长久以来一直未见适用的设计被发展完成，而一般产品又没有适切的结构能够解决上述问题，此显然是相关业者急欲解决的问题。因此如何能创设一种新的球格阵列封装构造，实属当前重要研发课题之一，亦成为当前业界极需改进的目标。
有鉴于上述现有的球格阵列封装构造存在的缺陷，本发明人基于从事此类产品设计制造多年丰富的实务经验及专业知识，并配合学理的运用，积极加以研究创新，以期创设一种新的球格阵列封装构造，能够改进一般现有的球格阵列封装构造，使其更具有实用性。经过不断的研究、设计，并经过反复试作样品及改进后，终于创设出确具实用价值的本发明。
发明内容
本发明的主要目的在于，克服现有的球格阵列封装构造存在的缺陷，而提供一种新的球格阵列封装构造，所要解决的技术问题是使其利用基板的槽孔中央区的设计变化，而可达到防止溢胶在基板下表面的功效，从而更加适于实用。
本发明的另一目的在于，提供一种防止溢胶的球格阵列封装构造，所要解决的技术问题是使其利用基板的槽孔的一区段设置有障碍物，而可达到防止溢胶在基板下表面的功效，从而更加适于实用。
本发明的目的及解决其技术问题是采用以下技术方案来实现的。依据本发明提出的一种球格阵列封装构造，其包含：一基板，其是具有一上表面、一下表面以及至少一槽孔；一晶片，其设置于该基板的该上表面，并具有复数个对准在该槽孔内的焊垫；复数个焊线，其是通过该槽孔以电性连接该些焊垫至该基板；一模封胶体，其具有一方形体与至少一条形体，该方形体是形成于该基板的该上表面以密封该晶片，该条形体是形成于该槽孔内与该基板的该下表面的一部位以密封该些焊线；以及复数个焊球，其设置于该基板的该下表面；其中，该基板在该槽孔的一区段是形成设有一缩口，其是较窄于该槽孔的平均宽度，以减缓该模封胶体在该槽孔的注胶流速。
本发明的目的及解决其技术问题还可采用以下技术措施进一步实现。
前述的球格阵列封装构造，其中所述的条形体的两端是一体连接至该方形体。
前述的球格阵列封装构造，其中所述的方形体是为长方形体。
前述的球格阵列封装构造，其中所述的槽孔是位于该基板的一中心线上。
前述的球格阵列封装构造，其中所述的缩口的两侧边缘是为“〕〔”形或“][”形。
前述的球格阵列封装构造，其中所述缩口的两侧边缘是为“><”形或“)(”形。
本发明的目的及解决其技术问题还采用以下技术方案来实现。依据本发明提出的一种球格阵列封装构造，其包含：一基板，其具有一上表面、一下表面以及至少一槽孔；一晶片，其设置于该基板的该上表面，并具有复数个对准在该槽孔内的焊垫；复数个焊线，其是通过该槽孔以电性连接该些焊垫至该基板；一模封胶体，其具有一方形体与至少一条形体，该方形体是形成于该基板的该上表面以密封该晶片，该条形体是形成于该槽孔内与该基板的该下表面的一部位以密封该些焊线；以及复数个焊球，其设置于该基板的该下表面；其中，该基板在该槽孔的一区段是设置一障碍物，以形成一缩口，其口径是较小于该槽孔的孔径，以减缓该模封胶体在该槽孔的注胶流速。
本发明的目的及解决其技术问题还可采用以下技术措施进一步实现。
前述的球格阵列封装构造，其中所述的障碍物是为一粘晶层的一部份。
前述的球格阵列封装构造，其中所述的粘晶层是粘接该晶片与该基板。
前述的球格阵列封装构造，其中所述的条形体的两端是一体连接至该方形体。
前述的球格阵列封装构造，其中所述的方形体是为长方形体。
前述的球格阵列封装构造，其中所述的槽孔是位于该基板的一中心线上。
本发明与现有技术相比具有明显的优点和有益效果。由以上可知，为了达到上述目的，本发明提供了一种球格阵列封装构造，包含一基板、一晶片、复数个焊线、一模封胶体以及复数个焊球。该基板，具有一上表面、一下表面以及至少一槽孔。该晶片，是设置于该基板的该上表面并具有复数个对准在该槽孔内的焊垫。该些焊线，是通过该槽孔以电性连接该些焊垫至该基板。该模封胶体，具有一方形体与至少一条形体，该方形体是形成于该基板的该上表面以密封该晶片，该条形体是形成于该槽孔内与该基板的该下表面的一部位以密封该些焊线。该些焊球，设置于该基板的该下表面。其中，该基板在该槽孔的一区段是形成设有一缩口，其较窄于该槽孔的平均宽度，以减缓该模封胶体在该槽孔的注胶流速。在另一实施例中，可以利用障碍物使该基板的槽孔在一区段产生较小孔径，以形成缩口。
在前述的球格阵列封装构造中，该条形体的两端是可一体连接至该方形体。
在前述的球格阵列封装构造中，该方形体是可为长方形体。
在前述的球格阵列封装构造中，该槽孔是可位于该基板的一中心线上。
在前述的球格阵列封装构造中，该缩口的两侧边缘是可为“〕〔”形或“][”形。该缩口的两侧边缘亦可为“><”形或“)(”形。
借由上述技术方案，本发明防止溢胶的球格阵列封装构造至少具有下列优点：
1、本发明利用基板的槽孔中央区的设计变化，而可以达到防止溢胶在基板下表面的功效，非常适于实用。
2、本发明利用基板的槽孔的一区段设置有障碍物，而可以达到防止溢胶在基板下表面的功效，从而更加适于实用。
3、因此，本发明借由产生的上下模流压力差，可以有效地增进该基板的该下表面与下模具的密合度，而得以充分改善封胶时溢胶的问题。
综上所述，本发明是有关于一种防止溢胶的球格阵列封装构造，一晶片是设置于一基板的上表面并具有复数个对准在该基板的一槽孔内的焊垫，复数个焊线是通过该槽孔以电性连接该些焊垫至该基板，一模封胶体是密封该晶片与该些焊线，复数个焊球是设置于该基板的下表面。其中，该基板在该槽孔的一区段是形成设有一缩口，其是较窄于该槽孔的平均宽度，以减缓该模封胶体在该槽孔的注胶流速。因此，产生的上下模流压力差可以有效地增进该基板的该下表面与下模具的密合度，而得以充分改善封胶时溢胶问题。本发明具有上述诸多优点及实用价值，其不论在产品结构或功能上皆有较大的改进，在技术上有显著的进步，并产生了好用及实用的效果，且较现有的球格阵列封装构造具有增进的突出功效，从而更加适于实用，并具有产业的广泛利用价值，诚为一新颖、进步、实用的新设计。
上述说明仅是本发明技术方案的概述，为了能够更清楚了解本发明的技术手段，而可亦依照说明书的内容予以实施，并且为了让本发明的上述和其他目的、特征和优点能够更明显易懂，以下特举较佳实施例，并配合附图，详细说明如下。
附图说明
图1是一种现有习知的球格阵列封装构造的截面示意图。
图2是另一种现有习知的球格阵列封装构造的截面示意图。
图3是依据本发明的第一具体实施例，一种防止溢胶的球格阵列封装构造在槽孔横切的截面示意图。
图4是依据本发明的第一具体实施例，该球格阵列封装构造在缩口横切的截面示意图。
图5是依据本发明的第一具体实施例，该球格阵列封装构造的基板在粘晶后且在封胶前的下表面示意图。
图6是依据本发明的第一具体实施例，该球格阵列封装构造的基板在封胶后的下表面示意图。
图7是依据本发明的第一具体实施例，该球格阵列封装构造在模封注胶时沿槽孔的截面示意图。
图8是依据本发明的第二具体实施例，另一种球格阵列封装构造的基板在粘晶后且在封胶前的下表面示意图。
图9是依据本发明的第二具体实施例，该球格阵列封装构造的基板在封胶后的下表面示意图。
图10是依据本发明的第三具体实施例，一种防止溢胶的球格阵列封装构造在槽孔横切的截面示意图。
图11是依据本发明的第三具体实施例，该球格阵列封装构造在缩口横切的截面示意图。
100：球格阵列封装构造    110：基板
111：上表面              112：下表面
113：槽孔                114：球垫
120：晶片                121：主动面
122：背面                123：焊垫
130：焊线                140：模封胶体
150：焊球                200：球格阵列封装构造
210：基板                211：上表面
212：下表面              213：槽孔
214：球垫                215：挡条
220：晶片                221：主动面
222：背面                223：焊垫
230：焊线        240：模封胶体
250：焊球        300：球格阵列封装构造
310：基板        311：上表面
312：下表面      313：槽孔
314：球垫        316：缩口
317：边缘        320：晶片
321：主动面      322：背面
323：焊垫        330：焊线
340：模封胶体    341：方形体
342：条形体      350：焊球
360：粘晶层      370：基板
372：下表面      373：槽孔
374：球垫        376：缩口
377：边缘        400：球格阵列封装构造
410：基板        411：上表面
412：下表面      413：槽孔
414：球垫        416：缩口
418：障碍物      420：晶片
421：主动面      422：背面
423：焊垫        430：焊线
440：模封胶体    441：方形体
442：条形体      450：焊球
460：粘晶层
具体实施方式
为更进一步阐述本发明为达成预定发明目的所采取的技术手段及功效，以下结合附图及较佳实施例，对依据本发明提出的防止溢胶的球格阵列封装构造其具体实施方式、结构、特征及其功效，详细说明如后。
请参阅图3及图7所示，依据本发明的第一具体实施例，揭示了一种球格阵列封装构造。图3是为该球格阵列封装构造在槽孔横切的截面示意图。图4是为该球格阵列封装构造在缩口横切的截面示意图。图5是为该球格阵列封装构造的基板在粘晶后且在封胶前的下表面示意图。图6是为该球格阵列封装构造的基板在封胶后的下表面示意图。图7是为该球格阵列封装构造在模封注胶时沿槽孔的截面示意图。
首先请参阅图3及图4所示，该球格阵列封装构造300，主要是包含一基板310、一晶片320、复数个焊线330、一模封胶体340以及复数个焊球350。
上述的基板310，是具有一上表面311、一下表面312以及至少一槽孔313。其中，该基板310另具有复数个球垫314，其是设置于该基板310的该下表面312，以供接合该些焊球350。在本实施例中，该槽孔313是可位于该基板310的一中心线上(如图5所示)。
上述的晶片320，如图3所示，具有一主动面321以及一背面322。可利用已知粘晶材料的粘晶层360将该晶片320粘着于该基板310的该上表面311，复数个焊垫323是设置于该主动面321，以作为晶片电极。此外，在粘晶时该晶片320的该主动面321是朝向该基板310而使该晶片320的该些焊垫323对准在该槽孔313内。可利用该些焊线330通过该槽孔313以电性连接该些焊垫323至该基板310。
上述的模封胶体340，如图3及图4所示，具有一方形体341及至少一条形体342；其中：
该方形体341，是形成于该基板310的该上表面311，以密封该晶片320。在本实施例中，该方形体341是覆盖至该晶片320的背面322。
此外，请结合参阅图5及图6所示，该条形体342，是形成设置于该槽孔313内与该基板310的该下表面312的一部位，以密封该些焊线330。
在本实施例中，该方形体341是可为长方形体。
较佳地，请配合参阅图7所示，该条形体342的两端是可一体连接至该方形体341，可在模封注胶形成该方形体341时，该条形体342可以同时形成于该槽孔313内与该基板310的局部该下表面312。
上述的该些焊球350，如图3所示，是设置于该基板310的该下表面312的该些球垫314。在具体应用上，该球格阵列封装构造300是藉由该些焊球350的回焊而接合至一外部印刷电路板(图中未绘出)。
请参阅图5所示，其中，该基板310在该槽孔313的一区段是形成设有一缩口316，其是较窄于该槽孔313的平均宽度，以减缓该模封胶体340在该槽孔313的注胶流速，即减缓该条形体342的形成以构成上下模流压力差，以防止溢胶(容后详述)。在本实施例中，该缩口316的两侧边缘317是可为“><”形或“)(”形。
因此，该球格阵列封装构造300，是利用该基板310本身在槽孔313处所形成的该缩口316，而可以减缓该模封胶体340在该槽孔313内(即条形体342)的注胶流速。如图7所示，该模封胶体340在该槽孔313内的注胶流速是较慢于该模封胶体340在该基板310的该上表面311(即方形体341)的注胶流速，导致上模流压力大于下模流压力。因此，会使形成于该基板310的该上表面311的该模封胶体340会对该基板310产生向下压力，使该基板310的该下表面312更加紧贴于下模具(图中未绘出)，故可使该基板310的该些球垫314与该下模具之间具有良好的密合度，故在封胶时该模封胶体340不会溢出至该些球垫314而可以达到防止溢胶的功效，又可以完全密封该晶片320。因此，本发明可以确保后续设置于该球垫314上的该些焊球350具有良好的焊接效果，使得封装后的该球格阵列封装构造300具有可靠的电性连接品质。
请参阅图8及图9所示，是依据本发明的第二较佳具体实施例，图8是另一种球格阵列封装构造的基板在粘晶后且在封胶前的下表面示意图，图9是该球格阵列封装构造的基板在封胶后的下表面示意图。在本发明第二具体实施例中，揭示了另一种球格阵列封装构造，其包含的晶片、焊线330、模封胶体以及焊球与第一具体实施例中大致相同，可沿用相同图号且此不再赘述。该球格阵列封装构造的基板370，具有一上表面、一下表面372以及至少一槽孔373。
该槽孔373，是显露该晶片320的该些焊垫323。其中，该基板370在该槽孔373的一区段是形成设有一缩口376，其是较窄于该槽孔373的平均宽度，以减缓该模封胶体340在该槽孔373的注胶流速，产生的上下模流压力差，有利于封胶时提升基板370下表面与下模具的紧贴性，可防止溢胶。在本实施例中，该缩口376的两侧边缘377是可以为“〕〔”形或“][”形。该基板370另具有复数个球垫374，其是设置于该基板370的该下表面372，以供接合焊球。
请参阅图10及图11所示，是依据本发明的第三较佳具体实施例，图10是防止溢胶的球格阵列封装构造在槽孔横切的截面示意图，图11是该球格阵列封装构造在缩口横切的截面示意图。在本发明第三具体实施例中，揭示了另一种球格阵列封装构造400，主要包含一基板410、一晶片420、复数个焊线430、一模封胶体440以及复数个焊球450。
上述的基板410，是具有一上表面411、一下表面412以及至少一槽孔413；其中：
该基板410，另具有复数个球垫414，其设置于该基板410的该下表面412，以供接合该些焊球450。
该晶片420，如图10所示，是设置于该基板410的该上表面411，并具有复数个对准在该槽孔413内的焊垫423，该些焊垫423是设置于该晶片420的一主动面421并对准在该槽孔413内。
该些焊线430，是通过该槽孔413以电性连接该些焊垫423至该基板410。
该模封胶体440，是具有一方形体441及至少一条形体442。该方形体441，是形成设置于该基板410的该上表面411以密封该晶片420，可以包含该晶片420的一背面422。该条形体442，是形成于该槽孔413内与该基板410的该下表面412的一部位，以密封该些焊线430。该些焊球450，是设置于该基板410的该下表面412的该些球垫414，使该球格阵列封装构造400可以对外连接。
其中，如图11所示，该基板410在该槽孔413的一区段是设置有一障碍物418，以形成一缩口416，其口径是较小于该槽孔413的孔径，以减缓该模封胶体440在该槽孔413的注胶流速，可以有效地增进该些球垫414与一下模具的密合度，而得以充分改善封胶时溢胶的问题。
再如图11所示，该障碍物418是可为一粘晶层460的一部份，而可以降低制造成本。
在本实施例中，该粘晶层460，是可粘接该晶片420的该主动面421与该基板410的上表面411。在不同的实施例中，该障碍物418亦可为另一种点涂胶体。
以上所述，仅是本发明的较佳实施例而已，并非对本发明作任何形式上的限制，虽然本发明已以较佳实施例揭露如上，然而并非用以限定本发明，任何熟悉本专业的技术人员，在不脱离本发明技术方案范围内，当可利用上述揭示的技术内容作出些许更动或修饰为等同变化的等效实施例，但凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化与修饰，均仍属于本发明技术方案的范围内。

Claims (12)

1.一种球格阵列封装构造，其特征在于其包含：
一基板，其具有一上表面、一下表面以及至少一槽孔；
一晶片，其设置于该基板的该上表面，并具有复数个对准在该槽孔内的焊垫；
复数个焊线，其是通过该槽孔以电性连接该些焊垫至该基板；
一模封胶体，其具有一方形体与至少一条形体，该方形体是形成于该基板的该上表面以密封该晶片，该条形体是形成于该槽孔内与该基板的该下表面的一部位以密封该些焊线；以及
复数个焊球，其设置于该基板的该下表面；
其中，该基板在该槽孔的一区段是形成设有一缩口，其是较窄于该槽孔的平均宽度，以减缓该模封胶体在该槽孔的注胶流速。
2.根据权利要求1所述的球格阵列封装构造，其特征在于其中所述的条形体的两端是一体连接至该方形体。
3.根据权利要求1所述的球格阵列封装构造，其特征在于其中所述的方形体是为长方形体。
4.根据权利要求1所述的球格阵列封装构造，其特征在于其中所述的槽孔是位于该基板的一中心线上。
5.根据权利要求1所述的球格阵列封装构造，其特征在于其中所述的缩口的两侧边缘是为“〕〔”形或“][”形。
6.根据权利要求1所述的球格阵列封装构造，其特征在于其中所述的缩口的两侧边缘是为“><”形或“)(”形。
7.一种球格阵列封装构造，其特征在于其包含：
一基板，其具有一上表面、一下表面以及至少一槽孔；
一晶片，其设置于该基板的该上表面，并具有复数个对准在该槽孔内的焊垫；
复数个焊线，其是通过该槽孔以电性连接该些焊垫至该基板；
一模封胶体，其具有一方形体与至少一条形体，该方形体是形成于该基板的该上表面以密封该晶片，该条形体是形成于该槽孔内与该基板的该下表面的一部位以密封该些焊线；以及
复数个焊球，其设置于该基板的该下表面；
其中，该基板在该槽孔的一区段是设置一障碍物，以形成一缩口，其口径是较小于该槽孔的孔径，以减缓该模封胶体在该槽孔的注胶流速。
8.根据权利要求7所述的球格阵列封装构造，其特征在于其中所述的障碍物是为一粘晶层的一部份。
9.根据权利要求8所述的球格阵列封装构造，其特征在于其中所述的粘晶层是粘接该晶片与该基板。
10.根据权利要求7所述的球格阵列封装构造，其特征在于其中所述的条形体的两端是一体连接至该方形体。
11.根据权利要求7所述的球格阵列封装构造，其特征在于其中所述的方形体是为长方形体。
12.根据权利要求7所述的球格阵列封装构造，其特征在于其中所述的槽孔是位于该基板的一中心线上。
CNB2006101705202A 2006-12-21 2006-12-21 防止溢胶的球格阵列封装构造 Expired - Fee Related CN100490131C (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CNB2006101705202A CN100490131C (zh) 2006-12-21 2006-12-21 防止溢胶的球格阵列封装构造

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CNB2006101705202A CN100490131C (zh) 2006-12-21 2006-12-21 防止溢胶的球格阵列封装构造

Publications (2)

Publication Number Publication Date
CN101207095A true CN101207095A (zh) 2008-06-25
CN100490131C CN100490131C (zh) 2009-05-20

Family

ID=39567143

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2006101705202A Expired - Fee Related CN100490131C (zh) 2006-12-21 2006-12-21 防止溢胶的球格阵列封装构造

Country Status (1)

Country Link
CN (1) CN100490131C (zh)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101826495B (zh) * 2009-03-06 2011-07-27 华东科技股份有限公司 窗口型半导体封装构造
CN101853835B (zh) * 2009-04-03 2012-10-03 南茂科技股份有限公司 倒装芯片封装的制造方法
CN103258934A (zh) * 2012-04-09 2013-08-21 东莞市久祥电子有限公司 晶片型led线路板运用刷油墨防止封装过程溢胶的方法
CN105161973A (zh) * 2015-09-23 2015-12-16 北京凯普林光电科技有限公司 一种光纤耦合半导体激光器的封装结构及封装方法
CN107039390A (zh) * 2015-12-17 2017-08-11 联发科技股份有限公司 半导体封装
CN107369656A (zh) * 2017-07-17 2017-11-21 睿力集成电路有限公司 一种窗口型球栅阵列封装组件
CN107369655A (zh) * 2017-07-13 2017-11-21 睿力集成电路有限公司 一种窗口型球栅阵列封装组件
CN111987069A (zh) * 2020-08-28 2020-11-24 西安微电子技术研究所 一种锁胶阵列引线框架及其在芯片封装件中的应用
CN113284856A (zh) * 2020-02-19 2021-08-20 长鑫存储技术有限公司 封装结构及其形成方法

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101826495B (zh) * 2009-03-06 2011-07-27 华东科技股份有限公司 窗口型半导体封装构造
CN101853835B (zh) * 2009-04-03 2012-10-03 南茂科技股份有限公司 倒装芯片封装的制造方法
CN103258934A (zh) * 2012-04-09 2013-08-21 东莞市久祥电子有限公司 晶片型led线路板运用刷油墨防止封装过程溢胶的方法
CN103258934B (zh) * 2012-04-09 2017-03-22 东莞市久祥电子有限公司 晶片型led线路板运用刷油墨防止封装过程溢胶的方法
CN105161973B (zh) * 2015-09-23 2018-01-16 北京凯普林光电科技股份有限公司 一种光纤耦合半导体激光器的封装结构及封装方法
CN105161973A (zh) * 2015-09-23 2015-12-16 北京凯普林光电科技有限公司 一种光纤耦合半导体激光器的封装结构及封装方法
CN107039390A (zh) * 2015-12-17 2017-08-11 联发科技股份有限公司 半导体封装
CN107369655A (zh) * 2017-07-13 2017-11-21 睿力集成电路有限公司 一种窗口型球栅阵列封装组件
CN107369656A (zh) * 2017-07-17 2017-11-21 睿力集成电路有限公司 一种窗口型球栅阵列封装组件
CN107369656B (zh) * 2017-07-17 2018-05-22 睿力集成电路有限公司 一种窗口型球栅阵列封装组件
CN113284856A (zh) * 2020-02-19 2021-08-20 长鑫存储技术有限公司 封装结构及其形成方法
WO2021164607A1 (zh) * 2020-02-19 2021-08-26 长鑫存储技术有限公司 封装结构及其形成方法
CN113284856B (zh) * 2020-02-19 2022-03-18 长鑫存储技术有限公司 封装结构及其形成方法
CN111987069A (zh) * 2020-08-28 2020-11-24 西安微电子技术研究所 一种锁胶阵列引线框架及其在芯片封装件中的应用

Also Published As

Publication number Publication date
CN100490131C (zh) 2009-05-20

Similar Documents

Publication Publication Date Title
CN100490131C (zh) 防止溢胶的球格阵列封装构造
CN203367260U (zh) 一种功率陶瓷外壳和功率芯片封装结构
CN105281706A (zh) 一种声表面波滤波器封装结构及制造方法
CN102403236B (zh) 芯片外露的半导体器件及其生产方法
CN100442496C (zh) 补强型薄膜覆晶封装构造
CN103762200A (zh) 芯片封装件及其封装方法
CN101231989B (zh) 增进散热效益的半导体封装载膜与封装构造
US20220301966A1 (en) Semiconductor device
CN213424984U (zh) 一种系统级封装结构
CN212365960U (zh) 一种多腿位半导体集成电路引线框架
CN210628280U (zh) 一种集成芯片封装结构
CN208014686U (zh) 一种传感芯片的封装结构
CN102237283B (zh) 非阵列凸块的覆晶接合方法与构造
CN205881899U (zh) 多通道堆叠封装结构
CN100472763C (zh) 包含无源元件的半导体封装构造
CN101127332A (zh) 晶片上引脚球格阵列封装构造
CN212084992U (zh) 一种引线框架及芯片封装结构
CN212587519U (zh) 一种led晶元封装结构
CN101118896A (zh) 具有延长引脚的薄膜覆晶封装构造
CN104716129B (zh) 集成堆叠式多芯片的半导体器件及其制备方法
TWI326907B (en) Ball grid array package for preventing mold flash
CN202120882U (zh) 四面无引脚半导体封装模具结构
US20220301967A1 (en) Semiconductor device
CN207558829U (zh) 一种用于倒装或垂直led芯片的led支架
CN101471314A (zh) 半导体封装构造及其使用的基板

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20090520

Termination date: 20171221