CN101471314A - 半导体封装构造及其使用的基板 - Google Patents

半导体封装构造及其使用的基板 Download PDF

Info

Publication number
CN101471314A
CN101471314A CN 200710302265 CN200710302265A CN101471314A CN 101471314 A CN101471314 A CN 101471314A CN 200710302265 CN200710302265 CN 200710302265 CN 200710302265 A CN200710302265 A CN 200710302265A CN 101471314 A CN101471314 A CN 101471314A
Authority
CN
China
Prior art keywords
substrate
packaging structure
semiconductor packaging
metal pattern
structure according
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN 200710302265
Other languages
English (en)
Inventor
范文正
刘怡伶
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Powertech Technology Inc
Original Assignee
Powertech Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Powertech Technology Inc filed Critical Powertech Technology Inc
Priority to CN 200710302265 priority Critical patent/CN101471314A/zh
Publication of CN101471314A publication Critical patent/CN101471314A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/4824—Connecting between the body and an opposite side of the item with respect to the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73215—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Die Bonding (AREA)

Abstract

本发明是有关一种半导体封装构造及其使用的基板。该半导体封装构造包含：一基板，具有复数信号接指、一虚设金属图案及至少一贯穿基板的周边缺口槽，虚设金属图案延伸切齐至周边缺口槽并与该些信号接指电绝缘；一芯片，设于基板上并具有复数焊垫；复数电性连接元件，连接芯片该些焊垫与基板该些信号接指；及一封胶体，密封电性连接元件，并填入周边缺口槽。该基板，具有复数信号接指、一虚设金属图案及至少一贯穿基板的周边缺口槽。本发明藉由周边缺口槽利于模流填充并减少模封溢胶，并藉由虚设金属图案切齐至周边缺口槽的形状，可抑制基板侧边翘曲幅度，降低基板产生断裂机率，并提高周边缺口槽在温度循环下热应力抵抗性，而能避免芯片表面或侧边产生损伤。

Description

半导体封装构造及其使用的基板
技术领域
本发明涉及一种窗口型半导体封装构造及其基板，特别是涉及一种具有周边开窗，利于模流填充并减少模封溢胶，可抑制基板侧边翘曲幅度降低基板产生断裂机率，能避免芯片表面或侧边产生损伤的半导体封装构造及其使用的基板。
背景技术
在集成电路封装领域中，一种窗口型半导体封装构造(Window typesemiconductor package)是将用以承载芯片的电路基板开设有一贯通的窗口，以便于允许金属焊线或是已知的电性连接元件穿过窗口，以电性连接基板与芯片。而现有习知的窗口在基板中央的形状应为狭长槽孔，以显露芯片的复数个中央焊垫。又，通常芯片仅具有少数个周边焊垫，数量远小于中央焊垫的数量，甚至可以不具有周边焊垫。故习知的窗口在基板周边的形状可为矩形孔或方形孔。然而以矩形孔或方形孔作为周边窗口(可称之为周边小窗口)的胶容纳体积小，容易存在有模封溢胶与注胶空隙的问题。现将现有习知的半导体封装构造的具体结构说明如下。
请参阅图1所示，是一种现有习知球格阵列封装构造的截面示意图。现有习知具有周边小窗口的半导体封装构造100，主要包含有一基板110、一芯片120、复数个例如焊线的电性连接元件130以及一封胶体140。该基板110具有复数个接指111、一中央槽孔117及复数个贯穿该基板110的周边小窗口113。该基板110的上表面114包含有一芯片设置区114A(如图2所示)，以供该芯片110的设置，该基板110的下表面115设有复数个外接垫118，可供对外接合。
请同时结合参阅图2所示，图2是现有习知的球格阵列封装构造的基板的上表面结构示意图。该些周边小窗口113是形成于该基板110的侧边并概呈矩形或方形贯孔，以显露一个或数个周边焊垫122。大部分的电性连接元件130是通过该中央槽孔117，以将该芯片120的复数个中央焊垫121电性连接至该基板110；其余少数的电性连接元件130是通过该些周边小窗口113，以将该芯片120的少数个周边焊垫122电性连接至该基板110。此外，复数个外接端子150，常见的为焊球，可设置于该些外接垫118，以作为整体封装构造对外的电性导接。该封胶体140是密封该芯片120并填入该中央槽孔117与该些周边小窗口113，以密封该些电性连接元件130。由于该些周边小窗口113的形状为正方形或矩形，并且其尺寸是远小于该中央槽孔117，对于该基板110的侧边结构不会产生过度弱化，但是在制造上则需要数量众多的周边小窗口113，不但成孔形状困难，并使得基板的制造成本提高。此外，形成该封胶体140的模流不容易填充于该些周边小窗口113，而存在有模封溢胶的问题。
由此可见，上述现有的半导体封装构造及其使用的基板在结构与使用上，显然仍存在有不便与缺陷，而亟待加以进一步改进。为了解决上述存在的问题，相关厂商莫不费尽心思来谋求解决之道，但长久以来一直未见适用的设计被发展完成，而一般产品又没有适切的结构能解决上述问题，此显然是相关业者急欲解决的问题。因此如何能创设一种新的半导体封装构造及其使用的基板，实属当前重要研发课题之一，亦成为当前业界极需改进的目标。
有鉴于上述现有的半导体封装构造及其使用的基板存在的缺陷，本发明人基于从事此类产品设计制造多年丰富的实务经验及专业知识，并配合学理的运用，积极加以研究创新，以期创设一种新的半导体封装构造及其使用的基板，能够改进一般现有的半导体封装构造及其使用的基板，使其更具有实用性。经过不断的研究、设计，并经过反复试作样品及改进后，终于创设出确具实用价值的本发明。
发明内容
本发明的主要目的在于，克服现有的半导体封装构造及其使用的基板存在的缺陷，而提供一种新的半导体封装构造及其使用的基板，所要解决的技术问题是使其可以抑制基板侧边的翘曲幅度，进而能够降低基板产生断裂的机率，并能够提高该周边缺口槽在温度循环下的热应力抵抗性，而可以避免芯片表面或侧边产生损伤，非常适于实用。
本发明的目的及解决其技术问题是采用以下技术方案来实现的。依据本发明提出的一种半导体封装构造，其包含：一基板，具有复数个信号(信号即讯号，本文均称为信号)接指、一虚设金属图案(dummy metal pattern)以及至少一贯穿该基板的周边缺口槽，其中该虚设金属图案是延伸切齐至该周边缺口槽并与该些信号接指为电性绝缘；一芯片(芯片即晶片，本文均称为芯片)，是设置于该基板上并具有复数个焊垫；复数个电性连接元件，是电性连接该芯片的该些焊垫与该基板的该些信号接指；以及一封胶体，是密封该些电性连接元件，并填入该周边缺口槽。
本发明的目的及解决其技术问题还可采用以下技术措施进一步实现。
前述的半导体封装构造，其中所述的该些电性连接元件的其中至少两个是穿过该周边缺口槽。
前述的半导体封装构造，其中所述的虚设金属图案具有至少两加强侧缘，其与该周边缺口槽的开槽方向概呈垂直。
前述的半导体封装构造，其中所述的虚设金属图案为片条状，以提供两个加强侧缘。
前述的半导体封装构造，其中所述的虚设金属图案包含复数个梳状排列的支撑指。
前述的半导体封装构造，其中所述的虚设金属图案与该些信号接指是形成于该基板的同一线路层。
前述的半导体封装构造，其中所述的周边缺口槽为一封闭槽孔。
前述的半导体封装构造，其中所述的基板更具有复数个位于角隅处的虚设贯孔，而该封胶体是填入该些虚设贯孔并突出于该基板的一下表面，以形成复数个支撑凸块。
前述的半导体封装构造，其中所述的虚置金属图案以一基板防焊层覆盖。
前述的半导体封装构造，其中所述的虚置金属图案连接有一接指，其邻近于该周边缺口槽的一端。
本发明的目的及解决其技术问题还采用以下技术方案来实现。依据本发明提出的一种半导体封装构造的基板，其具有复数个信号接指、一虚设金属图案(dummy metal pattern)以及至少一贯穿该基板的周边缺口槽，其中该虚设金属图案是延伸切齐至该周边缺口槽并与该些信号接指为电性绝缘。
本发明的目的及解决其技术问题还可采用以下技术措施进一步实现。
前述的半导体封装构造的基板，其中所述的虚设金属图案具有至少两加强侧缘，其与该周边缺口槽的开槽方向概呈垂直。
前述的半导体封装构造的基板，其中所述的虚设金属图案为片条状，以提供两个加强侧缘。
前述的半导体封装构造的基板，其中所述的虚设金属图案包含复数个梳状排列的支撑指。
前述的半导体封装构造的基板，其中所述的虚设金属图案与该些信号接指是形成于该基板的同一线路层。
前述的半导体封装构造的基板，其中所述的周边缺口槽为一封闭槽孔。
前述的半导体封装构造的基板，其中所述的基板更具有复数个位于角隅处的虚设贯孔，以供一封胶体的填入。
前述的半导体封装构造的基板，其中所述的虚置金属图案以一基板防焊层覆盖。
前述的半导体封装构造的基板，其中所述的虚置金属图案连接有一接指，其邻近于该周边缺口槽的一端。
本发明与现有技术相比具有明显的优点和有益效果。由以上技术方案可知，本发明的主要技术内容如下：
为了达到上述目的，依据本发明的一种半导体封装构造，主要包含一基板、一芯片、复数个电性连接元件以及一封胶体。该基板具有复数个信号接指、一虚设金属图案以及至少一贯穿该基板的周边缺口槽，其中该虚设金属图案是延伸切齐至该周边缺口槽并与该些信号接指为电性绝缘。该芯片是设置于该基板上并具有复数个焊垫。该些复数个电性连接元件是电性连接该芯片的该些焊垫与该基板的该些信号接指。该封胶体是密封该些电性连接元件并填入该周边缺口槽。此外，本发明另外还揭示了一种上述半导体封装构造所使用的基板。
借由上述技术方案，本发明半导体封装构造及其使用的基板至少具有下列优点及有益效果：本发明是藉由使基板的周边缺口槽连通复数个周边小窗口，以利于模流填充并减少模封溢胶，并且利用虚设金属图案(dummymetal pattern)延伸切齐至周边缺口槽，可以抑制基板侧边的翘曲幅度，进而能够降低基板产生断裂的机率，并且能够提高该周边缺口槽在温度循环下的热应力抵抗性，而可避免芯片表面或侧边产生损伤，非常适于实用。
综上所述，本发明是有关于一种半导体封装构造及其使用的基板。该半导体封装构造，其特征在于其基板。该基板具有复数个信号接指、一虚设金属图案以及至少一贯穿该基板的周边缺口槽，其中该虚设金属图案是延伸切齐至该周边缺口槽并与该些信号接指为电性绝缘。一芯片是设置于该基板上并电性连接至该基板的该些信号接指。一封胶体是填入该周边缺口槽。藉由周边缺口槽以利于模流填充并减少模封溢胶，并藉由该虚设金属图案切齐至该周边缺口槽的形状，可抑制基板侧边的翘曲幅度，进而降低基板产生断裂的机率，并提高该周边缺口槽在温度循环下的热应力抵抗性，故能避免芯片表面或侧边产生损伤。本发明具有上述诸多优点及实用价值，其不论在产品结构或功能上皆有较大改进，在技术上有显著的进步，并产生了好用及实用的效果，且较现有的半导体封装构造及其使用的基板具有增进的突出功效，从而更加适于实用，诚为一新颖、进步、实用的新设计。
上述说明仅是本发明技术方案的概述，为了能够更清楚了解本发明的技术手段，而可依照说明书的内容予以实施，并且为了让本发明的上述和其他目的、特征和优点能够更明显易懂，以下特举较佳实施例，并配合附图，详细说明如下。
附图说明
图1是一种现有习知的球格阵列封装构造的截面示意图。
图2是现有习知的球格阵列封装构造的基板的上表面结构示意图。
图3是依据本发明第一较佳实施例的一种半导体封装构造的截面示意图。
图4是依据本发明第一较佳实施例的半导体封装构造的基板的下表面结构示意图。
图5是依据本发明第一较佳实施例的半导体封装构造的基板的上表面结构示意图。
图6是依据本发明第一较佳实施例的半导体封装构造的基板的周边缺口槽的局部放大示意图。
图7是依据本发明第一较佳实施例的半导体封装构造的基板的周边缺口槽在形成之前的局部放大示意图。
图8是依据本发明第一较佳实施例的半导体封装构造的基板在粘晶后其周边缺口槽的局部放大示意图。
图9是依据本发明第二较佳实施例的一种半导体封装构造的基板的周边缺口槽的局部放大示意图。
图10是依据本发明第二较佳实施例的半导体封装构造的基板的周边缺口槽在形成之前的局部放大示意图。
100：半导体封装构造        110：基板
111：接指                  113：周边小窗口
114：上表面                114A：芯片设置区
115：下表面                117：中央槽孔
118：外接垫                120：芯片
121：中央焊垫              122：周边焊垫
130：电性连接元件          140：封胶体
150：外接端子              200：半导体封装构造
210：基板                  211：信号(讯号)接指
212：虚设金属图案          212A：加强侧缘
213：周边缺口槽            213A：开槽方向
214：上表面                214A：芯片设置区
215：下表面                216：虚设贯孔
217：中央槽孔              218：外接垫
219：电源/接地接指         220：芯片
221：中央焊垫              222：周边焊垫
230：电性连接元件          240：封胶体
241：凸块形成区域          250：外接端子
310：基板                  311：信号接指
312：虚设金属图案　　　　　　　312A：加强侧缘
312B：支撑指                   313：周边缺口槽
313A：开槽方向                 314：上表面
319：电源/接地接指
具体实施方式
为更进一步阐述本发明为达成预定发明目的所采取的技术手段及功效，以下结合附图及较佳实施例，对依据本发明提出的半导体封装构造及其使用的基板其具体实施方式、结构、特征及其功效，详细说明如后。
有关本发明的前述及其他技术内容、特点及功效，在以下配合参考图式的较佳实施例的详细说明中将可清楚呈现。通过具体实施方式的说明，当可对本发明为达成预定目的所采取的技术手段及功效得一更加深入且具体的了解，然而所附图式仅是提供参考与说明之用，并非用来对本发明加以限制。
依据本发明的第一较佳实施例，具体揭示了一种半导体封装构造及其使用的基板。
请参阅图3及图4所示，图3是依据本发明第一较佳实施例的一种半导体封装构造的截面示意图，图4是依据本发明第一较佳实施例的半导体封装构造的基板的下表面结构示意图。依据本发明第一较佳实施例的一种半导体封装构造200，主要包含一基板210、一芯片220、复数个电性连接元件230以及一封胶体240。
上述的基板210，具有复数个信号接指211、一虚设金属图案212(dummymetal pattern)以及至少一贯穿该基板210的周边缺口槽213；其中：
该虚设金属图案212，是延伸切齐至该周边缺口槽213并与该些信号接指211为电性绝缘，以避免电性短路。此外，该基板210是作为芯片载体并具有单层或多层线路结构，例如单层或多层印刷电路板。在本实施例中，该基板210可更具有一中央槽孔217，其形成于该基板210的中央区域，可供该些电性连接元件230的通过与该封胶体240的填入。
请参阅图8所示，是依据本发明第一较佳实施例的半导体封装构造的基板在粘晶后其周边缺口槽的局部放大结构示意图。该每一周边缺口槽213，是包含复数个周边小窗口以及连通该些周边小窗口的虚设连通槽。所谓的“周边小窗口”是指该基板210能够显露该芯片220的周边焊垫222的孔区域(位于该周边缺口槽213的两端)。所谓的“虚设连通槽”是指该基板210连通周边小窗口的槽孔区域(位于该周边缺口槽213无显露焊垫的中央区段)。该些周边缺口槽213可模拟该中央槽孔217，但是在长度上可较为缩短。藉由该些周边缺口槽213，而具有减少开孔复杂度与数量、帮助模流填充以及减少模封溢胶的功效，但是相对会使得该基板210的侧边有结构强度弱化的现象。
此外，利用该虚设金属图案212延伸切齐至该周边缺口槽213的方式可以增强该基板210在该周边缺口槽213的侧边结构强度的功效。在本实施例中，该虚设金属图案212与该些信号接指211，是可形成于该基板210的同一线路层(可参阅图4中阴影部位)。该线路层是可位于该基板210的一下表面215。因此，可以抑制该基板210在该周边缺口槽213的侧边的翘曲幅度，进而能够降低该基板210产生断裂的机率，并且可以提高该周边缺口槽213在温度循环下的热应力抵抗性，故能够有效的避免该芯片220的表面或侧边产生损伤。
请参阅图3及图5所示，图5是依据本发明第一较佳实施例的半导体封装构造的基板的上表面结构示意图。该基板210的上表面214，是界定有一芯片设置区214A，以供该芯片220的设置。该芯片220具有复数个位于主动面的中央焊垫221与周边焊垫222。该些中央焊垫221，通常是以单排或多排方式排列在该芯片220主动面的一中心线位置。该些周边焊垫222是排列在该芯片220主动面的两侧周边，且数量远少于该些中央焊垫221。其中，该些周边焊垫222是对准于该些周边缺口槽213的两端，而该些中央焊垫221是对准于该中央槽孔217，以便于进行后续的电性连接。此外，可利用一如B阶(B-stage)印刷胶层或是PI(polyimide，聚亚酰胺)胶带等粘晶材料的粘着，将该芯片220的主动面贴附于该基板210的该上表面211。
请参阅图3所示，上述的复数个电性连接元件230，其中大部分的该些电性连接元件230是通过该中央槽孔217，以电性连接该芯片220的该些中央焊垫221至该基板210的该些信号接指211。而该些电性连接元件230的其中至少两个是可穿过该周边缺口槽213，以电性连接该芯片220的该些周边焊垫222至该基板210的该些信号接指211或是电源/接地接指219(如图6所示)。在本实施例中，该些电性连接元件230是为打线形成的焊线。
上述的封胶体240，是密封该芯片220、该些电性连接元件230，并填入该周边缺口槽213与该中央槽孔217，以提供适当的封装保护以防止电性短路与尘埃污染。通常该封胶体240是为环氧模封化合物(Epoxy MoldingCompound，EMC)。
请参阅图4所示，具体而言，该基板210可具有复数个外接垫218，例如圆形的接球垫，其是设置于该基板210的该下表面215。
请再参阅图3所示，该半导体封装构造200，可另包含有复数个外接端子250，其设置于该些外接垫218，以供作为该半导体封装构造200的对外输入/输出端，可接合至一外部印刷电路板(图中未绘出)。该些外接端子250可包含金属球、锡膏、接触垫或接触针。在一实施例中，如图3所示，该些外接端子250为焊球。
请参阅图3及图4所示，较佳地，该基板210可更具有复数个位于角隅处的虚设贯孔216，而该封胶体240是填入该些虚设贯孔216并突出于该基板210的一下表面215，以形成复数个支撑凸块(位于如图4所示的凸块形成区域241并突出于该下表面215)。具体而言，该些虚设贯孔216可位于该周边缺口槽213的两端朝向，可减缓在该周边缺口槽213内的模流速度，进而减轻模封溢胶的现象。此外，该虚置金属图案212可以一基板防焊层覆盖，以利于切割该虚置金属图案212时的固定。而该些外接垫218是可局部或全部显露，以供设置该些外接端子250。
请参阅图6所示，是依据本发明第一较佳实施例的半导体封装构造的基板的周边缺口槽的局部放大示意图。详细而言，该虚设金属图案212是可位于该基板210的下表面215，并可具有至少两加强侧缘212A，其是与该周边缺口槽213的开槽方向213A概呈垂直。该虚设金属图案212的材质通常是为铜，亦可选用任何已知的高硬度金属。此外，该虚置金属图案212可连接有一电源/接地接指219，其是邻近于该周边缺口槽213的一端，以供接地或电源传输之用。
在本实施例中，该虚设金属图案212可为片条状，以提供两个加强侧缘212A，并且该虚设金属图案212的宽度可大于或等于75μm，以提供有效的基板支撑性，更可提高该些周边缺口槽213在温度变化如基板烘烤、封胶体固化以及后续热循环作业等温度上升环境下受到热应力时的支撑，能够避免该周边缺口槽213产生断裂及该基板210产生翘曲的情形，并可以保护该芯片220对应于该些周边缺口槽213的表面或侧边免于产生损伤(如图3所示)。
请参阅图7所示，是依据本发明第一较佳实施例的半导体封装构造的基板的周边缺口槽在形成之前的局部放大示意图。在该周边缺口槽213形成之前，该虚设金属图案212是延伸覆盖至该基板210的周边缺口槽213预定区域，可利用铣槽(routing)或冲床(punching)技术形成该周边缺口槽213，同时使其上方的该虚设金属图案212与其切齐。较佳地，该周边缺口槽213可为一封闭槽孔，以使该周边缺口槽213的两侧皆设有切齐的虚设金属图案212。故该周边缺口槽213在基板制造时可相当方便地形成，可与该中央槽孔217在同一步骤中形成，而具有降低基板的开孔成本的功效。
请参阅图9所示，是依据本发明第二较佳实施例的一种半导体封装构造的基板的周边缺口槽的局部放大示意图。在本发明第二较佳实施例中，揭示了另一种半导体封装构造，该半导体封装构造主要包含一基板310、一芯片、复数个电性连接元件以及一封胶体。
上述的基板310，具有复数个信号接指311、一虚设金属图案312以及至少一贯穿该基板的周边缺口槽313；其中：
该周边缺口槽313，是邻近位于该基板310的一侧缘，并包含复数个可显露芯片周边焊垫的周边小窗口以及一连通该些周边小窗口的虚设连通槽。
该虚设金属图案312，是延伸切齐至该周边缺口槽313，并与该些信号接指311为电性绝缘。其余的元件与上述第一较佳实施例的对应元件大体相同，故此不再赘述。请参阅图9所示，在本实施例中，该虚设金属图案312是可位于该基板310的上表面314，该虚设金属图案312可以包含复数个梳状排列的支撑指312B，以提供至少四个或更多数量以上的加强侧缘312A，以增强该虚设金属图案312的抗翘曲强度。该些加强侧缘312A是与该周边缺口槽313的开槽方向313A概呈垂直，以提供更有效的热应力抑制效果，以保护该周边缺口槽313不致产生断裂及该基板310不会产生翘曲的情形，并可保护位于该些周边小窗口313的该芯片320表面或侧边免于产生损伤。在本实施例中，该虚置金属图案312可连接有一信号接指311或是一电源/接地接指319，其是邻近于该周边缺口槽313的一端，以供焊线的连接。
请再参阅图10所示，是依据本发明第二较佳实施例的半导体封装构造的基板的周边缺口槽在形成之前的局部放大示意图。该虚设金属图案312的复数个梳状排列的支撑指312B，在未切割前是延伸覆盖至该周边缺口槽313的预定区域，可利用铣槽或冲床技术在形成该周边缺口槽313的同时切齐该虚设金属图案312，更容易形成该些支撑指312B，而具有制造上的方便性。
以上所述，仅是本发明的较佳实施例而已，并非对本发明作任何形式上的限制，本发明技术方案范围当依所附申请专利范围为准。任何熟悉本专业的技术人员可利用上述揭示的技术内容作出些许更动或修饰为等同变化的等效实施例，但凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化与修饰，均仍属于本发明技术方案的范围内。

Claims (19)

1、一种半导体封装构造，其特征在于其包含：
一基板，具有复数个信号接指、一虚设金属图案以及至少一贯穿该基板的周边缺口槽，其中该虚设金属图案是延伸切齐至该周边缺口槽并与该些信号接指为电性绝缘；
一芯片，是设置于该基板上并具有复数个焊垫；
复数个电性连接元件，是电性连接该芯片的该些焊垫与该基板的该些信号接指；以及
一封胶体，是密封该些电性连接元件，并填入该周边缺口槽。
2、根据权利要求1所述的半导体封装构造，其特征在于其中所述的该些电性连接元件的其中至少两个是穿过该周边缺口槽。
3、根据权利要求1所述的半导体封装构造，其特征在于其中所述的虚设金属图案具有至少两加强侧缘，其与该周边缺口槽的开槽方向概呈垂直。
4、根据权利要求3所述的半导体封装构造，其特征在于其中所述的虚设金属图案为片条状，以提供两个加强侧缘。
5、根据权利要求1所述的半导体封装构造，其特征在于其中所述的虚设金属图案包含复数个梳状排列的支撑指。
6、根据权利要求1所述的半导体封装构造，其特征在于其中所述的虚设金属图案与该些信号接指是形成于该基板的同一线路层。
7、根据权利要求1所述的半导体封装构造，其特征在于其中所述的周边缺口槽为一封闭槽孔。
8、根据权利要求1所述的半导体封装构造，其特征在于其中所述的基板更具有复数个位于角隅处的虚设贯孔，而该封胶体是填入该些虚设贯孔并突出于该基板的一下表面，以形成复数个支撑凸块。
9、根据权利要求1所述的半导体封装构造，其特征在于其中所述的虚置金属图案以一基板防焊层覆盖。
10、根据权利要求1所述的半导体封装构造，其特征在于其中所述的虚置金属图案连接有一接指，其邻近于该周边缺口槽的一端。
11、一种半导体封装构造的基板，其特征在于其是具有复数个信号接指、一虚设金属图案以及至少一贯穿该基板的周边缺口槽，其中该虚设金属图案是延伸切齐至该周边缺口槽并与该些信号接指为电性绝缘。
12、根据权利要求11所述的半导体封装构造的基板，其特征在于其中所述的虚设金属图案具有至少两加强侧缘，其与该周边缺口槽的开槽方向概呈垂直。
13、根据权利要求12所述的半导体封装构造的基板，其特征在于其中所述的虚设金属图案为片条状，以提供两个加强侧缘。
14、根据权利要求11所述的半导体封装构造的基板，其特征在于其中所述的虚设金属图案包含复数个梳状排列的支撑指。
15、根据权利要求11所述的半导体封装构造的基板，其特征在于其中所述的虚设金属图案与该些信号接指是形成于该基板的同一线路层。
16、根据权利要求11所述的半导体封装构造的基板，其特征在于其中所述的周边缺口槽为一封闭槽孔。
17、根据权利要求11所述的半导体封装构造的基板，其特征在于其中所述的基板更具有复数个位于角隅处的虚设贯孔，以供一封胶体的填入。
18、根据权利要求11所述的半导体封装构造的基板，其特征在于其中所述的虚置金属图案以一基板防焊层覆盖。
19、根据权利要求11所述的半导体封装构造的基板，其特征在于其中所述的虚置金属图案连接有一接指，其邻近于该周边缺口槽的一端。
CN 200710302265 2007-12-24 2007-12-24 半导体封装构造及其使用的基板 Pending CN101471314A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN 200710302265 CN101471314A (zh) 2007-12-24 2007-12-24 半导体封装构造及其使用的基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN 200710302265 CN101471314A (zh) 2007-12-24 2007-12-24 半导体封装构造及其使用的基板

Publications (1)

Publication Number Publication Date
CN101471314A true CN101471314A (zh) 2009-07-01

Family

ID=40828598

Family Applications (1)

Application Number Title Priority Date Filing Date
CN 200710302265 Pending CN101471314A (zh) 2007-12-24 2007-12-24 半导体封装构造及其使用的基板

Country Status (1)

Country Link
CN (1) CN101471314A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102956574A (zh) * 2011-08-25 2013-03-06 力成科技股份有限公司 小基板存储卡封装构造
CN109411410A (zh) * 2013-10-29 2019-03-01 新科金朋有限公司 平衡有虚设铜图案的嵌入pcb单元表面的半导体器件和方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102956574A (zh) * 2011-08-25 2013-03-06 力成科技股份有限公司 小基板存储卡封装构造
CN109411410A (zh) * 2013-10-29 2019-03-01 新科金朋有限公司 平衡有虚设铜图案的嵌入pcb单元表面的半导体器件和方法
CN109411410B (zh) * 2013-10-29 2023-09-26 星科金朋私人有限公司 平衡有虚设铜图案的嵌入pcb单元表面的半导体器件和方法

Similar Documents

Publication Publication Date Title
CN202275822U (zh) 半导体封装件以及其基板
US6664615B1 (en) Method and apparatus for lead-frame based grid array IC packaging
US7667312B2 (en) Semiconductor device including a heat-transmitting and electromagnetic-noise-blocking substance and method of manufacturing the same
CN104010432B (zh) 具有散热功能的印刷电路板结构
US6894376B1 (en) Leadless microelectronic package and a method to maximize the die size in the package
CN106449602A (zh) 具有emi屏蔽部分的半导体封装及其制造方法
US10818637B2 (en) Thin bonded interposer package
CN107680951A (zh) 一种多芯片叠层的封装结构及其封装方法
CN103545268A (zh) 底部源极的功率器件及制备方法
CN101471314A (zh) 半导体封装构造及其使用的基板
CN105990304A (zh) 芯片封装结构及其制造方法
KR100631403B1 (ko) 방열판을 장착한 반도체 패키지 및 그 제조 방법
CN107240580A (zh) 一种导线架、电子组件以及电感器
CN104347563B (zh) 半导体器件
CN101414601B (zh) 保护外引脚之间焊点的半导体封装堆叠组合构造
CN101231989B (zh) 增进散热效益的半导体封装载膜与封装构造
CN103956343B (zh) 一种芯片封装结构及其制作工艺
TW201308548A (zh) 小基板多晶片記憶體封裝構造
CN105990298A (zh) 一种芯片封装结构及其制备方法
CN100481407C (zh) 晶片上引脚球格阵列封装构造
TW201526198A (zh) 具有堆疊元件的封裝模組
CN104299947B (zh) 制造半导体器件的方法
CN107039390A (zh) 半导体封装
CN207690783U (zh) 一种新型集成电路封装结构
CN220041843U (zh) 双面塑封的封装结构

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Open date: 20090701